CN101051523A - 具有温度感测装置的半导体存储装置及其操作 - Google Patents
具有温度感测装置的半导体存储装置及其操作 Download PDFInfo
- Publication number
- CN101051523A CN101051523A CNA2007100863595A CN200710086359A CN101051523A CN 101051523 A CN101051523 A CN 101051523A CN A2007100863595 A CNA2007100863595 A CN A2007100863595A CN 200710086359 A CN200710086359 A CN 200710086359A CN 101051523 A CN101051523 A CN 101051523A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- hot end
- temperature
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明关于一种半导体存储装置,其包括一感测该装置的当前温度且确认温度值是否有效的热感测器。该热感测器包括一温度感测单元、一存储单元及一初始化单元。响应于一驱动信号该温度感测单元感测温度。该存储单元存储该温度感测单元的输出信号且输出温度值。在自该驱动信号的启动一预定时间后,该初始化单元初始化该存储单元。本发明关于一种驱动方法,其包括响应于该驱动信号驱动该热感测器,自该驱动信号的该启动一预定时间后请求再次驱动,及再次响应于驱动信号输入再次驱动该热感测器。
Description
技术领域
本发明关于一种半导体存储装置;且更明确地说,关于具有温度感测装置的半导体存储装置。
背景技术
半导体存储装置大体上具备用于存储数据的多个单元,其中每一单元包括一用于切换以传输电荷的晶体管及一用于存储电荷(亦即,数据)的电容器。术语′数据存储′在单位单元中意谓电荷积聚于电容器中的情况。因此,原则上有可能在无任何电功率消耗的情况下将数据存储于单位单元中。
自MOS晶体管的PN结和电容器发生漏电流是不理想的。随着时间的前进,所存储之初始电荷的量减少且数据可消失。因此,为了防止数据丢失,在读取存储于单元中的数据的操作后,需要根据所读取的数据以初始电荷来对单元进行再充电。
通过周期性地重复再充电操作来保存存储于存储器的单位单元中的数据。再充电操作通常被称为刷新操作。刷新操作由动态随机存取存储器(DRAM)控制器控制。为了刷新操作,DRAM周期性地消耗电功率。因为需要低电功率消耗,所以在诸如包括笔记本电脑、PDA或蜂窝式电话的移动装置的电池操作***中如何减小电功率消耗为关键性的问题。
需要用于精确地感测DRAM中的温度且输出所感测的信息的装置。作为在刷新操作期间减小电功率消耗的方法中之一,通常执行根据温度来改变刷新操作的周期。在温度降低时,可在无刷新操作的情况下在DRAM中将数据保存更久。首先,判定多个温度范围。接着,在低温度范围内设定用于控制刷新操作的低频率刷新脉冲。刷新时钟表示在刷新操作中使能的信号。因此,因为刷新操作在低温下以较小频率来执行,所以电功率消耗减少。
随着半导体存储装置的集成度或操作速度增加,半导体存储装置发生更多热。热使半导体存储装置的内部温度增加,且影响正常操作。因此,需要用于精确地感测DRAM内的温度且输出所感测信息的装置,亦即,热感测器。
图1为在半导体存储装置中的传统热感测器的方块图。该热感测器包括一温度感测单元10、一多用途寄存器(MPR)单元20及一输出驱动器30。响应于驱动信号ODTS_EN,温度感测单元10感测温度。存储温度感测单元10的输出信号TM_VAL[0:N]的MPR单元20响应于一输出启动信号RD_ODTS输出所存储的值MPR[0:N]。输出驱动器30输出温度信号ODTS_DT[0:N]。
图2为图1中描述的MPR单元20的示意电路图。MPR单元20包括用于将输出信号TM_VAL[0:N]存储于比特单元中的多个锁存单元。该多个锁存单元具有大体上相同的结构。描述一个锁存单元。
第一锁存单元包括一锁存器22及一传输门TG1。锁存器22锁存输出信号TM_VAL[0:N]。传输门TG1响应于输出启动信号RD_ODTS传输锁存器22的输出数据。
图3为用于描述图1所示的热感测器的操作的时序图。信号TEMP的值(亦即,T、T+1等等)表示半导体存储装置内部的当前温度。
温度感测单元10响应于第[N]个驱动信号ODT_EN[N]感测值为T度的当前温度。MPR单元20将温度感测单元10的输出信号存储为第[N]个温度值。在输出信号自温度感测单元10被输入之前,MPR单元20已将先前输出信号存储为第[N-1]个温度值。
在第[N]个驱动信号的输入时序后的预定时间时,输入输出启动信号RD_ODT。MPR单元20响应于输出启动信号RD_ODT输出所存储的值MPR[N]。输出驱动器30输出表示T度的温度信号ODTS_DT[N]。
虽然热感测器输出值为T度的当前温度,但半导体存储装置的温度已自T度改变至(T+2)度。热感测器实际上不可表示半导体存储装置的当前温度。
根据电子装置工程联合委员会(JEDEC)的规范,在装置的温度小于85℃度时,需要以64ms的周期来执行刷新操作。在装置的温度大于85℃度时,需要以32ms的周期来执行刷新操作。
在MPR单元20将第[N]个温度值存储为83℃度且当前温度增加使得超过85℃度时,热感测器输出表示83℃度的温度信号ODTS_DT[N]。以64ms的周期来执行刷新操作。然而,当前温度实际上超过85℃度,且需要以32ms的周期来执行刷新操作。由于不适当的刷新操作,数据可丢失。
在输入随后的驱动信号之前,热感测器保持存储于MPR单元中的温度值。传统热感测器不可精确地表示半导体存储装置的温度改变。
发明内容
根据本发明的半导体存储装置的热感测器感测装置的当前温度且确认温度值是否有效。
根据本发明之一实施例,热感测器包括:温度感测单元,用于响应于驱动信号感测温度;存储单元,用于存储温度感测单元的输出信号且输出温度值;及初始化单元,用于在自驱动信号的启动开始的预定时间后初始化存储单元。
根据本发明之另一实施例,半导体存储装置的一驱动方法包括驱动热感测器响应于驱动信号,在自驱动信号的启动开始的预定时间后请求再次驱动,及再次驱动热感测器以再次响应于驱动信号输入。
附图说明
图1为半导体存储装置中的传统热感测器的方块图。
图2为图1所描述的MPR单元的示意电路图。
图3为图1所描述的热感测器的信号时序图。
图4为根据本发明的半导体存储装置的热感测器的方块图。
图5为图4所描述的温度感测单元的方块图。
图6为图4所描述的初始化单元的示意电路图。
图7为图6所描述的初始化单元的信号时序图。
图8为图4所描述的MPR单元的示意电路图。
图9为图4所描述的热感测器的信号时序图。
具体实施方式
在自其驱动的时序开始经过预定时间后,根据本发明的半导体存储装置的热感测器输出对于再次驱动的请求信号。热感测器在预定时间通过再次驱动来感测半导体存储装置的温度。半导体存储装置稳定地执行与温度有关的操作,诸如刷新操作。由此改良半导体存储装置的可靠性。
在下文中,将参看附图来详细描述根据本发明的半导体存储装置。
图4为根据本发明的半导体存储装置中的热感测器的方块图。热感测器包括温度感测单元100、具备MPR单元200及输出驱动器300的存储单元及初始化单元400。
响应于驱动信号ODTS_EN温度感测单元100感测温度。响应于输出启动信号RD_ODTS,存储温度感测单元100的输出信号TM_VAL[0:N]的MPR单元200输出所存储的值MPR[0:N]。响应于初始化信号RST MPR单元200初始化所存储的值MPR[0:N]。输出驱动器300驱动MPR单元200的作为温度信号ODTS_DT[0:N]的输出MPR[0:N]。在驱动信号ODTS_EN的启动后的预定时间,初始化单元400初始化MPR单元200。
因此,在驱动信号ODTS_EN的启动后的预定时间,初始化所存储的温度值。通过经初始化的温度值,将当前温度未经反映通知芯片组,从而发生新的驱动信号。亦即,热感测器可请求芯片组通过初始化温度值来发生新的驱动信号。
图5为图4所描述的温度感测单元100的方块图。温度感测单元100包括温度感测器120、电压提供器140及转换器单元160。温度感测器120响应于驱动信号ODTS_EN感测温度。电压提供器140提供上限电压VU_LMT及下限电压VL_LMT。响应于驱动信号ODTS_EN,转换器单元160基于上限电压VU_LMT及下限电压VL_LMT来将模拟信号Vtmp转换为数字信号TM_VAL[0:N]。转换器单元160具备跟踪模拟至数字转换器(ADC),其以比特为单位跟踪温度感测器120的模拟输出Vtmp,且将该模拟输出Vtmp转换为数字信号TM_VAL[0:N]。
在操作中,温度感测器120响应于驱动信号ODTS_EN的启动感测当前温度。转换器单元160基于上限电压VU_LMT及下限电压VL_LMT来将温度感测器120的输出(亦即,模拟信号Vtmp)转换为数字信号TM_VAL[0:N]。
图6为图4的初始化单元400的示意电路图。初始化单元400包括锁存器420、周期信号发生器440、计数器460、信号发生器480及反相器I1。锁存器420响应于驱动信号ODTS_EN启动输出信号A且响应于复位信号E撤销输出信号A。周期信号发生器440在输出信号A的启动期间发生周期信号B。计数器460计数启动周期信号B的次数。信号发生器480响应于计数器460的输出发生初始化信号RST及复位信号E。第一反相器I1使复位信号E反相且将其传输至计数器460。
锁存器420具备反相器I2及两个NAND门ND1及ND2。第二反相器I2使驱动信号ODTS_EN反相。接收第二反相器I2的输出的第一NAND门ND1与接收复位信号E的第二NAND门ND2交叉耦合。
周期信号发生器440具备NAND门ND3及反相器链442。第三NAND门接收输出信号A及周期信号B。延迟第三NAND门ND3的输出的第一反相器链442输出周期信号B。
计数周期信号B的启动次数的计数器460输出多个信号C[0:N]。计数器460响应于由第一反相器I1延迟的复位信号E初始化信号C[0:N]。
信号发生器480具备两个NAND门ND4及ND5,两个反相器I3及I4,及反相器链482。第四NAND门ND4接收信号C[0:N]。使第四NAND门ND4的输出信号D反相的第三反相器I3输出初始化信号RST。第四反相器I4使输出信号D反相。第二反相器链482延迟输出信号D。接收第四反相器I4及第二反相器链482的输出的第五NAND门ND5输出复位信号E。
图7为图6所描述的初始化单元400的信号时序图。当驱动信号ODTS_EN被启动时,锁存器420启动输出信号A。周期信号发生器440在输出信号A的启动期间发生具有预定频率的周期信号B。计数周期信号B的启动次数的计数器460输出信号C[0:N]。在信号发生器480中,当所有信号C[0:N]被启动时,第四NAND门ND4撤消信号D。使信号D反相的第三反相器I3启动初始化信号RST。在自信号D的撤销开始第二反相器链482的延迟时间后,启动复位信号E。锁存器响应于复位信号E撤消输出信号A。周期信号发生器440的操作终止。同时,响应于经反相的复位信号初始化计数器460。
在启动第[N]个信号C[N]时,启动初始化信号RST,此可根据计数器460中设定的最大计数数目来改变。因此,通过确定周期信号B的周期及计数器460的最大计数数目来控制自驱动信号ODTS_EN的启动至初始化信号RST的启动的周期。
图8为图4所描述的MPR单元200的示意电路图。MPR单元200包括用于将温度感测单元100的输出信号TM_VAL[0:N]存储于单元比特中的多个锁存单元210至250。该多个锁存单元210至250分别具有大体上相同的结构。在本文中,举例而言,描述一个锁存单元。
第一锁存单元210包括锁存器212及传输门TG2。锁存器212锁存输出信号TM_VAL[0:N]且响应于初始化信号RST复位。传输门TG2响应于输出启动信号RD_ODTS传输锁存器212的输出数据。
MPR单元200锁存温度感测单元100的输出信号TM_VAL[0:N]且响应于输出启动信号RD_ODTS输出所锁存的值MPR[0:N]。MPR单元200响应于初始化信号RST的启动复位所存储的值。
图9为图4的热感测器的信号时序图。温度感测单元100响应于第[N]个驱动信号ODT_EN[N]感测值为T度的当前温度。MPR单元200将温度感测单元100的输出信号存储为第[N]个温度值。
在自驱动信号ODTS_EN的启动开始预定时间后,初始化单元400启动初始化信号RST。初始化信号RST初始化MPR单元200。因此,基于所感测的温度,数据的有效周期为自MPR单元200存储新的温度值开始直至初始化信号RST被启动为止。
其后,输入该输出启动信号RD_ODTS。MPR单元200及输出驱动器300输出经初始化的值(亦即,对于新操作的请求信号),作为温度信号ODTS_DT。不接收温度值而接收请求信号的芯片组再次发生驱动信号ODTS_EM。再次驱动热感测器,且MPR单元200存储新的温度值。当输入该输出启动信号RD_ODTS时,感测且输出当前温度。
根据本发明的半导体存储装置的热感测器包括用于初始化MPR单元的初始化单元。在其驱动的时序后预定时间,热感测器初始化温度值。热感测器输出经初始化的值,作为对于再次驱动的请求信号以表示在预定时间内温度值被感测。
因此,使用由热感测器感测的精确温度值的半导体存储装置稳定地执行与温度变化有关的内部操作,诸如刷新等等。结果,改进半导体存储装置的可靠性。
虽然在上述实施例中MPR单元输出所存储的值响应于输出启动信号,但输出驱动器亦可响应于输出启动信号且输出所存储的值启动。在上述实施例中,初始化单元响应于驱动信号启动初始化信号。另外,可根据本发明的其他实施例来改变初始化单元。可基于热感测器操作的开始或结束来启动初始化信号。
虽然已相对于特定实施例来描述本发明,但本领域的技术人员将易于了解,在不脱离如在申请的权利要求中所定义的本发明的精神及范畴的情况下,可进行各种改变及修改。
Claims (15)
1.一种用于半导体存储装置中的热感测器,其包含:
温度感测单元,用于响应于驱动信号感测温度;
储存单元,用于储存该温度感测单元的输出且输出温度值;和
初始化单元,用于在该驱动信号的启动后周期性地初始化该储存单元。
2.如权利要求1所述的热感测器,其中该初始化单元包括:
锁存器,用于响应于该驱动信号设定其输出信号且响应于复位信号复位其输出信号;
周期信号发生器,用于在该锁存器的该输出信号的启动期间发生周期信号;
计数器,用于计数由该周期信号发生器发生的周期信号的数目;
初始化信号发生器,用于响应于该计数器的输出发生初始化信号及复位信号;和
第一反相器,用于使该复位信号反相且将经反相的复位信号输出至该计数器。
3.如权利要求2所述的热感测器,其中该锁存器包括:
第二反相器,用于使该驱动信号反相;及
第一和第二NAND门,其交叉耦合以分别接收该第二反相器的输出及该复位信号。
4.如权利要求3所述的热感测器,其中该周期信号发生器包括:
第三NAND门,用于接收该锁存器的该输出信号及该周期信号;和
第一反相器链,用于延迟该第三NAND门的输出且输出该周期信号。
5.如权利要求4所述的热感测器,其中该初始化信号发生器包括:
第四NAND门,用于接收该计数器的输出;
第三反相器,用于使该第四NAND门的输出反相且输出该初始化信号;
第四反相器,用于使该第四NAND门的该输出反相;
第二反相器链,用于延迟该第四NAND门的该输出;和
第五NAND门,用于接收该第四反相器和该第二反相器链的输出且输出该复位信号。
6.如权利要求5所述的热感测器,其中该计数器计数该周期信号的数目,输出计数信号且响应于由该第一反相器延迟的该复位信号初始化该计数信号。
7.如权利要求6所述的热感测器,其中该储存单元包括:
寄存器,用于储存该温度感测单元的该输出,响应于输出启动信号输出所储存的值且响应于该初始化单元的该初始化信号初始化该所储存的值;和
输出驱动器,用于驱动作为该温度值的、该寄存器的输出。
8.如权利要求7所述的热感测器,其中该寄存器包括用于将该温度感测单元的该输出储存于单元比特中的多个锁存单元。
9.如权利要求8所述的热感测器,其中该锁存单元包括:
锁存器,用于锁存该温度感测单元的该输出且响应于该初始化信号复位;及
传输门,用于响应于该输出启动信号传输该锁存器的输出。
10.如权利要求9所述的热感测器,其中该温度感测单元包括:
温度感测器,用于响应于该驱动信号感测该温度;
电压提供器,用于提供上限电压及下限电压;及
转换器单元,用于响应于该驱动信号、基于该上限电压及该下限电压来将该温度感测器的模拟输出转换为数字信号。
11.如权利要求10所述的热感测器,其中该转换器单元包括用于以比特为单位跟踪该温度感测器的该输出且将该输出转换为该数字信号的跟踪ADC。
12.一种驱动具有热感测器的半导体存储装置的方法,其包含:
响应于外部驱动信号感测温度;
储存经感测的温度值;
响应于输出启动信号输出该经感测的温度值; 并且
自该驱动信号的启动开始周期性地初始化该经感测的温度值。
13.一种驱动具有热感测器的半导体存储装置的方法,其包含:
响应于外部驱动信号使能该热感测器;
自使能该热感测器的时序开始周期性地初始化该热感测器;并且
输出储存于该热感测器中的信号。
14.一种半导体存储装置,其包含:
热感测器,用于感测温度且储存温度值;和
初始化单元,用于在驱动信号的启动后周期性地初始化储存单元。
15.如权利要求14的半导体存储装置,其中该热感测器包括:
温度感测单元,用于响应于驱动信感测该温度;和
储存单元,用于储存该温度感测单元的输出且输出该温度值。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060030289 | 2006-04-03 | ||
KR30289/06 | 2006-04-03 | ||
KR49134/06 | 2006-05-31 | ||
KR1020060049134A KR100719181B1 (ko) | 2006-04-03 | 2006-05-31 | 온도 감지장치를 포함하는 반도체메모리소자 및 그의구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101051523A true CN101051523A (zh) | 2007-10-10 |
CN101051523B CN101051523B (zh) | 2010-05-26 |
Family
ID=38277439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100863595A Active CN101051523B (zh) | 2006-04-03 | 2007-03-15 | 具有温度感测装置的半导体存储装置及其操作 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100719181B1 (zh) |
CN (1) | CN101051523B (zh) |
TW (1) | TWI332212B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103026623A (zh) * | 2010-07-27 | 2013-04-03 | 飞思卡尔半导体公司 | 锁存器电路、触发器电路以及分频器 |
CN111583980A (zh) * | 2019-02-15 | 2020-08-25 | 爱思开海力士有限公司 | 半导体存储器装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100942947B1 (ko) * | 2007-06-29 | 2010-02-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7742349B2 (en) | 2007-06-29 | 2010-06-22 | Hynix Semiconductor, Inc. | Semiconductor memory device |
KR101570913B1 (ko) * | 2013-12-19 | 2015-11-23 | 한국과학기술원 | 온도 센서 및 이를 포함하는 가스 센싱 시스템 |
KR20220023609A (ko) | 2020-08-21 | 2022-03-02 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1567211A (zh) * | 2003-06-23 | 2005-01-19 | 华邦电子股份有限公司 | 利用温度检测调整动态随机存取存储器更新时间的方法与装置 |
KR100655076B1 (ko) * | 2005-01-20 | 2006-12-08 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로 |
KR100652422B1 (ko) | 2005-08-10 | 2006-12-01 | 삼성전자주식회사 | 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법 |
KR100666178B1 (ko) | 2005-11-16 | 2007-01-09 | 삼성전자주식회사 | 반도체 장치의 디지털 온도 검출회로 |
-
2006
- 2006-05-31 KR KR1020060049134A patent/KR100719181B1/ko active IP Right Grant
-
2007
- 2007-01-04 TW TW096100337A patent/TWI332212B/zh active
- 2007-03-15 CN CN2007100863595A patent/CN101051523B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103026623A (zh) * | 2010-07-27 | 2013-04-03 | 飞思卡尔半导体公司 | 锁存器电路、触发器电路以及分频器 |
CN111583980A (zh) * | 2019-02-15 | 2020-08-25 | 爱思开海力士有限公司 | 半导体存储器装置 |
CN111583980B (zh) * | 2019-02-15 | 2023-09-08 | 爱思开海力士有限公司 | 半导体存储器装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI332212B (en) | 2010-10-21 |
TW200739579A (en) | 2007-10-16 |
KR100719181B1 (ko) | 2007-05-18 |
CN101051523B (zh) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101242809B1 (ko) | 온도 기반 dram 리프레시 | |
US8817565B2 (en) | Method for measuring a temperature in an electronic device having a battery and a memory device | |
US7881139B2 (en) | Semiconductor memory device with temperature sensing device and operation thereof | |
CN101051523A (zh) | 具有温度感测装置的半导体存储装置及其操作 | |
JP2016526750A (ja) | Dramサブアレイレベル自律リフレッシュメモリコントローラの最適化 | |
CN1117642A (zh) | 具有写等待时间控制功能的同步半导体存储器装置 | |
CN101819812A (zh) | 交错式存储器电路及交错存取存储器电路的方法 | |
CN100474436C (zh) | 用于延迟电路的方法和装置 | |
CN101640065A (zh) | 用于嵌入式dram的刷新控制器及刷新控制方法 | |
US7719916B2 (en) | Semiconductor memory device | |
CN101581963B (zh) | 一种降低cpu功耗的方法和一种cpu | |
CN102467963B (zh) | 半导体存储装置 | |
Iwase et al. | A novel low‐power gate driver architecture for large 8 K 120 Hz liquid crystal display employing IGZO technology | |
US7359281B2 (en) | Read and/or write detection system for an asynchronous memory array | |
CN103137177B (zh) | 管道锁存器控制电路和使用它的半导体集成电路 | |
US11270751B2 (en) | Pseudo static random access memory and method for writing data thereof | |
CN103544987A (zh) | 具有自我更新时序电路的半导体存储器元件 | |
WO2022094267A1 (en) | Interactive memory self-refresh control | |
WO2004036430A1 (ja) | 動作周波数可変の情報処理装置 | |
CN102467958B (zh) | 一种动态存储器的刷新频率装置及其方法 | |
TW201205595A (en) | Dynamic random access memory unit and data refreshing method thereof | |
CN115565570A (zh) | 接口变换器和伪多端口存储装置 | |
KR20070080496A (ko) | 리프레쉬 주기를 선택할 수 있는 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |