CN101027768B - 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 - Google Patents
根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 Download PDFInfo
- Publication number
- CN101027768B CN101027768B CN2004800440311A CN200480044031A CN101027768B CN 101027768 B CN101027768 B CN 101027768B CN 2004800440311 A CN2004800440311 A CN 2004800440311A CN 200480044031 A CN200480044031 A CN 200480044031A CN 101027768 B CN101027768 B CN 101027768B
- Authority
- CN
- China
- Prior art keywords
- donor substrate
- peak
- implantation
- dosage
- support substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002513 implantation Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000012546 transfer Methods 0.000 title description 8
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000002347 injection Methods 0.000 claims description 55
- 239000007924 injection Substances 0.000 claims description 55
- 229910052739 hydrogen Inorganic materials 0.000 claims description 27
- 229910052734 helium Inorganic materials 0.000 claims description 26
- 239000001257 hydrogen Substances 0.000 claims description 22
- 239000006185 dispersion Substances 0.000 claims description 21
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 20
- 239000001307 helium Substances 0.000 claims description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 17
- 230000002950 deficient Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 5
- 230000007480 spreading Effects 0.000 abstract description 2
- 238000003892 spreading Methods 0.000 abstract description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 12
- 238000002474 experimental method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- 229910017214 AsGa Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
本发明提出一种转移薄层的方法，其中进行两种不同种类的共注入步骤。选择所述第一和第二种类的注入能量以使所述第二种类峰位于所述脆变区内的施主衬底厚度中并且比所述第一种类散布区更深，并且选择所述第一和第二种类的注入剂量为基本上相似，第一种类注入剂量占总注入剂量的40％至60％。
Description
技术领域
本发明涉及一种用于制造包含衬底上的半导体材料薄层的结构的方法，包括步骤在于：
·在必须制作薄层的施主衬底的面下执行种类(species)注入，以在施主衬底的厚度中生成脆变区(embrittlement zone)，
·在进行注入之后，使施主衬底的该面与支撑衬底紧密接触，
·在脆变区的水平面分离施主衬底，以将施主衬底的一部分转移到支撑衬底上并在支撑衬底上形成薄层。
本发明更准确地涉及以上提到的注入步骤。
背景技术
SMARTCUT
型工艺，是上文提到的类型的方法的实例并对应于本发明的优选实施例，其更充分的细节可以在Jean-Pierre Colinge的文献‘Silicon-On-Insulator Technology：Materials to VLSI，2nd Edition’Kluwer Academic Publishers的第50和51页中找到。
这种工艺有利地制造了包含半导体材料薄层的结构，例如SeOI(绝缘体上半导体)结构等。
由这种工艺得到的结构用于微电子学、光学和/或光电子学领域的应用。
种类的注入理解为指的是适合于将原子或离子种类引入到所注入施主衬底的材料的任何技术(例如轰击、扩散等)，注入种类的最大浓度相对于所述注入衬底的表面位于离衬底预定深度处。
注入步骤可以通过共注入(co-implanting)至少两种不同的种类来执行。共注入技术的一般优点是相对于注入单类型种类注入剂量大约减少至1/3(reduction by a factor of3)。
例如，在Applied Physics Letters第72卷(1998)第1086-1088页AdityaAgarwal、T.E.Haynes、V.C.Venezia、O.W.Holland和D.J.Eaglesham的文章“Efficient production of silicon-on-insulator films byco-implantation of He+with H+”中证实，共注入氢H和氦He能够以比单独注入氢或氦时所需要的低得多的总注入剂量实现薄层分离。
尤其是借助SMARTCUT
型的转移工艺，该减少意味着注入时间的减少，并最终减少了与制造包含支撑衬底上的薄层的结构相关的成本。
如本文中所提到，氢H的主要作用是与注入损伤化学相互作用和在所注入的施主衬底中生成H稳定的小板状(platelet-like)缺陷或微空隙。另一方面，氦He主要起着物理作用并用作所注入的施主衬底中的内压源，用于在所述缺陷中提供应力。由此，He推动微空隙的生长和最终相交，以使两个连续的可分离表面之后会形成在脆变区的每一侧上。
其下进行了注入的施主衬底的面之后与支撑衬底的面紧密接触，以在所述面之间在它们称为键合界面(bonding interface)的界面处生成键。
然而，如果颗粒或有机物质存在于要键合的表面上，则它们可防止键合有效地发生在键合界面处的某些位置，并且空隙由此出现在键合衬底之间。
注入的种类由此可容易地扩散到这些空隙中，由此在键合界面处形成气泡(blisters)。当施主衬底和支撑衬底紧密接触之后所获得的结构受到热处理，而所述热处理尤其是意在增强键合或在脆变区的水平面处分离施主衬底时，尤其是这种情况。
而且，空隙的存在会导致产生有缺点的键合区域，在那里键合强度不足以允许施主衬底在脆变区水平面的分离，从而薄层的一些区域(称为“非转移区”)不被转移到支撑衬底上。
另外，必须注意，注入步骤降低了其下进行了注入并要与施主衬底紧密接触的施主衬底的面的表面质量，由此增大了在键合界面处形成气泡以及区域没有转移到支撑衬底上的危险。
气泡是不希望的，因为它们降低了有效使用的晶片表面积并因此降低了产量。呈现气泡的晶片甚至被从生产线丢弃掉。
让我们考虑已进行了He和H原子共注入的、由硅Si制成的施主衬底(且其可包含表面SiO2层)。相信如果接近键合界面注入He，则气泡形成的危险性增大。
为了避免气泡形成，由此通常执行以下方法。
第一种方法在于，在施主衬底内注入He原子比H原子深(从其下进行注入的施主衬底的面开始)，也就是说通过提供可以由SIMS分析校准(calibrated)的足够的He注入能量。
第二种方法在于，增大要注入的H剂量，通常是几个(a couple of)1015H原子/cm2。
当然，可以共同地实施这些方法。
这些方法的效果示于下面的表1，其代表当在以下的共注入条件下已执行He和H原子的共注入时所检测到的气泡数：
-He原子的剂量为12.1015/cm2；
-如沿着Y轴表示的He注入能量，也就是34、40和46keV；
-如沿着X轴表示的注入H原子的剂量，也就是9、12和15.1015/cm2)：
-H注入能量为27keV。
表1
在最低行，对应于最小的He注入能量和由此最浅的He注入深度，观察到形成了气泡。然而，随着He注入能量增大(He由此注入得较深)，观察到气泡形成得较少。换句话说，注入的He越深，观察到气泡形成得越少。
在左手侧一列，对应于最低的H剂量，观察到形成了气泡。然而，随着H剂量增大(参见中心和右手侧的列)，气泡形成减少。换句话说，H剂量越高，观察到气泡形成得越少。
在两种方法中，H注入区被认为用作吸杂区(gettering region)或阻挡，使得能够阻碍He朝着键合界面扩散。
如上所述，施主衬底在通过注入步骤在其厚度中生成的脆变区的水平面处分离，以将施主衬底的一部分转移到支撑衬底上并在支撑衬底上形成薄层。
由转移工艺例如SMARTCUT工艺获得的结构的表面状态的规格通常是非常严格的。实际上，薄层的粗糙度在某种程度上是使将在该结构上生成的部件的质量达到要求的参数。
由此需要尽可能地限制薄层的表面粗糙度，并由此在使得能够限制粗糙度的条件下执行注入步骤。
这里在下面的表2示出了在进行了分离步骤、并且对所得的结构进行了适于通过表面重构而去除(gumming out)某些粗糙度的RTA(快速热退火)之后所测量的表面粗糙度。
共注入条件与关于表1而揭示的那些相同。
表面粗糙度在由原子力显微镜AFM的尖端所扫过的10×10μm2表面上更准确地测量了，并且由公知为RMS(均方根)的平均二次值表示。
表2
从该表明显的是，限制粗糙度的两个最好条件是在左手侧一列的上部分划下划线的那些。然而这些条件导致气泡形成，如表1所示。
另一方面，产生零气泡形成的条件是不限制粗糙度的条件。
因此，如表1和表2的比较所清楚看到的，导致最好粗糙度的某些注入条件会导致不希望的气泡形成，并且相反地，避免气泡形成的条件会导致差的粗糙度。
由此看来，不能分别地控制表面粗糙度和气泡形成。因此，必须在用于避免气泡形成的最好条件(注入能量和剂量)与用于限制所得到的表面粗糙度的最好条件之间进行折衷。
这里提到，必须进行这种折衷，不仅用于控制粗糙度而且用于控制其它参数，例如所转移薄层的厚度均匀性、损伤区的厚度、分开温度等。
由此需要一种用于制造包含衬底上的半导体材料薄层的高质量结构的方法，对其最佳地控制共注入条件，尤其是为了避免气泡形成和限制所得到的表面粗糙度。
发明内容
为了满足以上提到的要求，根据第一方面，本发明提出一种用于制造包含衬底上的半导体材料薄层的结构的方法，包括步骤在于：
·在必须制作薄层的施主衬底的面下执行至少两种不同种类的共注入，以在施主衬底的厚度中生成脆变区，
·在进行注入之后，使施主衬底的该面紧密接触支撑衬底，
·在脆变区的水平面分离施主衬底，以将施主衬底的一部分转移到支撑衬底上并在支撑衬底上形成薄层，
注入至少第一种类基本上化学地用于在施主衬底中形成小板状缺陷，注入至少第二种类基本上物理地用作所注入施主衬底中的内压源，用于在所述缺陷中提供应力，所述第一和第二种类中的每一种根据呈现出散布区(spreading zone)的再分配剖面(profile)分别分布在施主衬底的厚度中，在散布区中种类主要地分布并且呈现出最大浓度峰，
该方法的特征在于，根据共注入条件进行共注入步骤，根据所述共注入条件
-选择所述第一和第二种类的注入能量以使所述第二种类峰位于所述脆变区内的施主衬底厚度中并且比所述第一种类散布区更深，以及
选择所述第一和第二种类的注入剂量为基本相似，第一种类注入剂量占总注入剂量的40％至60％。
根据本发明的方法的优选但不是限制的形式如下。
-施主衬底是硅衬底(最终包含表面SiO2层)，可以选择所述第一和第二种类的注入剂量使总注入剂量为基本上低于3，2.1016/cm2的剂量；
-总注入剂量可以低于2，2.1016/cm2；
-每种种类的注入剂量可以包含在0,9.1016/cm2和1,5.10 16/cm2之间；
-第一种类最大浓度峰和第二种类最大浓度峰之间的偏移可基本上包含在500和1000埃之问；
-可以通过共注入氦和氢执行共注入步骤，在施主衬底中氦基本上物理地作用且氢基本上化学地作用；
-可通过顺序地共注入氦然后是氢，进行共注入步骤；
-支撑衬底可以是硅衬底，并且可在其项部上最终包含表面氧化物层；
-该方法可进一步包括，在使施主衬底的面紧密接触支撑衬底之前，等离子体激活处理要紧密接触的施主衬底和支撑衬底的面中的至少一个面。
本发明还涉及恰在根据本发明第一方面的方法的共实施步骤之后所获得的中间结构。
而且本发明还涉及根据本发明第一方面的方法制造SeOI(绝缘体上半导体)结构的应用。
附图说明
通过参考附图阅读以下作为非限制性实例给出的详细说明将显现本发明的其它特征、目的和优点，其中图1示出了对于氦和氢注入能量之间的不同德耳塔(deltas)，要与氢的分布及脆变区的位置相比的氦的分布。
具体实施方式
如已经揭示的，本发明涉及在制造包含支撑衬底上的半导体材料薄层的结构期间所执行的共注入步骤，该薄层是通过在先前由种类的注入所脆化的施主衬底的水平面处分离获得的。
本发明可以帮助提高通过利用SMARTCUT
型的转移工艺所获得的结构的质量。
通常，该结构可以是包含暴露于外部环境的表面上的半导体材料薄层的任一类型的结构。
以非限制性的方式，半导体材料薄层可以是硅Si、碳化硅SiC、锗Ge、硅-锗SiGe、砷化镓AsGa等。
该衬底支撑可以由硅Si、石英等制成。
也可以在支撑衬底和薄层之间***一层氧化物，因此形成的结构是SeOI(绝缘体上半导体)结构，尤其是SOI(绝缘体上硅)结构。
根据本发明的注入步骤在于执行至少两种不同种类的共注入，以在施主衬底厚度中沿着称为裂开面的平面生成脆变区。
在注入步骤期间，每种种类根据呈现出散布区的再分配剖面分布在所注入施主衬底的厚度中，在散布区中种类主要地分布并呈现出其最大浓度峰。更准确地，该再分配具有呈现出标准偏差的准高斯剖面(限定注入种类主要分布于其中的所述散布区，例如其中集中了70％的注入种类)和尤其取决于注入能量的最大浓度峰。
在共注入种类当中，至少第一注入种类基本上化学地用于在施主衬底中形成小板状缺陷，至少第二注入种类基本上物理地用作所注入施主衬底中的内压源，用于在所述缺陷中提供应力。
依照根据本发明的方法的优选实施例，共注入氢和氦种类以在硅Si施主衬底的厚度中形成脆变区。
如以上在关于Argawal的文章中已经提到的，在这种情况下，氢是基本上化学地作用的种类，而氦是基本上物理地作用的种类。
此外，由此得益于申请人2003年7月29日申请的法国专利申请n°0309304中揭示的结果，根据所述结果，当与包含分离后获得的结构的快速热退火(RTA)的精整(finishing)步骤结合时，共注入(低剂量的)氦和氢导致薄层的转移相比于单独注入(较高剂量的)氢之后的转移具有减小水平的粗糙度。
优选地，尽管不是唯一地，通过顺序注入氦然后是氢来执行共注入。
回到根据本发明的方法的描述，用共注入条件进行共注入步骤，根据该共注入条件，第一和第二种类注入能量使得第二种类(物理地作用的那种；例如He)峰基本上位于脆变区内的施主衬底厚度中并且比第一种类(化学地作用的那种；例如H)散布区更深。
而且，选择共注入条件使得注入种类的注入剂量基本相似，第一种类注入剂量占总注入剂量的40％至60％。
实际上，申请人已进行了若干实验并得出结论，控制注入能量使得第二种类峰位于施主衬底的厚度中比第一种类散布区更深将允许避免气泡形成。
而且，申请人从这些实验还得出结论，控制注入能量使得第二种类峰位于脆变区内的施主衬底厚度中也将有助于限制粗糙度。
下文的描述更准确地涉及这些实验以及对根据本发明的方法中所暗示的机理的论述。
首先，制造了不同的SOI(绝缘体上硅)结构，该共注入步骤在于顺序注入He然后是H。
将注入剂量分别固定为，对于He是1，2.1016/cm2，对于H是0.9.1016/cm2。
也固定了H注入能量(27keV)，而对于不同的He注入能量进行了不同的实验。
申请人试图根据例如气泡数和分离步骤之后的粗糙度以及进行了若干最终典型处理步骤(其将在下文详述)之后的粗糙度的质量参数，来比较不同的注入条件对SOI表面质量的影响。
进行了二次离子质谱学(SIMS)分析(注入后，在进行注入步骤之后)，以研究注入种类在硅施主衬底中的浓度分布剖面，尤其是确定它们的最大浓度峰和散布区的位置。
通过考虑He和H最大浓度峰的位置以及它们的散布区的可能重叠，氦峰的位置可描述为比氢散布区“更浅”、“在之内”或“更深”。
还进行了TEM(透射电子显微术)和反射术(reflectometry)层厚度分析(分离后，在实施了分离步骤之后)，以确定在脆变区内发生分离的裂开面位置。更准确地，所述裂开面位置从形成在支撑衬底上的薄层的厚度推出。
在分离后获得的结构受到包括快速热退火(RTA)的精整步骤之后，还进行了反射术层厚度分析。
通过考虑He最大浓度峰的位置以及He分布剖面与脆变区的可能重叠，氦峰的位置也可以描述为比脆变区“更浅”、“在之内”或“更深”。
这里在下面表3示出了，对于所研究的He注入能量和H注入能量之间的不同德耳塔ΔE，以上提到的分析的结果，而表4描述了氦峰相对于脆变区和氢散布区的位置。
图1示意性地示出了，对于所研究的He注入能量和H注入能量之间的不同德耳塔ΔE，要与H峰和散布区的位置、以及裂开面和脆变区的位置相比较的He峰和散布区的位置(沿着X轴，代表离其下进行了注入的施主衬底的面以埃计的深度)，以获得表4中所提到的命名。
表3
可注意到，裂开面总是比氢峰“更深”(参见基准1)，甚至当He峰比H散布区“更浅”时。另外，裂开面总是位于氢峰的附近(几十埃)(参见基准4、5和6)，甚至当He峰比H散布区“更深”时。
表4
| 基准 | He和H注入能量间的德耳塔ΔE | 相对于脆变区的He峰位置 | 相对于H散布区的He峰位置 |
| 1 | +7 | 更浅 | 更浅 |
| 2 | +13 | 在之内 | 在之内 |
| 3 | +16 | 在之内 | 在之内 |
| 4 | +19 | 在之内 | 更深 |
| 5 | +25 | 更深 | 更深 |
| 6 | +31 | 更深 | 更深 |
在分离步骤之后，对于以上提到的结构中的每一个都研究了气泡的最终存在。而且，通过将AFM(原子力显微镜)的尖端扫过薄层表面(一旦它被转移到支撑衬底上)上10*10μm2的表面和通过利用Dektak剖面测量仪(profile meter)，在分离之后也进行了表面粗糙度测量。
一般地说，AFM测量表征高频粗糙度，而Dektak剖面测量仪测量表征低频粗糙度。
在下文表5中概括了这些观察和测量。
表5
由此可以观察到，当He注入能量弱时(也就是当He和H之间的能量偏移在实验条件下低于20 keV时)，所形成的气泡数更重要。然而，当注入He使得其峰比H再分配剖面“更深”时(也就是当He和H之间的能量偏移高于20 kev时)，没有形成气泡。
还观察到，当注入He使得其峰位于脆变区“之内”时，粗糙度最低，并且是同时对于高频和低频粗糙度。
相反，当注入条件是注入He使得其峰比脆变区“更浅”或“更深”时，并且更特别地当He再分配峰离开所述脆变区时，粗糙度变高。
要注意，不管进行了He和H的共注入还是仅注入H，高频粗糙度值(AFM测量)相对地相似。另一方面观察到，相比于单独注入H，对于所有共注入条件低频粗糙度显著降低(大于一半)。
如上所述，分离后获得的结构可受到包含适于通过表面重构去除某些粗糙度的快速热退火(RTA)的精整步骤，尤其是如先前已经提到的申请人的法国专利申请n°0309304中所提到的高频粗糙度。
分离后获得的结构的精整步骤除了该RTA(RTA1)之外，可还包括处理操作的以下组合：稳定氧化(StabBox)、第二RTA(RTA2)和减薄操作。
当使用共注入代替仅注入单种类时，在RTA1之后关于粗糙度可以获得重要的益处。
此外，当进行了共注入时，在所述最终的减薄操作之后可以达到低至2，5A的RMS值(10*10μm2扫描)。
因此，当He峰位于脆变区之内时，最终的结构呈现出低的粗糙度，且所述粗糙度随着所述He峰剖面移离(更浅或更深)脆变区而增大。
可以用以下方式描述气泡形成趋势。
注入He离其下进行了注入的面越近，在该界面产生的气泡就越多，可能是因为扩散。
另一方面，当在施主衬底中注入He比H“更深”时，在退火处理下，在其扩散路径上将发现小板状缺陷，所述小板状缺陷通过H注入形成且由此位于H分布剖面内的施主衬底中，并将俘获He和限制气泡形成。
由此应当选择注入条件，以根据呈现出比H主要散布的区域(或更一般而言，化学地作用的种类主要散布的区域)更深的峰的再分配剖面，在施主衬底的厚度内分布He(或更一般而言，物理地作用的种类)。
这里要注意，对于在实验中使用的He剂量(1，2.1016/cm2)，当以其峰比H散布区更深的这种方式注入He时，没有观察到气泡形成。然而，如果以高得多的剂量注入He，则可能不会所有的He都被H稳定的小板状缺陷俘获，并由此可扩散和形成气泡。
如在申请人的法国专利申请n°0309304中揭示的，已经提到，当与包含分离后获得的结构的快速热退火(RTA)的精整步骤结合时，共注入(低剂量的)氦和氢导致薄层的转移相对于单独注入(较高剂量的)氢后的转移具有减小水平的粗糙度。
然而，这里以上已显示出，粗糙度尤其是取决于He峰相对于脆变区的相对位置。
实际上，当He峰比脆变区“更浅”或“更深”时，粗糙度比当He峰位于脆变区“之内”由此接近裂开面时更重要。
据信，当He剖面定位得接近H剖面时，最大量的He被俘获于最大的H浓度区内。在脆变区的水平面处的He浓度在那一情况下是最大并导致减小的粗糙度。
相反，当进行He注入比脆变区“更浅”得多或“更深”得多时，He贡献更少，并且粗糙度增大。
由此也应当选择注入条件，使He(或更一般而言，物理地作用的种类)根据呈现出位于脆变区内的峰的再分配剖面分布在施主衬底的厚度内。
为了这些目的，例如可以选择第二种类注入能量和第一种类注入能量之间的差，使得第一种类最大浓度峰和第二种类最大浓度峰之间的偏移(例如由SIMS分析所确定)基本上包含在500和1000埃之间。
这里在以上研究的注入条件仅涉及注入能量。然而，还在第二组实验期间研究了注入剂量，以最佳控制用于制造包含衬底上的半导体材料薄层的高质量结构所必需的全部共注入条件。
通常，可以选择共注入种类的注入剂量使总注入剂量基本上低于3，2.1016/cm2，优选低于2，2.1016/cm2，也就是比当仅注入单种类时低的总注入剂量。
用于制造这里以上标为3的结构的注入能量(并导致最小的2，5
RMS最终粗糙度值)在该第二组实验中保持相同，也就是He以43keV的能量注入以及H以27keV的能量注入。
当改变了He和H注入剂量时，观察到粗糙度和气泡形成。
首先，H剂量从0，9.1016/cm2增大到1，3.1016/cm2，而He剂量保持固定，等于0，9.1016/cm2(也就是比第一组实验期间1，2.1016/cm2的He剂量低)。
所研究的共注入条件(最大的H剂量等于1，3.1016/cm2)都没有导致气泡形成。然而，随着H剂量增大，粗糙度恶化了。
然后，改变He剂量而H剂量保持固定(等于1，1.1016/cm2)，且能量也固定(He能量为49keV；H能量为32keV)。
当He剂量增大时，气泡形成发生。然而，对于所研究的所有结构，粗糙度是低的(当He剂量达到1，5.1016/cm2时，最终的粗糙度在10*10μm2扫描上低至2，3
RMS)。
最后，从该第二组实验可以得出，当两种种类的注入剂量基本上相似、第一种类注入剂量通常占总注入剂量的40％至60％时，可以获得关于低粗糙度及避免气泡的最好结果。
有利地，每种种类的注入剂量包含在0，9.1016/cm2和1，5.1016/cm2之间。
可进一步进行表面激活处理，例如等离子体激活，其会有助于(尤其是当注入剂量使得获得接近60％/40％的再分配时)减少残留的气泡并获得良好的粗糙度。在使施主衬底的面紧密接触支撑衬底之前，在要紧密接触的施主衬底和支撑衬底的面的至少一个面上进行该等离子体激活。
在另一方面，本发明还涉及恰在根据这里以上揭示的本发明第一方面的方法的共实施步骤之后所获得的中间结构。
而且在另一方面，本发明还涉及根据本发明第一方面的方法制造SeOI(绝缘体上半导体)结构的应用。
这里以上的描述涉及SOI制造和He-H共注入。本领域技术人员将理解，可以执行相似的方式或其它半导体材料(例如Ge、SiGe、GaN、SiC)或其它类型的共注入。
Claims (10)
1.一种用于制造包含衬底上的半导体材料薄层的结构的方法，包括以下步骤：
·在必须制作薄层的施主衬底的面下执行至少两种不同种类的共注入，以在施主衬底的厚度中生成脆变区，
·在进行注入之后，使施主衬底的该面紧密接触支撑衬底，
·在脆变区的水平面分离施主衬底，以将施主衬底的一部分转移到支撑衬底上并在支撑衬底上形成薄层，
注入至少第一种类，化学地用于在施主衬底中形成小板状缺陷，
注入至少第二种类，物理地用作所注入施主衬底中的内压源，用于在所述缺陷中提供应力，
所述第一种类和第二种类中的每一种根据呈现出散布区的再分配剖面分别分布在施主衬底的厚度中，在所述散布区中注入的种类主要地分布并且呈现出最大浓度峰，
该方法的特征在于，根据共注入条件进行所述共注入步骤，所述共注入条件为：
-选择所述第一种类和第二种类的注入能量，以使所述第二种类的最大浓度峰位于所述脆变区内的施主衬底厚度中并且比所述第一种类的散布区更深，其中第一种类和第二种类的注入能量之差在20keV-25keV之间，且所述注入能量之差高于20keV；
-选择所述第一种类和第二种类的注入剂量为相似，第一种类注入剂量占总注入剂量的40％至60％；
其中第一种类的最大浓度峰和第二种类的最大浓度峰之间的偏移包含在500埃和1000埃之间。
2.根据权利要求1所述的方法，其中施主衬底是硅衬底，其特征在于：选择所述第一和第二种类的注入剂量使得总注入剂量为低于3.2×1016/cm2的剂量。
3.根据权利要求2所述的方法，其特征在于：总注入剂量低于2.2×1016/cm2。
4.根据权利要求3所述的方法，其特征在于：每种种类的注入剂量包含在0.9×1016/cm2和1.5×1016/cm2之间。
5.根据权利要求1-4中任一项的方法，其特征在于：通过共注入氦和氢执行共注入步骤，在施主衬底中氦物理地作用而氢化学地作用。
6.根据权利要求5所述的方法，其特征在于：通过顺序地共注入氦然后是氢，进行共注入步骤。
7.根据权利要求5所述的方法，其特征在于：支撑衬底由硅制成。
8.根据权利要求7所述的方法，其特征在于：施主衬底在其顶部上包含表面氧化物层。
9.根据权利要求5所述的方法，其特征在于：在施主衬底的该面紧密接触支撑衬底之前，它进一步包括等离子体激活处理要紧密接触的施主衬底和支撑衬底的面中的至少一个面。
10.一种根据权利要求1至9中任一项所述的方法在制造绝缘体上半导体结构方面的应用。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2004/003300 WO2006032947A1 (en) | 2004-09-21 | 2004-09-21 | Thin layer transfer method wherein a co-implantation step is performed according to conditions avaoiding blisters formation and limiting roughness |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101027768A CN101027768A (zh) | 2007-08-29 |
| CN101027768B true CN101027768B (zh) | 2010-11-03 |
Family
ID=34959075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2004800440311A Active CN101027768B (zh) | 2004-09-21 | 2004-09-21 | 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7326628B2 (zh) |
| EP (1) | EP1792338A1 (zh) |
| JP (1) | JP5042837B2 (zh) |
| CN (1) | CN101027768B (zh) |
| WO (1) | WO2006032947A1 (zh) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8241996B2 (en) | 2005-02-28 | 2012-08-14 | Silicon Genesis Corporation | Substrate stiffness method and resulting devices for layer transfer process |
| US7674687B2 (en) * | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| US7166520B1 (en) * | 2005-08-08 | 2007-01-23 | Silicon Genesis Corporation | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process |
| US20070029043A1 (en) * | 2005-08-08 | 2007-02-08 | Silicon Genesis Corporation | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process |
| US7427554B2 (en) * | 2005-08-12 | 2008-09-23 | Silicon Genesis Corporation | Manufacturing strained silicon substrates using a backing material |
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| US7863157B2 (en) * | 2006-03-17 | 2011-01-04 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| US7598153B2 (en) * | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
| WO2007118121A2 (en) | 2006-04-05 | 2007-10-18 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| US20070277874A1 (en) * | 2006-05-31 | 2007-12-06 | David Francis Dawson-Elli | Thin film photovoltaic structure |
| US7608521B2 (en) * | 2006-05-31 | 2009-10-27 | Corning Incorporated | Producing SOI structure using high-purity ion shower |
| US8153513B2 (en) * | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
| US20080070340A1 (en) * | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
| US8124499B2 (en) * | 2006-11-06 | 2012-02-28 | Silicon Genesis Corporation | Method and structure for thick layer transfer using a linear accelerator |
| US20080128641A1 (en) * | 2006-11-08 | 2008-06-05 | Silicon Genesis Corporation | Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials |
| FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| US20080188011A1 (en) * | 2007-01-26 | 2008-08-07 | Silicon Genesis Corporation | Apparatus and method of temperature conrol during cleaving processes of thick film materials |
| FR2912258B1 (fr) * | 2007-02-01 | 2009-05-08 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat du type silicium sur isolant" |
| FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
| US20090206275A1 (en) * | 2007-10-03 | 2009-08-20 | Silcon Genesis Corporation | Accelerator particle beam apparatus and method for low contaminate processing |
| US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
| FR2928031B1 (fr) * | 2008-02-25 | 2010-06-11 | Soitec Silicon On Insulator | Procede de transfert d'une couche mince sur un substrat support. |
| US8133800B2 (en) * | 2008-08-29 | 2012-03-13 | Silicon Genesis Corporation | Free-standing thickness of single crystal material and method having carrier lifetimes |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| US7927975B2 (en) * | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| FR2949606B1 (fr) * | 2009-08-26 | 2011-10-28 | Commissariat Energie Atomique | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| US8487280B2 (en) | 2010-10-21 | 2013-07-16 | Varian Semiconductor Equipment Associates, Inc. | Modulating implantation for improved workpiece splitting |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| JP2013143407A (ja) | 2012-01-06 | 2013-07-22 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| JP2014138152A (ja) * | 2013-01-18 | 2014-07-28 | Fuji Electric Co Ltd | 半導体薄膜フィルムの製造方法 |
| JP6056516B2 (ja) | 2013-02-01 | 2017-01-11 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| EP3417476A1 (en) * | 2016-02-16 | 2018-12-26 | G-Ray Switzerland SA | Structures, systems and methods for electrical charge transport across bonded interfaces |
| FR3048548B1 (fr) * | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
| SG11202011553SA (en) * | 2018-06-08 | 2020-12-30 | Globalwafers Co Ltd | Method for transfer of a thin layer of silicon |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1433056A (zh) * | 2002-01-16 | 2003-07-30 | 绝缘体硅片技术公司 | 裂开材料晶片各层的工艺 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| JP3412470B2 (ja) * | 1997-09-04 | 2003-06-03 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| JP3456521B2 (ja) * | 1998-05-12 | 2003-10-14 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| US6600173B2 (en) * | 2000-08-30 | 2003-07-29 | Cornell Research Foundation, Inc. | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering |
| US6593212B1 (en) * | 2001-10-29 | 2003-07-15 | The United States Of America As Represented By The Secretary Of The Navy | Method for making electro-optical devices using a hydrogenion splitting technique |
| FR2847076B1 (fr) * | 2002-11-07 | 2005-02-18 | Soitec Silicon On Insulator | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
| FR2858462B1 (fr) * | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
-
2004
- 2004-09-21 CN CN2004800440311A patent/CN101027768B/zh active Active
- 2004-09-21 EP EP04769600A patent/EP1792338A1/en not_active Withdrawn
- 2004-09-21 JP JP2007531847A patent/JP5042837B2/ja active Active
- 2004-09-21 WO PCT/IB2004/003300 patent/WO2006032947A1/en active Application Filing
-
2005
- 2005-07-13 US US11/181,405 patent/US7326628B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1433056A (zh) * | 2002-01-16 | 2003-07-30 | 绝缘体硅片技术公司 | 裂开材料晶片各层的工艺 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平11-87668A 1999.03.30 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006032947A1 (en) | 2006-03-30 |
| EP1792338A1 (en) | 2007-06-06 |
| US7326628B2 (en) | 2008-02-05 |
| US20060060943A1 (en) | 2006-03-23 |
| JP2008513989A (ja) | 2008-05-01 |
| CN101027768A (zh) | 2007-08-29 |
| JP5042837B2 (ja) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101027768B (zh) | 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 | |
| US7323398B2 (en) | Method of layer transfer comprising sequential implantations of atomic species | |
| US6969668B1 (en) | Treatment method of film quality for the manufacture of substrates | |
| US6204151B1 (en) | Smoothing method for cleaved films made using thermal treatment | |
| US8772875B2 (en) | Semiconductor on glass substrate with stiffening layer | |
| US7253081B2 (en) | Surface finishing of SOI substrates using an EPI process | |
| US20170025307A1 (en) | Methods for preparing layered semiconductor structures | |
| KR20080006490A (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| Bruel | Separation of silicon wafers by the smart-cut method | |
| US8466039B2 (en) | Pressurized treatment of substrates to enhance cleaving process | |
| KR20100120283A (ko) | Ｓｏｉ 기판의 표면 처리 방법 | |
| US20090075453A1 (en) | Method of producing semiconductor substrate | |
| US7524736B2 (en) | Process for manufacturing wafers usable in the semiconductor industry | |
| US20050247668A1 (en) | Method for smoothing a film of material using a ring structure | |
| US20110207306A1 (en) | Semiconductor structure made using improved ion implantation process | |
| Min et al. | Nucleation mechanism of SPIMOX (separation by plasma implantation of oxygen) | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| WO2009089969A1 (en) | Layer transfer with reduction of post-fracture roughness | |
| KR20070083580A (ko) | 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법 | |
| TW202343550A (zh) | 將薄層轉移到載體基板之方法 | |
| Bruel | Smart-Cut® technology: basic mechanisms and applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SOITEC SILICON ON INSULATOR Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French Bernini Patentee after: SOITEC S.A. Address before: French Bernini Patentee before: S.O.J. Tec Silicon on Insulator Technologies |