CN101009131A - 具有用于电信号的再驱动单元的半导体存储芯片 - Google Patents

具有用于电信号的再驱动单元的半导体存储芯片 Download PDF

Info

Publication number
CN101009131A
CN101009131A CNA2006101539679A CN200610153967A CN101009131A CN 101009131 A CN101009131 A CN 101009131A CN A2006101539679 A CNA2006101539679 A CN A2006101539679A CN 200610153967 A CN200610153967 A CN 200610153967A CN 101009131 A CN101009131 A CN 101009131A
Authority
CN
China
Prior art keywords
semiconductor memory
memory chip
data
series
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101539679A
Other languages
English (en)
Inventor
H·鲁克鲍尔
P·格雷戈里乌斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101009131A publication Critical patent/CN101009131A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

半导体存储芯片包括再驱动单元，其用于再驱动电信号至与其连接的至少一个半导体存储芯片。该再驱动单元包括在两个连接节点之间的直接线连接，即半导体存储芯片的一个输入端子和一个输出端子。

Description

具有用于电信号的再驱动单元的半导体存储芯片
技术领域
本发明涉及半导体存储器，更具体地说，涉及一种用于具有串联连接半导体存储芯片的控制和地址总线的半导体存储阵列的半导体存储芯片。
背景技术
在常规存储芯片布局中，例如，在DDR3 DRAMS中，各存储芯片通过飞越式布局(flyby topology)相互连接。在此，各存储芯片均串联连接到飞越式控制和地址总线。飞越式布局的主要缺点是在例如1.6Gbit/s/pin的高数据速率时太窄的带宽和太低的结构密度。另外，在飞越式布局中，阻抗间断可能以不希望的方式出现在飞越式总线上存储芯片的连接点(“球”)处，其由与球连接的线、封装中的通孔、接合线和附着芯片的输入能力引起，并且该阻抗间断可能不利地影响信号完整性。
为了避免这些缺点，需要具有包括在半导体存储芯片之间发生的单向再驱动控制和地址信号、读取数据、和写入数据的替换存储芯片布局的半导体存储装置。
发明内容
半导体存储芯片包括再驱动单元，用于再驱动电信号，如控制和地址信号、写入数据、和/或读取数据。另外，计算单元可与再驱动单元配合以计算接收的电信号。如果，例如，电信号的计算显示出该半导体存储芯片不是电信号的被访地址，则计算单元与再驱动单元配合，以使再驱动单元再驱动电信号，如控制和地址信号。然而，如果所接收的电信号的计算显示出半导体存储芯片是被访地址，则可以进行再驱动电信号，如控制和地址信号。根据本发明的半导体存储芯片的再驱动电信号的再驱动单元包括两个连接节点之间的直接线连接，即半导体存储芯片的输入端子和输出端子，以使电信号如控制和地址信号、写入数据、和/或读取数据能通过半导体存储芯片循环。半导体存储芯片的再驱动单元还包括与接收器和发射器的串联连接。可与半导体存储芯片的两个连接节点之间的直接线连接并行地切换该串联连接。通过接收器和发射器的串联连接可实现信号调整。另外，可将电路设置在接收器和发射器之间，用于与时钟再同步。
例如，再驱动单元可具有支路线连接，其中该线连接的一个支路表示至另一半导体存储芯片的直接连接，而该线连接的另一个支路将电信号提供给半导体存储芯片，用于处理/分析。首先可根据其关联性通过计算单元来计算控制和地址信号。
在根据本发明的半导体存储芯片中，可将开关(例如，晶体管)提供在两个连接节点之间的直接线连接中。另外，可以将开关(例如，晶体管)提供在具有接收器和发射器并对于两个连接节点之间的直接线连接并行切换的串联连接中。任选地，在连接节点之间的直接线连接和/或具有接收器和发射器的串联连接可以以这种方式导电切换。
另外，可将端接电阻器提供在再驱动单元中以防止不希望有的信号反射。
该半导体存储芯片例如是DRAM部件(芯片)，其可被提供有例如DDR接口。
本发明还提供半导体存储阵列，该半导体存储阵列用于具有至少一个如上所述的半导体存储芯片、用于存储用户数据的数据存储***中的操作。
这种半导体存储阵列包括例如用于控制该至少一个半导体存储芯片的存储器控制器，和与存储器控制器连接的用于控制和地址信号的至少一个单向串联信号线总线，其直接连接至少一个半导体存储芯片和存储器控制器，并通过1点到1点连接来将半导体存储芯片相互串联连接。
可替换地，这种半导体存储阵列可包括用于控制该至少一个半导体存储芯片的存储器控制器，和与存储器控制器连接的用于控制和地址信号的至少一个单向信号线总线，其例如但不是必需的通过支路连接来直接连接至少一个半导体存储芯片和存储器控制器，并至少一次通过连接支路来将半导体存储芯片相互连接。例如，由1点到m点连接来建立连接半导体存储芯片的用于控制和地址信号的信号线总线，m是从1到4范围内的自然数，以便支路信号线总线在信号线方向上将一个半导体存储芯片均与1个另外的半导体存储芯片或2个或3个或4个另外的半导体存储芯片连接，以由此建立树状支路结构。相对于信号线方向、即在信号接收侧观察，每个半导体存储芯片均与仅一个单独信号线连接，以便每个半导体存储芯片均与提供控制和地址信号的一个单独信号线以及再驱动控制和地址信号的信号线总线的多个(例如1到3个)信号线相连接。
这种半导体存储阵列可以还被提供有用于读取数据的至少一个串联信号线总线，其在半导体存储芯片之间具有与用于控制和地址信号的单向信号线总线相同的信号线方向。用于读取数据的信号线总线通过1点到1点连接将半导体存储芯片相互串联连接，并将至少一个半导体存储芯片与存储器控制器直接连接。另外，这种半导体存储阵列可以被提供有用于写入数据的至少一个串联信号线总线，其在半导体存储芯片之间具有与用于控制和地址信号的单向信号线总线相同的信号线方向。用于写入数据的信号线总线通过1点到1点连接将半导体存储芯片相互串联连接，并将至少一个半导体存储芯片与存储器控制器直接连接。
此外，本发明提供具有如上所述的半导体存储阵列的数据存储***。
附图说明
现在将参考公开的附图详细说明本发明。
图1概略地示出了根据本发明的半导体存储芯片的串联互连。
具体实施方式
参考图1，将属于“通道(lane)”的三个半导体存储芯片1，2，3通过用于控制和地址信号的信号线总线的信号布线走向(signalwiring run)相互串联互连。根据通过箭头表示的信号传播方向，半导体存储芯片1，2，3的布置应当根据在通道内的最后三个半导体存储芯片，在图1中从底部到顶部延伸。
每个半导体存储芯片1，2，3被提供有再驱动单元13，其设置在相应的连接节点12之间。该单元13包括在相关的连接节点12之间的直接电连接线10，与直接电连接线10并行切换的接收器4和发射器5的一个串联连接，和端接电阻器6。例如，在参考数字1表示的半导体存储芯片中，在闭合位置的开关7例如晶体管提供在电连接线10中，直接连接两个连接节点12，该开关控制提供给半导体存储芯片1的电信号例如地址和控制信号被传送通过接收器4和发射器5的串联连接，从而可以实现信号调整。同时，终端电阻器6防止不希望有的信号反射。尽管在图1中未示出，但是提供给半导体存储芯片1的控制和地址信号可相对同时传送给半导体存储芯片1的逻辑电路(未示出)，用于处理/分析/计算，其中优选提供通过接收器4和发射器5的串联连接调整的信号。
随后，通过信号线总线的信号线11，将通过半导体存储芯片1调整的电信号如控制和地址信号提供给用参考数字2表示的半导体存储芯片。该半导体存储芯片2被提供有用于端接电阻器6的处于闭合位置的开关8(例如，晶体管)，和沿信号线方向在发射器9后面的处于闭合位置的开关9(例如，晶体管)，以便通过直接电连接线10将提供给半导体存储芯片2的电信号如控制和地址信号提供给用参考数字3表示的所连接的半导体存储芯片。尽管在图1中未示出，但是提供给半导体存储芯片2的电信号如控制和地址信号相对同时提供给半导体存储芯片2的逻辑电路(未示出)，用于处理/分析/计算，其中优选提供通过接收器4和发射器5的串联连接调整的信号。
最后，通过例如用于控制和地址信号的信号线总线的信号线11，将电信号例如控制和地址信号提供给用参考数字3表示的半导体存储芯片。该半导体存储芯片3被提供有用于直接电连接线10的处于闭合位置的开关7(例如，晶体管)，和沿信号线方向在发射器9后面的处于闭合位置的开关9(例如，晶体管)，以便不会发生再驱动提供的电信号，如控制和地址信号。另外，端接电阻器6防止不希望有的信号反射。尽管在图1中未示出，但是提供给半导体存储芯片3的电信号如控制和地址信号同时提供给半导体存储芯片3的逻辑电路(未示出)，用于处理/分析/计算，其中优选提供通过接收器4和发射器5的串联连接调整的信号。
虽然已经参考其具体实施例详细地描述了本发明，但是对于本领域技术人员来说显而易见的是，在不脱离其精神和范围的情况下可在其中进行多种改变和修改。例如，一些或全部主题可以体现为软件、硬件或其组合。因此，本发明旨在覆盖本发明的修改和变化，只要它们落入所附权利要求及其等价物的范围内。
参考数字列表：
1半导体存储芯片
2半导体存储芯片
3半导体存储芯片
4接收器
5发射器
6端接电阻器
7开关
8开关
9开关
10直接线连接
11信号布线走向，控制和地址信号总线
12连接节点
13再驱动单元

Claims (15)

1.一种半导体存储芯片，包括：
再驱动单元，用于将电信号再驱动至与其连接的至少一个半导体存储芯片，该再驱动单元具有在两个连接节点之间的直接线连接，该直接连接是该半导体存储芯片的一个输入端子和一个输出端子。
2.根据权利要求1的半导体存储芯片，其中再驱动单元包括具有接收器和发射器的串联连接，对于在半导体存储芯片的两个连接节点之间的直接线连接并行切换该串联连接。
3.根据权利要求1的半导体存储芯片，其中一个开关提供在两个连接节点之间的直接线连接中。
4.根据权利要求1的半导体存储芯片，其中一个开关提供在具有一个接收器和一个发射器的串联连接中，对于两个连接节点之间的直接线连接并行切换该一个开关。
5.根据权利要求1的半导体存储芯片，其中再驱动单元包括端接电阻器。
6.根据权利要求1的半导体存储芯片，其中半导体存储芯片是DRAM芯片。
7.根据权利要求6的半导体存储芯片，其中DRAM芯片具有DDR接口。
8.一种用于具有至少一个半导体存储芯片、用于存储用户数据的数据存储***中的操作的半导体存储阵列，包括：
半导体存储芯片，包括：
再驱动单元，用于将电信号再驱动至与其连接的至少一个半导体存储芯片，该再驱动单元具有在两个连接节点之间的直接线连接，该直接连接是该半导体存储芯片的一个输入端子和一个输出端子。
9.根据权利要求8的用于具有至少一个半导体存储芯片、用于存储用户数据的数据存储***中的操作的半导体存储阵列，还包括：
存储器控制器，用于控制该至少一个半导体存储芯片；和
用于控制和地址信号的至少一个单向的、串联信号线总线，其与存储器控制器连接，并将至少一个半导体存储芯片与存储器控制器直接连接，以及通过1点到1点连接将半导体存储芯片相互串联连接。
10.根据权利要求8的用于具有至少一个半导体存储芯片、用于存储有用数据的数据存储***中的操作的半导体存储阵列，还包括：
存储器控制器，用于控制该至少一个半导体存储芯片；和
用于控制和地址信号的至少一个单向信号线总线，其与存储器控制器连接，并将至少一个半导体存储芯片与存储器控制器直接连接，以及至少一次通过连接支路将半导体存储芯片相互连接。
11.根据权利要求9的半导体存储阵列，还包括：
用于读取数据的至少一个串联信号线总线，其具有与在半导体存储芯片之间的用于控制和地址信号的单向信号线总线相同的信号线方向，其中用于读取数据的单向信号线总线通过1点到1点连接将半导体存储芯片相互串联连接，并将至少一个半导体存储芯片与存储器控制器直接连接。
12.根据权利要求9的半导体存储阵列，还包括：
用于写入数据的至少一个串联信号线总线，其具有与半导体存储芯片之间的用于控制和地址信号的单向信号线总线相同的信号线方向，其中用于写入数据的单向信号线总线通过1点到1点连接将半导体存储芯片相互串联连接，并将至少一个半导体存储芯片与存储器控制器直接连接。
13.根据权利要求10的半导体存储阵列，还包括：
用于读取数据的至少一个串联信号线总线，其具有与在半导体存储芯片之间的用于控制和地址信号的单向信号线总线相同的信号线方向，其中用于读取数据的单向信号线总线通过1点到1点连接将半导体存储芯片相互串联连接，并将至少一个半导体存储芯片与存储器控制器直接连接。
14.根据权利要求10的半导体存储阵列，还包括：
用于写入数据的至少一个串联信号线总线，其具有与在半导体存储芯片之间的用于控制和地址信号的单向信号线总线相同的信号线方向，其中用于写入数据的单向信号线总线通过1点到1点连接将半导体存储芯片相互串联连接，并将至少一个半导体存储芯片与存储器控制器直接连接。
15.一种具有用于具有至少一个半导体存储芯片、用于存储用户数据的数据存储***中的操作的半导体存储阵列的数据存储***，包括：
半导体存储芯片，包括：
再驱动单元，用于将电信号再驱动至与其连接的至少一个半导体存储芯片，该再驱动单元具有在两个连接节点之间的直接线连接，该直接连接是该半导体存储芯片的一个输入端子和一个输出端子。
CNA2006101539679A 2005-09-15 2006-09-15 具有用于电信号的再驱动单元的半导体存储芯片 Pending CN101009131A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/226,456 US20070057695A1 (en) 2005-09-15 2005-09-15 Semiconductor memory chip with re-drive unit for electrical signals
US11/226456 2005-09-15

Publications (1)

Publication Number Publication Date
CN101009131A true CN101009131A (zh) 2007-08-01

Family

ID=37832771

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101539679A Pending CN101009131A (zh) 2005-09-15 2006-09-15 具有用于电信号的再驱动单元的半导体存储芯片

Country Status (3)

Country Link
US (1) US20070057695A1 (zh)
CN (1) CN101009131A (zh)
DE (1) DE102006037263A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934785B2 (en) * 2000-12-22 2005-08-23 Micron Technology, Inc. High speed interface with looped bus
US6747474B2 (en) * 2001-02-28 2004-06-08 Intel Corporation Integrated circuit stubs in a point-to-point system
US6795899B2 (en) * 2002-03-22 2004-09-21 Intel Corporation Memory system with burst length shorter than prefetch length
US7245552B2 (en) * 2005-06-22 2007-07-17 Infineon Technologies Ag Parallel data path architecture

Also Published As

Publication number Publication date
US20070057695A1 (en) 2007-03-15
DE102006037263A1 (de) 2007-03-29

Similar Documents

Publication Publication Date Title
US20240144992A1 (en) High capacity memory system using standard controller component
US11899597B2 (en) High capacity memory system with improved command-address and chip-select signaling mode
US11755521B2 (en) Folded memory modules
JP4685486B2 (ja) Ｏｄｔを効果的に制御するメモリモジュールシステム
CN100594550C (zh) 用于降低单片直流电源的片上终接电路、方法及存储***
EP2133799A2 (en) Integrated circuit with graduated on-die termination
CN101281783B (zh) 编制片内终结值的方法、***及集成电路
KR101858578B1 (ko) 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템
US11947474B2 (en) Multi-mode memory module and memory component
CN101416166A (zh) 具有动态终端的存储***
KR20110129149A (ko) 3ｄ 반도체 장치
CN101692219A (zh) 通过模块上寄存器的主动终止控制
US10141314B2 (en) Memories and methods to provide configuration information to controllers
US7484027B1 (en) Apparatus and method for configurable device pins
US20210294531A1 (en) Memory Systems, Modules, and Methods for Improved Capacity
US20140264730A1 (en) Microelectronic elements with master/slave configurability
CN105487994A (zh) 可扩展的2.5d接口架构
US9684474B2 (en) Single input/output cell with multiple bond pads and/or transmitters
CN101009131A (zh) 具有用于电信号的再驱动单元的半导体存储芯片
CN100565490C (zh) 通过模块上寄存器的主动终止控制
US10355001B2 (en) Memories and methods to provide configuration information to controllers
US7920433B2 (en) Method and apparatus for storage device with a logic unit and method for manufacturing same
KR20170007969A (ko) 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
JP2866418B2 (ja) メモリカード
US20150095522A1 (en) Semiconductor memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication