TWI338919B - Cmp method providing reduced thickness variations - Google Patents

Cmp method providing reduced thickness variations Download PDF

Info

Publication number
TWI338919B
TWI338919B TW096101400A TW96101400A TWI338919B TW I338919 B TWI338919 B TW I338919B TW 096101400 A TW096101400 A TW 096101400A TW 96101400 A TW96101400 A TW 96101400A TW I338919 B TWI338919 B TW I338919B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
polishing
semiconductor device
region
Prior art date
Application number
TW096101400A
Other languages
English (en)
Other versions
TW200735201A (en
Inventor
Il-Young Yoon
Jae-Ouk Choo
Ja-Eung Koo
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200735201A publication Critical patent/TW200735201A/zh
Application granted granted Critical
Publication of TWI338919B publication Critical patent/TWI338919B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

23233pif 23233pif
九、發明說明: 【發明所屬之技術領域】’ 本發明是關於微電子裝置製程中之化學/機械研磨 (chemical/mechanical polishing,CMP)方法,尤指一種減 少生產材料(yielding material)厚度變化的化學/機械研磨 方法。 【先前技術】 對於在半導體基底上形成的各種微電子裝置而言, 由於其積極度程度越來越南’因而對其製備過程中所採 用之材料層平坦化方法的要求變得日趨嚴格。換而言 之,由於積極度高的半導體設備通常包括堆疊的材料層 及其相關之内連線(interconnection),因此材料層的上表 面平整度及其厚度均勻性是其中重要的設計參數。基底 或中間的材料層若存在任何的不平坦或不規則瑕疵(如: 厚度不均及/或表面不平坦)’則會引發各種習知的不良後 果。 有鑑於此,半導體裝置製程中的多個階段中需引入 平坦化處理,用於減少基絲中間材料層的不規則度及 厚度變化。(在下文巾’除非有制朗,被進行平坦化 處理的表面論是基底材料的實際表面及,或是在所述 基底上形成的-個或多個材料層的表面,皆統稱之為‘‘工 作面’’)。 種常肖料域技蚁轉/機贿磨,化學/機械 研磨處理方法疋將工作面壓在—旋轉的研磨墊上,然後 丄丄y 23233pif “料反應的化學助 ::機_與;=,:==上= 工作面移除材料’且獲得表面更為平整的材料層。 旦工作面經過化學/機械研磨方法進行研磨,即可 用來作為另;個材料層的基底(也就是下層(underlying layer))。藉由上述方式,即可由多層堆叠的材料層來製 成現有的各種半導體裝置。 化學/機械研磨處理過程中,由形成工作面的不同材 料的不同研磨速率(也就是移除個別材料的速率)是業界 普遍面臨的一個難題。速率另一方面,對同一工作面的 不同區域也有可能具有不同的研磨速率,而不論它們的 材料組成為何。因此,必須審慎避免不同材料組成的工 作面或同一工作面的不同區域中的研磨過度 (over-polishing)、研磨不足(un(ier-polishing)、或研磨不均 (uneven-polishing)等缺陷。 以選擇性過度研磨產生的一種常見‘‘碟陷效應 (dishing effect) ’’缺陷為例。圖1A及圖1B為一半導體 基底的工作面A10的部分示意圖,所述工作面A10包括 形成於一基底材料層A12上的一密集元件區域和非密集 元件(即:寬的開口)區域。基底材料層A12的選定的一部 分已經被移除,以形成溝槽結構A22和井結構A18和 A20。接著,將一材料層A16,例如一層間絕緣層 (interlayer dielectric,ILD),充分覆蓋在基底材料層A12 23233pif P__l III· « .·.· . . ♦.··»·· " _ ··· ·· ψΜΜΪ 上,並且填滿溝槽結構A22及井結構A18與細。· 層間絕緣層(材料層ι ΑΙ6)可由多層結構形成,且其 通常是用於使得其他材料層之間電絕緣,例如形成於基 底材料層ΑΠ上的絕緣層Α24及圖案化的導電層αι4。 由於層間絕緣層(材料層Α16)覆蓋於參差不同二多個材 料層及其關聯元件的上方,其上表面因而凹凸不平,極 為不平坦。在實際應时,上述不平坦的表面不利於在 層間絕緣層(材料層Α16)的上表面上進一步形成並他材 料層的或是元件,此’通常需要採用平坦化技術(如: 化學/機械研磨方法)對工作面Α10進行處理,以平坦化層 間絕緣層(材料層Α16)。 然而,由於寬開口區域與密集區域之間的特性差異 以及層間絕緣層(材料層Α16)與導電層Α14不同的組^ 材料,使得表面均勻平坦化的目標變得非常難得達成。如 圖1Β所示,相較於工作面Α10上的其他部分,層間絕緣 層(材料層Α16)覆蓋在寬開口區域之上的部分;出現過 度研磨的情形。形成在工作面Α10上的碟形過度研磨缺 陷Α20對後續所覆蓋材料層的製程帶來不良影響。 圖1C及1D說明因工作面不均勻研磨而可能出現的 兩種的製程缺陷。圖1C及1D顯示在一基底不同區域上 的層間絕緣層(材料詹Α16)在二個區域之間具有不同厚 度(厚度差Α21)。由於圖1C中所示區域的層間絕緣層(材 料層Α16)相對較厚,對相關材料層的刻蝕不足使得連接 元件Α23與基底上的導電區域之間出現部分接觸不良現 1338919 23233pif
替換頁! 蒋反地’由於圖ID中所丰區域的層間絕緣層(材料 16)相對薄,齡騎料刻1*過度,導致連接元件 3 被擊穿(punch-through)。 儘f業界已提出相當多的解決方絲改善如上所述 2磨缺陷’但其中絕大部分的解決方案仍存在一些自 :法克服㈣題’例如:研磨特性不可翻、處理時間 =長、效率不高及成本昂#料。如美㈣538遍號 專利揭示的-齡學/顧研財法:於姐細(或氮化 魏化物)製備的研磨停止層上配置由氮化物製成的阻播 膜(bamer mm)。研磨停止層配置在多個電晶體的閘極上 方。當採用上阻擋臈來保護電晶體閘極時,實施平坦化 處理時必須去除阻隔層以到達研磨停止層,從而達成平 坦化目標。當研磨停止層可為每個電晶體閘極提供足夠 強的保護時’如此可以改善研磨停止層與形成於阻擔膜 與研磨停止層上方的絕緣層之間存在的不同移除/研磨速 率。然而,這種化學/機械研磨方法提供的材料移除速率 卻相當-般’並且不能完全解決在同時具有相對密集區 域與疏離區域的基底上出現的碟形研磨缺陷。 已公開美國專利申請案第2004/0127045號提供一種 化學/,械研磨方法,其在研料加人奈米級的研磨顆粒 來提高研磨速率。此外’在美國專利第6,914,〇〇1號中, 發明人Lee等亦提供一種如下所述的化學/機械研磨方 法:在研漿中同時加入奈米級研磨顆粒及一種或多種的鈍 化劑(passivation agents) ’用以提升材料移除速率,並對不 1338919 23233pif 年厂::兮正替換頁 同的材料層提供移除選擇比。然而,上述4^ 機械研磨方法均不能完善解決在 與疏離區域的基底上產生碟形缺陷的問題。對在㈣域
將形成於具有密集填充與寬的開口區域 的基底上的材料層的工作面平坦化的化學/機械研磨方法 仍然,法滿足高效率的需求。f知多種化學/機械研磨方 法仍存在研磨糾過長、研磨結果紐㈣與預測的結 果以及出現諸如碟陷效應等研磨缺陷。 【發明内容】
本發明一種實施方式是提供一種用於半導體裝置製 程t的化學機械研磨(CMP)方法,所述方法包括^使設 置於基底工作面上的材料層與剛性、固定的研磨墊相接 觸,藉由去除所述材料層的一部分直至露出位於所述材 料層下方的研磨停止層,對所述材料層進行平坦化處理, 其中所述材料層與剛性的所述研磨墊表面之接觸包括對 所述基底施加壓向所述研磨墊之壓力,且所述壓力小於對 應於所述材料層所定義的臨界壓力。 本發明另一實施方式是提供一種在基底上製備半導 體裝置之方法’所述基底包括密集區域與疏離區域,所 述方法包括:在密集區域與疏離區域上形成一研磨停止 層;在所述研磨停止層上形成一材料層;定義相對於所 述材料層的界麗力;以及藉由一剛性、固定之研磨塾 對所述材料層進行平坦化處理,直至密集區域上方之研 磨停土層顯路出來為土,其中對所述材料層的平坦化處理 9 «38919 23233pif Τλ 對底施加壓向所述研磨墊之第一壓力,所述 第一壓力小於所述臨界壓力。, 本發明又一實施方式是提供一種在基底的密集及疏 離區域上製備半導體裝置的方法,包括以下步驟:至少 在基底的密集區域上形成一研磨停止層;在所述基底上 形成一第一層間絕緣層’以覆蓋密集區域中的研磨停止 層及疏離^域;加人含有與研料止層對應的鈍化劑的 研漿,並藉由一剛性、固定之研磨墊對所述第一層間絕 緣層進行平坦化處理,直至所述研磨停止層顯現為止;以 及第層間絕緣層完成平坦化之後,在所述基底上形成 一厚度均勻的第二層間絕緣層。 為讓本發明之上述和其他目的、特徵和優點能更明 顯易I*董下文特舉較佳實施例,並配合所附圖式,作詳 細說明如下。 【實施方式】 下文將結合示範性的實施方式闡述本發明之内容, 然而本發明内容不應解釋為僅限於下文所闡述之示範性 實施方式。 圖2為適用於本發明多種具體實施方式的一種研磨 裝置20的示意圖。如圖2所示,所述研磨裝置2〇包括一 較大的旋轉平臺11以及安裝於其上的研磨墊!2。多種研 磨裝置及配置可運用於本發明,採㈣定的研磨塾作為 研磨塾12的研磨裝置時將取得較佳實施效果。裝配在軸 14上一較小的、可旋轉的載具15用於固定基底1〇〇。藉 1338919 23233pif 為月Π修正替換頁 由研漿供給設備17可控制施加化學研漿18於研磨塾ι2 .上。所述化學研漿18可包括額外的的研磨材料或不含研 • 磨顆粒的(abrasive-less)材料。 工作時,旋轉平臺11與載具15之間相對旋轉,此時 藉由研磨墊η可對基底刚的工作面進行全方位研磨處 理。此外,在載具15和旋轉平臺u之間施加一適當壓力 卩!可控制基底的研磨過程。在研漿18的存在下,基底1〇〇 • 的由壓力控制的機械研磨可對基底1〇〇顯露表^上的材 料層進行選擇性移除。材料的移除速率與多項因素有 關,包括壓力Pi、組成材料的性質及研漿18的成分。 壓力P1的值涉及多項因素,並可根據一些變量對其 進行控制,如“臨界壓力”即為壓力P1的一個特殊參^ • 值。所謂“臨界壓力(threshold pressure),,指使得基底的 工作面上的特定的材料層的移除速率產生顯著改變的壓 力值。當施加的壓力低於臨界壓力時,材料層的移除速率 通常會較小。因此,在研磨的過程中,可以施加低於臨 界壓力的研磨壓力P!以得到精確的控制。相反地,可以 施加高於臨界壓力的研磨壓力以俠速移除大體積的材 料。 圖8為壓力與材料層移除速率的關係曲線圖,其可 進一步說明二者之間的關係。圖8說明採用固定的研磨 墊對形成於測試基底工作面上的層間絕緣層進行研磨的 一研磨系統的結果。參閱圖8所示,對於約為2磅/平方 英寸(pounds per square inch, PSI)的臨界壓力,材料的移 11 1338919 23233pif _____________—1 1食车T分辨出兩個明顯不㈣化的斜率。顯然,與低 於臨界,力的對應的材料移除速率比較,增加一個單位的 壓力^於臨界壓力的對應的材料移除速率增加較快。 。月再參閱圖2 ’施加在基底⑽上的壓力&可能非常 不均勻地施加在工作面上。這種基底猶的工作面上壓 力的不均勻(如’區域性差異)施加常是由於不同區域中 元件不均自的分佈密度引起,其料致如前所述的各種 缺陷。 為便於舉例說明,作如下假設:藉由如圖2所示的 研磨裝置對基底10G進行研磨處理。最初U其中25% 的基底工作面與研磨墊12產生接觸(假設是一剛性固定的 研磨墊)。假定施加一總壓力Ρ,此時基底工作面與研磨 墊的接觸部分實際所受到的平均局部壓力將是壓力ρ的 四倍。相反地’基底工作面與研磨墊之間尚沒有產生接觸 的其餘部分,沒有發生任何的機械研磨。因此,對於工 作面上與研磨墊有接觸的部分而言,最初的材料移除速 率是壓力4Ρ所對應的移除速率。 然而,經過研磨最初階段後,工作面上原與研磨墊 接觸的部分漸被移除,因而工作面可與研磨塾12發生接 觸的面積擴大為50%。此時基底工作面與研磨墊之間接 觸處實際受到的局部壓力降為ρ的二倍。最後,一旦大量 的材料自工作面被移除,整個工作面都將與研磨墊接觸, 且實際的材料移除速率就相應變更為壓力Ρ所對應的移 除速率。動態的”實際”(以及區域差異)施加壓力至工作 12 1338919 23233pif ——___________ _ 樣氣 f修正替換頁 面須必謹慎處理及控制,以獲得厚度均勻的平整工作面。 . 化學/機械研磨方法中的另一個重要來數是“選擇 比TselecUvity’H匕學/機械研磨中的選擇比取決待研 材料的性質,且若有採用研漿的話,選擇性還與所採用 的研衆的成份有關。一種研漿的選擇比是指兩種不同材 料的移除速率的比值。如一種由去離子水咖 water)與研磨劑形成的研漿對一層間絕緣層(四乙氧基矽 • 烧(tetraethyl orthosilicate ’ TEOS))與對—研磨停止層^ 氮 化矽(siliconnitride,SiN))的選擇比約為6 :丨,其中曰所採 用的研磨劑可選用氧化鈽(ceria)、氧化矽(siUca)、氧化鋁 (alumina)、氧化鈦(titania)、氧化錯(zirc〇nia)及氧化錯 (gemmiia)等材料。然而,在上述研漿中添加一適當鈍化 . 劑可將化學/機械研磨製程中的選擇比由原來的6 :丨變為 i06 : 1,其中所添加的鈍化劑可為石碳酸(carb〇Hc add )、 磷酸(phosphoric acid)、磺酸(suifonicacid)、胺(amine) 或硫酸酯(sulfuric ester)(或其對應的鹽)及L_脯氨酸 φ (L-proline)等材料。 關於研漿、研浆選擇比及添加鈍化劑的各種效果,更 進一步的相關詳細資訊可參閲美國專利第6914〇〇1號及 第6887137號,其相關内容均併入本案供參考。 圖3説明應用本發明化學/機械研磨方法進行處理的 一半導體裝置的示意圖。基底101與剛性研磨塾12相接 觸。在本示範性的實施方式中,剛性研磨整12包括一基 底12b及一研磨層12a。 13 «38919
上。 垂直 外觀,造成相當大程度的不均勻。 替12作用於基底lo.i的不均勻的工作面$ 由於工作面的密集的區域與相對疏離的區域的相關 在圖3所示之示範性實 施方式中,所述岔集區域是指工作面上包含記憶胞陣列 的區域,所述記憶胞陣列包括多個閘極結構121。每個閘 機結構121具有一第一高度Η1,並包括導體層12〇、絕 緣層110及侧壁間隙壁(sidewall spaeers)125。 在上述示範性實施方式中,所述疏離區域是指與記 憶胞區域連接的周邊電路區域。疏離區域僅包含一埋入基 底101中的隔離結構103 (如:乾化石夕)。 在基底101的工作面上均勾形成(如:沉積)一研磨停 止層130,以覆蓋所述密集區域(例如,所述多個閘極結 構)及疏離區域(例如,隔離結構1〇3)。接著,在研磨 停止層130上形成層間絕緣層14〇。層間絕緣層14〇以均 勻的厚度W1形成,且可以大致分為兩個單獨的部分或兩 個不同厚度部分,包括:最初即與研磨墊12接觸的一第 一 ILD區域140a,及最初未與研磨墊接觸的一第二ILd 區域140b。 如圖3所示的實施方式,研磨停止層13〇由氮化矽形 成,且層間絕緣層140由四乙氡基矽烧形成。然而,研 磨停止層13〇的組份及厚度亦可根據其上的材料層(如: 層間絕緣層140)的組份而變化。與前文類似,層間絕緣 層的引入是為便於説明而設定的,並非用以限定本發明 的實施方式。確切地說,層間絕緣層14〇亦可由一導體 1338919 23233pif --. ---- 知Ή修g替換頁 層或金屬層取代。進一步地其他的非傳導性材料,如 HLD氧化物(HLD oxide) ’’亦可用於層間絕緣層14〇。 圖4是圖3中部分A的放大示意圖。假設在基底1〇1 上施加一壓力P1,以使工作面與研磨墊12接觸。如前所 述,此時第一 ILD區域140a上實際受到的壓力p2將是 P1的數倍,P1與P2之間的關係如下述等式(1): P2 = P1 X (A1 /A2), .....(1) 其中’ A1表示基底101的總面積,A2表示與研磨塾 12相接觸的第一 ILD區域140a的面積。施加的總壓力ρι 與施加在工作面的一部分的實際壓力P2的關係可用了述 的等式(2)表示: P2/P1 =A1 /A2, .....(2) 其中’ A1表示基底1〇1的總面積,A2表示在任一時 刻與研磨墊12相接觸的基底1〇1的工作面的面積。 舉例來說,將圖4與圖5個別的情況作比較,圖5描 述圖4中基底1〇1的工作面的同一區域在研磨過程中的一 個較晚的時間點。在此時間點,第一 ILD區域140a已被 去除,使得與研磨墊12接觸的工作面延伸橫過整個基底 101。因此’在圖5所示之情形中,A2等於A1,關於圖4 中所受之實際壓力P2下降至P1。 請再一併參閱圖8,如圖4及圖5所示之示範性具體 實施方式中,可推知對層間絕緣層14〇的材料移除速率 將隨著實際受到的壓力P2下降而下降。因此,隨著P2 接近P1,材料移除速率將會減小,且在壓力?2跨越相應 15 1338919 1338919 23233pif
著 為顯 轉變階段’材料移除速率的下阪 =說,繼下述等她,係降匕尤 (3) 同理’下文等式⑷所表示的關係亦成立。 [(A2/Al)Pth]<Pl <Pth (4) 依照等式(3)及(4)可以推知,由於隨 靠近P1而使得任何材料層的材料移除 之^趨於 此相對於最初的材料移除效應,整個 終效應會被良好地控制,而不需要 賴研磨的最 來犧牲速率,因士 n二 最初的材料移除 來犧牲連4耻,本不祕實財式提供之 化學/機械研磨處理過程中,對卫作面上首先盘研廢= 生接觸的部分,其對應的材料移除速率大於對工;J面: 後續與研磨墊發生接觸的部分的㈣移除速率。藉此, 一方面可降低完成化學/機械研磨處理所需之時間;9另一 方面,由於化學/機械研磨處理的最終效果可良好控制, 可避免產生習知的碟陷效應及其它類似缺陷。1 ,圖6説_ 4及圖5中所示部分在化學/機械研磨處 理進程中進-步變化情況。在圖6中,層間絕緣層14〇被 移除^研磨停止層13〇的上表面。由於層間絕緣層14〇與 研磨停止層130之間存在一設定的研磨選擇比(如,1〇6 : 1),因此對於層間絕緣層14〇的部分,研磨停止層〖go與 研磨墊12之間的接觸將使得材料移除速率進一步明顯地 減小。 1338919 23233pif 在圖4至圖 標遽18a表示。
中’選擇域提供的鈍化劑之相關效果以 ”月接著參閱圖7,根據本發明化學/機械研磨方法的 上述實施方式,可獲得—平坦之材料層(如:層間絕緣層 140),所述平坦的材料層延伸覆蓋於一基底的密集區域 與疏離區域上,並且具有小於綱埃的厚度變化(如圖7 中所不之H2-H3)。由此可知,採用本發明化學/機械研
磨方法可有效避免在-般基底的疏離區域中所觀察到的 碟陷效應。 以良好的平整性及均勻厚度作為基底1〇1的上表 面’可利祕學氣相沉積方知方法在經研磨處理 後的層間絕緣詹140上接著形成一覆蓋層,# :形成一 第二層間絕緣層15G。採用上述方式,可以形成具有精確 厚度的的最終層間絕緣層。如,利用本發明之化學/機械 研磨方法可以形成±100埃的容忍度(t〇lerance)之3 〇〇〇 埃的最終層間絕緣層。 ’
圖9為本發明方法一種具體實施方式的流程示意 圖,兵尤適用於對半導體基底的工作面進行平坦化處 理。所述方法的起始步驟是提供一包括密集區域與疏離 區域的半導體基底(步驟S10),此基底的總體拓撲結構 (overall topology )還包括選取及定義與密集區域與疏離 區域相關的所施加的總壓力、材料選擇比及/或鈍化劑。 因此’瞭解基底工作表面的拓撲結構之後,隨後的步 驟是根據形成工作面的材料成分、研磨設備的性能、預 17 23233pif 23233pif
因素決定臨界壓力 辕-甫的釔含鈍化劑的專門研漿等
Pth(步驟Si2)。確定臨界壓力pth.後,對基底施加一研磨 壓力P (步驟S14)。在整個研磨過程中,研磨壓力可為 從始至終固定不變的一壓力值,也可能是一隨時間而變 化的數值,例如,根據前述等式(3)及等式(4)定義的壓力 值。 瞭解待研磨材料層的成份及確定相應的研磨壓力 後,在基底工作面的密集區域及疏離區域上方形成一研 磨停止層(例如:一氮化矽層)(步驟S16)。接著在研磨 停止層上形成一待研磨之材料層(例如:一層間絕緣層) (步驟S18)。藉由本發明化學/機械研磨方法對密集及疏 離區域上方的材料層進行研磨直至到達所述研磨停止層 (步驟S20)。-種具體實施方式{,施加於基底上的總壓 力(P1)在與研磨墊接觸的工作面的部分最初將產生高於 所計算的臨界壓力(Pth)的實際壓力(P2)。隨著化學/機械研 磨的進行,當工作面上與研磨墊接觸的面積進一步擴 大,實際壓力(P2)將下降,直至接近於所施加的總壓力 (P1)。漸增的接觸面積、研磨停止層及/或附加的鈍化劑 之共同作用可減緩化學/機械研磨方法在最後完成階段的 研磨。 當上述化學/機械研磨處理完成後,可在經平坦化的 材料層上生成一覆蓋材料層,例如,形成一第二層間絕 緣層。(步驟S22)。 在則述之實施方式中,採用一剛性研磨墊時將取得 1338919 厂·、· · ·…▲ iial 23233pif 較佳之實施效果。 本發明上述系統及/或方法具有多種 藉由可程式化裝置來實施,例如藉由電腦系統^可_ 化的邏輯系統。本發明上述系統及/或方法用^ ’’FORTRAN”,Pascal’’,”VHDL"等程式語言。, ,
因此,可藉由電腦磁碟、光碟、雷 似的各種存储媒雜來保存研磨裝置的運電行子程 == =ΐ:控制裝置’例如電腦’讀取相關的運行程式 及控心訊,就可運用研磨裝置實施本發明之上述方法。 例如,當電腦磁射包含有相關的材料(如:原始標 〒咖Ceflle)、目標檔(〇bjectflle)、執行檔(⑶咖- 電腦可接收資訊’自行擬定並運行可實現本發 ^及方法的各項功能步驟。換而言之,電腦可以讀 ^儲在磁碟上的、關於上述系統及/或方法中不同部分 的貧訊’進而據此執行各個系統及/或方法並實現上述 統及/或方法的功能。 ” 、=然本發明已以較佳實施例揭露如上,然其並非用 =限定本發明’任何熟習此技藝者,在不脫離本發明之 、神,圍内’當可作些許之更動與淵飾,因此本發明 ?保遵lam當視伽之,請專·_狀者為准。 【圖式簡單說明】 圖ία至圖id是由習知化學/機械研磨(CMP)方法 處理的半導體基底的部分示意圖。 19 1338919 23233pif ......一- 為用於本發明實施方式中的一種研磨裝置的示 意圖。 圖3至圖7為本發明平坦化方法的一種較佳實施方式 處理的半導體基底的部分變化示意圖。 圖8為一曲線圖,其進一步說明本發明化學/機械研 磨方法一種具體實施方式中施加於半導體基底上的壓力 與基底工作面的材料層移除速率的關係。 圖9是本發明化學/機械研磨方法一種具體實施方式 的流程不意圖。 【主要元件符號說明】 11 :旋轉平臺 12 :研磨墊 12a :研磨層 12b、100、101 :基底 14 :轴 15 :載具 17 :研漿供給設備 18 :研漿 18a ··鈍化劑 20 :研磨裝置 103 ··隔離結構 110 :絕緣層 120 :導體層 121 :閘極結構 20 1338919
Uirr雜頁丨 23233pif 125 :側壁間隙壁 130 :研磨停止層 140 :層間絕緣層 140a :第一 ILD區域 140b :第二ILD區域 150 :第二層間絕緣層 A :部分 $ A10、S :工作面 A12 :基底材料層 A14 :導電層 A16 :材料層 A18、A20 :井結構 A21 :厚度差 A22 :溝槽結構 A23 :連接元件 A24 :絕緣層 ® A26 :缺陷
Hi :第一高度 H2、H3 :厚度 PI、P2、P3 :壓力 S10〜S22 :步驟 21

Claims (1)

  1. Ϊ338919 23233pif \ ^ β QM^S· 請專利範圍: 1.一種用於半導體裝置製程中的化學機械研磨方 法,包括: 使設置於基底工作面上的材料層與剛性、固定的研 磨墊相接觸,去除所述材料層的一部分直至露出位於所述 材料層下方的研磨停止層,以對所述材料層進行平坦化 處理,其中所述材料層與剛性的所述研磨墊表面之接觸包 括對所述基底施加壓向所述研磨墊之壓力,且所述壓力小 於對應於所述材料層所定義的臨界壓力。 2,如申請專利範圍第1項所述之用於半導體裝置製程 中的化學機械研磨方法,進一步包括在所述研磨墊上注 入研漿。 3.如申請專利範圍第2項所述之用於半導體裝置製程 中的化學機械研磨方法,其中所述研漿為不含研磨顆粒 的研漿。 4.如申M專利範圍第2項所述之用於半導體裝置製程 中的化學機械研磨方法’其中所述研襞包括用於定義在 所述材料層與所述研磨停止層之_研磨_比的純化 劑。 5.如U利||圍第4項所述之用於 中的化學機械研磨方法,其中所述鈍化劑選擇性純= 述研磨停止層,轉賴料料表研崎研磨停止層 的研磨。 9 6_如申請專利範圍第 1項所述之用於半導體裝置製程 22 1338919 23233pif 中的化學機械研磨方法,其中所述材料層包括層間絕緣 層。 · 7. 如申請專利範圍第6項所述之用於半導體裝置製程 中的化學機械研磨方法,其中所述層間絕緣層包括氧化 物’且所述研磨停止層包括氮化物。
    8. 如申請專利範圍第6項所述之用於半導體裝置製程 中的化學機械研磨方法,進一步包括在經平坦化處理後 的所述層間絕緣層上形成第二層間絕緣層。 9·如申請專利範圍第1項所述之用於半導體裳置製程 中的化學機械研磨方法’其中所述材料層包括金屬和人 金中之至少一種。 口 10. —種在基底上製備半導體裝置之方法,所述基底 包括讼集區域與疏離區域’所述在基底上製備半導體穿 置之方法包括: 在所述密集區域與所述疏離區域上形成研磨停止 層;
    在所述研磨停止層上形成材料層; 定義相對於所述材料層的臨界壓力;以及 藉由剛性、固定之研磨塑•對所述材料層進行平坦化 處理,直至所述密集區域上方之所述研磨停止層顯露出 來為止’其中對所述材料層的平坦化處理包括對所述基底 施加壓向所述研磨墊之第一壓力,所述第一壓力小於所 述臨界壓力。 11. 如申請專利範圍第10項所述之在基底上製備半導 23 1338919 23233pif
    ’其中所述材_包括第—層間絕緣層, 且所述在基底上製備半導體裝置之方法進一步包括: 在經平坦化處理的所述第一層間絕緣層上形成第二 層間絕緣層。 — 12. 如申請專利範圍第1〇項所述之在基底上製備半導 體裝置之方法,進一步包括在所述材料層進行平坦化處 理過程中,藉由加入研漿在所述材料層與所述研磨停止 層之間定義研磨選擇比。 13. 如申清專利範圍第12項所述之在基底上製備半導 體裝置之方法,其中所述研漿包括與所述研磨停止層相 應的純化劑。 14’如申凊專利範圍第10項所述之在基底上製備半導 體裝置之方法,其中所述材料層包括金屬層或合金層。 15·—種在基底的密集及疏離區域上製備半導體裝置 的方法,包括: 至少在所述基底的所述密集區域上形成研磨停止 層; 在所述基底上形成第―層n緣層,以覆蓋所述密 集區域中的所述研磨停止層及所述疏離區域; 一加入含有與所述研磨停止層對應的鈍化劑的研漿, ^藉由剛性、m定之研磨墊對所述第_層間絕緣層進行 平坦化處理直至所述研磨停止層顯現為止;以及 在所述第-層間絕緣層完成平坦化之後,在所述基 底上形成厚度均勻的第二層間絕緣層。 24 1338919 23233pif " ------ 1 v, 年▼明 16.如申請專利範圍第15項所述之在基底的密集及疏 離區域上製備半導體裝置的方法,其巾所述研磨停止層 ^括氮化層,且所述研磨停止層形成於所述基底的所述 岔集區域及所述疏離區域上。 Π.如申凊專利範圍第15項所述之在基底的密集及疏 離區域上製備半導體裝置的方法,其巾對所述第一層間 絕緣層的平坦化處理包括:對所述基底❹壓向所述研 磨堅的壓力’所施加之所述壓力小於相對於所述第一層 間絕緣層的臨界壓力。 18‘如申請專利範圍第17項所述之在基底的密集及疏 離區域上製備半導體裝置的方法,其巾所述研漿至少包 括選自由氧化錦、氧化石夕、氧化紹、氧化鈦、氧化錯、 氧化鍺所組成之族群的至少一種研磨材料。 19·如申請專利範圍第17項所述之在基底的密集及疏 離區域上製備半導體裝置的方法,其中所述鈍化劑包括 選自由石碳酸、鱗酸、續酸、胺、硫酸醋、㈣氨酸所 組成之族群的至少一種材料。 20·如申請專利範圍第19項所述之在基底的密集及疏 ,區域上製備半導體裝置的方法,其巾職鈍化劑以至 少十倍之係數改變所述第一層間絕緣層和所述研磨阻止 層之間的研磨選擇比。 。21·如申請專利範圍第15項所述之在基底的密集及疏 離區域上製備半導體裝置的方法,其+賴述第-層間 絕緣層的平坦化處理包括: 25 1338919 23233pif
    ---’ 第一移除速率自所述第一層間絕緣層移除材 料;以及 當剛性、固定的所述研磨替接近所述研磨停土層 時,以小於所述第一移除速率的第二移除速率自所述第 一層間絕緣層移除材料。 22. 如申請專利範圍第21項所述之在基底的密集及疏 離區域上製備半導體裝置的方法,其中對所述第一層間 絕緣層的平坦化處理進一步包括:
    ^當剛性、固定的所述研磨墊與所述研磨停止層接觸 後,以小於所述第二移除速率的第三移除速率自所述第 一層間絕緣層移除材料。 23. 如申請專利範圍第22項所述之在基底的密集及疏 區域上製備半導體裝置的方法,其中所述第二移除速 所述第二移除速率中至少之—是對應於所述研裝而 設定。
    26 1338919 23233pif 定代表圓 (一) 本案指定代表圖為:圖6。 ’ (二) 本代表圖之元件符號簡單說明: S10〜S22 :步驟 八、本案若有化學式時,請揭示最能顯示發明特徵 的化學式: 無
TW096101400A 2006-01-17 2007-01-15 Cmp method providing reduced thickness variations TWI338919B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060004876A KR100734305B1 (ko) 2006-01-17 2006-01-17 디싱 현상 없이 평탄화된 막을 구비하는 반도체 소자의제조방법 및 그에 의해 제조된 반도체 소자
US11/543,200 US7452817B2 (en) 2006-01-17 2006-10-05 CMP method providing reduced thickness variations

Publications (2)

Publication Number Publication Date
TW200735201A TW200735201A (en) 2007-09-16
TWI338919B true TWI338919B (en) 2011-03-11

Family

ID=38328431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096101400A TWI338919B (en) 2006-01-17 2007-01-15 Cmp method providing reduced thickness variations

Country Status (4)

Country Link
US (1) US7452817B2 (zh)
KR (1) KR100734305B1 (zh)
CN (1) CN101005025A (zh)
TW (1) TWI338919B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034703A (zh) * 2009-09-29 2011-04-27 无锡华润上华半导体有限公司 研磨方法
US8193094B2 (en) * 2010-06-21 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post CMP planarization by cluster ION beam etch
KR101210125B1 (ko) 2010-12-14 2012-12-07 한양대학교 산학협력단 절연막 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
US8778212B2 (en) * 2012-05-22 2014-07-15 Cabot Microelectronics Corporation CMP composition containing zirconia particles and method of use
US8998678B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US9011207B2 (en) 2012-10-29 2015-04-21 Wayne O. Duescher Flexible diaphragm combination floating and rigid abrading workholder
US9199354B2 (en) 2012-10-29 2015-12-01 Wayne O. Duescher Flexible diaphragm post-type floating and rigid abrading workholder
US9233452B2 (en) 2012-10-29 2016-01-12 Wayne O. Duescher Vacuum-grooved membrane abrasive polishing wafer workholder
US8845394B2 (en) 2012-10-29 2014-09-30 Wayne O. Duescher Bellows driven air floatation abrading workholder
US8998677B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Bellows driven floatation-type abrading workholder
US9604339B2 (en) 2012-10-29 2017-03-28 Wayne O. Duescher Vacuum-grooved membrane wafer polishing workholder
US9039488B2 (en) 2012-10-29 2015-05-26 Wayne O. Duescher Pin driven flexible chamber abrading workholder
KR102214096B1 (ko) * 2015-08-06 2021-02-09 삼성전자주식회사 반도체 장치 제조 방법
KR102399364B1 (ko) 2016-10-04 2022-05-18 도쿄엘렉트론가부시키가이샤 기판 제조 동안의 피처 토포그래피에 대한 스핀 코트 평탄화의 용이화
US10926378B2 (en) 2017-07-08 2021-02-23 Wayne O. Duescher Abrasive coated disk islands using magnetic font sheet
US11951587B2 (en) 2018-09-26 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Zone-based CMP target control
US11691241B1 (en) * 2019-08-05 2023-07-04 Keltech Engineering, Inc. Abrasive lapping head with floating and rigid workpiece carrier
TWI811425B (zh) * 2019-08-13 2023-08-11 聯華電子股份有限公司 半導體結構的製造方法
US11455436B2 (en) 2020-03-25 2022-09-27 Tokyo Electron Limited Predicting across wafer spin-on planarization over a patterned topography

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5928960A (en) 1996-10-24 1999-07-27 International Business Machines Corporation Process for reducing pattern factor effects in CMP planarization
US6245635B1 (en) * 1998-11-30 2001-06-12 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6599836B1 (en) * 1999-04-09 2003-07-29 Micron Technology, Inc. Planarizing solutions, planarizing machines and methods for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6135859A (en) * 1999-04-30 2000-10-24 Applied Materials, Inc. Chemical mechanical polishing with a polishing sheet and a support sheet
US6261914B1 (en) 1999-07-27 2001-07-17 International Business Machines Corporation Process for improving local uniformity of chemical mechanical polishing using a self-aligned polish rate enhancement layer
KR20010059995A (ko) * 1999-12-31 2001-07-06 박종섭 반도체소자의 평탄화방법
US6540935B2 (en) * 2001-04-05 2003-04-01 Samsung Electronics Co., Ltd. Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
US6617251B1 (en) 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
KR100442873B1 (ko) * 2002-02-28 2004-08-02 삼성전자주식회사 화학적 기계적 폴리싱 슬러리 및 이를 사용한 화학적기계적 폴리싱 방법
SG155045A1 (en) * 2002-07-22 2009-09-30 Seimi Chem Kk Semiconductor polishing compound, process for its production and polishing method
US20040127045A1 (en) 2002-09-12 2004-07-01 Gorantla Venkata R. K. Chemical mechanical planarization of wafers or films using fixed polishing pads and a nanoparticle composition
KR100507369B1 (ko) * 2002-12-30 2005-08-05 주식회사 하이닉스반도체 반도체소자의 폴리 플러그 형성방법
US7066801B2 (en) * 2003-02-21 2006-06-27 Dow Global Technologies, Inc. Method of manufacturing a fixed abrasive material

Also Published As

Publication number Publication date
US20070167014A1 (en) 2007-07-19
CN101005025A (zh) 2007-07-25
KR100734305B1 (ko) 2007-07-02
US7452817B2 (en) 2008-11-18
TW200735201A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
TWI338919B (en) Cmp method providing reduced thickness variations
TW457168B (en) Chemical mechanical polishing processes and components
JP2007531631A (ja) 化学機械的研磨用研磨剤粒子
JP2000301454A5 (zh)
JP2001518948A (ja) 金属膜除去のための平坦化組成物
US7220362B2 (en) Planarization with reduced dishing
JPH11111656A (ja) 半導体装置の製造方法
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
TW550691B (en) Method for planarizing deposited film
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
TWI742523B (zh) 形成用於沉積磁穿隧接面的極平滑底電極表面的方法及包含磁穿隧接面的結構
TW200906541A (en) Substrate processing method
US6361402B1 (en) Method for planarizing photoresist
TW200915409A (en) Two step chemical mechanical polish
TW439148B (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
CN103681309B (zh) 一种超厚金属层制作方法
TW571362B (en) Determining endpoint in a polishing process
TWI289086B (en) Polishing method, polishing apparatus, and method for producing semiconductor device
JPH0722362A (ja) 半導体基板を研磨する方法
US6777807B1 (en) Interconnect integration
CN111599677B (zh) 半导体结构及其形成方法
KR100734653B1 (ko) 산화막 cmp 방법
TWI317536B (en) Method of controlling a polish process
TWI286094B (en) Method for in-line controlling hybrid chemical mechanical polishing process
TWI220007B (en) Polishing pad and method of polishing wafer