CN100580892C - 具有y型金属栅极的金属氧化物半导体晶体管及其工艺 - Google Patents

Abstract

本发明公开了一种制作具有金属栅极的金属氧化物半导体晶体管的方法，包含提供基底，基底上方具有栅极牺牲层，间隙壁围绕栅极牺牲层，栅极牺牲层相对两侧的基底内各具有掺杂区。在间隙壁上形成倾斜边缘，并在间隙壁内形成凹槽。形成阻障层、金属栅极在凹槽和倾斜边缘内，且不会发生阻障层阶梯覆盖不良的问题。本发明还公开了一种具有Y型金属栅极的金属氧化物半导体晶体管。

Description

具有Y型金属栅极的金属氧化物半导体晶体管及其工艺

技术领域

本发明涉及一种制作具有金属栅极的金属氧化物半导体晶体管的方法，尤指一种制作出具有Y型金属栅极的金属氧化物半导体晶体管的方法。

背景技术

随着半导体技术不断进步，目前业界已经能够制造出45纳米(nm)的半导体装置。而现今的金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistors；MOSFET)多数是利用多晶硅(Poly-silicon)材料来制作栅极(Gate)。但是，既有的掺杂多晶硅材料作为栅极结构的方法尚存在多晶硅栅极的耗尽效应(Depletion Effect)及硼穿透(Boron Penetration)至沟道区域等问题。

以多晶硅栅极的耗尽效应为例，多晶硅栅极在反转阶段(Inversion)会在多晶硅邻近栅极介电质(Gate Dielectric)的区域产生载流子(Carrier)耗尽的现象。假若此多晶硅栅极发生多晶硅栅极的耗尽效应，则其有效栅极电容(EffectGate Capacitance)会降低。但是，良好的电子产品的金属氧化物半导体晶体管却应该具有高单位的栅极电容。因为，栅极电容越高时，栅极电容两边会累积越多的电荷，所以沟道中便可以有更多的电荷累积，故当金属氧化物半导体晶体管电连接至偏压时，源极/漏极(Source/Drain)之间的电流流动率会更良好。

请参考图1(a)，图1(a)为已知金属氧化物半导体晶体管的示意图。在图1中基底10上方具有栅极结构12，栅极结构12和基底10之间具有栅极介电层15，且栅极结构12相对应的两侧的基底10中，具有源极/漏极14，而栅极结构12周围环绕间隙壁16。其中，栅极结构12与源极/漏极14构成金属氧化物半导体晶体管18，且栅极结构12由多晶硅所制作而成。当金属氧化物半导体晶体管18发生多晶硅栅极的耗尽效应时，带电荷的载流子会累积在栅极结构12与栅极介电层15之间，使得等效栅极介电层的厚度增加。因此，栅极电容值会随的下降，进而降低栅极电容的总值，并导致金属氧化物半导体晶体管驱动能力的衰退。

为避免上述多晶硅栅极的耗尽效应，目前业界多利用金属栅极取代多晶硅栅极，其相关工艺可利用“取代栅极(replacement gate)”工艺来完成。也就是先形成赝多晶硅栅极(dummy poly-silicon gate)，接着，再去除此赝多晶硅栅极以形成凹槽，并在其凹槽内形成金属栅极。另外，金属栅极和基底之间又常具有阻障层以及高介电常数材料(high-k)介电层，以防止栅极结构漏电并增加工艺的弹性。而这种结构经常被使用于45nm及以下的元件中，以减少多晶硅耗竭效应，提供较低的热预算，进而提高元件效能。

在前述取代栅极工艺中，必须先将阻障层沉积在凹槽壁上，再把金属填入凹槽的中。然而，因为凹槽通常会具有很大的深度/宽度比，使得沉积阻障层时容易发生阻障层阶梯覆盖(step coverage)不良的情况。请参考图1(b)与图1(c)，图1(b)与图1(c)为传统金属氧化物半导体晶体管的制作方法示意图。如图1(b)所示，去除赝多晶硅栅极之后，基底10上具有凹槽22，且凹槽22本身具有一定的深度L与宽度W。沉积于基底10上的阻障层24造成凹槽22开口缩小(overhang)现象，并且导致后续填入金属形成金属栅极26的工艺容易产生孔洞(void)现象，如图1(c)所示。这使得后续工艺时金属栅极易受到化学损伤(chemical attack)而影响元件特性。有鉴于此，如何制造出无阶梯覆盖不良问题的阻障层的金属氧化物半导体晶体管，为半导体业界一项重要课题。

发明内容

本发明主要的目的是在于提供一种具有Y型金属栅极的金属氧化物半导体晶体管及其工艺以解决上述问题。

根据本发明的权利要求，本发明提供一种制作具有金属栅极的金属氧化物半导体晶体管的方法，包含提供基底，基底上方具有栅极牺牲层，间隙壁围绕栅极牺牲层，栅极牺牲层相对两侧的基底内各具有掺杂区。接着，在栅极牺牲层、间隙壁以及基底上方依序形成绝缘层与介电层。之后，去除部分介电层至曝露出绝缘层，并去除栅极牺牲层上方的绝缘层与栅极牺牲层，以在剩余的间隙壁上形成倾斜边缘。其后，在间隙壁内形成凹槽。形成阻障层于凹槽内壁、倾斜边缘以及剩余的介电层上，并且形成导电层于凹槽内、倾斜边缘以及剩余的介电层上，以及去除剩余的介电层上方的阻障层和导电层，使剩余的阻障层和导电层得以形成金属栅极。

根据本发明的权利要求，本发明提供一种具有Y型金属栅极的金属氧化物半导体晶体管，包含基底，Y型金属栅极位于基底上方，二掺杂区位于Y型金属栅极相对两侧的基底内。

由于本发明的阻障层填入凹槽时，因为凹槽开口处有倾斜边缘，所以有效深度/宽度比较先前技术小，因此，本发明不会发生先前技术中阻障层阶梯覆盖不良的问题。又因为本发明没有阻障层阶梯覆盖不良的问题，所以，金属栅极可完整填入凹槽中，制作出品质良好的具有金属栅极的金属氧化物半导体晶体管。

附图说明

图1(a)为已知金属氧化物半导体晶体管的示意图。

图1(b)与图1(c)绘示的是一般具有金属栅极的金属氧化物半导体晶体管发生开口缩小现象与孔洞现象的示意图。

图2至6为本发明第一实施例的取代栅极制作方法示意图。

图7至10为本发明第二实施例的取代栅极制作方法示意图。

附图标记说明

10、50、100基底          12、57栅极结构

14、62、112源极/漏极     15、132栅极介电层

16、60、110间隙壁        18金属氧化物半导体晶体管

52、102栅极绝缘层        84阻障层

84’、136’剩余阻障层    72、118凹槽

90剩余导电层             92、140金属栅极

54、104栅极牺牲层        56、63、113金属硅化物层

58、108轻掺杂漏极        64、114接触孔蚀刻停止层

66、116内层介电层        68、120倾斜边缘

82高介电常数材料层       82’、134’剩余高介电常数材料层

138剩余金属材料          L、L’深度

W宽度

具体实施方式

请参考图2至6，图2至6为本发明第一实施例的取代栅极制作方法的示意图。如图2所示，基底50上具有栅极结构57，栅极结构57包含有栅极绝缘层52，栅极牺牲层54以及栅极覆盖层(cap layer)56。其中，基底50可由硅基底、含硅基底或者绝缘体上硅(Silicon-on-Insulator，SOI)等半导体材料所构成。而栅极绝缘层52则可为氧化层(oxide)、氮氧化物(Oxy-Nitride)层等具有氧原子或者氮原子的介电质以及氧原子和氮原子组合物的介电材料所构成。另外，在第一实施例中，栅极牺牲层54利用多晶硅材质构成，栅极覆盖层56则可包含有氧化物层、氮氧化物层或是氮化物层。

在栅极结构57两侧的基底50内形成轻掺杂漏极(Lightly Doped Drain，LDD，亦可称为轻掺杂源极)58以及源极/漏极62。另外，源极/漏极62的表面又可视工艺需要与元件特性等考量，形成金属硅化物(silicide)层63。再者，栅极结构57周围则围绕以氮化硅、氧化硅或氮化硅/氧化硅复合材质形成的间隙壁(spacer)60。而绝缘材质的接触孔蚀刻停止层(Contact etch stop layer，CESL)64覆盖在栅极结构57、间隙壁60和基底50上方。其中，形成接触孔蚀刻停止层64的目的，除了使后续的接触洞蚀刻能有蚀刻终点作为蚀刻停止层用之外，另外其可产生压缩或拉伸应力的功用，使得栅极结构57下方与源极/漏极62间的沟道区域形成应变结构，以增进沟道的电荷迁移率或空穴迁移率。再者，在接触孔蚀刻停止层64上方又具有内层介电层(Inter-Level Dielectric，ILD)66。其中，接触孔蚀刻停止层64可为氮化硅层或包含碳、氟的氮化硅层等绝缘层，而内层介电层66则可由氧化物或掺有硼、磷的氧化硅等材料所构成。

请参考图3，随后，利用化学机械抛光(chemical mechanical polishing，CMP)的平坦化工艺与蚀刻工艺来曝露栅极牺牲层54。例如，先进行化学机械抛光工艺，以接触孔蚀刻停止层64作为化学机械抛光工艺的研磨终止层，也就是研磨内层介电层66至接触孔蚀刻停止层64。或者，此阶段亦可通过CMP工艺先研磨去除一部分内层介电层66，而保留部分位于接触孔蚀刻停止层64上的内层介电层66。接着，进行蚀刻工艺，去除位于栅极牺牲层54上方的接触孔蚀刻停止层64，并使得剩余的内层介电层66、接触孔蚀刻停止层64和间隙壁60上形成倾斜边缘68。在本实施例中，倾斜边缘68主要是位于栅极牺牲层54周围的间隙壁60、接触孔蚀刻停止层64、与内层介电层66上。然而，倾斜边缘68的尺寸、位置与倾斜角度无须局限于此。在本发明的其他实施例中，倾斜边缘68也可以仅位于栅极牺牲层54周围的间隙壁60与接触孔蚀刻停止层64上，而不覆盖到内层介电层66。

在上述的实施例中，形成倾斜边缘68的蚀刻工艺可以利用湿法蚀刻或者是干法蚀刻完成。以湿法蚀刻为例，可利用对氮化硅和氧化层具有高度蚀刻选择比(selectivity)的湿法蚀刻溶液，例如磷酸类溶液，蚀刻去除以氮化硅为材质的接触孔蚀刻停止层64。因为湿法蚀刻是一种各向同性蚀刻(isotropicetching)，所以，湿法蚀刻不但会在纵向进行蚀刻，而且也会有横向的蚀刻效果。再者，由于内层介电层66的部分被蚀刻的速度较纯氮化硅材质的接触孔蚀刻停止层64慢，所以靠近内层介电层66的接触孔蚀刻停止层64被蚀刻的厚度较纯氮化硅材质的接触孔蚀刻停止层64少，故会自然形成倾斜边缘68。

又或者以干法蚀刻作为形成倾斜边缘68的蚀刻工艺，可利用对氮化硅和氧化层具有高度蚀刻选择比的干法蚀刻气体，例如氯气、六氟乙烷和溴化氢混合气体，针对接触孔蚀刻停止层64与部分内层介电层66进行蚀刻，以蚀刻出倾斜边缘68。另外，无论是利用干法蚀刻或者是湿法蚀刻形成倾斜边缘，皆可调整蚀刻成分以去除栅极覆盖层56。

待倾斜边缘68完成且去除栅极覆盖层56之后，请参考图4，利用蚀刻工艺去除栅极牺牲层54及栅极绝缘层52，以形成凹槽72。其中，凹槽72周围为间隙壁60的垂直侧壁(vertical sidewall)，底部则具有基底50。蚀刻去除栅极牺牲层54的蚀刻工艺亦可选择用湿法蚀刻或者是干法蚀刻。若以湿法蚀刻去除多晶硅材质的栅极牺牲层54，则可选择使用硝酸/氟化氢组成的化学蚀刻溶液作为蚀刻溶液。若以干法蚀刻去除，则可利用氯气或者溴化氢为主的气体，以去除栅极牺牲层54。在此请注意，栅极牺牲层54的材料并不仅限于多晶硅，只要是和栅极绝缘层52相较具有适当蚀刻选择比的材料都可选作为栅极牺牲层54的材料。

蚀刻去除栅极绝缘层52的蚀刻工艺亦可选择用湿法蚀刻或者是干法蚀刻，若以湿法蚀刻去除多晶硅材质的栅极绝缘层52，则可选择使用氟化氢组成的化学蚀刻溶液作为蚀刻溶液。若以干法蚀刻去除，则可使用惰性气体如氩气的离子轰击(ion bombardment)方式，以去除栅极绝缘层52。去除时机可以在去除栅极牺牲层54后或后续栅极介电层形成前的前置清洁工艺。

请参考图5，接着，利用化学气相沉积方法或者其他沉积方法，形成高介电常数(High K)材料层82于该凹槽72内壁，以及倾斜边缘68、剩余内层介电层66上。一般作为高介电常数材料层82的材料包含有高温过渡金属、贵重金属、稀土金属等元素以及其铝化物、硅化物或含氮氧的铝化物、硅化物如氮氧硅铪(HfSiON)、氧化钆(Gd2O3)、氧化镝(Dy2O3)等。而一般在形成高介电常数材料层82之前，会先在高介电常数材料层82与基底50间形成个介面层(未显示)，该介面层(未显示)包含一个由加热或是化学键结而形成的氧化硅层、氮氧化硅层或氮化硅层。而完成高介电常数材料层82的沉积之后，再在高介电常数材料层82表面形成阻障层(barrier layer)84，其形成方法包含有原子层沉积法(ALD)、化学气相沉积法(Chemical Vapor Deposition，CVD)或者物理气相沉积法(Physical vapor deposition，PVD)，且其材料包含有高温过渡金属、贵重金属、稀土金属等元素以及其碳化物、氮化物、硅化物、铝氮化物或氮硅化物，例如氮化钛(titanium nitride，TiN)、氮化钽(tantalumnitride，TaN)、碳化钽(tantalum carbide，TaC)、氮硅化钽(tantalum silica-nitride，TaSiN)、铝氮化钼(MoAlN)等材料。部分阻障层84可以兼具有功函数调节功能如TaC等。在第一实施例中，在部分无功函数调节功能阻障层84上方又可再形成功函数(work function)调整层，其材料可为钌(ruthenium，Ru)等含金属元素的材料。

由于本发明的第一实施例中的凹槽72上方具有倾斜边缘68，所以第一实施例中凹槽72的开口较大，使得凹槽72的有效深度L’与宽度W的比值(L’/W)下降，所以高介电常数材料层82以及阻障层84填入时，不会发生阶梯覆盖不良的情况，且可避免凹槽72的开口产生缩小现象。

之后，请参考图6，阻障层84完成后，形成导电层(未显示)于内层介电层66上并填满凹槽72和倾斜边缘68。其中，导电层可利用钨(W)、氮化钛(TiN)、钨化钛(TiN)等金属材料或混合物所构成。然后对导电层(未显示)、阻障层84与高介电常数材料层82进行平坦工艺，利用化学机械抛光工艺暴露出剩余的内层介电层66。而最后位于凹槽72和倾斜边缘68内的剩余高介电常数材料层82’、剩余阻障层84’与剩余导电层90即为金属栅极92。由于第一实施例中，金属栅极92填满凹槽72和倾斜边缘68，所以金属栅极92的剖面结构会约略具有Y型结构。而金属栅极92和源极/漏极62即构成第一实施例的金属氧化物半导体晶体管。之后，可接续沉积介电层，并依序形成所需的金属内连线，以完成半导体元件的制作。

此外，在第一实施例的变化型中，当图2中的内层介电层66被去除至曝露出接触孔蚀刻停止层64时，亦可利用离子轰击(ion bombardment)工艺去除栅极牺牲层54上方的接触孔蚀刻停止层64，进而使得剩余的内层介电层66、接触孔蚀刻停止层64和栅极牺牲层54上形成倾斜边缘68。而在进行离子轰击工艺的过程中，也可以在同一个设备中同时进行干法蚀刻工艺，以去除栅极覆盖层56，并调整干法蚀刻的成分去除栅极牺牲层54，进而形成凹槽72。换句话说，第一实施例可以在同一设备中同时进行离子蚀刻、干法蚀刻工艺，并分别形成倾斜边缘68和凹槽72。之后，只需依序形成高介电常数材料层、阻障层，并如同第一实施例的描述制作金属栅极即可，其详细工艺不在此另行赘述。

请参考图7至10，图7至10为本发明第二实施例的取代栅极制作方法示意图。如图7所示，基底100上具有栅极绝缘层102、栅极牺牲层104以及栅极覆盖层(未显示)。其中，基底100可由硅基底或者硅覆绝缘等半导体材料所构成。而栅极绝缘层102则可为氧化层、氮氧化物层等具有氧原子或者氮原子的介电质以及氧原子和氮原子组合物的介电材料所构成。另外，在第二实施例中，栅极牺牲层104利用多晶硅材质构成。

在栅极绝缘层102以及栅极牺牲层104两侧的基底100内具有轻掺杂漏极108以及源极/漏极112，另外，源极/漏极112上又具有金属硅化物层113。再者，栅极绝缘层102以及栅极牺牲层104周围则围绕以氮化硅为材质的间隙壁110。

接着，沉积接触孔蚀刻停止层114覆盖在栅极牺牲层104、间隙壁110和基底100上方。另外，又沉积内层介电层116在接触孔蚀刻停止层114上方。其中，接触孔蚀刻停止层114为绝缘材质的氮化硅层或包含碳、氟的氮化硅层，而内层介电层116则是由氧化层或掺有硼、磷的氧化硅所构成。之后，利用化学机械抛光工艺与蚀刻工艺来曝露栅极牺牲层104，例如先通过化学机械抛光工艺研磨去除部分的内层介电层116。然后，进行回蚀刻(etchback)工艺部分的内层介电层116直到裸露出接触孔蚀刻停止层114。之后，通过调整不同的蚀刻成分，以去除栅极牺牲层104上方的接触孔蚀刻停止层114，以及栅极覆盖层(未显示)，直到裸露出多晶硅材质的栅极牺牲层104。

接着，请参考图8，蚀刻去除栅极牺牲层104以及栅极绝缘层102，形成凹槽118。其中，凹槽118由间隙壁110的垂直侧壁所围绕而成，底部则为基底100。其中去除栅极牺牲层104的蚀刻工艺亦可选择用湿法蚀刻或者是干法蚀刻。若以湿法蚀刻去除多晶硅材质的栅极牺牲层104，则可选择使用硝酸/氟化氢组成的化学蚀刻溶液作为蚀刻溶液。若以干法蚀刻去除，则可利用氯气或者溴化氢为主的气体，以去除栅极牺牲层104。在此请注意，栅极牺牲层104的材料并不仅限于多晶硅，只要是和栅极绝缘层102相较具有适当蚀刻选择比的材料都可选作为栅极牺牲层104的材料。蚀刻去除栅极绝缘层102的蚀刻工艺亦可选择用湿法蚀刻或者是干法蚀刻，若以湿法蚀刻去除多晶硅材质的栅极绝缘层102，则可选择使用氟化氢组成的化学蚀刻溶液作为蚀刻溶液。若以干法蚀刻去除，则可使用惰性气体如氩气的离子轰击方式，以去除栅极绝缘层102。去除时机可以在去除栅极牺牲层104后或后续栅极介电层形成前的前置清洁工艺。

请接续参考图9，针对凹槽118开口处进行离子轰击工艺或蚀刻工艺，使得凹槽118开口处的间隙壁110和部分接触蚀刻停止层114被去除，进而形成倾斜边缘120。由于凹槽118周围具有倾斜边缘120，所以可以使得凹槽120的有效深度L’与宽度W的比值(L’/W)下降。

然后，请参考图10，在凹槽118底部的基底100上方形成栅极介电层132。其中，栅极介电层132可以通过氧化工艺包含热及化学方式形成，即对含硅成份的基底100进行氧化使得部分栅极介电层132形成于凹槽118底部。接着，利用化学气相沉积方法或者其他沉积方法，全面形成高介电常数材料层(未显示)于该凹槽118内，以及倾斜边缘120、内层介电层116上。完成高介电常数材料层(未显示)的沉积之后，再在高介电常数材料层(未显示)表面形成阻障层(未显示)。其后，形成导电层(未显示)于内层介电层116上并填满凹槽118和倾斜边缘120。然后，利用化学机械抛光工艺将导电层(未显示)研磨至暴露出剩余内层介电层116、剩余高介电常数材料层134’与剩余阻障层136’。最后位于凹槽118和倾斜边缘120内的剩余高介电常数材料层134’、剩余阻障层136’及剩余金属材料138即为金属栅极140。之后，可再接续沉积介电层，并依序形成所需的金属内连线，以完成功能完整的半导体元件。

一般作为高介电常数材料层(未显示)的材料包含高温过渡金属、贵重金属、稀土金属等元素以及其铝化物、硅化物或含氮氧的铝化物、硅化物如氮氧硅铪、氧化钆、氧化镝。阻障层形成方法包含有原子层沉积法、化学气相沉积法或者物理气相沉积法，且其材料包含有高温过渡金属、贵重金属、稀土金属等元素以及其碳化物、铝化物、氮化物、硅化物、铝氮化物或氮硅化物如氮化钛、氮化钽、碳化钽、铝氮化钼、氮硅化钽等材料。部分阻障层(未显示)可以兼具有功函数调节功能如TaC等。在第二实施例中，在部分无功函数调节功能阻障层(未显示)上方又可再形成功函数调整层，其材料可为钌等含金属元素的材料。

如同本发明第一实施例的优点，由于本发明的第二实施例中的凹槽118周围具有倾斜边缘120，所以凹糟118的有效深度/宽度比(L’/W)较小，因此，高介电常数材料层(未显示)以及阻障层(未显示)填入时，不会发生阶梯覆盖不良的情况。其中，导电层可利用钨、氮化钛、钨化钛等金属材料构成。由于第二实施例中，金属栅极140填满凹槽118和倾斜边缘120，所以金属栅极140具有Y型结构。而第二实施例中的金属氧化物半导体晶体管由金属栅极140和源极/漏极112所构成。由于本发明的阻障层填入凹槽时，因为凹槽开口处有倾斜边缘，所以有效深度/宽度(L’/W)比先前技术小，因此，本发明不会发生先前技术中阻障层阶梯覆盖不良的问题。又因为本发明没有阻障层阶梯覆盖不良的问题，所以，金属栅极可完整填入凹槽中，以制作出品质良好的具有金属栅极的金属氧化物半导体晶体管。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (23)

1.一种制作具有金属栅极的金属氧化物半导体晶体管的方法，包含：

提供基底，该基底上方具有栅极牺牲层，间隙壁围绕该栅极牺牲层，该栅极牺牲层相对两侧的该基底内各具有掺杂区；

在该栅极牺牲层、该间隙壁以及该基底上方形成绝缘层

在该绝缘层上方形成介电层；

去除部分该介电层至曝露出该绝缘层；

去除该栅极牺牲层上方的该绝缘层与该栅极牺牲层，以在该间隙壁上方形成倾斜边缘，并在该间隙壁内形成凹槽；

形成阻障层于该凹槽内壁、该倾斜边缘以及剩余的该介电层上；

形成导电层于该凹槽内、该倾斜边缘以及剩余的该介电层上；以及

去除剩余的该介电层上方的该阻障层和该导电层，以形成金属栅极。

2.如权利要求1所述的方法，其中去除部分该介电层至曝露出该绝缘层的方法选自化学机械抛光工艺、蚀刻工艺其中之一以及其组合。

3.如权利要求1所述的方法，其中该绝缘层、该介电层之间以及该栅极牺牲层和该间隙壁之间具有蚀刻选择比。

4.如权利要求1所述的方法，其中形成该倾斜边缘的工艺为离子轰击工艺，形成该凹槽的工艺为干法蚀刻工艺，且两个工艺同时进行。

5.如权利要求1所述的方法，其中形成该倾斜边缘的工艺和形成该凹槽的工艺在同一设备内进行。

6.如权利要求1所述的方法，其中该倾斜边缘完成后，才形成该凹槽。

7.如权利要求6所述的方法，其中形成该倾斜边缘的工艺选自干法蚀刻工艺、湿法蚀刻工艺其中之一。

8.如权利要求6所述的方法，其中形成该凹槽的工艺选自干法蚀刻工艺、湿法蚀刻工艺其中之一。

9.如权利要求1所述的方法，其中该凹槽完成后，才进行形成该倾斜边缘的步骤。

10.如权利要求9所述的方法，其中形成该凹槽的工艺选自干法蚀刻工艺、湿法蚀刻工艺其中之一。

11.如权利要求9所述的方法，其中形成该倾斜边缘的工艺为离子轰击工艺。

12.如权利要求1所述的方法，其中该绝缘层包含氮化硅层、该介电层包含氧化层，该栅极牺牲层由多晶硅材质所构成。

13.如权利要求1所述的方法，其中形成该阻障层之前，先形成高介电常数材料层于该凹槽内壁、该倾斜边缘以及剩余的该介电层上。

14.如权利要求1所述的方法，其中形成该阻障层之后，再形成功函数调整层于该阻障层上。

15.如权利要求1所述的方法，其中去除剩余的该介电层上方的该阻障层和该导电层的方法为化学机械抛光工艺。

16.一种具有Y型金属栅极的金属氧化物半导体晶体管，包含：

基底；

Y型金属栅极位于该基底上方；

掺杂区位于该Y型金属栅极相对两侧的该基底内；

间隙壁，该间隙壁具有垂直侧壁，该间隙壁的该垂直侧壁围绕成凹槽，且部分该Y型金属栅极位于该凹槽内；

绝缘层位于该间隙壁***；

介电层位于该绝缘层***；以及

倾斜边缘，覆盖于该间隙壁上，且部分该Y型金属栅极位于该倾斜边缘上；

其中该倾斜边缘覆盖于该间隙壁、该绝缘层与该介电层上。

17.如权利要求16所述的金属氧化物半导体晶体管，其中该基底为硅或者硅覆绝缘材料。

18.如权利要求16所述的金属氧化物半导体晶体管，其中该二掺杂区为该金属氧化物半导体晶体管的源极/漏极。

19.如权利要求16所述的金属氧化物半导体晶体管，其中该绝缘层、该介电层之间具有蚀刻选择比。

20.如权利要求16所述的金属氧化物半导体晶体管，其中该绝缘层为氮化硅层，该介电层为氧化层所构成。

21.如权利要求16所述的金属氧化物半导体晶体管，其中该Y型金属栅极和该间隙壁以及该绝缘层之间又具有高介电常数材料层。

22.如权利要求21所述的金属氧化物半导体晶体管，其中该Y型金属栅极和该高介电常数材料层之间又具有阻障层。

23.如权利要求22所述的金属氧化物半导体晶体管，其中该Y型金属栅极和该阻障层之间又具有功函数调整层。

Images