CN103681273B - 金属栅极制作方法 - Google Patents
金属栅极制作方法 Download PDFInfo
- Publication number
- CN103681273B CN103681273B CN201210328443.4A CN201210328443A CN103681273B CN 103681273 B CN103681273 B CN 103681273B CN 201210328443 A CN201210328443 A CN 201210328443A CN 103681273 B CN103681273 B CN 103681273B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- metal
- gate structure
- layer
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 11
- 238000003701 mechanical milling Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 125000001309 chloro group Chemical group Cl* 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 238000000151 deposition Methods 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭露了一种金属栅极的制作方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有介质层，所述介质层中形成有栅极介质层以及位于所述栅极介质层上的虚拟栅极结构，所述虚拟栅极结构和栅极介质层侧壁形成有间隙壁；去除部分所述间隙壁和虚拟栅极结构，形成沟槽；进行物理气相沉积工艺形成金属层以填充所述沟槽；进行化学机械研磨工艺去除所述介质层上的金属层，形成金属栅极结构。所述制造方法可以形成较大的沟槽开口，避免了金属层沉积填充不完全影响器件的功能和可靠性。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种金属栅极制作方法
背景技术
随着市场对半导体工艺要求的提升，器件尺寸越来越小。使用二氧化硅(SiO2)层作为栅极介质的工艺已经达到其物理电气特性的极限，在65nm工艺的晶体管中的二氧化硅层已经缩小到5个氧原子的厚度。作为阻隔栅极和下层的绝缘体，二氧化硅层已经不能再进一步缩小了，否则产生的漏电流会让晶体管无法正常工作。在新的工艺中，使用比二氧化硅更高介电常数的材质来作为新的栅极介质可以解决这一问题，但是新的材质和原来的栅极的多晶硅并不兼容。经过了多次的试验和筛选，目前采用金属代替多晶硅作为栅极材料的办法来解决问题，构成了金属栅极结构。
在形成金属栅的工艺中，目前包括前栅工艺（Gate-last）和后栅工艺（Gate-first）两种方法，前栅工艺的特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火工艺完成之后再形成金属栅极；与此相对的后栅工艺的特点是在对硅片进行漏/源区离子注入操作以及随后的退火工艺完成之前便生成金属栅极。
其中，后栅工艺的难点之一在于如何将金属材料完美的填充到栅电极沟槽中。在后栅极工艺中，随着金属栅沟槽的深宽比增大，很难对金属栅极进行完美的填充。这是因为对金属栅极的填充通常是由物理气相沉积（PVD）来实现的，由于PVD工艺是通过轰击靶材而溅射淀积到硅片上的，因此极易形成沟槽顶部的突悬，同时会出现底部厚、侧壁薄的情况。这样典型的形貌最终将导致开口过小而影响金属的填充和沉积，很难形成无孔洞的缝隙填充，严重影响了器件的功能和可靠性。
详细的，请参考图1A至图1E，其为现有的金属栅极的制造方法的各步骤相应结构的剖面示意图。
参考图1A所示，首先提供半导体衬底100，所述半导体衬底100上形成栅极介质层、虚拟栅极结构105、以及位于所述虚拟栅极结构105和栅极介质层侧壁的间隙壁104和介质层103，并在虚拟栅极结构105上形成硬掩膜层106。
参考图1B所示，对所述硬掩膜层106进行光刻和刻蚀，暴露出所述虚拟栅极结构105。
参考图1C所示，进行干法刻蚀，去除所述虚拟栅极结构105，形成沟槽。
参考图1D所示，利用物理气相沉积工艺，形成金属层108。由于PVD工艺是通过轰击靶材而溅射淀积到硅片上的，因此在利用物理气相沉积工艺沉积金属电极108时，极易形成沟槽顶部的突悬，同时会出现底部厚、侧壁薄的情况，导致金属电极中形成了孔洞（缝隙）109。
参考图1E所示，利用化学机械研磨工艺进行平坦化，达到去除多余的金属沉积物以及对栅极结构高度的控制的目的，最终形成金属栅极结构。
发明内容
本发明提供一种金属栅极的制作方法，该方法可以解决对金属栅极进行金属填充时由于深宽比过大易形成沟槽顶部突悬，导致开口过小，最终形成填充不完全，影响器件的性能和可靠性的问题。
为解决以上问题，本发明提供一种金属栅极的制作方法，包括提供半导体衬底，在所述半导体衬底上形成有介质层，所述介质层中形成有栅极介质层以及位于所述栅极介质层上的虚拟栅极结构，所述虚拟栅极结构和栅极介质层侧壁形成有间隙壁；去除部分所述间隙壁和虚拟栅极结构，形成沟槽；进行物理气相沉积工艺形成金属层以填充所述沟槽；以及进行化学机械研磨工艺去除所述介质层上的金属层，形成金属栅极结构。
可选的，去除部分所述间隙壁之后，去除所述虚拟栅极结构之前，在所述介质层上形成掩膜层。
可选的，采用湿法刻蚀工艺去除部分所述间隙壁。
可选的，所述间隙壁的材质为氮化硅。
可选的，所述湿法刻蚀工艺使用的刻蚀液体是磷酸，温度为20℃～100℃，时间为5秒～50秒。
可选的，去除部分所述间隙壁之前，在所述介质层上形成掩膜层。
可选的，采用湿法或干法刻蚀工艺去除部分所述间隙壁。
可选的，去除所述虚拟栅极结构之后，进行物理气相沉积工艺形成金属层之前，去除所述掩膜层。
可选的，采用干法刻蚀工艺去除所述虚拟栅极结构。
可选的，所述干法刻蚀工艺的反应气体为氯气，腔室压力为30mT～100mT，时间为15秒～45秒。
可选的，去除虚拟栅极结构之前，还去除部分所述介质层。
可选的，去除虚拟栅极结构之后，还去除部分所述介质层。
可选的，采用湿法刻蚀工艺去除部分所述介质层。
可选的，所述介质层的材质为二氧化硅。
可选的，所述湿法刻蚀使用的刻蚀液是稀释的氢氟酸，时间为5秒～15秒。与现有技术相比，本发明所提供的制造方法进行物理气相沉积工艺形成金属层之前，去除部分间隙壁，以使得形成的沟槽顶部的截面宽度大于沟槽底部的截面宽度的结构，避免在后续的金属层填充中造成沟槽顶部的突悬导致开口过小而影响金属的填充和沉积。
另外，本发明在去除部分间隙壁之后，还可额外去除部分介质层，如此可进一步扩大沟槽顶部的截面宽度，从而提高了器件的功能和可靠性。
附图说明
图1A～1E为现有的金属栅极的制造方法的各步骤相应结构的剖面示意图；
图2为本发明所提供的金属栅极的制造方法的流程图；
图3A～3F为本发明实施例一所提供的金属栅极的制造方法的各步骤相应结构的剖面示意图。
图4A～4F为本发明实施例二所提供的金属栅极的制造方法的各步骤相应结构的剖面示意图。
具体实施方式
在背景技术中已经提及，由于现有的金属栅极的制造方法在去除虚拟栅极结构之后利用物理气相沉积工艺形成金属层时，由于沟槽深宽比大，极易形成沟槽顶部的突悬以及底部厚、侧壁薄的情况，造成填充的金属层中有孔洞（或缝隙），严重影响了器件的功能和可靠性。
为此，本发明提供一种金属栅极的制造方法，在进行物理气相沉积工艺形成金属层之前，去除部分间隙壁，如此形成的沟槽的顶部开口变大，解决了在后续的金属层填充过程中造成沟槽顶部的突悬影响金属填充效果的问题。
请参考图2，其为本发明实施例提供的金属栅极的制造方法的流程图，所述方法包括如下步骤：
步骤S21，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有栅极介质层以及位于所述栅极介质层上的虚拟栅极结构，所述虚拟栅极结构和栅极介质层侧壁形成有间隙壁；
步骤S22，去除部分所述间隙壁和虚拟栅极结构，形成沟槽；
步骤S23，进行物理气相沉积工艺形成金属层以填充所述沟槽；
步骤S24，进行化学机械研磨工艺去除所述介质层上的金属层，形成金属栅极结构。
下面将结合剖面示意图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应所述理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
参照图3A，执行步骤S21，提供半导体衬底300，所述半导体衬底300上形成有介质层303，所述介质层303中形成有栅极介质层以及位于所述栅极介质层上的虚拟栅极结构305，所述虚拟栅极结构305和栅极介质层侧壁形成有间隙壁304。
其中，所述栅极介质层包括隧穿氧化层301以及形成于所述隧穿氧化层301上的电荷存储层302。所述虚拟栅极结构305的材料例如为多晶硅，可通过化学气相沉积或物理气相沉积等方法形成，其是作为后续金属电极的替代过渡，会在接下来的工艺中去除。所述间隙壁304材质例如为氮化硅或氧化硅或二者的结合。所述介质层303例如为氮化硅或氧化硅或二者的结合，亦或是其它常见的材料，此处不予限定。
参照图3B，去除部分所述间隙壁304，形成一开口304’。该步骤可由湿法刻蚀工艺来实现，具体地说，将所述具有虚拟栅极结构305的半导体衬底300浸入刻蚀液中，让待刻蚀部位与刻蚀液发生化学反应。本实施例中，所述间隙壁304为氮化硅，所述介质层303为氧化硅，优选使用磷酸溶液去除部分所述间隙壁304，所述磷酸溶液几乎不刻蚀氧化硅。根据所需的反应速度和刻蚀的深度，可将刻蚀温度控制在20℃～100℃之间，将反应时间控制在5～50秒之间。当然，本发明并不限定去除间隙壁的刻蚀液种类和刻蚀工艺参数，本领域技术人员可根据具体的间隙壁材质选择合适的刻蚀方式和刻蚀条件。
参照图3C，在所述介质层303上形成掩膜层306。所述掩膜层306例如为光刻胶层，厚度优选为所述掩膜层306可通过如下步骤形成：首先，在所述介质层303、间隙壁304以及虚拟栅极结构305表面形成光刻胶层；然后，图案化所述光刻胶层，以暴露出所述开口304’和虚拟栅极结构305。
参照图3D，去除虚拟栅极结构305，暴露出所述栅极电介质层（本实施例中暴露出电荷存储层302）。可知，由于前述步骤已经去除了部分厚度的间隙壁，即，形成了开口304’，那么，此处去除虚拟栅极结构305后，形成的沟槽305’（本实施例中定义沟槽305’包含开口304’）顶部的截面宽度W1大于沟槽305’底部的截面宽度W2，防止在后续的金属层填充过程中沟槽顶部形成突悬。具体的，将半导体衬底置于反应腔内进行干法刻蚀，本实施例中所用到的刻蚀气体为氯气，可根据需要的刻蚀速度，反应腔的内的压力控制在30mT～100mT，反应时间为15秒～45秒，达到去除虚拟栅极结构305的目的。
作为优选，去除虚拟栅极结构305之前或之后，还可额外去除部分介质层，如此可进一步扩大沟槽305’顶部的截面宽度。可以理解的是，优选在去除虚拟栅极结构305之前去除部分介质层，如此，可利用虚拟栅极结构305做保护，避免栅极介质层被刻蚀损伤。具体的，可采用湿法刻蚀工艺对所述介质层303进行部分刻蚀，由于之前间隙壁304被部分去除，在进行此步骤时，部分的介质层303的侧壁被暴露出来，由于其不在间隙壁的保护之下而被去除。湿法刻蚀使用的刻蚀液是稀释的氢氟酸，刻蚀工艺时间为5～15秒。当然，本发明并不限定去除介质层的刻蚀液种类和刻蚀工艺参数，本领域技术人员可根据具体的介质层材质选择合适的刻蚀方式和刻蚀条件。
继续参考图3D，在去除部分介质层后，去除掩膜层306，本实施例中，可利用等离子灰化工艺，或者，利用化学溶剂如N-甲基吡咯烷酮去除所述掩膜层。
参照图3E，执行步骤S23，进行物理气相沉积工艺形成金属层308以填充所述沟槽305’，所述金属层308可根据具体的器件要求来选择，本实施例中金属层308为金属铝。
参照图3F，进行化学机械研磨工艺，去除所述介质层303上的金属层，以在沟槽内形成金属栅极结构。所述化学机械研磨可去除多余的金属沉积物，并可控制金属栅极结构到预定的高度。本实施例中，去除所述介质层303上的金属层之后继续研磨，直至将开口304’中的金属层也一并去除。
实施例二
参照图4A，执行步骤S21，提供半导体衬底400，在所述半导体衬底400上形成有介质层403，所述介质层403中形成有栅极介质层以及位于所述栅极介质层上的虚拟栅极结构405，所述虚拟栅极结构405和栅极介质层侧壁形成有间隙壁404。
其中，所述栅极介质层包括隧穿氧化层401以及形成于所述隧穿氧化层401上的电荷存储层402。所述虚拟栅极结构405的材料为多晶硅，可通过化学气相沉积或物理气相沉积等方法形成，其是作为后续金属电极的替代过渡，会在接下来的工艺中去除。所述间隙壁404材质例如为氮化硅或氧化硅或二者的结合。所述介质层403例如为氮化硅或氧化硅或二者的结合。
参照图4B，在所述介质层403上形成掩膜层406。所述掩膜层406例如为光刻胶层，厚度为
参照图4C，去除部分所述间隙壁404，形成一开口404’。本实施例中由于事先形成了掩膜层406，所述掩膜层406覆盖介质层403，因此无需担心损伤介质层403，因此既可以利用干法刻蚀工艺来去除部分所述间隙壁404，也可以利用湿法刻蚀工艺来实现，本领域技术人员可根据具体的间隙壁材质选择合适的刻蚀方式和刻蚀条件。
参照图4D，去除虚拟栅极结构405，暴露出所述栅极电介质层。可知，由于前述步骤已经去除了部分厚度的间隙壁，即，形成了开口404’，那么，此处去除虚拟栅极结构405后，形成的沟槽405’（包含开口404’）顶部的截面宽度大于沟槽底部的截面宽度，解决了在后续的金属层填充过程中造成沟槽顶部的突悬影响金属填充效果的问题。
作为优选，去除虚拟栅极结构405之前或之后，还可额外去除部分介质层，如此可进一步扩大沟槽405’顶部的截面宽度。可以理解的是，优选在去除虚拟栅极结构405之前去除部分介质层，如图4C所示，如此，可利用虚拟栅极结构405做保护，避免栅极介质层被刻蚀损伤。
继续参考图4D，在去除部分介质层后，去除掩膜层406，本实施例中，可利用等离子灰化工艺，或者，利用化学溶剂如N-甲基吡咯烷酮去除所述掩膜层。
参照图4E，进行物理气相沉积工艺形成金属层408以填充所述沟槽405’，所述金属408可根据具体的器件要求来选择，本实施例中金属层408为金属铝。
参照图4F，进行化学机械研磨工艺，去除所述介质层403上的金属层，以在沟槽内形成金属栅极结构。所述化学机械研磨可去除多余的金属沉积物，并可控制金属栅极结构到预定的高度。本实施例中，去除所述介质层403上的金属层之后继续研磨，直至将开口404’中的金属层也一并去除。
综上所述，本发明所提供的制造方法由于在去进行物理气相沉积工艺形成金属层之前，去除部分间隙壁结构，如此形成的沟槽的顶部开口变大，避免了在后续的金属层的填充中造成沟槽顶部的突悬导致开口过小而影响金属的填充和沉积，从而提高了器件的功能和可靠性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种金属栅极的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有栅极介质层以及位于所述栅极介质层上的虚拟栅极结构，所述虚拟栅极结构和栅极介质层侧壁形成有间隙壁；
去除部分所述间隙壁，形成一开口，所述开口暴露出部分所述介质层的侧壁；
去除虚拟栅极结构，形成沟槽；
去除部分所述间隙壁之后，去除所述虚拟栅极结构之前，或，去除部分所述间隙壁之前，在所述介质层上形成掩膜层；
形成所述掩膜层之后，且去除虚拟栅极结构之前或之后，还去除部分所述介质层，直至剩余的介质层与所述开口底部齐平；
进行物理气相沉积工艺形成金属层以填充所述沟槽；以及
进行化学机械研磨工艺去除所述介质层上的金属层，形成金属栅极结构。
2.如权利要求1所述的金属栅极的制作方法，其特征在于：采用湿法刻蚀工艺去除部分所述间隙壁。
3.如权利要求2所述的金属栅极的制作方法，其特征在于：所述间隙壁的材质为氮化硅。
4.如权利要求3所述的金属栅极的制作方法，其特征在于：所述湿法刻蚀工艺使用的刻蚀液体是磷酸，温度为20℃～100℃，时间为5秒～50秒。
5.如权利要求1所述的金属栅极的制作方法，其特征在于：采用湿法或干法刻蚀工艺去除部分所述间隙壁。
6.如权利要求1所述的金属栅极的制作方法，其特征在于：去除所述虚拟栅极结构之后，进行物理气相沉积工艺形成金属层之前，去除所述掩膜层。
7.如权利要求1所述的金属栅极的制作方法，其特征在于：采用干法刻蚀工艺去除所述虚拟栅极结构。
8.如权利要求7所述的金属栅极的制作方法，其特征在于：所述干法刻蚀工艺的反应气体为氯气，腔室压力为30mT～100mT，时间为15秒～45秒。
9.如权利要求1所述的金属栅极的制作方法，其特征在于：采用湿法刻蚀工艺去除部分所述介质层。
10.如权利要求9所述的金属栅极的制作方法，其特征在于：所述介质层的材质为二氧化硅。
11.如权利要求10所述的金属栅极的制作方法，其特征在于：所述湿法刻蚀使用的刻蚀液是稀释的氢氟酸，时间为5秒～15秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210328443.4A CN103681273B (zh) | 2012-09-06 | 2012-09-06 | 金属栅极制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210328443.4A CN103681273B (zh) | 2012-09-06 | 2012-09-06 | 金属栅极制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681273A CN103681273A (zh) | 2014-03-26 |
| CN103681273B true CN103681273B (zh) | 2018-04-27 |
Family
ID=50318478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210328443.4A Active CN103681273B (zh) | 2012-09-06 | 2012-09-06 | 金属栅极制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681273B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295645A (zh) * | 2007-04-29 | 2008-10-29 | 联华电子股份有限公司 | 具有y型金属栅极的金属氧化物半导体晶体管及其工艺 |
| CN102487013A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284466A (ja) * | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7598545B2 (en) * | 2005-04-21 | 2009-10-06 | International Business Machines Corporation | Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices |
-
2012
- 2012-09-06 CN CN201210328443.4A patent/CN103681273B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295645A (zh) * | 2007-04-29 | 2008-10-29 | 联华电子股份有限公司 | 具有y型金属栅极的金属氧化物半导体晶体管及其工艺 |
| CN102487013A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681273A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100865885B1 (ko) | 반도체 구조물과 그 형성 방법 | |
| KR100880038B1 (ko) | 금속 게이트 전극을 포함하는 반도체 디바이스의 제조 방법 | |
| JP5105824B2 (ja) | マスク構造物の形成方法及びこれを利用した微細パターン形成方法 | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| JP6466498B2 (ja) | 凹状フィーチャ内の膜のボトムアップ形成方法 | |
| JP2007173383A (ja) | トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法 | |
| KR20090031525A (ko) | 반도체 디바이스 형성 방법 및 그 구조 | |
| US9379222B2 (en) | Method of making a split gate non-volatile memory (NVM) cell | |
| TWI620250B (zh) | 保護溝渠側壁以形成選擇性磊晶半導體材料 | |
| JP2008547238A (ja) | 半導体構造を形成する方法 | |
| JP2002208698A (ja) | 半導体装置のゲート製造方法 | |
| TW202017057A (zh) | 鰭狀場效電晶體裝置 | |
| JP5301912B2 (ja) | 半導体装置の製造方法 | |
| US10153349B2 (en) | Methods and structures for a split gate memory cell structure | |
| TW201539553A (zh) | 閘極結構的接觸窗結構形成方法 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| CN103681273B (zh) | 金属栅极制作方法 | |
| US8946081B2 (en) | Method for cleaning semiconductor substrate | |
| JP5534407B2 (ja) | 金属電極を有する半導体素子の形成、及び半導体素子の構造 | |
| TW202203436A (zh) | 循環式自限制蝕刻製程 | |
| CN105097473A (zh) | 一种双金属栅极的形成方法 | |
| KR20110001594A (ko) | 수직채널형 비휘발성 메모리 장치의 제조방법 | |
| KR100886004B1 (ko) | 반도체 소자 제조 방법 | |
| CN107425002A (zh) | 控制栅接触窗的形成方法 | |
| CN105161414B (zh) | 栅极硬掩模层的去除方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |