CN100570871C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100570871C
CN100570871C CNB2006800307901A CN200680030790A CN100570871C CN 100570871 C CN100570871 C CN 100570871C CN B2006800307901 A CNB2006800307901 A CN B2006800307901A CN 200680030790 A CN200680030790 A CN 200680030790A CN 100570871 C CN100570871 C CN 100570871C
Authority
CN
China
Prior art keywords
semiconductor chip
insulating adhesive
electrode pad
bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800307901A
Other languages
English (en)
Other versions
CN101248526A (zh
Inventor
西村隆雄
成泽良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101248526A publication Critical patent/CN101248526A/zh
Application granted granted Critical
Publication of CN100570871C publication Critical patent/CN100570871C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

第一半导体芯片(21)配置在芯片装载构件(11)上，利用第一绝缘粘接剂(31)覆盖固定与第一半导体芯片(21)的电极焊盘(21E)连接的键合线(36)。一种半导体器件，其特征在于，中间隔着第一绝缘粘接剂(31)，将第二半导体芯片(22)层叠配置在第一半导体芯片(21)上。由此，在层叠安装芯片时，能够防止衬底正上方的芯片的键合线发生断线或者短路等问题。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种具有在一个半导体芯片上、以及与该半导体芯片的电极焊盘连接的键合线上配置了其它半导体芯片的结构的芯片层叠型半导体器件及其制造方法。
背景技术
伴随电子仪器的高性能化、高速化，使用在该电子仪器上的半导体器件需满足小型化、薄型化、多功能化、高性能化、高密度化及低成本化。为了满足这种要求，实际应用着层叠配置多个半导体芯片的三维结构的半导体器件。这种半导体器件被称作“堆叠封装(stacked package)”。
将半导体芯片装载在衬底或者引线框架(lead frame)等半导体芯片装载构件上，再进行气密密封，从而构成半导体器件。
另一方面，作为将半导体芯片和半导体芯片装载构件电连接的方法，广泛采用引线键合(wire bonding)法，而且在堆叠封装中也多用引线键合法。
在作为半导体芯片的装载、支撑构件而使用衬底的堆叠封装中，利用绝缘性或者导电性粘接剂将下层侧的第一半导体芯片粘合在衬底上，接着在该第一半导体芯片上配置上层侧的第二半导体芯片，并利用绝缘粘接剂将第二半导体芯片粘接固定到第一半导体芯片。然后，利用第一键合线将第一半导体芯片电连接到衬底，并利用第二键合线将第二半导体芯片电连接到衬底。然后，利用密封树脂密封第一及第二半导体芯片和第一及第二引线。
将第二半导体芯片粘合在第一半导体芯片上的绝缘粘接剂或者管芯键合(die bond)材料一般使用由环氧类树脂等构成的粘接剂，并且以液状或者薄膜状的状态应用。
因为在加工及生产方面有利，所以多用薄膜状绝缘粘接剂，例如事先将该薄膜状绝缘粘接剂贴付在半导体晶片的非形成电路面，由于与该半导体晶片一起进行切割处理，其结果等量的粘接剂贴付在切割的每个半导体芯片的背面。
在采用引线键合连接法的堆叠封装中，其中该引线键合连接法用作从半导体芯片引出外部连接引线的方法，如果使下层侧的第一半导体芯片比上层侧的第二半导体芯片还大，并使该第一半导体芯片的电极焊盘位于比第二半导体芯片还外侧的位置，则能够利用键合线将该第一半导体芯片的电极焊盘和衬底上的电极焊盘引线键合。
但是，根据层叠而成的半导体芯片的组合，存在着层叠配置相同大小的半导体芯片的情况。
在这种层叠方式中，通过引线键合法，将粘合在衬底上的第一半导体芯片的电极焊盘和衬底上的电极焊盘连接之后，利用绝缘粘接剂在该第一半导体芯片上粘接固定第二半导体芯片，然后通过引线键合法，连接该第二半导体芯片的电极焊盘和衬底上的电极焊盘。
根据这种粘接、连接结构，与下层侧的第一半导体芯片的电极焊盘连接的键合线有可能与上层侧的第二半导体芯片的底面等接触。因此，为了使与第一半导体芯片的电极焊盘连接的键合线不跟第二半导体芯片的底面等接触，提出了如下的建议，将与第一半导体芯片的电极焊盘连接的键合线，置入将第二半导体芯片粘合在第一半导体芯片上的绝缘粘接剂内(例如，参照专利文献1、2、3)。
在专利文献1所示的技术中，用绝缘粘接剂在第一半导体芯片上粘合上层半导体芯片时，将该绝缘粘接剂的厚度设定成比环顶(loop top)还厚的厚度，其中该环顶为与第一半导体芯片的电极焊盘连接的键合线的最上部。此时，将液状绝缘粘接剂供给到第一半导体芯片与上层的第二半导体芯片重叠区域的整个面之后，装载第二半导体芯片，并加热固化绝缘粘接剂。
在这种方法中，用绝缘粘接剂保持第一及第二半导体芯片之间的距离，使得键合线的环顶形状不变形。因此，该绝缘粘接剂的厚度需取充分大的值、即需充分厚。
然而，根据这种方法，难以控制供给到第一半导体芯片的液状绝缘粘接剂的厚度，而且难以控制第二半导体芯片和第一半导体芯片的平行度。若第二半导体芯片倾斜地配置在第一半导体芯片上，则利用键合线连接该第二半导体芯片的电极焊盘和衬底上的电极焊盘时，在该第二半导体芯片的电极焊盘和键合线之间会发生连接不良等情况。
而且，在专利文献2所示的技术中，在与第一半导体芯片连接的键合线和上层的第二半导体芯片之间，夹杂着聚酰亚胺类绝缘树脂层。即，事先在第二半导体芯片的背面，贴付两层结构的薄膜状管芯键合材料，该两层结构的管芯键合材料由起到分离作用的如聚酰亚胺类绝缘性树脂膜一样的、在100℃～200℃范围内塑性变形小的树脂层，以及起到粘接作用的环氧树脂等、通过加热流动性提高的树脂层构成。防止发生如下情况，将该第二半导体芯片装载在第一半导体芯片上时，由于将与第一半导体芯片的电极焊盘连接的键合线置入到所述流动性高的树脂层，并且抵接塑性变形小的树脂层，从而第二半导体芯片的背面与键合线接触。此外，为了将该键合线环埋入到流动性高的树脂层，边加热边层叠装载第二半导体芯片。
在此情况下存在的问题为，将第二半导体芯片层叠装载在第一半导体芯片上时，与第一半导体芯片连接的键合线环被上述两层结构的管芯键合材料按压。在充分提高了因加热而流动性高的树脂层的流动性的情况下，即使键合线环被其树脂层按压，键合线环的变形也很小。但是，在键合线环越过其树脂层而到达作为分离层的塑性变形小的树脂层的情况下，由于塑性变形小的树脂层坚固，所以键合线环易于变形。
而且，在流动性高的树脂层的流动性不充分的情况下，当键合线环被该树脂层按压而压入到该树脂层时，该键合线容易变形。若键合线发生变形，则相邻的键合线之间发生短路。尤其是，第一半导体芯片的电极焊盘的间距细微、或者在该下层的半导体芯片的中央部配置有电极焊盘一样的情况下，键合线之间容易发生短路。而且，若应力施加到键合线，且键合线发生变形，则应力集中到键合线和下层的半导体芯片之间的连接部，从而该连接部容易发生键合线的断线。
另一方面，即使在专利文献3所示的技术中，用管芯键合材料来粘接第二半导体芯片和第一半导体芯片时，与第一半导体芯片的电极焊盘连接的键合线也是以置入到管芯键合材料的一部分的方式构成。
为了在将第二半导体芯片层叠装载在第一半导体芯片上时，键合线能够充分地埋入到管芯键合材料，包括使管芯键合材料的粘度降低的工序。而且，用于层叠装载第二半导体芯片的管芯键合材料为，由加热时粘度不同的多个粘接层构成的薄膜状粘接剂，并且以与第一半导体芯片接触侧的粘接层为低粘度的方式配置管芯键合材料。事先在第二半导体芯片的背面侧贴附管芯键合材料。
在此情况下存在的问题为，与上述专利文献2所公开的技术一样，将第二半导体芯片层叠装载在第一半导体芯片上时，与第一半导体芯片连接的键合线发生变形，从而相邻的键合线之间容易发生短路，而且该键合线和第一半导体芯片之间的连接部上键合线容易发生断线。
专利文献1：JP特开平8-88316号公报
专利文献2：JP特开2002-222913号公报
专利文献3：JP特开2004-72009号公报
发明内容
发明所要解决的问题
本发明的目的在于，提供一种芯片层叠型半导体器件及其制造方法，在层叠配置了多个半导体芯片的结构中，能够抑制发生如下的情况，即，与下层侧的半导体芯片的电极焊盘连接的键合线发生变形，因该键合线的变形而导致该键合线断线，相邻键合线之间发生短路等，而且，能够将层叠的半导体芯片之间距离保持为恒定。
用于解决问题的方法
本发明的半导体器件包括：芯片装载构件；第一半导体芯片，其配置在所述芯片装载构件上；键合线，其与所述第一半导体芯片的电极焊盘连接；第一绝缘粘接剂，其选择性地覆盖所述电极焊盘和所述键合线之间的连接部；第二半导体芯片，其中中间隔着所述第一绝缘粘接剂而配置在所述第一半导体芯片上。
而且，本发明的半导体器件的制造方法包括：在芯片装载构件上配置第一半导体芯片的工序；将键合线连接到所述第一半导体芯片的电极焊盘的工序；利用第一绝缘粘接剂选择性地覆盖所述电极焊盘和所述键合线之间的连接部的工序；在所述第一半导体芯片上，中间隔着所述第一绝缘粘接剂配置第二半导体芯片的工序。
发明效果
根据本发明，由于利用第一绝缘粘接剂选择性地覆盖下层侧的第一半导体芯片的电极焊盘、以及与该电极焊盘连接的键合线的一部分，因此将上层侧的第二半导体芯片层叠装载在该第一半导体芯片上时，防止与第一半导体芯片的电极焊盘连接的键合线发生变形，且相邻的引线和引线之间不发生短路，更进一步地，在键合线和电极焊盘之间的连接部上，该键合线不发生断线。
而且，在第一半导体芯片上，以覆盖第一电极焊盘及第一引线的一部分的方式选择性地配置第一绝缘粘接剂，所以易于控制其覆盖的高度。由此，当将第二半导体芯片层叠装载在第一半导体芯片上时，能够通过该第一绝缘粘接剂将第一半导体芯片和第二半导体芯片之间的距离控制为恒定，而且能够使第二半导体芯片不发生倾斜地层叠配置在第一半导体芯片上。
由此，当对第二半导体芯片的电极焊盘进行引线键合时，不会发生连接不良及/或位置偏差。
从而，至少能够获得第一半导体芯片和第二半导体芯片的组合具有高灵活性的芯片层叠型半导体器件。
另外，本发明提供一种半导体器件，其特征在于，具有：芯片装载构件，第一半导体芯片，其配置在所述芯片装载构件上，键合线，其与所述第一半导体芯片的电极焊盘连接，第一绝缘粘接剂，其选择性地覆盖所述电极焊盘和所述键合线之间的连接部，第二绝缘粘接剂，其配置在所述第一绝缘粘接剂和所述第一半导体芯片上的未被所述第一绝缘粘接剂覆盖的部分的上表面上，第二半导体芯片，其隔着所述第二绝缘粘接剂而配置在所述第一半导体芯片上。
另外，本发明提供一种半导体器件，其特征在于，具有：芯片装载构件，第一半导体芯片，其配置在所述芯片装载构件上，键合线，其与所述第一半导体芯片的电极焊盘连接，第一绝缘粘接剂，其选择性地覆盖所述电极焊盘和所述键合线之间的连接部，第二绝缘粘接剂，其配置在所述第一半导体芯片上的未被所述第一绝缘粘接剂覆盖的部分的上表面上，并且局部配置为岛状或列状；第二半导体芯片，其隔着所述第二绝缘粘接剂而配置在所述第一半导体芯片上。
另外，本发明提供一种半导体器件，其特征在于，具有：芯片装载构件，第一半导体芯片，其配置在所述芯片装载构件上，键合线，其与所述第一半导体芯片的电极焊盘连接，第一绝缘粘接剂，其选择性地覆盖所述电极焊盘和所述键合线之间的连接部，第二半导体芯片，其隔着所述第一绝缘粘接剂而配置在所述第一半导体芯片上；在所述芯片装载构件上，对所述第一半导体芯片、所述第二半导体芯片、所述键合线及所述第一绝缘粘接剂实施了密封，并且，在所述第一半导体芯片和所述第二半导体芯片之间配置有树脂。
另外，本发明提供一种半导体器件的制造方法，其特征在于，包括：在芯片装载构件上配置第一半导体芯片的工序，将键合线连接到所述第一半导体芯片的电极焊盘的工序，利用第一绝缘粘接剂选择性地覆盖所述电极焊盘和所述键合线之间的连接部的工序，在所述第一绝缘粘接剂和所述第一半导体芯片上的未被所述第一绝缘粘接剂覆盖的部分的上表面上，配置第二绝缘粘接剂的工序；在所述第一半导体芯片上，隔着所述第二绝缘粘接剂而配置第二半导体芯片的工序。
另外，本发明提供一种半导体器件的制造方法，其特征在于，包括：在芯片装载构件上配置第一半导体芯片的工序，将键合线连接到所述第一半导体芯片的电极焊盘的工序，利用第一绝缘粘接剂选择性地覆盖所述电极焊盘和所述键合线之间的连接部的工序，使所述第一绝缘粘接剂成为半固化状态的工序，在所述第一半导体芯片上，隔着第二绝缘粘接剂而配置第二半导体芯片的工序，利用所述第二绝缘粘接剂粘合所述第一半导体芯片和所述第二半导体芯片的工序。
另外，本发明提供一种半导体器件的制造方法，其特征在于，包括：在芯片装载构件上配置第一半导体芯片的工序，将键合线连接到所述第一半导体芯片的电极焊盘的工序，利用第一绝缘粘接剂选择性地覆盖所述电极焊盘和所述键合线之间的连接部的工序，在所述第一半导体芯片上，隔着所述第一绝缘粘接剂而配置第二半导体芯片的工序，在所述芯片装载构件上，利用树脂密封所述第一半导体芯片、所述第二半导体芯片、所述键合线及所述第一绝缘粘接剂，并在所述第一半导体芯片、所述第二半导体芯片之间也配置所述树脂的工序。
附图说明
图1是表示本发明的第一实施例的芯片层叠型半导体器件的剖视图。
图2是表示本发明的第二实施例的芯片层叠型半导体器件的剖视图。
图3是表示本发明的第三实施例的芯片层叠型半导体器件的剖视图。
图4是表示本发明的第四实施例的芯片层叠型半导体器件的剖视图。
图5是表示本发明的第四实施例的芯片层叠型半导体器件的变形例的剖视图。
图6是表示本发明的第五实施例的芯片层叠型半导体器件的剖视图。
图7是表示本发明的第六实施例的芯片层叠型半导体器件的剖视图。
图8是表示本发明的第七实施例的芯片层叠型半导体器件的剖视图。
图9A及图9B是表示本发明的第八实施例的芯片层叠型半导体器件的剖视图。
图10A、图10B及图10C是表示两个半导体芯片的层叠方式的示意图。
图11A、图11B、图11C及图11D是用于说明绝缘粘接剂的粘附方式的俯视图(其一)。
图12A、图12B及图12C是用于说明绝缘粘接剂的粘附方式的俯视图(其二)。
图13A、图13B、图13C、图13D及图13E是表示本发明的第九实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其一)。
图14F、图14G、图14H及图14I是表示本发明的第九实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其二)。
图15A、图15B、图15C及图15D是表示向半导体芯片背面粘附绝缘粘接剂的粘附方法的一个例子的工序剖视图。
图16A、图16B、图16C、图16D及图16E是表示本发明的第十实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其一)。
图17F、图17G、图17H、图17I及图17J是表示本发明的第十实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其二)。
图18A、图18B、图18C、图18D及图18E是表示本发明的第十一实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其一)。
图19F、图19G、图19H及图19I是表示本发明的第十一实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其二)。
图20是表示本发明的第十二实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其一)。
图21是表示本发明的第十二实施例的芯片层叠型半导体器件的制造方法的工序剖视图(其二)。
附图标记说明：
11  衬底
21、22  半导体元件(半导体芯片)
21E、22E  电极焊盘
31、32、33  绝缘粘接剂
36、37  键合线
41  密封用树脂
46  外部连接用端子
51  粘接剂
61  喷嘴
70  引线框架
71  管芯台面
具体实施方式
下面，用实施例详细说明本发明的芯片层叠型半导体器件及其制造方法。
(第一实施例)
用图1来说明本发明的芯片层叠型半导体器件的第一实施例。
本实施例的半导体器件110具有：作为芯片装载构件的衬底11；下层侧的第一半导体芯片21，其装载在该衬底11的一侧的主面(上表面)上；以及上层侧的第二半导体芯片22，其中间隔着绝缘粘接剂而层叠在该第一半导体芯片21上。
而且，还具有：键合线36，其连接第一半导体芯片21的电极焊盘21E和所述衬底11的电极焊盘12；以及键合线37，其连接第二半导体芯片22的电极焊盘22E和衬底11的电极焊盘13。
而且，用密封用树脂41密封所述半导体芯片21、22以及键合线36、37等。
另一方面，在所述衬底11的另一侧的主面(下表面)，配置了作为外部连接用端子46的多个焊球。
在此，所述衬底11将玻璃-环氧、玻璃-BT(bismaleimide triazine：双马来酰亚胺三嗪)或者聚酰亚胺等有机材料绝缘性树脂、或者陶瓷、玻璃等无机材料作为基体材料，按照需要在其单面或双面、或者以多层配线层结构，配置由铜(Cu)等构成的配线层，在所述一侧的主面配置电极焊盘12、13，而且在另外一侧的主面配置外部连接端子46的配置用焊盘(未图示)。该衬底11也被称作配线衬底、***构件(interposer)等。
而且，所述第一半导体芯片21及第二半导体芯片22分别应用了所谓的晶片加工工艺，并且在硅(Si)或者砷化镓(GaAs)等半导体衬底的一侧的主面上形成电路，该电路包括晶体管等有源元件、电容器等无源元件以及连接这些元件的配线层，而且配置在各自表面的电极焊盘21E、22E由以铝(Al)或铜(Cu)作为主体的金属形成。
而且，该第一半导体芯片21由粘接剂51粘合在所述衬底11上，其中该粘接剂51包括：由环氧树脂构成的绝缘性树脂，或者由含有银(Ag)等金属粒子的环氧树脂构成的导电性树脂。
而且，所述键合线36、37由金(Au)线、铝(Al)线或者铜(Cu)线构成，并且通过公知的引线键合法来连接。
而且，应用了环氧类树脂作为所述密封用树脂41。
此外，所述外部连接端子46不仅限于焊球等突起状电极，还可以应用平板状电极。
作为本实施例的半导体器件110所具有的特征性结构，利用第一绝缘粘接剂31选择性地覆盖所述第一半导体芯片21的电极焊盘21E的外露部以及键合线36的与该电极焊盘21E连接的一部分、即，至少位于该第一半导体芯片21上的部分。
而且，所述第二半导体芯片22由第二绝缘粘接剂32粘合在该第一半导体芯片21上，该第二绝缘粘接剂32覆盖配置在第一半导体芯片21上及第一绝缘粘接剂31上。
此外，第一绝缘粘接剂31及第二绝缘粘接剂32是环氧树脂、聚酰亚胺树脂或者丙烯酸树脂等的、具有热固化性或热塑性的树脂粘接剂。
而且，该第一绝缘粘接剂31及第二绝缘粘接剂32也可以分别具有不同的物理性能。
根据这种方式，利用第一绝缘粘接剂31选择性地覆盖所述电极焊盘21E及第一键合线36的一部分，并将第二半导体芯片22中间隔着第二绝缘粘接剂32而装载到第一半导体芯片21上时，该第二半导体芯片22和所述第一键合线36之间不产生接触。
而且，能够防止因第一键合线36变形而导致第一键合线36相互之间发生短路，进一步能够防止在与电极焊盘21E的接触部上该第一键合线36发生断线。
而且，在第一半导体芯片21上，以覆盖电极焊盘21E上部及第一键合线36的一部分的方式配置所述第一绝缘粘接剂31，因此在进行这种覆盖处理时，易于控制该第一绝缘粘接剂31的高度(厚度)。即，当在该第一半导体芯片21上层叠并装载第二半导体芯片22时，由于存在进行过高度控制的第一绝缘粘接剂31，从而能够将该第一半导体芯片21和第二半导体芯片22之间的距离固定，并层叠配置该第一半导体芯片21和第二半导体芯片22。
从而，在第一半导体芯片21上，中间隔着第二绝缘粘接剂32装载并粘合第二半导体芯片22时，能够使该第二半导体芯片22不发生倾斜，而使第一半导体芯片21的表面和第二半导体芯片22的表面平行，其中该第二绝缘粘接剂32是以覆盖第一绝缘粘接剂31上部的方式配置的。
由此，该第二半导体芯片22的电极焊盘22E上连接第二键合线37时，能够防止发生连接不良及/或位置偏差。
从而，能够将所述第一半导体芯片21的电极焊盘21E配置在与第二半导体芯片22重叠的区域。即，第二半导体芯片22的大小不由第一半导体芯片21的电极焊盘21E的位置限制，该第一半导体芯片21和第二半导体芯片22的组合具有高灵活性。
(第二实施例)
用图2说明本发明的芯片层叠型半导体器件的第二实施例。
本实施例的半导体器件120具有与所述第一实施例的半导体器件110相同结构，但是，特别地在第一绝缘粘接剂31部和第二绝缘粘接剂32部的结构上具有特点，其中，该第一绝缘粘接剂31部和第二绝缘粘接剂32部粘接下层侧的第一半导体芯片21和装载在该第一半导体芯片21上的上层侧的第二半导体元件22。
即，作为本实施例的半导体器件120所具有的特征性结构，利用第一绝缘粘接剂31选择性地覆盖，所述第一半导体芯片21的电极焊盘21E的外露部以及键合线36的与该电极焊盘21E连接的一部分、即至少位于该第一半导体芯片21上的部分，同时，没有被该第一绝缘粘接剂31覆盖的第一半导体芯片21表面区域被第二绝缘粘接剂32覆盖。
以使该第一绝缘粘接剂31及第二绝缘粘接剂32在相同高度上或者第二绝缘粘接剂32稍高(厚)一些的方式，设定该第二绝缘粘接剂32的覆盖量。
而且，所述第二半导体芯片22被该第一绝缘粘接剂31及第二绝缘粘接剂32粘合在该第一半导体芯片21上。
此外，第一绝缘粘接剂31及第二绝缘粘接剂32是环氧树脂、聚酰亚胺树脂或者丙烯酸树脂等的、具有热固化性或热塑性的树脂粘接剂。
而且，该第一绝缘粘接剂31及第二绝缘粘接剂32也可以分别具有不同物理性能。
根据这种方式，与所述第一实施例一样，利用第一绝缘粘接剂31选择性地覆盖电极焊盘21E及第一键合线36的一部分，将第二半导体芯片22中间隔着第二绝缘粘接剂32装载到第一半导体芯片21上时，不会产生该第二半导体芯片22和所述第一键合线36的接触。
而且，能够防止因第一键合线36变形而导致第一键合线36相互之间发生短路，进一步能够防止在与电极焊盘21E的接触部上该第一键合线36发生断线。
而且，与所述第一实施例同样地，在第一半导体芯片21上，以选择性地覆盖电极焊盘21E上部及第一键合线36的一部分的方式配置所述第一绝缘粘接剂31，因此在进行这种覆盖处理时，易于控制该第一绝缘粘接剂31的高度(厚度)。即，当在该第一半导体芯片21上层叠并装载第二半导体芯片22时，由于存在进行过高度控制的第一绝缘粘接剂31，从而能够使该第一半导体芯片21和第二半导体芯片22之间的距离固定，并层叠配置该第一半导体芯片21和第二半导体芯片22。
从而，中间隔着第二绝缘粘接剂32装载并粘合第二半导体芯片22时，能够使该第二半导体芯片22不发生倾斜，而使第一半导体芯片21的表面和第二半导体芯片22的表面平行，其中该第二绝缘粘接剂32是以覆盖第一半导体芯片21表面的方式配置的。
更进一步，由第一绝缘粘接剂31及第二绝缘粘接剂32粘合第一半导体芯片21和第二半导体芯片22，其中该第二绝缘粘接剂32以具有与该第一绝缘粘接剂31相同高度(厚度)的方式配置。
从而，与所述第一实施例所示的结构相比，能够降低第二半导体芯片22的装载高度，从而能够使整个半导体器件120的厚度变薄地构成。
即使在这种结构中，与第一实施例一样，也能够将所述第一半导体芯片21的电极焊盘21E配置在与第二半导体芯片22重叠的区域。即，该第二半导体芯片22的大小不由第一半导体芯片21的电极焊盘21E的位置限制，该第一半导体芯片21和第二半导体芯片22的组合具有高灵活性。
(第三实施例)
用图3说明本发明的芯片层叠型半导体器件的第三实施例。
本实施例的半导体器件130具有与所述第二实施例的半导体器件120相同的结构，但是特别地，在第一绝缘粘接剂31部的结构上具有特点，其中，该第一绝缘粘接剂31部用于进行下层侧的第一半导体芯片21和装载在该第一半导体芯片21上的上层侧的第二半导体元件22的粘接。
即，作为本实施例的半导体器件130所具有的特征性结构，利用第一绝缘粘接剂31选择性地覆盖所述第一半导体芯片21的电极焊盘21E的外露部、与该电极焊盘21E连接的键合线36、还有与该键合线36的另一端连接的衬底11上的电极焊盘12，同时，利用第二绝缘粘接剂32覆盖没有被该第一绝缘粘接剂31覆盖的第一半导体芯片21表面。
以使该第一绝缘粘接剂31及第二绝缘粘接剂32的高度为相同的高度的方式，设定该第二绝缘粘接剂32的覆盖量。
而且，所述第二半导体芯片22被该第一绝缘粘接剂31及第二绝缘粘接剂32粘接并粘合在该第一半导体芯片21上。
此外，第一绝缘粘接剂31及第二绝缘粘接剂32是环氧树脂、聚酰亚胺树脂或者丙烯酸树脂等的、具有热固化性或热塑性的树脂粘接剂。
而且，该第一绝缘粘接剂31及第二绝缘粘接剂32也可以分别具有不同的物理性能。
根据这种方式，与所述第一实施例及第二实施例一样，利用第一绝缘粘接剂31选择性地覆盖第一半导体芯片21的电极焊盘21E及整个第一键合线36的延伸部分，将第二半导体芯片22中间隔着第二绝缘粘接剂32装载到半导体芯片21上时，该第二半导体芯片22和所述第一键合线36之间不会产生接触。
进一步，由于利用第一绝缘粘接剂31覆盖该键合线36的整个延伸部分，因此该键合线36一体地粘合在第一半导体芯片21及衬底1，从而能够更有效地防止其变形及/或断线。
而且，根据这种结构，在引出及延伸键合线36的方向上的第一半导体芯片21的侧面被第一绝缘粘接剂31覆盖，其结果，该第一半导体芯片21粘合在衬底11的程度由该第一绝缘粘接剂31加强。
从而，在该半导体器件130的制造工序中、或者在该半导体器件130实际工作时等，即使在第一半导体芯片21和衬底11之间的应力集中的情况下，也能够防止该第一半导体芯片21和衬底11之间的剥离，所以半导体器件130具有高可靠性。
而且，与所述第二实施例一样地，在第一半导体芯片21上，以覆盖电极焊盘21E上部及第一键合线36的方式配置所述第一绝缘粘接剂31，由此，在进行这种覆盖处理时，易于控制该第一绝缘粘接剂31的高度(厚度)。
即，当在该第一半导体芯片21上层叠并装载第二半导体芯片22时，由于存在进行过高度控制的第一绝缘粘接剂31，从而能够使该第一半导体芯片21和第二半导体芯片22之间的距离固定，并层叠配置该第一半导体芯片21和第二半导体芯片22。
从而，中间隔着配置在第一半导体芯片21上的第二绝缘粘接剂32，装载并粘合第二半导体芯片22时，能够使该第二半导体芯片22不发生倾斜，而使第一半导体芯片21的表面和第二半导体芯片22的表面平行。
更进一步，由第一绝缘粘接剂31及第二绝缘粘接剂32，粘合第一半导体芯片21和第二半导体芯片22，其中该第二绝缘粘接剂32是以与该第一绝缘粘接剂31具有相同的高度(厚度)的方式配置的。
从而，与所述第一实施例所示的结构相比，能够降低第二半导体芯片22的装载高度，能够使整个半导体器件130的厚度变薄地构成。
在这种结构中，与所述第一实施例及第二实施例一样地，能够将所述第一半导体芯片21的电极焊盘21E配置在与第二半导体芯片22重叠的区域。
即，该第二半导体芯片22的大小不由第一半导体芯片21的电极焊盘21E的位置限制，该第一半导体芯片21和第二半导体芯片22具有高的组合上的灵活性。
(第四实施例)
用图4说明本发明的芯片层叠型半导体器件的第四实施例。
本实施例的半导体器件140具有与所述第二实施例的半导体器件120相同的结构，但是特别地，在第二绝缘粘接剂32部的结构上具有特点，其中该第二绝缘粘接剂32部粘接下层侧的第一半导体芯片21和装载在该第一半导体芯片21上的上层侧的第二半导体元件22。
即，作为图4所示的半导体器件140的特征性结构，第二绝缘粘接剂32中含有由绝缘材料的粒子构成的填料(filler)330。
该填料330由绝缘材料的粒子形成，其中该绝缘材料由氧化铝(alumina)、氧化硅(silica)、氧化镁、氮化硅、氮化硼或氮化铝等无机材料、或者丙烯酸类树脂、聚酰亚胺类树脂或橡胶类树脂等的有机材料等构成，并且该填料330的最大外形尺寸(若为球状，则指直径)成为比键合线36还大的值，而且该填料330包含在第二绝缘粘接剂32中。
这样，根据使第二绝缘粘接剂32含有填料330的方式，不但具有与所述第二实施例相同的效果，而且还具有如下效果，即，将第二半导体芯片22层叠装载在第一半导体芯片21上时，能够通过使该填料330分散含有在第二绝缘粘接剂32中，规定第一半导体芯片21和第二半导体芯片22之间的距离。
而且，能够平行地配置该第一半导体芯片21和第二半导体芯片22。因此，能够防止向第二半导体芯片22上的电极焊盘24连接键合线37时发生连接不良及/或位置偏差。
而且，在第一半导体芯片21上，当第一电极焊盘21E配置在半导体芯片的中央部分时、或者将其仅配置在该半导体芯片21的一个边缘部分时等，仅第一绝缘粘接剂31难于以与第一半导体芯片21平行的方式支撑第二半导体芯片22的情况下，也能够通过使第二绝缘粘接剂21含有填料330，以与该第二半导体芯片22并行的方式支撑。
而且，在第二半导体芯片22的厚度例如薄到50μm以下等的情况下，当将第二半导体芯片22层叠配置在第一半导体芯片21上时，因第二半导体芯片22容易弯曲变形而起到有效作用。
而且，通过利用具有弹性的有机材料形成该填料330，将第二半导体芯片22层叠并装载在第一半导体芯片21上时，能够减少因施加在该第二半导体芯片22上的负荷而使形成在第一半导体芯片21上的功能部受到的压力，从而能够抑制基于该功能部的断线等发生工作不良。
从而，能够形成这样一种芯片层叠型半导体器件：将第一半导体芯片21的电极焊盘21E配置在与第二半导体芯片22重叠的区域，而且第一半导体芯片21和第二半导体芯片22的组合的灵活性提高，可靠性高而且更薄。
(第四实施例的变形例)
用图5说明本发明的芯片层叠型半导体器件的所述第四实施例的变形例。
本变形例的半导体器件145具有与第一实施例的半导体器件110相同的基本结构，但是特别地，在第二绝缘粘接剂32部的结构上具有特点，其中，该第二绝缘粘接剂32部粘接下层侧的第一半导体芯片21和装载在该第一半导体芯片21上的上层侧的第二半导体元件22。
即，作为图5所示的半导体器件145的特征性结构，在第二绝缘粘接剂32中含有由绝缘材料的粒子构成的填料340。
该填料340不同于所述第四实施例的填料330，其最大外形尺寸(若为球状，则指直径)设定为比键合线36的直径还大，且更进一步成为比第一绝缘粘接剂层31的厚度还大的尺寸，并且其包含在第二绝缘粘接剂32中。
即使是这种方式，与所述实施例一样地，发挥保持第二半导体芯片22平行等的效果。
(第五实施例)
用图6说明本发明的芯片层叠型半导体器件的第五实施例。
本实施例的半导体器件150具有与所述第二实施例的半导体器件120相同的结构，但是特别地，在下层侧的第一半导体芯片21和上层侧的第二半导体元件22之间的接合部的结构上具有特征，其中该第二半导体元件22装载在该第一半导体芯片21上。
即，作为该半导体器件150所具有的特征性结构，利用第一绝缘粘接剂31选择性地覆盖所述第一半导体芯片21的电极焊盘21E的外露部以及键合线36的与该电极焊盘21E连接的一部分，而利用密封用树脂41覆盖用该第一绝缘粘接剂31没有覆盖的第一半导体芯片21表面区域。
而且，第二半导体芯片22被密封用树脂41粘合在第一半导体芯片21上，其中该密封用树脂41容置于第一绝缘粘接剂31及容纳在第一半导体芯片21第二半导体芯片22之间。
根据这种方式，不但具有与所述第二实施例相同的效果，而且还具有如下的效果，即，由于利用密封用树脂41覆盖第二半导体芯片22的除了与第一绝缘粘接剂31接触的部分以外的、包括上表面及底面的外露部的整体，所以能够减小该第二半导体芯片22的上表面及背面所产生的应力差。
根据这种结构，能够防止该第二半导体芯片22的上表面部分与密封用树脂41之间发生的剥离现象，该剥离现象由在半导体芯片的上表面及背面所产生的应力差引起。
而且，在该第二半导体芯片22的厚度是薄为50μm左右时，能够防止由发生在其上表面及背面的应力差导致的该第二半导体芯片22的破裂。
而且，通过不应用所述第二实施例所示的半导体器件120中的第二绝缘粘接剂32，能够减少所构成的构件数目及制造工序数目，从而能够以更低的成本制造该半导体器件150。
此外，与所述第二实施例一样地，在第一半导体芯片21上，以选择性地覆盖电极焊盘21E上部及第一键合线36的方式配置所述第一绝缘粘接剂31，由此，在进行这种覆盖处理时，易于控制该第一绝缘粘接剂31的高度(厚度)。
即，当在该第一半导体芯片21上层叠并装载第二半导体芯片22时，由于存在进行过高度控制的第一绝缘粘接剂31，所以能够使该第一半导体芯片21和第二半导体芯片22之间的距离固定，并层叠配置该第一半导体芯片21和第二半导体芯片22。
从而，中间隔着在第一半导体芯片21上且容置于其与第二半导体芯片22之间的密封用树脂41，装载并粘合第二半导体芯片22时，能够使该第二半导体芯片22不发生倾斜，而使第一半导体芯片21的表面和第二半导体芯片22的表面平行。
从而，能够以更低成本获得这样一种芯片层叠型半导体器件，即，将第一半导体芯片21的电极焊盘21E配置在与第二半导体芯片22重叠的区域，第一半导体芯片21和第二半导体芯片22的组合具有高的灵活性、可靠性高而且更薄。
(第六实施例)
用图7说明本发明的芯片层叠型半导体器件的第六实施例。
本变形例的半导体器件160具有与所述第二实施例的半导体器件120相同的基本结构，但是特别地，在第二绝缘粘接剂32部的结构上具有特点，该第二绝缘粘接剂32部粘接下层侧的第一半导体芯片21和装载在该第一半导体芯片21上的上层侧的第二半导体元件22。
即，作为该半导体器件160所具有的特征性结构，利用第一绝缘粘接剂31选择性地覆盖所述第一半导体芯片21的电极焊盘21E的外露部以及键合线36的与该电极焊盘21E连接的一部分，同时，在没有被该第一绝缘粘接剂31覆盖的第一半导体芯片21表面区域，局部地以岛状配置第二绝缘粘接剂32。
而且，第二半导体芯片22被第一绝缘粘接剂31、第二绝缘粘接剂32及注入并容置于第一半导体芯片21和第二半导体芯片22之间的密封用树脂41粘合在第一半导体芯片21上。
根据这种方式，具有与所述第二实施例相同的效果，而且利用密封用树脂41覆盖第二半导体芯片22的除了与第一绝缘粘接剂31及第二绝缘粘接剂32接触的部分以外的、包括上表面及底面的外露部的整体。因此，能够减小在该第二半导体芯片22的上表面及背面所产生的应力差。
而且，根据这种结构，能够防止在该第二半导体芯片22的上表面部分与密封用树脂41之间发生的剥离现象，该剥离现象由发生在半导体芯片的上表面及背面的应力差引起。
而且，在该第二半导体芯片22的厚度薄到50μm左右时，能够防止因发生在其上表面及背面的应力差而导致该第二半导体芯片22的破裂。
进一步地，利用第一绝缘粘接剂31及第二绝缘粘接剂32粘合第一半导体芯片21和第二半导体芯片22，当向该第一半导体芯片21和第二半导体芯片22之间充填密封用树脂41时，能够抑制因该密封用树脂41的充填中产生的应力而导致第一半导体芯片21和第二半导体芯片22之间发生剥离。
此外，与所述第五实施例一样地，在第一半导体芯片21上，以选择性地覆盖第一电极焊盘21E上部及第一键合线36的方式配置所述第一绝缘粘接剂31，由此，在进行这种覆盖处理时，易于控制该第一绝缘粘接剂31的高度(厚度)。
即，当在该第一半导体芯片21上层叠并装载第二半导体芯片22时，由于存在进行过高度控制的第一绝缘粘接剂31，所以能够使该第一半导体芯片21和第二半导体芯片22之间的距离固定来层叠配置该第一半导体芯片21和第二半导体芯片22。
从而，中间隔着覆盖在第一半导体芯片21上的第二绝缘粘接剂32及密封用树脂41，装载并粘合第二半导体芯片22时，能够使该第二半导体芯片22不发生倾斜，而使第一半导体芯片21的表面和第二半导体芯片22的表面平行。
从而，能够以更低成本获得这样一种芯片层叠型半导体器件，即，能够将第一半导体芯片21的电极焊盘21E配置在与第二半导体芯片22重叠的区域，而且第一半导体芯片21和第二半导体芯片22的组合具有高的灵活性、可靠性高且更薄。
(第七实施例)
用图8说明本发明的芯片层叠型半导体器件的第七实施例。
本实施例的半导体器件170应用了作为芯片装载构件的引线框架70。
即，本实施例的半导体器件170具有：作为芯片装载构件及引线引出构件的引线框架70；装载在该引线框架70的管芯台面(die stage)71上的下层侧的第一半导体芯片21；中间隔着绝缘粘接剂层叠在该第一半导体芯片21上的上层侧的第二半导体芯片22。
而且，还具有：键合线36，其连接第一半导体芯片21的电极焊盘21E和引线框架70的内部引线部72；键合线37，其连接第二半导体芯片22的电极焊盘22E和引线框架的内部引线部72。
而且，利用密封用树脂41密封所述半导体芯片21、22、键合线36、37及引线框架70等，并将所述内部引线的另一端的外部引线73设定为外部连接端子。
此外，第一半导体芯片21利用粘接剂51而粘合在所述管芯台面71上面，该粘接剂51由绝缘性树脂或者导电性树脂构成，其中，该绝缘性树脂由环氧树脂构成，该导电性树脂由含有银(Ag)等金属粒子的环氧树脂构成。
而且，所述键合线36、37由金(Au)线、铝(Al)线或者铜(Cu)线构成，并且通过公知的引线键合法连接。
更进一步，应用了环氧类树脂作为所述密封用树脂41。
作为具有这种结构的本实施例的半导体器件170所具有的特征性结构，由第一绝缘粘接剂31选择性地覆盖所述第一半导体芯片21的电极焊盘21E的外露部、以及键合线36的与该电极焊盘21E连接的一部分、即至少位于该第一半导体芯片21上的部分，同时，由第二绝缘粘接剂32覆盖没有被该第一绝缘粘接剂31覆盖的第一半导体芯片21表面。
以使该第一绝缘粘接剂31及第二绝缘粘接剂32的高度成为相等的高度的方式，设定该第二绝缘粘接剂32的覆盖量。
而且，所述第二半导体芯片22被该第一绝缘粘接剂31及第二绝缘粘接剂32粘接、固定在该第一半导体芯片21上。
此外，第一绝缘粘接剂31及第二绝缘粘接剂32是环氧树脂、聚酰亚胺树脂或者丙烯酸树脂等的、具有热固化性或热塑性的树脂粘接剂。
而且，该第一绝缘粘接剂31和第二绝缘粘接剂32也可以分别具有不同的物理性能。
根据这种方式，与所述第二实施例一样，利用第一绝缘粘接剂31选择性地覆盖电极焊盘23及第一键合线36的一部分，所以将第二半导体芯片22中间隔着第二绝缘粘接剂32装载到第一半导体芯片21上时，该第二半导体芯片22和所述第一键合线36不会产生接触。
进一步地，能够防止因第一键合线36变形而导致第一键合线36相互之间发生短路，还能够防止在与电极焊盘23的接触部上该第一键合线36中发生断线。
而且，与所述第二实施例一样，在第一半导体芯片21上，以选择性地覆盖电极焊盘21E上部及第一键合线36的一部分的方式配置所述第一绝缘粘接剂31，因此在进行这种覆盖处理时，易于控制该第一绝缘粘接剂31的高度(厚度)。
由此，当在该第一半导体芯片21上层叠并装载第二半导体芯片22时，由于存在进行过高度控制的第一绝缘粘接剂31，所以能够使该第一半导体芯片21和第二半导体芯片22之间的距离固定。
即，在第一半导体芯片21上，中间隔着第一绝缘粘接剂32而装载并粘合第二半导体芯片22时，能够以不发生倾斜的方式层叠并配置该第二半导体芯片22。
更进一步，与所述第二实施例一样，由第一绝缘粘接剂31及第二绝缘粘接剂32粘合第一半导体芯片21和第二半导体芯片22，其中该第二绝缘粘接剂32是以与该第一绝缘粘接剂31相同的高度(厚度)来配置的。
从而，与所述第一实施例所示的结构相比，能够降低第二半导体芯片22的装载高度，并且能够使整个半导体器件170的厚度变薄而构成。
更进一步，以低成本地获得这样一种芯片层叠型半导体器件，即能够将第一半导体芯片21的电极焊盘21E配置在与第二半导体芯片22重叠的区域，而且第一半导体芯片21和第二半导体芯片22的组合具有高灵活性，可靠性高且更薄。
(第八实施例)
用图9A及图9B说明本发明的芯片层叠型半导体器件的第八实施例。
本实施例的芯片层叠型半导体器件180具有与第一实施例至第六实施例的半导体器件相同的基本结构，但是如图9A所示那样被层叠的半导体芯片具有如下结构，即在其表面的大致中央部分以直线状配置有多个电极焊盘。
即，作为本实施例的该半导体器件180所具有的特征性结构，如图9(B)所示地，半导体芯片21及半导体芯片22的多个电极焊盘21E(22E)以直线状配置在该半导体芯片21、22各自表面的大致中央部分。
从而，从该电极焊盘21E(22E)引出并与衬底11上的电极焊盘连接的键合线36(37)与前述实施例所示的结构相比其长度长。
这种长的键合线容易产生变形、断线或者与其它键合线的接触等。
因此，利用第一绝缘粘接剂31选择性地覆盖所述第一半导体芯片21的电极焊盘21E的外露部、以及键合线36的与该电极焊盘21E连接的一部分即至少位于该第一半导体芯片21上的部分。
而且，利用第二绝缘粘接剂32覆盖该键合线36的位于该第一半导体芯片21上的剩余部分。该第二绝缘粘接剂32也覆盖配置在第一绝缘粘接剂31上。
而且，所述第二半导体芯片22由该第二绝缘粘接剂32粘合在第一半导体芯片21上，其中该第二绝缘粘接剂32是以覆盖第一半导体芯片21上部及第一绝缘粘接剂31上部的方式配置的。
进一步地，利用第三绝缘粘接剂33选择性地覆盖该第二半导体芯片22的电极焊盘22E的外露部、以及键合线37的与该电极焊盘22E连接的一部分即至少位于该第二半导体芯片22上的部分。
此外，第一绝缘粘接剂31、第二绝缘粘接剂32及第三绝缘粘接剂33是环氧树脂、聚酰亚胺树脂或者丙烯酸树脂等、具有热固化性或热塑性的树脂粘接剂。
而且，该第一绝缘粘接剂31、第二绝缘粘接剂32及第三绝缘粘接剂33也可以分别具有不同的物理性能。
根据这种本实施例的半导体器件180的方式，即使在采用将电极焊盘配置在中央部分的半导体芯片的情况下，也能够容易地构成芯片层叠型半导体器件。
而且，在第二芯片上，利用第三绝缘粘接剂33覆盖并固定第二键合线37的一部分，其中该第二键合线37与层叠的第二芯片连接，当由密封用树脂41密封时，能够防止因密封用树脂41的流动而引起的该第二键合线37的变形，从而能够防止相邻的键合线之间相互接触。
作为本实施例的半导体器件180的其它特征性结构，在所述电极焊盘21E、22E上配置有凸块(bump)27、28，而且对于键合线与所对应的该凸块27、28实施有针脚式键合(stitch bonding)。
由金、铜、金合金或者铜合金等金属形成该凸块27、28，而且，针脚式键合将与所述衬底上的电极12、13的连接设定为第一键合，而将与凸块27、28的连接设定为第二键合。这种键合方式称作反向键合(reverse bonding)法。这样地，事先在电极焊盘上形成凸块，通过反向键合法进行引线连接，从而能够降低引线环(wire 1oop)的高度，进而能够实现半导体器件的薄型结构。
还有，由于通过凸块连接电极焊盘和键合引线，所以能够提高键合引线的连接强度。
而且，由于该凸块起到作为间隔物的功能，所以能够防止因引线环下垂而导致与芯片的半导体芯片的电路面以及/或者半导体芯片的角部等接触。
根据需要也能够将这种反向键合法应用到所述实施例的任何一个。
在此，图10A、图10B及图10C示出了，所述第一实施例至第八实施例所示的、本发明的芯片层叠型半导体器件的两个半导体芯片21、22的层叠方式。
装载在芯片装载构件11或者管芯台面71上的第一半导体芯片21和层叠配置在该第一半导体芯片21上的第二半导体芯片22，能够根据两个半导体芯片各自的形状及尺寸采用各种层叠形式。
图10A示出了，在下层侧的第一半导体芯片21与上层侧的第二半导体芯片22的大小相同情况下，键合线的引出方式。
在这种结构中，将第一键合线36连接第一半导体芯片21，将第二键合线37连接第二半导体芯片22。
如此地，在上层侧的第二半导体芯片22与下层侧的第一半导体芯片21的大小相同的情况下，能够构成堆叠封装型半导体器件。
图10B示出了，在所层叠的第一半导体芯片21和第二半导体芯片22具有不同外形尺寸的情况下，键合线的引出方式。
在这种结构中，在图面的上下方向上，第一半导体芯片21比第二半导体芯片22大，另一方面，在图面的左右方向上，第二半导体芯片22比第一半导体芯片21大。在这种结构中，第一键合线36与第一半导体芯片21连接，第二键合线37与第二半导体芯片22连接。
此时，以所谓的交错状配置第一半导体芯片21的电极焊盘21E。从而，与该交错排列对应地引出与该电极焊盘21E连接的键合线36。
如此地，在下层侧的第一半导体芯片21与上层侧的第二半导体芯片22的大小不同的情况下，能够构成堆叠封装型半导体器件。
而且，在采用了交错配置的半导体芯片的情况下，第一键合线36的间隔变得微细，从而第一键合线36变形时容易发生短路，但是，根据本发明，如所述第一实施例至第八实施例所述地，能够防止键合线之间发生短路。
图10C示出了，在第一半导体芯片21和第二半导体芯片22具有不同外形尺寸情况下的其它例子。与第一半导体芯片21相比，配置在该第一半导体芯片21上的第二半导体芯片22在纵向及横向上的尺寸都更大。
第一键合线36连接在第一半导体芯片21上，第二键合线37连接在第二半导体芯片22上。
虚线所示的第一半导体芯片21的电极焊盘21E的位置配置在该第一半导体芯片21的边缘部内侧，并且第一键合线36的长度比第二键合线37的长度长。
如此地，根据本发明，即使在上层侧的第二半导体芯片22比下层侧的第一半导体芯片21大的情况下，也能够构成堆叠封装型半导体器件。
而且，在第一电极焊盘配置在半导体芯片的边缘部内侧的半导体芯片的情况下，向第一半导体芯片21连接的键合线36的长度变长，所以易发生变形或者短路，但是，如第一实施例至第八实施例所述地，能够防止发生短路。
而且，即使在第一实施例至第八实施例所示的、任意一个本发明的芯片层叠型半导体器件，当制造半导体器件时，在向第一半导体芯片的第一电极焊盘引线键合第一键合线之后，用第一绝缘粘接剂覆盖第一电极焊盘及第一键合线的至少一部分。
用该第一绝缘粘接剂覆盖第一电极焊盘及第一键合线，从而具有如下的效果，在制造半导体器件的时候，当将第二半导体芯片层叠并装载在第一半导体芯片上时，能够防止与第一电极焊盘连接的第一键合线接触到第二半导体芯片的底面，而且能够防止因第一键合线变形而导致第一键合线之间发生短路、或者在与第一电极焊盘的连接部上发生断线。
而且，由于在第一半导体芯片上，以局部地覆盖第一电极焊盘及第一键合线一部分的方式配置该第一绝缘粘接剂，所以在覆盖第一键合线时，控制要配置第一绝缘粘接剂的部分的高度变得容易。由此，在第一半导体芯片上层叠配置第二半导体芯片时，通过进行过该高度控制的第一绝缘粘接剂的配置部分，能够将第一半导体芯片和第二半导体芯片之间的距离控制为一定不变。即，能够使第二半导体芯片不产生倾斜，而层叠配置在第一半导体芯片上。由此，在将第二键合线连接到第二半导体芯片上的第二电极焊盘时，能够防止连接不良或者位置偏差。
此外，第一绝缘粘接剂具有粘合第一半导体芯片和第二半导体芯片的粘接功能。
而且，如果采用所谓的“反向键合法”进行引线键合，则能够降低第一键合线的引线环的高度，其中，所谓的“反向键合法”是通过球焊将键合焊盘和第一键合线键合之后，通过针脚式键合将第一电极焊盘和第一键合线键合，从而将键合焊盘和第一电极焊盘引线键合的方法。
由此，能够减少所供给的第一绝缘粘接剂的量，而且能够降低要配置绝缘粘接剂的部分的高度，并且还易于高精度地控制，因此将第二半导体芯片装载在第一半导体芯片时，易于控制第二半导体芯片的水平度，而且还能够构成更薄的半导体器件。
接着，图11A、图11B、图11C、图11D、图12E、图12F及图12G示出了，所述第一实施例至第八实施例所示的、本发明的芯片层叠型半导体器件中的、绝缘粘接剂对于向电极焊盘连接的键合线连接部位的覆盖方式，以及绝缘粘接剂对半导体芯片的覆盖方式。
图11A示出了，在下层侧的第一半导体芯片21中，将第一键合线36与多个第一电极焊盘21E连接，其中该多个第一电极焊盘21E列状地配置在对置两边的边缘附近，并且利用第一绝缘粘接剂31选择性地覆盖该第一电极焊盘21E上部及第一键合线36的一部分。
第一绝缘粘接剂31一体地覆盖列状地配置的第一电极焊盘21E的焊盘列、以及与该第一电极焊盘21E连接的第一键合线36的引线列。这种方式是能够应用于所述实施例1、2、4、5、6及7的方式，且能够获得该实施例所示的效果。
而且，图11B示出了，在下层侧的第一半导体芯片21中，将第一键合线36与多个第一电极焊盘21E连接，其中该多个电极焊盘21E列状地配置在对置两边的边缘附近，并且利用第一绝缘粘接剂31选择性地覆盖第一键合线36的延伸部的整体。
第一绝缘粘接剂31不但一体地、一同覆盖列状地配置的电极焊盘21E的焊盘列以及与第一键合线36的引线列，同时还沿着该第一键合线36的延伸部覆盖其整体。
这种方式为与所述实施例3所示的半导体器件130对应的方式，且能够获得该实施例3所示的效果。
而且，图11C示出了，在下层侧的所述第一半导体芯片21中，将第一键合线36与多个第一电极焊盘21E连接，该多个电极焊盘21E列状地配置在对置两边的边缘附近，并且利用第一绝缘粘接剂31选择性地覆盖该电极焊盘1及第一键合线36的一部分。
第一绝缘粘接剂31独立地覆盖列状地配置的电极焊盘21E、以及第一键合线36的与该电极焊盘21E连接的一部分。这种方式是代替所述图11A所示的方式而能够应用到所述实施例1、2、4、5、6及7的方式，且该方式也能够获得该实施例所示的效果。
进一步地，通过向每个电极焊盘21E供给并覆盖第一绝缘粘接剂31，能够降低覆盖着该第一绝缘粘接剂31的部分的高度，并且易于高精度地控制该第一绝缘粘接剂31的量，因此在将第二半导体芯片22装载在第一半导体芯片21上时，易于控制该第二半导体芯片22表面的倾斜。
而且，图11D示出了，在下层侧的半导体芯片21中，将第一键合线36连接在列状地配置在四边的边缘附近的多个电极焊盘21E的每一个，其中利用第一绝缘粘接剂31选择性地覆盖对置两边的一部分电极焊盘21E及第一键合线36的一部分。
第一绝缘粘接剂31一体地覆盖以交错状配置的电极焊盘21E的焊盘列、以及与该电极焊盘21E连接的第一键合线36的引线列。这种方式还是能够应用到所述实施例1、2、4、5、6及7的方式。
此外，所述实施例6所示的半导体器件160，在下层侧的第一半导体芯片21中，不仅利用第一绝缘粘接剂31覆盖电极焊盘21E和第一键合线36，而且在第一半导体芯片21上选择性地覆盖第二绝缘粘接剂32。
下面示出了该第二绝缘粘接剂32B的覆盖方式。图12E示出了，在所述图11C所示的方式，即将第一键合线36与多个电极焊盘21E连接，该多个电极焊盘21E列状地配置在下层侧的第一半导体芯片21的一组对置两边的边缘部，并且第一绝缘粘接剂31个别地覆盖电极焊盘21及第一键合线36的一部分，在此基础上，第二绝缘粘接剂32选择性地、孤立的岛状覆盖该第一半导体芯片21的表面。
由这些第一绝缘粘接剂31及第二绝缘粘接剂32，将第二半导体芯片22(未图示)粘合在该第一半导体芯片21上。
如实施例6所说明地，在不存在该第一绝缘粘接剂31及第二绝缘粘接剂32的第一半导体芯片21和第二半导体芯片22之间充填密封用树脂41。
而且，图12F示出了，所述图11A所示的方式，即将第一键合线36与多个电极焊盘21E连接，该多个电极焊盘21E列状地配置在下层侧的第一半导体芯片21的一组对置的两边的边缘部，并且利用第一绝缘粘接剂31覆盖电极焊盘21E及第一键合线36的一部分，在此状态下，将第二绝缘粘接剂32选择性地、带状地覆盖在该第一半导体芯片21的表面。
该第二绝缘粘接剂32B的两个带以沿着连接第一半导体芯片21角部的方向、即对角线来延伸且交叉为X字形。
由这些第一绝缘粘接剂31A及第二绝缘粘接剂31B，将第二半导体芯片22(未图示)粘合在该第一半导体芯片21上。根据这种方式，与图12F所示的结构相比，能够利用第二绝缘粘接剂32更加坚固地粘合第一半导体芯片和第二半导体芯片。
此外，在此将第二绝缘粘接剂32的覆盖方式设定成沿第一半导体芯片21的对角线的X字形，当然不仅限于此。而且，即使在这种结构，在不存在第一绝缘粘接剂31及第二绝缘粘接剂32的第一半导体芯片21和第二半导体芯片22之间也充填密封用树脂41。
而且，图12G示出了，所述图11A所示的方式，即将第一键合线36与多个电极焊盘21E连接，该多个电极焊盘21E列状地配置在下层侧的第一半导体芯片21的一组对置的两边的边缘部，并且利用第一绝缘粘接剂31覆盖该电极焊盘21E及第一键合线36的一部分，在上述状态下，将第二绝缘粘接剂32选择性地、以平行的带状覆盖该第一半导体芯片21的表面。该第二绝缘粘接剂32的两个带与该第一半导体芯片21的电极焊盘列平行地延伸。
由这些第一绝缘粘接剂31及第二绝缘粘接剂32，将第二半导体芯片22(未图示)粘合在该第一半导体芯片21上。根据这种方式，与图12F所示的结构相比，能够利用第二绝缘粘接剂32更加坚固地粘合第一半导体芯片和第二半导体芯片。
而且，即使在这种结构，也在不存在第一绝缘粘接剂31及第二绝缘粘接剂32的第一半导体芯片21和第二半导体芯片22之间充填密封用树脂41。此时，将该密封用树脂41的注入方向设定成与第一绝缘粘接剂31及第二绝缘粘接剂32的配置方向平行(在图示方向上为上下方向)，从而能够快速且可靠地充填该密封用树脂41。
用实施例详细说明具有如上所述特征结构的、本发明的芯片层叠型半导体器件的制造方法。
(第九实施例)
图13A、图13B、图13C、图13D、图13E、图14F、图14G、图14H及图14I示出了，本发明的芯片层叠型半导体器件的制造方法的第一实施方式，并将其作为第九实施例。
在本实施例中，首先将下层侧的第一半导体芯片21装载在作为芯片装载构件的衬底11上(参照图13A)。第一半导体芯片21的一侧的主面(上表面)具有电路及电极焊盘21E，另一方面，衬底11在装载该半导体芯片21的面上具有键合焊盘12、13。
在第一半导体芯片21的背面事先粘合有薄膜状粘接剂51，并且一边加热衬底11，一边将该第一半导体芯片21按压到衬底11上，从而将该第一半导体芯片21粘接并固定在衬底11上。此外，在这种粘合处理中，可以代替对衬底11进行加热，而加热第一半导体芯片21，也可以加热衬底11和第一半导体芯片21两者。
将加热温度设定成50℃～100℃左右，即设定为薄膜状粘接剂51的粘度降低的温度。而且，也可以在将半导体芯片21装载到衬底11上之后，将粘接剂51、衬底11及半导体芯片21加热至120℃～240℃，从而使粘接剂51固化。而且，也可以替代薄膜状粘接剂51，而将液态状粘接剂事先向衬底11供给。
接下来，利用第一键合线36连接(引线键合)第一半导体芯片21的电极焊盘21E和衬底11的电极焊盘12(参照图13B)。
在进行该引线键合时，能够应用通常的键合法或者所谓“反向键合法”的任意一个方法，其中，该通常的键合法是在第一半导体芯片21的电极焊盘21E上进行第一键合之后，在衬底11的电极焊盘12上进行第二键合的方法，所谓“反向键合法”是在衬底11的电极焊盘12上进行第一键合之后，在第一半导体芯片21的电极焊盘21E上进行第二键合的方法。
通过反向键合法进行引线键合时，也可以事先在电极焊盘21E上形成凸块，并在该凸块进行第二键合。作为该凸块的形成方法，能够应用球焊法或者选择性电镀法。若采用反向键合法进行引线键合，则与通常的键合法相比，能够降低键合线环的高度。
接下来，利用第一绝缘粘接剂31覆盖连接部的附近部位，该连接部的附近部位包括所述电极焊盘21E的外露部以及与该电极焊盘21E连接的第一键合线36(参照图13C)。
第一绝缘粘接剂31是液状树脂粘接剂，并且使喷嘴61喷出规定容量以形成所述图11A、B、C、D所示的覆盖方式中的任意一个方式的方式进行供给。此外，在供给第一绝缘粘接剂31时，为使第一键合线36不产生变形，也可以将第一绝缘粘接剂31加热至50℃～100℃，来提高流动性。
在供给这种第一绝缘粘接剂31时，能够在下列方法中选择任意的一种，即：加热衬底11、第一半导体芯片21及第一键合线36的同时供给第一绝缘粘接剂31的方法；边加热边供给该第一绝缘粘接剂31的方法；加热衬底11、第一半导体芯片21及第一键合线36的同时，边加热边供给第一绝缘粘接剂31的方法。此外，在将第一绝缘粘接剂31供给到多个区域的情况下，当处于固化或者半固化状态时，以使每个区域的该第一绝缘粘接剂31的高度相等的方式控制供给量。
然后，使第一绝缘粘接剂31变为固化或者半固化状态(B级(stage)状态)，固定包括电极焊盘21E及该电极焊盘21E和第一键合线36的连接部的附近部位(参照图13D)。按照该第一绝缘粘接剂31的材质，从下列方法中恰当地选择使该第一绝缘粘接剂31固化或者半固化的处理：若为热固化性树脂的情况，则加热至150℃～200℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃之后，进行降温处理等方法。
接下来，在所述第一半导体芯片21上，装载上层侧的第二半导体芯片22(参照图13E)。该第二半导体芯片22的一侧的主面(上表面)具有电路及电极焊盘22E，在其背面(非形成电路面)配置第二绝缘粘接剂32。根据图13所示的状态，第二半导体芯片22中间隔着第二绝缘粘接剂32粘合在第一半导体芯片21上。
接下来，通过将第二半导体芯片22一边加热至50℃～240℃，一边沿着箭头按压到第一半导体芯片21，利用第二绝缘粘接剂32将该第二半导体芯片22粘合在第一半导体芯片21上(参照图14F)。此时，将所述第一绝缘粘接剂31以固化或者半固化状态突出并配置在第一半导体芯片21上。
加热第二半导体芯片22，从而第二绝缘粘接剂32粘度下降，流动性增强，所以添埋由第一绝缘粘接剂31形成的凹部并覆盖在该第一绝缘粘接剂31上。
此外，由于利用第一绝缘粘接剂31覆盖所述第一键合线36，所以在将该第二半导体芯片22装载在第一半导体芯片21上时，不用担心第一键合线36与第二半导体芯片22的底面等接触。更进一步，不会因第一键合线36变形，而使相邻的第一键合线36之间发生接触、短路等或者产生断线。
而且，在这种层叠结构中，第一半导体芯片21和第二半导体芯片22之间的间隔被事先控制过高度的第一绝缘粘接剂31的高度限定。从而，能够使第一半导体芯片21和第二半导体芯片22之间的分离距离恒定。即，第二半导体芯片22不发生倾斜即以与第一半导体芯片21的表面平行的表面，层叠到该第一半导体芯片21上。
此外，在将第二半导体芯片22层叠并装载在第一半导体芯片21的过程中使第二绝缘粘接剂32固化或者半固化，或者在将第二半导体芯片层叠并装载在第一半导体芯片之后，以装载配置的如图14F所示的状态使第二绝缘粘接剂32固化或者半固化也是可以。
按照该第二绝缘粘接剂32的材质，从下列方法中恰当地选择使第二绝缘粘接剂32固化或者半固化的处理：若为热固化性树脂的情况，则加热至150℃～240℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃左右之后进行降温处理等方法。而且，在进行使该第二绝缘粘接剂32固化或者半固化的处理时，也可以同时固化处于半固化状态的所述第一绝缘粘接剂31。
接下来，用第二键合线37连接(引线键合)第二半导体芯片22的电极焊盘22E和衬底11的电极焊盘13(参照图14G)。此时，如上所述地，将该第二半导体芯片22以其表面与半导体芯片21的表面平行的方式装载，因此第二半导体芯片22配置成与衬底11的表面相平行，从而在进行该引线键合时，不会发生位置偏差及/或接合不良等问题。
接下来，利用由环氧树脂构成的密封用树脂41一体地树脂密封第一半导体芯片21、第二半导体芯片22以及第一及第二键合线36、37等(参照图14H)。
作为树脂密封方法，能够应用公知的压塑模(Transfer Mold)法或者压制成形模(compression mold)法。此外，在用密封用树脂来密封时，使该密封用树脂热固化，但是此时，同时使处于半固化状态的第一绝缘粘接剂31或者第二绝缘粘接剂32固化也是可以。
然后，在衬底11的另一侧的主面(背面)，配置作为外部连接端子46的多个焊球(参照图14I)。如此地，形成图1所示的芯片层叠型半导体器件110。
此外，在所述图13所示的制造方法中，能够采用例如图15所示的方法进行，粘接剂51覆盖半导体芯片21的背面的工序，以及第二绝缘粘接剂32覆盖半导体芯片22的背面的工序。
即，首先准备大的片状粘接剂51S(或者片状绝缘粘接剂32S)。该片状粘接剂51S(或者片状绝缘粘接剂32S)具有与形成了多个第一半导体芯片21(或者第二半导体芯片22)的半导体晶片200相当的形状及面积(参照图15A)。
然后，将该片状粘接剂51S(或者片状绝缘粘接剂32S)贴付到半导体晶片200的背面(非形成电路面)(参照图15B)。
接下来，将该片状粘接剂51S(或者片状绝缘粘接剂32S)贴合在切割片(dicing sheet)210(参照图15C)。
然后，对半导体晶片200进行切割处理，将半导体晶片200切割成单个半导体芯片。此时，片状粘接剂51S(或者片状绝缘粘接剂32S)也同半导体晶片200一起被切开(参照图15D)。
然后，将成为单个的半导体芯片和贴合在其背面的片状粘接剂51S(或者片状绝缘粘接剂32S)一起从切割片210剥离。
根据这种方法，与将粘接剂(或者绝缘粘接剂)覆盖在事先成为单个的半导体芯片的背面的方法相比，不但能够高效率地覆盖该粘接剂(或者绝缘粘接剂)，而且还能够使成为单个的半导体芯片中的粘接剂的量及厚度等均匀。
(第十实施例)
图16A、图16B、图16C、图16D、图16E、图17A、图17B、图17C、图17D、图17E、图17F、图17G、图17H、图17I及图17J示出了作为第十实施例的本发明的层叠型半导体器件的制造方法的第二实施方式。
在本实施例中，首先将下层侧的第一半导体芯片21装载在作为芯片装载构件的衬底11(参照图16A)。第一半导体芯片21的一侧的主面(上表面)具有电路及电极焊盘21E，另一方面，衬底11在装载该半导体芯片21的面上具有键合焊盘12、13。
在第一半导体芯片21的背面事先粘合薄膜状粘接剂51，并且一边加热衬底11，一边将该第一半导体芯片21按压到衬底11上，从而将该第一半导体芯片21粘接并固定在衬底11上。
此外，在这种粘合处理中，可以代替对衬底11进行加热，而加热第一半导体芯片21，也可以加热衬底11和第一半导体芯片21两者。
将加热温度设定成50℃～100℃左右，即设定为薄膜状粘接剂51的粘度降低的温度。而且，将半导体芯片21装载到衬底11上之后，将粘接剂51、衬底11及半导体芯片21加热至120℃～240℃，从而使粘接剂51固化也是可以。而且，也可以代替薄膜状粘接剂51，而将液态状粘接剂事先向衬底11供给。
此外，即使在本实施例中，作为向第一半导体芯片21的背面覆盖薄膜状粘接剂51的方法，也能够应用所述图15A至图15D所示的方法。
接下来，用第一键合线36连接(引线键合)第一半导体芯片21的电极焊盘21E和衬底11的电极焊盘12(参照图16B)。
在进行该引线键合时，还能够应用通常的键合法和所谓“反向键合法”的任意一个方法，其中，该通常的键合法是在第一半导体芯片21的电极焊盘21E上进行第一键合之后，在衬底11的电极焊盘12上进行第二键合的方法，所谓“反向键合法”是在衬底11的电极焊盘12上进行第一键合之后，在第一半导体芯片21的电极焊盘21E上进行第二键合的方法。
接下来，利用第一绝缘粘接剂31覆盖连接部的附近部位，该连接部的附近部位包括所述电极焊盘21E的外露部以及与该电极焊盘21E连接的第一键合线36(参照图16C)。
第一绝缘粘接剂31是液态状树脂粘接剂，并且以形成所述图11A、B、C、D所示覆盖方式中的任意一个方式，使喷嘴61喷出规定容量的第一绝缘粘接剂31而进行供给。此外，在供给第一绝缘粘接剂31时，为使第一键合线36不产生变形，将第一绝缘粘接剂31加热至50℃～100℃而提高其流动性也是可以。
在供给这种第一绝缘粘接剂31时，能够在下列方法中选择任意的一个，即，加热衬底11、第一半导体芯片21及第一键合线36的同时供给第一绝缘粘接剂31的方法；边加热边供给该第一绝缘粘接剂31的方法；加热衬底11、第一半导体芯片21及第一键合线36的同时，边加热边供给第一绝缘粘接剂31的方法。
此外，在将第一绝缘粘接剂31供给到多个区域的情况下，以当处于固化或者半固化状态时，每个区域的该第一绝缘粘接剂31的高度相等的方式控制供给量。
然后，使第一绝缘粘接剂31变为固化或者半固化状态(B级状态)，固定包括电极焊盘21E及该电极焊盘21E和第一键合线36之间的连接部的附近部位(参照图16D)。
按照该第一绝缘粘接剂31的材质，从下列方法中恰当地选择使该第一绝缘粘接剂31固化或者半固化的处理：若为热固化性树脂的情况，则加热至150℃～200℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃左右之后进行降温处理等方法。
在本实施例中，接着，在所述第一半导体芯片21上的规定部位，滴下并供给第二绝缘粘接剂32(参照图16E)。该第二绝缘粘接剂32为液态状树脂粘接剂，并由喷嘴62喷出规定液体容量的该第二绝缘粘接剂32从而供给到第一半导体芯片21上。作为第二绝缘粘接剂32，也可以采用与所述第一绝缘粘接剂31具有相同物质特性的树脂。
将该第二绝缘粘接剂32供给到第一半导体芯片21上的部位，可采用除了粘合第一绝缘粘接剂的部位之外的第一半导体芯片21上表面的整个面以外，还可以任意地选择分散在如图12E、F、G所示那样分散于第一半导体芯片21上的位置上的方式等。此外，在供给第二绝缘粘接剂时，以该第二绝缘粘接剂32的覆盖部的高度比所述第一绝缘粘接剂31的覆盖部的高度高的方式供给第二绝缘粘接剂32。
接下来，在所述第一半导体芯片21上，装载上层侧的第二半导体芯片22(参照图17F)。该第二半导体芯片22的一侧的主面(上面)具有电路及电极焊盘24，其背面(非形成电路面)与第一半导体芯片21对置。
沿着图中箭头方向按压该第二半导体芯片22，使其与第二绝缘粘接剂32接触，从而层叠装载在第一半导体芯片21上。此时，在该第一半导体芯片21上，突出地覆盖有变为固化或者半固化状态的第一绝缘粘接剂31，而且以比该突出部的高度还高的方式供给第二绝缘粘接剂32。从而，第二半导体芯片22与第二绝缘粘接剂32接触而装载。
此外，利用第一绝缘粘接剂31覆盖所述第一键合线36，因此，在第一半导体芯片21上装载该第二半导体芯片22时，第一键合线36不会与第二半导体芯片22的底面等接触。
更进一步，不会因第一键合线36变形，而使相邻的第一键合线36之间发生接触及短路等，或者产生断线。
而且，在这种层叠结构中，第一半导体芯片21和第二半导体芯片22之间的间隔被事先控制过高度的第一绝缘粘接剂31的高度规定。从而，能够使第一半导体芯片21和第二半导体芯片22之间的分离距离恒定。即，第二半导体芯片22不产生倾斜，即该第二半导体芯片22以与第一半导体芯片21的表面平行的表面而层叠配置在该第一半导体芯片21上。
接下来，通过将第二半导体芯片22加热至50℃～240℃的同时，沿着箭头向第一半导体芯片21上按压，利用第二绝缘粘接剂32将该第二半导体芯片22粘合在第一半导体芯片21上(参照图17G)。当如此地按压时，使第二绝缘粘接剂32固化或者半固化状态，将第二半导体芯片22粘合在第一半导体芯片21上。
按照第二绝缘粘接剂32的种类，从下列方法中恰当地选择使该第二绝缘粘接剂32固化或者半固化的处理：若为热固化性树脂的情况，则加热至150℃～240℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃之后进行降温处理等方法。
而且，在使该第二绝缘粘接剂32固化或者半固化的处理中，同时也可以暂时软化处于半固化状态的第一绝缘粘接剂31然后固化。在此情况下，能够由第二绝缘粘接剂32和第一绝缘粘接剂31粘合第一半导体芯片21和第二半导体芯片22。此时，在第一半导体芯片21上，以固化或者半固化状态突出地配置所述第一绝缘粘接剂31。
通过加热第二半导体芯片22，第二绝缘粘接剂32粘度降低、流动性增大，从而该第二绝缘粘接剂32添埋由第一绝缘粘接剂31形成的凹部且覆盖并覆盖粘附在该第一绝缘粘接剂31上。
此外，在图17F、图17G所示的工序中，在第一半导体芯片21上层叠配置第二半导体芯片22时，还能够边加热第二绝缘粘接剂32边进行。
加热是将第二半导体芯片22或第一半导体芯片21中的任意一个、或者两个都加热至50℃～240℃左右而进行的。在这种情况下，将第二半导体芯片22按压到第一半导体芯片21的状态中，能够使第二绝缘粘接剂32固化或者半固化。更进一步，同时，也可以通过同时加热处于半固化状态的第一绝缘粘接剂31，从而暂时软化然后使之固化。
此外，加热软化处于半固化状态的第一绝缘粘接剂31，并按压到第二半导体芯片22时，为了能够以规定距离保持第一半导体芯片21和第二半导体芯片22之间的间隙，第二绝缘粘接剂32含有至少具有比第一键合线36的直径还大的外形尺寸的绝缘性填料也是可以。
接下来，用第二键合线37连接(引线键合)第二半导体芯片22的电极焊盘22E和衬底11的电极焊盘13(参照图17H)。由于第二半导体芯片22以其表面与半导体芯片21的表面平行的方式被装载，因此在进行该引线键合时，不会发生位置偏差及/或接合不良等问题。
接下来，利用由环氧树脂等构成的密封用树脂41，一体地树脂密封第一半导体芯片21、第二半导体芯片22以及第一及第二键合线36、37等(参照图17I)。作为树脂密封方法，能够应用公知的压铸法或者压制成形模法。
此外，在用密封用树脂来密封时，使该密封用树脂热固化，而此时，也可以使处于半固化状态的第一绝缘粘接剂31或者第二绝缘粘接剂32同时固化。
然后，在衬底11的另一侧的主面(背面)，配置作为外部连接端子46的多个焊球(参照图17J)。如此地，形成图2所示的芯片层叠型半导体器件120。
(第十一实施例)
图18A、图18B、图18C、图18D、图18E、图19F、图19G、图19H及图19I示出了作为第十一实施例的本发明的层叠型半导体器件的制造方法的第三实施方式。在本实施例中，首先将下层侧的第一半导体芯片21装载在作为芯片装载构件的衬底11上(参照图18A)。
第一半导体芯片21的一侧的主面(上表面)具有电路及电极焊盘21E，另一方面，衬底11在装载该半导体芯片21的面上具有键合焊盘12、13。在第一半导体芯片21的背面事先粘合薄膜状粘接剂51，并且一边加热衬底11，一边将该第一半导体芯片21按压到衬底11上，从而将该第一半导体芯片21粘接并固定在衬底11上。
此外，在这种粘合处理中，可以代替对衬底11进行加热而加热第一半导体芯片21，还可以加热衬底11和第一半导体芯片21两者。
将加热温度设定成50℃～100℃左右，即设定为薄膜状粘接剂51的粘度降低左右的温度。而且，将半导体芯片21装载到衬底11上之后，将粘接剂51、衬底11及半导体芯片21加热至120℃～240℃，从而使粘接剂51固化也是可以。而且，还可以代替薄膜状粘接剂51，而将液态状粘接剂事先向衬底11供给。
此外，能够通过所述图15A至图15D所示的方法，获得粘合了薄膜状粘接剂51的第一半导体芯片21。
接下来，用第一键合线36连接(引线键合)第一半导体芯片21的电极焊盘21E和衬底11的电极焊盘12(参照图18B)。
在进行该引线键合时，也能够应用通常的键合法和所谓“反向键合法”中的任意一个方法，其中，该通常的键合法是在第一半导体芯片21的电极焊盘21E上进行第一键合之后，在衬底11的电极焊盘12上进行第二键合的方法，所谓“反向键合法”是在衬底11的电极焊盘12上进行第一键合之后，在第一半导体芯片21的电极焊盘21E上进行第二键合的方法。
接下来，利用第一绝缘粘接剂31覆盖连接部的附近部位，该连接部的附近部位包括所述电极焊盘21E的外露部以及与该电极焊盘21E连接的第一键合线36(参照图18C)。第一绝缘粘接剂31是液态状树脂粘接剂，使喷嘴61喷出规定容量，而以形成所述图11A、B、C、D所示覆盖方式中的任意一个方式供给。
此外，在供给第一绝缘粘接剂31时，为使第一键合线36不产生变形，将第一绝缘粘接剂31加热至50℃～100℃使其流动性提高也是可以。在供给这种第一绝缘粘接剂31时，能够在下列方法中选择任意的一个：一边加热衬底11、第一半导体芯片21及第一键合线36，一边供给第一绝缘粘接剂31的方法；边加热边供给该第一绝缘粘接剂31的方法；加热衬底11、第一半导体芯片21及第一键合线36的同时，边加热边供给第一绝缘粘接剂31的方法。
此外，在将第一绝缘粘接剂31供给到多个区域的情况下，以当将其变为固化或者半固化状态时，使每个区域的该第一绝缘粘接剂31的高度相等的方式控制供给量。
然后，使第一绝缘粘接剂31处于固化或者半固化状态(B级状态)，固定包括电极焊盘23及该电极焊盘21E和第一键合线36的连接部的附近部位(参照图18D)。
按照该第一绝缘粘接剂31的材质，从下列方法中恰当选择使该第一绝缘粘接剂31半固化的处理：若为热固化性树脂的情况，则加热至150℃～240℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃之后进行降温处理等。
接下来，在所述第一半导体芯片21上，层叠而配置装载上层侧的第二半导体芯片22(参照图18E)。第二半导体芯片22的上表面具有电路及第二电极焊盘22E，其背面与第一半导体芯片21对置。
通过将第二半导体芯片22加热至50℃～200℃并且使第一半导体芯片21向图中箭头方向移动，从而使第二半导体芯片22接触到第一绝缘粘接剂31并层叠装载在第一半导体芯片21上。此时，在第一半导体芯片21上突出地粘合有半固化状态的第一绝缘粘接剂31。
由于加热第二半导体芯片22，所以半固化状态的第一绝缘粘接剂32的与第二半导体芯片22接触的附近部位的粘度降低，粘接而保持第二半导体芯片22。
接下来，在将第二半导体芯片22层叠配置在第一半导体芯片21上的状态下，对第一绝缘粘接剂31进行加热并使之固化或者半固化，从而由第一绝缘粘接剂31粘合第二半导体芯片22和第一半导体芯片21(参照图19F)。
按照第一绝缘粘接剂的种类，从下列方法中恰当选择该使其固化或者半固化的处理：若为热固化性树脂的情况，则加热至150℃～240℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃之后进行降温等。此外，通过该处理，能够使第二半导体芯片22和第一半导体芯片21之间的粘合状态更加坚固，但是对于将第二半导体芯片22层叠配置在第一半导体芯片时的粘合状态，也可以省略该处理。
此外，利用第一绝缘粘接剂31覆盖所述第一键合线36，而且，由于仅使第一绝缘粘接剂31的与第二半导体芯片22接触的附近部位的粘度降低，因此在第一半导体芯片21上装载该第二半导体芯片22时，不用担心第一键合线36与第二半导体芯片22的底面等接触。更进一步，不会因第一键合线36变形，而使相邻的第一键合线36之间发生接触及短路等，或者产生断线。
而且，在这种层叠结构中，第一半导体芯片21和第二半导体芯片22之间的间隔由事先控制过高度的第一绝缘粘接剂31的高度来规定。从而，能够使第一半导体芯片21和第二半导体芯片22之间的分离距离恒定。即，第二半导体芯片22不产生倾斜，以与第一半导体芯片21的表面平行的表面层叠配置在该第一半导体芯片21上。
接下来，用第二键合线37连接(引线键合)第二半导体芯片22的电极焊盘22E和衬底11的电极焊盘13(参照图19G)。将第二半导体芯片22以其表面与半导体芯片21的表面平行的方式装载，因此在进行该引线键合时，不会发生位置偏差及/或接合不良等问题。
接下来，利用由环氧树脂等构成的密封用树脂41，一体地树脂密封第一半导体芯片21、第二半导体芯片22以及第一及第二键合线36、37等(参照图19H)。作为树脂密封方法，能够应用公知的压铸模法或者压制成模模法。此外，在用密封用树脂来密封时，使该密封用树脂热固化，但是此时，也可以同时使半固化状态的第一绝缘粘接剂31或者第二绝缘粘接剂32固化。
然后，在衬底11的另一侧的主面(背面)，配置作为外部连接端子46的多个焊球(参照图19I)。如此地，形成图6所示的芯片层叠型半导体器件150。
(第十二实施例)
图20A、图20B、图20C、图20D、图20E、图21F、图21G、图21H、图21I及图21J示出了作为第十二实施例的本发明的层叠型半导体器件的制造方法的第四实施方式。在本实施例中，应用了引线框架70来作为芯片装载构件。
在本实施例中，首先将下层侧的第一半导体芯片21装载在作为芯片装载构件的引线框架70的管芯台面71上(参照图20A)。
该第一半导体芯片21的一侧的主面(上表面)上具有电路及电极焊盘21E，另一方面，引线框架70具有作为该半导体芯片21的装载部的管芯台面71，而且还具有多个内部引线部72以及外部引线部73，其中，该多个内部引线部72经由键合线36与该半导体芯片21的电极焊盘21E连接，该外部引线部73位于该内部引线部72的延长部。
在所述第一半导体芯片21的背面事先粘合薄膜状粘接剂51，并且加热引线框架70的同时将该第一半导体芯片21按压到引线框架71上，从而将第一半导体芯片21粘接并固定在管芯台面71上。此外，在这种粘合处理中，可以代替对引线框架70进行加热而加热第一半导体芯片21，还可以加热引线框架70和第一半导体芯片21两者。
将加热温度设定成50℃～100℃，即设定为薄膜状粘接剂51的粘度降低的程度的温度。而且，将半导体芯片21装载到衬底11上之后，将粘接剂51、衬底11及半导体芯片21加热至120℃～240℃，从而使粘接剂51固化也是可以。而且，代替薄膜状粘接剂51，而将液状粘接剂事先向引线框架71供给也是可以。
接下来，用第一键合线36连接(引线键合)第一半导体芯片21的电极焊盘23和引线框架70的内部引线部72(参照图20B)。在进行该引线键合时，也能够应用通常的键合法和所谓“反向键合法”中的任意一个方法，其中，该通常的键合法是在第一半导体芯片21的电极焊盘21E上进行第一键合之后，在引线框架70的内部引线部72上进行第二键合的方法，所谓“反向键合法”是在引线框架70的内部引线部72上进行第一键合之后，在第一半导体芯片21的电极焊盘21E上进行第二键合的方法。
接下来，利用第一绝缘粘接剂31覆盖连接部的附近部位，该连接部的附近部位包括所述电极焊盘21E的外露部以及与该电极焊盘21E连接的第一键合线36(参照图20C)。第一绝缘粘接剂31是液状树脂粘接剂，从喷嘴61喷出规定容量，以形成所述图11A、B、C、D所示的覆盖方式中的任意一个的方式供给。此外，在供给第一绝缘粘接剂31时，为使第一键合线36不产生变形，将第一绝缘粘接剂31加热至50℃～100℃左右使其流动性提高也是可以。
在供给这种第一绝缘粘接剂31时，能够在下列方法中选择任意的一个：加热衬底11、第一半导体芯片21及第一键合线36的同时供给第一绝缘粘接剂31的方法；边加热边供给该第一绝缘粘接剂31的方法；加热衬底11、第一半导体芯片21及第一键合线36的同时，边加热边供给第一绝缘粘接剂31的方法。
此外，将第一绝缘粘接剂31供给到多个区域的情况下，以当变为固化或者半固化状态时，使每个第一绝缘粘接剂31的高度相等的方式控制供给量。
然后，使第一绝缘粘接剂31变为固化或者半固化状态(B级状态)，固定包括电极焊盘23及该电极焊盘23和第一键合线36的连接部的附近部位(参照图20D)。按照该第一绝缘粘接剂31的材质，从下列方法中恰当地选择使该第一绝缘粘接剂31固化或者半固化的处理，即，若为热固化性树脂的情况，则加热至150℃～240℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃之后进行降温处理等。
接下来，在第一半导体芯片21上的规定部位，滴下并供给第二绝缘粘接剂32(参照图20E)。该第二绝缘粘接剂32为液态状树脂粘接剂，并由喷嘴62喷出规定容量，从而供给到第一半导体芯片21上。作为第二绝缘粘接剂32，也可以采用与所述第一绝缘粘接剂31具有相同物质特性的树脂。
在下述中，能够任意地选择将该第二绝缘粘接剂32供给到第一半导体芯片21上的部位，即，在除了覆盖第一绝缘粘接剂31的部位之外的第一半导体芯片21上面的整个面上，或者如图12E、F、G所示地在第一半导体芯片21上分散配置的分散方式等。此外，在供给第二绝缘粘接剂时，以该第二绝缘粘接剂32的高度(厚度)比所述第一绝缘粘接剂31的高度(厚度)高的方式供给第二绝缘粘接剂32。
接下来，在所述第一半导体芯片21上，装载上层侧的第二半导体芯片22(参照图21F)。该第二半导体芯片22的一侧的主面(上表面)具有电路及电极焊盘24，其背面(非形成电路面)与第一半导体芯片21对置。通过沿着图中箭头方向按压该第二半导体芯片22，使其与第二绝缘粘接剂32接触，从而层叠装载在第一半导体芯片21上。
此时，在该第一半导体芯片21上，突出地覆盖有处于固化或者半固化状态的第一绝缘粘接剂31，而且以比该突出部的高度还高的方式供给有第二绝缘粘接剂32。从而，第二半导体芯片22与第二绝缘粘接剂32接触并被装载。
此外，利用第一绝缘粘接剂31覆盖所述第一键合线36，因此，在第一半导体芯片21上装载该第二半导体芯片22时，第一键合线36不会与第二半导体芯片22的底面等接触。更进一步，不会因第一键合线36变形，而相邻的第一键合线36之间发生接触及短路等，或者产生断线。
而且，在这种层叠结构中，第一半导体芯片21和第二半导体芯片22之间的间隔由事先控制过高度的第一绝缘粘接剂31的高度而规定。从而，能够使第一半导体芯片21和第二半导体芯片22之间的分离距离恒定。即，第二半导体芯片22不产生倾斜，即以与第一半导体芯片21的表面平行的表面而层叠配置在该第一半导体芯片21上。
接下来，通过将第二半导体芯片22一边加热至50℃～240℃，一边沿着箭头向第一半导体芯片21按压，借助第二绝缘粘接剂32将该第二半导体芯片22粘合在第一半导体芯片21上(参照图21G)。当如此地按压时，使第二绝缘粘接剂32固化或者半固化状态，而粘合第二半导体芯片22和第一半导体芯片21。
按照第二绝缘粘接剂31B的种类，从下列方法中恰当地选择使该第二绝缘粘接剂32固化或者半固化的处理：若为热固化性树脂的情况，则加热至150℃～240℃或者室温放置(常温固化)；若为热可塑性树脂的情况，则干燥(挥发溶剂)或者加热至100℃～240℃之后进行降温处理等。
而且，在使该第二绝缘粘接剂32固化或者半固化的处理中，同时，暂时软化半固化状态的第一绝缘粘接剂31然后使其固化也可以。在此情况下，能够由第二绝缘粘接剂32和第一绝缘粘接剂31粘合第一半导体芯片21和第二半导体芯片22。此时，在第一半导体芯片21上，以固化或者半固化状态突出地配置所述第一绝缘粘接剂31。从而，通过加热第二半导体芯片22，第二绝缘粘接剂32粘度降低、流动性增大，从而该第二绝缘粘接剂32添埋由第一绝缘粘接剂31形成的凹部且覆盖并粘附在该第一绝缘粘接剂31上。
此时，在第一半导体芯片21上，突出并粘合有固化或者半固化状态的第一绝缘粘接剂31，并以比该突出高度还高的方式供给第二绝缘粘接剂32。从而，第二半导体芯片22与供给在第一半导体芯片21上的第二绝缘粘接剂32接触。
而且，第一半导体芯片21和第二半导体芯片22之间的间隔由事先控制过高度的第一绝缘粘接剂31的高度而规定，因此将第一半导体芯片21和第二半导体芯片22之间的距离控制为恒定。即，第二半导体芯片22不产生倾斜而层叠配置在该第一半导体芯片21上。
此外，在图21G中，除了上述说明的方法之外，还能够在将第二半导体芯片22按压并层叠配置到第一半导体芯片21上时，边加热第二绝缘粘接剂32边进行。加热是通过将第二半导体芯片22或第一半导体芯片21中的任意一个、或者两者都加热至50℃～240℃左右而进行的。在这种情况下，能够以将第二半导体芯片22按压到第一半导体芯片21的状态使第二绝缘粘接剂32固化或者半固化。更进一步，此时，同时加热半固化状态的第一绝缘粘接剂31，从而暂时进行软化然后再使之固化也是可以。
此外，加热软化半固化状态的第一绝缘粘接剂31，按压第二半导体芯片22时，为了能够以规定距离保持第一半导体芯片21和第二半导体芯片22之间的间隙，也可以在第二绝缘粘接剂32中含有至少具有比第一键合线36的直径还大的外形尺寸的绝缘性填料。
接下来，用第二键合线37连接(引线键合)第二半导体芯片22的电极焊盘22E和引线框架70的内部引线部72(参照图21H)。第二半导体芯片22以其表面与引线框架70的管芯台面71的表面平行的方式配置，因此在进行该引线键合时，不会发生位置偏差及/或接合不良等问题。
接下来，利用由环氧树脂等构成的密封用树脂41，一体地树脂密封第一半导体芯片21、第二半导体芯片22以及第一及第二键合线36、37等(参照图21I)。
作为树脂密封方法，能够应用公知的压铸法或者压制成模模法。此外，在用密封用树脂来密封时，使该密封用树脂热固化，但是此时，也可以同时使处于半固化状态的第一绝缘粘接剂31或者第二绝缘粘接剂32固化。
然后，切断分离所述引线框架70，进行引线部的成型修整，从而形成单个的半导体器件(参照图21J)。如此地，形成图8所示的芯片层叠型半导体器件170。
此外，在图21J等中，示出了键合线36、37与一个内部引线72连接的状态，但是当然不仅限于这种状态，也存在分别与不同的内部引线72连接的方式(未图示)。
本发明的芯片层叠型半导体器件的结构不仅限于在此所举例的结构，用绝缘粘接剂覆盖第一半导体芯片的引线键合的部位，其中该第一半导体芯片装载在芯片装载构件，若能够抑制由第二半导体芯片的层叠工序中的机械应力所导致的断线或者短路等，则可以有各种变形。
产业中的利用可行性
本发明涉及一种半导体器件及其制造方法，更具体地说，能够应用于具有如下结构的芯片层叠型半导体器件及其制造方法，即具有在一个半导体芯片上以及与该半导体芯片的电极焊盘连接的键合线上配置其它半导体芯片的结构。

Claims (11)

1.一种半导体器件，其特征在于，具有：
芯片装载构件，
第一半导体芯片，其配置在所述芯片装载构件上，
键合线，其与所述第一半导体芯片的电极焊盘连接，
第一绝缘粘接剂，其选择性地覆盖所述电极焊盘和所述键合线之间的连接部，
第二绝缘粘接剂，其配置在所述第一绝缘粘接剂和所述第一半导体芯片上的未被所述第一绝缘粘接剂覆盖的部分的上表面上，
第二半导体芯片，其隔着所述第二绝缘粘接剂而配置在所述第一半导体芯片上。
2.一种半导体器件，其特征在于，具有：
芯片装载构件，
第一半导体芯片，其配置在所述芯片装载构件上，
键合线，其与所述第一半导体芯片的电极焊盘连接，
第一绝缘粘接剂，其选择性地覆盖所述电极焊盘和所述键合线之间的连接部，
第二绝缘粘接剂，其配置在所述第一半导体芯片上的未被所述第一绝缘粘接剂覆盖的部分的上表面上，并且局部配置为岛状或列状；
第二半导体芯片，其隔着所述第二绝缘粘接剂而配置在所述第一半导体芯片上。
3.根据权利要求1或2所述的半导体器件，其特征在于，
所述第二绝缘粘接剂含有由绝缘材料的粒子构成的填料，
所述填料的最大直径设定为比所述键合线的直径还大的值。
4.根据权利要求3所述的半导体器件，其特征在于，
所述填料的最大直径设定为比所述键合线的直径还大的值，并进一步设定为比第一绝缘粘接剂层的厚度还厚的值。
5.一种半导体器件，其特征在于，具有：
芯片装载构件，
第一半导体芯片，其配置在所述芯片装载构件上，
键合线，其与所述第一半导体芯片的电极焊盘连接，
第一绝缘粘接剂，其选择性地覆盖所述电极焊盘和所述键合线之间的连接部，
第二半导体芯片，其隔着所述第一绝缘粘接剂而配置在所述第一半导体芯片上；
在所述芯片装载构件上，对所述第一半导体芯片、所述第二半导体芯片、所述键合线及所述第一绝缘粘接剂实施了密封，并且，在所述第一半导体芯片和所述第二半导体芯片之间配置有树脂。
6.根据权利要求1或2或5所述的半导体器件，其特征在于，
所述第一绝缘粘接剂分别独立地覆盖所述电极焊盘和所述键合线之间的多个连接部。
7.根据权利要求1或2或5所述的半导体器件，其特征在于，
所述键合线和所述电极焊盘隔着凸块而连接。
8.一种半导体器件的制造方法，其特征在于，包括：
在芯片装载构件上配置第一半导体芯片的工序，
将键合线连接到所述第一半导体芯片的电极焊盘的工序，
利用第一绝缘粘接剂选择性地覆盖所述电极焊盘和所述键合线之间的连接部的工序，
在所述第一绝缘粘接剂和所述第一半导体芯片上的未被所述第一绝缘粘接剂覆盖的部分的上表面上，配置第二绝缘粘接剂的工序；
在所述第一半导体芯片上，隔着所述第二绝缘粘接剂而配置第二半导体芯片的工序。
9.一种半导体器件的制造方法，其特征在于，包括：
在芯片装载构件上配置第一半导体芯片的工序，
将键合线连接到所述第一半导体芯片的电极焊盘的工序，
利用第一绝缘粘接剂选择性地覆盖所述电极焊盘和所述键合线之间的连接部的工序，
使所述第一绝缘粘接剂成为半固化状态的工序，
在所述第一半导体芯片上，隔着第二绝缘粘接剂而配置第二半导体芯片的工序，
利用所述第二绝缘粘接剂粘合所述第一半导体芯片和所述第二半导体芯片的工序。
10.一种半导体器件的制造方法，其特征在于，包括：
在芯片装载构件上配置第一半导体芯片的工序，
将键合线连接到所述第一半导体芯片的电极焊盘的工序，
利用第一绝缘粘接剂选择性地覆盖所述电极焊盘和所述键合线之间的连接部的工序，
在所述第一半导体芯片上，隔着所述第一绝缘粘接剂而配置第二半导体芯片的工序，
在所述芯片装载构件上，利用树脂密封所述第一半导体芯片、所述第二半导体芯片、所述键合线及所述第一绝缘粘接剂，并在所述第一半导体芯片、所述第二半导体芯片之间也配置所述树脂的工序。
11.根据权利要求8所述的半导体器件的制造方法，其特征在于，
在所述第一绝缘粘接剂和所述第一半导体芯片上的未被所述第一绝缘粘接剂覆盖的部分的上表面上配置所述第二绝缘粘接剂的工序的之前，还包括以下工序：
预先在所述第二半导体芯片的一个主面的整个面上粘合所述第二绝缘粘接剂的工序。
CNB2006800307901A 2005-08-24 2006-08-23 半导体器件及其制造方法 Expired - Fee Related CN100570871C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005242780 2005-08-24
JP242780/2005 2005-08-24

Publications (2)

Publication Number Publication Date
CN101248526A CN101248526A (zh) 2008-08-20
CN100570871C true CN100570871C (zh) 2009-12-16

Family

ID=37771595

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800307901A Expired - Fee Related CN100570871C (zh) 2005-08-24 2006-08-23 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8841776B2 (zh)
JP (1) JP4998268B2 (zh)
KR (1) KR101185479B1 (zh)
CN (1) CN100570871C (zh)
WO (1) WO2007023852A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216037A1 (en) * 2006-03-16 2007-09-20 Dennis Pai Memory card structure and method for manufacturing the same
JP4523611B2 (ja) * 2007-02-20 2010-08-11 日東電工株式会社 半導体装置の製造方法
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
SG150395A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8304917B2 (en) * 2009-12-03 2012-11-06 Powertech Technology Inc. Multi-chip stacked package and its mother chip to save interposer
KR101195460B1 (ko) 2010-01-06 2012-10-30 에스케이하이닉스 주식회사 적층 반도체 패키지
US8093104B1 (en) * 2010-09-23 2012-01-10 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
US8815645B2 (en) 2010-09-23 2014-08-26 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
DE102010047128A1 (de) * 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5696602B2 (ja) * 2011-06-29 2015-04-08 コニカミノルタ株式会社 インクジェットヘッドの駆動回路及びインクジェットヘッド
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
JP2014167973A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
US20140374151A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Wire bonding method for flexible substrates
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
US10418330B2 (en) * 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
KR102422077B1 (ko) * 2015-11-05 2022-07-19 삼성디스플레이 주식회사 도전성 접착 필름 및 이를 이용한 전자기기의 접착 방법
US10759276B2 (en) 2016-07-12 2020-09-01 Panasonic Intellectual Property Management Co., Ltd. Magnetic sensor and detection device using same
US10325863B2 (en) * 2017-02-28 2019-06-18 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US10083896B1 (en) * 2017-03-27 2018-09-25 Texas Instruments Incorporated Methods and apparatus for a semiconductor device having bi-material die attach layer
JP6901197B2 (ja) * 2017-05-09 2021-07-14 住友電工デバイス・イノベーション株式会社 半導体モジュール、及び半導体モジュールの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707979B2 (ja) 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
JP2954109B2 (ja) * 1997-09-22 1999-09-27 九州日本電気株式会社 半導体装置及びその製造方法
JP3643706B2 (ja) * 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP3839323B2 (ja) * 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3912223B2 (ja) 2002-08-09 2007-05-09 富士通株式会社 半導体装置及びその製造方法
JP2004193363A (ja) * 2002-12-11 2004-07-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
JP3729266B2 (ja) * 2003-02-24 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
JP4428141B2 (ja) * 2004-05-26 2010-03-10 ソニー株式会社 半導体パッケージの製造方法

Also Published As

Publication number Publication date
JPWO2007023852A1 (ja) 2009-03-26
KR20080049760A (ko) 2008-06-04
CN101248526A (zh) 2008-08-20
US20080150120A1 (en) 2008-06-26
JP4998268B2 (ja) 2012-08-15
KR101185479B1 (ko) 2012-10-02
US8841776B2 (en) 2014-09-23
WO2007023852A1 (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
CN100570871C (zh) 半导体器件及其制造方法
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
CN100423258C (zh) 半导体器件及其制造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
CN100407422C (zh) 半导体装置及其制造方法
US5703406A (en) Interconnection structure for attaching a semiconductor device to a substrate
CN107424971B (zh) 芯片载体上基于腔体的特征
US20140042621A1 (en) Package on Package Devices and Methods of Forming Same
US5783866A (en) Low cost ball grid array device and method of manufacture thereof
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US8377745B2 (en) Method of forming a semiconductor device
KR20020072145A (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
CN102256452A (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
US20140061895A1 (en) Multi-Chip Module and Method of Manufacture
US20080296781A1 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
US10032652B2 (en) Semiconductor package having improved package-on-package interconnection
US6423580B2 (en) Method for manufacturing a dual chip package
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
KR102549580B1 (ko) 플립 칩
US7982293B2 (en) Multi-chip package including die paddle with steps
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
CN219937034U (zh) 半导体封装件
CN114050137A (zh) 半导体封装装置及其制造方法
US20080012112A1 (en) Semiconductor package having advantage for stacking and stack-type semiconductor package
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150512

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20200823