CN100568153C - 一种双通道可调相调幅的同步dds装置 - Google Patents

Abstract

本发明公开了一种双通道可调相调幅的同步DDS装置，在现有技术基础上，分成两个通道，第一通道的正弦波输出通路中的相位累加器与正弦查找表之间增加了一加法器，使相位累加器输出的相位值和第一通道相位控制字相加，输出偏移相位值，使输出波形的相位产生偏移。同时，第一通道的正弦波输出通路中的正弦查找表与数模转换器之间，增加了一除法器，将第一通道正弦查找表输出的幅度值除以第一通道除法器的幅度比系数，完成输出波形的幅度调节。这样，相对于第二通道，实行了相位差和幅度比功能。相位累加器的输出是同时接到两个通道上，且由同一个***时钟信号对相位累加器以及两个通路提供同步控制，因此两路信号是完全同步的。

Description

一种双通道可调相调幅的同步DDS装置

技术领域

本发明涉及直接数字频率(Direct Digital Synthesis，缩写为DDS)合成领域，具体来讲，涉及一种双通道可调相调幅的同步DDS装置。

背景技术

1971年3月美国学者J.Tierncy，C.M.Rader和B.Gold首次提出了直接数字频率合成技术。这是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比，DDS技术具有极高的频率分辨率、极快的变频速度，变频相位连续、相位噪声低，易于功能扩展和全数字化便于集成，容易实现对输出信号的多种调制等优点，满足了现代电子***的许多要求，因此得到了迅速的发展。

如图1所示，一个DDS装置包括相位累加器1、正弦查找表2、数模转换器3以及低通滤波器4，相位累加器1和正弦查找表2构成数控振荡器(Numerically Controlled Oscillators，简称为NCO)。DDS装置实质是以***时钟f_s(基准频率源)对相位进行等间隔的采样，在每一个时钟周期，N位的频率控制字FTW在N位的相位累加器1中累加，得到一个相位值；正弦查找表2则取该相位值对应的正弦波幅度，完成相-幅转变，送到数模转换器3，再由数模转换器3将其转换成为阶梯模拟波形，最后由低通滤波器4将其平滑为连续的正弦波形作为输出，其输出频率f为：

$f=\frac{\left(\mathrm{FTW}\right)\×\mathrm{fs}}{2^N}$ 其中0≤FTW≤2^N-1...................................①

因此，通过改变频率控制字FTW就可以改变输出频率f。

现有的DDS装置是一路由上述四部分组成的通路，不能实现相位差和幅度比的调节以及同步。

发明内容

本发明的目的在于克服现有技术的不足，提供一种双通道可调相调幅的同步DDS装置。

为实现上述发明目的，本发明的双通道可调相调幅的同步DDS装置，包括在每一个时钟周期将N位的频率控制字进行累加的N位的相位累加器，其输出为累加后截取的高n位的相位值，其特征在于，还包括：

第一通道加法器，其一个输入端连接到相位累加器的输出端，另一个输入端接第一通道相位控制字，用于相位值和第一通道相位控制字相加，输出第一通道偏移相位值，完成输出波形的相位调节；

第一通道正弦查找表，输入端连接到第一通道加法器的输出，用于将输入的第一通道偏移相位值作为查表地址，根据该地址提取存储在表内的幅度值，完成相-幅转换；

第一通道除法器，其一个输入端接第一通道正弦查找表幅度输出，另一个输入端接第一通道幅度控制字，用于将第一通道正弦查找表输出的幅度值除以第一通道除法器的幅度比系数，并输出，完成输出波形的幅度调节；

第一通道数模转换器，接第一通道除法器的幅度输出，用于接收第一通道除法器输出的幅度值转换成阶梯模拟波形；

第一通道低通滤波器，接第一通道数模转换器的输出，用于将阶梯模拟波形平滑为连续的正弦波形输出；

与第一通道正弦查找表相同的第二通道正弦查找表，输入端连接到相位累加器的输出端，用于将输入的相位值作为查表地址，根据该地址提取存储在表内的幅度值，完成相-幅转换；

第二通道数模转换器，接第二通道正弦查找表的幅度输出，并将其转换成阶梯模拟波形；

第二通道低通滤波器由，接第二通道数模转换器的输出，将阶梯模拟波形平滑为连续的正弦波形输出；

采用同一***时钟信号对相位累加器以及两个通道提供同步控制。

本发明的目的是这样实现的，在现有技术基础上，分成两个通道，第一通道的正弦波输出通路中的相位累加器与正弦查找表之间增加了一加法器，使相位累加器输出的相位值和第一通道相位控制字相加，输出第一通道偏移相位值，使输出波形的相位产生偏移，完成输出波形的相位调节。同时，第一通道的正弦波输出通路中的正弦查找表与数模转换器之间，增加了一除法器，将第一通道正弦查找表输出的幅度值除以第一通道除法器的幅度比系数，完成输出波形的幅度调节。这样，相对于第二通道，实行了相位差和幅度比功能，即实现了双通道可调相调幅DDS装置。相位累加器的输出是同时接到两个通道上，且由同一个***时钟信号对相位累加器以及两个通路提供同步控制，因此两路信号是完全同步的。

附图说明

图1是现有技术的DDS装置原理框图；

图2是本发明双通道可调相调幅的同步DDS装置一种具体实施方式原理框图。

具体实施方式

下面结合附图，对本发明优选具体实施方式进行描述。需要提醒注意的是，尽管相似部件出现在不同附图中，但它们被赋予相似的参考数字标记。在以下的描述中，当已有的现有技术的详细描述也许会淡化本发明的主题内容时，这些描述在这儿将被忽略。

图1是现有技术的DDS装置原理框图。现有技术的DDS装置在前面的背景技术中已经作了说明和描述，在此不再赘述。

图2是本发明双通道可调相调幅的同步DDS装置一种具体实施方式原理框图。

在本实施例中，相位累加器1根据存储在频率控制寄存器中用户所输入的N位频率控制字FTW，在每个时钟周期(时钟频率fs)内进行一次相位累加，输出为累加后截取的高n位的相位值。这样，确定了本发明DDS装置的输出频率f，即

$f=\frac{\left(\mathrm{FTW}\right)\×\mathrm{fs}}{2^N}$ 其中0≤FTW≤2^N-1...........................①

因此，通过改变频率控制字FTW就可以改变输出频率f，完成直接数字频率合成。

在本实施例中，相位累加器1的输出同时分别连接到第一通道加法器51输入端1和第二通道加法器52输入端1。第一通道加法器51输入端2和第二通道加法器52输入端2都接入各自的相位控制字，即第一通道相位控制字POW1和第二通道相位控制字POW2。输入端1的相位值与输入端2的相位控制字POW1、POW2，即相位增量相加，即得到具有相位偏移的新的相位值p。

第一通道加法器52输入端2接入存储在相位控制寄存器中用户所输入的n位第一通道相位控制字POW1，根据公式：

其中0≤POW≤2^n-1................................②

可得到第一通道输出频率的偏移相位值p1。

同理，可以得到第二通道输出频率的相位p2，两通道相位差为：

可由相位控制字POW1、POW2实现两个通道的相位偏移，即完成双通道相位差的功能。

在具体实施中，第二通道加法器52输入端2可接入固定的值0，由公式②可得偏移相位值为0。此时，两通道相位差为：

两个通道的加法器51、52输出的偏移相位值p1、p2分别送入各自的正弦查找表21、22，将偏移相位值p1、p2分别作为正弦查找表21、22的查找地址，根据该地址提取存储在表内的幅度值，完成相-幅转换。分别根据正弦查找表21、22中存储的不同的值，完成不同的对应幅度的输出。

两个通道的正弦查找表21、22的输出分别接到第一通道除法器61、第二通道除法器62的输入端1，除法器61、62输入端2都接入各自的m位幅度控制字ACR1、ACR2，输入端1的幅度值X分别除以除法器61、62的幅度比例系数A1、A2，幅度比例系数A1、A2分别为：

$A1=\frac{\left(\mathrm{ACR}1\right)}{2^m},$ $A2=\frac{\left(\mathrm{ACR}2\right)}{2^m}$ .............................③

输出幅度分别为：

$\frac{X}{A1},$ $\frac{X}{A2},$

双通道输出幅度比为：

$\frac{X}{A1}/\frac{X}{A2}=\frac{A2}{A1}=\frac{\mathrm{ACR}2}{\mathrm{ACR}1}$

在具体实施中，第二通道除法器62输入端2可接入固定的值2^m，由公式③可得知该通道的幅度比例系数A2＝1，即幅度不变。这样双通道输出幅度比为：

$\frac{X}{A1}/\frac{X}{A2}=\frac{A2}{A1}=\frac{\mathrm{ACR}2}{\mathrm{ACR}1}=\frac{2^m}{\mathrm{ACR}1}$

如此连接，可实现第一通道相对于第二通道的幅度比值变化，完成双通道输出幅度比的功能。

除法器61、62的幅度输出接到各自的数模转换器31、32，将除法器61、62输出的幅度值转换成阶梯模拟波形。

数模转换器31、32的阶梯模拟波形接到各自的低通滤波器41、42，将阶梯模拟波形平滑为连续的正弦波形输出。

最后输出的两通道波形的频率为：

$f=\frac{\left(\mathrm{FTW}\right)\×\mathrm{fs}}{2^N}$ 其中0≤FTW≤2^N-1

相位差为：

幅度比为：

$\frac{\mathrm{ACR}2}{\mathrm{ACR}1}$

同时，由于相位累加器1的输出是同时接到两个通道上，且由同一个时钟信号f_s对相位累加器1以及两个通道提供同步控制，因此，两个通道输出信号是完全同步的。

在本实施例中，可以通过调整频率控制字FTW实现直接数字频率合成，而通过改变相位控制字POW1、POW2可以调整两通道的相位差，通过改变幅度控制字ACR1、ACR2可以调整两通道的幅度比。同时，由于采用同一***时钟信号f_s，输出的信号也是完全同步的。

实例

例：时钟信号为60MHz、频率控制字位数为32、相位控制字位数为14以及幅度控制字位数为10的情况下，实现频率为10MHz、相位差为90°、幅度比为5∶8的双通道同步频率信号。

1、频率控制字

由：

$f=\frac{\left(\mathrm{FTW}\right)\×\mathrm{fs}}{2^N}$ 其中0≤FTW≤2^N-1

得：

$\mathrm{FTW}=\frac{f\×2^N}{\mathrm{fs}}=\frac{10\×2^{32}}{60}$

则频率控制字FTW为00101010101010101010101010101010，将该二进制数值输入到频率控制字寄存器中则可由相位累加器1实现输出频率f为10MHz的设置。

2、相位控制字

设第二通道相位控制字POW2为0，由：

得：

由

则相位控制字POW1为01000000000000，将该二进制数值输入到第一通道的相位控制字寄存器中则可由第一通道加法器51实现相位差为90°的信号输出。

3、幅度控制字

由：

$\frac{\mathrm{ACR}2}{\mathrm{ACR}1}=\frac{5}{8}$

设ACR1为0000001000，ACR2为0000000101，将该二进制数值输入到各自的幅度控制字寄存器，则由除法器61、62实现第一通道与第二通道幅度比5∶8。

本发明中的相位累加器和频率控制字位数N、加法器和相位控制字位数n、除法器和幅度控制字位数m都可变，且查找表内容也可更改，另外还可以根据数字化手段对DDS进行适当的改进和优化，方便适应新的要求和新的情况，而这些功能是芯片级DDS所难以实现的

在本实施例中，本发明的双通道可调相调幅的DDS装置，基于FPGA实现，用VerilogHDL语言编写。

尽管上面对本发明说明性的具体实施方式进行了描述，但应当清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1、一种双通道可调相调幅的同步DDS装置，包括在每一个时钟周期将N位的频率控制字进行累加的N位的相位累加器，其输出为累加后截取的高n位的相位值，其特征在于，还包括：

第一通道加法器，其一个输入端连接到相位累加器的输出端，另一个输入端接第一通道相位控制字，然后将两个输入端进行相加，输出第一通道偏移相位值，完成输出波形的相位调节；

第一通道正弦查找表，输入端连接到第一通道加法器的输出，用于将输入的第一通道偏移相位值作为查表地址，根据该地址提取存储在表内的幅度值，完成相-幅转换并输出幅度值；

第一通道除法器，其一个输入端接第一通道正弦查找表的输出，另一个输入端接第一通道幅度控制字，用于将第一通道正弦查找表输出的幅度值除以第一通道除法器的幅度比系数，其中，第一通道幅度控制字为m位，第一通道除法器的幅度比系数为第一通道幅度控制字/2^m，并将所得结果输出，完成输出波形的幅度调节；

第一通道数模转换器，接第一通道除法器的幅度输出，用于将第一通道除法器输出的幅度值转换成阶梯模拟波形并输出；

第一通道低通滤波器，接第一通道数模转换器的输出，用于将阶梯模拟波形平滑为连续的正弦波形输出；

第二通道加法器，其一个输入端连接到相位累加器的输出端，另一个输入端接第二通道相位控制字，然后将两个输入端进行相加，输出第二通道偏移相位值，完成输出波形的相位调节；

与第一通道正弦查找表相同的第二通道正弦查找表，输入端连接到第二通道加法器的输出端，用于将输入的相位值作为查表地址，根据该地址提取存储在表内的幅度值，完成相-幅转换并输出幅度值；

第二通道除法器，其一个输入端接第二通道正弦查找表的输出，另一个输入端接第二通道幅度控制字，用于将第二通道正弦查找表输出的幅度值除以第二通道除法器的幅度比系数，其中，第二通道幅度控制字为m位，第二通道除法器的幅度比系数为第二通道幅度控制字/2^m，并将所得结果输出，完成输出波形的幅度调节；

第二通道数模转换器，接第二通道除法器的幅度输出，用于将第二通道除法器输出的幅度值转换成阶梯模拟波形并输出；

第二通道低通滤波器，接第二通道数模转换器的输出，用于将阶梯模拟波形平滑为连续的正弦波形输出；

采用同一***时钟信号对相位累加器以及两个通道提供同步控制。

Images