CN100555585C - 三重扩散法制备绝缘栅双极晶体管用n-/p-/p+衬底方法 - Google Patents

三重扩散法制备绝缘栅双极晶体管用n-/p-/p+衬底方法 Download PDF

Info

Publication number
CN100555585C
CN100555585C CNB2008101216455A CN200810121645A CN100555585C CN 100555585 C CN100555585 C CN 100555585C CN B2008101216455 A CNB2008101216455 A CN B2008101216455A CN 200810121645 A CN200810121645 A CN 200810121645A CN 100555585 C CN100555585 C CN 100555585C
Authority
CN
China
Prior art keywords
igbt
diffusion
silicon
prediffusion
triple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2008101216455A
Other languages
English (en)
Other versions
CN101399202A (zh
Inventor
陈福元
毛建军
胡煜涛
胡梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU JINGDI SEMICONDUCTOR CO., LTD.
Original Assignee
HANGZHOU HANGXIN ELECTRONIC INDUSTRY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU HANGXIN ELECTRONIC INDUSTRY Co Ltd filed Critical HANGZHOU HANGXIN ELECTRONIC INDUSTRY Co Ltd
Priority to CNB2008101216455A priority Critical patent/CN100555585C/zh
Publication of CN101399202A publication Critical patent/CN101399202A/zh
Application granted granted Critical
Publication of CN100555585C publication Critical patent/CN100555585C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种采用三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底方法。包括如下步骤:1)在硅单晶片整个面上预扩散P+/P-半导体杂质;2)在1260~1300℃温度下,进行100~250小时硅内预扩散P+/P-杂质的推结;3)研磨去除一表面的P+/P-扩散层,并抛光N-面为镜面;4)在N-/P-/P+硅基片上制成绝缘栅双极晶体管。本发明基于外延片与扩散片价格上的差异,通过采用三重扩散工艺方法来制作耐压在600-1200V之间的绝缘栅双极晶体管(IGBT)衬底片,具有良好的经济效益。

Description

三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底方法
技术领域
本发明涉及一种三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底方法。
背景技术
绝缘栅双极晶体管(IGBT)是双极与MOS的复合器件,它集MOSFET与双极的优点于一身,就电力电子器件的应用而言,其特性明显优于双极型晶体管以及功率MOSFET,所以自问世以来一直受到人们的青睐。
绝缘栅双极晶体管(IGBT)的制作需要这样一种材料,即在低阻P一上形成厚的高阻N层,从而获得高的击穿电压和低的导通电阻。对于此种衬底材料的制作一般采用三重扩散、厚外延技术以及硅片直接键台技术(SDB)。而厚外延技术除了存在不可避免地自扩散现象以外,要获得良好的表面是十分困难的,且价格较贵。因为硅外延层是硅以原子形式严格沿着其衬底硅单晶的晶格方向上生长而成,要求高精的设备与技术,特别是厚外延片的制备工艺难度大,成本高。相比较而言,SDB技术可以克服硅外延片中杂质自扩散的缺点.是一种比较理想的方法。但由于国内的SDB工艺技术的现状难以实现大批量生产,而且价格亦相当昂贵。鉴于绝缘栅双极晶体管(IGBT)卓越的功率性能和广泛的应用,人们提出采用三重扩散法来制作绝缘栅双极晶体管(IGBT)所用的硅基片衬底,以促进绝缘栅双极晶体管(IGBT)更大的发展。
三重扩散晶体管的制作方法早在1957~1958年就已提出,由于晶体管的集电区、基区、发射区皆由扩散方法获得,便称为三重扩散。三重扩散是以质量易于得到保证的高阻单晶材料代替高阻外延材料,从而避开外延材料的各种缺陷影响。当前三重扩散技术已十分成熟,成为半导体制造业的一门重要技术。
发明内容
本发明的目的是克服现有技术的不足,提供一种三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底方法。
包括如下步骤:
1)在硅单晶片整个面上预扩散P+/P-半导体杂质;
2)在1260~1300℃温度下,进行100~250小时硅内预扩散P+/P-杂质的推结;
3)研磨去除一表面的P+/P-扩散层,并抛光N-面为镜面;
4)在N-/P-/P+硅基片上制成绝缘栅双极晶体管。
所述的步骤1)中杂质预扩散的时间为2-4小时,温度为1100℃-1260℃。
所述的步骤1)中P+/P-半导体杂质的掺杂源比例为1∶30。
所述的步骤2)中温度为1270℃-1290℃;扩散时间为150~230小时
本发明基于外延片与扩散片价格上的差异,通过采用三重扩散工艺方法来制作耐压在600-1200v之间的绝缘栅双极晶体管(IGBT)衬底片,具有良好的经济效益。
附图说明
图1是绝缘栅双极晶体管(IGBT)用N-/P-/P+衬底硅三重扩散片制备流程图。
图2是绝缘栅双极晶体管(IGBT)结构示意图。
具体实施方式
三重扩散法制备绝缘栅双极晶体管(IGBT)用N-/P-/P+衬底硅片的特征是:A、在原始硅单晶片整个面上预先扩散入P+/P-半导体杂质;B、高温长时间进行硅内预扩P+/P-杂质的推结;C:研磨去除一表面上P+/P-扩散层并抛光N-面为镜面;D、在N-/P-/P+硅基片上完成P阱区扩散、N+源区扩散,栅极介质生长,制成绝缘栅双极晶体管(IGBT)。
用三重扩散法制备的绝缘栅双极晶体管(IGBT)用衬底N-/P-/P+硅片主要包含以下步骤:
1)选用N型30-50Ω.cm硅片,经表面处理,清洗,甩干后待用.
2)按照比例配好所采用的p型掺杂源。
3)在硅片整个表面淀积P-掺杂源,并作预分布扩散。
4)在硅片整个表面淀积P+掺杂源,并作预分布扩散。
5)高温长时间推结扩散。
6)研磨去除一表面的P+/P-层,得到N-/P-/P+硅片。化学机械抛光N-表面至所需N-/P-/P+硅衬底片厚度。
工艺流程为1)将N型硅单晶(N型,电阻率ρ=20-50Ωcm)切成厚度为520±10μm的单晶硅片,经过1号化学电子清洗液(NH4OH∶H2O2∶H2O=1∶2∶5)和2号化学电子清洗液(HCL∶H2O2∶H2O=1∶2∶8)严格清洗。化学电子清洗液的清洗反应温度为80-85℃,反应时间为10分钟。然后将硅片置于纯水中彻底冲洗清洁。纯水电阻率≥12兆欧姆厘米,每次冲水时间≥60分钟。硅片在120℃的烘箱内烘干,烘烤时间≥30分钟。2)、按照高浓度P+掺杂源与低浓度P-掺杂源的重量比=1∶30的比例配制P+/P-掺杂源。3)、将配好的扩散源均匀涂布在硅片两面。并在一定温度下(1100℃-1260℃)在下进行2-4小时的杂质源预沉积扩散,掺入浓度高、掺杂量充足、结深浅的P+/P-型半导体杂质。4)、在硅片中获得正反两面对称的P+/P-/N-/P-/P+型浅扩散结结构后,再在1260-1300℃的温度下对硅片进行100-250小时(扩散时间根据所需要的硅片最终厚度以及要保留的N-单晶层厚度来决定)的P型杂质推结扩散,在此过程中原先掺入的P型杂质总量基本保持不变,将扩散结加深至150-220μm。由于硼与铝在硅中的扩散系数不同,因而在此期间形成了P+P-/N-/P-/P+型深结结构。5)、然后研磨去除一个面上的P+/P-深结扩散层并将该面的N-层研磨抛光成镜面(根据晶体管设计要求保留硅片总厚度为250-300μm),由此获得N-/P-/P+型硅深结扩散片。本发明的优点是:三重扩散是以质量易于得到保证的高阻单晶材料代替高阻外延材料,从而避开外延材料的各种缺陷影响,同时利用不同扩散系数的P型杂质源通过一次扩散自然形成了P+/P-的结构(快扩散杂质源形成P-层,慢扩散杂质源形成P+层),简化了生产工艺;采用基础衬底为P+/P-结构的深结硅三重扩散片作为制造绝缘栅双极晶体管(IGBT)的基片,大幅度降低了原材料成本,产品实现较高性价比。
实施例1
1)在硅单晶片整个面上预扩散P+/P-半导体杂质;预扩散的时间为2-4小时,温度为1100℃-1260℃。
高浓度P+掺杂源与低浓度P-掺杂源的用量(重量)比为1∶30。
2)在1260~1300℃温度下,进行100~250小时硅内预扩散P+/P-杂质的推结。
3)研磨去除一表面的P+/P-扩散层,并抛光N-面为镜面;
4)在N-/P-/P+硅基片上制成绝缘栅双极晶体管。P-/P+层的厚度为160~250微米。
实施例2
1)在硅单晶片整个面上预扩散P+/P-半导体杂质;预扩散的时间为2小时,温度1230℃。
P+/P-半导体杂质的掺杂源比例为1∶30。
2)在1270℃温度下,进行230小时硅内预扩散P+/P-杂质的推结。
3)研磨去除一表面的P+/P-扩散层,并抛光N-面为镜面。
4)在N-/P-/P+硅基片上制成绝缘栅双极晶体管。P-/P+层的厚度为220微米。
实施例3
1)在硅单晶片整个面上预扩散P+/P-半导体杂质;预扩散的时间为4小时,温度为1180℃。
P+/P-半导体杂质的掺杂源比例为1∶30。
2)在1280℃温度下,进行150小时硅内预扩散P+/P-杂质的推结。
3)研磨去除一表面的P+/P-扩散层,并抛光N-面为镜面。
4)在N-/P-/P+硅基片上制成绝缘栅双极晶体管。P-/P+层的厚度为170微米。
实施例4
1)在硅单晶片整个面上预扩散P+/P-半导体杂质;预扩散的时间为3小时,温度为1210℃。
P+/P-半导体杂质的掺杂源比例为1∶30。
2)在1275℃温度下,进行170小时硅内预扩散P+/P-杂质的推结。
3)研磨去除一表面的P+/P-扩散层,并抛光N-面为镜面。
4)在N-/P-/P+硅基片上制成绝缘栅双极晶体管。P-/P+层的厚度为190微米。

Claims (4)

1、一种三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底硅片的方法,其特征在于包括如下步骤:
1)在硅单晶片整个面上预扩散P+/P-半导体杂质;
2)在1260~1300℃温度下,进行100~250小时硅内预扩散P+/P-杂质的推结;
3)研磨去除一表面上的P+/P-扩散层,并抛光N-面为镜面;
4)在N-/P-/P+硅片上制成绝缘栅双极晶体管。
2、根据权利要求1所述的一种三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底硅片的方法,其特征在于所述的步骤1)中杂质预扩散的时间为2-4小时,温度为1100℃-1260℃。
3、根据权利要求1所述的一种三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底硅片的方法,其特征在于所述的步骤1)中P+/P-半导体杂质的掺杂源比例为1∶30。
4、根据权利要求1所述的一种三重扩散法制备绝缘栅双极晶体管用N-/P-/P+衬底硅片的方法,其特征在于所述的步骤2)中温度为1270℃-1290℃;扩散时间为150~230小时。
CNB2008101216455A 2008-10-23 2008-10-23 三重扩散法制备绝缘栅双极晶体管用n-/p-/p+衬底方法 Expired - Fee Related CN100555585C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2008101216455A CN100555585C (zh) 2008-10-23 2008-10-23 三重扩散法制备绝缘栅双极晶体管用n-/p-/p+衬底方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2008101216455A CN100555585C (zh) 2008-10-23 2008-10-23 三重扩散法制备绝缘栅双极晶体管用n-/p-/p+衬底方法

Publications (2)

Publication Number Publication Date
CN101399202A CN101399202A (zh) 2009-04-01
CN100555585C true CN100555585C (zh) 2009-10-28

Family

ID=40517640

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2008101216455A Expired - Fee Related CN100555585C (zh) 2008-10-23 2008-10-23 三重扩散法制备绝缘栅双极晶体管用n-/p-/p+衬底方法

Country Status (1)

Country Link
CN (1) CN100555585C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルie型トレンチゲートigbtの製造方法

Also Published As

Publication number Publication date
CN101399202A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
CN101399200B (zh) 一种p、n纸源同一扩散过程制造硅二极管pn结的方法
CN101399201B (zh) 一种硅双向触发二极管的制造方法
KR100763426B1 (ko) 에피택셜 증착층을 가진 반도체 웨이퍼 및 그 반도체웨이퍼의 제조 방법
KR20110042009A (ko) 반도체장치 및 그 제조방법
CN101404254B (zh) 一种硅单晶片制造开放pn结快恢复整流二极管的方法
TW201019399A (en) A microwave activation annealing process
CN101651102A (zh) 一种双向触发二极管芯片的制备方法
US20090233428A1 (en) Methods for preparing a semiconductor wafer with high thermal conductivity
CN102939642B (zh) 半导体晶片及其制造方法
CN102789970A (zh) 一种快恢复二极管芯片的制备方法
CN101937941B (zh) 一种晶体硅太阳电池选择性发射结的制作方法
CN100555585C (zh) 三重扩散法制备绝缘栅双极晶体管用n-/p-/p+衬底方法
JP5532754B2 (ja) 半導体装置の製造方法
US20030079677A1 (en) Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer
CN101373717A (zh) 一种硅单晶薄片预扩散单面减薄制造晶体管的方法
CN108074809A (zh) 一种快速软恢复二极管芯片的制造方法
CN101383284B (zh) 一种硅单晶薄片氧化单面预扩散制造晶体管的方法
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
CN102646586A (zh) 一种p+、n+型杂质双扩散制造硅二极管的方法
CN212010933U (zh) 一种使用扩散型soi硅片制备的半导体器件
CN101383288A (zh) 硅三重扩散衬底制造金属-氧化物-半导体场效应晶体管的方法
CN111326570A (zh) 一种新型键合硅片及其制备方法
Janz et al. n-type and p-type silicon foils fabricated in a quasi-inline epi reactor with bulk lifetimes exceeding 500 µs
JPH0653313A (ja) 半導体装置の製造方法
CN204230247U (zh) 一种低压igbt薄型晶体芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HANGZHOU JINGDI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: HANGZHOU HANGXIN ELECTRONIC INDUSTRY CO., LTD.

Effective date: 20130930

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130930

Address after: Hangzhou City, Zhejiang Province, Binjiang District Puyan street 310053 Albert Road No. 3 Building 3

Patentee after: HANGZHOU JINGDI SEMICONDUCTOR CO., LTD.

Address before: 310053 Building No. 7, Binjiang District hi tech software park, Zhejiang, Hangzhou

Patentee before: Hangzhou Hangxin Electronic Industry Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20151023

EXPY Termination of patent right or utility model