CN100472940C - 修整两点调制器的方法及具修整装置的两点调制器 - Google Patents
修整两点调制器的方法及具修整装置的两点调制器 Download PDFInfo
- Publication number
- CN100472940C CN100472940C CNB038043408A CN03804340A CN100472940C CN 100472940 C CN100472940 C CN 100472940C CN B038043408 A CNB038043408 A CN B038043408A CN 03804340 A CN03804340 A CN 03804340A CN 100472940 C CN100472940 C CN 100472940C
- Authority
- CN
- China
- Prior art keywords
- pll circuit
- frequency
- signal
- loop filter
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000009966 trimming Methods 0.000 title claims description 25
- 230000008859 change Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000008439 repair process Effects 0.000 claims description 5
- 230000009849 deactivation Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims 1
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000012163 sequencing technique Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种PLL电路(1)经由数字调制信号(28)于第一频率调整，及接着由该数字调制信号(28)的去激活而在第二频率调整。一种差信号(32)，其为在该VCO(7)的控制信号(22)的电压变化的特性，其由该数字调制信号(28)的去激活而产生，差信号(32)与模拟调制信号(34)比较。该模拟调制信号(34)被改变以修正在该比较期间所决定的任何不一致。
Description
技术领域
本发明是有关基于PLL电路的修整两点调制器的方法，本发明亦关于具修整装置的两点调制器。
背景技术
在移动无线电***的收发器的传送器观念的简单实施是由具以两点调制的已知原则操作的调制器的传送器提供，在此情况下PLL(锁相回路)电路用做频率合成器，及被用于射频信号的相位调制或频率调制。
该调制信号一般在PLL电路的两个点注入。首先，在PLL电路的可程序分频器由数字调制信号驱动，该可程序分频器被排列于PLL电路的反馈路径及表示在PLL电路具对调制注入的低通传送响应的点，在此情况下，数字调制信号具较由PLL电路形成的低通滤波器为宽的带宽。第二，模拟调制信号被注入位于PLL电路的前馈路径及较佳为连接至频率控制振荡器的上游的加成点。经由密闭控制回路，在加成点注入的模拟调制于PLL电路的输出具高通过滤效果，故相对应调制信号必然被该传输响应破坏。该数字调制信号及该模拟调制信号在PLL电路的输出迭加，及此产生具与频率无关的传输响应的PLL电路。数字调制信号及模拟调制信号在PLL电路的同时注入被称为两点调制。
诸如此类的两点调制器及使用PLL电路的相位调制或频率调制的方法被叙述于德国公开专利说明书德国专利199 29 167A1。数字调制信号被注入在PLL电路的反馈路径的分频器的控制连接，由此产生一数目的决定，至分频器的输入信号的实时频率乘以的此数目的倒数。而且，该数字调制信号经由数字/模拟转换器转换为模拟调制信号，其在代表高通滤波器点的加成点注入PLL电路。
在所叙述传送器观念的形式，该控制回路维持为关闭的，为达到在PLL电路的低噪声位准，该PLL电路的带宽被设计为显著较经调制数据的传送所需的为窄。为补偿该窄带宽，该模拟调制信号被注入PLL电路，该数字调制信号亦然。
两点调制操作方法的基本特征为该数字调制信号及该模拟调制信号除了在相位外，亦具良好相符的振幅。然而，在模拟调制所需组件的制造公差造成在调制梯度及在该模拟调制信号的振幅位准的波动。为此原因，在PLL电路的制造后，振幅修整必须在该模拟调制信号及该数字调制信号间进行。
若亦欲考虑温度影响，此种修整必须在每一个传送方法前进行。
以两点调制修整PLL电路的一个已知方法为施加该两点调制于稳定状态的电路及使用外部测量接收器接收及解调该经传输信号，该数字及模拟调制信号以所得到解调结果为函数被修整。因为该PLL电路的振荡产生组件的非线性频率响应-电压控制振荡器(VCO)-为控制电压的函数，然而，此修整方法必须对每一个频道执行，当有相当大量的频道时，此造成相对应长的测量时间。此外，该修整数据必须储存于内存。此方法的进一步缺点为在此方法中未考虑温度变化的影响。
以两点调制修整PLL电路的进一步已知方法为基本上是基于以上所叙述方法。然而，在此情况下，由PLL电路所产生信号的接收及解调是由在收发器的接收区段执行。然而，此涉及更为显著的电路复杂性，因在该接收器需要第二PLL电路以执行此方法。
发明内容
因而，本发明目地为订定一种基于PLL电路的两点调制器的修整方法，经由此，快速、正确及低成本振幅修整可在该数字调制信号及该模拟调制信号间达到。进一步目的为提供一种具PLL电路及修整装置的两点调制器，经由此，该调制信号的振幅可被快速地及正确地修整，且具相当少的电路复杂性。
在根据本发明以两点调制原则操作的PLL电路的修整方法，该PLL电路由数字调制信号的注入在第一频率调整，该数字调制信号接着被去激活，亦即其被设定为值零，其结果为该PLL电路在与第一频率不同的第二频率调整。一种差信号，其为在该PLL电路的振荡产生单元的控制信号的变化的特性，且该变化是由数字调制信号的去激活产生，被产生及自该PLL电路输出。该差信号与比较信号比较，比较信号为模拟调制信号的调制偏移的特性，及该模拟调制信号的调制偏移以在该比较所决定的不一致的函数变化，使得该不一致被修正。
根据本发明修整方法具不需解调由该PLL电路产生用于修整目的的输出信号的优点。而且，进行根据本发明修整方法的电路复杂性为相当低的。结果，大体上，此产生快速及正确的两点调制器的修整方法，而且其可被成本有效地进行。
根据本发明的一个有利细节，该数字调制信号被注入该PLL电路使得该PLL电路在第一频率调整，其是由可变化选择的数字调制偏移的频率减去频道中间频率而形成。该PLL电路较佳为在第二频率调整，其由该数字调制信号的去激活进行，第二频率与频道中间频率相同。
本发明的一个较佳细节提供在该PLL电路的主路径与修整路径并列连接，修整路径促成控制信号产生。在此情况下，一个有利方法的变化特征在于该修整路径至少在该数字调制信号的去激活状态期间被激活。
而且，可提供在该PLL电路的主路径在该数字调制信号的去激活状态期间由如设定由充电泵(其位于该主路径)产生的电流为值零而被去激活，此表示在后续方法步骤期间对应于在电压控制振荡器的调谐输入的该数字调制信号的电压维持基本上固定的。然而，做为所叙述方法的替代方案，在该PLL电路的主路径显著更为有利为具较修整路径为窄的频率带宽。而且，若该第二频率在该修整路径的频率带宽内但在该主路径的频率带宽外，则在该数字调制信号的去激活后该主路径无法依循此调制变化，故此产生基本上固定的电压被施加于该电压控制振荡器的调谐输入。
如上所述的此方法可由皆包含回路滤波器的主路径及修整路径进行，且排列于主路径的回路滤波器的回路滤波器带宽较排列于修整路径的回路滤波器的回路滤波器带宽为窄。
然而，一般，当该数字调制信号被最初注入时在电压控制振荡器的调谐输入产生的电压维持可以不同方式达到。达到此的其它可能方式为在该数字调制信号的注入后保持在该PLL电路的主路径为激活的及经由在该PLL电路的主路径的充电泵选择电流使得在该电压控制振荡器的调谐输入的电压保持基本上为固定的。此使得在修整方法期间防止因在主路径的漏电流而产生的在该电压控制振荡器的调谐输入的电压的任何变化为可能。
而且，有利的是该修整路径在根据本发明方法的步骤(a)被去激活及电压控制振荡器的调制输入(其自修整路径送入)被预充电至参考电压，如0伏特。
而且，该数字调制信号较佳为经由排列于PLL电路的反馈路径的分频器注入该PLL电路。该分频器的控制连接被用作该数字调制信号的输入。一种∑-Δ调制器可有利地连接于此控制输入的上游。在此情况下，特别有利为选择该频道中间频率使得该频道中间频率除以用于驱动电压控制振荡器的参考信号频率的商基本上为整数，此具量化噪声无法发生于该PLL控制电路的优点，量化噪声是由∑-Δ调制器引起及可导致错误的修整方法，若排列于修整路径的回路滤波器的回路滤波器带宽为宽的。
本发明进一步方面是关于一种基于两点调制的原则被设计用于模拟调制信号及数字调制信号的注入的PLL电路，在PLL电路的主路径是与具输出装置以产生差信号的修整路径并列连接。该差信号为在注入不同数字调制信号进入PLL电路的频率产生单元的控制信号的变化的特性，而且，该修整路径具比较单元以比较该差信号与比较信号，比较信号为模拟调制信号的调制偏移的特性，及调制单元，其以自比较单元的输出信号的函数改变该模拟调制信号的调制偏移。
根据本发明PLL电路与主路径及与其并列连接的修整路径一起产生相当简单及低复杂性电路设计，其使得快速地及正确地修整该数字调制信号及该模拟调制信号为可能。
第一充电泵及连接至该第一充电泵下游的第一回路滤波器较佳为排列于PLL电路的主路径，类似于此，第二充电泵及连接至该第二充电泵下游的第二回路滤波器较佳为排列于修整路径。
本发明的一个特别有利细节提供在PLL电路的主路径具较修整路径为窄的频率带宽，如同已于上文解释，此方法为有利的以当相对应变化发生于该数字调制信号时经由该修整路径关闭PLL控制回路。此可特别是由第一回路滤波器的回路滤波器带宽较第二回路滤波器的回路滤波器带宽为窄而达到。
本发明的进一步较佳有利细节为提供该差信号经由第一开关供应至在该PLL电路的电压控制振荡器的调制输入的能力，亦有利地为提供该修整路径具第二开关，在第二开关的关闭位置该比较信号供应至该比较单元的输入。
本发明现在使用示例具体实施例及参考图式详细说明于下文，其中：
附图说明
第1图显示根据本发明PLL电路的一个示例具体实施例的示意电路图，其以两点调制的原则操作；及
第2图显示根据本发明修整方法的一个示例具体实施例的示意流程图。
具体实施方式
第1图示意地显示根据本发明两点调制器的一个示例具体实施例的电路图。该两点调制器具PLL电路1、调制装置2及修整装置3。
在其主路径，该PLL电路1具相位频率侦测器4、充电泵5、回路滤波器6及电压控制振荡器(VCO)7。该回路滤波器6为低通滤波器的形式，其平滑高频率信号组件，该电压控制振荡器7表示在该PLL电路1的振荡产生组件及具加成点8及频率产生单元9。该PLL电路1经由反馈路径封闭，此反馈路径自该电压控制振荡器7的输出延伸至相位频率侦测器4的输入，及可程序分频器10排列于反馈路径上。该可程序分频器10可为分数N-型分频器的形式，由此亦允许频率除以非整数的数字。
为产生数字调制信号26，该调制装置2具程序化单元11及数字模拟转换器12。
该修整装置3的修整路径与在该PLL电路1的主路径并列连接，该修整路径具充电泵14及回路滤波器15，回路滤波器15连接至该充电泵14的下游。该修整装置3亦具模拟调制单元17及比较器单元19。该比较器单元19的一个输入耦合至该回路滤波器15的输出，依据操作模式，该回路滤波器15或该模拟调制单元17经由开关16电连接至在该PLL电路1的电压控制振荡器7的调制输入33。该模拟调制单元17的输出经由开关18被反馈至该比较器单元19的其它输入。该比较器单元19的输出连接至该模拟调制单元17的控制输入。
在两点调制的情况下，模拟调制信号及数字调制信号经由该调制装置2注入该PLL电路1。因为，不像数字调制信号(其不具任何因为其离散本质的公差)，该模拟调制信号受到偏移及公差，该两个调制信号的振幅必须彼此相符。
在本示例具体实施例中，该调制信号26为数字信号的形式，其在相加点13加至载体信号25，其用作PLL频率合成的基础。该所得信号27被施加至该程序化单元11的一个输入。
在本示例具体实施例中，该程序化单元11为∑-Δ调制器的形式，在其输出产生数字调制信号28，其被施加于可程序分频器10的控制连接。在此情况下该数字调制信号28显示具被加数N被永远设定的1/(N+ΔN)的衰减比的被加数ΔN，及(N+ΔN)项表示整数。该调制信号26因而经由可程序分频器10(其具由该调制决定的(可变化)频率衰减比注入该PLL电路1的反馈路径，分频器信号24在该可程序分频器10的输出产生，及供应至该相位频率侦测器4的一个输入。
在参考频率fref的参考信号20被施加于该相位频率侦测器4的另一个输入，该参考频率fref是由振荡晶体产生，其未说明于第1图。反映在该参考信号20及该分频器信号24间的频率及/或相位差的差信号30因而在该相位频率侦测器4的输出产生，自该相位频率侦测器4的差信号30被使用以驱动充电泵5。其大小依据差信号30的电流在该充电泵5产生，回路滤波器6以在该充电泵5产生的电流充电，自该回路滤波器6的输出信号为一种电压信号，及被供应至该电压控制振荡器7的调谐输入21，在该电压控制振荡器7的输出产生的输出信号23不仅为该PLL电路1的反馈信号(其送至该可程序分频器10的输入)，亦为自本两点调制器及自该PLL电路1的输出信号。
根据本发明修整方法的修整方法的示例具体实施例参考如说明于第1图的两点调制器被解释于下文，此示例具体实施例以在第2图的流程图的形式被示意地说明。
在第一步骤S1，开关16连接该回路滤波器15的输出至该电压控制振荡器7的调制输入33，在下文及在第1图该开关16的此开关位置被称为16.1，该开关16的另一个开关位置被称为16.0。该开关18在步骤S1期间为关闭的，该开关18的关闭位置被称为18.1，但其开启开关位置被称为18.0，该数字调制信号28被输入至具固定衰减比的可程序分频器10，在此情况下的该衰减比为使得该PLL电路1在频率F1调节，频率F1对应于频道中间频率f减去数字调制偏移ΔfDig。
因为该PLL电路1在频率F1＝f-ΔfDig调节，对应于频率F1的电压值V1是在该电压控制振荡器7的调谐输入21产生。例如，若该电压控制振荡器7具线性频率/电压特性，则该电压值V1与该频率F1成正比。
在该PLL电路1在频率F1自我调节的方法期间，在该修整装置3的修整路径被去激活。在此方法期间，该回路滤波器15经由充电信号31预充电至零的固定电压值。该电压控制振荡器7的调制输入33因而同样地预充电至固定电压值。
一旦该PLL电路1在频率F1自我调节的方法已完成后，该数字调制信号28在第二步骤S2被设定至值零。在此情况下，该开关16及18维持在开关位置16.1及18.1，不需任何改变。该修整路径现在被激活。结果，该PLL电路1在频率F2调节，在此情况下，该回路滤波器15的带宽被设计为显著较该回路滤波器6的带宽为宽，因为在该PLL电路1的主路径(其由该充电泵5及该回路滤波器6形成)的较窄带宽，该主路径无法依循在该数字调制信号28的变化，故在该电压控制振荡器7的调谐输入21的电压维持基本上固定的。
该PLL电路1的控制回路因而经由修整路径对修整方法期间为密闭的，亦即经由该充电泵14、该回路滤波器15及该电压控制振荡器7的调制输入33。
由该数字调制信号28的去激活所产生的该PLL电路频率F2等于频道中间频率f，该电压值V1仍施加于该电压控制振荡器7的调谐输入21。对应于该数字调制偏移ΔfDig的电压值V2在该电压控制振荡器7的调制输入33产生。
由该电压控制振荡器7的输出频率产生的此电压值V2对应于该第二频率F2(该PLL电路1于此频率调节)。控制信号22，其电压V3产生该频率F2，因而施加于频率产生单元9。在该加成点8的加成条件与在该电压控制振荡器7的调谐输入21的固定电压V1因而产生具在该电压控制振荡器7的调制输入33的电压值V2(ΔfDig)＝V3(f)-V1(f-ΔfDig)的差信号32。
因为，在本示例具体实施例中，该程序化单元11为∑-Δ调制器的形式，该频道中间频率f被选择使得该商f/fref为整数，此设定为有利的，因为其使得由该∑-Δ调制器所引起的任何量化噪声被抑制，其可因为该回路滤波器15的宽带宽造成在其余调制方法的误差。
第三步骤S3的目的为比较该差信号32(其可在该回路滤波器15的输出分线)与模拟调制信号34。在此情况下，该开关16及18仍维持在开关位置16.1及18.1，不需任何改变。该数字调制信号26由该数字模拟转换器12转换为模拟调制信号29及被施加于该模拟调制单元17的一个输入，该模拟调制单元17产生模拟调制信号34。当该开关16及18是在适当的开关位置时，该模拟调制信号34意欲产生频率F3＝f+ΔfAna于该电压控制振荡器7的输出，其是由该频道中间频率f及模拟调制偏移ΔfAna的和形成。对应于在调制输入33的此频率F3的频率值F4必须精确地与在该修整状态的电压值V2相同大小。为进行与电压值V2的比较，该模拟调制信号34被施加于比较器单元19的一个输入。该差信号32的电压值V2被施加于该比较器单元19的另一个输入。
在该比较器单元19所决定的在该差信号32的电压值V2与该模拟调制信号34的电压值V4间的任何不一致由改变在该模拟调制单元17的输出所产生的该模拟调制信号34的模拟调制偏移ΔfAna而被修正。为进行此目的，在该比较器单元19所决定的不一致是经由输出信号35供应至该模拟调制单元17。
或者是，对应于差信号32的电压值V2可经由电容器而被储存于该比较器单元19的输入，及可接着与该模拟调制信号34的电压值V4比较。一旦在电压值V2及V4间的差已被修正，在该数字调制偏移ΔfDig及在该模拟调制偏移ΔfAna间的一致达到。
在第四步骤S4，在修整方法完成后，该开关16及18被切换至开关位置16.0及18.0，及该充电泵14与该回路滤波器15被去激活，该PLL电路1因而经由主路径被关闭。
该PLL电路1现在被修整用于两点调制，及可重新开始其操作，在此情况下，该数字调制信号28及该模拟调制单元17被迭置，及该叙述的修整方法产生具与频率无关的传输响应的该PLL电路1。
若模拟调制信号取代数字调制信号26被使用，该调制装置2亦被设计为使得数字/模拟转换器12为不必要的，及取代此的其它适当信号转换在此数字调制路径进行。
被施加于该比较器单元19的信号的修整可使用如重复方法进行。在此情况下，该调制振幅约略以该模拟调制信号34的交替更新及接着得到的自该比较器单元19的经改变输出信号35的评估修整。一旦在该比较器单元19的电压差已被修正，在该数字调制偏移ΔfDig及在该模拟调制偏移ΔfAna间的修整被完成。
Claims (17)
1.一种以两点调制原则操作的PLL电路(1)的修整方法，其具有下列步骤，这些步骤以所叙述的顺序执行：
(a)注入数字调制信号(28)进入该PLL电路(1)，且在第一频率调整该PLL电路(1)；
(b)去激活该数字调制信号(28)，且在与第一频率不同的第二频率调整该PLL电路(1)；
(c)输出一差信号(32)，该差信号对应于控制信号(22)的变化，该控制信号的变化是由在该PLL电路(1)中的频率产生单元(9)的该数字调制信号(28)的去激活而产生；
(d)比较该差信号(32)与比较信号(34)，该比较信号(34)为模拟调制信号(34)的调制偏移的特性；及
(e)改变该调制偏移，使得该差信号(32)与在该比较期间所决定的该比较信号(34)间的不一致被修正。
2.根据权利要求1的方法，
其特征在于，
该数字调制信号(28)的注入导致该PLL电路(1)在第一频率被调整，该数字调制信号是由可变化选择的数字调制偏移的频率减去频道中间频率而形成。
3.根据权利要求1或2的方法，
其特征在于，
该数字调制信号(28)的去激活导致该PLL电路(1)在与频道中间频率相同的第二频率被调整。
4.根据权利要求1的方法，
其特征在于，
该PLL电路(1)中的主路径与修整路径并列连接，该修整路径促成控制信号产生，具有下列步骤：
该修整路径的激活至少在该数字调制信号(28)的去激活状态期间进行。
5.根据权利要求4的方法，
其特征在于，
该PLL电路(1)中的主路径具有较该修整路径为窄的频率带宽。
6.根据权利要求5的方法，
其特征在于，
该第二频率在该主路径的频率带宽外，及在该修整路径的频率带宽内。
7.根据权利要求6的方法，
其特征在于，
该主路径具有拥有第一回路滤波器带宽的第一回路滤波器(6)，及
该修整路径具有拥有第二回路滤波器带宽的第二回路滤波器(15)，且该第一回路滤波器带宽较该第二回路滤波器带宽为窄。
8.根据权利要求4至7中任一项的方法，
其特征在于，
该修整路径在步骤(a)被去激活，及电压控制振荡器(7)的自该修整路径送入的调制输入(33)被预充电至参考电压。
9.根据权利要求1的方法，
其特征在于，
该数字调制信号(28)是经由排列于该PLL电路(1)的反馈路径中的分频器(10)注入。
10.根据权利要求9的方法，
其特征在于，
该分频器(10)的控制输入是由Σ-Δ调制器(11)馈入，及
该频道中间频率被选择使得该频道中间频率除以用于驱动该电压控制振荡器(7)的参考信号(20)的频率的商为整数。
11.一种基于两点调制原则被设计用于模拟调制信号(34)及数字调制信号(28)的注入的PLL电路(1)，
其特征在于，
在该PLL电路(1)中的主路径与修整路径并列连接，且该修整路径
具有输出装置(14、15)以产生差信号(32)，该差信号为当注入不同数字调制信号(28)于该PLL电路(1)时在该PLL电路(1)中的频率产生单元(9)的控制信号(22)的变化的特性，
具有比较单元(19)以比较该差信号(32)与比较信号(34)，该比较信号为模拟调制信号(34)的调制偏移的特性，及
具有调制单元(17)，该调制单元(17)根据自该比较单元(19)得到的输出信号(35)来改变该模拟调制信号(34)的调制偏移。
12.根据权利要求11的PLL电路(1)，
其特征在于，
在该PLL电路中的主路径具有第一充电泵(5)及连接至该第一充电泵(5)下游的第一回路滤波器(6)。
13.根据权利要求11或12的PLL电路(1)，
其特征在于，
该输出装置(14、15)具第二充电泵(14)及连接至该第二充电泵(14)下游的第二回路滤波器(15)。
14.根据权利要求11至12中任一项的PLL电路(1)，
其特征在于，
在该PLL电路(1)中的主路径具有较修整路径为窄的频率带宽。
15.根据权利要求14的PLL电路(1)，
其特征在于，
该第一回路滤波器(6)的回路滤波器带宽较该第二回路滤波器(15)的回路滤波器带宽为窄。
16.根据权利要求11至12中任一项的PLL电路(1)，
其特征在于
第一开关(16)，该差信号(32)经由该第一开关被施加于该PLL电路(1)中的电压控制振荡器(7)的调制输入(33)。
17.根据权利要求11至12中任一项的PLL电路(1)，
其特征在于
第二开关(18)，在其关闭位置该比较信号(34)被施加于该比较单元(19)的输入。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10207544.1 | 2002-02-22 | ||
| DE10207544A DE10207544A1 (de) | 2002-02-22 | 2002-02-22 | Verfahren zum Abgleichen eines Zwei-Punkt-Modulators und Zwei-Punkt-Modulator mit einer Abgleichvorrichtung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1636312A CN1636312A (zh) | 2005-07-06 |
| CN100472940C true CN100472940C (zh) | 2009-03-25 |
Family
ID=27762411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038043408A Expired - Fee Related CN100472940C (zh) | 2002-02-22 | 2003-02-07 | 修整两点调制器的方法及具修整装置的两点调制器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7349516B2 (zh) |
| EP (1) | EP1476939B1 (zh) |
| CN (1) | CN100472940C (zh) |
| DE (2) | DE10207544A1 (zh) |
| WO (1) | WO2003073601A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10147963A1 (de) * | 2001-09-28 | 2003-04-30 | Infineon Technologies Ag | Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung |
| US20060280270A1 (en) * | 2005-05-26 | 2006-12-14 | Brima Ibrahim | Method and system for FM communication |
| US8428212B2 (en) * | 2008-01-30 | 2013-04-23 | Intel Mobile Communications GmbH | Frequency synthesis using upconversion PLL processes |
| KR101709942B1 (ko) * | 2010-09-09 | 2017-02-24 | 삼성전자주식회사 | 프랙셔널-ｎ 위상동기루프, 이의 동작 방법 및 이를 포함하는 장치들 |
| US9628308B2 (en) * | 2014-10-30 | 2017-04-18 | Mediatek Inc. | Circuit, communication unit and method for VCO frequency adjustment |
| US9391625B1 (en) * | 2015-03-24 | 2016-07-12 | Innophase Inc. | Wideband direct modulation with two-point injection in digital phase locked loops |
| EP3168983B1 (fr) * | 2015-11-13 | 2018-10-17 | The Swatch Group Research and Development Ltd. | Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5207491A (en) * | 1991-01-31 | 1993-05-04 | Motorola Inc. | Fast-switching frequency synthesizer |
| US5983077A (en) * | 1997-07-31 | 1999-11-09 | Ericsson Inc. | Systems and methods for automatic deviation setting and control in radio transmitters |
| GB2337884B (en) * | 1998-05-26 | 2000-06-07 | Motorola Ltd | Voltage controlled oscillator |
| EP0961412B1 (en) * | 1998-05-29 | 2004-10-06 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
| DE19929167A1 (de) * | 1999-06-25 | 2000-12-28 | Siemens Ag | Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung |
| CA2281522C (en) * | 1999-09-10 | 2004-12-07 | Philsar Electronics Inc. | Delta-sigma based two-point angle modulation scheme |
| GB2354649A (en) * | 1999-09-22 | 2001-03-28 | Cadence Design Systems Inc | Method and apparatus for generating a modulated radio frequency output signal |
| US6229400B1 (en) * | 1999-10-22 | 2001-05-08 | Motorola Inc. | Method and apparatus for a calibrated frequency modulation phase locked loop |
| DE10108636A1 (de) * | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
| DE10147963A1 (de) * | 2001-09-28 | 2003-04-30 | Infineon Technologies Ag | Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung |
-
2002
- 2002-02-22 DE DE10207544A patent/DE10207544A1/de not_active Withdrawn
-
2003
- 2003-02-07 DE DE50300763T patent/DE50300763D1/de not_active Expired - Lifetime
- 2003-02-07 CN CNB038043408A patent/CN100472940C/zh not_active Expired - Fee Related
- 2003-02-07 WO PCT/DE2003/000370 patent/WO2003073601A2/de not_active Application Discontinuation
- 2003-02-07 EP EP03704300A patent/EP1476939B1/de not_active Expired - Fee Related
-
2004
- 2004-08-20 US US10/923,351 patent/US7349516B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7349516B2 (en) | 2008-03-25 |
| DE50300763D1 (de) | 2005-08-18 |
| DE10207544A1 (de) | 2003-09-18 |
| EP1476939A2 (de) | 2004-11-17 |
| US20050084034A1 (en) | 2005-04-21 |
| WO2003073601A3 (de) | 2003-11-13 |
| EP1476939B1 (de) | 2005-07-13 |
| CN1636312A (zh) | 2005-07-06 |
| WO2003073601A2 (de) | 2003-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154347B2 (en) | Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device | |
| CN101536314B (zh) | 用于直接数字插值合成的方法和设备 | |
| US6933798B2 (en) | Trimming method and trimming device for a PLL circuit for two-point modulation | |
| KR0166656B1 (ko) | 자동 주파수 제어 장치 | |
| US8022782B2 (en) | Two-point phase modulator and method of calibrating conversion gain of the same | |
| KR100668206B1 (ko) | 전력 증폭기에서 진폭 변조를 선형화하기 위한 회로 및방법 | |
| US7397883B2 (en) | Spread spectrum type clock generation circuit for improving frequency modulation efficiency | |
| CN100380804C (zh) | 具有pll电路的两点调制器及简化的数字预先滤波*** | |
| CN104428996B (zh) | 使用用于改善相位噪声的技术和锁相环的切换的收发器 | |
| CN102281059B (zh) | 用于在分数-n型锁相环中量化降噪的方法和设备 | |
| CN100472940C (zh) | 修整两点调制器的方法及具修整装置的两点调制器 | |
| US7391270B2 (en) | Phase locked loop and method for phase correction of a frequency controllable oscillator | |
| KR101581528B1 (ko) | 가변 주파수 신호 합성 방법 및 이를 이용한 가변 주파수 신호 합성기 | |
| US7605664B2 (en) | All digital phase locked loop system and method | |
| US7236063B2 (en) | Broadband modulation PLL, and modulation factor adjustment method thereof | |
| US6418174B1 (en) | Frequency shift key modulator | |
| EP0357996A1 (en) | Frequency modulator utilizing frequency synthesizer | |
| CN102217399B (zh) | 用于生成载频信号的方法和设备 | |
| US7158603B2 (en) | Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter | |
| JP2003516080A (ja) | 送信装置 | |
| CN112600555A (zh) | 一种产生调频连续波信号的方法 | |
| EP1219032B1 (en) | Method and arrangement for locking a control voltage to a voltage-controlled oscillator | |
| US8102215B2 (en) | Compensated high-speed PLL circuit | |
| US7129788B2 (en) | Method and apparatus for driving a direct current or voltage controlled oscillator with modulation slope feedback | |
| US20080159438A1 (en) | Methods and apparatus for multi-mode frequency shift keying |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: INFENNIAN TECHNOLOGIES AG Effective date: 20120625 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD. Free format text: FORMER NAME: INFINEON TECHNOLOGIES AG Owner name: INTEL MOBILE COMMUNICATIONS LTD. Free format text: FORMER NAME: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Neubiberg, Germany Patentee after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Patentee before: Infineon Technologies AG Address after: Neubiberg, Germany Patentee after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Patentee before: Intel Mobile Communications GmbH |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120625 Address after: Neubiberg, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Neubiberg, Germany Patentee after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Patentee before: Intel Mobile Communications GmbH |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090325 Termination date: 20170207 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |