CN100442484C - 形成半导体封装的方法和模铸件及制造所用的基底的方法 - Google Patents

形成半导体封装的方法和模铸件及制造所用的基底的方法 Download PDF

Info

Publication number
CN100442484C
CN100442484C CNB028221958A CN02822195A CN100442484C CN 100442484 C CN100442484 C CN 100442484C CN B028221958 A CNB028221958 A CN B028221958A CN 02822195 A CN02822195 A CN 02822195A CN 100442484 C CN100442484 C CN 100442484C
Authority
CN
China
Prior art keywords
die casting
substrate
hole
flip chip
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028221958A
Other languages
English (en)
Other versions
CN1698197A (zh
Inventor
夏定伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Systems Automation Ltd Singapore
Original Assignee
Advanced Systems Automation Ltd Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Systems Automation Ltd Singapore filed Critical Advanced Systems Automation Ltd Singapore
Publication of CN1698197A publication Critical patent/CN1698197A/zh
Application granted granted Critical
Publication of CN100442484C publication Critical patent/CN100442484C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/34—Moulds having venting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • B29C2045/14155—Positioning or centering articles in the mould using vacuum or suction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本发明提供倒装芯片封装和用于封装的模制化合物的详细说明给模铸流动模拟器，且识别模铸过程中封装内空隙形成的住置。接着，用于封装的基底(124)在空隙形成的位置设计有通孔(206)。在模铸过程中，由于模制化合物在管芯和基底(124)之间流动并强迫空气排出，因此在空隙形成位置的气穴通过下空腔条(110)中的通孔(206)和通气孔(116)逸出。此外，下空腔条(110)具有向下设置的中心位置(114)，这允许空气从通孔(206)流到通气孔(116)。此外，因为通孔(206)的直径在20-30微米之间，因此基底(124)下表面上的更多面积对于以阵列布置的端子有效。

Description

形成半导体封装的方法和模铸件及制造所用的基底的方法
技术领域
本发明涉及形成倒装芯片半导体封装及其衬底，更具体涉及模铸具有基底的倒装芯片半导体封装。
背景技术
众所周知，倒装芯片半导体封装作为一种封装，其中凸起的半导体管芯被翻转，在回流之后，通过凸块将它的焊盘图形直接连接到基底上的端子的相应图形上。然后在基底上模制管芯、凸块或互连以及基底的组件，以在模制化合物中包封管芯和凸起。模铸的封装保护管芯和凸块，并允许方便地操作该封装。此外，模铸的封装必须能承受一定范围的工作条件，该一定范围的工作条件包括在提升的温度下工作。
模铸倒装芯片封装时的一个困难是在管芯和基底之间形成空隙。空隙是当模制化合物在管芯和基底之间以及凸块之间流动时被截留的气穴，并且，如该领域的技术人员所知的，空隙能够对模铸的半导体封装的可靠性产生不利的影响。对于测量空隙没有普遍接受的标准，然而，基于具体的封装和封装用户的需求，有时把被空隙覆盖的面积与管芯和基底之间的总面积的比规定为一个标准。
在转让给美国Hestia技术股份有限公司的Weber的美国专利号US6038136中，Weber公开了一种模铸倒装芯片半导体封装的方法，该方法意在减小空隙的形成。Weber提出了一种具有上下空腔条的模具，在上和下空腔条之间倒装芯片封装被模铸在基底上。基底具有位于中心的单个排气通孔；并且，在其上容纳基底的下空腔条具有与衬底内的排气孔对准的溢流通道。当上和下空腔条合在一起时，上空腔条具有一个空腔，在该空腔中，安装在基底上的倒装半导体管芯被密封。在模铸过程中，将模制化合物注入到该空腔中，模制化合物围绕半导体管芯填充空腔，且被压入半导体管芯和基底之间的间隙中。然后模制化合物从该半导体管芯的每个边缘径向地向内流动，直到它到达排气孔。然后，模制化合物流经排气孔并进入溢流通道，填充溢流通道并在基底的底面上形成溢流珠(bead)。当模制化合物被压入半导体管芯和基底之间时，排气孔允许半导体管芯和基底之间的空气逃逸。这用来防止气穴在半导体管芯和基底之间被截留，由此减小空隙的形成。此外，Weber还提出了在衬底内使用多种排气孔。
当模铸特定的倒装芯片半导体封装时，例如具有特定的半导体管芯尺寸和特定数量的互连的封装时，已经发现：当模制化合物在半导体管芯和基底之间流动时，空隙比较一致地形成在特定的位置。这种空隙形成的一个可能原因是：当模制化合物围绕互连流动时，气穴在相对于互连的侧边被截留。
因此，Weber的方法的缺点是：在位于接近排气孔的互连周围所截留的气穴可以通过排气孔逃逸，但是，不位于接近排气孔的气穴在半导体管芯和基底之间保持截留。
Weber方法的另一个缺点是：在基底的底面上形成溢流珠。溢流珠消耗基底宝贵的表面积，减小用于安装和连接模铸半导体封装的球或管脚栅阵列端子的有效面积，该面积是封装输入和输出的生长密度所需要的。
Weber的另一缺点是排气孔具有在152至500微米(1×10-6米)直径范围内的相对大尺寸。此外，排气孔的大尺寸消耗基底真正的面积(estate)，该面积(estate)能够用于在模铸的半导体封装上的输入和输出。
Weber的再一缺点是需要其中具有溢流通道的下空腔条，并且，因为衬底内的排气孔和下空腔条的溢流通道必须对准，从而使得制造复杂且成本上升，并且，各种模铸的半导体封装需要使用各种下空腔条。
发明内容
本发明试图提供一种用于形成倒装芯片半导体封装的方法和设备，以及用于制造倒装芯片半导体封装用的基底的方法，克服或至少减少现有技术的上述问题。
由此，在一个方面，本发明提供用于模铸至少一个半导体封装的至少一种模铸件，该至少一种模铸件包括：
用于接收基底的模铸表面，基底至少具有通孔，并且基底具有安装在其处的至少一个半导体管芯倒装芯片；以及
从模铸表面伸出的至少一个排气孔，该至少一个排气孔用于气动地连接到该至少一个通孔。
在本发明的另一个方面，提供一种用于模铸至少一个倒装芯片半导体封装的方法，该方法包括以下步骤：
a)提供具有多个通孔的至少一个基底，多个通孔在预定的位置；
b)倒装芯片将至少一个半导体管芯安装到基底；
c)提供具有用于接收基底的模铸表面的至少一个模铸件，该至少一个模铸件具有从模铸表面伸出的多个排气孔；
d)在模铸表面上布置其上具有至少一个半导体管芯的基底；
e)在由至少另一个模铸件的另一个模铸表面所形成的模腔中密封基底；以及
f)注入模制化合物到模腔中，由此通过多个通孔的至少一些和多个排气孔的至少一些从至少一个基底和至少一个半导体管芯之间挤压空气。
在本发明的又一方面，提供一种用于制造基底的方法，该基底用于形成至少一个倒装芯片半导体封装，该方法包括以下步骤：
a)模拟模铸至少一个倒装芯片半导体封装，以产生模拟结果，用以指示至少一个倒装芯片半导体封装内的空隙形成的位置；
b)选择一些空隙形成位置；以及
c)在选定的空隙形成位置制造具有通孔的基底。
附图说明
现在将通过例子完全地描述本发明的实施例，参考附图，其中：
图1示出了根据本发明的模铸设备的侧剖图；
图2示出了图1中的部分模铸设备的放大视图；
图3示出了图1的下空腔条的平面图；
图4示出了图1的上空腔条的平面图；
图5示出了使用图1中的模铸设备的模铸工序的流程图；
图6示出了图1中模铸设备的模腔内模制化合物的流动；
图7示出了用于制造图1中的基底的工序的流程图；以及
图8示出了根据图7中的流程图模拟的结果。
具体实施方式
对于特定的模铸半导体封装，为模具流动模拟器提供封装和用于形成封装的模具的详细说明，其中，模具流动模拟器识别封装中空隙形成位置。接着，用于特定封装的基底在空隙形成的位置设计有通孔。在模铸过程中，当模制化合物在管芯和基底之间流动且迫使空气排出时，在空隙形成位置处的气穴通过下空腔条中的通孔和通气孔逸出。此外，下空腔条具有连接到通气孔的向下设置(down set)中心位置，因此避免使基底内的通孔与通气孔对准的需要，因为无论通孔位于向下设置区域内的任何位置，向下设置都允许空气从通孔流到通气孔。而且，具有特定的向下设置的下空腔条可以用于同一尺寸但是具有不同的通孔位置的各种基底。此外，由于下空腔不具有与现有技术一样的溢流通道，并且通孔的直径在20-30微米之间，因此，基底下表面上的更多面积对于以阵列布置的端子是有效的。
图1示出了模铸设备100的一部分，模铸设备100包括：上模铸件或上空腔条105以及下模铸件或下空腔条110。如所属领域的技术人员所公知，上空腔条105安装到压力机(未示出)的上部，下空腔条110安装到压力机(未示出)的下部。在常规模压机中，上部不可动，下部可以在上模铸位置和下开口位置之间的垂直方向上移动。因此，下模铸件110在下开口位置和上升的模铸位置之间垂直地移动。上升的模铸位置被示出。
下空腔条110具有上表面112，上表面112具有用于形成每个半导体封装的向下设置(downset)部分114。向下设置部分在下空腔条110的上表面112中凹进15-20微米。每个向下设置部分114具有多个通气孔116，该通气孔116从向下设置部分114伸出贯穿下空腔条110至沟道118。沟道118接着连接到出口120。此外，下空腔条110的上表面中的真空入口122连接到真空源(未示出)，以固定下空腔条110上的基底124。应当理解的是：这里通气孔116和真空入口122连接到沟道118。因此，真空施加到真空入口和通气孔116。在本发明的替代实施例中，只有真空入口122可以被连接以施加真空，而通气孔116没有被连接施加真空。通气孔可以开口到环境空气压力或连接到一个替代的真空源，以施加不同于在真空入口122处所施加的真空压力。在基底124上是三个半导体管芯126，倒装芯片安装在其上。之后将提供倒装芯片安装的更详细描述。这里，被模铸的封装类似于四边扁平无引线(QFN)封装，其中在一个模铸中包封多个半导体管芯，接着将多个半导体管芯单独出来以制造单个半导体封装。
上空腔条105具有下表面128，当上下空腔条105和110处于模铸位置时，形成具有基底124的模腔130。下表面128还包括位于料道134和空腔130之间的闸门132。在模铸位置中，三个半导体管芯126被密封在空腔130中。活塞138在垂直方向移动以迫使料道134中的模制化合物进入空腔130中。如现有技术所公知，与闸门132相对的位置136包括在空腔130端部的排气孔，在此不再提供更多细节。
图2示出了上下空腔条105和110的一部分200的放大视图。互连202安装在半导体管芯126上，且将倒装管芯126的焊盘(未示出)电连接到基底130的上表面204上的端子(未示出)。互连202有时称为凸块，一般形成在半导体管芯126的焊盘上。然后，在管芯放置在基底124上之前，管芯126反转，凸块126与端子对准。随后的回流工序促使一般由焊剂制成的凸块202熔融，并使焊盘连接到端子。凸块可以由各种材料制成，且在凸块的结构中通常引入焊剂层。
如上所述，排气孔116连接到向下设置部分114，基底124具有从基底的上表面204伸出到下表面208的通孔，该通孔在向下设置部分114的范围之内。通孔206位于预定位置的互连202之间，因此，当通过通孔在预定位置施加真空时，真空有利地除去气穴并减小在预定位置形成空隙。
图3示出了下空腔条110，表明向下设置部分114用半导体管芯126的外形302覆盖。向下设置部分114制得小于半导体管芯126的外形302，以确保有效的支撑半导体管芯126下面的部分基底124。
图4示出了半导体管芯126的外形402所覆盖的上空腔条105，表明半导体管芯126的位置在空腔130内。
现在参考图5，根据本发明用于模铸半导体封装的工序500，505开始；步骤510：在其上具有焊盘的相应图形的基底124上布置凸起的半导体管芯126，并布置通孔206在预定的位置。然后，步骤515：在回流室回流半导体管芯126和基底124，促使凸块形成互连202。然后，步骤520：在下空腔条110的上表面112上布置基底124和半导体管芯126的组件。上下空腔条105和110都被预热并保持在升高的模铸温度。如上表面112上的定位销和衬底124中的对应孔当然是必要的对准部件，以确保基底124的适当位置。
接下来，步骤525：使上下空腔条105和110合在一起，将半导体管芯126密封在由上空腔条105的模铸表面128和基底124形成的模腔130中。随着料道134中的模制化合物的淀积，活塞向上移动挤压模制化合物，在外加热量和压力条件之下，模制化合物变为熔融的液态。步骤530：熔融化合物从料道134通过闸门132注入到空腔130中。参考图6，箭头示出了空腔130内的模制化合物的流动。模制化合物的流动显示出常被称作的包裹效应。这些是模制化合物围绕半导体管芯126流动之处，然后，在围绕半导体管芯126之后，开始在半导体管芯126和基底124之间向内地流动，从而在步骤535中填充半导体管芯126和基底124之间的间隙。
通过模制化合物的流动，在半导体管芯126和基底124之间截留的气穴605中的空气通过通孔202被逐渐压出，穿过向下设置部分114和排气孔116。采用真空，模制化合物的流动和气穴605中的空气的位移进一步被增强。因此，有利地促进了半导体管芯126和基底124之间的模制化合物的流动，且减小空隙的形成。模制化合物继续在半导体管芯126和基底124之间流动，然后进入通孔116。模制化合物能够流过通孔116且在基底124的下表面上的通孔开口处形成陷窝。
然后步骤540：允许在某一时刻设置模制化合物，如通过各种参数确定，该参数包括使用的模制化合物的类型。接着步骤545：上下空腔条105和110被分开，步骤550：从下空腔条110除去模铸的半导体封装，模铸的半导体封装现在是单个模铸的一部分，步骤555：模铸工序500结束。众所周知，单个工序之后产生单个的半导体封装。
参考图7，工序700用于在预定位置制造具有通孔的基底，开始705，步骤710：使用计算机程序模拟模铸特定的半导体封装，以确定当使用上下空腔条105和110以及特定的模制化合物模铸封装时的模子流动图形。这种模拟软件应用的例子是美国的Exicad公司的C-MOLD和澳大利亚的MOLD-FLOW。根据模拟结果，下一个步骤715将是确定封装中空隙的位置，步骤720：确定特定的模制化合物的倒角尺寸，例如10-20微米。所属领域的技术人员应当理解的是：根据模拟结果空隙是可辨别的，因为这种模拟程序的主要目的是确定空隙的位置。另一方面，模制化合物的倒角尺寸是模制化合物的详细说明的部分，且由制造商容易确定。图8示出了表示空隙805的位置的模拟结果。存在空隙在半导体管芯126和基底124之间的中央位置产生的趋势。
空隙的位置提供了一个位置指示，有时称为目标位置，在该位置上衬底内需要通孔；而模制化合物的倒角尺寸将确定通孔的尺寸例如直径。利用这些信息，然后步骤730使用常规方法制造基底，以在目标位置形成具有所要求尺寸的通孔，步骤735：工序700结束。
尽管模拟结果表明空隙的位置，但是这里在实际选择通孔的位置时需要进行折衷。必须考虑模拟结果的容许偏差、用于通孔的基底上的空间有效性、基底内操作者的布局、空隙的尺寸、所需的通孔的数目和增加通孔到基底的成本。对于可以为每个半导体封装提供的通孔数目也存在限制，因为通孔是封装中可以允许水分进入封装且不利地影响封装的可靠性的开口。因此，管芯的尺寸和半导体封装的类型也影响半导体封装中的基底上的通孔数目和尺寸。11.8平方毫米(mm2)的管芯尺寸，每个管芯需要两个至三个通孔，每个通孔具有20-30微米的直径。
因此，如所述，本发明提供一种模铸倒装芯片半导体封装的方法，减小在半导体封装中空隙的形成。
该方法实现了：通过模拟半导体封装的模铸，以确定空隙形成的位置，然后在空隙形成的位置处制造具有通孔的半导体封装的基底。此外，用于模铸半导体封装的模铸件制造有排气孔，该排气孔允许空气在空隙形成的位置通过。当使用该基底和模铸件形成半导体封装时，在模铸过程中，空气从空隙形成的位置通过通孔流到排气孔。
因此，本发明提供一种用于形成倒装芯片半导体封装的方法和设备，以及用于制造倒装芯片半导体封装用的基底的方法，克服或至少减小现有技术的上述的问题。
应当明白的是，尽管仅详细描述了本发明的一个具体实施例，但是在不脱离本发明的范围条件下，所属领域的技术人员可以进行各种修改和改进。

Claims (18)

1、一种用于容纳和模铸至少一种半导体封装的模铸件，该模铸件包括：
用于接收基底的模铸表面，基底用于将至少一个半导体管芯倒装芯片安装在其处，基底至少具有一个通孔，在模铸过程中空气通过该通孔从容纳模铸表面的空间排出；以及
从模铸表面伸出的至少一个排气孔，该至少一个排气孔用于气动地连接到该至少一个通孔，
至少部分模铸表面是向下设置，其中至少一个排气孔位于向下设置部分内，该向下设置部分允许空气从基底内的至少一个通孔流到至少一个排气孔，从而避免使基底内的至少一个通孔与至少一个排气孔对准的需要。
2、根据权利要求1的模铸件，其中至少一个通孔包括在基底的预定位置的多个通孔，其中，至少一个排气孔包括多个排气孔，其中，在基底的预定位置的多个通孔的至少一些气动地连接到多个排气孔的至少一些。
3、根据权利要求1的模铸件，其中至少一个模铸件还包括从模铸表面伸出的用于将基底固定到模铸表面的至少一个真空入口。
4、根据权利要求1的模铸件，其中至少一个通孔包括多个通孔，多个通孔的至少一些位于基底上，以气动地连接到向下设置部分。
5.根据权利要求1的模铸件，其中至少一个通孔的直径为20-30微米，向下设置部分在模铸表面凹进15-20微米。
6、根据权利要求1的模铸件，其中至少一个模铸件进一步包括连接到至少一个排气孔的至少一个气动通道。
7、根据权利要求5的模铸件，其中至少一个气动通道进一步包括至少一个出口。
8、一种用于模铸至少一个倒装芯片半导体封装的方法，该方法包括以下步骤：
a)模拟模铸至少一个倒装芯片半导体封装，以产生表明倒装芯片半导体封装内的空隙形成位置的模拟结果；
b)选择一些空隙形成位置；
c)在选定的空隙形成位置处制造具有通孔的基底；
d)倒装芯片将至少一个半导体管芯安装到基底；
e)提供具有用于接收基底的模铸表面的至少一个模铸件，该至少一个模铸件具有从模铸表面伸出的多个排气孔；
f)在模铸表面上布置其上具有至少一个半导体管芯的基底；
g)在通过至少另一个模铸件的另一个模铸表面形成的模腔中密封基底；以及
h)将模制化合物注入到模腔中，由此通过多个通孔中的至少一些通孔和多个排气孔中的至少一些排气孔，在至少一个基底和至少一个半导体管芯之间挤压空气。
9、根据权利要求8的方法，其中步骤b)包括以下步骤：
b1)使至少一个半导体管芯凸起；
b2)在至少一个基底上，安装凸起的至少一个半导体管芯；以及
b3)回流凸起的至少一个半导体管芯和至少一个基底的组件。
10、根据权利要求8的方法，其中步骤c)包括以下步骤：
c1)提供至少一个基底和多个通孔的预定位置的详细说明；以及
c2)制造具有从模铸表面伸出多个排气孔的至少一个模铸件，该模铸件具体用于模铸在预定位置具有多个通孔的至少一个基底。
11、根据权利要求8的方法，其中步骤d)包括以下步骤：
d1)在模铸表面上定位至少一个基底；以及
d2)将至少一个基底固定到模铸表面。
12、根据权利要求8的方法，其中步骤e)包括以下步骤：
e1)使另一个模铸件和所述至少一个模铸件合在一起；以及
e2)保持另一个模铸件和所述至少一个模铸件合在一起，直到模制化合物固化之后。
13、一种用于制造形成至少一个倒装芯片半导体封装用的基底的方法，该方法包括以下步骤：
a)模拟模铸至少一个倒装芯片半导体封装，以产生表明在该至少一个倒装芯片半导体封装内空隙形成的位置的模拟结果；
b)选择一些空隙形成位置；以及
c)在选定的空隙形成位置制造具有通孔的基底。
14、根据权利要求13的方法，其中步骤a)包括在计算机上使用模铸模拟程序的步骤。
15、根据权利要求13的方法，其中步骤b)包括选择易于形成空隙的空隙形成位置。
16、根据权利要求13的方法，其中步骤b)包括选择空隙形成位置，在该位置定位通孔不会干涉至少一个基底的现存部件。
17、根据权利要求14的方法，其中步骤b)包括选择最小数目的通孔，以避免不利地影响至少一个倒装芯片半导体封装的可靠性。
18、根据权利要求14的方法，在步骤c)之前包括以下步骤：
确定待用于形成至少一个倒装芯片半导体封装的模制化合物的倒角尺寸；以及
设置每个通孔的尺寸为不大于倒角尺寸。
CNB028221958A 2001-11-07 2002-10-30 形成半导体封装的方法和模铸件及制造所用的基底的方法 Expired - Fee Related CN100442484C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG200106855A SG107567A1 (en) 2001-11-07 2001-11-07 Method and apparatus for forming a flip chip semiconductor package and method for producing a substrate for the flip chip semiconductor package
SG2001068550 2001-11-07

Publications (2)

Publication Number Publication Date
CN1698197A CN1698197A (zh) 2005-11-16
CN100442484C true CN100442484C (zh) 2008-12-10

Family

ID=20430858

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028221958A Expired - Fee Related CN100442484C (zh) 2001-11-07 2002-10-30 形成半导体封装的方法和模铸件及制造所用的基底的方法

Country Status (5)

Country Link
US (1) US20050106784A1 (zh)
KR (1) KR20040064704A (zh)
CN (1) CN100442484C (zh)
SG (1) SG107567A1 (zh)
WO (1) WO2003041164A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
DE102006003305B3 (de) * 2006-01-23 2007-08-02 Infineon Technologies Ag Vorrichtung und Verfahren zur Herstellung eines Gegenstands mittels Kunststoff-Formtechnik
US7677874B2 (en) * 2007-02-02 2010-03-16 Asm Technology Singapore Pte Ltd Vacuum molding apparatus
US20090026656A1 (en) * 2007-07-23 2009-01-29 Bautista Jr Jesus Bajo Vented mold for encapsulating semiconductor components
CN101236935B (zh) * 2008-03-07 2010-06-02 日月光半导体制造股份有限公司 具嵌入元件的承载器及其制作方法
CN102637789A (zh) * 2012-04-26 2012-08-15 中国科学院半导体研究所 晶圆级led管芯整体集成封装装置
DE102013105802B4 (de) * 2013-06-05 2016-09-15 Polylc Gmbh & Co. Kg Folienkörper, Verfahren zum Hinterspritzen eines Folienkörpers und Hinterspritzwerkzeug dazu
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
CN108075024B (zh) * 2016-11-15 2019-09-13 致伸科技股份有限公司 具有发光功能的指纹识别模块及其制造方法
CN107221566A (zh) * 2017-05-23 2017-09-29 中国电子科技集团公司第十研究所 一种红外探测器芯片应力卸载装置
CN113276348B (zh) * 2020-02-19 2023-01-24 长鑫存储技术有限公司 注塑模具及注塑方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012646A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd Ｉｃカード用モジュールの封止金型
US5920768A (en) * 1996-12-19 1999-07-06 Denso Corporation Manufacturing method for a resin sealed semiconductor device
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
TW432648B (en) * 2000-01-04 2001-05-01 Advanced Semiconductor Eng Flip chip glue injection method and device
TW448547B (en) * 2000-05-06 2001-08-01 Advanced Semiconductor Eng Substrate piece of the flexible substrate based package
JP2001267345A (ja) * 2000-03-21 2001-09-28 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383846B1 (en) * 2000-03-20 2002-05-07 Chi-Chih Shen Method and apparatus for molding a flip chip semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012646A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd Ｉｃカード用モジュールの封止金型
US5920768A (en) * 1996-12-19 1999-07-06 Denso Corporation Manufacturing method for a resin sealed semiconductor device
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
TW432648B (en) * 2000-01-04 2001-05-01 Advanced Semiconductor Eng Flip chip glue injection method and device
JP2001267345A (ja) * 2000-03-21 2001-09-28 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
TW448547B (en) * 2000-05-06 2001-08-01 Advanced Semiconductor Eng Substrate piece of the flexible substrate based package

Also Published As

Publication number Publication date
WO2003041164A1 (en) 2003-05-15
CN1698197A (zh) 2005-11-16
SG107567A1 (en) 2004-12-29
KR20040064704A (ko) 2004-07-19
US20050106784A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
US6630730B2 (en) Semiconductor device assemblies including interposers with dams protruding therefrom
US6114192A (en) Method of manufacturing a semiconductor device having a ball grid array package structure using a supporting frame
CN100442484C (zh) 形成半导体封装的方法和模铸件及制造所用的基底的方法
US6909929B2 (en) Stereolithographic method and apparatus for packaging electronic components
CN100576477C (zh) 形成引脚模块阵列封装的方法
US5197183A (en) Modified lead frame for reducing wire wash in transfer molding of IC packages
US6772512B2 (en) Method of fabricating a flip-chip ball-grid-array package without causing mold flash
GB2236212A (en) Encapsulating semiconductor elements in resin
US5926695A (en) Lead frame incorporating material flow diverters
KR19990023662A (ko) 패키징된 집적회로의 패널을 형성하는 방법 및 장치
JP2001504273A (ja) 改良されたリードフレーム構造および集積回路のパッケージ方法
CN104658987A (zh) 半导体器件及其制造方法
CN102054716B (zh) 导线架条的封胶方法与封胶结构
US6861294B2 (en) Semiconductor devices and methods of making the devices
Manzione et al. Polymers in electronics packaging
GB2248580A (en) Encapsulating semiconductor devices attached to load frames
EP0489349A1 (en) Molding process for plastic IC packages
CN105161430A (zh) 一种半导体器件的封装方法
TWI416674B (zh) 封膠模具與封膠方法
CN100593847C (zh) 具有防止翘曲的结构的半导体封装
SG182882A1 (en) Method and apparatus for forming a flip chip semiconductor package and method for producing a substrate for the flip chip semiconductor package
JPH08330343A (ja) 電子部品の樹脂封止装置およびこれを用いた樹脂封止方法
EP1205973A1 (en) Low-profile semiconductor device and method for manufacturing the same
JPH03264322A (ja) 樹脂封止用金型装置
KR19980039729A (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20201030