CN105161430A - 一种半导体器件的封装方法 - Google Patents
一种半导体器件的封装方法 Download PDFInfo
- Publication number
- CN105161430A CN105161430A CN201510480352.6A CN201510480352A CN105161430A CN 105161430 A CN105161430 A CN 105161430A CN 201510480352 A CN201510480352 A CN 201510480352A CN 105161430 A CN105161430 A CN 105161430A
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- bare board
- substrate
- semiconductor device
- colloid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000084 colloidal system Substances 0.000 claims abstract description 30
- 238000012856 packing Methods 0.000 claims description 15
- 238000005538 encapsulation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000004568 cement Substances 0.000 claims description 3
- 239000006071 cream Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000013461 design Methods 0.000 abstract description 7
- 238000012858 packaging process Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000003825 pressing Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种半导体器件的封装方法，包括以下步骤：准备一基板，该基板区分为多个封装区域，各封装区域以电性连接的方式设有多个电子元件；准备一印刷电路裸板，该印刷电路裸板具有一贯穿该印刷电路裸板上下表面的容置孔；将该印刷电路裸板黏贴于该基板上，使该印刷电路裸板围设在所述封装区域外，且使所述电子元件容置于该容置孔内；以及将一胶体灌入到该印刷电路裸板的容置孔中，以包覆所述电子元件；由此，可使半导体的制造在设计上较具弹性且可以小批量生产。本发明将上盖与外框的结合采取一次压合的方式，在一道制程中完成，半导体元件连线是在外框置入前完成，可去除连线上的局限，缩短封装制程,并提高了生产效率。
Description
技术领域
本发明涉及一种半导体封装方法，特别是指一种不必使用模具进行封胶且可适用于少量生产的半导体器件封装方法，属于半导体技术领域。
背景技术
目前半导体的封装方法是在一基板上进行电子元件(如芯片)的打线接合(wire-bonding)、封胶、及切割等封装步骤。其中，在封胶的步骤中，一般是使用铸模(Molding)的方式，即利用一封胶模具压在该基板上，且该封胶模具的模穴对应覆盖在所有电子元件上方，以形成一独立的填充空间。之后，将熔融状态的胶体(例如环氧树脂)填入于模穴中。接着，经过高温固化程序之后，使胶体成型并将电子元件与连接在该基板与电子元件之间的导线密封住。
但是，上述利用铸模的封胶方式具有下列的问题：
1.改变设计不易，即设计上较无弹性，尤其在少量生产时，不符合经济效益。
2.对于微小内联机(interconnectwires)会因为胶体在铸模过程中的熔化流动而造成导线塌陷(wiresweep)的现象，从而造成线路短路而使得随后的封装产品失效。
3.模具与相应设备的费用较为昂贵，导致制造成本与设备的维护成本都较高。
4.会产生大量的材料废弃物，如脱模胶、废料(MoldingCompound)等，造成环境的污染，故不符合环保。
而且现有技术中，外框的设置与透光板的覆盖，需经过两道制程方能完成。另外，在晶片连线过程中，由于外框在这之前已成形，所以在连线时势必造成限制，通常在晶片与外框之间预留一安全距离，这样才能确保连线时不会碰到外框，由此会影响封装体积的大小。
因此，业界急需提供一种设计合理且有效改善上述问题的技术方案。
发明内容
为了克服上述现有技术中存在的技术缺陷，本发明的目的在于提供一种能缩短封装制程，并提高生产效率，可以适用于小批量生产的半导体器件封装方法。
为了实现上述发明目的，本发明的技术方案如下：
一种半导体器件的封装方法，包括以下步骤：
准备一基板，该基板区分为多个封装区域，各封装区域以电性连接的方式设有多个电子元件；
准备一印刷电路裸板，该印刷电路裸板具有一贯穿该印刷电路裸板上下表面的容置孔；
将该印刷电路裸板黏贴于该基板上，使该印刷电路裸板围设在所述封装区域外，且使所述电子元件容置于该容置孔内；以及
将一胶体灌入到该印刷电路裸板的容置孔中，以包覆所述电子元件。
其中，在将该胶体灌入该容置孔的步骤后，还包括一烘烤该胶体的步骤，使该胶体固化。
其中，在烘烤该胶体的步骤后，还包括一切割该基板以形成多个半导体封装件的步骤。
其中，在黏贴该印刷电路裸板的步骤时，该印刷电路裸板通过绝缘胶材或锡膏黏贴于该基板。
其中，在将该胶体灌入到该印刷电路裸板的容置孔步骤中，先计算出该胶体所需的胶量，并采用一点胶机或一印刷机将该胶体灌入该容置孔。
其中优选的，该方法还包括在一基板上进行下列步骤：
植入一半导体元件；
进行该半导体元件的连线处理；
进行一外框与一上盖的一次压合处理，以完成半导体元件的封装。
其中，位于所述的基板板面上还包含数条导体，用以连接所述半导体元件。
其中，所述的基板为塑胶基材，或陶瓷基材，或印刷电路板。
其中，所述的半导体元件为一光感测晶片。
其中，所述的光感测晶片为影像感测晶片。
与现有技术相比，本发明的有益效果是：
1.可依产品的封胶高度而设计出适用的印刷电路裸板，故设计上较具弹性且灵活多变化，且可以适用于小批量生产。
2.较不易造成导线塌陷的现象。
3.因不需客制模具，而使得制造成本与设备维修的成本较低。
4.不会产生大量的材料废弃物。
5.将透光板与外框的结合采取一次压合的方式，在一道制程中完成，来加快制程时间；另外晶片连线在外框置入前完成，可以去除上述连线上的局限。这样缩短封装制程，并提高了生产效率。
具体实施方式
下面结合具体实施例对本发明的技术方案做进一步详细的描述说明。
本发明提供一种半导体器件的封装方法，可应用于各式的半导体封装件，例如：***级封装模块(SysteminPackageModule)。该方法包括以下步骤：
(一)准备一基板，该基板区分为多个封装区域，各封装区域以电性连接的方式设有多个电子元件，以各封装区域中设有三个电子元件为例。其中，电子元件可视实际应用的要求而定，其种类不限，可为芯片、被动元件或其组合等。电子元件与各封装区域之间可使用导线来达成电性连接。优选的，各基板具有九个封装区域，但不限定。
（二)准备一印刷电路裸板，该印刷电路裸板具有一贯穿该印刷电路裸板上下表面的容置孔。其中该印刷电路裸板与容置孔的外形尺寸依据封装所述电子元件所需的封胶高度与面积而设计。此外，使用多个基板与印刷电路裸板，并将所述基板相连接成一排，且所述印刷电路裸板也相连接成一排。
(三)接着，将该印刷电路裸板黏贴于该基板上，使该印刷电路裸板围设在所述封装区域外，且使所述电子元件容置于该容置孔内。其中在黏贴该印刷电路裸板时，应用绝缘胶材或锡膏等黏着剂将该印刷电路裸板黏贴于该基板上方。
(四)将一胶体灌入到该印刷电路裸板的容置孔中，以包覆所述电子元件。其中在灌胶的步骤中，先计算出该胶体的胶量，并采用一点胶机或一印刷机将该胶体灌入该容置孔内。因此，本发明可采用点胶(Dispensing)或印刷(Printing)方式将液态的胶体填入，由此具备自动化的优点，以连续且大量地生产。
(五)之后，烘烤(VacuumBaking)该胶体，使该胶体固化(Curing)而成型，并将所述电子元件密封住。
(六)切割(PackageSawing)该基板以形成多个半导体封装件。
另外，值得注意的是，在常用的封胶工艺中该胶体固化后会产生应力，而造成基板翘曲(Warpage)变形，进而影响后续工艺与良率。但本发明可借印刷电路裸板本身的刚性与强度而抵销该胶体固化后产生的应力，因此不会造成翘曲的现象(Warpageissue)。
比较现有的半导体封装技术与本发明所提出的半导体封装方法，很明显地，本发明采取了一次压合方式，将外框(Frame)的设置与透光板的覆盖在一道制程中完成，而获致“缩短制程”的目的。除了制程的缩短，本发明还有一优点是进行半导体元件的连线(WireBonding)处理时，能获得较大的作业空间，这可从连线(WireBonding)的时机清楚了解：连线(WireBonding)是在凹槽内进行，因此作业空间受限于外框(Frame)的内缘；连线(WireBonding)作业，进行在外框(Frame)设置之前，无现有技术中所遭遇的作业空间限制，因而对于进行连线(WireBonding)的机器有较大的运作空间，且连线(WireBonding)在基板上的接点与外框(Frame)距离也较有弹性，不会因为外框(Frame)内缘阻挡了机器运作，而使得基板上的接点须较远离外框(Frame)内缘。
本发明是以LCC(LeadlessChipCarrier)封装为例，本发明的技术当然可应用至其他领域的封装，例如球点阵列BGA(BallGridArray)等。
所以，本发明的半导体封装方法具有下述特点及功能：
1.可以依产品的封胶高度或其它使用上的需求，而随时修改印刷电路裸板的外形，故设计上较具弹性且灵活多变化，而且适用于少量生产时或产品开发初期，具备较佳的经济效益。
2.可以点胶(Dispensing)或印刷(Printing)方式将液态胶体填入，使该胶体与导线之间至少有10mil以上间距，可避免导线塌陷(wiresweep)问题。
3.印刷电路裸板的费用仅百元左右，可降低制造成本，且没有任何设备维护费用产生。
4.不会产生大量的材料废弃物。
5.本发明具备自动化的优点，可以连续大量生产。
6.不会造成翘曲的现象(Warpageissue)。
需要说明的是，以上较佳实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，所作出各种变换或变型，均属于本发明的范畴。
Claims (10)
1.一种半导体器件的封装方法，其特征在于，包括以下步骤：
准备一基板，该基板区分为多个封装区域，各封装区域以电性连接的方式设有多个电子元件；
准备一印刷电路裸板，该印刷电路裸板具有一贯穿该印刷电路裸板上下表面的容置孔；
将该印刷电路裸板黏贴于该基板上，使该印刷电路裸板围设在所述封装区域外，且使所述电子元件容置于该容置孔内；以及
将一胶体灌入到该印刷电路裸板的容置孔中，以包覆所述电子元件。
2.如权利要求1所述的半导体器件的封装方法，其特征在于，在将该胶体灌入该容置孔的步骤后，还包括一烘烤该胶体的步骤，使该胶体固化。
3.如权利要求2所述的半导体器件的封装方法，其特征在于，在烘烤该胶体的步骤后，还包括一切割该基板以形成多个半导体封装件的步骤。
4.如权利要求1所述的半导体器件的封装方法，其特征在于，在黏贴该印刷电路裸板的步骤时，该印刷电路裸板通过绝缘胶材或锡膏黏贴于该基板。
5.如权利要求1所述的半导体器件的封装方法，其特征在于，在将该胶体灌入到该印刷电路裸板的容置孔步骤中，先计算出该胶体所需的胶量，并采用一点胶机或一印刷机将该胶体灌入该容置孔。
6.如权利要求1所述的半导体器件的封装方法，其特征在于，该方法还包括在一基板上进行下列步骤：
植入一半导体元件；
进行该半导体元件的连线处理；
进行一外框与一上盖的一次压合处理，以完成半导体元件的封装。
7.如权利要求1所述的半导体器件的封装方法，其特征在于，位于所述的基板板面上还包含数条导体，用以连接所述半导体元件。
8.如权利要求1所述的半导体器件的封装方法，其特征在于，所述的基板为塑胶基材，或陶瓷基材，或印刷电路板。
9.如权利要求1所述的半导体器件的封装方法，其特征在于，所述的半导体元件为一光感测晶片。
10.如权利要求9所述的半导体器件的封装方法，其特征在于，所述的光感测晶片为影像感测晶片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510480352.6A CN105161430A (zh) | 2015-08-08 | 2015-08-08 | 一种半导体器件的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510480352.6A CN105161430A (zh) | 2015-08-08 | 2015-08-08 | 一种半导体器件的封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105161430A true CN105161430A (zh) | 2015-12-16 |
Family
ID=54802247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510480352.6A Pending CN105161430A (zh) | 2015-08-08 | 2015-08-08 | 一种半导体器件的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161430A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369626A (zh) * | 2016-05-12 | 2017-11-21 | 无锡华润安盛科技有限公司 | 一种多类型芯片的贴片方法 |
-
2015
- 2015-08-08 CN CN201510480352.6A patent/CN105161430A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369626A (zh) * | 2016-05-12 | 2017-11-21 | 无锡华润安盛科技有限公司 | 一种多类型芯片的贴片方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741161B2 (en) | Method of making integrated circuit package with transparent encapsulant | |
| CN101375389B (zh) | 用于电路管芯的高热性能封装 | |
| CN101162750A (zh) | 一种底部注胶透镜成型的功率led及其制造方法 | |
| CN107845619A (zh) | 堆叠式管芯半导体封装体 | |
| CN106847800A (zh) | Qfn表面贴装式rgb‑led封装模组及其制造方法 | |
| CN207845151U (zh) | 包含压力传感器电路的封装体和压力传感器封装体 | |
| CN102610533B (zh) | 注射封胶***及其方法 | |
| CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
| CN106463417A (zh) | 半导体装置的制造方法 | |
| CN209418492U (zh) | 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 | |
| CN103700596A (zh) | 减少模封胶体内气泡的压缩模封方法与装置 | |
| CN105161430A (zh) | 一种半导体器件的封装方法 | |
| CN108400218B (zh) | 一种基于csp型式的led封装方法 | |
| CN102110620A (zh) | 半导体封装方法 | |
| CN102834916B (zh) | 具有隔开的散热器的封装 | |
| CN103985693A (zh) | 无刷直流电机集成驱动电路的封装结构及其封装方法 | |
| CN103779306B (zh) | 一种封装结构、封装方法及在封装方法中使用的模板 | |
| CN104009026A (zh) | 胎压传感器电路的封装结构及其封装方法 | |
| CN203254606U (zh) | 一种dip引线框塑封模具 | |
| CN100394569C (zh) | 防止封装元件溢胶的方法 | |
| CN102148168B (zh) | 制造具有改进抬升的半导体封装的方法 | |
| CN211555898U (zh) | 一种感光芯片封装件 | |
| CN111640730B (zh) | 一种易于sip封装底部填充的转接板及其制造方法 | |
| CN103400811A (zh) | 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺 | |
| CN103824820A (zh) | 引线框区域阵列封装技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151216 |