CN100440498C - 密封了半导体芯片周围而形成的半导体器件 - Google Patents

密封了半导体芯片周围而形成的半导体器件 Download PDF

Info

Publication number
CN100440498C
CN100440498C CNB2006100817751A CN200610081775A CN100440498C CN 100440498 C CN100440498 C CN 100440498C CN B2006100817751 A CNB2006100817751 A CN B2006100817751A CN 200610081775 A CN200610081775 A CN 200610081775A CN 100440498 C CN100440498 C CN 100440498C
Authority
CN
China
Prior art keywords
mentioned
group
inner lead
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100817751A
Other languages
English (en)
Other versions
CN1862798A (zh
Inventor
小泽勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1862798A publication Critical patent/CN1862798A/zh
Application granted granted Critical
Publication of CN100440498C publication Critical patent/CN100440498C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体器件具有：半导体芯片，其元件形成面上有沿着规定一边设置的键合焊盘群；包含第1内部引线群和第2内部引线群的引线框架，第1内部引线群的各前端部与半导体芯片的键合焊盘群的一部分键合焊盘对应设置，第2内部引线群通过半导体芯片的非元件形成面，各前端部与半导体芯片的键合焊盘群的一部分键合焊盘对应设置；第1键合引线群，连接第1内部引线群和键合焊盘群的一部分键合焊盘；第2键合引线群，连接第2内部引线群的前端部和键合焊盘群的一部分键合焊盘；支杆部，设置在半导体芯片的非元件形成面上；该半导体器件还具有密封体，该密封体包括支杆部及第1、第2内部引线群与第1、第2键合引线群的连接部并密封半导体芯片周围，且第2内部引线群具有相互分离地排列的多个内部引线，该多个内部引线中的各内部引线从半导体芯片的规定的一边延伸至与该边相对的边。

Description

密封了半导体芯片周围而形成的半导体器件
相关申请的交叉引用
本申请基于在先日本专利申请No.2005-138718(于2005年5月11日提交)和在先日本专利申请No.2005-291391(于2005年10月4日提交)，并要求其优先权，此处将其全部内容引入作为参考。
技术领域
本发明涉及半导体器件。具体来说，涉及具有如下封装结构的半导体器件(以下称为半导体封装器件)，即，将沿着规定一边设置了多个焊盘的半导体芯片搭载在引线框架上，并用树脂等密封该芯片周围。
背景技术
近几年，有人想到球栅阵列(BGA)结构的半导体封装器件，即，使用了所有焊盘都沿着半导体芯片的规定一边设置的半导体芯片[如参照特开2001-102515号公报(第4-5页、图1)]。该半导体封装器件中，多个焊盘沿着规定一边设置的芯片与下层芯片错开(层叠在其边缘)，由此，缩小了芯片尺寸，而且引线键合也变得容易。
但是，多个焊盘沿着规定一边设置的半导体芯片应用于TSOP(薄型小外廓封装)结构的半导体封装器件时，会有下述问题。例如，具有TSOP结构的半导体封装器件中，芯片通过绝缘性粘接材料固定在引线框架的芯片垫上，引线框架的内部引线群和芯片上的焊盘群分别由键合引线连接。使用多个焊盘设置在规定一边的半导体芯片时，就形成了离焊盘群近的内部引线群和离焊盘群远的内部引线群。用键合引线连接离焊盘群远的内部引线群和焊盘群时，键合引线会很长。结果在之后的树脂封装工序中，树脂会使长引线容易滑动，相邻的引线之间容易接触(电短路)。
特开2001-217383号公报中公开了一种半导体器件，即，主面的一边上形成了多个键合焊盘的半导体芯片和与其相同的半导体芯片在同一方向上重叠地层叠在基板上，各键合焊盘互相靠近地设置。
发明内容
根据本发明第1方面，提供一种半导体器件具有：半导体芯片，其元件形成面上设有沿着规定的一边设置的键合焊盘群；包含第1内部引线群和第2内部引线群的引线框架，第1内部引线群的各前端部与上述半导体芯片的上述键合焊盘群的一部分键合焊盘对应设置，第2内部引线群通过上述半导体芯片的非元件形成面，各前端部与上述半导体芯片的上述键合焊盘群的一部分键合焊盘对应设置；第1键合引线群，连接上述第1内部引线群和上述键合焊盘群的一部分键合焊盘；第2键合引线群，连接上述第2内部引线群的前端部和上述键合焊盘群的一部分键合焊盘；支杆部，设置在上述半导体芯片的非元件形成面上；密封体，包含上述支杆部及上述第1、第2内部引线群与上述第1、第2键合引线群的连接部地密封上述半导体芯片的周围，且上述第2内部引线群具有相互分离地排列的多个内部引线，该多个内部引线中的各内部引线从上述半导体芯片的上述规定的一边延伸至与该边相对的边。
根据本发明第2方面，提供一种半导体器件具有：半导体芯片，其元件形成面上设有沿着规定的一边设置的键合焊盘群；包含内部引线群的引线框架，该内部引线群中，各前端部靠近上述各键合焊盘地设置在上述半导体芯片的上述元件形成面上，与上述半导体芯片的上述键合焊盘群的各键合焊盘对应；键合引线群，连接上述内部引线群的各前端部和上述键合焊盘群的各键合焊盘；支杆部，设置在上述半导体芯片的上述元件形成面上；密封体，包含上述支杆部及上述内部引线群与上述键合引线群的连接部地密封上述半导体芯片周围；其中，上述密封体的形状为矩形，且上述内部引线群具有相互分离地排列的多个内部引线，该多个内部引线与上述半导体芯片接合。
附图说明
图1为本发明第1实施方式的TSOP结构的半导体封装器件的结构例的剖面图。
图2为透过图1所示的半导体封装器件内部来显示的仰视图。
图3为透过图1所示的半导体封装器件内部来显示的俯视图。
图4A为适用于图1所示的半导体封装器件的半导体芯片的结构例的平面(俯视)图，图4B为侧面图。
图5为图4所示的半导体芯片中与键合焊盘群分别对应的外部端子的一例的平面图。
图6为适用于图1所示的半导体封装器件的引线框架的结构例的平面图。
图7为适用于图1所示的半导体封装器件的引线框架的其他结构例的平面图。
图8表示以单侧焊盘结构的NAND型闪存为例表示半导体芯片布局的一例的平面图。
图9为透过本发明第2实施方式的TSOP结构的半导体封装器件内部来表示的俯视图。
图10为本发明第3实施方式的TSOP结构的半导体封装器件的结构例的剖面图。
图11为透过本发明第4实施方式的TSOP结构的半导体封装器件内部来表示的仰视图。
图12A和12B为图11所示的半导体封装器件的结构例的剖面图。
图13为适用于图11所示的半导体封装器件的半导体芯片的结构例的平面(俯视)图。
图14为透过本发明第5实施方式的TSOP结构的半导体封装器件内部来表示的俯视图。
图15A和15B为本发明第6实施方式的TSOP结构的半导体封装器件的结构例的剖面图。
图16为本发明第7实施方式的TSOP结构的半导体封装器件的结构的仰视图。
图17为图16的半导体封装器件的结构的剖面图。
图18A和18B是将图16的半导体封装器件的剖面结构与其他半导体封装器件的剖面结构对比显示的图。
图19为本发明第8实施方式的TSOP结构的半导体封装器件的结构的剖面图。
具体实施方式
下面参考附图说明本发明的实施方式。但附图只是模式地表示，尺寸比例等与实物是不同的。另外，附图之间的尺寸关系和比例也有不同之处。
[第1实施方式]
图1至图3表示本发明第1实施方式的TSOP结构的半导体器件(半导体封装器件)的基本结构。图1为半导体封装器件的剖面图，图2为从该器件背面透过半导体封装器件内部来显示的平面(仰视)图，图3为从该器件表面透过半导体封装器件内部来显示的平面(俯视)图。
图1至图3中，引线框架11具有：分别由多个外部引线排列而成的外部引线11c、11d群，分别从该外部引线11c、11d群向内侧(互相相对的方向)延伸的、由多个内部引线排列而成的内部引线11a、11b群，以及支杆部11f。这里，2个内部引线11a、11b群各自的长度不同。例如，2个内部引线11a、11b群中，长的内部引线11b群的一部分(大致中央部)是用于搭载半导体芯片10的芯片引线部(芯片搭载部)。这时，内部引线11a、11b群都没有被冲压，内部引线11a、11b群的高度大致设置在同一平面上。
另外，本实施方式中，支杆部11f是引线框架11的一部分。例如，分别与长的内部引线11b群最外侧的内部引线连接。
半导体芯片10中，如图4A和4B所示，沿着元件形成面的芯片一边集中设置了键合焊盘13群。另外，其背面(非元件形成面)上粘附了厚度20～40μm的薄膜(薄片)状的有机类绝缘膜12。该有机类绝缘膜12例如由聚酰亚胺类环氧树脂构成。
该芯片10由有机类绝缘膜12及通常的固定剂搭载在长的内部引线11b群的芯片引线部及支杆部11f上。这时，将芯片10配置成使其键合焊盘13群靠近另一个内部引线11a群、即未搭载芯片10的短的内部引线11a群。换言之，短的内部引线11a群的前端部与键合焊盘13群相对设置，同时长的内部引线11b群从芯片10的背面穿过，例如，其前端部延伸到芯片10与短的内部引线11a群之间。
有机类绝缘膜12用于提高芯片10的背面与芯片引线部之间的绝缘性，在从晶片上一个一个地分离芯片10的划片(切割)工序中，可以使用贴在晶片背面的薄膜状绝缘性粘合剂。而且，在不层叠半导体芯片(10)时，可以不设置有机类绝缘膜12。
如图1和图2所示，未搭载芯片10的短的内部引线11a群，即离芯片10的键合焊盘13群较远的内部引线11a群与键合焊盘13群的一部分键合焊盘之间，由第1键合引线141群连接。另外，搭载芯片10的长的内部引线11b群的前端部与键合焊盘13群的一部分键合焊盘之间，由第2键合引线142群连接。
树脂(密封体)15密封引线框架11的内部引线11a、11b群、支杆部11f、芯片10及键合引线141、142群，形成树脂封装。该树脂封装中，引线框架11的芯片搭载面(半导体封装器件的背面)的密封部分比芯片非搭载面(半导体封装器件的表面)的密封部分厚。由此，芯片10就被密封在树脂封装厚度方向的大致中央部分附近的位置处。
分别与内部引线11a、11b群连接的部分，至少从树脂封装的相对的一对边伸向外部，形成外部引线11c、11d群(引线框架11的一部分)。换言之，外部引线11c、11d群从高于树脂封装厚度方向的中央部附近的位置，向外部突出。这时，外部引线11c、11d群沿着半导体芯片10的侧面，弯向引线框架11的芯片搭载面的方向，并且其前端部例如向远离树脂封装的方向弯曲，作为外部端子。换言之，芯片10以面朝下的状态密封在树脂封装内。
根据图1至图3所示结构的半导体封装器件，具有芯片在引线上(COL)的结构，即，芯片10粘接固定在长的内部引线11b群上，内部引线11a、11b群与芯片10的键合焊盘13群由键合引线141、142群连接。引线框架11的内部引线11a、11b群大致设置在同一平面上，内部引线11a、11b群没有被冲压。由于引线框架11没有被冲压，故安装和键合等制造工序就变得容易。这是由于框架被冲压时，冲压的量的偏差会对上述制造工序产生影响。另外，框架的制造工序中，存在冲压时，必须要有冲压的工序。因此，工序变得复杂，而且还会影响框架制造的成品率。
特别是，在芯片10的非元件形成面上，还粘接固定了引线框架11的支杆部11f。由此，进行树脂密封时，能够使树脂15的成形性稳定化，与只由内部引线11b群来固定芯片10的情况相比，能够改善外观不良的发生。
而且，芯片10粘接固定在长的内部引线11b群上的长度方向的大致中央部分的芯片引线部上，芯片10的键合焊盘13群与离它较近的一对内部引线11a、11b群的前端部进行引线键合连接，即，在芯片10的键合焊盘13群的单侧进行引线键合连接。由此，键合引线141、142群可以很短。结果，引线键合工序后进行树脂密封时，键合引线不会滑动，或者相邻引线间不会发生电短路，提高了可靠性。
另外，树脂封装中，引线框架11的芯片搭载面的密封部分比芯片非搭载面的密封部分厚，所以能够将芯片10密封在树脂封装厚度方向的大致中央部分附近的位置上。
另外，外部引线11c、11d群从树脂封装的侧面向外部突出，沿着半导体芯片10的侧面，向引线框架11的芯片搭载面方向弯曲，芯片10以面朝下的状态密封在树脂封装内。因此，产品的组装工序中，封装形成后，由激光的照射在树脂封装的上面、即引线框架11的芯片非搭载面的树脂封装面上作标记时，激光的照射面与芯片10之间存在引线框架11的内部引线11b群。因此，能够减轻下述负面影响：激光穿过铸模用树脂15而到达芯片10，对芯片10造成损害，或者激光穿过键合引线141、142群，会发生断线。
另外，本实施方式的芯片10中，由于具有键合焊盘13群沿着元件形成面的芯片一边集中设置的芯片布局，所以能够减小芯片尺寸。即，NAND型闪存等大容量存储器芯片中，例如能够在周边电路的布局方式上使电路接线合理化，改变面积。如本实施方式的芯片10，沿着芯片一边集中设置的单侧焊盘结构的情况下，由于焊盘与周边电路间的配线方式合理，所以芯片面积变小。因此，本实施方式适用于要求低价格的层叠封装技术的如大容量存储器芯片的NAND型闪存等。单侧焊盘结构的NAND型闪存的布局例子后面将记述。
由于引线框架11的内部引线11a、11b群被给与外部信号或者电源电位、接地电位，所以必须与芯片10绝缘。所以，通过绝缘类的膏状固定剂或者薄膜状的固定剂和芯片背面的有机类绝缘膜12，能够提高芯片10与引线框架11的内部引线11b群之间的电绝缘性，能够保证可靠性。
另外，由于芯片10由背面的薄的有机类绝缘膜12粘接在芯片引线部上，所以适用于TSOP结构，能够缩小芯片上面(元件形成面)与内部引线11a、11b群前端部的高度差，容易实施引线键合工序。另外，在封装内，键合引线141、142群集中在引线框架11的内部引线11b群所搭载的芯片10的一边的方向上，所以能够搭载更大的芯片。
图5表示与上述半导体芯片10的元件形成面上设置的键合焊盘13群分别对应的外部端子的一例。这里，是把半导体封装器件作为存储器集成电路器件、例如NAND型闪存进行说明的。而且图5中是将以图4所示的半导体芯片10的键合焊盘13群左右位置关系调换的情况为例来表示的。
本实施方式中，键合焊盘13群有18个键合焊盘。各键合焊盘中，例如分别对应VCC、VSS、I/O端子(I/O-0～I/O-7)、RB、RE、CE、CLE、ALE、WE、WP的外部端子。尤其是VSS对应2个键合焊盘。
这里，与外部端子VCC对应的键合焊盘是用于提供电源电位(VCC)的VCC输入用焊盘。与外部端子VSS对应的键合焊盘是用于提供接地电位(VSS)的VSS输入用焊盘。与外部端子I/O-0～I/O-7对应的键合焊盘是用于输入输出地址、命令以及输入输出数据的输入输出用焊盘。与外部端子RB对应的键合焊盘是用于向外部通知器件内部动作状态的输出用焊盘。与外部端子RE对应的键合焊盘是用于将数据串行输出的输出用焊盘。与外部端子CE对应的键合焊盘是用于读取器件选择用信号的输入用焊盘.与外部端子CLE对应的键合焊盘是输入用于控制将动作命令读取到器件内部的命令寄存器(未图示)的信号的焊盘。与外部端子ALE对应的键合焊盘是输入用于控制将地址数据及输入数据读取到器件内部的地址寄存器及数据寄存器(未图示)的信号的焊盘。与外部信号WE对应的键合焊盘是输入用于把各数据从I/O端子读取到器件内部的信号的焊盘。与外部端子WP对应的键合焊盘是输入用于强制性禁止写入/擦除动作的信号的焊盘。
<适用例1的引线框架>
图6具体表示适用于本发明第1实施方式的半导体封装器件的引线框架的一例。这里，是把半导体封装器件作为存储器集成电路器件、例如NAND型闪存来进行说明的。而且，图6中，是以第1实施方式所示的引线框架11的内部引线11a、11b群左右位置关系调换后的引线框架11A为例来表示的。另外，图中所示的VCC、VSS、I/O-0～I/O-7、RB、RE、CE、CLE、ALE、WE、WP是对应的外部端子的一例。图中N.C所示的内部引线未使用(非接触)。
图6所示的引线框架11A中，例如长的内部引线11b群的各前端部集中排列在内部引线排列的宽度方向的中央附近，其两侧(宽度方向的外侧)排列了短的内部引线11a群的各前端部。这时，由于短的内部引线11a群的各内部引线在引线框架11A的制造上很难急剧弯曲，所以最好如上述那样设置在外侧。由于长的内部引线11b群的各内部引线迂回的自由度高，所以如上所述，设置在中央附近。
与8位的输入输出用外部端子I/O-0～I/O-7对应的各内部引线包含在短的内部引线11a群内，与附近的焊盘引线键合连接。
而且，该引线框架11A中，比内部引线11a、11b群宽的最外部的引线与支杆部11f连接，由此，被外侧的框架主体支撑。
<适用例2的引线框架>
图7具体表示了适用于本发明第1实施方式的半导体封装器件的引线框架的另一例子。这里，是把半导体封装器件作为存储器集成电路器件、例如NAND型闪存来进行说明的。而且，图7中，是以第1实施方式所示的引线框架11的内部引线11a、11b群左右位置关系调换后的引线框架11B为例来表示的。另外，图中所示的VCC、VSS、I/O-0～I/O-7、RB、RE、CE、CLE、ALE、WE、WP是对应的外部端子的一例。图中N.C所示的内部引线未使用(非接触)。
图7所示的引线框架11B中的引线图形中，例如，一对内部引线11a、11b群在宽度方向上被一分为二的各部分中，长的内部引线11b群的各前端部集中排列在内部引线排列的宽度方向的中央附近，其两侧(宽度方向的外侧)排列了短的内部引线11a群的各前端部。
与8位的输入输出用外部端子I/O-0～I/O-7对应的各内部引线，包含在离焊盘13群远的内部引线11a群内，与附近的焊盘之间由引线键合连接。
而且，该引线框架11B中，比内部引线11a、11b群宽的最外部的引线分别与支杆部11f连接，由此，被外侧的框架主体支撑。
第1实施方式的引线框架11中，例如图6或图7所示，优选使内部引线11a、11b群的最外部(附近)的引线宽度宽，且与框架侧面的支杆部11f相结合，即，使支杆部11f之间在封装内部连接后变大，以增大芯片搭载时芯片10的支撑面积。由此，与只由单侧的内部引线11b群来支撑半导体芯片10的结构相比，能够抑制芯片搭载时内部引线11b群前端部的弯曲，能够防止芯片10的重量引起的内部引线11b群的变形。由此，进行树脂密封时，能够提高树脂15的成形性，与只由内部引线11b群来固定芯片10的情况相比，能够抑制外观不良的发生。
图8表示适用于本发明第1实施方式的半导体封装器件的半导体芯片的具体例子。这里，以单侧焊盘结构的NAND型闪存集成为单块的半导体芯片为例，对其布局的一个例子进行说明。
图8所示的半导体芯片10中，10a为单元阵列，10b为位线选择电路，10c为读出放大器及闩锁电路，10d为列译码器，10e为驱动器，10f为行译码器，10g为周边电路的设置区域。
在单元阵列10a中，将多个存储器单元设置为矩阵状，具有：沿着矩阵的行方向设置的多个字线及选择栅线，沿着矩阵的列方向设置的多个位线，以及提供屏蔽奇数位线间及偶数位线间的电位的屏蔽电源(未图示)。
位线选择电路10b在列方向上与单元阵列10a相邻配置。在列方向上与位线选择电路10b的与单元阵列10a相反的一侧相邻地设置了读出放大器及闩锁电路10c和列译码器10d。在行方向上与单元阵列10a相邻地设置了行译码器10f。在列方向上与行译码器10f相邻，且在行方向上与位线选择电路10b、读出放大器及闩锁电路10c及列译码器10d相邻地设置了驱动器10e。在列方向上与驱动器10e及列译码器10d相邻地设置了周边电路10g。
由此，驱动位线选择电路10b的驱动器10e集中在一个地方，所以能够提高集成度，减小电路的规模。
读出放大器及闩锁电路10c将通过位线从存储器单元中读出的数据放大、保存。
位线选择电路10b中，奇数位线与读出放大器及闩锁电路10c导通时，偶数位线与屏蔽电源导通；偶数位线与读出放大器及闩锁电路10c导通时，奇数位线与屏蔽电源导通。由此，位线选择电路10b兼具选择位线并使之与读出放大器及闩锁电路10c连接的功能和使非选择位线与屏蔽电源连接的功能。由此，与将具有不同功能的电路分为2部分的情况相比，能够提高集成度，减小电路规模。
下面简单说明NAND型闪存中的读出动作。行译码器10f根据周边电路10g的地址缓冲器发出的块地址信号及行地址信号，选择单元阵列10a的多个块(未图示)中的1个和多个字线(未图示)中的1根。驱动器10e将电位Vsg(例如3.5V)给与经由行译码器10f选择的块内的选择栅，将接地电位GND给与非选择的块内的选择栅。而且，驱动器10e在读出动作时，将接地电位GND给与经由行译码器10f选择的字线，将电压Vs(例如3.5V)给与非选择字线。
列译码器10d根据周边电路10g的地址缓冲器发出的列地址信号，选择多个位线(未图示)中的1根。读出放大器及闩锁电路10c将从选择的位线中读出、并经由位线选择电路10b输入的数据放大后保存。保存在读出放大器及闩锁电路10c中的数据经由列译码器10d输出到周边电路10g的I/O缓冲器中。
[第2实施方式]
图9表示本发明第2实施方式的TSOP结构的半导体器件(半导体封装器件)的基本结构。图9是从表面透过半导体封装器件内部进行显示的平面(俯视)图，与第1实施方式的半导体封装器件相同的部分用相同的符号表示，舍去详细说明。
本实施方式的半导体封装器件中，支杆部11f没有与长的内部引线11b群最外侧的内部引线连接，而是与内部引线分开，连接在半导体芯片10的背面，这一点与第1实施方式不同。
由此，虽然结构与第1实施方式不同，但根据第2实施方式的结构，在进行树脂密封时，能够使树脂15的成形性更加稳定化，与只由内部引线11b群固定芯片10的情况相比，改善了外观不良的发生。
第2实施方式的半导体封装器件例如应用于NAND型闪存时，除了支杆与内部引线连接外，能够采用图6及图7所示的引线框架11A、11B。
[第3实施方式]
图10表示本发明第3实施方式的TSOP结构的半导体器件(半导体封装器件)的结构。图10中显示了其剖面结构的半导体封装器件，与前述第1实施方式的半导体封装器件的不同之处在于，将同一种类及/或同一尺寸的、焊盘设置在一边的2个半导体芯片10、102，以各自的焊盘排列部靠近而且在平面上位置错开的方式，通过绝缘性粘合剂122层叠(堆积)，除了这一点以外，其他都一样，所以用与图1相同的符号表示。
图10中，具有未图示的第1键合焊盘(相当于图4A中的13)群的第1芯片10，通过背面的薄的有机类绝缘膜12及通常的固定剂，搭载在引线框架11的长的内部引线11b群的芯片引线部及支杆部(未图示)上。第2芯片102与第1芯片10结构相同，是具有第2键合焊盘(未图示)群的单侧焊盘结构芯片，键合焊盘群与第1芯片10的键合焊盘群接近并错开，通过绝缘性粘合剂122层叠在第1芯片10上。
键合引线群分为4组。第1键合引线141群连接未搭载第1芯片10的内部引线11a群的一部分内部引线的前端部和第1芯片10上的第1键合焊盘群的一部分键合焊盘。
第2键合引线142群连接搭载了第1芯片10的内部引线11b群的一部分内部引线的前端部和第1芯片10上的第1键合焊盘群的一部分键合焊盘。
第3键合引线143群连接未搭载第1芯片10的内部引线11a群的一部分内部引线的前端部和第2芯片102上的第2键合焊盘群的一部分键合焊盘。
第4键合引线144群连接搭载了第1芯片10的内部引线11b群的一部分内部引线的前端部和第2芯片102上的第2键合焊盘群的一部分键合焊盘。
树脂15密封引线框架11的内部引线11a、11b群、支杆部、各芯片10、102及各键合引线141～144群，形成树脂封装。
与一对内部引线11a、11b群连接的一对外部引线11c、11d群(引线框架11的一部分)从树脂封装的至少相对的一对边向外部突出，作为外部端子。
根据图10所示结构的半导体封装器件，具有COL结构，能够得到与上述第1实施方式同样的效果。即，第1芯片10粘接固定在长的内部引线11b群的长度方向的大致中央部分，在平面上位置错开，将第2芯片102粘接固定在第1芯片10上，2个芯片10、102上的键合焊盘群与附近的内部引线11a、11b群的前端部之间由引线键合连接。所以键合引线可以很短。结果，引线键合工序后进行树脂密封时，不会有键合引线滑动、相邻引线间电短路，提高了可靠性。
特别是，由于芯片10的非元件形成面上还粘接固定了引线框架11的支杆部，所以进行树脂密封时，能够使树脂15的成形性更加稳定化，与只由内部引线11b群固定芯片10的情况相比，外观不良得到改善。
另外，由于第1芯片10由背面的薄的有机类绝缘膜12粘接固定在内部引线11b群上，所以适用于TSOP结构，减少芯片上面与内部引线11a、11b群的高度差，能够容易实施引线键合工序。而且，由于层叠了芯片，所以能够实现高密度安装。
本发明的实施方式不限定于上述第1～第3实施方式，例如可以采用使长的内部引线11b群的相对位置错开或为了防止其引线前端附近的引线间接触而设置了具有绝缘性粘接材料的引线固定用载带的引线框架。
[第4实施方式]
图11及图12A、12B表示本发明第4实施方式的TSOP结构的半导体器件(半导体封装器件)的基本结构。这里，是把半导体封装器件作为存储器集成电路器件、例如NAND型闪存时进行说明的。图11是透过半导体封装器件内部进行显示的平面(俯视)图，图12A为沿着半导体封装器件外部引线的突出方向的、内部引线前端部附近的剖面图，图12B为沿着垂直于半导体封装器件外部引线的突出方向的、支杆部附近的剖面图。
图11及图12A、图12B中，引线框架211具有：排列了多个外部引线而形成的外部引线211c群，这些外部引线从树脂215的短边方向的各边分别伸向封装外部；排列了多个内部引线而形成的内部引线211a群，这些内部引线从上述外部引线211c群分别向封装内部(相对的内侧方向)延伸，其中一部分分别在中途向树脂215的长度方向的一边弯曲；以及多个支杆部211f。这里，内部引线211a群在引线框架211(树脂215的长度方向上一分为二的各部分中)离树脂215长度方向中央越近越长，离中央越远越短。例如，外部引线离树脂215的一个长边越远，与之连接的内部引线越长；外部引线离树脂215的一个长边越近，与之连接的内部引线越短。
上述内部引线211a群，除去内部引线各自的前端部，还可以作为芯片引线部(芯片搭载部)，用于搭载作为存储器芯片的半导体芯片210。这时，内部引线211a群都没有被冲压，其高度几乎在同一平面上。由于引线框架211没有被冲压，所以不用担心冲压量的偏差对上述制造工序产生影响，框架的制造工序也不会复杂，不会对框架的制造成品率产生坏的影响。
本实施方式中，支杆部211f是引线框架211的一部分。例如，没有与内部引线211a群的任一个内部引线连接，而且也没有与半导体芯片(存储器芯片)210连接。
半导体芯片210中，如图13所示，键合焊盘群沿着元件形成面的一长边(长度方向的一边)集中排列。另外，其背面(非元件形成面)上，如图12A、12B所示，粘附了厚度20～40μm左右的薄膜(薄片)状有机类绝缘膜212。该有机类绝缘膜212例如由聚酰亚胺系环氧树脂构成。本实施方式的芯片210中，由于芯片的布局是沿着其一个长边集中设置了键合焊盘群，所以能够减小芯片尺寸。
该芯片210，如图12A和12B所示，通过有机类绝缘膜212及通常的固定剂搭载在(引线框架211的)内部引线211a群的芯片引线部上。这时，将芯片210设置成其键合焊盘群靠近内部引线211a群前端部。换言之，将半导体芯片210设置成长度方向的各边分别与树脂215的长度方向的各边对应，而且键合焊盘群与内部引线211a群的各前端部相对。
有机类绝缘膜212用于提高芯片210的背面与芯片引线部之间的绝缘性，在从晶片上一个一个地分离芯片210的划片(切割)工序中，可以使用贴在晶片背面的薄膜状绝缘性粘合剂。而且，在不层叠半导体芯片(210)时，可以不设置有机类绝缘膜212。
半导体芯片210的键合焊盘群与引线框架211的内部引线211a群之间，分别由键合引线240群连接。
树脂215密封引线框架211的内部211a群、支杆部211f、芯片210及键合引线240群，形成具有COL结构的矩形树脂封装。该树脂封装中，引线框架211的芯片搭载面(半导体封装器件的背面)的密封部分比芯片非搭载面(半导体封装器件表面)的密封部分厚。由此，半导体芯片210以面朝下的状态被密封在树脂封装厚度方向的大致中央部附近的位置处。
分别与内部引线211a群连接的部分从树脂封装的短边方向的相对的一对短边向外部突出，形成外部引线211c群(引线框架211的一部分)。具体来说，外部引线211c群从高于树脂封装厚度方向的中央部附近的位置向外部突出。这时，外部引线211c群沿着半导体芯片210的侧面，向引线框架211的芯片搭载面方向弯曲，并且其前端例如向远离树脂封装的方向弯曲，作为外部端子。
根据图11及图12A、12B所示结构的半导体封装器件，半导体芯片210中集中设置了键合焊盘群的长边无法与外部引线突出的树脂215的短边对应时，可以使半导体芯片210的长边与树脂215的长边对应设置，由此能够实现封装化。即，只需要改变引线框架211的设计，就可以将更大型的半导体芯片210放到树脂封装内，这在以前是作不到的。
而且，由于使芯片210的键合焊盘群靠近内部引线211a群的前端部，即，在芯片210的键合焊盘群的单侧进行引线键合连接，所以键合引线240群可以很短。结果，引线键合工序后进行树脂密封时，键合引线不会滑动，相邻引线间也不会电短路，提高了可靠性。
另外，由于芯片210以面朝下的状态被密封在树脂封装内，所以产品的组装工序中，由激光的照射在引线框架211的芯片非搭载面的树脂封装面上作标记时，也能减轻以下的负面影响：激光穿过铸模用树脂215，从而对芯片210造成损害，或者使键合引线240群，发生断线。
第4实施方式的半导体封装器件并不只适用于NAND型闪存，用于NAND型闪存时，例如还可以使用图14所示的引线框架211′。
[第5实施方式]
图14表示本发明第5实施方式的TSOP结构的半导体器件(半导体封装器件)的基本结构。图14是从表面透过半导体封装器件内部来表示的平面(俯视)图，与第4实施方式所示的半导体封装器件相同的部分用同一符号表示，舍去具体说明。
本实施方式的半导体封装器件中，一部分支杆部211f不是与内部引线211a群连接，(与内部引线分开)与半导体芯片210的背面粘接，以及/或一部分支杆部211f兼用于内部引线211a群的一部分内部引线，(与内部引线共用)粘接在半导体芯片210的背面，这一点与第4实施方式不同。
根据第5实施方式的结构，进行树脂密封时，能够使树脂215的成形性更加稳定。即，由于还将引线框架211′的支杆部211f固定在芯片210的非元件形成面上，所以与只由内部引线211a群固定芯片210的情况相比，能够进一步改善外观不良的发生。
[第6实施方式]
图15A和15B表示本发明第6实施方式的TSOP结构的半导体器件(半导体封装器件)的基本结构。图15A是沿着半导体封装器件外部引线的突出方向的、内部引线前端部附近的剖面图，图15B是沿着垂直于半导体封装器件外部引线的突出方向的、支杆部附近的剖面图。
由图15A和15B表示其剖面结构的半导体封装器件，与上述第4实施方式的半导体封装器件的不同之处在于，将同一种类以及/或者同一尺寸的、焊盘沿一长边设置的2个半导体芯片210a、210b，以其各自的焊盘排列部靠近而且平面位置错开的方式，通过绝缘性粘合剂层叠(堆积)，除了这一点以外，其他都相同，所以用与图11相同的符号表示。
图15A和15B中，具有未图示的第1键合焊盘群的第1芯片210a通过背面的薄的有机类绝缘膜及通常的固定剂搭载在引线框架211的内部引线211a群的芯片引线部上。第2芯片210b的结构与第1芯片210a相同，是具有第2键合焊盘群的单侧焊盘结构的芯片，键合焊盘群接近第1芯片210a的键合焊盘群，且与之错开排列，第2芯片210b通过绝缘性粘合剂层叠在第1芯片210a上。
键合引线群分为2组。第1键合引线241群连接内部引线211a群的一部分内部引线的前端部和第1芯片210a上的第1键合焊盘群的一部分键合焊盘。第2键合引线242群连接内部引线211a群的一部分内部引线的前端部和第2芯片210b上的第2键合焊盘群的一部分键合焊盘。
树脂215密封引线框架211的内部引线211a群、支杆部211f、各芯片210a、210b及各键合引线241、242群，形成矩形的树脂封装。
与内部引线211a群连接的外部引线211c群(引线框架211的一部分)分别从树脂封装的一对短边向外部突出，作为外部端子。
图15A和15B所示结构的半导体封装器件具有COL结构，能够得到与上述第4实施方式大致同样的效果。即，芯片210a、210b的长边比树脂封装的短边长(比树脂封装的长边短)，大型的半导体芯片也能装入树脂封装内。
特别是，由于第1芯片210a由背面的薄的有机类绝缘膜粘接固定在内部引线211a群上，所以适用于TSOP结构，能够减小芯片上面与内部引线211a群的高度差，容易实施引线键合工序。
而且，由于层叠了芯片210a、210b，所以能够实现高密度安装。因此，能够用于要求低价的层叠封装技术的、如作为大容量存储器芯片的NAND型闪存等。
另外，第1芯片210a粘接固定在内部引线211a群上，第2芯片210b在平面上位置错开地粘接固定在第1芯片210a上，2个芯片210a、210b上的键合焊盘群与附近的内部引线211a群的前端部间进行引线键合连接，所以键合引线241、242可以很短。结果，引线键合工序后进行树脂密封时，键合引线不会滑动，相邻引线间也不会电短路，所以可靠性得到提高。
另外，在芯片210a的非元件形成面上还粘接固定了引线框架211′的支杆部211f(例如参照图14)的情况下，进行树脂密封时，能够使树脂215的成形性更加稳定，与只由内部引线211a群固定芯片210a的情况相比，能够改善外观不良。
本发明的实施方式并不限于上述第4～第6实施方式，例如可以采用内部引线211a群的相对位置错开或者为了防止其引线前端附近的引线间接触而设置了具有绝缘性粘接材料的引线固定用载带的引线框架。
[第7实施方式]
图16及图17表示本发明第7实施方式的TSOP结构的半导体器件(半导体封装器件)的结构。这里，是把半导体封装器件作为存储器集成电路器件、例如NAND型闪存进行说明的。图16是透过半导体封装器件内部来显示的平面(仰视)图，图17为沿着半导体封装器件外部引线的突出方向的、内部引线前端部附近的剖面图。
图16及图17中，引线框架311具有：排列了多个外部引线而形成的外部引线311c群，这些外部引线从树脂315短边方向的各边(短边)分别伸向封装外部；排列了多个内部引线而形成的内部引线311a群，这些内部引线从上述外部引线311c群分别向封装内部(相对的内侧方向)延伸，其中一部分分别在中途向树脂315的长度方向的一边(长边)弯曲；以及多个支杆部311f。这里，内部引线311a群离树脂315长度方向中央越近越长，离中央越远越短。例如，外部引线离树脂315的一个长边越远，与之连接的内部引线越长；外部引线离树脂315的一个长边越近，与之连接的内部引线越短。
上述内部引线311a群，包括内部引线各自的前端部，还可以作为芯片引线部(芯片搭载部)，用于搭载作为存储器芯片的半导体芯片310。这时，内部引线311a群都没有被冲压，其高度几乎在同一平面上。由于引线框架311没有被冲压，所以不用担心冲压量的偏差对上述制造工序产生影响，框架的制造工序也不会复杂，不会对框架的制造成品率产生坏的影响。
本实施方式中，支杆部311f例如没有与内部引线311a群的任一个内部引线连接，一部分支杆部311f固定在半导体芯片310的元件形成面上。
半导体芯片310中，例如，键合焊盘群沿着元件形成面的一长边(长度方向的一边)集中排列。而且，在同一面上，还粘附了厚度20～40μm左右的薄膜(薄片)状有机类绝缘膜312。该有机类绝缘膜312例如由聚酰亚胺类环氧树脂构成。本实施方式的芯片310中，由于芯片布局是沿着一个长边集中设置了键合焊盘群，所以能够减小芯片尺寸。
该芯片310，如图16所示，通过有机类绝缘膜312及通常的固定剂搭载在引线框架311的包含内部引线311a群前端部的芯片引线部上。这时，将芯片310设置成其键合焊盘群靠近内部引线311a群前端部。换言之，将半导体芯片310设置成，长度方向的各边分别与树脂315的长度方向的各边对应，而且键合焊盘群靠近内部引线311a群的各前端部。尤其是半导体芯片310的键合焊盘群搭载在内部引线311a群各前端部的延长线上。
半导体芯片310的键合焊盘群与引线框架311的内部引线311a群之间，分别由键合引线340群连接。本实施方式中，引线键合，即各键合焊盘与各内部引线前端部之间由键合引线340群进行的连接，都是在半导体芯片310的元件形成面上进行的。
树脂315密封引线框架311的内部引线311a群、支杆部311f、芯片310及键合引线340群，形成具有引线在芯片上(LOC)结构的矩形树脂封装。该树脂封装中，引线框架311的芯片非搭载面(半导体封装器件的背面)的密封部分比芯片搭载面(半导体封装器件表面)的密封部分厚。由此，半导体芯片310以面朝下的状态被密封在比树脂封装厚度方向的大致中央部高的位置上。
分别与内部引线311a群连接的部分从树脂封装的相对的一对短边向外部突出，形成外部引线311c群(引线框架311的一部分)。具体来说，外部引线311c群从比树脂封装厚度方向的中央部略低的位置向外部突出。这时，外部引线311c群沿着半导体芯片310的侧面，向引线框架311的芯片非搭载面方向弯曲，并且其前端例如向远离树脂封装的方向弯曲，作为外部端子。
根据图16及图17所示结构的半导体封装器件，大尺寸的半导体芯片310中集中设置了键合焊盘群的长边无法与外部引线突出的树脂315的短边对应设置时，可以使半导体芯片310的长边与树脂315的长边对应设置，由此能够实现封装。即，只需要改变引线框架311的设计，就可以将更大型的半导体芯片310放到树脂封装内，这在以前是作不到的。
特别是，连接键合焊盘群与内部引线311a群的引线键合都是在半导体芯片310的表面(元件形成面)上进行的，由此，与半导体封装器件的尺寸相同时，能够搭载更大尺寸的半导体芯片310。反之，与半导体芯片310的尺寸相同时，能够实现更小尺寸的半导体封装器件。
而且，在以芯片310的元件形成面上固定了引线框架311的支杆部311f的方式进行树脂密封时，能够使树脂315的成形性更加稳定，与只由内部引线311a群固定芯片310相比，能够改善外观不良。
另外，芯片310的键合焊盘群靠近内部引线311a群的前端部，即，在芯片310的键合焊盘群一侧的单侧进行引线键合连接，所以键合引线340群可以很短。结果，引线键合工序后进行树脂密封时，键合引线不会滑动，相邻引线间也不会电短路，提高了可靠性。
另外，由于芯片310以面朝下的状态被密封在树脂封装内，所以产品的组装工序中，由激光的照射在引线框架311的芯片搭载面的树脂封装面上作标记时，也能减轻以下的负面影响：激光穿过铸模用树脂315，从而对芯片310造成损害，或者使键合引线340群发生断线。
图18表示沿着垂直于外部引线突出方向的、半导体封装器件端部附近的剖面。图18A以图16所示的半导体封装器件为例，图18B以图11所示的半导体封装器件为例。
图18A所示的半导体封装器件中，半导体封装器件的短边长度为Xa时，其长度Xa大致为半导体芯片310的短边长度xa+2×树脂宽度ha。而图18B所示的半导体封装器件中，半导体封装器件的短边长度为Xa时，其长度Xa大致为半导体芯片210的短边长度xa+2×树脂宽度ha+引线突出长度k。这里，从树脂封装端部到芯片310的树脂315的厚度及从树脂封装端部到引线211a的树脂215的厚度为树脂宽度ha，从半导体芯片210的端部到引线211a端部的距离为引线突出长度k。
也就是说，半导体封装器件的短边长度Xa以及树脂宽度ha相同时，能够搭载比半导体芯片210大引线突出长度k的半导体芯片310。反之，半导体芯片210、310短边的长度xa相同时，能够实现尺寸(Xa)更小的半导体封装器件。
上述任一个实施方式中，并不限定于将芯片面朝下地密封在树脂封装内的结构，还可以用于面朝上地密封在树脂封装内。
[第8实施方式]
图19表示本发明第8实施方式的TSOP结构的半导体器件(半导体封装器件)的结构。图19是沿着半导体封装器件的外部引线突出方向的、内部引线前端部附近的剖面图。从上面透过该半导体封装器件的图与图16的仰视图大致相同。
本实施方式的半导体封装器件中，搭载在引线框架上的半导体芯片以面朝上的状态密封在树脂封装内，这一点与第7实施方式不同。即，由图19表示其剖面结构的半导体封装器件与前述第7实施方式的半导体封装器件的不同之处在于，引线框架311的外部引线311c群沿着半导体芯片310的侧面，向引线框架311的芯片搭载面方向弯曲，而且其前端例如向远离树脂封装的方向弯曲，作为外部端子，除了这一点外，其他都一样，所以用与图17相同的符号表示。
图19中，具有键合焊盘群的单侧焊盘结构的半导体芯片310通过表面的薄的有机类绝缘膜312及通常的固定剂搭载在引线框架311的内部引线311a群的芯片引线部上。
键合引线340群在半导体芯片310的表面(元件形成面)上，连接内部引线311a群的各内部引线的前端部和半导体芯片310上的键合焊盘群的备键合焊盘。
树脂315密封引线框架311的内部引线311a群、支杆部(未图示)、芯片310及键合引线340群，形成矩形树脂封装。
与内部引线311a群连接的外部引线311c群(引线框架311的一部分)分别从树脂封装的一对短边向外部突出，作为外部端子。
根据图19所示结构的半导体封装器件，与上述第7实施方式大致相同，芯片310的长边比树脂封装的短边长(比树脂封装的长边短)，大型的半导体芯片也能装入树脂封装内。
特别是连接键合焊盘群与内部引线311a群的引线键合在半导体芯片310的表面(元件形成面)上进行，由此，半导体封装器件的尺寸相同时，能够搭载更大尺寸的半导体芯片310。反之，半导体芯片310的尺寸相同时，能够实现更小尺寸的半导体封装器件。
而且，在芯片310的元件形成面上粘接固定了引线框架311的支杆部的情况下进行树脂密封时，能够使树脂315的成形性更加稳定化，与只由内部引线311a群固定芯片310相比，能够改善外观不良。
另外，由于键合引线340可以很短，所以在引线键合工序后进行树脂密封时，键合引线不会滑动，相邻引线间不会电短路，提高了可靠性。
由于芯片310通过表面的薄的有机类绝缘膜312粘接固定在内部引线311a群上，所以适用于TSOP结构，能够减小芯片上面与内部引线311a群的高度差，能够容易实施引线键合工序。
而且上述任一个实施方式中，不限定于使用树脂封装的产品，例如同样可以用于塑料封装产品。
本领域技术人员将容易得出附加的优点和改进。因此，从广义上讲，本发明不限于此处所描述和说明的具体细节及各种实施方式，而是能给出各种变型而不会脱离由后附的权利要求书及其等价物所限定的总体发明概念的精神和范畴。

Claims (20)

1.一种半导体器件，具有：
半导体芯片，其元件形成面上设有沿着规定的一边设置的键合焊盘群；
包含第1内部引线群和第2内部引线群的引线框架，第1内部引线群的各前端部与上述半导体芯片的上述键合焊盘群的一部分键合焊盘对应设置，第2内部引线群通过上述半导体芯片的非元件形成面，且各前端部与上述半导体芯片的上述键合焊盘群的一部分键合焊盘对应设置；
第1键合引线群，连接上述第1内部引线群和上述键合焊盘群的一部分键合焊盘；
第2键合引线群，连接上述第2内部引线群的前端部和上述键合焊盘群的一部分键合焊盘；
支杆部，设置在上述半导体芯片的非元件形成面上；以及
密封体，包含上述支杆部及上述第1、第2内部引线群与上述第1、第2键合引线群的连接部地密封上述半导体芯片的周围，且
上述第2内部引线群具有相互分离地排列的多个内部引线，该多个内部引线中的各内部引线从上述半导体芯片的上述规定的一边延伸至与该边相对的边。
2.根据权利要求1所述的半导体器件，上述第2内部引线群具有芯片搭载部，用于粘接固定上述半导体芯片的非元件形成面。
3.根据权利要求1所述的半导体器件，上述第1内部引线群具有芯片搭载部，用于粘接固定上述半导体芯片的非元件形成面。
4.根据权利要求1所述的半导体器件，上述第2内部引线群的各前端部设置在上述第1内部引线群的各前端部和上述半导体芯片之间。
5.根据权利要求1所述的半导体器件，上述第2内部引线群的各前端部与上述键合焊盘群的靠近中央的焊盘对应设置，上述第1内部引线群的各前端部与其外侧的靠近端部的焊盘对应设置。
6.根据权利要求1所述的半导体器件，上述第1内部引线群的各前端部与上述键合焊盘群的靠近中央的焊盘以及靠近端部的焊盘对应设置，上述第2内部引线群的各前端部与其他焊盘对应设置。
7.根据权利要求1所述的半导体器件，上述引线框架还具有第1、第2外部引线群，分别与上述第1、第2内部引线群连接；
上述第1、第2外部引线群分别从上述密封体的至少相对的一对边向外部突出。
8.根据权利要求1所述的半导体器件，上述支杆部是用于将上述引线框架支撑在框架主体上的支撑部件。
9.根据权利要求1所述的半导体器件，上述支杆部粘接固定在上述半导体芯片的非元件形成面上。
10.根据权利要求1所述的半导体器件，上述支杆部兼用于上述第2内部引线群的一部分内部引线。
11.根据权利要求1所述的半导体器件，上述支杆部与上述引线框架连接。
12.根据权利要求1所述的半导体器件，上述支杆部与上述第2内部引线群的最外侧的内部引线连接。
13.根据权利要求1所述的半导体器件，上述半导体芯片以其元件形成面向下的面朝下状态被上述密封体密封。
14.根据权利要求1所述的半导体器件，上述半导体芯片由多个存储器芯片在平面位置上错开的状态下层叠而成，它们的键合焊盘群互相靠近。
15.根据权利要求14所述的半导体器件，上述多个存储器芯片是NAND型闪存。
16.一种半导体器件，具有：
半导体芯片，其元件形成面上设有沿着规定的一边设置的键合焊盘群；
包含内部引线群的引线框架，该内部引线群靠近上述键合焊盘群的各键合焊盘地设置在上述半导体芯片的上述元件形成面上，其各前端部与上述半导体芯片的上述各键合焊盘对应；
键合引线群，连接上述内部引线群的各前端部和上述键合焊盘群的各键合焊盘；
支杆部，设置在上述半导体芯片的上述元件形成面上；以及
密封体，包含上述支杆部及上述内部引线群与上述键合引线群的连接部地密封上述半导体芯片的周围；其中
上述密封体的形状为矩形，且
上述内部引线群具有相互分离地排列的多个内部引线，该多个内部引线与上述半导体芯片接合。
17.根据权利要求16所述的半导体器件，上述引线框架还具有与上述内部引线群分别连接的外部引线群；
上述外部引线群分别从上述密封体的相对的一对短边向外部突出。
18.根据权利要求16所述的半导体器件，上述半导体芯片以设置了上述键合焊盘群的规定一边与上述密封体的一个长边对应的状态被密封。
19.根据权利要求16所述的半导体器件，上述半导体芯片以其元件形成面向下的面朝下状态被上述密封体密封。
20.根据权利要求16所述的半导体器件，上述半导体芯片以其元件形成面向上的面朝上状态被上述密封体密封。
CNB2006100817751A 2005-05-11 2006-05-11 密封了半导体芯片周围而形成的半导体器件 Expired - Fee Related CN100440498C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005138718 2005-05-11
JP2005138718 2005-05-11
JP2005291391 2005-10-04
JP2005291391 2005-10-04
JP2006115959A JP2007129182A (ja) 2005-05-11 2006-04-19 半導体装置

Publications (2)

Publication Number Publication Date
CN1862798A CN1862798A (zh) 2006-11-15
CN100440498C true CN100440498C (zh) 2008-12-03

Family

ID=37418342

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100817751A Expired - Fee Related CN100440498C (zh) 2005-05-11 2006-05-11 密封了半导体芯片周围而形成的半导体器件

Country Status (4)

Country Link
US (6) US7919837B2 (zh)
JP (1) JP2007129182A (zh)
KR (1) KR100810324B1 (zh)
CN (1) CN100440498C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US20080054496A1 (en) * 2006-08-30 2008-03-06 Neill Thornton High temperature operating package and circuit design
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
KR100920052B1 (ko) 2008-01-02 2009-10-07 주식회사 하이닉스반도체 반도체 패키지용 리드 프레임
US7863102B2 (en) * 2008-02-22 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with external interconnects within a die platform
JP5361426B2 (ja) * 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
JP5536388B2 (ja) * 2009-08-06 2014-07-02 株式会社テラプローブ 半導体装置およびその製造方法
US9679831B2 (en) 2015-08-13 2017-06-13 Cypress Semiconductor Corporation Tape chip on lead using paste die attach material
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法
CN108878405A (zh) * 2018-07-02 2018-11-23 深圳市槟城电子有限公司 一种防护器件及其制作方法、电子设备
US11502045B2 (en) * 2019-01-23 2022-11-15 Texas Instruments Incorporated Electronic device with step cut lead
CN113851447B (zh) * 2021-09-23 2022-06-07 先之科半导体科技(东莞)有限公司 一种免金线的肖特基二极管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846131A (ja) * 1994-08-02 1996-02-16 Sony Corp リードフレーム及びワイヤボンディング装置
US5585668A (en) * 1995-01-30 1996-12-17 Staktek Corporation Integrated circuit package with overlapped die on a common lead frame
US6184574B1 (en) * 1997-06-06 2001-02-06 Micron Technology, Inc. Multi-capacitance lead frame decoupling device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JPH06204390A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 半導体装置
JPH08195463A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd 樹脂封止型半導体装置及びその製造に使用されるリードフレーム
JP2756436B2 (ja) * 1995-12-28 1998-05-25 日立超エル・エス・アイ・エンジニアリング 株式会社 半導体装置およびその製造方法
JP3209696B2 (ja) * 1996-03-07 2001-09-17 松下電器産業株式会社 電子部品の製造方法
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP3688440B2 (ja) 1997-07-29 2005-08-31 株式会社ルネサステクノロジ 半導体装置
JP3078526B2 (ja) * 1998-08-12 2000-08-21 宮崎沖電気株式会社 樹脂封止型半導体装置
JP3415509B2 (ja) 1999-09-28 2003-06-09 エヌイーシーマイクロシステム株式会社 半導体装置
WO2001043882A1 (en) 1999-12-15 2001-06-21 Tomoe Engineering Co., Ltd. Centrifugal classifier
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6541849B1 (en) * 2000-08-25 2003-04-01 Micron Technology, Inc. Memory device power distribution
JP2002231882A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP4372022B2 (ja) 2004-04-27 2009-11-25 株式会社東芝 半導体装置
SG155897A1 (en) * 2004-09-09 2009-10-29 United Test & Assembly Ct Ltd Multi-die ic package and manufacturing method
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846131A (ja) * 1994-08-02 1996-02-16 Sony Corp リードフレーム及びワイヤボンディング装置
US5585668A (en) * 1995-01-30 1996-12-17 Staktek Corporation Integrated circuit package with overlapped die on a common lead frame
US6184574B1 (en) * 1997-06-06 2001-02-06 Micron Technology, Inc. Multi-capacitance lead frame decoupling device

Also Published As

Publication number Publication date
US7919837B2 (en) 2011-04-05
US11854946B2 (en) 2023-12-26
US11424176B2 (en) 2022-08-23
US20150155225A1 (en) 2015-06-04
US20110133323A1 (en) 2011-06-09
US20220352053A1 (en) 2022-11-03
JP2007129182A (ja) 2007-05-24
KR20060116728A (ko) 2006-11-15
US20060255436A1 (en) 2006-11-16
US10872844B2 (en) 2020-12-22
US8970019B2 (en) 2015-03-03
US20210074609A1 (en) 2021-03-11
US20190295928A1 (en) 2019-09-26
CN1862798A (zh) 2006-11-15
KR100810324B1 (ko) 2008-03-04
US10366942B2 (en) 2019-07-30
US20220044987A9 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
CN100440498C (zh) 密封了半导体芯片周围而形成的半导体器件
US7339257B2 (en) Semiconductor device in which semiconductor chip is mounted on lead frame
CN101504939B (zh) 半导体器件
JP2004221215A (ja) 半導体装置
JP2888755B2 (ja) 半導体装置
JPH08125143A (ja) 半導体記憶装置
US20060232288A1 (en) Semiconductor device and manufacturing method thereof
JP5275019B2 (ja) 半導体装置
JP2996324B2 (ja) 半導体集積回路装置
JPH0485837A (ja) 半導体装置
JPH1154693A (ja) 半導体装置
JP5619128B2 (ja) 半導体装置
JP2748940B2 (ja) 樹脂封止型半導体装置
CN100505250C (zh) 半导体封装装置
KR0161619B1 (ko) 칩의 특정 본딩 패드에 선택적 대응되는 복수개의 내부리드들을 갖는 리드온 칩 형 리드프레임을 이용한 적층 패키지
JPH0366091A (ja) 半導体集積回路装置及びそれを搭載する樹脂封止型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203