CN100412661C - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN100412661C CN100412661C CNB2006100912366A CN200610091236A CN100412661C CN 100412661 C CN100412661 C CN 100412661C CN B2006100912366 A CNB2006100912366 A CN B2006100912366A CN 200610091236 A CN200610091236 A CN 200610091236A CN 100412661 C CN100412661 C CN 100412661C
- Authority
- CN
- China
- Prior art keywords
- film
- atom
- alloy
- resistivity
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种显示装置,其中互连—包含Cu合金膜和透明导电膜的电极不经由难熔金属薄膜而直接连接,其中所述Cu合金膜含有总量为0.1原子%~3.0原子%的Zn和/或Mg或总量为0.1原子%~0.5原子%的Ni和/或Mn,从而不使用势垒金属,能够在Cu合金膜与透明电极之间低电阻率地直接连接,并且在例如应用到液晶显示器的情况中给出高的显示质量。
Description
技术领域
本发明涉及一种薄膜显示装置,更具体地说,本发明涉及一种包括如下结构的低电阻率互连部分(作为构成元件)的新型显示装置,在该结构中透明导电性膜和Cu合金膜直接连接,该结构例如用在有源和无源矩阵型平板显示器(FPD)中,例如液晶显示器、反射薄膜、光学零件等。
背景技术
对于FPD,包括液晶显示器,近年来越来越需要低电阻率的互连材料。特别地,在液晶显示器中,强烈地需求降低用于驱动象素的薄膜晶体管(TFT)的栅极线和信号线(电源和漏极线)的电阻率,目前已经使用例如Al-Nd等耐热Al合金。
但是,随着例如用于液晶显示TV设备的40或更大型号的大尺寸显示板的出现,从栅极线和信号线的信号延迟问题的角度看,Ag和Cu作为电阻率比Al合金低的材料吸引了人们注意。但是,从液晶显示器应用的角度看,Ag和Cu存在几个问题。在纯Ag的情况中,例如存在与玻璃基板和SiN绝缘膜的粘附、通过湿蚀刻制备互连的性能、Ag元素的内聚等。并且,例如在JP-A第2003-58079和2003-297584号公报中公开了使用纯Cu金属或Cu合金的例子,尽管它们具有如上述Ag的那些问题,但是它们已经实际应用到一些高端监视器上。
发明内容
给Cu金属和Cu合金指出的问题之一就是它们容易氧化。在目前通常使用的Al合金互连的情况中,在与例如由氧化锡铟(ITO)制成的透明电极连接时,在栅极互连和源极/漏极互连两者之间用称为势垒金属例如Mo、Cr或其合金等难熔金属连接所述栅极互连和源极/漏极互连这两者。这是因为当ITO直接与Al连接时,由于在Al和ITO之间的界面上形成Al氧化物膜,电连接电阻率增加或电连接变为不可能。
在使用纯Cu或Cu合金膜的情况中也发生这样的问题。这是因为Cu膜的表面在大气中容易氧化形成Cu氧化物膜,Cu表面在捕获抗蚀剂时使用的氧等离子灰化步骤中也容易氧化。并且,在用于Cu膜和ITO膜等的电连接的Cu膜表面上溅射形成ITO膜作透明电极的情况中,由于在形成ITO膜时从靶材料中衍生出的氧或由于成膜时添加的氧,在Cu膜表面上形成薄氧化物膜作为ITO/Cu界面。该氧化物膜使Cu互连与透明电极之间的连接电阻率增加,从而使例如液晶显示器的渐变等显示质量变差。
目前在Al合金膜与透明电极之间使用的例如Mo等势垒金属具有防止在Al合金膜表面上氧化和有利地维持Al合金膜与透明电极之间的电阻率的作用,并且在使用Cu或Cu合金而不是Al合金的情况中,使用所述势垒金属也是有效的。但是,在这种现有方法中,由于需要形成用于形成势垒金属层的势垒金属例如Mo等的溅射膜形成室,这增加了安装成本,由于形成膜时的生产节拍时间(tact time)增加,所以降低了生产率和增加了成本。基于上述情况完成了本发明,本发明旨在提供一种显示装置,其使用电阻率比Al合金低的Cu合金膜用于与透明电极膜连接,并且不使用势垒金属层就能够以相对于透明电极的低电阻率直接连接,并且在例如应用于液晶显示器时能够保证高的显示质量。
为了解决该问题,本发明的一方面旨在一种不采用难熔金属薄膜而将互连-包含Cu合金膜和透明导电膜的电极直接连接的显示装置,其中Cu合金膜含有总量为0.1原子%~3.0原子%的Zn和/或Mg、或总量为0.1原子%~0.5原子%的Ni和/或Mn,并且其中除了上述元素外,Cu合金膜还含有总量为0.02原子%~1.0原子%的Fe和/或Co以及0.005原子%~0.5原子%的P。
在本发明该方面的显示装置中,氧化锡铟(ITO)或氧化锌铟(IZO)优选作为透明导电膜,将透明导电膜层压到含有上述指定元素的Cu合金膜上形成的那些膜作为薄片连接电极(tab connection electrode)是极其有用的,例如作为具有低电连接电阻率和高显示质量的液晶显示器。
本发明的该方面能够低成本地提供高性能的显示装置,能够得到Cu合金膜与例如ITO或IZO等透明导电膜之间的低接触电阻的直接接触,并且能够省略使用势垒金属层。
根据本发明的上述方面,在透明导电膜与Cu金属膜相互接触的情况中,由于选自Zn、Mg、Ni和Mn中的至少一种元素少量地包含在Cu金属膜中,所以可以抑制在Cu金属膜表面上形成的Cu氧化物膜生长,从而能将接触电阻控制到低的稳定的状态,因此,在液晶显示器等中将显示质量维持在高水平的同时,显著地降低步骤数目和加工成本。
附图说明
参照下列附图详细地描述本发明的实施方案。其中:
图1是表示安装在液晶显示装置上的液晶显示器结构的例子的示意横截面图;
图2是表示薄膜晶体管的横截面结构的例子的放大示意横截面图;
图3是说明连续地形成薄膜晶体管结构的步骤的放大示意横截面图;
图4是说明连续地形成薄膜晶体管结构的步骤的放大示意横截面图;
图5是说明连续地形成薄膜晶体管结构的步骤的放大示意横截面图;
图6是说明连续地形成薄膜晶体管结构的步骤的放大示意横截面图;
图7是说明连续地形成薄膜晶体管结构的步骤的放大示意横截面图;
图8是说明连续地形成薄膜晶体管结构的步骤的放大示意横截面图;
图9是说明连续地形成薄膜晶体管结构的步骤的放大示意横截面图;
图10是表示在实施例使用的几个样品中热处理温度与电阻率之间的关系的图;和
图11是表示在实施例使用的几个样品中热处理温度与空隙密度之间的关系的图。
具体实施方式
参照附图,作为有源矩阵型显示装置的例子,具体地描述根据本发明的显示装置的优选实施方案,但是本发明决不局限于所解释的方案,它可以在符合上述本发明要旨的后面描述的合适范围内实施。
图1是安装在本发明应用的液晶显示装置上的液晶显示器结构的示意放大横截面图。
图1所示的液晶显示器具有薄膜晶体管(TFT)阵列基片1、与TFT阵列基片1相对的相对基片2和布置在TFT阵列基片1与相对基片2之间的充当光调制层的液晶层3。TFT阵列基片1包括布置在绝缘玻璃基片1a上的薄膜晶体管(TFT)4、透明导电膜(像素电极)5和包括扫描线和信号线的互连部分6。
相对基片2包括在TFT阵列基片1这侧上的整个表面上形成的公用电极7、布置在与透明导电膜5相对的位置上的滤色器8和布置在与薄膜晶体管(TFT)4或在TFT阵列基片1上的互连部分6相对的位置上的遮光膜9。
并且,偏振板10(a)和10(b)布置在构成TFT阵列基片1和相对基片2的绝缘基片的外表面上,将包含在液晶层3中的液晶分子定向到预定方向的定向膜11布置在相对基片2上。
在这种结构的液晶显示器中,用相对基片2与透明导电膜(像素电极)5之间形成的电场控制液晶层3中的液晶分子的定向方向,通过调制通过TFT阵列基片1与相对基片2之间的液晶层3的光控制透过相对基片2的透射光的量以显示图像。
并且,通过引到TFT阵列外边的TAB带12用驱动电路13和控制电路14驱动TFT阵列。
在附图中,分别表示出了隔离物15、密封材料16、保护膜17、扩散板18、棱镜片19、光导板20、反射板21、背灯22、保持框23和印刷基片24。
图2是表示应用到本发明使用的阵列基片上的TFT部分的结构的例子的示意放大横截面图。如图2所示,用玻璃基片1a上的Cu金属膜形成扫描线25,一部分扫描线25充当执行薄膜晶体管开关控制的栅电极26。并且,用Cu金属膜形成信号线以便以栅绝缘膜27的方式横断扫描线25,一部分信号线充当薄膜晶体管的源电极28。这一般称为底栅极型(bottom gate type)。
在栅绝缘膜27上的像素区域中,透明导电膜5是用例如在In2O3中掺入约10质量%的SnO的ITO膜形成。用Cu合金膜形成的薄膜晶体管的漏极29通过直接接触与透明导电膜5电连接。
当经过扫描线25从栅电极26给TFT阵列基片1施加栅电压时,薄膜晶体管打开,事先供应给信号线的驱动电压经漏极29从源电极28供应给透明导体25。然后,当将一定水平的驱动电压供应给透明导电膜5时,相对于反电极2产生电势差,使包含在液晶层3中的液晶分子定向进行光调制(参照图1)。
然后,参照图3~图9的例子描述TFT阵列基片的制备步骤的要点。在本实施方案中作为开关元件形成的薄膜晶体管示例出了使用氢化的无定形硅作半导体层的无定形硅TFT。首先,通过在玻璃基片1a上溅射先形成约200nm厚的薄Cu膜,经湿蚀刻使薄Cu膜形成图案以形成栅电极26和扫描线25(图3)。然后,如图4所示,用等离子CVD方法等在约350℃的基片温度下形成约300nm厚的栅绝缘膜(氮化硅膜:SiNx)。在约300℃的基片温度下,在其上连续地形成约150nm厚的氢化无定形硅膜(a-SiH)和约50 nm厚的掺杂P的n+-氢化无定形硅膜(n+a-SiH)(图5)。
接着,如图6所示,经干蚀刻使氢化无定形硅膜(a-SiH)和n+-氢化无定形硅膜(n+a-SiH)形成图案。然后,如图7所示,层合和形成约50nm厚的Mo层(底层)和约200nm厚的Cu金属层,经湿蚀刻使Cu/Mo层合膜形成图案以形成整合了信号线的源电极和与ITO透明导电膜接触的漏极。并且,使用源电极和漏极作掩模经干蚀刻除去n+无定形硅膜(n+a-SiH)。
然后,如图8所示,在等离子CVD设备中形成氮化硅膜(SiNx)至约300nm的厚度以形成保护膜。该膜常常在膜形成温度,例如约250℃下形成。然后,经干蚀刻使氮化硅膜(SiNx)形成图案和使接触孔形成至氮化硅膜(SiNx)。并且,经过氧等离子灰化的聚合物除去步骤,在使用例如非胺型去膜(stripping)溶液对光致抗蚀剂实施去膜处理之后,用稀释的氢氟酸除去通过氧等离子灰化形成的Cu氧化物膜。
最后,如图9所示,在室温下经溅射形成例如约150nm厚的ITO透明导电膜,经湿蚀刻形成图案以形成像素电极(ITO透明导电膜)5,完成了TFT阵列基片。
在根据所述制备步骤形成的TFT阵列基片中,ITO透明导电膜(像素电极)5和用Cu金属膜形成的漏极直接相互接触。并且,ITO透明导电膜5也和与栅电极连接的扫描线的TAB部分直接接触。本发明的显示装置用上述步骤生产,本发明的最突出特点是向Cu中掺入各自预定量的选择的特定元素,作为用在互连部分中的Cu合金膜,后面描述该特点。作为包含在Cu合金膜中的元素,选择Zn和/或Mg,或Ni和/或Mn。选择上述元素作为可固溶于Cu金属但不固溶于Cu氧化物膜的元素。当其中固体溶解有上述元素的Cu合金被氧化时,由于元素(Zn、Ni、Mn和Mg)不固溶于Cu氧化物膜,所以清扫出上述元素,在氧化形成的Cu氧化物膜的界面下增浓,该增浓层抑制Cu氧化物膜的进一步生长。因此,在氧灰化或在与ITO透明导电膜的层合膜形成步骤中,Cu氧化物膜的生长也最小化。特别地,在ITO层合和膜形成中,Cu合金膜和透明导电膜保持在电接触的有利状态。
为了通过形成该增浓层获得例如10-5~10-4Ω·cm2数量级的低接触电阻率,优选包含总共0.1原子%或更高,更优选0.2原子%或更高的选自Zn、Ni、Mn和Mg中的一种或更多种的元素,这样,不***势垒金属,通过直接连接可以保证充分的导电率,可以防止例如液晶的灰度显示等显示性能降级。结果,通过省略势垒金属膜形成步骤,缩短生产节拍时间,可以显著地改进生产率。
当还考虑通过热处理降低电阻率的同时,在Zn和/或Mg的情况中,将掺入Cu合金膜的元素的总量降低到3.0原子%或更小,更优选2.0原子%或更小,在Ni和/或Mn的情况中,总量降低到0.5原子%或更小,更优选0.4原子%或更小。
由于后继步骤中的热处理产生的拉伸应力,Cu金属膜有时产生例如称为空隙的晶界裂纹等缺陷。但是,在与Fe和P或Co和P一起掺入上述Zn、Ni、Mn和Mg中的一种或更多种的情况中,在热处理时,它们作为FeP或CoP化合物细小地沉淀到晶界,提供加强晶界以抑制空隙发生的效果。因此,在膜形成之后在超过300℃的高温下经历热滞后的情况中,优选加入总共0.02原子%~1.0原子%的Fe和/或Co以及0.005原子%~0.5原子%的P。
作为透明导电膜,尽管如上述经常使用氧化锡铟(ITO),但是当然也可以使用氧化锌铟(IZO)。
显示装置的另一优选实施方案是其中透明导电膜层叠在Cu合金上,并用作TAB(调制片)连接电极。
[实施例]
参照实施例具体地地描述本发明的构成、功能和效果,但是本发明决不受下列实施例限制。
实施例
在玻璃基片(#1737,由Corning Co.生产,用于评价电阻率和耐热性的尺寸:50.8 mm直径×0.7 mm厚度;用于评价接触电阻率的尺寸:101.6mm直径×0.7mm厚度)上,使用直流磁控管溅射方法(基础压力(basepressure):0.27×10-3Pa或更低;氩气压力:0.27Pa;氩气流速:30sccm;溅射功率:DC200W;电极间距离:50.4mm;基片温度:室温),使用复合溅射靶和溅射设备(HSM-552,由Shimazu Seisakusho生产)各自以300nm的厚度形成样品的薄膜,其中分别以预定的数目将下表1~13所示的合金元件的碎片(尺寸:5mm×5 mm×1mm厚)布置在由纯Cu制成的溅射靶(尺寸:直径101.6mm×厚度5mm)上,所述样品包括:
纯Cu(样品No.1);
Cu-Zn合金(样品No.2~6);
Cu-Mg合金(样品No.7~11);
Cu-Mn合金(样品No.12~16);
Cu-Ni合金(样品No.17~21);
Cu-Zn-Fe-P合金(样品No.22~26);
Cu-Mg-Fe-P合金(样品No.27~31);
Cu-Mn-Fe-P合金(样品No.32~36);
Cu-Ni-Fe-P合金(样品No.37~41);
Cu-Zn-Mg合金(样品No.42~45);
Cu-Mn-Ni合金(样品No.46~49);
Cu-Zn-Co-P合金(样品No.50~54);
Cu-Mg-Co-P合金(样品No.55~59);
Cu-Mn-Co-P合金(样品No.60~64)和
Cu-Ni-Co-P合金(样品No.65~69)。
然后,用ICP(感应耦合等离子体)发射光谱法或ICP质谱法测试用于评价的薄膜的金属组成,用下列方法评价电阻率、接触电阻率和耐热性。
电阻率
为了评价电阻率,用光刻法和湿蚀刻法使在玻璃基片(#1737,由Corning Co.生产,尺寸:50.8mm直径×0.7mm厚度)上形成的每个薄Cu膜形成100μm线宽和10mm线长的图案。在这种情况中,使用包含硫酸∶硝酸∶乙酸=50∶10∶10的混合酸的液体混合物作湿蚀刻剂。然后,用真空热处理设备(真空度:0.27×10-3Pa或更小)进行250℃×30分钟或350℃×30分钟的热处理,在真空热处理之前和之后,在室温下用DC4-probe方法测定每个样品的电阻率。用上述步骤测定每个薄Cu膜的电阻率。对电阻率进行合格/不合格判断,对于250℃×30分钟的热处理后的电阻率低于5.0μΩ·cm的那些样品判断为“合格”(单圈),对于电阻率为5.0μΩ·cm或更高的那些样品判断为“不合格”(叉号),对于350℃×30分钟的热处理后的电阻率为4.0μΩ·cm的那些样品判断为“合格”(单圈),电阻率低于4.0μΩ·cm或更大的样品判断为“不合格”(又号)。
表1和2表示在250℃×30分钟或350℃×30分钟的热处理之后测定的电阻率。从表明显看出,在Zn和Mg的总量小于3.0原子%的情况中或在Ni和Mn的总量小于0.5原子%的情况中,满足电阻率的目标值(250℃×30分钟的热处理后5.0μΩ·cm或350℃×30分钟的热处理后4.0μΩ·cm)。并且,在Fe或Co的总量为1.0原子%或更小且P含量为0.5原子%或更小的情况中,满足电阻率的目标值(250℃×30分钟的热处理后5.0μΩ·cm和350℃×30分钟的热处理后4.0μΩ·cm)。
表1
表2
[接触电阻率-干蚀刻方法]
为了测试接触电阻率随蚀刻方法的变化,测定用干蚀刻方法形成的接触孔的接触电阻率。形成接触的方法的详细内容描述如下。
对在玻璃基片上形成的每个薄Cu膜,用等离子CVD设备形成300nm厚的薄SiN膜。基片加热温度设定为250℃或350℃,包括玻璃基片的初步处理和CVD处理的净热处理时间设定为0.5小时。然后,对接触孔进行光刻,使用ICP型干蚀刻机干蚀刻将接触孔(10×10μm平方形:1)形成至SiN。然后,经氧灰化和浸在非胺抗蚀剂去膜溶液中除去抗蚀剂,用缓冲的氢氟酸清洗接触的底表面。然后,用直流磁控管溅射方法形成ITO膜,将薄ITO膜制成100μm线宽和400μm线长的开尔文图案。在这种情况中,使用Nagase Chemtex Co.生产的ITO蚀刻溶液作湿蚀刻剂。用四探头方法测定电阻率,基于Cu/ITO界面的接触部分的电压降组分测定接触电阻值,基于已知的接触孔面积和接触电阻值计算每单位面积的接触电阻率。
使用上述步骤,制备能测定每个薄Cu膜与薄ITO膜之间的接触电阻的开尔文图案以测定接触电阻。为了判断接触电阻合格/不合格,在100个测定点中排除5个最大值的点和5个最小值的点,总共90个点的平均接触电阻率小于5×10-4Ω·cm2的那些图案评价为“合格”(单圈),表现出平均接触电阻率比上述值大的那些图案评价为“不合格”(叉号)。并且,为了评价离散,在100个点的测定结果中,接触电阻率超过5×10-4Ω·cm2的比例(失败比)小于10%的图案评价为“合格”(单圈),该比例为10%或更大的图案评价为“不合格”(叉号)。在250℃或350℃下进行CVD膜形成和热处理,用干法形成有接触孔的样品的接触电阻率的评价结果表示在下表3~5和表6~8中。从表3~8看到,纯Cu和Cu合金满足平均接触电阻率的合格标准。但是,当与纯Cu相比时,选自Zn、Ni、Mn和Mg中的一种或更多种元素的总含量为0.1原子%或更大的Cu-(Zn、Ni、Mn、Mg)合金膜和Cu-(Zn、Ni、Mn、Mg)-(Fe、Co)-P合金膜表现出较小的接触电阻率离散,得到高可靠性的低接触电阻率。
[接触电阻率-湿蚀刻方法]
为了测试接触电阻率随蚀刻方法的变化,对湿蚀刻方法形成的接触孔测定接触电阻率。形成接触孔的方法的详细内容描述如下。
对在玻璃基片上形成的每个Cu膜,用等离子CVD设备形成300nm厚的薄SiN膜。基片加热温度设定为250℃或350℃,包括玻璃基片的初步处理和CVD处理的净热处理时间设定为0.5小时。然后,用湿蚀刻对接触孔进行光刻,接触孔(10×10μm平方形:1)形成至SiN。缓冲的氢氟酸用于湿蚀刻。然后,通过直流磁控管溅射方法形成ITO膜,用光刻法和湿蚀刻将薄ITO膜制成100μm线宽和400μm线长的开尔文图案以评价接触电阻值。在这种情况中,使用Nagase Chemtex Co.生产的ITO蚀刻溶液作湿蚀刻剂。使用相同形状的图案用四探头方法测定电阻率,基于Cu/ITO界面的接触部分的电压降组分测定接触电阻值,基于已知的接触孔面积和接触电阻值计算单位面积的接触电阻率。
使用上述步骤,制备能测定每个薄Cu膜与薄ITO膜之间的接触电阻的开尔文图案以测定接触电阻。为了判断接触电阻合格/不合格,在100个测定点中排除5个最大值的点和5个最小值的点,总共90个点的平均接触电阻率小于5×10-4Ω·cm2的那些图案评价为“合格”(单圈),表现出平均接触电阻率比上述值大的那些图案评价为“不合格”(叉号)。并且,为了评价离散,在100个点的测定结果中,接触电阻率超过5×10-4Ω·cm2的比例(失败比)小于10%的那些图案评价为“合格”(单圈),该比例为10%或更大的那些图案评价为“不合格”(叉号)。
在250℃或350℃下进行CVD膜形成和热处理,用干法形成有接触孔的样品的接触电阻率的评价结果表示在下表3~5和表6~8中。从表看到,纯Cu和Cu合金满足平均接触电阻率的合格标准。但是,当与纯Cu相比时,选自Zn、Ni、Mn和Mg中的一种或更多种元素的总含量为0.1原子%或更大的Cu-(Zn、Ni、Mn、Mg)合金膜和Cu-(Zn、Ni、Mn、Mg)-(Fe、Co)-P合金膜表现出较小的接触电阻率离散,得到高可靠性的低接触电阻率。
[接触电阻率-接触可靠性测试]
经湿蚀刻用上述相同方法形成接触之后,通过确实地实施氧灰化进行接触可靠性测试。这模拟当Cu和Cu合金膜储存在大气中时的空气氧化,形成接触的方法的详细内容描述如下。
对每个在玻璃基片上形成的薄Cu膜,实施光刻和湿蚀刻进行互连制备。作为湿蚀刻剂,使用包含硫酸∶硝酸∶乙酸=50∶10∶10的混合酸。然后,用等离子CVD设备以300nm的厚度形成薄SiN膜。基片加热温度设定为250℃或350℃,其还包括玻璃基片的初步处理和CVD处理的净热处理时间设定为0.5小时。
然后,对接触孔施加光刻,用湿蚀刻对SiN进行接触蚀刻。作为湿蚀刻剂,使用缓冲的氢氟酸。然后,使用灰化设备在氧气氛中进行灰化处理以氧化接触底面。然后,对于上述样品,分别形成100nm厚的ITO膜,然后实施光刻和湿蚀刻,评价接触电阻值随灰化时间的变化。使用相同形状的图案用四探头方法对100个点测定电阻率,基于Cu/ITO界面的接触部分的电压降组分测定接触电阻值,基于已知的接触孔面积和接触电阻值计算单位面积的接触电阻率。
使用上述步骤,制备能测定每个薄Cu膜与薄ITO膜之间的接触电阻的开尔文图案以测定接触电阻。为了判断接触电阻合格/不合格,在100个测定点中排除5个最大值的点和5个最小值的点,总共90个点的平均接触电阻率小于5×10-4Ω·cm2的那些图案评价为“合格”(单圈),表现出平均接触电阻率比上述值大的那些图案评价为“不合格”(叉号)。并且,为了评价离散,在100个点的测定结果中,接触电阻率超过5×10-4Ω·cm2的比例(失败比)小于10%的那些图案评价为“合格”(单圈),该比例为10%或更大的那些图案评价为“不合格”(叉号)。
在250℃或350℃下进行CVD膜形成和热处理,在用湿法形成接触孔之后,灰化处理10分钟的样品的接触电阻率的评价结果表示在下表3~8中。从表3~8看到,纯Cu表现出高的接触电阻率和大的离散。另一方面,与纯Cu相比时,选自Zn、Ni、Mn和Mg中的一种或更多种的总含量为0.1原子%或更大的Cu-(Zn、Ni、Mn、Mg)合金膜和Cu-(Zn、Ni、Mn、Mg)-(Fe、Co)-P合金膜表现出较低的平均接触电阻率和较小的离散,得到有利的接触。这表明使用Cu合金很少产生空气氧化和在制备步骤时改进方法收益。
[耐热性]
使用Clariant Japan Co.生产的“AZ P4110”作光致抗蚀剂和同一公司生产的“AZ developer”作光致抗蚀剂显影液进行光刻(步骤:涂覆光致抗蚀剂→预焙烧→曝光→光致抗蚀剂显影→水洗→干燥),使用包含硫酸∶硝酸∶乙酸=50∶10∶10的混合酸的湿蚀刻剂进行湿蚀刻(步骤:湿蚀刻→水洗→干燥→光致抗蚀剂去除(stripping)→干燥),将用于评价的每个薄Cu膜制成线宽/线间距=10μm/10μm的条形图案。然后,对每个薄Cu膜实施350℃下真空热处理(真空度:0.27×10-3Pa或小于0.27×10-3Pa)30分钟,在热处理后的样品表面上使用湿蚀刻剂进行光蚀刻至约10nm,评价每个薄Cu膜的耐热性。
在Cu膜中,当进行热处理时,在上表面和互连的侧面上形成凹形缺陷(空隙)。然后,通过光蚀刻热处理后的Cu表面增强由热处理形成的空隙,在光学显微镜下观察测定单位面积的空隙密度。然后,将空隙密度为1.0×10-8N/m2或更小的那些评价为“优异”(双圈),空隙密度为1.0×108N/m2或更高并且1.0×1010N/m2或更小的那些评价为“良好”(单圈)((双圈)和(单圈)都为:“合格”),空隙密度超过1.0×1010N/m2的那些评价为“不合格”(叉号)。
结果表示在表9和10中。在进行350℃×30分钟的真空热处理的情况中,对于纯Cu,耐热性是不充分的,然而,选自Zn、Ni、Mn和Mg中的一种或更多种元素的总含量的Cu-(Zn、Ni、Mn、Mg)合金膜具有充分的耐热性。并且,看到含有Fe或Co以及P的Cu-(Zn、Ni、Mn、Mg)-(Fe、Co)-P合金膜具有更优异的耐热性。
表9
耐热性
序号 | 互连电极的组成(原子%) | 250℃-0 5小时热处理 | 350℃-0 5小时热处理 |
1 | Cu | ○ | × |
2 | Cu-0.05Zn | ○ | × |
3 | Cu-0.12Zn | ◎ | ○ |
4 | Cu-2.1Zn | ◎ | ○ |
5 | Cu-3.0Zn | ◎ | ○ |
6 | Cu-4.0Zn | ◎ | ○ |
7 | Cu-0.05Mg | ○ | × |
8 | Cu-0.15Mg | ◎ | ○ |
9 | Cu-1.3Mg | ◎ | ○ |
10 | Cu-3.0Mg | ◎ | ○ |
11 | Cu-4.7Mg | ◎ | ○ |
12 | Cu-0.06Mn | ○ | × |
13 | Cu-0.13Mn | ◎ | ○ |
14 | Cu-0.3Mn | ◎ | ○ |
15 | Cu-0.5Mn | ◎ | ○ |
16 | Cu-0.9Mn | ◎ | ○ |
17 | Cu-0.05Ni | ○ | × |
18 | Cu-0.13Ni | ◎ | ○ |
19 | Cu-0.3Ni | ◎ | ○ |
20 | Cu-0.5Ni | ◎ | ○ |
21 | Cu-0.9Ni | ◎ | ○ |
22 | Cu-2.1Zn-0.01Fe-0.003P | ◎ | ○ |
23 | Cu-2.1Zn-0.023Fe-0.005P | ◎ | ◎ |
24 | Cu-2.1Zn-0.1Fe-0.05P | ◎ | ◎ |
25 | Cu-2.1Zn-0.9Fe-0.5P | ◎ | ◎ |
26 | Cu-2.1Zn-1.2Fe-0.7P | ◎ | ◎ |
27 | Cu-2.1Mg-0.01Fe-0.003P | ◎ | ○ |
28 | Cu-2.1Mg-0.023Fe-0.005P | ◎ | ◎ |
29 | Cu-2.1Mg-0.1Fe-0.05P | ◎ | ◎ |
30 | Cu-2.1Mg-0.9Fe-0.4P | ◎ | ◎ |
31 | Cu-2.1Mg-1.2Fe-0.7P | ◎ | ◎ |
32 | Cu-0.5Mn-0.01Fe-0.005P | ◎ | ○ |
33 | Cu-0.5Mn-0.025Fe-0.01P | ◎ | ◎ |
34 | Cu-0.5Mn-0.1Fe-0.05P | ◎ | ◎ |
35 | Cu-0.5Mn-0.9Fe-0.4P | ◎ | ◎ |
36 | Cu-0.5Mn-1.2Fe-0.6P | ◎ | ◎ |
表10
耐热性
序号 | 互连电极的组成(原子%) | 250℃-0 5小时热处理 | 350℃-0 5小时热处理 |
37 | Cu-0.5Ni-0.01Fe-0.005P | ◎ | ○ |
38 | Cu-0.5Ni-0.025Fe-0.01P | ◎ | ◎ |
39 | Cu-0.5Ni-0.1Fe-0.05P | ◎ | ◎ |
40 | Cu-0.5Ni-0.9Fe-0.4P | ◎ | ◎ |
41 | Cu-0.5Ni-1.2Fe-0.7P | ◎ | ◎ |
42 | Cu-0.03Zn-0.05Mg | ◎ | ○ |
43 | Cu-0.5Zn-2.3Mg | ◎ | ◎ |
44 | Cu-1.5Zn-1.0Mg | ◎ | ◎ |
45 | Cu-3.2Zn-2.3Mg | ◎ | ◎ |
46 | Cu-0.03Mn-0.04Ni | ○ | ◎ |
47 | Cu-0.1Mn-0.1Ni | ◎ | ○ |
48 | Cu-0.2Mn-0.2Ni | ◎ | ○ |
49 | Cu-0.6Mn-0.6Ni | ◎ | ○ |
50 | Cu-2.1Zn-0.01Co-0.005P | ◎ | ○ |
51 | Cu-2.1Zn-0.025Co-0.01P | ◎ | ◎ |
52 | Cu-2.1Zn-0.1Co-0.05P | ◎ | ◎ |
53 | Cu-2.1Zn-0.9Co-0.5P | ◎ | ◎ |
54 | Cu-2.1Zn-1.4Co-0.6P | ◎ | ◎ |
55 | Cu-2.1Mg-0.01Co-0.005P | ◎ | ○ |
56 | Cu-2.1Mg-0.025Co-0.01P | ◎ | ◎ |
57 | Cu-2.1Mg-0.1Co-0.05P | ◎ | ◎ |
58 | Cu-2.1Mg-0.9Co-0.4P | ◎ | ◎ |
59 | Cu-2.1Mg-1.2Co-0.7P | ◎ | ◎ |
60 | Cu-0.5Mn-0.01Co-0.005P | ◎ | ○ |
61 | Cu-0.5Mn-0.025Co-0.01P | ◎ | ◎ |
62 | Cu-0.5Mn-0.1Co-0.05P | ◎ | ◎ |
63 | Cu-0.5Mn-0.8Co-0.4P | ◎ | ◎ |
64 | Cu-0.5Mn-1.3Co-0.6P | ◎ | ◎ |
65 | Cu-0.5Ni-0.01Co-0.005P | ◎ | ○ |
66 | Cu-0.5Ni-0.025Co-0.01P | ◎ | ◎ |
67 | Cu-0.5Ni-0.1Co-0.05P | ◎ | ◎ |
68 | Cu-0.5Ni-0.9Co-0.5P | ◎ | ◎ |
69 | Cu-0.5Ni-1.3Co-0.7P | ◎ | ◎ |
上述试验得到的合格/不合格判断结果集中地表示在表11~13中。从表明显看出,在包含在Cu中的预定合金元素的含量不充分的情况中,降低接触电阻率的效果趋于变得不充分。相反,在含量过分大的情况中,Cu合金膜的电阻率本身增加,这两种情况都不能满足本发明的目的。
那么,通过合适地控制加到Cu中的合金元素的种类和数量,甚至在本发明的显示装置中的Cu合金膜与透明导电膜之间的界面上形成氧化物膜的处理环境中,也可以低电阻率地直接连接。并且,复合加入Fe或Co以及P的样品的耐热性特别地令人满意,适合经历高温热滞后的情况。因此,由于在作为具有上述TFT阵列基片的平板显示装置的液晶显示装置中,可以使像素电极(透明电极)与直接互连部分之间的接触电阻的增加和离散最小化,所以可以防止对显示屏质量产生不利的影响,显著地改进显示质量。
图10是表示上述试验中典型样品的热处理温度与电阻率之间的关系的图。从该图看出,对于每个样品,在100℃和400℃之间的热滞后中,电阻率明显降低。在制备液晶显示器的一般步骤中,在形成Cu互连之后,在约250~350℃的温度下实施热处理。
图11是表示上述试验中典型样品的热处理温度与空隙密度之间的关系的图。在250℃的热处理温度下,通过添加选自Zn、Mg、Mn、和Ni中的一种或更多种的元素可以防止产生空隙。并且在经历更高的温度350℃的热滞后的情况中,可以看到,使用添加了Fe和P的Cu合金可以大大地防止产生空隙。
从试验结果明显看到,不像现有例子那样使用势垒金属,在本发明的显示装置中,在Cu合金膜和透明导电膜之间的界面上可以低电阻率地直接连接。因此,由于在作为具有TFT阵列基片的平板显示装置的液晶显示装置中,在像素电极(透明电极膜)与连接互连部分之间可以使接触电阻的增加最小化,所以可以防止对显示屏质量产生不利的影响,显著地改进显示质量。
Claims (8)
1. 一种显示装置,其包含互连部分,所述互连部分包含不经由难熔金属薄膜而直接连接的Cu合金膜和透明导电膜,其中所述Cu合金膜含有总量为0.1原子%~3.0原子%的Zn和/或Mg。
2. 一种显示装置,其包含互连部分,所述互连部分包含不经由难熔金属薄膜而直接连接的Cu合金膜和透明导电膜,其中所述Cu合金膜含有总量为0.1原子%~0.5原子%的Ni和/或Mn。
3. 如权利要求1所述的显示装置,其中所述Cu合金膜含有总量为0.02原子%~1.0原子%的Fe和/或Co,以及0.005原子%~0.5原子%的P。
4. 如权利要求2所述的显示装置,其中所述Cu合金膜含有总量为0.02原子%~1.0原子%的Fe和/或Co,以及0.005原子%~0.5原子%的P。
5. 如权利要求1所述的显示装置,其中所述透明导电膜为氧化锡铟ITO或氧化锌铟IZO。
6. 如权利要求2所述的显示装置,其中所述透明导电膜为氧化锡铟ITO或氧化锌铟IZO。
7. 如权利要求1所述的显示装置,其中,在所述Cu合金膜上层合透明导电膜以形成薄片连接电极。
8. 如权利要求2所述的显示装置,其中,在所述Cu合金膜上层合透明导电膜以形成薄片连接电极。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167185 | 2005-06-07 | ||
JP2005167185 | 2005-06-07 | ||
JP2005272643 | 2005-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1877428A CN1877428A (zh) | 2006-12-13 |
CN100412661C true CN100412661C (zh) | 2008-08-20 |
Family
ID=37509901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100912366A Expired - Fee Related CN100412661C (zh) | 2005-06-07 | 2006-06-07 | 显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100412661C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118367A (ja) * | 2011-11-02 | 2013-06-13 | Hitachi Cable Ltd | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材 |
JP5912046B2 (ja) * | 2012-01-26 | 2016-04-27 | 株式会社Shカッパープロダクツ | 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置 |
JP6550514B2 (ja) * | 2017-11-29 | 2019-07-24 | 株式会社神戸製鋼所 | ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003058079A (ja) * | 2001-08-14 | 2003-02-28 | Pioneer Electronic Corp | 配線付き基体形成用積層体、配線付き基体およびその形成方法 |
JP2003297584A (ja) * | 2002-04-04 | 2003-10-17 | Asahi Glass Co Ltd | 配線付き基体形成用積層体、配線付き基体およびその形成方法 |
CN1480554A (zh) * | 2002-09-03 | 2004-03-10 | 铼宝科技股份有限公司 | 导电薄膜用的合金靶材及制作方法 |
-
2006
- 2006-06-07 CN CNB2006100912366A patent/CN100412661C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003058079A (ja) * | 2001-08-14 | 2003-02-28 | Pioneer Electronic Corp | 配線付き基体形成用積層体、配線付き基体およびその形成方法 |
JP2003297584A (ja) * | 2002-04-04 | 2003-10-17 | Asahi Glass Co Ltd | 配線付き基体形成用積層体、配線付き基体およびその形成方法 |
CN1480554A (zh) * | 2002-09-03 | 2004-03-10 | 铼宝科技股份有限公司 | 导电薄膜用的合金靶材及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1877428A (zh) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100802879B1 (ko) | 디스플레이 장치 | |
CN101253447B (zh) | 薄膜晶体管基板及显示器件 | |
KR101124831B1 (ko) | 표시 장치, 그 제조 방법 및 스퍼터링 타깃 | |
US7683370B2 (en) | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices | |
KR101085271B1 (ko) | 표시 디바이스용 Al 합금막, 표시 디바이스 및 스퍼터링 타깃 | |
US7154180B2 (en) | Electronic device, method of manufacture of the same, and sputtering target | |
CN102741449B (zh) | 显示装置用Al合金膜 | |
US20110147753A1 (en) | Display device, copper alloy film for use therein, and copper alloy sputtering target | |
US20110198602A1 (en) | Aluminum alloy film for display device, display device, and sputtering target | |
CN100334239C (zh) | 平板显示器用Ag基合金配线电极膜、Ag基合金溅射靶 | |
WO2008069214A1 (ja) | Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット | |
US20070228575A1 (en) | Wiring material and wiring board using the same | |
JPWO2008018490A1 (ja) | 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
EP1458030A2 (en) | Novel and conductive elements for thin film transistors used in a flat panel display | |
JP2007081385A (ja) | ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス | |
US20190148412A1 (en) | Multilayer wiring film and thin film transistor element | |
CN100412661C (zh) | 显示装置 | |
CN103782374A (zh) | 显示装置用配线结构 | |
JP2008211230A (ja) | 銀合金材料、回路基板、電子装置、液晶表示装置及び表示装置 | |
KR20100060003A (ko) | 표시 장치 및 이것에 사용하는 Cu 합금막 | |
JP4421394B2 (ja) | 銀合金材料、回路基板、電子装置、及び回路基板の製造方法 | |
JP4264397B2 (ja) | フラットパネルディスプレイ用Ag基合金配線電極膜およびAg基合金スパッタリングターゲット、並びにフラットパネルディスプレイ | |
JP5368717B2 (ja) | 表示装置およびこれに用いるCu合金膜 | |
JP4394466B2 (ja) | 銅拡散を防止可能なアレイ基板の製造方法 | |
KR100799824B1 (ko) | 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080820 Termination date: 20210607 |