CN100412506C - 差分信号线偏移量检查***及方法 - Google Patents

差分信号线偏移量检查***及方法 Download PDF

Info

Publication number
CN100412506C
CN100412506C CNB2005101207081A CN200510120708A CN100412506C CN 100412506 C CN100412506 C CN 100412506C CN B2005101207081 A CNB2005101207081 A CN B2005101207081A CN 200510120708 A CN200510120708 A CN 200510120708A CN 100412506 C CN100412506 C CN 100412506C
Authority
CN
China
Prior art keywords
differential signal
signal line
section
pcb
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101207081A
Other languages
English (en)
Other versions
CN1982843A (zh
Inventor
许寿国
李政宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2005101207081A priority Critical patent/CN100412506C/zh
Priority to US11/552,975 priority patent/US7581200B2/en
Publication of CN1982843A publication Critical patent/CN1982843A/zh
Application granted granted Critical
Publication of CN100412506C publication Critical patent/CN100412506C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Treatment Of Fiber Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种差分信号线偏移量检查***，该***包括：一输入/输出模块，用于导入印刷电路板差分信号线的布线文档；一划分模块，用于将印刷电路板差分信号线布线文档中的差分信号线划分为许多区段；一检查模块，用于针对该划分模块划分的差分信号线的每一区段进行偏移量的检查。本发明亦提供一种差分信号线偏移量检查方法。利用本发明差分信号线偏移量检查***及方法，避免了整体比较差分信号线的偏移量带来的误差。

Description

差分信号线偏移量检查***及方法
【技术领域】
本发明涉及一种信号线检查***及方法，特别是涉及一种差分信号线偏移量检查***及方法。
【背景技术】
随着PCB(Printed Circuit Board，印刷电路板)信号线的各种布线技术的成熟和发展，人们为了改进PCB信号线的工作性能，对PCB信号线的排布通常采用的是差分信号线排布形式。而差分信号线传输的差分信号也因为其精确的时序控制及更高的工作速度为人们所熟知。
众所周知，差分信号线的排布形式采取的是成对的信号线并行布线形式，而差分信号线的理想排布形式是差分信号线的两条成对的信号线完全一致，且尽可能的靠近。这样，差分信号线上所传输的差分信号就能够最大程度的进行耦合，且能完全的将出现的杂乱信号消除掉。实际上，人们不可能实现差分信号线的理想排布形式，差分信号线的两条成对的信号线必定有一个偏移量，这就意味着人们必须审慎地设计差分信号线的走势，以尽可能的将出现的偏移量控制在一个合理的范围。
目前，人们对排布的差分信号线的偏移量的检查方式是直接比较差分信号线的两条成对的信号线的总长度。然而，差分信号线会经过被动元件、过孔等可能造成阻抗不连续的部分，如果单比较总长度，则误差比实际要大的多。
避免不能分段比较差分信号线的偏移量，有助于避免整体比较差分信号线的偏移量带来的误差。
【发明内容】
鉴于以上内容，有必要提供一种差分信号线偏移量检查***以分段比较差分信号线的偏移量，避免整体比较差分信号线的偏移量带来的误差。
此外，还有必要提供一种差分信号线偏移量检查方法以分段比较差分信号线的偏移量，避免整体比较差分信号线的偏移量带来的误差。
一种差分信号线偏移量检查***，运行于一计算机中。该***包括：一输入/输出模块，用于导入印刷电路板差分信号线的布线文档；一划分模块，用于根据印刷电路板差分信号线布线过程中出现的阻抗不连续部分，将印刷电路板差分信号线布线文档中的差分信号线划分为许多区段；一检查模块，用于针对该划分模块划分的差分信号线的每一区段进行偏移量的合理上限值的设定并计算出各区段的实际偏移量，及逐一将各区段偏移量的合理上限值与实际偏移量进行比对并给出比对结果。
进一步地，该***还包括：一选择模块，用于选择该检查模块检查完成的差分信号线区段。
进一步地，所述的输入/输出模块还用于在该印刷电路板差分信号线的布线文档中定位并用颜色标示选择的差分信号线区段，及将选择的差分信号线区段检查信息以报表的方式导出来。
进一步地，选择的差分信号线区段检查信息包括选择的区段数、选择的各区段的实际偏移量、选择的各区段偏移量的合理上限值及选择的各区段的实际偏移量与偏移量的合理上限值的比对结果。
一种利用计算机检查差分信号线偏移量的方法，包括如下步骤：(a)导入印刷电路板差分信号线的布线文档；(b)根据印刷电路板差分信号线布线过程中出现的阻抗不连续部分，将印刷电路板差分信号线布线文档中的差分信号线划分为许多区段；(c1)针对划分的差分信号线的每一区段进行偏移量的合理上限值的设定，并计算出各区段的实际偏移量；(c2)逐一将各区段偏移量的合理上限值与实际偏移量进行比对，并给出比对结果。
进一步地，该方法还包括步骤：(d)选择该检查模块检查完成的差分信号线区段；(e)在该印刷电路板差分信号线的布线文档中定位并用颜色标示选择的差分信号线区段；(f)将选择的差分信号线区段检查信息以报表的方式导出来。
相较现有技术，所述的差分信号线偏移量检查***及方法，充分考量了差分信号线经过被动元件、过孔等造成的阻抗的不连续性，避免了整体比较差分信号线的偏移量带来的误差。
【附图说明】
图1是差分信号线传输的差分信号的示意图。
图2是本发明差分信号线偏移量检查***较佳实施方式的功能模块图。
图3是本发明差分信号线偏移量检查方法较佳实施方式的具体实施流程图。
图4是本发明针对划分的每一区段的差分信号线进行偏移量检查的流程图。
图5是本发明差分信号线偏移量检查***较佳实施方式的操作界面图。
【具体实施方式】
如图1所示，是差分信号线传输的差分信号的示意图。分别于成对且等长的信号线上传输的该正源差分信号A和负源差分信号B相位差180度且强度值相同，而该正源差分信号A和负源差分信号B中的杂乱信号等大且同向。由于差分信号线的工作取决于成对的两条信号线上传输的信号之间的强度差值，故该正源差分信号A和负源差分信号B相减后，得到该平稳信号C的强度值是该正源差分信号A或负源差分信号B的强度值的两倍。由于该正源差分信号A和负源差分信号B相位差180度而相互成反向，故该正源差分信号A和负源差分信号B的相减过程其实是一个信号强度累加的过程，其原理好比是“1-(-1)＝2”；而由于该正源差分信号A和负源差分信号B中的杂乱信号等大且同向，故杂乱信号被抵消掉。
如图2所示，是本发明差分信号线偏移量检查***较佳实施方式的功能模块图。该差分信号线偏移量检查***10运行于一计算机(未示出)中，提供一操作界面，其包括一输入/输出模块100、一划分模块102、一检查模块104及一选择模块106。
该输入/输出模块100，用于导入PCB(Printed Circuit Board，印刷电路板)差分信号线的布线文档，在该PCB差分信号线的布线文档中定位并用颜色标示选择的差分信号线区段，及将选择的差分信号线区段检查信息以报表的方式导出来。选择的差分信号线区段检查信息包括：选择的区段数、选择的各区段的实际偏移量、选择的各区段偏移量的合理上限值及选择的各区段的实际偏移量与偏移量的合理上限值的比对结果。
该划分模块102，用于将排布的差分信号线划分为许多区段。由于排布的PCB差分信号线会经过被动元件、过孔等可能造成阻抗不连续的部分，因而排布的PCB差分信号线不是一个连续的整体，会有许多不连续的区段，因而该划分模块102根据PCB差分信号线布线过程中出现的阻抗不连续部分进行差分信号线的划分。
该检查模块104，用于针对该划分模块102划分的差分信号线的每一区段进行偏移量的检查。具体而言，该检查模块104用于对该划分模块102划分的每一区段进行偏移量的合理上限值的设定，根据各区段的两条成对的信号线的长度计算出各区段的实际偏移量，及逐一将各区段偏移量的合理上限值与实际偏移量进行比对并给出比对结果。对该划分模块102划分的差分信号线的各区段设定的偏移量的合理上限值并不是统一的值，不同的区段根据其实际需要设定的偏移量的合理上限值是不同的，例如：周边元件扩展接口(PCIE)总线段通常偏移量的合理上限值设定为5mil，而串行接口(SATA)总线段通常偏移量的合理上限值设定为20mil。
该选择模块106，用于选择该检查模块104检查完成的差分信号线区段。可以选择所有的差分信号线区段，亦可以选择部分差分信号线区段。对于资深PCB差分信号线布线人员来说，其可以根据自己的经验来通过该选择模块106选择要重点查验的区段的检查结果。
对运用该差分信号线偏移量检查***10以实现对差分信号线快速及准确的检查的步骤，进行如下阐述。
首先，令输入/输出模块100导入PCB差分信号线的布线文档，划分模块102将排布的差分信号线划分为许多区段。
接着，令检查模块104对该划分模块102划分的差分信号线的每一区段进行偏移量的检查。
之后，令选择模块106选择该检查模块104检查完成的差分信号线区段，输入/输出模块100将选择的差分信号线区段检查信息以报表的方式导出来。
如图3所示，是本发明差分信号线偏移量检查方法较佳实施方式的具体实施流程图。首先，输入/输出模块100导入PCB差分信号线的布线文档，划分模块102根据PCB差分信号线布线过程中出现的阻抗是否连续进行差分信号线的划分(步骤S20)。然后，检查模块104对该划分模块102划分的差分信号线的每一区段进行偏移量的检查(步骤S22)。之后，选择模块106选择该检查模块104检查完成的差分信号线区段(步骤S24)。输入/输出模块100在该PCB差分信号线的布线文档中定位并用颜色标示选择的差分信号线区段，即在排布的PCB差分信号线中找出选择模块106选择的差分信号线区段所处的位置，将画面切换至该区段所处的位置，并以颜色加以标示以示区分(步骤S26)。输入/输出模块100将选择的差分信号线区段检查信息以报表的方式导出来，选择的差分信号线区段检查信息包括：选择的区段数、选择的各区段的实际偏移量、选择的各区段偏移量的合理上限值及选择的各区段的实际偏移量与偏移量的合理上限值的比对结果(步骤S28)。
如图4所示，是本发明针对划分的每一区段的差分信号线进行偏移量检查的流程图。首先，检查模块104对划分模块102划分的每一区段进行偏移量的合理上限值的设定，并根据各区段的两条成对的信号线的长度计算出各区段的实际偏移量(步骤S220)。之后，检查模块104逐一将各区段偏移量的合理上限值与实际偏移量进行比对并给出比对结果。(步骤S222)。
如图5所示，是本发明差分信号线偏移量检查***较佳实施方式的操作界面图。输入/输出模块100导入PCB差分信号线的布线文档后，产生一差分信号线选择区，如标示2所示；划分模块102根据PCB差分信号线布线过程中出现的阻抗是否连续进行差分信号线的划分后，产生一差分信号线区段选择区，如标示3所示；检查模块104产生一偏移量的合理上限值设定区，如标示4所示，以对划分模块102划分的每一区段进行偏移量的合理上限值的设定；输入/输出模块100产生一产分信号线区段定址及标示钮，如标示5所示，以在该PCB差分信号线的布线文档中定位并用颜色标示选择的差分信号线区段；输入/输出模块100定位并用颜色标示选择的差分信号线区段后，将画面切换至该区段所处的位置，并以颜色加以标示以示区分，如标示6所示；检查模块104对选择的差分信号线的各区段进行偏移量的检查后，产生一检查完成的差分信号显示区，如标示7所示；检查模块104对该划分模块102划分的差分信号线的每一区段进行偏移量的检查后，输入/输出模块100产生一报表产生按钮，如标示8所示，以根据实际需要导出选择的差分信号线区段检查信息或差分信号线各区段的检查信息。

Claims (6)

1. 一种差分信号线偏移量检查***，运行于一计算机中，其特征在于，该***包括：
一输入/输出模块，用于导入印刷电路板差分信号线的布线文档；
一划分模块，用于根据印刷电路板差分信号线布线过程中出现的阻抗不连续部分，将印刷电路板差分信号线布线文档中的差分信号线划分为许多区段；
一检查模块，用于针对该划分模块划分的差分信号线的每一区段进行偏移量的合理上限值的设定并计算出各区段的实际偏移量，及逐一将各区段偏移量的合理上限值与实际偏移量进行比对并给出比对结果。
2. 如权利要求1所述的差分信号线偏移量检查***，其特征在于，该***还包括：
一选择模块，用于选择该检查模块检查完成的差分信号线区段。
3. 如权利要求2所述的差分信号线偏移量检查***，其特征在于，所述的输入/输出模块还用于在该印刷电路板差分信号线的布线文档中定位并用颜色标示选择的差分信号线区段，及将选择的差分信号线区段检查信息以报表的方式导出来。
4. 如权利要求3所述的差分信号线偏移量检查***，其特征在于，选择的差分信号线区段检查信息包括选择的区段数、选择的各区段的实际偏移量、选择的各区段偏移量的合理上限值及选择的各区段的实际偏移量与偏移量的合理上限值的比对结果。
5. 一种利用计算机检查差分信号线偏移量的方法，其特征在于，该方法包括如下步骤：
导入印刷电路板差分信号线的布线文档；
根据印刷电路板差分信号线布线过程中出现的阻抗不连续部分，将印刷电路板差分信号线布线文档中的差分信号线划分为许多区段；
针对划分的差分信号线的每一区段进行偏移量的合理上限值的设定，并计算出各区段的实际偏移量；及
逐一将各区段偏移量的合理上限值与实际偏移量进行比对，并给出比对结果。
6. 如权利要求5所述的差分信号线偏移量检查方法，其特征在于，该方法还包括步骤：
选择该检查模块检查完成的差分信号线区段；
在该印刷电路板差分信号线的布线文档中定位并用颜色标示选择的差分信号线区段；
将选择的差分信号线区段检查信息以报表的方式导出来。
CNB2005101207081A 2005-12-15 2005-12-15 差分信号线偏移量检查***及方法 Expired - Fee Related CN100412506C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005101207081A CN100412506C (zh) 2005-12-15 2005-12-15 差分信号线偏移量检查***及方法
US11/552,975 US7581200B2 (en) 2005-12-15 2006-10-26 System and method for analyzing length differences in differential signal paths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101207081A CN100412506C (zh) 2005-12-15 2005-12-15 差分信号线偏移量检查***及方法

Publications (2)

Publication Number Publication Date
CN1982843A CN1982843A (zh) 2007-06-20
CN100412506C true CN100412506C (zh) 2008-08-20

Family

ID=38165532

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101207081A Expired - Fee Related CN100412506C (zh) 2005-12-15 2005-12-15 差分信号线偏移量检查***及方法

Country Status (2)

Country Link
US (1) US7581200B2 (zh)
CN (1) CN100412506C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102788922A (zh) * 2011-05-18 2012-11-21 鸿富锦精密工业（深圳）有限公司 印刷电路板电源布线的安全检查***及方法
CN107145674A (zh) * 2017-05-12 2017-09-08 郑州云海信息技术有限公司 一种用于调整高速线分段等长的方法、实现方法及***
CN107194058A (zh) * 2017-05-19 2017-09-22 郑州云海信息技术有限公司 一种基于pcb上差分对分段等长自动化检查方法及***
CN107220424A (zh) * 2017-05-22 2017-09-29 郑州云海信息技术有限公司 一种基于Cadence skill的自动调整高速线束等长的***及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206171A (ja) * 1999-01-18 2000-07-28 Hitachi Ltd プリント基板の配線検査方法、検査装置、及び配線パタ―ン生成装置
JP2002022807A (ja) * 2000-07-11 2002-01-23 Ricoh Co Ltd 回路基板検査装置
JP2004037219A (ja) * 2002-07-03 2004-02-05 Toshiba Corp インピーダンス測定方法及び配線板
US20040088631A1 (en) * 2002-08-15 2004-05-06 Jurgen Blank Method and device for signaling a transmission fault on a data line
US20050047499A1 (en) * 2003-08-29 2005-03-03 Glenn Wood System and method for measuring the response time of a differential signal pair squelch detection circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417808B2 (ja) * 1997-08-25 2003-06-16 富士通株式会社 Ｌｓｉパッケージの配線構造
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
US6381730B1 (en) * 1999-07-09 2002-04-30 Sequence Design, Inc. Method and system for extraction of parasitic interconnect impedance including inductance
US6442069B1 (en) * 2000-12-29 2002-08-27 Intel Corporation Differential signal path for high speed data transmission in flash memory
JP2002373039A (ja) * 2001-06-18 2002-12-26 Mitsubishi Electric Corp バス回路、およびバス回路設計方法
US7307492B2 (en) * 2002-11-27 2007-12-11 Intel Corporation Design, layout and method of manufacture for a circuit that taps a differential signal
US6781465B1 (en) 2002-12-13 2004-08-24 Cypress Semiconductor Corp. Method and apparatus for differential signal detection
US7100135B2 (en) * 2004-06-18 2006-08-29 Intel Corporation Method and system to evaluate signal line spacing
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
US7346880B2 (en) * 2005-06-30 2008-03-18 Intel Corporation Differential clock ganging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206171A (ja) * 1999-01-18 2000-07-28 Hitachi Ltd プリント基板の配線検査方法、検査装置、及び配線パタ―ン生成装置
JP2002022807A (ja) * 2000-07-11 2002-01-23 Ricoh Co Ltd 回路基板検査装置
JP2004037219A (ja) * 2002-07-03 2004-02-05 Toshiba Corp インピーダンス測定方法及び配線板
US20040088631A1 (en) * 2002-08-15 2004-05-06 Jurgen Blank Method and device for signaling a transmission fault on a data line
US20050047499A1 (en) * 2003-08-29 2005-03-03 Glenn Wood System and method for measuring the response time of a differential signal pair squelch detection circuit

Also Published As

Publication number Publication date
CN1982843A (zh) 2007-06-20
US7581200B2 (en) 2009-08-25
US20070139058A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US20160209207A1 (en) Board inspection method and board inspection system using the same
CN100412506C (zh) 差分信号线偏移量检查***及方法
MX2012009236A (es) Nodo de detectores para vehiculo.
CN105783794B (zh) 一种平面检测方法及设备
CN104730078A (zh) 一种基于红外热像仪aoi的电路板检测方法
CN108427093A (zh) 一种用于电能表自动化检定装置的校准检定***及方法
US20070118823A1 (en) Method and system for automatically checking traces in segments
CN106872790B (zh) 一种检测过孔损耗的方法及***
CN1356528A (zh) 利用计算机视觉技术的在线实时准直测量装置及校准方法
CN105278441A (zh) 数据交互***
CN107908873B (zh) 一种高速线跨参考平面的检查方法及装置
JP4574488B2 (ja) プリント基板の基準抵抗値の算出方法、プリント基板の品質検査方法、プリント基板検査用マスタ基板の選定方法、及びそれらのいずれかを用いたプリント基板の製造方法、並びに、プリント基板の基準抵抗値の算出システム、プリント基板の品質検査システム、プリント基板検査用マスタ基板の選定システム、及びそれらのいずれかを備えたプリント基板の製造システム。
CN105334706A (zh) 一种基于样板治具薄膜对曝光治具薄膜的检测方法
CN105403847A (zh) 一种基于fpga技术的电压监控***及校验方法
US8049524B2 (en) Method for detecting component defects of an analog signal processing circuit, especially for a measurement transmitter
CN102589659B (zh) 一种科里奥利质量流量计现场测量***及其检测方法
CN108303640B (zh) 一种线路检测的方法和装置
US7444255B2 (en) System and method for analyzing lengths of branches of signal paths
JPH09245076A (ja) 配線板設計装置
CN114137388A (zh) 线路板信号寻迹检测***
CN107657123B (zh) 一种返回路径过孔检视方法及***
JP2022147313A (ja) 外観検査用画像学習装置及び外観検査装置
CN203773288U (zh) 一种具有ccd补正功能的pcb测试及控制***
CN114441943B (zh) 应变检测方法、装置、计算机设备及存储介质
TWI281133B (en) System and method for checking offsets of a differential-mode signal line

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20141215

EXPY Termination of patent right or utility model