CN100409137C

CN100409137C - 低压降稳压器

Info

Publication number: CN100409137C
Application number: CNB2005100089406A
Authority: CN
Inventors: 陈继伟; 栗国星
Original assignee: O2Micro Inc
Current assignee: O2 Tech. International Ltd.
Priority date: 2004-02-25
Filing date: 2005-02-25
Publication date: 2008-08-06
Anticipated expiration: 2025-02-25
Also published as: TWI257036B; JP2005276190A; US20050184711A1; CN2793792Y; TW200534070A; KR20060043203A; CN1677299A; US7173402B2

Abstract

本发明提供了一个包括一个调节电路、一个放大器、和一个第一补偿路径的低压降稳压器。该调节电路在其输入端接收一个输入信号，并响应其控制端接收到的控制信号在一个输出端输出一个输出信号。该放大器拥有一个连接至第一输入路径的第一输入端，一个输出端，该输出端通过一个路径连接至该调节电路的控制端用来提供该控制信号。该第一补偿路径连接在第一输入路径的第一节点和路径的第一节点之间，该路径将放大器的输出端连接至该调节电路的控制端，该第一补偿路径包括一个第一补偿电容。

Description

低压降稳压器

背景技术

低压降稳压器(LDOs)可用于多种电子设备中，例如笔记本电脑，手机、个人数字助理等，但并不限于这些设备，来为这些设备提供一个稳定的输出电压至一个负载。低压降稳压器可以应用于下述情况：电源不能为电子设备的特定负载提供稳定的电压值时，和/或对于该特定负载来说该电源的精度不够高时。通常低压降稳压器可以提供此类稳定的输出电压，此时该低压降稳压器上只有较小的压降。

作为一个负反馈***，低压降稳压器通常需要频率补偿来保证稳定性。然而，许多现有技术实施例经常采用外接元件，例如一个电容外接于低压降稳压器实现频率补偿。采用此类外接元件至少需要一个焊盘、一根导线和一个管脚，从而造成整体成本增加。另外，外接元件也占用一定的体积，所以需要额外的费用。在低压降稳压器要求的很宽的输出电流范围内，一些现有的补偿技术很难确保其稳定性。

发明内容

本发明提供一个包括调节电路的低压降稳压器，该调节电路有一个输入端、一个输出端和一个控制端。该调节电路接收其输入端的输入信号，并响应其控制端接收到的控制信号从而在输出端输出一个输出信号。低压降稳压器也包括一个放大器，该放大器拥有一个第一和第二输入端和一个输出端。放大器的第一输入端可连接至一个第一输入路径，放大器的输出端通过一个路径连接至调节电路的控制端，以提供该控制信号。低压降稳压器还包括一个第一补偿路径，该第一补偿路径连接在第一输入端节点与输出节点之间，该路径将放大器输出端连接至调节电路的控制端，该第一补偿路径包括一个第一补偿电容。

本发明还提供一个包括此类低压降稳压器的集成电路和一个包括该集成电路的电子设备。本发明也提供了相关的方法。更有利地是，低压降稳压器在一个较大的有效负载电流范围内提供了一个稳定的输出电压。另外，低压降稳压器不需要任何外接补偿元件。此外，低压降稳压器可与一个相关负载集成在一个集成电路上。低压降稳压器也可通过任何类型的工艺加工而成，例如互补金属氧化半导体(CMOS)工艺，双极互补金属氧化半导体工艺(biCMOS)，和其他工艺。

附图说明

图1为一个拥有低压降稳压器的电子设备的方框图；

图2为图1中低压降稳压器的电路图；

图3为相同频率范围内的典型增益曲线图和相关相移图，该图示出了图2中低压降稳压器的一个实施例的典型极点和零点位置；

图4为当低压降稳压器提供的有效负载电流在最小值和最大值之间变化时，表示图2中低压降稳压器的稳定特性的各种曲线图；和

图5为当低压降稳压器提供的有效负载电流在最小值与最大值之间变化时，表示图2中低压降稳压器的输出电压瞬态响应的图。

具体实施方式

图1所示为电子设备100的简化方框图，该设备有一个电源102、一个低压降稳压器LDO 106和一个负载108。电子设备100可为多种设备，例如笔记本电脑，手机、个人数字助理等等。电源102可为一个电池，例如锂电池，用来提供不稳定的直流电压至低压降稳压器LDO 106。多种其他元件，例如一个直流/直流转换器，可接在电源102和低压降稳压器LDO 106之间。为了清楚起见图1中只示出一个低压降稳压器LDO 106和其相关负载108，但是电子设备100可有多个低压降稳压器来驱动任意数目的负载。低压降稳压器LDO 106也可与负载108集成在一个集成电路(IC)上。在此所用的“集成电路”是指一个半导体设备和/或微电子设备，例如一个半导体集成电路芯片。

图2所示为图1中低压降稳压器LDO 106的电路图。低压降稳压器LDO 106在端口201接收一个输入电压，并在端口209提供一个稳定的输出电压。低压降稳压器LDO 106包括一个调节电路208和一个放大器212。调节电路208拥有一个输入端，该输入端接收一个来自端口201的输入电压信号，一个输出端，该输出端在端口209提供一个稳定的输出电压值，和一个控制端，该控制端接收放大器212输出的一个控制信号。调节电路208包括一个传输元件，例如图2所示的P型金属氧化半导体场效应管(MOSFET)MP1。晶体管MP1的源极与输入端201相连，其漏极与输出端209相连。晶体管MP1的栅极通过路径218与放大器212的输出相连。

放大器212可为一个运算跨导放大器(OTA)。放大器212的反相输入端与输入路径203相连，用来接收一个基准电压信号。该基准电压信号由基准电压源202提供。电阻Rs也连接至基准电压源202和放大器212反相输入端之间的路径203上。放大器212的同相输入端通过路径291连接至节点215。

反馈网络242连接在晶体管MP1的漏极和放大器212的同相输入端之间。该反馈网络242包括电阻R1和R2，这两个电阻构成了一个分压器，用来按比例缩小低压降稳压器LDO 106的输出电压Vout至一个更低的电压值Vp，它可用来表示输出电压。电阻R1连接在节点287和节点215之间，同时电阻R2连接在节点215和地之间，这样Vp＝Vout(R2/R1+R2)。

本发明的优点是，第一补偿路径280连接在节点283和211之间。节点283为第一补偿路径280连接至输入路径203的接点，节点211为第一补偿路径280连接至路径218的接点。路径218将放大器212的输出连接至晶体管MP1的控制端。第一补偿路径280包括一个电容C1。第二补偿路径282连接在节点287和207之间。节点287为第二补偿路径282连接至路径290的接点。路径290与晶体管MP1的漏极相连。节点207为第二补偿路径282连接至路径218的接点。第二补偿路径282包括一个补偿电容C2。第一补偿电容C1和第二补偿电容C2可为任意类型的电容，例如金属-绝缘体-金属(MIM)、多晶硅-绝缘体-多晶硅(PIP)、等效MOS电容等等。

在直流条件下，低压降稳压器LDO 106在端口209提供一个稳定的输出直流电压。反馈网络242提供一个电压值Vp至放大器212的同相输入端，用来代表端口209的输出电压值。放大器212也通过输入路径203在其反相输入端接收一个基准电压信号。该基准电压信号可由包括基准电压源202在内的任意类型的电源提供。在一个实施例中，基准电压源202可为一个能隙基准源电路。

放大器212可作为一个误差放大器工作，用来比较该基准电压信号和电压值Vp，然后根据这些信号之间的差值即电压误差信号Verr，通过路径218提供一个合适的输出控制信号至调节电路212。调节电路208根据该控制信号作出任何必要的调节，通过调整输出电压值Vout使该电压误差信号Verr近可能地接近零。

例如，如果端口209的输出电压Vout增加至一个超过预期值的稳定电压值，电压值Vp也增加。这样放大器212输入端之间的误差电压Verr将引起放大器212的输出电压增加。结果，晶体管MP1将传输更少的电流，这将减少输出电压从而保持输出电压的稳定。相反，如果端口209的输出电压Vout减少至一个低于预期值的稳定电压值，电压值Vp也将相应减少。这样放大器212输入端之间的误差电压Verr将导致放大器212的输出电压减少。结果，晶体管MP1将传输更大的电流，这将增加输出电压从而保持输出电压的稳定。

通过路径291提供至放大器212的同相输入端的反馈信号为一个负反馈信号，也就是说该负反馈信号与在反相输入端接收到的源信号在极性上相反。然而，反馈信号通过路径290、291在反馈回路中传输时会发生相移。相移可被定义为当该反馈信号在反馈回路中传输时所导致的相位变化总量。理想负反馈与源信号的相位差是180度。因此，实际的相位差与该理想相位差之间的差异大小将影响低压降稳压器的稳定性。如果该实际相位差与该理想相位差之间的差异达到了180度(正或负)，那么该反馈信号将与源信号同相，从而导致低压降稳压器不稳定。为了确保低压降稳压器的稳定性，相位裕度应高于一个最小值，相位裕度定义为在同一个增益频率下反馈信号的总相移和理想相位差(180度)之间的度数差。

低压降稳压器LDO 106的稳定性受频率补偿的影响。低压降稳压器LDO 106传输函数在复频域中的极点和零点表示其频率响应。回路增益(dB)-频率(Hertz)的频率响应图可用于分析极点和零点的影响。极点将增益曲线的斜率改变了-20dB/dec，而零点将增益曲线的斜率改变了+20dB/dec。由极点或零点引起的相移是与频率相关的，但所有由极点或零点增加的相移发生在高于该极点或零点频率十倍频或低于该极点或零点频率十分之一倍频的频率范围内。

对于低压降稳压器LDO 106，一个第一主极点发生频率值f_p1处，f_p1由式(1)给出。

(1), f_{p 1} = \frac{1}{2 π [R_{S} (1 + A) C_{1} + r_{01} (1 + B) C_{2}]}

在式(1)中，f_p1为第一主极点的频率值，单位赫兹。f_p1极点之所以被称为“主”极点是因为它比其他极点和零点对低压降稳压器性能有更大的影响。变量Rs为连接至输入路径203的电阻Rs的值。变量A为放大器212的电压增益。在一个实施例中，放大器212为一个高增益放大器。变量r₀₁为放大器212的输出阻抗。晶体管MP1和包括由R1和R2构成的分压器的反馈网络242构成一个第二级电路，该电路的电压增益为-B。变量C₁为第一补偿路径280的第一补偿电容C1的值，变量C₂为第二补偿路径282的第二补偿电容C2的值。

电阻Rs和电容C1在式(2)所表示的频率值处引入了一个零点，其中变量Rs和C₁与式(1)中的变量相似。

(2), f_{z 1} = \frac{1}{2 π R_{S} C_{1}}

一个第二寄生极点在式(3)所表示的频率值处，其中所有的变量与先前式(1)中定义的变量相似。

(3), f_{p 2} \approx \frac{1}{2 π} [\frac{1}{R_{S} C_{1}} + \frac{(1 + A)}{(1 + B)} \cdot \frac{1}{r_{01} C_{2}}] = f_{z 1} + \frac{1}{2 π} \frac{(1 + A)}{(1 + B)} \cdot \frac{1}{r_{01} C_{2}}

如式(1)至式(3)所详述的，低压降稳压器LDO 106在一个略小于第二寄生极点f_p1的频率值处引入零点f_z1，从而部分消除第二寄生极点的影响并增加相位裕量。

图3所示为图2中低压降稳压器的一个实施例的频率响应，其中Rs＝100千欧姆(kΩ)，R1＝1千欧姆，R2＝33千欧姆，C1＝C2＝0.9皮法(pF)，A＝115，B＝14，r01＝500千欧姆，Vin＝5伏(V)，Vout＝3.3伏。给出这些特定的变量值，第一主极点f_p1发生在7.9千赫兹(kHz)处，零点f_z1发生在1.57兆赫兹处，第二寄生极点f_p2发生在2.83兆赫兹处。

增益曲线图302的斜率在7.9千赫兹的第一主极点f_p1处减小了20dB/dec。更有利的是，1.57兆赫兹处的零点f_z1与2.83兆赫兹处的寄生极点f_p2十分接近，这样零点引入的+20dB/dec的斜率被寄生极点引入的-20dB/dec的斜率所补偿，从而两者有效地抵消了。因此，在此实施例中，增益曲线图302从约7.9千赫兹到约21兆赫兹的单位环路增益频率(ULGF)的范围内的斜率为-20dB/dec。该ULGF是当环路增益等于0dB时的频率值。换句话说，增益曲线图302可被视为一个单极点***。

相移图304受第一主极点f_p1的位置的影响，在低于第一主极点(f_p1/10)大约十倍频到高于主极点(10f_p1)大约十倍频的频率范围内以45度/dec减少相移。另外，1.57兆赫兹的零点f_z1引入的相移在约f_z1/10到约10f_z1的频率范围内以45度/dec增加该相移，同时2.83兆赫兹的寄生极点引入的相移在约f_p2/10到约10f_p2的频率范围内以45度/dec减少该相移。由于零点f_z1的位置和寄生极点f_p2的位置很接近，所以零点f_z1引入的相移和寄生极点f_p2引入的相移至少部分地互相抵消。结果，相移图304在约f_z1/10到约10f_p2的频率范围内相对稳定。在此实施例中，相移从约5兆赫兹到约21兆赫兹的ULGF只是略微地减少，这样相移能足够高，并在该ULGF处提供一个额外的相位裕度。

更有利地，低压降稳压器LDO 106不会为了保证稳定性而需要任何外接元件，例如，电容等。如果低压降稳压器LDO 106与相关负载108集成在同一集成电路110上，低压降稳压器LDO 106不需要驱动一个非常大的容性负载。另外，更有利地是低压降稳压器LDO 106在其自身能提供的一个广泛的电流值范围内保持稳定。例如，在一个实施例中，小负载条件下的最小电流值为40纳安(nA)，大负载条件下的最大电流值为40毫安(mA)。

图4所示为当低压降稳压器LDO 106提供的有效负载电流从最小值40nA变化到最大值40mA时的图2中低压降稳压器LDO 106的仿真特性的曲线图。曲线图402表示在该这么宽电流范围内的仿真相位裕度。如曲线图402所示，该相位裕度在该电流范围内保持在64度以上。另外，在整个电流范围内相位裕度的变化只有大约5度，从约69度的最大相位裕量到约64度的最小相位裕量。曲线图404表示在同样的电流范围内的仿真环路增益，该增益在整个范围内保持在61dB以上。另外，在同样的电流范围内该环路增益变化从最大环路增益值到最小环路增益的差值只有约8.4dB。曲线图406表示在同样的电流范围内的ULGF，单位为兆赫兹。ULGF在整个电流范围内保持在2.2兆赫兹以上，在约40mA时其最大值约为21兆赫兹。

图5所示为当曲线图504的负载电流在最小值(40nA)与最大值(40mA)之间变化时由低压降稳压器LDO 106提供的稳定输出电压的输出曲线图502，该图表示低压降稳压器LDO 106的瞬态响应。该仿真输出电压被设计为3.3伏。跳变时间约为1微秒(us)。当负载电流从在10us处的约40mA的最大值减小至在11us时的约40nA，输出电压的过冲只有大约0.3伏，致使输出电压的峰值不会大于3.6伏。当输出电流在30us开始增大时，相应地，输出电压的下冲也只有约0.3伏，致使输出电压的最低值不小于3.0伏。另外，可以看出负载电流的变化只产生约5mV的直流输出电压变化。

本发明提供一个包括一个调节电路的低压降稳压器，该调节电路拥有一个输入端、一个输出端和一个控制端。该调节电路接收其输入端的输入信号，并响应其控制端接收到的控制信号在输出端输出一个输出信号。低压降稳压器也包括一个放大器，该放大器拥有一个第一和第二输入端和一个输出端。放大器的第一输入端可连接至一个第一输入路径，放大器的输出端通过一个路径连接至调节电路的控制端，以提供该控制信号。低压降稳压器还包括一个第一补偿路径，该第一补偿路径连接在第一输入路径的第一节点与放大器输出路径的第一节点之间，该路径将放大器输出端连接至调节电路的控制端，该第一补偿路径包括一个第一补偿电容。

本发明还提供一个包括此类低压降稳压器的集成电路和一个包括该集成电路的电子设备。本发明也提供了相关的实现方法。更为优越的是，该低压降稳压器在一个较宽的有效负载电流范围内提供了一个稳定的输出电压。另外，该低压降稳压器不需要任何外接补偿元件。此外，该低压降稳压器可与一个相关负载集成在一个集成电路上。低压降稳压器可通过任何类型的工艺加工而成，例如互补金属氧化半导体(CMOS)工艺，双极互补金属氧化半导体工艺(biCMOS)，和其他工艺。

本文所用的术语和词组只用于解释具体实施方式，但并不限于此。这些术语和词组并不排斥在此所描述的特征的等同物。应该明白的是各种修改仍在权利要求的范围内。本文可做许多的改进、变动和修改。所以，权利要求旨在涵盖所有这些等同物。

Claims

1. 一种低压降稳压器，包括：

一个拥有一个输入端、一个输出端、和一个控制端的调节电路，所述调节电路在其输入端接收一个输入信号，并响应其控制端接收到的一个控制信号在其输出端输出一个输出信号；

一个拥有一个第一和第二输入端和一个输出端的放大器，所述第一输入端连接至一个第一输入路径，所述放大器的输出端通过一个连接路径连接至所述调节电路的控制端，以提供所述控制信号；

一个第一补偿路径，所述第一补偿路径连接在所述第一输入路径的第一节点和所述连接路径的第一节点之间，所述连接路径将所述放大器的输出端连接至所述调节电路的控制端，所述第一补偿路径包括一个第一补偿电容；和

一个第二补偿路径，所述第二补偿路径连接在所述调节电路的输出端和所述连接路径的一个第二节点之间，所述连接路径将所述放大器的输出端连接至所述调节电路的控制端，所述第二补偿路径包括一个第二补偿电容。

2. 根据权利要求1所述的低压降稳压器，其中所述第一输入路径包括一个电阻。

3. 根据权利要求2所述的低压降稳压器，其中一个反馈网络连接在所述调节电路的输出端和所述放大器的第二输入端之间，其中一个第二级电路包括所述调节电路和所述反馈网络，且其中在所述低压降稳压器的频率响应图中引入一个第一主极点，所述第一主极点如式：

f_{p 1} = \frac{1}{2 π [R_{S} (1 + A) C_{1} + r_{01} (1 + B) C_{2}]}

其中Rs为所述电阻的电阻值，A为所述放大器的电压增益，C₁为所述第一补偿电容的电容值，r₀₁为所述放大器的输出阻抗，B为所述第二级电路的电压增益，C₂为所述第二补偿电容的电容值。

4. 根据权利要求2所述的低压降稳压器，其中所述第一补偿电容和所述电阻在所述低压降稳压器的频率响应图中引入一个零点，所述零点如式：

f_{z 1} = \frac{1}{2 π R_{S} C_{1}}

其中Rs为所述电阻的电阻值，C₁为所述第一补偿电容的电容值。

5. 根据权利要求1所述的低压降稳压器，其中所述调节电路包括一个MOSFET晶体管，所述调节电路的输入端包括所述MOSFET晶体管的源极，所述调节电路的输出端包括所述MOSFET晶体管的漏极，和所述调节电路的控制端包括所述MOSFET晶体管的栅极。

6. 一种集成电路，包括：

一个负载；

至少一个低压降稳压器，用来提供一个稳定的输出电压至所述负载，所述至少一个低压降稳压器包括：

一个拥有一个输入端、一个输出端、和一个控制端的调节电路，所述调节电路在其输入端接收一个输入信号，并响应在其控制端接收到的控制信号在所述输出端输出一个输出信号；

一个拥有一个第一和第二输入端和一个输出端的放大器，所述第一输入端连接至一个第一输入路径，所述放大器的输出端通过一个连接路径连接至所述调节电路的控制端，用来提供所述控制信号；

一个第二补偿路径，所述第二补偿路径连接在所述调节电路的输出端和所述连接路径的第二节点之间，所述连接路径将所述放大器的输出端连接至所述调节电路的控制端，所述第二补偿路径包括一个第二补偿电容。

7. 根据权利要求6所述的集成电路，其中所述第一输入路径包括一个电阻。

8. 根据权利要求7所述的集成电路，其中一个反馈网络连接在所述调节电路的输出端和所述放大器的第二输入端之间，其中一个第二级电路包括所述调节电路和所述反馈网络，且其中在所述低压降稳压器的频率响应图中引入一个第一主极点，所述第一主极点如式：

f_{p 1} = \frac{1}{2 π [R_{S} (1 + A) C_{1} + r_{01} (1 + B) C_{2}]}

其中Rs为所述电阻的电阻值，A为所述放大器的电压增益，C₁为所述第一补偿电容的电容值，r₀₁为所述放大器的输出阻抗，B为所述第二级电路的电压增益，C₂为所述补偿电容的电容值。

9. 根据权利要求7所述的集成电路，其中所述第一补偿电容和所述电阻在所述低压降稳压器的频率响应图中引入一个零点，所述零点如式：

f_{z 1} = \frac{1}{2 π R_{S} C_{1}}

10. 一种电子设备，包括：

一个集成电路，所述集成电路包括至少一个低压降稳压器，用来提供一个稳定的输出电压至所述调节电路的负载，所述至少一个低压降稳压器包括：

一个拥有一个输入端、一个输出端和一个控制端的调节电路，所述调节电路在其输入端接收一个输入信号，并响应在其控制端接收到的控制信号在其输出端输出一个输出信号；

一个第一补偿路径，所述第一补偿电路连接在所述第一路径的第一节点和所述连接路径的第一节点之间，所述连接路径将所述放大器的输出端连接至所述调节电路的控制端；所述第一补偿路径包括一个第一补偿电容；和

11. 根据权利要求10所述的电子设备，其中所述第一输入路径包括一个电阻。

12. 根据权利要求11所述的电子设备，其中一个反馈网络连接在所述调节电路的输出端和所述放大器的第二输入端之间，其中一个第二级电路包括所述调节电路和所述反馈网络，且其中在所述低压降稳压器的频率响应图中引入一个第一主极点，所述第一主极点如式：

f_{p 1} = \frac{1}{2 π [R_{S} (1 + A) C_{1} + r_{01} (1 + B) C_{2}]}

13. 根据权利要求11所述的电子设备，其中所述第一补偿电容和所述电阻在所述低压降稳压器的频率响应图中引入一个零点，所述零点如式：

f_{z 1} = \frac{1}{2 π R_{S} C_{1}}

14. 一种补偿如权利要求1所述低压降稳压器的方法，包括：

在所述低压降稳压器的频率响应图中引入一个第一主极点；

在所述频率响应图中引入一个第二寄生极点；和

在所述频率响应图中引入一个第一零点，所述第一零点产生一个第一相移，所述相移至少部分地与由所述第二寄生极点引入的第二相移相互抵消。

15. 根据权利要求14所述的方法，其中所述第二寄生极点发生在一个第一频率值，所述第一零点发生在一个第二频率值，所述第二频率值小于所述第一频率值。