CN1312493A - 半导体集成电路 - Google Patents

Abstract

为了改善稳压器(输出晶体管的接通电阻)的驱动性能,同时又抑制其表面积的增加,通过控制稳压器的输出晶体管的反向栅极电压,改变该输出晶体管的阈值电压,从而减少该输出晶体管的电阻。

Description

半导体集成电路

本发明涉及一种半导体集成电路，当在一集成电路、一电荷泵电路(下文称为CP电路)、或者在一开关稳压器的开关元件(下文称为SW元件)中，MOS(金属氧化物半导体)晶体管被用作电压稳压器的输出晶体管时，能够通过改变MOS晶体管(反向栅极电压back gate voltage)的衬底电势(substratepotential)而提高驱动性能。

如图9所示的电路图中，电压稳压器输出一相关正电压，这是众所周知的。也就是，一个现有的稳压器包括一稳压器控制电路，该稳压器控制电路由一误差放大器13和一输出晶体管14组成。该误差放大器13用于放大电压差，该电压差是基准电压电路10的基准电压Vref与分压电阻11、12的连接点电压之间的电压差，该分压电阻11,12分出稳压器输出端5的电压Vout(下文称为输出电压)。正电源电压VDD被施加到电源电压端15。

假设误差放大器13的输出电压是Verr，基准电压电路10的输出电压是Vref，分压电阻11、12的连接点的电压是Va，那么，假如Vref＞Va，则Verr变低，相反，假如Vref＜Va，则Verr变高。

所述输出晶体管14是一p沟道MOS晶体管。因而，当Verr变低时，通过栅极和源极的电压变大，接通电阻变小，操作时便使得输出电压Vout升高。相反，当Verr升高时，则输出晶体管14的接通电阻变大，输出电压降低，以便输出电压Vout被保持为一固定值。

输出晶体管14的接通电阻RonGOUCHENG构成一个函数，该函数用于栅极和源极之间的电压Vgs与晶体管的阈值电压Vt，而且使晶体管的接通电阻较小，以便Vgs-Vt较大。典型地，为了使得通过晶体管的漏区和源区的电压小，该区域的接通电阻由公式(1)给出： $\mathrm{Ron}=\frac{1}{\mathrm{\μ}\·\mathrm{Cox}\·W/L\·(\mathrm{Vgs}-\mathrm{Vt})}\·\·\·\·\·\·\·\·\·\left(1\right)$

式中，μ为迁移率，Cox为单位面积的栅电容，W为晶体管的选通脉冲宽度，L为选通脉冲长度。

为了降低输出晶体管的接通电阻，有必要增大晶体管的选通脉冲宽度W。这就增大了集成电路(IC)的表面积，从而导致成本提高。

另一方面，如图10的电路图所示，现有技术的稳压器输出一负电压，这是众所周知的。也就是，一个现有的稳压器包括一稳压器控制电路，该稳压器控制电路由一误差放大器13和一输出晶体管17组成。该误差放大器13用于放大电压差，该电压差用作基准电压电路10的基准电压Vref和分压电阻11,12的连接点的电压，该分压电阻11,12分出稳压器输出端5的电压-Vout。负电源电压-VSS被施加到电源电压端16。假设误差放大器13的输出电压是-Verr，基准电压电路10的输出电压是-Vref，分压电阻11、12的连接点的电压是-Va，那么，假如-Vref＜-Va，则-Verr变低(接近-VSS)，相反，假如-Vref＞-Va，则-Verr变高(接近接地电压GND)。

所述输出晶体管17是一n沟道MOS晶体管。因而，当-Verr升高时，通过栅极和源极的电压变大，接通电阻变小，操作时便使得输出电压Vout降低。相反，当-Verr变低时，则输出晶体管17的接通电阻变大，输出电压升高，以便输出电压Vout被保持在一固定值。

关于正稳压器，为了降低输出晶体管的接通电阻，有必要增大晶体管的选通脉冲宽度W，输出晶体管的接通电阻由公式(1)给出。这就增大了集成电路(IC)的表面积，从而导致成本提高。

如图11所示，示出了作为现有技术的一种增压式SW稳压器的电路结构。

输入电源120与一线圈121和一SW稳压器控制电路130的电源端101连接。线圈121的另一端与一SW元件122的漏极和一二极管123的正极相连接。二极管123的负极与所述SW稳压器的输出电压端102相连接，一电容124和一负载125连接在该输出电压端102上。假设输出电压端102的电压为Vout，所述SW稳压器控制电路130控制着所述SW元件122，该SW元件122以Vout被固定的方式实现通、断。所述SW元件122的栅极与该SW元件的驱动电路131的端103相连接，所述SW元件122被接通或断开，以便被所述端103的电压Vext驱动。如图11所示，所述SW元件122是一N沟道MOS晶体管。驱动电路131的输出端103的电压Vext被作为一正电压“H”输出，以使SW元件122接通；为了使SW元件122断开，电压Vext被作为一GND电平电压输出。所述SW元件122的源极和衬底均接地。

通常，所述SW稳压器电路的电能转换效率最好要高。当SW元件122接通时，为了降低因接通电阻带来的损耗，有必要提高电能转换效率。假设流过所述SW元件122的电流为I，所述SW元件122的接通电阻为Ron，则当SW元件122接通时的损耗Pron由下面的公式给出：

Pron=I^*I^*Ron    ………………………(2)

为了使所述SW元件的损耗Pron变小，有必要降低所述SW元件的接通电阻。典型地，为了使得通过MOS晶体管的漏区和源区的电压小，其接通电阻由上述公式(1)给出。

为了降低所述MOS晶体管的接通电阻，有必要增大该晶体管的选通脉冲宽度W。这就增大了所述IC的表面积，从而增加了成本。增大选通脉冲宽度W也增大了所述MOS晶体管的栅电容，所以，当接通和断开MOS晶体管时，MOS晶体管的栅电容充电和放电时，损耗也增加。为了驱动该较大的电容，驱动电路本身的表面积也增加了。

如图12所示，示出了现有技术的一种双增压式的电路结构的实例。图12中，输入电源220的正极与开关元件221和224连接，负极与SW端222连接。一电容225和一SW元件223连接在所述SW元件221的另一端，所述SW元件224被连接到该电容225的另一端。一电容226和一负载227连接在所述SW元件223的另一端上。所述SW元件221至224被来自一CP控制电路228的信号控制着通和断。

所述SW元件221、222、223和224被以一种互补的方式实现通和断，也就是，当SW元件221和222接通时SW元件223和224断开，而当SW元件223和224接通时，SW元件221和222断开。之后，这些SW元件就交替地反复接通和断开。最初，当SW元件221和222接通足够长的时间后，与电源220的电压相同的电压被储存在电容225中。假设电源220的电压为VDD，则电压VDD被储存在电容225中。

然后，当SW元件221和222断开而SW元件223和224接通，在SW元件224侧的电容225的电压变成为电源220的电压，也就是VDD，电容225的充电被储存。那么，所述SW元件223的电压因电容225的电压而变成为2*VDD。该电压被保持在电容226中并被施加到负载227上。

所述SW元件的通和断通常以若干kHz至若干MHz数量级的频率来实现。理想地，最好是，让SW元件具有0口的接通电阻，瞬时实现电容的充、放电。然而，实际上，由于开关元件的电阻，充、放电是基于所述电容和所述SW元件的时间常数而实现的。

在SW元件的充、放电期间，由于所述SW元件电阻值的原因，也会产生损耗。

通常，所述CP电路的电能转换效率最好是要高。当所述SW元件221至224接通时，为了降低因接通电阻带来的损耗，有必要提高电能转换效率。假设流过所述SW元件的电流为I，所述SW元件的接通电阻为Ron，那么，为了使SW元件的损耗Pron变小，有必要降低SW元件的接通电阻，其可由上述的公式(2)给出。

如图13所示，为由一N沟道MOS晶体管和一P沟道晶体管装配而成的SW元件222和224的结构实例。图13中，标记230表示一N沟道MOS晶体管，其作用与图12所示的SW元件222相同，标记231表示一P沟道MOS晶体管，其作用与图12所示的SW元件224相同。图13中，P沟道MOS晶体管231的源极和衬底被连接在电源的正极VDD。另一方面，N沟道MOS晶体管230的源极和衬底被连接在接地电源GND。

当所述SW元件被用MOS晶体管制作时，为了使得通过MOS晶体管的漏区和源区的电压小，其接通电阻由上述公式(1)给出。

为了降低由MOS晶体管所制造的所述SW元件的接通电阻，有必要增大所述晶体管的选通脉冲宽度W。这就增大了所述IC的表面积，从而增加了成本。增大选通脉冲宽度W也增大了所述MOS晶体管的栅电容，所以，当接通和断开MOS晶体管时，MOS晶体管的栅电容充电和放电时，损耗也增加。为了驱动该较大的电容，驱动电路本身的表面积也增加了

然而，为了降低输出晶体管或SW元件的接通电阻，有必要增加所述MOS晶体管的表面积，从而这也增加了IC电路的成本。

为了解决现有技术中遇到的上述问题，本发明的目的是降低MOS晶体管的接通电阻，而且抑制了SW元件的MOS晶体管的表面积的增大。

图1示出本发明第一实施例的稳压器电路；

图2示出本发明第二实施例的稳压器电路；

图3示出本发明第三实施例的稳压器电路；

图4示出本发明第四实施例的稳压器电路；

图5示出本发明第五实施例的增压式SW稳压器；

图6示出本发明第六实施例的步进式SW稳压器；

图7示出本发明第七实施例的步进式CP稳压器；

图8示出本发明第八实施例；

图9示出现有技术的一种稳压器电路，其输出一正电压；

图10示出现有技术的一种稳压器电路，其输出一负电压；

图11示出现有技术的一种开关稳压器控制电路；

图12示出现有技术的一种CP电路；

图13示出现有技术的一种SW元件。

为了解决上述问题，本发明提供一种衬底电压开关电路，其用于稳压器电路、SW稳压器或者CP电路的SW元件的输出晶体管，这样，当该SW元件接通时，该SW元件的衬底电压改变，以使该SW元件的阈值电压降低，该SW元件的接通电阻因而降低。

第一实施例

下面，将结合附图对本发明的优选实施例进行描述。图1是本发明第一实施例的一种V/R电路图。基准电压电路10，分压电阻11和12，以及误差放大器13，与用于现有稳压器中的相同，其输出一正电压。

在现有技术的电路中，输出晶体管20的衬底电势与正电源电压端15的电源电压VDD连接，但被衬底电压开关电路21改变。晶体管20的衬底电势能够被比较器25的输出信号转换。该比较器25将分压电阻11和12连接点的电压Va以及从基准电压电路10的输出电压Vref减去补偿电压电源26的电压V26而得到的电压(也就是Vref-V26)作为输入，这样，假如Va＞(Vref-V26)，则比较器25的输出就高，反之，假如Va＜(Vref-V26)，则比较器25的输出就低。当比较器25的输出高时，衬底电压开关电路21的开关22接通，也就是，当Va＞(Vref-V26)时，晶体管20的衬底电势被连接到VDD上。

另一方面，当比较器25的输出低时，衬底电压开关电路21的开关23接通，也就是，当Va＜(Vref-V26)时，晶体管20的衬底电势通过一衬底电压调节电源24的电压V24而被连接到一比VDD低的电压上，即被连接到VDD-V24上。

在负载相对较小时，当稳压器正常动作时，误差放大器13的电压Verr以这样的方式变化，即，基准电压电路10的电压Vref与分压电阻11和12连接点的电压Va相等，即Vref=Va。这时，由于开关22接通，晶体管20的衬底电势被连接到VDD，于是，动作便与现有技术的相同。

当连接到稳压器输出端5的负载较大时，晶体管20的驱动性能不足，输出电压端5的电压Vout降低，当变成Va＜(Vref-V26)时，由于开关23接通，晶体管20的衬底电势被连接到VDD-V24。当晶体管20的衬底电势被连接到VDD-V24时，则用于晶体管20的阈值电压Vt降低。当阈值电压Vt降低时，根据上述公式(1)，则晶体管20的接通电阻也降低，因而一较大的电流能够施加到负载上。

衬底电压调节电源24的电压V24的值被作为引起晶体管20的衬底电势相对于晶体管20的源极电压降低约0.1至0.5V的值。晶体管20的阈值电压相对于电压V24降低得更加大。晶体管20的接通电阻因此而降低，但是，当降低量相对于晶体管20的源极电压超过0.6V时，存在于晶体管20的源极和衬底之间的一寄生的pn结被接通。因此，有必要将电压V24设置成在一范围内的电压值，在该范围内，寄生pn结不会接通。衬底电压调节电源24不得是电源，也可以是一用于产生电压V24的电路。此外，开关22和23可以被起单一开关作用的MOS晶体管代替。假如开关23与衬底电压调节电源24的位置关系置换，也可以获得同样的结果。

一个约几mV至100mV的值被专用作为补偿电压电源26的电压V26。

假如比较器25具有一磁滞结，则操作会变得更加稳定。第二实施例

图2是本发明第二实施例的一种V/R电路图。基准电压电路10，分压电阻11和12，以及误差放大器13，与用于现有稳压器中的相同，其输出一正电压。

在现有技术的电路中，输出晶体管20的衬底电势与电源电压VDD连接，但是在本发明中，晶体管20的衬底电势可以被衬底电压开关电路21改变。晶体管20的衬底电势能够被比较器27的输出信号转换。该比较器27将稳压器的输出端5的电压Vout以及从稳压器的输入电源电压VDD减去补偿电压电源28的电压V28而得到的电压(即VDD-V28)作为输入，这样，假如Vout＜(VDD-V28)，则比较器27的输出就高，反之，假如Vout＞(VDD-V28)，则比较器27的输出就低。当比较器27的输出高时，衬底电压开关电路21的开关22接通，也就是，当Vout＜(VDD-V28)时，晶体管20的衬底电势被连接到VDD。另一方面，当比较器27的输出低时，衬底电压开关电路21的开关23接通，也就是，当Vout＞(VDD-V28)时，晶体管20的衬底电势通过一衬底电压调节电源24的电压V24而被连接到一比VDD低的电压上，即被连接到VDD-V24上。当稳压器的输入电源电压相对高且VDD-Vout足够大时，由于开关22接通，晶体管20的衬底电势被连接到VDD，于是，动作便与现有技术的相同。

当稳压器的输入电源电压VDD降低时，通过用于控制晶体管20的栅极和源极的电压不能大于电源电压。因为晶体管20的接通电阻增大，稳压器能够提供给负载的电流降低，驱动性能因而不足。然而，当VDD降低至Vout＞(VDD-V28)时，由于开关23接通，晶体管20的衬底电势被连接到VDD-V24。当晶体管20的衬底电势连接到VDD-V24时，晶体管20的阈值电压Vt降低。当阈值电压Vt降低时，根据上述公式(1)，晶体管的接通电阻也降低，因而，一较大的电流可被施加到负载上。

衬底电压调节电源24的电压V24的值被作为引起晶体管20的衬底电势相对于晶体管20的源极电压降低约0.1至0.5V的值。晶体管20的阈值电压相对于电压V24降低得更加大。晶体管20的接通电阻因此而降低，但是，当降低量相对于晶体管20的源极电压超过0.6V时，存在于晶体管20的源极和衬底之间的一寄生的pn结被接通。因此，有必要将电压V24设置成在一范围内的电压值，在该范围内，寄生pn结不会接通。此外，开关22和23可以被起单一开关作用的MOS晶体管代替。假如开关23与衬底电压调节电源24的位置关系置换，也可以获得同样的结果。

一个约几mV至V的值被专用作为补偿电压电源28的电压V28。

假如比较器27具有一磁滞结，则操作会变得更加稳定。第三实施例

图3是本发明第三实施例的一种V/R电路图。基准电压电路10，分压电阻11和12，以及误差放大器13，与用于现有稳压器中的相同，其输出一负电压。

在现有技术的电路中，输出晶体管30的衬底电势与负电源电压端16的电源电压-VSS连接，但是在本发明中，晶体管30的衬底电势可以被衬底电压开关电路31改变。晶体管30的衬底电势能够被比较器35的输出信号转换。该比较器35将分压电阻11和12连接点的电压Va以及基准电压电路10的输出电压-Vref与补偿电压电源36的电压V36的和电压(即-Vref+V36)作为输入，这样，假如-Va＞(-Vref+V36)，则比较器35的输出就高，反之，假如-Va＜(-Vref+V36)，则比较器35的输出就低。当比较器35的输出低时，衬底电压开关电路31的开关32接通，也就是，当-Va＜(-Vref+V36)时，晶体管30的衬底电势被连接到-VSS。另一方面，当比较器35的输出高时，衬底电压开关电路31的开关33接通，也就是，当-Va＞(-Vref+V36)时，晶体管30的衬底电势通过一衬底电压调节电源34的电压V34而被连接到一比-VSS高的电压上，即被连接到-VSS+V34上。

在负载相对较小时，当稳压器正常动作时，误差放大器13的电压-Verr以这样的方式变化，即，基准电压电路10的电压-Vref与分压电阻11和12连接点的电压-Va相等，即-Vref=-Va。这时，由于开关32接通，晶体管30的衬底电势被连接到-VSS，于是，动作便与现有技术的相同。

当连接到稳压器输出端5的负载较大时，晶体管20的驱动性能不足，输出电压端5的电压-Vout升高(接近接地电压)，当变成-Va＞(-Vref+V36)时，由于开关33接通，晶体管30的衬底电势被连接到-VSS+V34。当晶体管30的衬底电势被连接到-VSS+V34时，则用于晶体管30的阈值电压Vt降低。当阈值电压Vt降低时，根据上述公式(1)，则晶体管30的接通电阻也降低，因而一较大的电流能够施加到负载上。

衬底电压调节电源34的电压V34的值被作为引起晶体管30的衬底电势相对于晶体管30的源极电压降低约0.1至0.5V的值。晶体管30的阈值电压相对于电压V34降低得更加大。晶体管30的接通电阻因此而降低，但是，当降低量相对于晶体管30的源极电压超过0.6V时，存在于晶体管30的源极和衬底之间的一寄生的pn结被接通。因此，有必要将电压V34设置成在一范围内的电压值，在该范围内，寄生pn结不会接通。此外，开关32和33可以被起单一开关作用的MOS晶体管代替。假如开关33与衬底电压调节电源34的位置关系置换，也可以获得同样的结果。

一个约几mV至100mV的值被专用作为补偿电压电源36的电压V36。

假如比较器35具有一磁滞结，则操作会变得更加稳定。第四实施例

图4是本发明第四实施例的一种V/R电路图。基准电压电路10，分压电阻11和12，以及误差放大器13，与用于现有稳压器中的相同，其输出一负电压。

在现有技术的电路中，输出晶体管30的衬底电势与负电源电压端16的电源电压-VSS连接，但是在本发明中，晶体管30的衬底电势可以被衬底电压开关电路31改变。晶体管30的衬底电势能够被比较器37的输出信号转换。该比较器37将稳压器的输出端5的电压-Vout以及稳压器的输入电源电压-VSS与补偿电压电源38的电压V38的和电压(即-VSS+V38)作为输入，这样，假如-Vout＜(-VSS+V38)，则比较器37的输出就高，反之，假如-Vout＞(-VSS+V38)，则比较器37的输出就低。当比较器37的输出低时，衬底电压开关电路31的开关32接通，也就是，当-Vout＞(-VSS+V38)时，晶体管30的衬底电势被连接到-VSS。另一方面，当比较器37的输出高时，衬底电压开关电路31的开关33接通，也就是，当-Vout＜(-VSS+V38)时，晶体管30的衬底电势通过一衬底电压调节电源34的电压V34而被连接到一高于-VSS的电压上，即被连接到-VSS+V34上。

当稳压器的输入电源电压-VSS相对低而且-VSS与-Vout的绝对值的差值足够大时，由于开关32接通，晶体管30的衬底电势被连接到-VSS，于是，动作便与现有技术的相同。

当稳压器的输入电源电压-VSS降低(即其绝对值减少)时，则通过用于控制晶体管30的栅极和源极的电压不能大于电源电压。晶体管30的驱动性能因此不足，稳压器施加到负载上的电流降低。然而，当-VSS降低(即其绝对值减少)至-Vout＜(-VSS+V38)时，由于开关33接通，晶体管30的衬底电势被连接到-VSS+V34，则用于晶体管30的阈值电压Vt降低。当阈值电压Vt降低时，根据上述公式(1)，则晶体管30的接通电阻也降低，因而一较大的电流能够施加到负载上。

衬底电压调节电源34的电压V34的值被作为引起晶体管30的衬底电势相对于晶体管30的源极电压降低约0.1至0.5V的值。晶体管30的阈值电压相对于电压V34降低得更加大。晶体管30的接通电阻因此而降低，但是，当降低量相对于晶体管30的源极电压超过0.6V时，存在于晶体管30的源极和衬底之间的一寄生的pn结被接通。因此，有必要将电压V34设置成在一范围内的电压值，在该范围内，寄生pn结不会接通。此外，开关32和33可以被起单一开关作用的MOS晶体管代替。假如开关33与衬底电压调节电源34的位置关系置换，也可以获得同样的结果。

一个约几mV至V的值被专用作为补偿电压电源38的电压V38。

假如比较器37具有一磁滞结，则操作会变得更加稳定。第五实施例

图5是本发明第五实施例的一种SW稳压器的电路图。其输入电源120、线圈121、二极管123、SW稳压器控制电路130、电容124和负载125，均与用于现有稳压器中的相同。图5中，一SW元件140替代了现有技术中的SW元件122。该SW元件140的漏极、栅极和源极用与现有技术中的SW元件相同的方式被连接，但是，该SW元件140的衬底电势能够被衬底电势开关电路150转换。该衬底电势开关电路150接收与该SW元件140的栅极相同的信号，控制开关152和153的通断。如图5所示，该SW元件140为由N沟道MOS晶体管制成。当该SW元件的栅极电压，也就是该SW元件控制电路131的端103的电压Vext变高时，该SW元件140就接通。当该SW元件140接通时，也就是Vext高时，衬底电势开关电路150将开关152接通。反之，当该SW元件140断开时，也就是Vext低时，衬底电势开关电路150将开关153接通。

当开关153接通时，SW元件140的衬底电势变为与源极电压相同，操作方式就与现有技术的SW元件的相同了。当开关152接通时，将衬底电压调节电源151的电压表示为V151，所述SW元件的衬底电势变成一比源极电压高出一电压V151的电压。

当所述SW元件140的衬底电势被连接到一比源极电压高出电压V151的电压上时，SW元件140的阈值电压Vt降低。当阈值电压Vt降低时，如上述公式(1)可知，晶体管的接通电阻也降低。假如晶体管的接通电阻也降低，根据上述公式(2)，当晶体管接通时，损耗就变小了，该SW稳压器的电能转换效率可以改善。

典型地，当MOS晶体管的阈值电压降低时，MOS晶体管断开时漏泄电流增加。当该SW元件断开时，当该SW元件存在漏泄电流时，于是出现无功功率，SW元件的电能转换效率降低。然而，在本发明中，当该SW元件断开时，该SW元件的阈值电压可以成为与正常的一样，不会发生因漏泄电流的增加而导致效率降低的现象。

衬底电压调节电源151的电压V151的值被作为引起所述SW元件140的衬底电势相对于该SW元件140的源极电压增加约0.1至0.5V的值。该SW元件140的阈值电压Vt相对于电压V151降低得更加大。该SW元件140的接通电阻因此而降低，但是，当降低量相对于SW元件140的源极电压超过0.6V时，存在于SW元件140的源极和衬底之间的一寄生的pn结被接通。因此，有必要将电压V151设置成在一范围内的电压值，在该范围内，寄生pn结不会接通。此外，衬底电压调节电源151不得是电源电压，也可以是一产生电压V151的电路。

图5中，衬底电势开关电路150利用所述SW元件140的栅极信号控制着开关152和153的通断，于是，当所述SW元件140接通时，开关152接通，当所述SW元件140断开时，开关153接通。衬底电势开关电路150也可以被单独的信号控制，获得同样的结果。

此外，开关152和153可以被起单一开关作用的MOS晶体管代替。假如开关152与衬底电压调节电源151的位置关系置换，也可以获得同样的结果。第六实施例

图5所示为一增压式SW稳压器的实例。但是，通过切换一用于一种增压式SW稳压器的SW元件160的基极电势，也可以获得同样的结果，如图6所示。图6中，SW元件160是一P沟道MOS晶体管，具有一由衬底电势开关电路150转变的衬底电势。当开关元件160接通时，开关152接通，而当开关元件160断开时，开关153接通，也就是，当开关元件160断开时的衬底电势与开关元件160的源极电势相同，因而，当开关元件160接通时，开关元件160的衬底电势比起输入电源120的电压Vin低出一衬底电压调节电源151的电压V151，也就是，一为Vin-V151的电压。当衬底电势已降低时，开关元件160的阈值电压降低，开关元件的电能转换效率升高。

此外，开关152和153可以被起单一开关作用的MOS晶体管代替。假如开关152与衬底电压调节电源151的位置关系置换，也可以获得同样的结果。第七实施例

图7所示为本发明第七实施例的一种CP电路图。输入电源220、电容225和226、负载227、SW元件221和223以及控制电路228，均与现有技术中的相同。图7中，SW元件242和244代替了现有技术中的SW元件222和224。该SW元件242和244的漏极、栅极和源极用与现有技术中的SW元件222和224相同的方式连接，但是，该SW元件242和244的衬底电势可以被衬底电势开关电路252和254转换。衬底电势开关电路252接收与SW元件242的栅极相同的信号，并控制着开关255和256的通断。

同样，衬底电势开关电路254接收与SW元件244的栅极相同的信号，并控制着开关257和258的通断。首先，描述衬底电势开关电路252的初始操作。开关255和256被以互补的方式接通和断开。当SW元件242的栅极信号被接收时SW元件242接通(这时，由于SW元件242是一N沟道MOS晶体管，其栅极信号强)，开关256接通，而当SW元件242断开(这时，由于SW元件是242一N沟道MOS晶体管，其栅极信号弱)，开关255接通。当开关元件242断开时，该SW元件242的衬底电势变成与源极电压相同，正如现有技术一样。当开关元件242接通时，该SW元件242的衬底电势变成比源极电压高出衬底电压调节电源251的电压V251的一电压。

当所述SW元件242的衬底电势被连接到一比源极电压高出电压V251的电压时，该SW元件242的阈值电压Vt降低。当阈值电压Vt降低时，如上述公式(1)，所述晶体管的接通电阻也降低。假如晶体管的接通电阻降低，如上述公式(2)，当所述晶体管接通时，产生的损耗就变小了，因而，所述CP电路的电能转换效率得到改善。

通常，当一MOS晶体管的阈值电压降低时，其断开时漏泄电流就会增加。在存在漏泄电流后，当所述SW元件断开时，就会产生无功功率，所述CP电路的电能转换效率就会降低。然而，在本发明中，当所述SW元件断开时，该SW元件的阈值电压就变成与正常的一样，不会发生因漏泄电流的增加而导致效率降低的现象。

衬底电压调节电源251的电压V251的值被作为引起所述SW元件242的衬底电势相对于该SW元件242的源极电压增加约0.1至0.5V的值。该SW元件242的阈值电压Vt相对于电压V251降低得更加大。该SW元件242的接通电阻因此而降低，但是，当降低量相对于SW元件242的源极电压超过0.6V时，存在于SW元件242的源极和衬底之间的一寄生的pn结被接通。因此，有必要将电压V251设置成在一范围内的电压值，在该范围内，寄生pn结不会接通。此外，衬底电压调节电源251不得是电源电压，也可以是一产生电压V251的电路。

图7中，衬底电势开关电路252利用所述SW元件242的栅极信号控制着开关255和256的通断，于是，当所述SW元件242接通时，开关256接通，当所述SW元件242断开时，开关255接通。衬底电势开关电路252也可以被单独的信号控制，获得同样的结果。

接下来，描述衬底电势开关电路254的初始操作。开关257和258被以互补的方式接通和断开。当SW元件244的栅极信号被接收时SW元件244接通(这时，由于SW元件244是一P沟道MOS晶体管，其栅极信号弱)，开关258接通，而当SW元件244断开(这时，由于SW元件244是一P沟道MOS晶体管，其栅极信号强)，开关257接通。当开关元件244断开时，该SW元件244的衬底电势变成与源极电压相同，正如现有技术一样。当开关元件244接通时，该SW元件244的衬底电势变成比源极电压低出衬底电压调节电源253的电压V253的一电压。

当所述SW元件244的衬底电势被连接到一比源极电压低出电压V251的电压时，该SW元件244的阈值电压Vt降低。当阈值电压Vt降低时，如上述公式(1)，所述晶体管的接通电阻也降低。假如该晶体管的接通电阻降低，如上述公式(2)，当所述晶体管接通时，产生的损耗就变小了，因而，所述CP电路的电能转换效率得到改善。

通常，当MOS晶体管的阈值电压降低时，其断开时漏泄电流就会增加。在存在漏泄电流后，当所述SW元件断开时，就会产生无功功率，所述CP电路的电能转换效率就会降低。然而，在本发明中，当所述SW元件断开时，该SW元件的阈值电压就变成与正常的一样，不会发生因漏泄电流的增加而导致效率降低的现象。

衬底电压调节电源253的电压V253的值被作为引起所述SW元件244的衬底电势相对于该SW元件244的源极电压增加约0.1至0.5V的值。该SW元件244的阈值电压Vt相对于电压V253降低得更加大。该SW元件244的接通电阻因此而降低，但是，当降低量相对于SW元件244的源极电压超过0.6V时，存在于SW元件244的源极和衬底之间的一寄生的pn结被接通。因此，有必要将电压V253设置成在一范围内的电压值，在该范围内，寄生pn结不会接通。此外，衬底电压调节电源253不得是电源电压，也可以是一产生电压V253的电路。

图7中，衬底电势开关电路254利用所述SW元件244的栅极信号控制着开关257和258的通断，于是，当所述SW元件244接通时，开关258接通，当所述SW元件244断开时，开关257接通。衬底电势开关电路254也可以被单独的信号控制，获得同样的结果。

如图7所示，本发明的衬底电压转换是用两个开关以及开关元件242和244实现的，但是，其任何一个开关均能够提高所述CP电路的电能转换效率。

此外，如图7所示，本发明的衬底电压转换是用所述开关元件242和244实现的，但是，如用所述开关元件221和223一样，当每一SW元件接通时，通过以使阈值电压降低的方式来实现基准电压转换，显然可以获得同样的结果。

为了提高所述CP电路的电能转换效率，最好是利用许多SW元件来实现本发明的衬底电压转换。

图7所示为增压式CP电路的一个实例，但是，当将本发明应用到步进式或者增压式CP电路的SW元件上时，也可以获得同样的结果，却对产品的结没有损害。

此外，开关255和258可以被起单一开关作用的MOS晶体管代替。假如开关256与衬底电压调节电源251的位置关系置换，或者，开关258与衬底电压调节电源253的位置关系置换，也可以获得同样的结果。第八实施例

在实施例一至七中，实现了输出晶体管和SW元件衬底电势的转换，但是却存在这样的情形，当一VR电路、SW稳压器控制电路、SW元件驱动电路、CP控制电路和SW元件等等被集成时，由于衬底的杂质而不能实现衬底电势转换。例如，为了在n-阱(n-well)内制造一P沟道MOS晶体管，在一p型衬底上形成n-阱，通过改变该n-阱的电势，便能够改变该P沟道MOS晶体管的衬底电势。然而，N沟道MOS晶体管是在一p型衬底上制造的。而且，当该p型衬底被连接到所述集成电路的最低电势上时，该N沟道MOS晶体管的衬底电势是不能自由地转换到与p型衬底相同的电势的。

然而，如图8所示，通过为Bi-CMOS(双极互补金属氧化物半导体)结构提供绝缘，所述稳压器电路的输出晶体管的衬底电势却能够被自由地改变，而与衬底的杂质类型无关。图8所示为一被绝缘的N沟道MOS晶体管和一P沟道MOS晶体管的横截面结构。在一P型衬底上形成一被绝缘的N型区域。在所述N型区域形成所述P沟道MOS晶体管，通过改变所述N型区域的电势就可以改变所述P沟道MOS晶体管的衬底电势。所述N沟道MOS晶体管是在N型区域内的p-阱里形成的，在该p-阱区域内形成一N沟道MOS晶体管。所述N沟道MOS晶体管的衬底电势可以通过改变所述p-阱区域的电势而被改变。其BG端是将衬底电势施加给所述N沟道MOS晶体管的端。

因此，对于一Bi-CMOS，通过用一硅绝缘体(Silicon-On-Insulator)结构，所述稳压器电路的输出晶体管的衬底电势显然就能被自由地改变，而与衬底的杂质类型无关。

改变所述输出晶体管的衬底电势的结果是，本发明的稳压器能够改善驱动性能，而没有增加输出晶体管的表面积。

因此，在本发明中，当SW元件接通时，通过改变所述SW元件的衬底电势就能降低所述SW稳压器和CP电路的接通电阻。因此也能提高电能转换效率，同时又抑制了SW元件表面积的增加。

Claims (12)

1．一种稳压器，用于从一P沟道MOS晶体管向负载提供电能，具有用于分出一输出电压的分压电阻，一误差放大电路，用于将所述分压电阻的输出电压和一基准电压间的电压差放大，以及一P沟道MOS晶体管，包括：

一比较电路，用于将所述分压电阻的输出电压和所述基准电压进行比较；以及

利用所述比较电路的输出来改变所述P沟道MOS晶体管的衬底电势的装置。

2．一种稳压器，用于从一P沟道MOS晶体管向负载提供电能，具有用于分出一输出电压的分压电阻，一误差放大电路，用于将所述分压电阻的输出电压和一基准电压间的电压差放大，以及一P沟道MOS晶体管，包括：

一检测电路，用于检测稳压器的输入电压与输出电压的电压差；及

利用所述电压差来改变所述P沟道MOS晶体管的衬底电势的元件。

3．一种稳压器，用于从一N沟道MOS晶体管向负载提供电能，具有用于分出一输出电压的分压电阻，一误差放大电路，用于将所述分压电阻的输出电压和一基准电压间的电压差放大，以及一N沟道MOS晶体管，包括：

一比较电路，用于将所述分压电阻的输出电压和所述基准电压进行比较；以及

利用所述比较电路的输出来改变所述N沟道MOS晶体管的衬底电势的装置。

4．一种稳压器，用于从一N沟道MOS晶体管向负载提供电能，具有用于分出一输出电压的分压电阻，一误差放大电路，用于将所述分压电阻的输出电压和一基准电压间的电压差放大，以及一N沟道MOS晶体管，包括：

一检测电路，用于检测稳压器的输入电压与输出电压的电压差；及

利用所述电压差来改变所述N沟道MOS晶体管的衬底电势的元件。

5．根据权利要求1至4任何一项的稳压器，其特征在于：组成所述电路的若干或者所有元件具有一硅绝缘体结构。

6．根据权利要求1至4任何一项的稳压器，其特征在于：组成所述电路的若干或者所有元件具有双极互补金属氧化物半导体结构。

7．一种开关稳压器，具有至少一个MOS结构的开关元件和一个用于接通和断开所述开关元件的驱动电路，包括：

用于改变所述开关元件的衬底电势的装置；

所述开关元件的衬底电势是以这样的方式被控制的，即，当所述开关元件接通时，所述开关元件的阈值电压降低。

8．根据权利要求7所述的开关稳压器，其特征在于：组成所述电路的若干或者所有元件具有一硅绝缘体结构。

9．根据权利要求7所述的稳压器，其特征在于：组成所述电路的若干或者所有元件具有双极互补金属氧化物半导体结构。

10．一种电荷泵电路，具有至少一个MOS结构的开关元件和一个用于接通和断开所述开关元件的驱动电路，包括：

用于改变所述开关元件的衬底电势的装置；

所述开关元件的衬底电势是以这样的方式被控制的，即，当所述开关元件接通时，所述开关元件的阈值电压降低。

11．根据权利要求10所述的电荷泵，其特征在于：组成所述电路的若干或者所有元件具有一硅绝缘体结构。

12．根据权利要求10所述的电荷泵，其特征在于：组成所述电路的若干或者所有元件具有双极互补金属氧化物半导体结构。

Images