CN100401277C

CN100401277C - 信息处理器和信息处理方法

Info

Publication number: CN100401277C
Application number: CNB2006100724494A
Authority: CN
Inventors: 久曾神宏; 松元秀树; 梶本雅人; 山名千秋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-04-13
Filing date: 2006-04-13
Publication date: 2008-07-09
Anticipated expiration: 2026-04-13
Also published as: US7584307B2; JP2006293799A; CN1848099A; US20060242334A1

Abstract

一种信息处理器和信息处理方法，该信息处理器包括：生成部分，用于生成包括位置信息和延迟时间的描述符，该位置信息表示该存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；提取部分，用于获取由该生成部分生成的该描述符，并从所获取的描述符中提取该位置信息和该延迟时间；DMA部分，用于基于所提取的位置信息，从该存储器中读取以包为单位的数据；以及延迟部分，用于将该提取部分和该DMA部分中的至少一个的处理的第二次执行及以后的执行，延迟由该提取部分所提取出的该延迟时间。

Description

信息处理器和信息处理方法

技术领域

本发明涉及一种信息处理器和信息处理方法，尤其涉及一种适用于通过DMA(Direct Memory Access，直接存储器存取)读取存储在存储器中的数据并通过网络发送所读取的数据的信息处理器和信息处理方法。

背景技术

考虑通过网络将数据从发送器发送给接收器的***。图1示出该***的结构的例子。

发送器1包括：CPU 11，用于通过执行预定的程序来控制整个发送器1；存储器13，其通过数据总线12与CPU 11连接；存储器控制器14；以及网卡15。存储器13存储将被发送给接收器3的数据(以下称之为“发送数据”)。通常，为了避免该数据不必要地占用CPU 11，在通过网络2将该数据从网卡15发送给接收器3之前，通过DMA(直接存储器存取)从存储器13中读取该数据，并将其移动到网卡15。

参考图2的流程图，对关于记录在存储器13中的发送数据在网卡15上执行DMA的操作进行说明。在步骤S1，CPU 11将关于发送数据的以包为单位(packet-by-packet)的信息写入设置在存储器13中的描述符表的每一描述符中。

图3示出该描述符表的例子。该描述符表包括记录在存储器13的连续区域中的多个描述符#0～#n。图4示出每一描述符的数据结构。在描述符中描述有相应包在存储器13中的记录开始地址的表示高32位的“地址(高)”、表示低32位的“地址(低)”、表示未使用的16位的“保留”、以及表示包长度的由16位组成的“长度”。

返回到图2，在步骤S2，CPU 11将已经为可使用的描述符(即，通过步骤S1中的处理已经写入以包为单位的信息的描述符)的号码通知给网卡15。

响应于上述通知，在步骤S3，网卡15逐一从存储器13中顺序读取可使用的描述符。然后，在步骤S4，网卡15将在每一描述符中描述的记录开始地址和包长度通知给存储器控制器14。响应于该通知，存储器控制器14使得存储在存储器13中的以上述记录开始地址开头的并具有上述包长度的数据，通过DMA从存储器13传送到网卡15。网卡15通过网络2将通过DMA传送的包发送给接收器3。通过步骤S3和S4的处理，发送数据的一个包被移动到了网卡15，并被发送给了接收器3。

在步骤S5，网卡15进行关于在可使用的描述符中是否有仍未被读取的描述符的判断。如果判断出有仍未被读取的描述符，则处理返回到步骤S3，并重复随后的处理。如果在步骤S5判断出没有未被读取的描述符，则意味着形成发送数据的所有包已经被移动到了网卡15，并被发送给了接收器3。因此处理进入步骤S6。在步骤S6，网卡15通知CPU 11结束DMA。在步骤S7，CPU 11释放记录该发送数据的存储器13上的空间。以上完成了对执行从存储器13到网卡15的DMA传送的操作的说明。

注意，在例如日本特开2000-298640号公报中对DMA传送进行了说明。

发明内容

如上所述，通过CPU 11将已经为可使用的描述符的号码通知给网卡15，开始DMA传送。在这点上，根据软件操作的CPU 11的处理的间隔大小(用于控制操作定时的时间间隔)与网卡15的间隔大小相比较大。因而软件处理的间隔大小产生瓶颈，使得难以完全利用网卡15的固有性能(处理的间隔大小的细度)潜力。因此，例如，难以利用与网卡15的固有性能相当的精度，来调整用于通过网络2发送来自网卡15的包的发送间隔。

在读取存储在存储器中的数据并通过DMA发送该数据时，希望以高精度来调整发送间隔。

根据本发明一实施例的信息处理器包括：生成装置，用于生成包括位置信息和延迟时间的描述符，该位置信息表示该存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；提取装置，用于获取由该生成装置生成的该描述符，并从所获取的描述符中提取该位置信息和该延迟时间；DMA装置，用于基于所提取的位置信息，从该存储器中读取以包为单位的数据；以及延迟装置，用于将该提取装置和该DMA装置中的至少一个的处理的第二次执行及以后的执行，延迟由该提取装置所提取的该延迟时间。

可以通过软件来实现该生成装置，并且可以通过硬件来实现该延迟装置。

该提取装置可适用于逐一获取由该生成装置生成的描述符。

该提取装置可以适用于集中获取由该生成装置生成的多个描述符。

根据本发明一实施例的信息处理方法包括以下步骤：生成步骤，用于生成包括位置信息和延迟时间的描述符，该位置信息表示存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；获取步骤，用于获取通过该生成步骤的处理而生成的该描述符；提取步骤，用于从通过该获取步骤的处理而获取的该描述符中提取该延迟时间；DMA步骤，用于从通过该获取步骤的处理而获取的描述符中提取该位置信息，并基于所提取的位置信息从该存储器中读取以包为单位的数据；以及延迟步骤，用于将该获取步骤和该DMA步骤中的至少一个的处理的第二次执行及以后的执行，延迟通过该提取步骤的处理而提取的该延迟时间。

根据本发明，生成包括位置信息和延迟时间的描述符，该位置信息表示存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；获取所生成的描述符；从所获取的描述符中提取该位置信息和该延迟时间；以及基于所提取的位置信息通过DMA读取以包为单位的数据。然后，将该提取处理和该DMA处理中的至少一个的第二次执行及以后的执行，延迟已提取的该延迟时间。

根据本发明，可以以高精度调整在通过DMA读取存储在存储器中的数据并发送该数据时的传送间隔。

附图说明

图1是示出通过网络发送/接收数据的***的例子的图；

图2是用于说明由图1中所示的发送器进行的操作的流程图；

图3是示出包括多个描述符的描述符表的例子的图；

图4是示出用于DMA的描述符的数据结构的图；

图5是示出根据本发明一实施例的发送器的结构的例子的框图；

图6是示出由图5中所示的CPU实现的功能模块和网卡的结构的例子的框图；

图7是示出由图6中所示的描述符设置部分设置的描述符的数据结构的图；

图8是说明由图5中所示的发送器进行的第一包发送处理的流程图；以及

图9是说明由图5中所示的发送器进行的第二包发送处理的流程图。

具体实施方式

在说明本发明的实施例之前，以下讨论权利要求的特征和在本发明的实施例中公开的特定要素之间的对应关系。该说明旨在确保在本说明书中说明了支持所主张的发明的实施例进行说明。因此，即使以下实施例中的要素没有被作为关于本发明的某一特征进行说明，这也并不一定意味着该要素与权利要求的该特征无关。相反地，即使在此将要素作为关于权利要求的某一特征进行说明，这也并不一定意味着该要素与权利要求的其它特征无关。

而且，不应当将该说明解释为以下限定：在权利要求中说明了实施例中所公开的本发明的所有方面。也就是说，该说明不否认存在在实施例中说明了但在本申请的发明中没有主张的本发明的方面，即存在可能将来由分案申请主张的、或者可能通过修改另外主张的本发明的方面。

根据本发明一实施例的信息处理器(例如，图5中所示的发送器30)包括：

生成装置(例如，图6中所示的描述符设置部分41)，用于生成包括位置信息和延迟时间的描述符，该位置信息表示记录在存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；

提取装置(例如，图6中所示的描述符获取部分52)，用于获取由该生成装置生成的描述符，并从所获取的描述符中提取位置信息和延迟时间；

DMA装置(例如，图6中所示的DMA控制部分54)，用于基于所提取的位置信息从存储器中读取以包为单位的数据；以及

延迟装置(例如，图6中所示的待机时间控制部分53)，用于将该提取装置和该DMA装置中的至少一个的处理延迟由该提取装置提取出的延迟时间。

根据本发明一实施例的信息处理方法包括以下步骤：

生成步骤，用于生成包括位置信息和延迟时间的描述符，该位置信息表示存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关(例如，图8中所示的步骤S11)；

获取步骤，用于获取通过该生成步骤的处理而生成的描述符(例如，图8中所示的步骤S15)；

提取步骤，用于从通过该获取步骤的处理而获取的描述符中提取延迟时间(例如，图8中所示的步骤S16)；

DMA步骤，用于从通过该获取步骤的处理而获取的描述符中提取位置信息，并基于所提取出的位置信息从存储器中读取以包为单位的数据(例如，图8中所示的步骤S17)；以及

延迟步骤，用于将该获取步骤和该DMA步骤中的至少一个的处理延迟通过该提取步骤的处理而提取出的延迟时间(例如，图8中所示的步骤S14)。

下面将参考附图来详细说明本发明的特定实施例。

图5示出根据本发明一实施例的发送器的结构的例子。发送器30在控制发送速率(transmission rate)的同时，通过网络2将记录(或积累)在内置存储器33中的发送数据发送给接收器3。

发送器30包括：CPU 31，用于通过执行记录在存储器33中的程序36，实现图6中所示的功能模块(描述符设置部分41、设备驱动器43、以及中断处理部分44)；存储器33，其通过数据总线32与CPU 31连接；以及网卡35。

将由CPU 31执行的程序36(包括用于控制网卡35的设备驱动程序)记录在存储器33中。此外，存储器33积累发送数据45(图6)，并设置有包括多个描述符的描述符表46(图6)。

根据网卡35通知给存储器控制器34的记录开始地址“地址”和包长度“长度”，存储器控制器34使得将记录在存储器33中的发送数据45以包为单位传送给网卡35。

网卡35读取由CPU 31写入存储器33中的描述符，并根据所读取的描述符控制存储器控制器34，从而通过DMA传送获取以包为单位的发送数据45，并通过网络2将其发送给接收器3。

图6示出通过CPU 31执行程序36实现的功能模块和网卡35的详细例子结构。

通过CPU 31执行程序36来实现作为功能模块的描述符设置部分41、设备驱动器43和中断处理部分44。

描述符设置部分41将关于发送数据45的以包为单位的信息写入设置在存储器33中的描述符表46的每一描述符中。注意，如图3所示，描述符表46包括多个顺序排列的描述符。

图7示出由描述符设置部分41写入的描述符的数据结构。如图4中所示的描述符一样，在描述符中包括相应包在存储器33中的记录开始地址的表示高32位的“地址(高)”、表示低32位的“地址(低)”、以及表示包长度的由16位组成的“长度”。此外，在图4所示的描述符中未使用的由16位组成的“保留”部分中包括表示用于调整包DMA传送间隔的延迟时间的“延迟”。由描述符设置部分41的延迟时间写入部分42写入该“延迟”。注意，不仅可以在存储器33中，而且可以在例如提供给网卡35的存储部分(未示出)中设置描述符表46。

设备驱动器43将已经为可使用的描述符的号码，即已通过描述符设置部分41设置的描述符的号码，通知给网卡35的描述符控制部分51。

当通过网卡35的中断控制部分56通知中断处理部分44结束DMA时，中断处理部分44执行预定的中断处理(释放由发送数据45占用的存储器3的空间的处理等)。

另一方面，网卡35包括描述符控制部分51、描述符获取部分52、待机时间控制部分53、DMA控制部分54、发送部分55、以及中断控制部分56。

描述符控制部分51将由设备驱动器43通知的可使用的描述符的号码存储在内置寄存器中。描述符获取部分52基于存储在描述符控制部分51中的可使用的描述符的号码从设置在存储器33中的描述符表46获取可使用的描述符，将包括在描述符中的记录开始地址“地址”和包长度“长度”通知给DMA控制部分54，并将延迟时间“延迟”通知给待机时间控制部分53。

待机时间控制部分53保留待机时间D，并且每当描述符获取部分52将延迟时间“延迟”通知给待机时间控制部分53时，待机时间控制部分53使用所通知的延迟时间“延迟”来更新待机时间D。此外，待机时间控制部分53将描述符获取部分52的操作开始延迟该待机时间D。

DMA控制部分54将从描述符获取部分52接收到的记录开始地址“地址”和包长度“长度”通知给存储器控制器34，并请求执行DMA。此外，当从描述符获取部分52接收表示不存在可使用的描述符的通知、并从发送部分55接收表示基于最后的可使用的描述符的处理结束DMA的通知时，DMA控制部分54通知中断控制部分56结束DMA。

发送部分55通过网络2将以包为单位的发送数据45发送给接收器3，该发送数据45是响应于由存储器控制器34执行的控制，通过DMA从存储器33传送的。在从DMA控制部分54接收到表示结束DMA的通知时，中断控制部分56通知中断处理部分44结束DMA。

将对由发送器30执行的操作进行说明。发送器30执行如下所述的第一或第二包发送处理。

首先，现在将参考图8的流程图来说明第一包发送处理。注意，将发送数据45积累在存储器33中。

在步骤S11，描述符设置部分41将关于发送数据45的以包为单位的信息(包括“延迟”)写入设置在存储器33中的描述符表46的每一描述符中。在步骤S12，设备驱动器43将已经为可使用的描述符的号码，即在步骤S11的处理中由描述符设置部分41设置的描述符的号码，通知给网卡35的描述符控制部分51。描述符控制部分51将所通知的描述符的号码存储在内置寄存器中。在步骤S13，待机时间控制部分53将所保留的待机时间D初始化为0。

在步骤S14，待机时间控制部分53待机等待所保留的待机时间D。因而将从步骤S15开始的以后的处理延迟待机时间D。在当前情况下，由于待机时间D＝0，因此处理立即进入步骤S15。

在步骤S15，描述符获取部分52从设置在存储器33中的描述符表46中获取与存储在描述符控制部分51的寄存器中的号码相对应的一个描述符。在步骤S16，描述符获取部分52将在所获取的描述符中描述的延迟时间“延迟”通知给待机时间控制部分53。待机时间控制部分53用所通知的延迟时间“延迟”代替所保留的待机时间D。

在步骤S17，描述符获取部分52将在所获取的描述符中描述的记录开始地址“地址”和包长度“长度”通知给DMA控制部分54。DMA控制部分54将所通知的记录开始地址“地址”和包长度“长度”通知给存储器控制器34，并请求执行DMA。响应于此，存储器控制器34通过DMA将从所通知的存储器33的记录开始地址“地址”开始的包长度“长度”的数据传送给发送部分55。发送部分55将通过DMA传送的以包为单位的发送数据45通过网络2发送给接收器3。

在步骤S18，描述符获取部分52进行关于以下的判断：在与存储在描述符控制部分51的寄存器中的号码相对应的描述符中，是否仍有未被获取的描述符。如果判断出仍有未被获取的描述符，则处理返回到步骤S14，并重复随后的处理。注意，在从第二次开始的以后的步骤S14的处理中，由于在前一次的步骤S16的处理中已经用延迟时间“延迟”代替了待机时间D，因此实际上提供了待机时间。因而，从步骤S14到S18包括S14的处理的重复间隔依赖于在描述符中描述的延迟时间“延迟”。

当在步骤S18判断出没有未被获取的描述符时，处理进入步骤S19。在步骤S19，DMA控制部分54将表示结束DMA的通知发到中断控制部分56。响应于该通知，中断控制部分56通知中断处理部分44结束DMA。在步骤S20，响应于该通知，中断处理部分44执行预定的中断处理(释放由发送数据45所占用的存储器3的空间的处理等)。注意，实际上，当响应于来自中断控制部分56的通知启动用于实现中断处理部分44的程序时，执行该预定的中断处理。以上完成了对发送器30的第一包发送处理的说明。

根据第一包发送处理，在步骤S15获取在步骤S11中设置的描述符，并基于该描述符设置待机时间D(步骤S16)。结果，从步骤S14到S18的处理的重复间隔(即，获取描述符、基于所获取的描述符通过DMA传送包、以及通过网络2发送该包的处理的重复间隔)对应于在描述符中描述的延迟时间“延迟”所代替的延迟时间D。通过待机时间控制部分53来控制延迟时间D。在此，待机时间控制部分53是作为硬件在网卡35上形成的电路。因此，可以以高精度控制从步骤S14到S18的处理的重复间隔。因而，可以实现发送数据的稳定的发送速率，以防止爆发性地(burst-like)发送发送数据，从而实现所谓的流量整形(traffic shaping)。

接着，将参考图9的流程图对第二包发送处理进行说明。注意，将发送数据45积累在存储器33中。

在步骤S31，描述符设置部分41将发送数据45的以包为单位的信息(包括“延迟”)写入设置在存储器33中的描述符表46的每一描述符中。在步骤S32，设备驱动器43将已经为可使用的描述符的号码，即在步骤S31的处理中由描述符设置部分41设置的描述符的号码，通知给网卡35的描述符控制部分51。描述符控制部分51将所通知的描述符的号码存储在内置寄存器中。

在步骤S33，描述符获取部分52从设置在存储器33中的描述符表46中获取所有与存储在描述符控制部分51的寄存器中的号码相对应的描述符。

在步骤S34，待机时间控制部分53将所保留的待机时间D初始化为零。

在步骤S35，描述符获取部分52从已从存储器33中获取的描述符中，获取记录开始地址等未被读取的一个描述符。在步骤S36，待机时间控制部分53待机等待所保留的待机时间D。因而将从步骤S37开始的以后的处理延迟待机时间D。在当前情况下，由于待机时间D＝0，因此处理立即进入步骤S37。

在步骤S37，描述符获取部分52将在通过步骤S35的处理而读取的描述符中描述的延迟时间“延迟”通知给待机时间控制部分53。待机时间控制部分53用通知的延迟时间“延迟”代替所保留的待机时间D。

在步骤S38，描述符获取部分52将在通过步骤S35的处理而读取的描述符中描述的记录开始地址“地址”和包长度“长度”，通知给DMA控制部分54。DMA控制部分54将所通知的记录开始地址“地址”和包长度“长度”通知给存储器控制器34，并请求执行DMA。响应于此，存储器控制器34通过DMA将从所通知的存储器33的记录开始地址“地址”开始的包长度“长度”的数据，传送给发送部分55。发送部分55将通过DMA传送的以包为单位的发送数据45，通过网络2发送给接收器3。

在步骤S39，描述符获取部分52进行关于以下的判断：在通过步骤S33的处理而获取的描述符中，是否仍有未通过步骤S35的处理而读取的描述符。如果判断出仍有未被读取的描述符，则处理返回到步骤S35，并重复随后的处理。注意，在从第二次开始的以后的步骤S36的处理中，由于在前一次的步骤S37的处理中已经用延迟时间“延迟”代替了待机时间D，因此实际上提供了待机时间。因而，从包括S36的步骤S35到S39的处理的重复间隔依赖于在描述符中描述的延迟时间“延迟”。

当在步骤S39判断出没有未被读取的描述符时，处理进入步骤S40。在步骤S40，DMA控制部分54通知中断控制部分56结束DMA。响应于该通知，中断控制部分56通知中断处理部分44结束DMA。在步骤S41，响应于该通知，中断处理部分44执行预定的中断处理(释放由发送数据45所占用的存储器3的空间的处理等)。注意，实际上，当响应于来自中断控制部分56的通知启动用于实现中断处理部分44的程序时，执行该预定的中断处理。以上完成了对发送器30的第二包发送处理的说明。

根据第二包发送处理，在步骤S33获取在步骤S31中设置的描述符，并基于该描述符设置待机时间D(步骤S37)。结果，从步骤S35到S39的处理的重复间隔，即读取所获取的描述符、基于所读取的描述符通过DMA传送包、以及通过网络2发送该包的处理的重复间隔，对应于在描述符中描述的延迟时间“延迟”所代替的延迟时间D。通过待机时间控制部分53控制延迟时间D。在此，待机时间控制部分53是作为硬件在网卡35上形成的电路。因此，可以以高精度控制从步骤S35到S39的处理的重复间隔。因而，可以实现发送数据的稳定的发送速率，以防止爆发性地发送发送数据，从而实现所谓的流量整形。

注意，由于在上述第一和第二包发送处理中的任一个中以包为单位写入描述符，因此本发明也可应用于包长度不固定的情况，即发送包括可变长度的包的发送数据的情况。

本领域的技术人员应该理解，根据设计要求和其它因素，可以进行各种修正、组合、子组合和改变，只要它们在所附权利要求书或其等同物的范围内即可。

Claims

1.一种信息处理器，其用于通过DMA即直接存储器存取以包为单位来读取记录在存储器中的数据，该信息处理器包括：

生成装置，用于生成包括位置信息和延迟时间的描述符，该位置信息表示该存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；

提取装置，用于获取由该生成装置生成的该描述符，并从所获取的描述符中提取该位置信息和该延迟时间；

DMA装置，用于基于所提取的位置信息，从该存储器中读取以包为单位的数据；以及

延迟装置，用于将该提取装置和该DMA装置中的至少一个的处理的第二次执行及以后的执行，延迟由该提取装置所提取的该延迟时间。

2.根据权利要求1所述的信息处理器，其特征在于：

通过软件来实现该生成装置；以及

通过硬件来实现该延迟装置。

3.根据权利要求1所述的信息处理器，其特征在于：

当通过该生成装置生成多个描述符时，该提取装置逐一获取由该生成装置生成的该描述符。

4.根据权利要求1所述的信息处理器，其特征在于：

当通过该生成装置生成多个描述符时，该提取装置集中获取由该生成装置生成的多个描述符，并逐一读取所获取的多个描述符。

5.一种用于信息处理器的信息处理方法，该信息处理器通过DMA即直接存储器存取以包为单位来读取记录在存储器中的数据，该信息处理方法包括以下步骤：

生成步骤，用于生成包括位置信息和延迟时间的描述符，该位置信息表示存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；

获取步骤，用于获取通过该生成步骤的处理而生成的该描述符；

提取步骤，用于从通过该获取步骤的处理而获取的该描述符中提取该延迟时间；

DMA步骤，用于从通过该获取步骤的处理而获取的描述符中提取该位置信息，并基于所提取的位置信息从该存储器中读取以包为单位的数据；以及

延迟步骤，用于将该获取步骤和该DMA步骤中的至少一个的处理的第二次执行及以后的执行，延迟通过该提取步骤的处理而提取的该延迟时间。