CN100392853C - 无孔隙金属互连结构及其形成方法 - Google Patents

无孔隙金属互连结构及其形成方法 Download PDF

Info

Publication number
CN100392853C
CN100392853C CNB2004100558141A CN200410055814A CN100392853C CN 100392853 C CN100392853 C CN 100392853C CN B2004100558141 A CNB2004100558141 A CN B2004100558141A CN 200410055814 A CN200410055814 A CN 200410055814A CN 100392853 C CN100392853 C CN 100392853C
Authority
CN
China
Prior art keywords
layer
metal interconnection
groove
interconnection layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100558141A
Other languages
English (en)
Other versions
CN1581476A (zh
Inventor
安正勋
李孝钟
李京泰
李敬雨
李守根
徐锋锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1581476A publication Critical patent/CN1581476A/zh
Application granted granted Critical
Publication of CN100392853C publication Critical patent/CN100392853C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属互连结构包括设置在第一层间电介质层中的下部金属互连层。在第一层间电介质层和下部金属层图形上设置暴露出下部金属层图形的一部分表面的具有通路接触孔的金属间电介质层。在金属间电介质层上形成暴露出通路接触孔的具有沟槽的第二层间电介质层。在通路接触的纵向表面和第二下部金属互连层图形的露出表面上形成阻挡金属层。在阻挡金属层上设置第一上部金属互连层图形，从而填充通路接触孔和一部分沟槽。在第一金属互连层图形上设置空隙扩散阻挡层，以及在空隙扩散阻挡层上设置第二上部金属互连层图形以完全填充沟槽。

Description

无孔隙金属互连结构及其形成方法
技术领域
本发明涉及一种金属互连结构及其形成方法，更具体地，涉及一种在通孔接触中防止形成孔隙的金属互连结构及其形成方法。
背景技术
为了得到高速半导体器件，已比铝更显著地使用铜来作为互连材料。由于铝具有2.74μΩ·cm的电阻率，而铜的电阻率为1.72μΩ·cm，所以利用铜互连的半导体器件具有比有铝互连的半导体器件高的性能。此外，由于在低温下能形成铜互连，所以铜互连能用在具有低介电常数的金属间电介质层中，从而显著降低RC延迟。然而，因为蚀刻铜比蚀刻铝更难，所以形成铜互连图形比形成铝互连图形更难。可是，通过使用金属镶嵌工艺(damascene process)已基本解决了该问题。
要使用金属镶嵌工艺来形成铜互连，在下部铜互连层上依序形成金属间电介质层图形和层间电介质层图形。金属间电介质层图形具有暴露一部分下部铜互连层的通路接触孔，以及层间电介质层图形具有暴露通路接触孔的沟槽。在这种状态下，形成阻挡金属层，以及随后形成铜互连层以完全填充沟槽和通路接触孔。在进行平面化工艺之后，完成上部铜互连层。
然而，在用于形成铜互连的金属镶嵌工艺中，由于热应力和晶体生长引起的收缩，使在铜互连中产生应力。当上部铜互连层的宽度狭窄时，也就是，当上部铜互连层内几乎没有空位时，这种应力不可能成为严重的问题。可是，当上部铜互连层的宽度很大时，也就是，当在上部铜互连层内存在很多空位时，由于应力梯度在通路接触孔中形成空隙或空位。通过扩散贯穿晶体的界面在上部金属层内聚集空位。当在上部铜金属互连内存在空隙时，互连不连贯，从而降低半导体器件的可靠性。
因此，最好提供一种避免空隙形成的金属互连结构。还最好提供一种使用金属镶嵌工艺形成避免在通孔中形成空隙的金属互连结构的方法。
发明内容
根据本发明的一个方案，一种金属互连结构，包括：设置在第一层间电介质层中的下部金属互连层图形；在第一层间电介质层和下部金属互连层图形上的金属间电介质层，金属间电介质层具有暴露出下部金属互连层图形的一部分上表面的通路接触孔；在金属间电介质层上的第二层间电介质层，第二层间电介质层具有暴露出一部分通路接触孔的沟槽；在通路接触孔的露出的侧表面和下部金属互连层图形的露出部分上表面上的阻挡金属层；在阻挡金属层上具有第一厚度的第一上部金属互连层图形，第一上部金属互连层图形完全填充通路接触孔并且部分填充第二沟槽；在第一上部金属互连层图形上的空隙扩散阻挡层；以及在空隙扩散阻挡层上完全填充沟槽的第二上部金属互连层图形。
有利地，下部金属互连层图形、第一上部金属互连层图形和第二上部金属互连层图形含有铜。
有利地，金属间电介质层是具有小于3的介电常数的低介电常数材料层。
有利地，阻挡金属层由从钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一种材料层形成。
有利地，空隙扩散阻挡层由从钽层、钛层和铝层构成的组中选择的至少一种材料层形成。
有利地，第二上部金属互连层图形至少比第一上部金属互连层图形的倍五厚。
根据本发明的另一个方案，一种金属互连结构，包括：设置在第一层间电介质层中其之间具有一定距离的第一下部金属互连层图形和第二下部金属互连层图形；在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上的金属间电介质层，金属间电介质层具有第一通路接触孔和第二通路接触孔，第一通路接触孔暴露出第一下部金属互连层图形的一部分表面，第二通路接触孔暴露出第二下部金属互连层图形的一部分表面；在金属间电介质层上的第二层间电介质层，第二层间电介质层具有第一沟槽和第二沟槽，第一沟槽暴露出第一通路接触孔，第二沟槽暴露出第二通路接触孔并且具有比第一沟槽大的宽度；在第一沟槽和第一通路接触孔的内表面上以及在第一下部金属互连层图形的露出表面上的第一阻挡金属层；在第一阻挡金属层上的第一上部金属互连图形，第一上部金属互连图形填充第一沟槽和第一通路接触孔；在第二沟槽和第二通路接触孔的内表面上以及在第二下部金属互连层图形的露出表面上的第二阻挡金属层；在第二阻挡金属层上并且其中具有第三沟槽的第二上部金属互连层图形，第二上部金属互连层图形填充第二通路接触孔和一部分第二沟槽；在第二上部金属互连层图形上的空隙扩散阻挡层；以及在空隙扩散阻挡层上的第三上部金属互连层图形，第三上部金属互连层图形填充第三沟槽。
根据本发明的又一个方案，一种金属互连结构，包括：设置在第一层间电介质层中的下部金属互连层图形；在第一层间电介质层和下部金属互连层图形上的金属间电介质层，金属间电介质层具有暴露出一部分下部金属互连层图形的通路接触孔；形成在通路接触孔的露出表面和下部金属互连层图形的露出部分上的阻挡金属层；填充通路接触孔并且设置在阻挡金属层上的通路接触；具有暴露出一部分金属间电介质层和通路接触的上表面的沟槽、并且设置在金属间电介质层和通路接触上第二层间电介质层；填充通路接触和第二层间电介质层的一部分沟槽的具有第一厚度的第一上部金属互连层图形；在第一上部金属互连层图形上的空隙扩散阻挡层；以及完全填充沟槽并且设置在空隙扩散阻挡层上的具有第二厚度的第二上部金属互连层图形。
有利地，第二上部金属互连层图形的厚度至少比第一上部金属互连层图形的厚度大五倍。
根据本发明的再一个方案，一种金属互连结构，包括：设置在第一层间电介质层中其之间具有一定距离的第一下部金属互连层图形和第二下部金属互连层图形；在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上的金属间电介质层，金属间电介质层具有暴露出一部分第一下部金属互连层图形的第一通路接触孔和暴露出一部分第二下部金属互连层图形的第二通路接触孔；分别在第一通路接触孔和第二通路接触孔中的第一阻挡金属层和第二阻挡金属层；分别填充第一通路接触孔和第二通路接触孔、并且设置在第一阻挡金属层和第二阻挡金属层上的第一通路接触和第二通路接触；设置在金属间电介质层上并且具有第一沟槽和第二沟槽的第二层间电介质层，第一沟槽暴露出第一通路接触的上表面，第二沟槽暴露出第二通路接触的上表面，填充第一沟槽的第一上部金属互连层图形，通过填充一部分第二沟槽在第二沟槽中形成第三沟槽的第二上部金属互连层图形；在第二上部金属互连层图形上的空隙扩散阻挡层；以及填充第三沟槽并且设置在空隙扩散阻挡层上的第三上部金属互连层图形。
根据本发明的另一个方案，一种形成金属互连结构的方法，包括：在第一层间电介质层中形成彼此之间具有一定距离的第一下部金属互连层图形和第二下部金属互连层图形；在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上形成金属间电介质层；在金属间电介质层上形成第二层间电介质层；通过蚀刻部分第二层间电介质层形成暴露出部分金属间电介质层的第一沟槽和第二沟槽；通过蚀刻由第一沟槽和第二沟槽暴露出的部分金属间电介质层，在第一沟槽中形成暴露出一部分第一下部金属互连层图形的第一接触孔，以及形成暴露出一部分第二下部金属互连层图形的第二接触孔；在第一沟槽、第二沟槽、第一接触孔和第二接触孔的内表面上以及在第一下部金属互连层图形和第二下部金属互连层图形的露出表面上形成阻挡金属电介质层；在阻挡金属层上形成第一上部金属互连层，从而填充第一接触孔、第二接触孔和第一沟槽、以及部分填充第二沟槽，从而形成第三沟槽；在具有第三沟槽的一部分第一上部金属互连层上形成空隙扩散阻挡层；在空隙扩散阻挡层上形成第二上部金属互连层，由此填充第三沟槽；以及通过除去部分第一上部金属互连层、空隙扩散阻挡层和第二上部金属互连层，把第一沟槽中的第一上部金属互连层与在第二沟槽中的第一上部金属互连层和在第三沟槽中的第二上部金属互连层分开。
有利地，金属间电介质层由具有小于3的介电常数的低介电常数材料形成。
有利地，第一沟槽比第二沟槽窄。
有利地，阻挡金属层由从钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一种金属层形成。
有利地，用电镀法形成第一上部金属互连层。
有利地，空隙扩散阻挡层由从钽层、钛层和铝层构成的组中选择的至少一种材料层形成。
有利地，利用PVD、CVD或ALD形成空隙扩散阻挡层。
有利地，用CMP工艺除去部分第一上部金属互连层、空隙扩散阻挡层和第二上部金属互连层。
有利地，第一上部金属互连层和第二上部金属互连层含有铜。
根据本发明的再一个方案，一种形成金属互连结构的方法，包括：在第一层间电介质层中形成其之间具有一定距离的第一下部金属互连层图形和第二下部金属互连层图形；在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上形成金属间电介质层；通过除去一部分金属间电介质，形成分别暴露出第一下部金属互连层图形和第二下部金属互连层图形的第一接触孔和第二接触孔；在金属间电介质层、第一下部金属互连层图形和第二下部金属互连层图形的露出表面上形成阻挡金属层；在阻挡金属层上形成金属层，从而填充第一接触孔和第二接触孔，通过平面化把金属层分成第一接触孔中的第一通路接触和第二接触孔中的第二通路接触；在金属间电介质层、第一通路接触和第二通路接触上形成第二层间电介质层；通过除去部分第二层间电介质层，形成分别暴露出第一通路接触和第二通路接触的部分上表面的第一沟槽和第二沟槽；形成完全填充第一沟槽并且填充一部分第二沟槽的第一上部金属互连层上，由此在其中形成第三沟槽；在含有第三沟槽的第一上部金属互连层上形成空隙扩散阻挡层，在空隙扩散阻挡层上形成第二上部金属互连层，填充第三沟槽；以及通过平面化，把第一沟槽中的第一上部金属互连层与在第二沟槽中的第一上部金属互连层和在第三沟槽中的第二上部金属互连层分开。
附图说明
图1是金属互连结构的第一实施例的截面图；
图2是金属互连结构的第二实施例的截面图；
图3至图6是用于说明根据第一实施例形成金属互连结构的方法的截面图；以及
图7至图9是用于说明根据第二实施例形成金属互连结构的方法的截面图。
具体实施方式
图1是金属互连结构的第一实施例的截面图。
参考图1，在第一层间电介质层106中设置其之间具有一定距离的第一下部金属互连层图形108a和第二下部金属互连层图形108b。在图1中，第一下部金属互连层图形108a和第二下部金属互连层图形108b是分开的。然而，在其它地方它们可以是连接的。而且，第一下部金属互连层图形108a和第二下部金属互连层图形108b与半导体衬底102通过***在其之间的电介质层104是分隔开的，但通常，第一和第二下部金属互连层图形108a和108b通过通孔接触连接到衬底102中的预定区域，例如有源区。第一和第二下部金属互连层图形108a和108b可以是铜层图形。
金属间电介质层112设置在第一层间电介质层106、第一下部金属互连层图形108a和第二下部金属互连层图形108b上。金属间电介质层112是具有小于3的介电常数的低介电常数材料层，从而降低RC延迟。金属间电介质层112具有第一通路接触孔120a和第二通路接触孔120b。第一通路接触孔120a贯穿金属间电介质层112暴露出一部分第一下部金属互连层图形108a。第二通路接触孔120b贯穿金属间电介质层112暴露出第二下部金属互连层图形108b。第一蚀刻终止层110设置在金属间电介质层112下面，并且当用于形成第一通路接触孔120a和第二通路接触孔120b进行蚀刻时来限制蚀刻。
第二层间电介质层116设置在金属间电介质层112上。第二层间电介质层116具有第一沟槽118a和第二沟槽118b。第一沟槽118a贯穿第二层间电介质层116完全暴露出第一通路接触孔120a。第一沟槽118a的宽度或横截面积大于第一通路接触孔120a的宽度或横截面积。第二沟槽118b贯穿第二层间电介质层116完全暴露出第二通路接触孔120b。第二沟槽118b的宽度或横截面积大于第二通路接触孔120b的宽度或横截面积。第二沟槽118b的宽度或横截面积大于第一沟槽118a的宽度或横截面积，下文将介绍该原因。第二蚀刻终止层114设置在第二层间电介质层116下面。第二蚀刻终止层114是当用于形成第一沟槽118a和第二沟槽118b进行蚀刻时来限制蚀刻的层。
第一阻挡金属层122a设置在第一通路接触孔120a、第一沟槽118a和第一下部金属互连层图形108a的露出表面上。当用第一上部金属互连层图形124a填充第一通路接触孔120a时，第一阻挡金属层122a保护金属间电介质层112不受金属成分的渗透。第一阻挡金属层122a还具有除上述优势以外的其它未公开的优势。有利地，第一阻挡金属层122a是含有从由钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一金属层的单层或多层。
第一上部金属互连层图形124a设置在第一阻挡金属层122a上。第一上部金属互连层图形124a完全填充第一通路接触孔120a和第一沟槽118a。第一上部金属互连层图形124a可以是铜层图形。
第二阻挡金属层122b设置在第二通路接触孔120b、第二沟槽118b和第二下部金属互连层图形108b的露出表面上。第二阻挡金属层122b提供与第一阻挡金属层122a一样的优势。有利地，当用第二上部金属互连层图形124b填充第二通路接触孔120b时，第二阻挡金属层122b保护金属间电介质层112不受金属成分的渗透。第二阻挡金属层122b还具有除上述优势以外的其它未公开的优势。第二阻挡金属层122b还是含有从由钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一金属层的单层或多层。
第二上部金属互连层图形124b设置在第二阻挡金属层122b上。第二上部金属互连层图形124b可以是铜层图形。第二上部金属互连层图形124b完全填充第二通路接触孔120b，而部分填充第二沟槽118b。结果，通过第二沟槽118b中的第二上部金属互连层图形124b形成第三沟槽126。第三沟槽126必然具有比第二沟槽118b窄的宽度和横截面积。在第二上部金属互连层图形层124b上的第三沟槽126中形成空隙扩散阻挡层128。填充第三沟槽126的第三上部金属互连层图形130b设置在空隙扩散阻挡层128上。第三上部金属互连层图形130b可以是与第二上部金属互连层图形124b一样的铜层图形。尽管图1中未示出，但有利地，第三上部金属互连层图形130b至少比第二上部金属互连层图形124b厚五倍。优选地，第二上部金属互连层图形124b大约为1,000
Figure C20041005581400131
厚，而第三上部金属互连层图形130b大约为7,000
Figure C20041005581400132
厚。空隙扩散阻挡层128阻止第三上部金属互连层图形130b中的空隙扩散到第二通路接触孔120b。有利地，空隙扩散阻挡层128是含有从由钽层、钛层和铝层构成的组中选择的至少一金属层的单层或多层。
通过使用双金属镶嵌工艺可以形成金属互连结构。已介绍当形成具有很大宽度或横截面积的上部金属互连层图形时，上部金属互连图形内的空隙能转移进入通路接触孔中并且由于应力梯度在通路接触孔中形成很大的空隙。然而，在图1的金属互连结构中，第一上部金属互连层图形124a具有相对窄的宽度或横截面积。因此，尽管存在一些空隙的第一上部金属互连层图形124a中的空隙密度没有高到能够转移进入第一通路接触孔120a中。然而，与第一上部金属互连层图形124a相比，第二和第三上部金属互连层图形124b和130具有相对很大的宽度或横截面积，由于第二和第三上部金属互连层图形124b和130的高空隙密度，因此第二和第三上部金属互连层图形124b和130中的空隙能扩散金属第二通路接触孔120b中。
在图1的金属互连结构中，因为第一通路接触孔120a相对窄的宽度或横截面积，即，低空隙密度区域，如图1所示，即使没有空隙扩散阻挡层，空隙也不出现在第一通路接触孔120a中。在图1中，在具有相对很大宽度或横截面积的那部分金属互连结构中，即高空隙密度区域，由于设置在第二上部金属互连层图形124b和第三上部金属互连层图形互连层图形130b之间的空隙扩散阻挡层128，也不会出现空隙。空隙扩散阻挡层128阻碍存在于第三上部金属互连层图形130b中的空隙扩散进入第二通路接触孔120b。
图2是金属互连结构的第二实施例的截面图。图2中所描绘的互连结构不同于图1中所描绘的互连结构，图1中的金属互连结构用双金属镶嵌工艺来形成，而图2中的互连结构用单金属镶嵌工艺来形成。
参考图2，在第一层间电介质层206中设置其之间具有一定距离的第一下部金属互连层图形208a和第二下部金属互连层图形208b。在图2中，第一下部金属互连层图形208a和第二下部金属互连层图形208b是分开的。然而，在其它地方它们可以是连接的。而且，第一下部金属互连层图形208a和第二下部金属互连层图形208b与半导体衬底202通过***在其之间的电介质层204是分隔开的，但通常，第一和第二下部金属互连层图形208a和208b通过通孔接触连接到衬底202中的预定区域，例如有源区。第一和第二下部金属互连层图形208a和208b可以是铜层图形。
金属间电介质层212设置在第一层间电介质层206、第一下部金属互连层图形208a和第二下部金属互连层图形208b上。金属间电介质层212是具有小于3的介电常数的低介电常数材料层。金属间电介质层212具有第一通路接触孔214a和第二通路接触孔214b。第一通路接触孔214a贯穿金属间电介质层212暴露出一部分第一下部金属互连层图形208a。第二通路接触孔214b贯穿金属间电介质层212暴露出第二下部金属互连层图形208b。第一蚀刻终止层210设置在金属间电介质层212下面，并且当进行蚀刻第一通路接触孔214a和第二通路接触孔214b时来限制蚀刻。
第一阻挡金属层216a设置在第一通路接触孔214a和第一下部金属互连层图形208a的露出表面上。有利地，第一阻挡金属层216a是含有从由钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一金属层的单层或多层。第一通路接触218a形成在第一阻挡金属层216a上。由导电材料层形成的第一通路接触218a连接上部和下部金属互连，并且完全填充第一通路接触孔214a。第二阻挡金属层216b设置在第二通路接触孔214b和第二下部金属互连层图形208b的露出表面上。有利地，第二阻挡金属层216b是含有从由钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一金属层的单层或多层。第二通路接触218b形成在第二阻挡金属层216b上。由导电材料层形成的第二通路接触218b连接上部和下部金属互连，并且完全填充第一通路接触孔214b。
第二层间电介质层222设置在金属间电介质层212上。第二层间电介质层222具有第一沟槽224a和第二沟槽224b。第一沟槽224a贯穿第二层间电介质层222暴露出第一通路接触218a和一部分金属间电介质层212的上表面。第二沟槽224b贯穿第二层间电介质层222暴露出第二通路接触218b和一部分金属间电介质层212的上表面。第二沟槽224b具有大于第一沟槽224a的宽度或横截面积。因此，两沟槽224a和224b的空隙密度不同。第二蚀刻终止层220设置在第二层间电介质层222下面，并且当进行用于形成第一沟槽224a和第二沟槽224b的蚀刻时来限制蚀刻。
第一上部金属互连层图形226a设置在第一沟槽224a中。第一上部金属互连层图形226a的下表面接触第一通路接触218a的上表面。第一上部金属互连层图形226a可以是铜层图形。依序在第二沟槽224b中设置第二上部金属互连层图形226b、空隙扩散阻挡层230和第三上部金属互连层图形232b。第二上部金属互连层图形226b可以是铜层图形。第二上部金属互连层图形226b的下表面接触第二路接触218b的上表面，并且部分填充第二沟槽224b。结果，通过第二上部金属互连层图形226b在第二沟槽中形成第三沟槽228。第三沟槽228必然具有比第二沟槽224b窄的宽度和横截面积。在第二上部金属互连层图形层226b上的第三沟槽228中形成空隙扩散阻挡层230，并且第三上部金属互连层图形232b形成在空隙扩散阻挡层230上并完全填充第三沟槽228。第三上部金属互连层图形232b可以是与第二上部金属互连层图形226b一样的铜层图形。尽管图2中未示出，但有利地，第三上部金属互连层图形232b的厚度至少比第二上部金属互连层图形226b的厚度大五倍。优选地，第二上部金属互连层图形226b大约为1,000厚，而第三上部金属互连层图形232b大约为7,000
Figure C20041005581400162
厚。如上面所说明地，空隙扩散阻挡层230阻止第三上部金属互连层图形232b中的空隙扩散到第二通路接触218b。有利地，空隙扩散阻挡层230是含有从由钽层、钛层和铝层构成的组中选择的至少一金属层的单层或多层。
图3至图6是用于说明使用双金属镶嵌工艺形成金属互连结构的方法的第一实施例的截面图。
参考图3，在第一层间电介质层106中形成其之间具有一定距离的第一下部金属互连层图形108a和第二下部金属互连层图形108b。在图3中，第一下部金属互连层图形108a和第二下部金属互连层图形108b与半导体衬底102通过***在其之间的电介质层104是分隔开的，但通常，第一和第二下部金属互连层图形108a和108b通过通路接触电连接到衬底102中的预定区域，例如有源区。而且，在第一和第二下部金属互连层图形108a和108b与半导体衬底102之间可以设置多个不同的层。第一和第二下部金属互连层图形108a和108b可以由铜层图形形成。
参考图4，具有第一通路接触孔120a和第二通路接触孔120b的金属间电介质层112形成在第一下部金属互连层图形108a、第二下部金属互连层图形108b和第一层间电介质层106上。具有第一沟槽118a和第二沟槽118b的第二层间电介质层116形成在金属间电介质层112上。为了该目的，依序在第一层间电介质层106上形成第一蚀刻终止层110、金属间电介质层112、第二蚀刻终止层114和第二层间电介质层116。然后，在第二层间电介质层116上形成第一掩模层图形(未示出)。第一掩模层图形暴露出要形成第一沟槽118a和第二沟槽118b的那部分第二层间电介质层116。接着，使用第一掩模层图形作为蚀刻掩模蚀刻第二层间电介质层116的露出部分。持续蚀刻工艺直到暴露出第二蚀刻终止层114的部分上表面。从而，形成具有相对窄宽度的第一沟槽118a和具有相对宽的宽度的第二沟槽118b。除去第一掩模层图形和露出的第二蚀刻终止层114，由此暴露出金属间电介质层112的部分上表面。如果必要的话，在除去第二蚀刻终止层114之后可以除去第一掩模层图形。接着，在最终产品的表面上形成第二掩模层图形(未示出)。第二掩模层图形暴露出要形成第一通路接触孔120a和第二通路接触孔120b的那部分金属间电介质层112。然后使用第二掩模层图形作为蚀刻掩模蚀刻金属间电介质层112的露出部分。持续蚀刻工艺直到暴露出一部分第一蚀刻终止层110。从而，在第一沟槽118a和第二沟槽118b中分别形成第一通路接触孔120a和第二通路接触孔120b。除去第二掩模层图形和第一蚀刻终止层110的露出部分，由此暴露出第一金属互连层108a和第二金属互连层108b的每一个的一部分。如果必要的话，在除去第一蚀刻终止层110之后可以除去第二掩模层图形。
参考图5，在最终产品的全部表面上形成阻挡金属层122。有利地，阻挡金属层122是含有从由钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一金属层的单层或多层。
接着使用电镀法形成第一上部金属互连层124。也就是，在最终产品的表面上形成金属籽晶层后，由于用作阴极的金属籽晶层和电镀溶液之间的化学反应，使来自电镀溶液中的金属离子淀积在金属籽晶层上。用第一上部金属互连层124完全填充第一通路接触孔120a和第二通路接触孔120b。由于第一沟槽118a具有相对小的宽度或横截面积，所以用第一上部金属互连层124还完全填充第一沟槽118a。然而，用第一上部金属互连层124不能完全填充具有相对很大宽度或横截面积的第二沟槽118b，并因此在第二沟槽118b中形成第三沟槽126。
参考图6，在第一上部金属互连层图形层124上先后形成空隙扩散阻挡层128和第二上部金属互连层130。空隙扩散阻挡层128阻止第二上部金属互连层130中的空隙通过第一上部金属互连层124扩散到第二通路接触孔120b中。有利地，空隙扩散阻挡层128由从钽层、钛层和铝层构成的组中选择的至少一材料层形成。铝层特别有效用于防止在晶体结构中隔离的空隙扩散。有利地，用物理汽相淀积(PVD)、化学汽相淀积(CVD)或原子层淀积(ALD)来形成空隙扩散阻挡层128。在形成空隙扩散阻挡层128和第二上部金属互连层130之后进行平面化工艺。用化学机械抛光(CMP)完全除去图6中虚线A上方的层。然后，如图1中所描绘地，把第一上部金属互连层124分成第一上部金属互连层图形124a和第二上部金属互连层图形124b，第一上部金属互连层图形124a设置在第一通路接触孔120a和第一沟槽118a中，第二上部金属互连层图形124b设置在第二通路接触孔120b和第二沟槽118b中。第二上部金属互连层130依然作为第三沟槽126中的第三上部金属互连层图形130b。
图7至图9是用于说明使用单金属镶嵌工艺形成金属互连的方法的第二实施例的截面图。
参考图7，在层间电介质层206中形成其之间具有一定距离的第一下部金属互连层图形208a和第二下部金属互连层图形208b。在本实施例中，第一和第二下部金属互连层图形208a和208b电连接到衬底202中的预定区域，例如有源区。而且，在第一和第二下部金属互连层图形208a和208b与半导体衬底202之间可以形成除电介质层204以外的许多层。第一和第二下部金属互连层图形208a和208b可以由铜层图形形成。
接着，在第一层间电介质层206、第一下部金属互连层图形208a和第二下部金属互连层图形208b上依序形成第一蚀刻终止层210和金属间电介质层212。使用预定的蚀刻掩模图形蚀刻部分金属间电介质层212。持续蚀刻工艺直到暴露出第一蚀刻终止层210的部分表面。当除去第一蚀刻终止层210时，形成暴露出一部分第一下部金属互连层图形208a的第一通路接触孔214a和暴露出一部分第二下部金属互连层图形208b的第二通路接触孔214b。接着，在最终表面上形成阻挡金属层，并且在阻挡金属层上形成填充第一通路接触孔214a和第二通路接触孔214b的用于接触孔的金属层。有利地，阻挡金属层由从钽层、氮化钽层、钛层和氮化钛层构成的组中选择的材料层形成。通过进行第一平面化工艺暴露出金属间电介质层212的表面。然后，把阻挡金属层分成第一通路接触孔214a中的第一阻挡金属层216a和第二通路接触孔214b中的第二阻挡金属层216b。用于接触孔的金属层还分成第一通路接触孔214a中的第一通路接触218a和第二通路接触孔214b中的第二通路接触218b。
参考图8，在金属间电介质层212上依序形成第二蚀刻终止层220和第二层间电介质222。使用预定的蚀刻掩模图形蚀刻部分第二层间电介质层222。持续蚀刻工艺直到暴露出第二蚀刻终止层220的部分上表面。通过除去第二蚀刻终止层220的露出部分，形成完全露出第一通路接触218a的上表面的第一沟槽224a和完全露出第二通路接触218b的上表面的第二沟槽224b。第一沟槽224a的宽度或横截面积小于第二沟槽224b的宽度或横截面积。在最终产品的全部表面上形成第一上部金属互连层226。使用电镀法形成第一上部金属互连层226。也就是，在最终产品的表面上形成金属籽晶层之后，由于用作阴极的金属籽晶层和电镀溶液之间的化学反应，使来自电镀溶液中的金属离子淀积在金属籽晶层上。由于第一沟槽224a具有相对小的宽度或横截面积，所以用第一上部金属互连层226完全填充第一沟槽224a。然而，用第一上部金属互连层226不能完全填充具有相对很大宽度或横截面积的第二沟槽224b，并因此在第二沟槽224b中形成第三沟槽228
参考图9，在第一上部金属互连层图形层226上先后形成空隙扩散阻挡层230和第二上部金属互连层232。空隙扩散阻挡层230阻止第二上部金属互连层232中的空隙通过第一上部金属互连层226扩散到第二通路接触218b中。有利地，空隙扩散阻挡层230由从钽层、钛层和铝层构成的组中选择的至少一种材料层形成。铝层特别有效用于防止在晶体结构中隔离的空隙扩散。有利地，用PVD、CVD或ALD来形成空隙扩散阻挡层230。在形成空隙扩散阻挡层230和第二上部金属互连层232之后进行平面化工艺。用CMP工艺完全除去虚线A-A上方的层。然后，如图2中所描绘地，把第一上部金属互连层226分成填充第一沟槽224a中的第一上部金属互连层图形226a和设置在第二沟槽224b中的第二上部金属互连层图形226b。第二上部金属互连层232依然作为第三沟槽228中的第三上部金属互连层图形232。
如上所述，金属互连结构和形成金属互连的方法防止由应力梯度产生的空隙从上部金属互连层图形中扩散进入形成在上部金属互连层图形下面的通路接触中，从而提高了半导体器件的可靠性。
当参考其示范性实施例具体示出并介绍本发明时，本领域的普通技术人员应当明白，在不脱离附加权利要求所限定的本发明的精神和范围内情况下，在形式和细节上可以做出各种变化。
本申请要求根据35U.S.C.§119于2003年8月4日申请的韩国专利申请No.2003-53890中的优先权，这里引入其全部公开内容作为参考。

Claims (20)

1.一种金属互连结构，包括：
设置在第一层间电介质层中的下部金属互连层图形；
在第一层间电介质层和下部金属互连层图形上的金属间电介质层，金属间电介质层具有暴露出下部金属互连层图形的一部分上表面的通路接触孔；
在金属间电介质层上的第二层间电介质层，第二层间电介质层具有暴露出一部分通路接触孔的沟槽；
在通路接触孔的露出的侧表面和下部金属互连层图形的部分露出上表面上的阻挡金属层；
在阻挡金属层上具有第一厚度的第一上部金属互连层图形，第一上部金属互连层图形完全填充通路接触孔并且部分填充第二沟槽；
在第一上部金属互连层图形上的空隙扩散阻挡层；以及
在空隙扩散阻挡层上完全填充沟槽的第二上部金属互连层图形。
2.根据权利要求1的金属互连结构，其中下部金属互连层图形、第一上部金属互连层图形和第二上部金属互连层图形含有铜。
3.根据权利要求1的金属互连结构，其中金属间电介质层是具有小于3的介电常数的低介电常数材料层。
4.根据权利要求1的金属互连结构，其中阻挡金属层由从钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一种材料层形成。
5.根据权利要求1的金属互连结构，其中所述空隙扩散阻挡层包括从钽层、钛层和铝层构成的组中选择的至少一种材料层。
6.根据权利要求1的金属互连结构，其中第二上部金属互连层图形至少是第一上部金属互连层图形的五倍厚。
7.一种金属互连结构，包括：
设置在第一层间电介质层中的第一下部金属互连层图形和第二下部金属互连层图形，其间具有一定距离；
在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上的金属间电介质层，金属间电介质层具有第一通路接触孔和第二通路接触孔，第一通路接触孔暴露出第一下部金属互连层图形的一部分表面，第二通路接触孔暴露出第二下部金属互连层图形的一部分表面；
在金属间电介质层上的第二层间电介质层，第二层间电介质层具有第一沟槽和第二沟槽，第一沟槽暴露出第一通路接触孔，第二沟槽暴露出第二通路接触孔并且具有比第一沟槽大的宽度；
在第一沟槽和第一通路接触孔的内表面上以及在第一下部金属互连层图形的部分露出表面上的第一阻挡金属层；
在第一阻挡金属层上的第一上部金属互连图形，第一上部金属互连图形填充第一沟槽和第一通路接触孔；
在第二沟槽和第二通路接触孔的内表面上以及在第二下部金属互连层图形的部分露出表面上的第二阻挡金属层；
在第二阻挡金属层上并且其中具有第三沟槽的第二上部金属互连层图形，第二上部金属互连层图形填充第二通路接触孔和一部分第二沟槽；
在第二上部金属互连层图形上的空隙扩散阻挡层；以及
在空隙扩散阻挡层上的第三上部金属互连层图形，第三上部金属互连层图形填充第三沟槽。
8.一种金属互连结构，包括：
设置在第一层间电介质层中的下部金属互连层图形；
在第一层间电介质层和下部金属互连层图形上的金属间电介质层，金属间电介质层具有暴露出一部分下部金属互连层图形的通路接触孔；
形成在通路接触孔的露出表面和下部金属互连层图形的露出部分上的阻挡金属层；
填充通路接触孔并且设置在阻挡金属层上的通路接触；
具有暴露出一部分金属间电介质层和通路接触的上表面的沟槽、并且设置在金属间电介质层和通路接触上的第二层间电介质层；
填充通路接触和第二层间电介质层的一部分沟槽的、具有第一厚度的第一上部金属互连层图形；
在第一上部金属互连层图形上的空隙扩散阻挡层；以及
完全填充沟槽并且设置在空隙扩散阻挡层上的、具有第二厚度的第二上部金属互连层图形。
9.根据权利要求8的金属互连结构，其中第二上部金属互连层图形的厚度至少比第一上部金属互连层图形的厚度大五倍。
10.一种金属互连结构，包括：
设置在第一层间电介质层中的第一下部金属互连层图形和第二下部金属互连层图形，其间具有一定距离；
在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上的金属间电介质层，金属间电介质层具有暴露出一部分第一下部金属互连层图形的第一通路接触孔和暴露出一部分第二下部金属互连层图形的第二通路接触孔；
分别在第一通路接触孔和第二通路接触孔中的第一阻挡金属层和第二阻挡金属层；
分别填充第一通路接触孔和第二通路接触孔、并且设置在第一阻挡金属层和第二阻挡金属层上的第一通路接触和第二通路接触；
设置在金属间电介质层上并且具有第一沟槽和第二沟槽的第二层间电介质层，第一沟槽暴露出第一通路接触的上表面，第二沟槽暴露出第二通路接触的上表面；
填充第一沟槽的第一上部金属互连层图形；
通过填充一部分第二沟槽在第二沟槽中形成第三沟槽的第二上部金属互连层图形；
在第二上部金属互连层图形上的空隙扩散阻挡层；以及
填充第三沟槽并且设置在空隙扩散阻挡层上的第三上部金属互连层图形。
11.一种形成金属互连结构的方法，包括：
在第一层间电介质层中形成彼此之间具有一定距离的第一下部金属互连层图形和第二下部金属互连层图形；
在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上形成金属间电介质层；
在金属间电介质层上形成第二层间电介质层；
通过蚀刻部分第二层间电介质层形成暴露出部分金属间电介质层的第一沟槽和第二沟槽；
通过蚀刻由第一沟槽和第二沟槽暴露出的部分金属间电介质层，在第一沟槽中形成暴露出部分第一下部金属互连层图形的第一接触孔，以及形成暴露出部分第二下部金属互连层图形的第二接触孔；
在第一沟槽、第二沟槽、第一接触孔和第二接触孔的内表面上以及在第一下部金属互连层图形和第二下部金属互连层图形的露出表面上形成阻挡金属电介质层；
在阻挡金属层上形成第一上部金属互连层，从而填充第一接触孔、第二接触孔和第一沟槽、以及部分填充第二沟槽，从而形成第三沟槽；
在具有第三沟槽的一部分第一上部金属互连层上形成空隙扩散阻挡层；
在空隙扩散阻挡层上形成第二上部金属互连层，由此填充第三沟槽；以及
通过除去部分第一上部金属互连层、空隙扩散阻挡层和第二上部金属互连层，把第一沟槽中的第一上部金属互连层与在第二沟槽中的第一上部金属互连层、在第三沟槽中的第二上部金属互连层分开。
12.根据权利要求11的方法，其中金属间电介质层由具有小于3的介电常数的低介电常数材料形成。
13.根据权利要求11的方法，其中第一沟槽比第二沟槽窄。
14.根据权利要求11的方法，其中阻挡金属层由从钽层、氮化钽层、钛层和氮化钛层构成的组中选择的至少一种金属层形成。
15.根据权利要求11的方法，其中用电镀法形成第一上部金属互连层。
16.根据权利要求11的方法，其中所述空隙扩散阻挡层由从钽层、钛层和铝层构成的组中选择的至少一种材料层形成。
17.根据权利要求11的方法，其中利用PVD、CVD或ALD形成空隙扩散阻挡层。
18.根据权利要求11的方法，其中用CMP工艺除去部分第一上部金属互连层、空隙扩散阻挡层和第二上部金属互连层。
19.根据权利要求11的方法，其中第一和第二上部金属互连层含有铜。
20.一种形成金属互连结构的方法，包括：
在第一层间电介质层中形成第一下部金属互连层图形和第二下部金属互连层图形，其间具有一定距离；
在第一层间电介质层、第一下部金属互连层图形和第二下部金属互连层图形上形成金属间电介质层；
通过除去一部分金属间电介质，形成分别暴露出第一下部金属互连层图形和第二下部金属互连层图形的第一接触孔和第二接触孔；
在金属间电介质层、第一下部金属互连层图形和第二下部金属互连层图形的露出表面上形成阻挡金属层；
在阻挡金属层上形成金属层，从而填充第一接触孔和第二接触孔；
通过平面化把金属层分成第一接触孔中的第一通路接触和第二接触孔中的第二通路接触；
在金属间电介质层、第一通路接触和第二通路接触上形成第二层间电介质层；
通过除去部分第二层间电介质层，形成分别暴露出第一通路接触和第二通路接触的部分上表面的第一沟槽和第二沟槽；
形成完全填充第一沟槽并且填充一部分第二沟槽的第一上部金属互连层上，由此在其中形成第三沟槽；
在含有第三沟槽的第一上部金属互连层上形成空隙扩散阻挡层；
在空隙扩散阻挡层上形成第二上部金属互连层，填充第三沟槽；以及
通过平面化，把第一沟槽中的第一上部金属互连层与在第二沟槽中的第一上部金属互连层和在第三沟槽中的第二上部金属互连层分开。
CNB2004100558141A 2003-08-04 2004-08-04 无孔隙金属互连结构及其形成方法 Expired - Lifetime CN100392853C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR53890/2003 2003-08-04
KR1020030053890A KR100555513B1 (ko) 2003-08-04 2003-08-04 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
KR53890/03 2003-08-04

Publications (2)

Publication Number Publication Date
CN1581476A CN1581476A (zh) 2005-02-16
CN100392853C true CN100392853C (zh) 2008-06-04

Family

ID=34114250

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100558141A Expired - Lifetime CN100392853C (zh) 2003-08-04 2004-08-04 无孔隙金属互连结构及其形成方法

Country Status (4)

Country Link
US (1) US6953745B2 (zh)
JP (1) JP4852234B2 (zh)
KR (1) KR100555513B1 (zh)
CN (1) CN100392853C (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229411B (en) * 2004-04-20 2005-03-11 Powerchip Semiconductor Corp Method of manufacturing a semiconductor device
US20060128147A1 (en) * 2004-12-09 2006-06-15 Honeywell International Inc. Method of fabricating electrically conducting vias in a silicon wafer
JP2007081130A (ja) * 2005-09-14 2007-03-29 Toshiba Corp 半導体装置の製造方法
KR100660325B1 (ko) * 2005-11-15 2006-12-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7514354B2 (en) 2005-12-30 2009-04-07 Samsung Electronics Co., Ltd Methods for forming damascene wiring structures having line and plug conductors formed from different materials
KR100928507B1 (ko) * 2007-12-03 2009-11-26 주식회사 동부하이텍 반도체 소자의 제조 방법
JP2009278000A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR101030663B1 (ko) * 2008-06-27 2011-04-20 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2010171170A (ja) * 2009-01-22 2010-08-05 Hitachi Cable Ltd 銅回路配線基板およびその製造方法
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
KR101300587B1 (ko) * 2009-12-09 2013-08-28 한국전자통신연구원 반도체 소자의 제조 방법
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
CN102196673B (zh) * 2010-03-05 2013-10-16 欣兴电子股份有限公司 线路结构的制作方法
KR101697573B1 (ko) 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
CN102420171A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 用于超厚顶层金属的双大马士革制造工艺
US9269612B2 (en) * 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US8710660B2 (en) 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
US9252110B2 (en) * 2014-01-17 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9824970B1 (en) * 2016-06-27 2017-11-21 Globalfoundries Inc. Methods that use at least a dual damascene process and, optionally, a single damascene process to form interconnects with hybrid metallization and the resulting structures
CN110137153B (zh) * 2018-02-09 2021-03-30 联华电子股份有限公司 半导体装置及其形成方法
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
US10734338B2 (en) * 2018-11-23 2020-08-04 Nanya Technology Corporation Bonding pad, semiconductor structure, and method of manufacturing semiconductor structure
KR102675935B1 (ko) * 2019-12-16 2024-06-18 삼성전자주식회사 반도체 소자
CN114126225A (zh) * 2020-08-31 2022-03-01 庆鼎精密电子（淮安）有限公司 电路基板的制造方法、电路板及其制造方法
US11488905B2 (en) * 2020-12-08 2022-11-01 Nanya Technology Corporation Semiconductor device structure with manganese-containing conductive plug and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232291A (zh) * 1998-04-06 1999-10-20 摩托罗拉公司 铜互连结构及其制作方法
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391933B2 (ja) * 1995-04-27 2003-03-31 沖電気工業株式会社 半導体素子とその製造方法
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
JP4044236B2 (ja) * 1999-03-11 2008-02-06 株式会社東芝 半導体装置の製造方法
JP3365495B2 (ja) * 1999-06-30 2003-01-14 日本電気株式会社 半導体装置およびその製造方法
JP2001110809A (ja) * 1999-10-04 2001-04-20 Toshiba Corp 半導体装置
JP2002050688A (ja) * 2000-08-03 2002-02-15 Seiko Epson Corp 半導体装置およびその製造方法
KR20020053610A (ko) 2000-12-27 2002-07-05 박종섭 반도체장치의 배선 및 배선연결부 제조방법
US6713874B1 (en) * 2001-03-27 2004-03-30 Advanced Micro Devices, Inc. Semiconductor devices with dual nature capping/arc layers on organic-doped silica glass inter-layer dielectrics
JP2003031574A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置およびその製造方法
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
JP2003218201A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003282703A (ja) * 2002-03-26 2003-10-03 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4272168B2 (ja) * 2003-03-28 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置及び半導体集積回路装置
JP2004311865A (ja) * 2003-04-10 2004-11-04 Renesas Technology Corp 配線構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232291A (zh) * 1998-04-06 1999-10-20 摩托罗拉公司 铜互连结构及其制作方法
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer

Also Published As

Publication number Publication date
US20050029010A1 (en) 2005-02-10
US6953745B2 (en) 2005-10-11
JP2005057277A (ja) 2005-03-03
KR100555513B1 (ko) 2006-03-03
JP4852234B2 (ja) 2012-01-11
CN1581476A (zh) 2005-02-16
KR20050015190A (ko) 2005-02-21

Similar Documents

Publication Publication Date Title
CN100392853C (zh) 无孔隙金属互连结构及其形成方法
CN100431098C (zh) 金属-绝缘体-金属电容器及互连结构
CN100407401C (zh) 半导体器件的制造方法及由此制造的半导体器件
US8951910B2 (en) Methods for fabricating and forming semiconductor device structures including damascene structures
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
US6800549B2 (en) Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer
KR100389174B1 (ko) 금속 캐패시터 및 이의 형성 방법
US7393777B2 (en) Sacrificial metal spacer damascene process
US7709905B2 (en) Dual damascene wiring and method
CN101490827B (zh) 互连结构及其制造方法
US7470609B2 (en) Semiconductor device and method for manufacturing the same
EP1202340A2 (en) Borderless contact on bit line stud with etch stop layer and manufacturing method thereof
US6811670B2 (en) Method for forming cathode contact areas for an electroplating process
CN113421851A (zh) 通孔
US6974770B2 (en) Self-aligned mask to reduce cell layout area
JP2006114724A (ja) 半導体装置及びその製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US6081032A (en) Dual damascene multi-level metallization and interconnection structure
KR100539221B1 (ko) 반도체장치의 전기적 배선 제조방법
US20040018754A1 (en) Conductive contact structure and process
JP2004356315A (ja) 半導体装置及びその製造方法
JP2000195951A (ja) 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법
KR20070055910A (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant