CN100388418C - 基板处理装置用部件及其制造方法 - Google Patents

Abstract

本发明提供一种可抑制微粒的产生、同时可以防止基板处理装置的运转率下降、并且可以容易制造的基板处理装置用部件的制造方法。通过对由烧结法或CVD法形成的碳化硅进行切削加工以成形为聚焦环(步骤S31)，将该成形的聚焦环暴露在作为不纯物质的由四氟化碳气体和氧气中的至少一种气体生成的等离子体中，将不纯物质导入聚焦环的表面附近存在的空孔状缺陷中(步骤S32)，将正电子射入导入了该不纯物质的聚焦环的表面附近，利用正电子湮没法检查聚焦环的表面附近的缺陷存在比(步骤S33)。

Description

基板处理装置用部件及其制造方法

技术领域

本发明涉及基板处理装置用部件及其制造方法，特别涉及在消耗环境下使用的基板处理装置用部件及其制造方法。

背景技术

通常，对作为基板的半导体晶片(以下，称为“晶片”)实施蚀刻处理的基板处理装置，具有收容晶片的收容室(以下，称为“腔室”)。在该基板处理装置中，向腔室内施加高频电力，由CF₄类气体等处理气体生成等离子体，利用该生成的等离子体对晶片表面实施蚀刻处理。

用于将等离子体的状态维持在期望状态的多种部件被配置在腔室内，作为这样的部件之一，已知有聚焦环。聚焦环为圆环状的部件，在腔室内被配置成包围圆盘形的晶片的周边。为了有效地将腔室内的等离子体引导给晶片，聚焦环必须具有与晶片相同的电特性，例如导电性。因此，现有的聚焦环由硅(Si)制成。

但是，由于硅被等离子体侵蚀，在腔室内，聚焦环在短时间内消耗变形。因为若聚焦环变形则晶片上的等离子体的状态会发生变化，所以，在使用由硅制成的聚焦环的情况下，必须在短时间内更换聚焦环。

因此，近年来，使用由已知的作为难以被等离子体侵蚀的材料碳化硅(SiC)制成的聚焦环。由于碳化硅有与晶片几乎相同的导电性、在等离子体气氛中不会发生金属污染，因此，适宜作为腔室内的部件。

作为碳化硅，已知有由烧结法形成的烧结碳化硅和由CVD法形成的CVD碳化硅，它们各自因等离子体产生的消耗量，相对于硅因等离子体产生的消耗量，前者减少约15％，后者减少约50％。

但是，由于已知烧结碳化硅易产生微粒，所以，有建议将由烧结碳化硅形成的聚焦环的表面使用难以产生微粒的CVD碳化硅覆膜(例如，参照专利文献1)。由此，可以抑制由聚焦环产生的微粒。

专利文献1：特开平10-135093号公报

发明内容

但是，CVD碳化硅可以通过向被配置在高温气氛中的石墨基材的周围导入材料气体，在该石墨基材的表面形成碳化硅的厚膜，切掉形成的该厚膜而得到。另外，由于切掉后的CVD碳化硅的表面粗糙，所以，为了防止因改善外观和表面圆滑化而产生的微粒飞散，对聚焦环实施研磨加工。因此，CVD碳化硅的聚焦环有制造困难的问题。

另外，虽然CVD碳化硅难以产生微粒，但是依然会产生一些微粒，特别是，在聚焦环更换后的初期的蚀刻处理，具体地说，在高频电力的施加时间达到120小时的时候，会产生大量的微粒。因此，使用CVD碳化硅聚焦环时，聚焦环更换后，为了使腔室内的环境气体稳定，需要长时间进行气候(seasoning)处理，还存在基板处理装置的运转率下降的问题。

本发明的目的在于提供抑制微粒的产生，同时可以防止基板处理装置的运转率下降，并且可以容易制造的基板处理装置用部件及其制造方法。

为了达到上述目的，本发明的第一方面所述的是配置在收容基板的基板处理装置的收容室内的基板处理装置用部件的制造方法，其特征在于，包括：缺陷存在比降低步骤，使上述基板处理装置用部件的表面附近存在的空孔状缺陷的存在比降低。

本发明的第二方面所述的基板处理装置用部件的制造方法，其特征在于：在本发明的第一方面所述的基板处理装置用部件的制造方法中，所述缺陷存在比降低步骤将不纯物质导入所述缺陷。

本发明的第三方面所述的基板处理装置用部件的制造方法，其特征在于：在本发明的第二方面所述的基板处理装置用部件的制造方法中，所述不纯物质由含氟气体、含碳气体及含氧气体中的至少一种气体生成的等离子体形成。

本发明的第四方面所述的基板处理装置用部件的制造方法，其特征在于：在本发明的第一方面所述的基板处理装置用部件的制造方法中，所述缺陷存在比降低步骤对所述基板处理装置用部件进行热处理。

本发明的第五方面所述的基板处理装置用部件的制造方法，其特征在于：在本发明的第四方面所述的基板处理装置用部件的制造方法中，所述缺陷存在比降低步骤在惰性气体的气氛中将所述基板处理装置用部件的温度设定为1200℃～1600℃。

本发明的第六方面所述的基板处理装置用部件的制造方法，其特征在于：在本发明的第一～第五方面中任一方面所述的基板处理装置用部件的制造方法中，其特征在于：具有通过正电子湮没法检查所述基板处理装置用部件的表面附近的检查步骤。

为了达到上述目的，本发明的第七方面所述的是配置在收容基板的基板处理装置的收容室内的基板处理装置用部件，其特征在于：表面附近存在的空孔状缺陷的存在比，比由CVD法形成的碳化硅的表面附近存在的空孔状缺陷的存在比低。

根据本发明的第一方面所述的基板处理装置用部件的制造方法，基板处理装置用部件的表面附近存在的空孔状缺陷的存在比降低。若空孔状缺陷的存在比降低，则初期的蚀刻处理过程中的微粒的产生率就会下降。因此，可抑制由基板处理装置用部件产生的微粒，同时，由于不需要长时间的气候处理，所以，可以防止基板处理装置的运转率下降。另外，不需要以防止微粒飞散为目的的研磨加工，而且，即使在使用由制造比较容易的烧结法形成的碳化硅的情况下，因为可以降低初期的蚀刻处理中的微粒产生率，因此，可以容易地制造基板处理装置用部件。

根据本发明的第二方面所述的基板处理装置用部件的制造方法，由于向基板处理装置用部件的表面附近存在的空孔状缺陷导入不纯物质，因此，确实可以使该缺陷的存在比降低。

根据本发明的第三方面所述的基板处理装置用部件的制造方法，不纯物质由含氟气体、含碳气体及含氧气体中的至少一种气体生成的等离子体形成，因此，可以容易地向表面附近存在的缺陷进行导入。而且，这些等离子体在蚀刻处理过程中也产生，所以，在蚀刻处理过程中，可以继续向缺陷导入由这些等离子体形成的不纯物质。因此，可以继续降低缺陷的存在比。

根据本发明的第四方面所述的基板处理装置用部件的制造方法，由于基板处理装置用部件被热处理，使表面附近存在的空孔状缺陷消失，确实可以降低缺陷的存在比。

根据本发明的第五方面所述的基板处理装置用部件的制造方法，由于在惰性气体气氛中基板处理装置用部件的温度被设定为1200℃～1600℃，因此，可以促进热处理，同时可以抑制基板处理装置用部件的构成材料的蒸发。

根据本发明的第六方面所述的基板处理装置用部件的制造方法，基板处理装置用部件的表面附近通过正电子湮没法检查。正电子湮没法可以容易地检查出基板处理装置用部件的表面附近存在的空孔状缺陷的存在比。因此，可以容易地判定基板处理装置用部件有无产生微粒，进而可以容易地制造基板处理装置用部件。

根据本发明的第七方面所述的基板处理装置用部件，表面附近存在的空孔状缺陷的存在比，比由CVD法形成的碳化硅的表面附近存在的空孔状缺陷的存在比低。如果空孔状缺陷的存在比，比由CVD法形成的碳化硅的空孔状缺陷的存在比低，则初期的蚀刻处理过程中的微粒产生率降低。因此，可以抑制由基板处理装置用部件产生的微粒，同时，由于不需要长时间的气候处理，因此，可以防止基板处理装置的运转率降低。另外，不需要以防止微粒飞散为目的的研磨加工，而且，即使在使用由制造比较容易的烧结法形成的碳化硅的情况下，也可以降低初期的蚀刻处理时的微粒产生率，因此，可以容易地制造基板处理装置用部件。

附图说明

图1为表示使用作为本发明的第一实施方式的基板处理装置用部件的聚焦环的基板处理装置的概略构造的截面图。

图2为表示在初期的蚀刻处理中微粒产生的机理的图。

图3为作为本实施方式的基板处理装置用部件的制造方法的部件制造处理的流程图。

图4为表示图3中步骤S32的不纯物质导入过程的图。

图5为表示图3中步骤S32的不纯物质导入结果的图像。

图6为表示碳化硅的制造方法与缺陷存在比之间的关系的图像。

图7为作为本发明的第二实施方式的基板处理装置用部件的制造方法的部件制造处理的流程图。

图8为表示图7中步骤S72的热处理的结果的图像。

符号说明：

W  半导体晶片

1  蚀刻处理装置

2  腔室

3  下部电极

4  绝缘材料

5  支撑体

6  喷头

7  上室

8  下室

9  偶极环形磁铁(dipole ring magnet)

10 闸阀

11 高频电源

12 匹配器

13 静电吸盘

14 电极板

15 直流电源

16 聚焦环

17 阻流板

18 排气***

19 滚珠丝杠

20 波纹管

21 波纹管护盖(bellows cover)

22 推送销钉(pusher pin)

23 制冷剂室

24 配管

25 传热气体供给管线

26 传热气体供给部

27 缓冲室

28 处理气体导入管

29 MFC

具体实施方式

下面，参照附图说明本发明的实施方式。

首先，说明本发明的第一实施方式的基板处理装置用部件及其制造方法。

图1为表示使用作为本发明的第一实施方式的基板处理装置用部件的聚焦环的基板处理装置的概略构造的截面图。

图1中，构成为基板处理装置的蚀刻处理装置1具有：例如铝制圆筒型腔室2；例如被配置在该腔室2内的、隔着绝缘材料4支撑载置直径为200mm的半导体晶片W的下部电极3的自由升降的支撑体5；以及与下部电极3相对地配置在腔室2内的上方作为上部电极的喷头6。

腔室2上部形成为直径较小的上室7，下部形成为直径较大的下室8。偶极环形磁铁9被配置在上室7的周围，该偶极环形磁铁9在上室7内形成指向一个方向的一样的水平磁场。在下室8的侧面上部安装开闭半导体晶片W的输入输出口的闸阀10，蚀刻处理装置1通过该闸阀10与邻接的负载锁定室(未图示)等连接。

高频电源11通过匹配器12与下部电极3连接，高频电源11将规定的高频电力施加给下部电极3。由此，下部电极3作为下部电极发挥作用。

在下部电极3的上面，配置有用于以静电吸附力吸附半导体晶片W的静电吸盘(ESC)13。由导电膜构成的圆盘形的电极板14被配置在该静电吸盘13的内部，直流电源15与该电极板14电连接。半导体晶片W通过由直流电源15施加给电极板14的直流电压产生的库仑力等被吸附保持在静电吸盘13的上面。

在静电吸盘13的周围配置有圆环状的聚焦环16。因此，聚焦环16将被吸附在静电吸盘13上的半导体晶片W的周边包围。另外，聚焦环16因为由碳化硅制成，所以具有与半导体晶片W几乎相同的导电性。由此，聚焦环16可以将在腔室2内产生的后述等离子体有效地引导给半导体晶片W。在这里，聚焦环16通过后述的本实施方式的基板处理装置用部件的制造方法制造，表面附近存在的空孔状的缺陷的存在比(以下，称为“缺陷存在比”)，被设定成比由CVD法形成的碳化硅的表面附近存在的缺陷存在比低。

在上室7的侧壁与下部电极3之间，形成将下部电极3的上方的气体向腔室2的外部排出的排气通路，在该排气通路的中途，配置有环状的阻流板17。排气通路的阻流板17下面的空间(下室8的内部空间)与排气***18连通，该排气***不仅进行腔室2内的压力控制，而且将腔室2内减压至几乎真空状态。

在下部电极3的下方，配置有由从该支撑体5的下部向下方延伸设置的滚珠丝杠19构成的下部电极升降机构。该下部电极升降机构通过支撑体5支撑下部电极3，通过未图示的电动机等使滚珠丝杠19旋转，由此使作为GAP的下部电极3升降。该下部电极升降机构通过被配置在其周围的波纹管20及被配置在该波纹管20周围的波纹管护盖21与腔室2内的环境气体隔断。

另外，在下部电极3上，配置有从该静电吸盘13的上表面自由突出的多个推送销钉22。这些推送销钉22在图中上下方向移动。

在该蚀刻处理装置1中，在输出输入半导体晶片W时，下部电极3下降至半导体晶片W的输出输入位置，同时，推送销钉22从静电吸盘13的上表面突出，使半导体晶片W离开下部电极3，将其向上方提升。另外，在蚀刻处理半导体晶片W时，下部电极3上升到半导体晶片W的处理位置，同时，推送销钉22收入下部电极3内，静电吸盘13吸附保持半导体晶片W。

另外，在下部电极3的内部，设置有例如在圆周方向上延伸的环状的制冷剂室23。从冷却装置(未图示)通过配管24向该制冷剂室23循环供应规定温度的制冷剂，例如冷却水，通过该制冷剂的温度控制载置在下部电极3上的半导体晶片W的处理温度。

在静电吸盘13的上面配置有多个传热气体供给孔及传热气体供给槽(未图示)。这些传热气体供给孔等通过配置在下部电极3内部的传热气体供给管线25与传热气体供给部26连接，该传热气体供给部26向静电吸盘13与半导体晶片W之间的间隙供给传热气体，例如He气。该传热气体供给部26构成为能够将静电吸盘13与半导体晶片W之间的间隙抽成真空。

配置在腔室2的顶部的喷头6接地(地线)，喷头6起接地电极的作用。另外，在喷头6的上面设置缓冲室27，该缓冲室27与来自处理气体供给部(未图示)的处理气体导入管28连接。在该处理气体导入管28的中途配置有MFC(Mass Flow Controller：质量流量控制器)29。该MFC29通过缓冲室27和喷头6，将规定的气体例如处理气体或者N₂气供给到腔室2内，同时，控制该气体的流量，与上述排气***18协作，将腔室2的压力控制在期望的值。

在该蚀刻处理装置1的腔室2内，如上所述，对下部电极3施加高频电力，通过该施加的高频电力，在下部电极3与喷头6之间，由处理气体产生高密度的等离子体，生成离子等。

在蚀刻处理装置1中，进行蚀刻处理时，首先使闸阀10处于打开状态，将作为加工对象的半导体晶片W输入到腔室2内。然后，从喷头6将处理气体(例如，由规定流量比例的四氟化碳气体(CF₄)及氧气(O₂)中的至少一种构成的混合气体)以规定的流量和流量比导入腔室2内，通过排气***18等使腔室2内的压力达到规定值。接下来，由高频电源11向下部电极3施加高频电力，由直流电源15向电极板14施加直流电压，将半导体晶片W吸附在下部电极3上。然后，使从喷头6吐出的处理气体如上述那样等离子化。该等离子体通过聚焦环16聚集在半导体晶片W的表面，通过该等离子体生成的离子例如氟离子和氧离子等将半导体晶片W的表面物理蚀刻。

如上所述，由碳化硅形成聚焦环16时，作为碳化硅可以使用由烧结法形成的碳化硅(以下，称为“烧结碳化硅”)和由CVD法形成的碳化硅(以下，称为“CVD碳化硅”)中的任一种，但是，一直以来众所周知，在使用烧结碳化硅和使用CVD碳化硅的任一情况下，在初期的蚀刻处理中，聚焦环16都会产生微粒。

关于在初期的蚀刻处理中产生微粒的机理，难以明确地说明，因此，本发明人为了类推该机理的假说，制作由碳化硅构成的聚焦环，将该聚焦环配置在蚀刻处理装置中的腔室内，对相对于蚀刻处理时间的由聚焦环产生的微粒(碳化硅微粒)的数量以及相对于蚀刻处理时间的聚焦环的消耗量，进行了观察。

其结果，本发明人确认：在高频电力的施加时间为15分钟时，腔室2内产生大量的微粒，微粒中约1/3为由聚焦环产生的微粒，聚焦环几乎没有发生消耗。另外，本发明人确认：在高频电力的施加时间为80小时的时候，腔室内的微粒减少，微粒中约1/10为由聚焦环产生的微粒，聚焦环已发生消耗。

即，本发明人确认：伴随着聚焦环的消耗，由聚焦环产生的微粒数量减少。由此，关于在初期的蚀刻处理过程中产生微粒的机理，本发明人类推出如图2所示的以下的假说。

在由碳化硅制成的聚焦环的表面近旁大量存在碳或硅脱落形成的空孔状的缺陷(图中用“○”表示)，其存在比越靠近表面越高。因此，可认为在聚焦环的表面形成脆性层(图2(A))。

在初期的蚀刻处理过程中，如图中箭头所示，若离子等碰撞该脆性层，则离子的动能传递给脆性层，脆性层中的碳化硅分子飞散，该飞散的碳化硅分子成为微粒(图2(B))。

如果对半导体晶片W实施长时间的蚀刻处理，那么，由于配置成包围该半导体晶片W的周边的聚焦环也长时间暴露于等离子体中，脆性层消耗，脆性层下面的比较致密的层(以下称为“致密层”)露出。如图中箭头所示，即使离子等碰撞该致密层，由于致密层中碳化硅的分子间力大，因此，脆性层中的碳化硅分子不会飞散，其结果，也几乎不产生微粒(图2(C))。

也就是说，缺陷存在比与微粒的产生量有密切的关系，在缺陷的存在比低时，微粒的产生量减少。

根据该假说，在本发明的第一实施方式的基板处理装置用部件的制造方法中，可使由碳化硅构成的、作为基板处理装置用部件的聚焦环的表面附近的缺陷存在比降低。

图3是作为本发明的第一实施方式的基板处理装置用部件的制造方法的部件制造处理的流程图。

在图3中，首先，通过烧结法或者CVD法形成期望大小的碳化硅，通过切削加工将该形成的碳化硅成形为聚焦环(步骤S31)。

然后，使成形的聚焦环暴露在生成不纯物质的由四氟化碳气体及氧气中的至少一种气体生成的等离子体中，将由等离子体产生的不纯物质例如氟离子和氧离子等导入到聚焦环的表面附近存在的空孔状的缺陷(缺陷存在比降低步骤)(步骤S32)。

在步骤S32中，首先，如图中涂了阴影的箭头所示，向成形的聚焦环表面照射等离子体，通过渗透(dope)或离子注入将等离子中的氟离子和氧离子等作为不纯物质导入到缺陷中(图4(A))。导入该缺陷的氟离子和氧离子等可提高面向缺陷的碳化硅彼此之间的电结合力(分子间力)。而且，被导入缺陷的氟离子和氧离子等停留在缺陷中(在图中以涂了阴影的圆表示)，由此，聚焦环的表面附近存在的缺陷存在比降低，聚焦环的表层成为比较致密的层(以下，称为“不纯物质导入层”)(图4(B))。

此时，因为氟离子和氧离子等只导入聚焦环的表面附近的缺陷，所以，不纯物质导入层的厚度薄，将具有该不纯物质导入层的聚焦环配置在腔室内进行蚀刻处理时，由于蚀刻，不纯物质导入层有可能提前消耗。

但是，即使在蚀刻处理过程中，由于聚焦环被暴露在由四氟化碳气体和氧气中的至少一种气体构成的处理气体生成的等离子体中(图中以空白箭头表示)，例如，即使不纯物质导入层消耗了，不纯物质导入层消耗后，等离子体中的不纯物质，例如氟离子和氧离子等被继续导入暴露在等离子体中的新表面的附近的缺陷中。即，即使在新的表面的附近，缺陷的存在比也继续降低，形成新的不纯物质导入层(图4(C))。

因此，步骤S32不纯物质导入时使用的等离子体优选与蚀刻处理时使用的等离子体为同一种。

图5为表示图3中步骤S32的不纯物质导入的结果的图。

在图5中，纵轴为各原子的密度，横轴为距聚焦环表面的深度。该图表示对由烧结碳化硅制成的聚焦环实施不纯物质导入，通过SIMS(Secondary Ion Mass Spectrometry：二次离子质谱)法对实施了该不纯物质导入的聚焦环进行分析的结果。

如图所示，在被暴露在等离子体中的聚焦环中，距表面深度2μm左右的位置存在氟原子和氧原子。因此，通过不纯物质导入，等离子体中的氟离子和氧离子被导入到存在于深度2μm的缺陷中。由此，在实施了不纯物质导入的聚焦环中，形成有厚度为大约2μm的不纯物质导入层。

烧结碳化硅聚焦环与CVD碳化硅聚焦环都在表面附近具有多个空孔状的缺陷，但是，因为上述的不纯物质导入可以向任何一个聚焦环实施，所以，不论碳化硅的制造方法是哪种，都可以降低聚焦环的表面附近的缺陷存在比。

图6为表示碳化硅的制造方法与缺陷存在比之间关系的图表。

图6中，纵轴为与缺陷存在比对应的S参数，横轴为与距聚焦环表面的深度对应的正电子能量。该图表示通过正电子湮没法测定由各种碳化硅制成的聚焦环的表面附近的缺陷存在比的结果。

正电子湮没法是将由钠放射性同位素放出的正电子射入碳化硅，通过监测该射入的正电子与碳化硅内的电子例如内核电子或自由电子之间的偶湮没产生的能量，从而测定缺陷存在比的方法。

在正电子湮没法中，在缺陷存在比低的情况下，正电子侵入形成碳化硅的各原子的晶格间，与各原子的内核电子发生偶湮没的比例(以下称为“湮没比例”)增高。另一方面，在缺陷存在比较高的情况下，正电子侵入各缺陷，与缺陷中的自由电子之间的湮没比例增高。

通常，内核电子的动能比自由电子的动能大，因此，正电子和内核电子偶湮没时产生的能量，比正电子和自由电子偶湮没时产生的能量大。所以，通过监测偶湮没能量，可以测定缺陷存在比。例如，在测定的偶湮没能量大的情况下，可认为缺陷存在比低。

另外，S参数是与自由电子等具有较小的动能的电子之间的湮没比例，S参数越小，与动能大的电子即与内核电子之间的湮没比例越多。因此，在图6的图中，S参数越小，表示缺陷存在比越低。

另外，射入碳化硅的正电子的能量越大，正电子侵入碳化硅的深度越深。因此，在图6的图中，横轴的正电子能量越大，表示距碳化硅的表面的深度越深。

在图6的图中，“●”表示烧结碳化硅，“▲”表示低电阻的CVD碳化硅，

表示高电阻的CVD碳化硅，“○”表示实施了不纯物质导入的烧结碳化硅，“△”表示实施了不纯物质导入的低电阻CVD碳化硅，

表示实施了不纯物质导入的高电阻CVD碳化硅。在这里，高电阻CVD碳化硅的电阻值例如为10000Ωcm，低电阻CVD碳化硅的电阻值例如为0.01～0.1Ωcm。

如图6的图所示，未实施不纯物质导入的烧结碳化硅、低电阻CVD碳化硅及高电阻CVD碳化硅的正电子的能量为0，即，碳化硅的表面的S参数互不相同，烧结碳化硅的S参数最大，低电阻CVD碳化硅的S参数最小。因此，在未实施不纯物质导入的情况下，烧结碳化硅的缺陷存在比最高，低电阻CVD碳化硅的缺陷存在比最低。

如果对各碳化硅实施不纯物质导入，不论碳化硅的制造方法是哪种，S参数都变小。例如，实施了不纯物质导入的烧结碳化硅的S参数比未实施不纯物质导入的低电阻CVD碳化硅的S参数小。即，例如，即使是使用烧结碳化硅作为聚焦环的材料的情况下，通过实施不纯物质导入，也可以比未实施不纯物质导入的低电阻CVD碳化硅的缺陷存在比小。

因此，即使在使用烧结碳化硅作为聚焦环的材料的情况下，通过实施不纯物质导入，也可以使初期的蚀刻处理中的微粒的产生率比未实施不纯物质导入的低电阻CVD碳化硅的产生率低。

另外，实施了不纯物质导入的烧结碳化硅、低电阻CVD碳化硅及高电阻CVD碳化硅，在碳化硅的表面表示相同的S参数，因此，通过实施不纯物质导入，不论碳化硅的制造方法是哪种，都可以将缺陷存在比降低至相同的低水平。

因此，即使在使用烧结碳化硅作为聚焦环的材料的情况下，通过实施不纯物质导入，也可以将初期的蚀刻处理时的微粒产生率降低到与实施了不纯物质导入的CVD碳化硅的产生率相同的低水平。

回到图3，接下来，在导入了不纯物质的聚焦环的表面附近射入正电子，利用正电子湮没法检查聚焦环表面附近的缺陷存在比(检查步骤)(步骤S33)。在检查出的缺陷存在比降低到规定的数值时，将该聚焦环配置在腔室内，在检查出的缺陷存在比未降低到规定的数值时，不将该聚焦环配置在腔室内。

根据本发明的第一实施方式的基板处理装置用部件及其制造方法，由于不纯物质被导入到作为基板处理装置用部件的由碳化硅制成的聚焦环的表面存在的空孔状的缺陷中，所以，聚焦环的表面附近的缺陷存在比降低。具体地说，聚焦环的表面附近的缺陷存在比，比未实施不纯物质导入的CVD碳化硅的表面附近的缺陷存在比降低。如果表面附近的缺陷存在比降低，则初期的蚀刻处理时的微粒产生率降低。因此，可以抑制由聚焦环产生的微粒，同时，由于不需要长时间的气候处理，因此，可以防止蚀刻处理装置的运转率降低。另外，不需要以防止微粒飞散为目的的研磨加工，而且，即使在使用制造比较容易的烧结碳化硅的情况下，也可以降低初期的蚀刻处理时的微粒产生率，因此，可以容易地制造聚焦环。

另外，在上述本实施方式中，即使在蚀刻处理过程中，聚焦环暴露在由四氟化碳气体和氧气中的至少一种气体构成的处理气体生成的等离子体中，因此，该等离子体中的氟离子和氧离子被作为不纯物质导入缺陷中。因此，可以容易地进行向表面附近存在的缺陷导入不纯物质，另外，即使聚焦环的不纯物质导入层消耗，该不纯物质导入层消耗后，等离子体中的氟离子和氧离子等也被继续导入到暴露在等离子体中的新表面的附近的缺陷中。即，即使在新表面的附近，也可以使缺陷的存在比继续降低，并可以继续形成新的不纯物质导入层。

另外，在上述本实施方式中，将正电子射入向表面附近存在的空孔状的缺陷导入不纯物质的聚焦环的表面附近，通过正电子湮没法检查聚焦环的表面附近的缺陷存在比。正电子湮没法可以容易地检查出由碳化硅构成的聚焦环的表面附近的缺陷存在比。因此，可以不进行长时间的实物评价就容易地判定有无微粒从聚焦环产生，进而可以容易地制造聚焦环。

其次，对本发明的第二实施方式的基板处理装置用部件及其制造方法进行说明。

本实施方式的构造、作用与上述的第一实施方式基本相同，在基板处理装置用部件的制造方法中，不是上述的不纯物质导入，仅在使用热处理这点上不同。因此，省略对于重复的构造、作用的说明，下面，对不同的构造、作用进行说明。

作为本实施方式的基板处理装置用部件的聚焦环，与上述聚焦环16同样地，表面附近存在的缺陷存在比被设定为比CVD碳化硅的表面附近的缺陷存在比更低。本实施方式的聚焦环，在通过后述的本实施方式的基板处理装置用部件的制造方法制造这点上，与聚焦环16不同。

下面，对本实施方式的基板处理装置用部件的制造方法进行说明。该制造方法，与上述的初期蚀刻处理中微粒产生的机理的假设对应，与第一实施方式的基板处理装置用部件的制造方法同样地，使由碳化硅构成的、作为基板处理装置用部件的聚焦环的表面附近存在的缺陷存在比降低。

图7为作为本发明的第二实施方式的基板处理装置用部件的制造方法的部件制造处理的流程图。另外，图7的处理中的步骤S31及S33，与图3的处理中的步骤S31及S33相同。

图7中，在步骤S31之后，在惰性气体的气氛中，使成形的聚焦环的温度上升到1200℃，进行聚焦环的热处理(退火)(缺陷存在比降低步骤)(步骤S72)。

具体地说，在步骤S72中，将聚焦环置在氩气气氛中，将该聚焦环的温度在1200℃维持20分钟以上。此时，热熔融的碳化硅的分子等流动，从而使聚焦环的表面附近的空孔状缺陷填满、消失。由此，聚焦环的表面附近存在的缺陷存在比降低。

图8为表示图7中的步骤S72的热处理结果的图。

图8中，纵轴表示与缺陷存在比对应的S参数，横轴表示与距聚焦环表面的深度对应的正电子能量。

该图表示，将聚焦环在1400℃下热处理的情况下利用正电子湮没法测定缺陷存在比的结果。如图所示，S参数在距表面200nm(0.2μm)的深度时，急剧地变小。即，聚焦环的表面附近的缺陷存在比降低。该趋势在烧结碳化硅和CVD碳化硅中都没有变化。

另外，若聚焦环的温度达到1400℃以上，则碳化硅开始蒸发，若达到1600℃以上，则该蒸发变得强烈，因此，在步骤S72的热处理中，可以将聚焦环的温度设定为1200℃～1600℃，优选1200℃～1400℃。

根据本发明的第二实施方式的基板处理装置用部件及其制造方法，因为作为基板处理装置用部件的由碳化硅构成的聚焦环进行热处理，所以，表面附近存在的空孔状的缺陷消失，聚焦环的表面附近的缺陷存在比降低。如果表面附近的缺陷存在比降低，则初期的蚀刻处理中微粒的产生率下降。因此，可以抑制由聚焦环产生微粒，同时，由于不需要长时间的气候处理，因此，可以防止蚀刻处理装置的运转率降低。而且，由于不需要以防止微粒飞散为目的的研磨加工，因此，可以容易地制造聚焦环。

另外，在步骤S72的热处理中，因为聚焦环的温度被设定为1200℃～1600℃，所以热处理得到促进，同时，可以抑制聚焦环的碳化硅的蒸发。

在上述实施方式中，对将本发明应用于作为基板处理装置用部件的聚焦环的情况进行了说明，但是，本发明可以适用的基板处理装置用部件不限于聚焦环。例如，只要是在上部电极或排气整流环、屏蔽环等消耗环境下使用的基板处理装置用部件，就可以应用本发明。

另外，本发明的制造方法不仅适用于基板处理装置用部件，也可以适用于与基板处理装置用部件同样地在消耗环境下使用的例如负载锁定室等的输送装置的构造部件。

在上述实施方式中，被处理基板为半导体晶片，但是，被处理基板不限于此，例如，也可以是LCD(Liquid Crystal Display：液晶显示器)和FPD(Flat Panel Display：平板显示器)等玻璃基板。

Claims (2)

1.一种配置在收容基板的基板处理装置的收容室内的基板处理装置用部件的制造方法，其特征在于，包括：

缺陷存在比降低步骤，使所述基板处理装置用部件的表面附近存在的空孔状缺陷的存在比降低，

所述缺陷存在比降低步骤将不纯物质导入所述缺陷，

所述不纯物质由含氟气体、含碳气体及含氧气体中的至少一种气体生成的等离子体形成。

2.如权利要求1所述的基板处理装置用部件的制造方法，其特征在于：

具有通过正电子湮没法检查所述基板处理装置用部件的表面附近的检查步骤。

Images