CN100358156C - 用于lcd板和oeld板的存储电容器结构 - Google Patents
用于lcd板和oeld板的存储电容器结构 Download PDFInfo
- Publication number
- CN100358156C CN100358156C CNB031234127A CN03123412A CN100358156C CN 100358156 C CN100358156 C CN 100358156C CN B031234127 A CNB031234127 A CN B031234127A CN 03123412 A CN03123412 A CN 03123412A CN 100358156 C CN100358156 C CN 100358156C
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- film transistor
- crystallizing
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及用在显示板如液晶显示器或有机电致发光显示器的像素区中的存储电容器的结构和制造方法。本发明采用金属诱发横向结晶现象同时形成显示板的像素区中的多晶硅薄膜晶体管和存储电容器。通过沿着存储电容器的至少两边涂覆用于诱发金属诱发横向结晶的金属,可以大大减少使存储电容器区域中的硅层结晶所需要的时间。
Description
技术领域
本发明涉及用在液晶显示器(LCD)板或有机电致发光显示器(OELD)板的像素区中的存储电容器的结构和制造方法。特别是,本发明涉及在LCD或OELD的薄膜晶体管(TFT)的像素区中采用金属诱发横向结晶(MILC)来同时形成结晶硅像素晶体管和存储电容器的技术。
背景技术
图1示意性地表示用于LCD的TFT板10,其包括像素区11和位于像素区周边的驱动电路区12。在形成在衬底上的TFT的非晶硅层通过MILC结晶时,硅层的电子迁移率大大增加。采用结晶硅层,包括像素晶体管和存储电容器的多个像素阵列可以形成在像素区11中。同时,驱动电路元件可形成在驱动电路区12中。对于多晶硅TFT LCD,广泛使用混合驱动方法。在混合驱动型LCD板中,通过采用分离的集成电路提供某些模拟电路如OP放大器和DA转换器,这些模拟电路难以用多晶硅制造,并且在衬底上直接形成开关元件如多路转换器。
图2是形成在图1中所示的LCD TFT板10的像素区中的像素单元的等效电路图。每个单元像素包括:数据总线(Vd);选通总线(gate busline)(Vg);包括连接到选通总线的栅极、分别连接到数据总线和像素电极的源极和漏极的像素TFT;用于维持施加于像素TFT 22的信号的状态的存储电容器(Cst)22;和与存储电容器并联连接的液晶(CLC)。存储电容器和液晶连接到公共电极(VCOM)24。在由选通总线信号选择一个单元像素和由数据总线信号施加电压时,连接到像素晶体管21的漏极的存储电容器22储存电荷并维持施加于液晶的电压,直到施加下一信号为止。在没有存储电容器的情况下,不可能把由像素晶体管施加的驱动电压保持到下一个信号周期。因此不能进行连续显示。
OELD板具有包括:表面玻璃的电容器结构,其中表面玻璃包括透明玻璃和透明电极;用作阴极的金属电极;和置于透明电极和金属电极之间的有机发光层。在电极之间施加电压时,有机发光层透过表面玻璃发射光。包括TFT LCD板的LCD板具有几个限制,如低响应速度、窄视角和由于背光单元而造成的高功耗。由于OELD板是自发光器件,因此具有高响应速度、高亮度、低外形结构和低功耗的优点。
图3是OELD TFT板30的示意图,其包括像素区31和形成在像素区周边上的驱动电路区32。在TFT的硅有源层通过MILC结晶时,有源层的电子迁移率增加了。这样,采用MILC结晶技术,在像素区31中形成包括寻址晶体管、存储电容器和像素驱动晶体管的多个像素阵列时,可以在驱动电路区中同时形成高操作速度的多个驱动电路元件。作为LCD板的情况下,驱动OELD TFT板通常采用混合驱动方法。
图4A是在电压驱动型OELD TFT板30的像素区中形成的单元像素的等效电路图。每个单元像素包括:数据总线(Vd);选通总线(Vg);和包括连接到选通总线的栅极以及连接到数据总线的源极和漏极的寻址(开关)TFT。寻址TFT 41的漏极连接到像素驱动TFT 43的栅极,用于接收参考电压(Vdd)和向有机发光材料层提供驱动电压(Vc)。用于保持施加于像素驱动TFT的栅极的信号的存储电容器42也并联连接到像素驱动TFT 43。由于TFT LCD不是自发光型器件,因此在单元像素中只采用一个像素TFT,以便向像素电极提供电压。然而,在OELD中,数据信号可能不提供用于诱发有机材料发光所需要的电压。这样,必须采用分开的像素驱动TFT 43,用于接收寻址TFT 41的输出信号作为选通信号。
图4B表示电流驱动型OELD TFT板30的像素区中的单元像素的等效电路图的例子。电流驱动型OELD TFT板的单元像素包括两个寻址TFT 44和45、两个像素驱动TFT 47和48以及一个存储电容器46。第一寻址TFT44由第一选通总线(Vg1)的信号导通以接收数据总线(Vd)的信号。第二寻址TFT 45由第一选通总线(Vg2)的信号导通并向一对像素驱动TFT 47和48的栅极以及存储电容器46提供第一寻址TFT 44的输出信号。在第一寻址TFT 44和第二寻址TFT 45导通之后在存储电容器46上积累电荷时,在存储电容器中产生的电荷施加于第一和第二像素驱动TFT 47和48的栅极上,以使像素驱动TFT导通。即使在第二寻址TFT截止时也保持由存储电容器施加的电压。因此,像素驱动TFT47和48的导通状态保持到下一信号周期,并且它们继续向单元像素提供驱动电流。
如从图2、4A和4B所看到的那样,LCD TFT板或OELD板用的存储电容器连接到LCD像素TFT或OELD寻址TFT(用于电流驱动型的第二寻址TFT)的漏极。图5A和5B是LCD像素TFT或OELD寻址TFT的平面图和剖面图,其包括连接到与TFT同时形成的存储电容器并由MILC结晶的多晶硅有源层。图5A和5B表示在左手边的薄膜晶体管和在右手边的电容器结构。该TFT用作LCD板中的像素TFT和用作OELD板的单元像素中的寻址TFT。该TFT可用作图4B中所示的电流驱动型OELD板中的第二寻址TFT 45。在图5A和5B中,TFT的漏极直接连接到电容器的硅层。然而,在LCD或OELD的实际像素布局中,它们可以不是互相物理连接的。它们可以通过布线互相电连接。
在透明衬底上,形成缓冲层52,以便防止杂质扩散。在缓冲层上,对非晶硅层53进行构图并在被构图的硅层上形成栅极绝缘层54和电容器介质层55。之后,在栅极绝缘层和介质层上分别形成栅极层56和电容器电极57。这样,在左边形成了TFT结构,其包括非晶硅层53、栅极绝缘层54、和栅极56,并且该TFT可用作LCD板用的像素TFT或OELD板用的寻址TFT。在该TFT的右边,形成存储电容器,其包括连接到TFT的漏极的非晶硅层53、介质层55和电容器电极57。如上所述形成TFT和存储电容器之后,用栅极绝缘层54、栅极56、介质层55和电容器电极作掩模,利用低能高浓度掺杂工艺和高能低浓度掺杂工艺将N型或P型掺杂剂注入到硅层中。然后,在沟道区周围的用栅极绝缘层覆盖的区域中的TFT的硅层中形成轻掺杂区58如LDD(轻掺杂漏)区。形成在TFT中的LDD区具有减小TFT的截止电流和提高TFT的其它电特性的效果。轻掺杂区59还可形成在介质层55下面的一部分电容器区域中。然而轻掺杂区59不影响电容器的性能。在栅极绝缘层54的两边的非晶硅区60、60’中掺杂高浓度杂质,以便形成TFT的源区60和漏区60’。
下面将介绍借助MILC进行的如图5A和5B中所示使非晶硅层结晶的工艺。用于LCD或OELD的多晶硅TFT板通常是采用固相结晶(SPC)、激光器结晶、快速热退火(RTA)等方法通过使非晶硅层结晶制造的。然而,这些方法很容易对衬底产生损伤并且不能提供晶体质量的满意均匀性。这些限制造成制造多晶硅TFT板的困难。为克服常规硅结晶方法的上述缺点,已经提出了通过接触或注入金属如镍、金和铝在约200℃的低温下诱发非晶硅层的结晶的方法。用金属诱发非晶硅的低温结晶的这种现象通常称为金属诱发结晶(MIC)。然而,这种金属诱发结晶(MIC)方法还具有以下缺点:如果用MIC法制造TFT,则用于诱发硅结晶的金属成分保留在提供TFT的有源层的结晶硅中。留在有源层中的金属成分导致TFT的沟道区中产生的电流泄漏。
近年来,提出了通过采用金属在横向诱发非晶硅结晶以使硅层结晶的方法,该方法通常称为“金属诱发横向结晶”(MILC)。(见S.W.Lee和S.K.Joo,IEEE Electron Device Letter,17(4),第160页,1996年)。在金属诱发横向结晶(MILC)现象中,金属不直接造成硅的结晶,而是由金属和硅之间的化学反应产生的硅化物诱发硅的结晶。随着结晶的进行,硅化物在硅的横向蔓延,诱发相邻硅区的连续结晶。作为导致这种MILC的金属,镍和钯等是本领域技术人员公知的。通过MILC使硅层结晶时,随着硅层的结晶的继续进行,含有结晶诱发金属的硅化物沿着横向移动。因而,由MILC结晶的硅层中几乎没有留下金属成分。因此,结晶硅层不会不利地影响包括该硅层的TFT的电流泄漏或其它特性。此外,采用MILC,可在300-500℃的相对低温下诱发硅的结晶。这样,在不对衬底产生任何损伤的情况下一次可在炉子中对多个衬底进行结晶。
图6表示采用溅射法在衬底整个表面上形成由用于诱发非晶硅MILC的金属如Ni、Pd构成的金属层61的状态。用于诱发MILC的金属使在直接接触金属的区域中的硅层由MIC结晶。没有被用于诱发MILC的金属覆盖的硅层的其它区域,如栅极绝缘层54和介质层55下面的区域,通过从由MIC结晶的区域扩散的MILC结晶。淀积在栅极绝缘层54、栅极56、介质层57和电容器电极57上的用于诱发MILC的金属不影响非晶硅层的结晶,这是因为它不与绝缘材料或金属发生反应。
对被用于诱发MILC的金属覆盖的衬底在300-600℃范围内的温度下进行热处理。被用于诱发MILC的金属直接覆盖的部分非晶硅层通过MIC结晶,未被用于诱发MILC的金属覆盖的非晶硅层的其余部分通过从被用于诱发MILC的金属覆盖的部分传播的MILC结晶。图6中的箭头表示MILC传播的方向。通常,对应于栅极宽度的沟道宽度“a”约为10μm,存储电容器的介质层的宽度约为15-30μm。如图6所示,TFT的沟道区通过从沟道区的两边传播的MILC结晶,并且电容器区域中的非晶硅层通过在一个方向传播的即来自TFT的漏极的MILC结晶。因此,TFT沟道区可在MILC在非晶硅中传播5μm的时间内结晶。同时,要求MILC在非晶硅中传播15-30μm的时间内使电容器区域内的非晶硅层结晶。由MILC结晶的电容器区域中的硅层构成从介质层55的两边面对电容器电极57的导电层。如果在电容器区域中的非晶硅层的整个区域被结晶之前结束由MILC进行的结晶,则导电层的面积变得比设计面积更小。则存储电容器不可能具有所希望的电容。如果电容器区中的非晶硅层通过在一个方向传播的MILC结晶,则MILC工艺必须继续进行,直到MILC的结晶前部完全穿过电容器区域的整个宽度为止。结晶工艺的长持续时间降低了TFT制造的生产率并增加了对衬底造成热损伤的可能性。
发明内容
因此,本发明的目的是解决上述这些问题,特别是,提供一种存储电容器结构及其制造方法,其中本发明可与LCD像素TFT或OELD寻址TFT同时形成存储电容器,并且可以减少存储电容器的硅层的结晶所需要的时间。
根据本发明的一个方案,提供一种用于薄膜晶体管液晶显示板的结晶硅薄膜晶体管板,包括:
包括多个单元像素区的透明衬底;
形成在每个单元像素区中的像素晶体管,其包括依次形成在衬底上的结晶硅有源层、栅极绝缘层和栅极;和
形成在每个单元像素区中的存储电容器,其包括依次形成在衬底上的结晶硅层、介质层和电容器电极,
其中通过淀积非晶硅层、在至少一部分非晶硅层上涂覆用于诱发金属诱发横向结晶的金属以及进行热处理,同时形成所述像素晶体管的结晶硅有源层和所述存储电容器的结晶硅层,所述像素晶体管的结晶硅有源层和所述电容器的结晶硅层互相连接;并且所述存储电容器的结晶硅层在至少两个方向从介质层的外边界向外延伸;并且用于诱发金属诱发横向结晶的金属被涂覆在从介质层的外边界延伸的部分硅层上。
根据本发明的另一方案,提供一种用于有机电致发光显示板的结晶硅薄膜晶体管板,包括:包括多个单元像素区的透明衬底;形成在每个单元像素区中的至少两个薄膜晶体管,每个薄膜晶体管包括依次形成在衬底上的结晶硅有源层、栅极绝缘层和栅极;和形成在每个所述单元像素区中的存储电容器,其包括依次形成在衬底上的结晶硅层、介质层和电容器电极,其中通过淀积非晶硅层、在至少一部分非晶硅层上涂覆用于诱发金属诱发横向结晶的金属以及进行热处理,同时形成所述像素晶体管的结晶硅有源层和所述存储电容器的结晶硅层,所述薄膜晶体管的至少一个的结晶硅有源层和所述电容器的结晶硅层互相连接;所述存储电容器的结晶硅层在至少两个方向从介质层的外边界向外延伸;并且用于诱发金属诱发横向结晶的金属被施加在从介质层的外边界延伸的部分硅层上。
本发明在不引入任何附加工艺的情况下可在单元像素区中形成像素晶体管的工艺期间制造存储电容器。通过沿着介质层的边界涂覆用于诱发MILC的金属,本发明可减少存储电容器的硅层的结晶所需要的时间。本发明的技术还可适用于OELD板的结晶TFT板的制造。
附图说明
下面参照附图介绍本发明的实施例,其中:
图1表示LCD板用的TFT板的示意布局。
图2是LCD板用的TFT板的单元像素的等效电路图。
图3表示OELD板用的TFT板的示意布局。
图4A是用于电压驱动型OELD板的TFT板的单元像素的等效电路图。
图4B是用于电流驱动型OELD板的TFT板的单元像素的等效电路图。
图5A和5B是根据常规技术在单元像素区中形成的TFT和存储电容器的平面图和剖面图。
图6表示TFT的硅层和电容器的硅层通过MIC和MILC结晶的状态。
图7A-7L表示在LCD或OELD板用的单元像素区中形成存储电容器的工艺。
图8A-8D表示可应用本发明的电容器的结构。
具体实施方式
下面参照附图详细说明本发明的优选实施例。
图7A表示形成在衬底70上用以防止污染物扩散的缓冲层71。衬底70可由透明绝缘材料如Corning1737玻璃、石英玻璃、氧化硅等构成。该缓冲层是通过采用汽相淀积法如PECVD(等离子体增强化学汽相淀积)、LPCVD(低压化学汽相淀积)、APCVD(大气压力化学汽相淀积)、ECR-CVD(电子回旋共振CVD)等在约600℃或更低的温度下淀积厚度为300-10000埃、更优选为500-3000埃的氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或其混合材料形成的。
如图7B所示,在缓冲层71上形成非晶硅(a-Si:H)层72,以便提供TFT的有源层和存储电容器的导电层。可通过采用PECVD、LPCVD或溅射等方法进行厚度为100-3000埃、更优选为500-1000埃的非晶硅的汽相淀积以形成非晶硅层72。采用光刻胶掩模通过干刻蚀对非晶硅层33进行构图以具有对应于TFT的有源层和存储电容器的导电层的形状。
图7B之后的附图表示在LCD板或OELD板的单元像素区中将存储层电容器与LCD板的像素TFT或OELD板的寻址TFT同时形成的工艺。在形成LCD或OELD板的像素元件时,可在驱动电路区中形成驱动电路元件。然而,省略了驱动电路元件的说明。为了制造OELD板用的TFT板,必须在单元像素区中形成附加像素驱动TFT。像素驱动TFT的结构与寻址TFT的结构相同,并且可用与寻址TFT相同的工艺制造。因此,省略了关于OELD板的像素驱动TFT的结构和制造方法的详细说明。除非特别说明,应该理解寻址TFT和像素驱动TFT是采用相同方法同时形成在OELD板的单元像素区中的,以便具有相同结构。
将单元像素区中的非晶硅构图成预定形状的硅岛之后,在硅岛上形成将用于提供TFT的栅极绝缘层和存储电容器的介质层的绝缘层73,如图7C所示。然后,在其上形成导电层74以提供TFT的栅极和电容器电极。可通过采用PECVD、LPCVD、APCVD、和ECR-CVD等汽相淀积法进行厚度为300-3000埃、更优选为500-1000埃的氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或其混合材料的汽相淀积以形成绝缘层73。可通过采用溅射、蒸发、PECVD、LPCVD、APCVD和ECR-CVD等方法在绝缘层73上淀积厚度为1000-8000埃、更优选为2000-4000埃的导电材料如金属材料、掺杂多晶硅等材料来形成导电层74。
图7D和7E表示在导电层74上形成光刻胶图形75并采用光刻胶图形作掩模通过湿刻蚀或干刻蚀对栅极76和电容器电极77进行构图的工艺。在图7E的实施例中,栅极76和电容器电极77是相对于光刻胶掩模过刻蚀的以便产生底切结构(undercut structure)。为了在TFT的沟道区周围形成LDD区和金属偏离区(metal offset region),如下所述,相对于光刻胶掩模对栅极76进行过刻蚀。在图7E中,形成在电容器电极77上的光刻胶图形77从电容器区域中的非晶硅层72的外边界向内偏离距离“d”。这样,当采用光刻胶图形作掩模对电容器介质层进行构图时,非晶硅层从该介质层向外延伸距离“d”。在所示实施例中,TFT区中和电容器区域中的硅层互相物理连接。然而,在实际像素阵列中,该硅层可物理断开并通过布线等电连接。由于连接方式的这种改变对本领域技术人员来说是显而易见的的,因此省略了其进一步的说明。
图7F表示采用被构图的光刻胶作掩模对绝缘层进行各向异性刻蚀以形成栅极绝缘层78和电容器介质层79的状态。如上所述,由于相对于光刻胶对栅极绝缘层进行过刻蚀,栅极绝缘层78和电容器介质层79的宽度分别大于栅极76和电容器电极77的宽度。然后,通过常规方法如移去(lift-off)法除去栅极和电容器电极上的光刻胶,以便得到TFT和存储电容器的组合结构。在用于LCD板或OELD板的TFT板的像素区中形成的存储电容器通常具有0.1-0.5pF范围内的电容。为提供所希望的电容,通过淀积厚度为300-3000埃、更优选为500-1000埃的氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或其混合材料形成该介质层。还可以调整该介质层的面积以获得所希望的电容。
图7H是表示图7G中所示的TFT和存储电容器的布局的平面图。将图7H与图5A相比,该TFT具有相同的结构。然而,电容器区域互相不同。在图7H中,非晶硅层延伸到电容器介质层的外边界以外。电容器结构上的不同是由于用作形成电容器介质层的掩模的光刻胶从电容器区域中的非晶硅层的外边界向内偏离距离“d”造成的。可适当调整距离“d”以便诱发介质层下面的非晶硅层的MILC。距离“d”的优选范围为0.1-10μm。在这个实施例中,硅层从介质层的所有外边缘向外延伸。然而,在本发明的范围内,硅层可以形成为从介质层的某些边缘向外延伸。
图7I表示用栅极76和电容器电极77用掩膜,用杂质掺杂晶体管和电容器的工艺。在制造NMOS(N沟道金属氧化物半导体)TFT时,采用离子簇射掺杂法、离子注入法或其它离子注入法,用掺杂剂如PH3、P和As以1E14-1E22/cm3(优选1E15-1E21/cm3)的剂量、10-200KeV(优选30-100KeV)的能级掺杂硅层。在制造PMOS(P沟道金属氧化物半导体)时,用掺杂剂如B2H6、B和BH3以1E13-1E22/cm3(优选1E14-1E21/cm3)的剂量、20-70KeV的能级掺杂硅层。由于用相对低的能量注入杂质,因此高浓度杂质不能穿透栅极绝缘层和电容器介质层。这样,杂质只注入到未被绝缘层或介质层覆盖的硅层中,由此形成TFT的源区和漏区。
低能高浓度掺杂之后进行高能低浓度掺杂。采用离子簇射掺杂法、离子注入法或其它离子注入法,用如PH3、P和As等掺杂剂以1E11-1E20/cm3的剂量、在20-100KeV的能级掺杂硅层,由此制造NMOS(N沟道金属氧化物半导体)TFT。在制造PMOS(P沟道金属氧化物半导体)TFT时,用剂量为1E11-1E20/cm3的掺杂剂如B2H6、B和BH3以20-100KeV的能级掺杂硅层。由于以高能注入杂质,杂质可穿透栅极。因此,在与被栅极绝缘层覆盖的沟道区相邻的区域中的非晶硅层中形成轻掺杂区。为有效地抑制像素晶体管的截止电流和稳定其电特性,希望轻掺杂区的杂质浓度低于1E19/cm3,轻掺杂区的宽度在1000-20000埃范围内,并优选在5000-10000埃范围内。在上述说明中,首先进行低能高浓度掺杂,然后进行高能低浓度掺杂。然而,在本发明的范围内,掺杂工艺的顺序可以颠倒。
如图7J所示,形成用于诱发MILC的金属81,用于使TFT区和电容器区域中的非晶硅层结晶。Ni或Pd优选用作用于诱发非晶硅的MILC的金属。其它金属如Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Tr、Ru、Rh、Cd、Pt也可用于该目的。在本例中,Ni用作用于诱发MILC的金属。用于诱发MILC的金属可借助溅射、蒸发、PECVD或离子注入淀积在硅层上。在这些方法中,最常用的是溅射法。金属层的厚度可在诱发非晶硅层的MILC所要求的范围内选择。优选,金属层厚度约为1-10000埃,更优选为10-200埃。
如图7J所示,在沟道区周围的部分中形成金属偏离区82。形成金属偏离区是因为该区域被栅极绝缘层覆盖,因而金属不直接涂覆于硅层。在沟道区周围不形成金属偏离区的情况下,用于诱发MILC的金属可渗透到沟道区中,由此产生电流泄漏和降低TFT的操作特性。在本实施例中,被构图成具有比栅极宽的宽度的栅极绝缘层用于形成轻掺杂区和金属偏离区。然而,在本发明的范围内,金属偏离区可采用一个分离掩模形成。因此,轻掺杂区和金属偏离区不必是互相相同的。可在部分金属偏离区中形成轻掺杂区。由于根据本发明TFT和存储电容器是同时形成的,因此轻掺杂区和金属偏离区还可以形成在电容器的硅层中。然而,这些都基本上不影响电容器的性能。在上述说明中,杂质掺杂是在涂覆用于诱发MILC的金属之前进行的,然而在本发明的范围内,可以在杂质掺杂之前涂覆MILC金属。
涂覆用于诱发MILC的金属之后,进行热处理工艺,使晶体管区域和电容器区域中的非晶硅层结晶,如图7K所示。可采用能使非晶硅进行MILC的任何方法来进行热处理。例如,可采用RTA(快速热退火)或ELC(准分子激光器结晶)法。RTA法采用加热灯如卤钨灯或氙电弧灯在700-800℃的温度范围内对衬底加热几秒钟或几分钟。ELC法采用准分子激光器在非常高的温度下对衬底加热极短的时间。在本发明中,可采用在温度为400-600℃的炉中对衬底加热0.1-50小时、优选0.5-20小时的炉退火法。炉退火的优点是可防止衬底变形或损坏,因为加热温度低于玻璃衬底的变形温度。此外,炉退火可一次处理多个衬底。这样,炉退火或具有比其它方法更高的生产率。在热处理期间,用用于诱发MILC的金属直接覆盖的部分非晶硅层通过MIC结晶,未涂敷用于诱发MILC的金属的其它部分通过从由MIC结晶的部分传播的MILC结晶。由于用于通过MILC结晶非晶硅的退火条件与将掺杂剂注入到硅有源层中的激励条件相同,因此有源层的结晶和激励可同时进行。
在热处理期间,晶体管的源区和漏区通过由直接涂覆于该区域上的Ni产生的MIC结晶。晶体管的轻掺杂区和沟道区通过相对于源区和漏区的两个方向传播的MILC结晶。同时,电容器区域中的硅层通过由涂覆于部分硅层的Ni导致的MILC结晶,其中所述部分硅层从电容器介质层的外边界向外延伸。通过互相比较图6和图7K可以清楚理解本发明的创造性的特征。根据常规技术,宽度“d”为15-30μm的电容器区域中的硅层通过只在一个方向传播的MILC结晶,如图6所示。因此,与通过从沟道区两边传播的MILC使宽度“a”约为10μm的沟道区结晶所需要的时间相比,上述结晶需要更长的时间。根据本发明,电容器区域中的硅层通过从形成在电容器区域两边上形成的Ni传播的MILC结晶。这样,使电容器区中的硅层结晶所需要的时间可以减少到小于采用常规方法时所需要的时间的一半。根据本发明,施加Ni之后,TFT的沟道区和电容器区域中的硅层同时结晶。由于结晶硅的电子迁移率比非晶硅的电子迁移率高,因此可以提高TFT的操作速度。同时,该结晶硅层可以用作存储电容器的电极。完成的存储电容器具有如下结构:由与栅极绝缘层相同的材料制成的介质层置于多晶硅层和由与栅极相同的材料制成的电容器电极之间。
使像素区和驱动电路区中的晶体管的有源层结晶之后,如图7L所示形成中间绝缘层83。可通过采用PECVD、LPCVD、APCVD、ECR-CVD、或溅射淀积厚度为1000-15000埃、更优选为3000-7000埃的氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或其混合材料形成该中间绝缘层。图7L示出了用光刻胶图形作掩模刻蚀中间层以形成接触孔并且通过接触孔形成接触电极84的状态。接触电极是通过淀积厚度为500-10000埃、更优选3000-7000埃的导电材料如金属或掺杂多晶硅并通过干刻蚀或湿刻蚀构图成所希望的形状而形成的。
在接触电极上面,形成绝缘层。用于LCD板的TFT板通过形成像素电极而完成。用于OELD板的TFT板通过形成用作阴极的金属电极和用作阳极的ITO透明电极而完成。由于电极形成工艺在本领域中是公知的,因此不再详细说明。
在图7H中,示出了其中硅层延伸到电容器介质层的外边界之外以便用于诱发MILC的金属可沿着介质层的侧边缘涂覆于硅层的电容器结构的例子。然而,在本发明的范围内,介质层和围绕介质层的硅层的形状可以用各种方式替换。例如,图8A示出了硅层81在介质层的两个相对边缘延伸到电容器介质层82之外的结构。在介质层的宽度小于它沿着栅极纵向的长度时,这种结构在减少结晶时间上具有与图7H中所示结构相同的效果。如图8B所示,硅层可延伸到介质层的三个外边缘之外。这种结构也具有与上述说明的结构相同的效果。图8C表示电容器介质层的一边凹成П形状的情况。在这种结构中,要通过MILC结晶的硅层的实际宽度及其相应的结晶时间减少了。任选地,电容器介质层可以从两边凹陷。或者,如图8D所示,介质层82具有细长形状。这种结构对减少硅层的结晶时间也有效。
虽然前面已经参照本发明的优选实施例介绍了本发明,但是本发明不限于这些实施例,以本发明的技术特征为基础的各种修改和改变应该落入在本发明的范围内。因此,应该理解本领域技术人员在不脱离由所附权利要求书限定的本发明的精神和范围的情况下可以对本发明做各种修改和改变。
本发明具有采用MILC技术在用于LCD或OELD板的TFT的像素区中同时形成结晶硅TFT和存储电容器的有利效果。通过MILC结晶的硅层同时提供TFT的有源层和存储电容器的电极。通过调整电容器介质层和围绕介质层的硅层的形状,可以大大减少使电容器区域中的硅层结晶所需要的时间。
Claims (14)
1、一种用于薄膜晶体管液晶显示板的结晶硅薄膜晶体管板,包括:
包括多个单元像素区的透明衬底;
形成在每个单元像素区中的像素晶体管,其包括依次形成在衬底上的结晶硅有源层、栅极绝缘层和栅极;和
形成在每个单元像素区中的存储电容器,其包括依次形成在衬底上的结晶硅层、介质层和电容器电极,
其中通过淀积非晶硅层、在至少一部分非晶硅层上涂覆用于诱发金属诱发横向结晶的金属以及进行热处理,同时形成所述像素晶体管的结晶硅有源层和所述存储电容器的结晶硅层,所述像素晶体管的结晶硅有源层和所述电容器的结晶硅层互相连接;并且所述存储电容器的结晶硅层在至少两个方向从介质层的外边界向外延伸;并且用于诱发金属诱发横向结晶的金属被涂覆在从介质层的外边界延伸的部分硅层上。
2、根据权利要求1的结晶硅薄膜晶体管板,其中所述存储电容器的介质层具有矩形形状,并且介质层下面的硅层从介质层的至少两个边缘向外延伸。
3、根据权利要求2的结晶硅薄膜晶体管板,其中所述存储电容器的介质层的一边或两个相对边形成凹陷。
4、根据权利要求1的结晶硅薄膜晶体管板,其中所述结晶硅层从介质层的外边界延伸的距离为0.1-10μm。
5、根据权利要求1的结晶硅薄膜晶体管板,其中所述介质层的厚度为300-3000埃。
6、根据权利要求1的结晶硅薄膜晶体管板,其中所述像素晶体管的栅极绝缘层和所述存储电容器的介质层是采用相同材料同时形成的;所述像素晶体管的栅极和所述存储电容器的电容器电极是采用相同材料同时形成的。
7、根据权利要求1的结晶硅薄膜晶体管板,其中用于诱发金属诱发横向结晶的金属选自包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Tr、Ru、Rh、Cd和Pt的组;并且采用溅射、蒸发或化学汽相淀积将用于诱发金属诱发横向结晶的金属涂覆厚度为1-200埃;热处理是在400-600℃温度的炉中进行0.1-50小时。
8、一种用于有机电致发光显示板的结晶硅薄膜晶体管板,包括:
包括多个单元像素区的透明衬底;
形成在每个单元像素区中的至少两个薄膜晶体管,每个薄膜晶体管包括依次形成在衬底上的结晶硅有源层、栅极绝缘层和栅极;和
形成在每个所述单元像素区中的存储电容器,其包括依次形成在衬底上的结晶硅层、介质层和电容器电极,
其中通过淀积非晶硅层、在至少一部分非晶硅层上涂覆用于诱发金属诱发横向结晶的金属以及进行热处理,同时形成所述像素晶体管的结晶硅有源层和所述存储电容器的结晶硅层,所述薄膜晶体管的至少一个的结晶硅有源层和所述电容器的结晶硅层互相连接;所述存储电容器的结晶硅层在至少两个方向从介质层的外边界向外延伸;并且用于诱发金属诱发横向结晶的金属被施加在从介质层的外边界延伸的部分硅层上。
9、根据权利要求8的结晶硅薄膜晶体管板,其中所述存储电容器的介质层具有矩形形状,并且介质层下面的硅层从介质层的至少两个边缘向外延伸。
10、根据权利要求9的结晶硅薄膜晶体管板,其中所述存储电容器的介质层的一边或两个相对边形成凹陷。
11、根据权利要求8的结晶硅薄膜晶体管板,其中所述结晶硅层从介质层的外边界延伸的距离为0.1-10μm。
12、根据权利要求8的结晶硅薄膜晶体管板,其中所述介质层的厚度为300-3000埃。
13、根据权利要求8的结晶硅薄膜晶体管板,其中所述薄膜晶体管的栅极绝缘层和所述存储电容器的介质层是采用相同材料同时形成的;所述薄膜晶体管的栅极和所述存储电容器的电容器电极是采用相同材料同时形成的。
14、根据权利要求8的结晶硅薄膜晶体管板,其中用于诱发金属诱发横向结晶的金属选自包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Tr、Ru、Rh、Cd和Pt的组;并且采用溅射、蒸发或化学汽相淀积将用于诱发金属诱发横向结晶的金属涂覆厚度为1-200埃;热处理是在400-600℃温度的炉中进行0.1-50小时。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031234127A CN100358156C (zh) | 2003-05-06 | 2003-05-06 | 用于lcd板和oeld板的存储电容器结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031234127A CN100358156C (zh) | 2003-05-06 | 2003-05-06 | 用于lcd板和oeld板的存储电容器结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1549033A CN1549033A (zh) | 2004-11-24 |
CN100358156C true CN100358156C (zh) | 2007-12-26 |
Family
ID=34321321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031234127A Expired - Fee Related CN100358156C (zh) | 2003-05-06 | 2003-05-06 | 用于lcd板和oeld板的存储电容器结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100358156C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101348757B1 (ko) * | 2006-02-03 | 2014-01-07 | 주식회사 동진쎄미켐 | 유기 절연막용 수지 조성물 및 그 제조 방법, 상기 수지조성물을 포함하는 표시판 |
US20140014948A1 (en) * | 2012-07-12 | 2014-01-16 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
CN103390592B (zh) * | 2013-07-17 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
CN107611141A (zh) * | 2017-08-28 | 2018-01-19 | 深圳市华星光电技术有限公司 | 多晶硅基板、薄膜晶体管基板和制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020115245A1 (en) * | 2001-02-21 | 2002-08-22 | Ting-Chang Chang | Method for forming thin film transistor with lateral crystallization |
US20020192884A1 (en) * | 2001-03-06 | 2002-12-19 | United Microelectronics Corp. | Method for forming thin film transistor with reduced metal impurities |
US20030068871A1 (en) * | 2001-09-28 | 2003-04-10 | Man Sun John Chan | Three dimensional integrated circuits |
US6548331B2 (en) * | 2000-12-01 | 2003-04-15 | Pt Plus Co. Ltd. | Method for fabricating thin film transistor including crystalline silicon active layer |
-
2003
- 2003-05-06 CN CNB031234127A patent/CN100358156C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6548331B2 (en) * | 2000-12-01 | 2003-04-15 | Pt Plus Co. Ltd. | Method for fabricating thin film transistor including crystalline silicon active layer |
US20020115245A1 (en) * | 2001-02-21 | 2002-08-22 | Ting-Chang Chang | Method for forming thin film transistor with lateral crystallization |
US20020192884A1 (en) * | 2001-03-06 | 2002-12-19 | United Microelectronics Corp. | Method for forming thin film transistor with reduced metal impurities |
US20030068871A1 (en) * | 2001-09-28 | 2003-04-10 | Man Sun John Chan | Three dimensional integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
CN1549033A (zh) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5474945A (en) | Method for forming semiconductor device comprising metal oxide | |
US20040110329A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
US7772061B2 (en) | Method for fabricating semiconductor device using two crystallization methods | |
US6833561B2 (en) | Storage capacitor structure for LCD and OELD panels | |
KR100458710B1 (ko) | Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
JP2004253596A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
US20030085401A1 (en) | Crystalline silicon thin film transistor panel for oeld and method of fabricating the same | |
KR100500631B1 (ko) | 박막트랜지스터의 제조방법_ | |
JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
CN100358156C (zh) | 用于lcd板和oeld板的存储电容器结构 | |
CN100369266C (zh) | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 | |
KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
US20030102479A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
KR20030038835A (ko) | Lcd용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 | |
KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
JP3607066B2 (ja) | 半導体集積回路 | |
TWI240817B (en) | A storage capacitor structure for LCD and OELD panels | |
JP4087363B2 (ja) | 半導体装置 | |
JP3607186B2 (ja) | アクティブマトリクス型表示装置 | |
KR950013796B1 (ko) | 액정 디스플레이용 박막 트랜지스터의 제조방법 | |
JP2002026334A (ja) | 薄膜トランジスタ、液晶表示装置およびエレクトロルミネッセンス表示装置 | |
JP3225231B2 (ja) | 半導体集積回路の作製方法 | |
KR20040085496A (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
JPH06318703A (ja) | 半導体装置およびその作製方法 | |
TW200425515A (en) | Crystalline silicon TFT panel for LCD or OLED having a LDD region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071226 Termination date: 20130506 |