CN100355035C - 半导体晶片、其制造方法以及制造半导体器件的方法 - Google Patents

半导体晶片、其制造方法以及制造半导体器件的方法 Download PDF

Info

Publication number
CN100355035C
CN100355035C CNB2005100083715A CN200510008371A CN100355035C CN 100355035 C CN100355035 C CN 100355035C CN B2005100083715 A CNB2005100083715 A CN B2005100083715A CN 200510008371 A CN200510008371 A CN 200510008371A CN 100355035 C CN100355035 C CN 100355035C
Authority
CN
China
Prior art keywords
line groove
semiconductor substrate
groove
described line
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100083715A
Other languages
English (en)
Other versions
CN1674233A (zh
Inventor
大沼学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1674233A publication Critical patent/CN1674233A/zh
Application granted granted Critical
Publication of CN100355035C publication Critical patent/CN100355035C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种半导体晶片中包括：在半导体衬底的前表面上形成的多个元件形成区，沿着每个元件形成区的周边形成的划线沟槽，以及位于划线沟槽的交叉点的阻止物，以阻塞划线沟槽。

Description

半导体晶片、其制造方法以及制造半导体器件的方法
本申请以日本专利申请No.2004-093782为基础，这里引进其内容作为参考。
技术领域
本发明涉及一种半导体晶片，制造该半导体晶片的方法，以及制造半导体器件的方法。
背景技术
在半导体晶片的制造工艺的最后步骤中，在晶片前表面上形成的多个电路图形上提供钝化层来保护电路图形，随后通过划线沟槽的形成来分离各个电路图形。此后，研磨晶片背面，以将晶片形成为预定厚度。在该步骤中，在钝化层上提供保护带(protection tape)等，以防止用来研磨背面的化学溶液等等腐蚀晶片前表面上的芯片。
日本未决专利公开H05-109688公开了一种留有覆盖层的整个周边不被图形占据的技术。因此，当在覆盖层的中心形成开口来暴露在晶片表面上形成的结合焊盘与划线时，不必在覆盖层的周边形成开口。在随后的晶片背面的蚀刻步骤中，在晶片的整个表面上放置粘合带(adhesive tape)以用于保护。根据该文件，该布置试图防止由于化学溶液或反应气体的侵入，导致的结合焊盘的腐蚀或退色等等。
但是，以日本未决专利公开H05-109688中公开的技术，在晶片周边保留不接触覆盖层的区域，并由此整个晶片表面不能完全用来形成芯片。
而且，随着半导体器件微型化的新近发展，流行进行在增加的几个芯片中暴露图形的步进曝光工艺。在此情况下，仅在晶片周边保留不接触的覆盖层不利地增加了工艺步骤。
发明内容
图7是示意性地示出在晶片10上以栅格图形形成的划线沟槽12的图。近来，在整个晶片10上形成图形，以增加每个晶片的有效芯片数量，并由此还在整个晶片10上提供划线沟槽12。
图8A和8B是晶片10的边缘部分的放大局部透视图。图8A示出还未提供保护带16时的状态，且图8B示出具有保护带16的晶片10。在半导体衬底10上，提供电路图形和钝化层14。可在钝化层上，或者在包括钝化层和部分电路图形的区域上，单独地形成划线沟槽12。在任何一种情况下，由于划线沟槽12到达晶片边缘，尽管以保护带16覆盖晶片前表面，但是当研磨背面时，化学溶液或清洗液不可避免地通过晶片10的边缘而侵入，如图8B所示。这导致电路图形的腐蚀。
根据本发明，提供一种半导体晶片，包括半导体衬底；和在半导体衬底的前表面上形成的多个元件形成区；沿着每个所述元件形成区的周边以栅格图形形成划线沟槽；并且在所述划线沟槽中有选择地位于所述划线沟槽的交叉区的阻止物，以阻塞所述划线沟槽并且把所述划线沟槽分隔成多个沟槽。
在如此构造的晶片中，当在随后的工艺中，有附加在半导体衬底前表面的保护带的情况下，研磨背面或清洗时，在划线沟槽中提供的阻止物防止清洗液或杂质侵入到划线沟槽中。由此，可防止电路图形的腐蚀和研磨废料附着于其上。结果，可得到具有稳定的质量水平的半导体器件。
对于如此构造的晶片，可有效地防止化学溶液侵入到邻近有效电路图形的部分划线沟槽中，并由此可防止其腐蚀。
在根据本发明的半导体晶片中，在层叠加方向上可将阻止物形成为与在层叠加方向上的元件形成区的厚度基本相同。
对于如此构造的晶片，当在随后的步骤中将保护带附加到半导体衬底的前表面时，可确保防止化学溶液侵入到划线沟槽中。
在根据本发明的半导体晶片中，可将阻止物形成为比划线沟槽的宽度窄的板(plate)形。
对于如此构造的晶片，沿着划线沟槽，阻止物不会干扰划线操作，因此可顺利地分离多个电路图形。
根据本发明的半导体晶片中，沿着多个元件形成区的四边将阻止物形成为相同的图形。
对于如此构造的晶片，可有效地防止化学溶液侵入到邻近有效电路图形的划线沟槽部分中，并由此防止其腐蚀。
根据本发明，提供一种制造半导体晶片的方法，包括：在设置有多个元件形成区的半导体衬底的前表面上沿着每个所述元件形成区的周边形成划线沟槽；其中所述形成所述划线沟槽包括在形成所述划线的同时在所述划线沟槽中形成阻塞所述划线沟槽的阻止物。
对于如此布置的方法，当在随后的步骤中，有附加在半导体衬底前表面上的保护带的情况下，研磨背面或清洗时，划线沟槽中提供的阻止物防止清洗液或杂质侵入到划线沟槽中。因此，可防止电路图形的腐蚀和研磨废料附着于其上。结果，可得到具有稳定的质量水平的半导体器件。而且，由于阻止物与划线沟槽同时形成，不需要引入额外的工艺就可简单地形成阻止物。
在根据本发明的制造半导体晶片的方法中，形成划线沟槽的步骤可包括：通过在相应于划线沟槽的位置以开口形成的刻线(reticle)，但是遮蔽相应于半导体元件形成区和阻止物的区，曝光半导体衬底的前表面。
以如此布置的方法，通过布置刻线的图形部分，可简单地形成所需形状的阻止物。
在根据本发明的制造半导体晶片的方法中，形成划线沟槽的步骤可包括：进行步进曝光以通过单个刻线在半导体衬底上形成整个划线沟槽。
以如此布置的方法，不需要引入额外工艺，就可在划线沟槽中简单地形成阻止物。
根据本发明的制造半导体晶片的方法还包括：在半导体衬底的整个前表面覆盖有保护带下，研磨半导体衬底的背面。
以如此布置的方法，当研磨半导体衬底的背面时，在划线沟槽中提供的阻止物防止清洗液或杂质侵入到划线沟槽中。因此，可防止电路图形的腐蚀和研磨废料附着其上。
根据本发明，提供一种制造半导体器件的方法，包括：在半导体衬底的前表面上形成包括多个元件形成区的元件形成层；在元件形成层上形成钝化层；沿着元件形成区的周边选择性地去除钝化层并形成划线沟槽；研磨半导体衬底的背面，该半导体衬底的前表面覆盖有保护带；去除保护带；以及沿着划线沟槽切割半导体衬底；其中形成划线沟槽的步骤包括在形成所述划线的同时在划线沟槽中形成阻塞划线沟槽的阻止物。
如上所述，本发明提供一种增加晶片上有效芯片数的工艺，同时防止芯片的腐蚀，以由此提供稳定的质量水平的半导体器件。
附图说明
从以下结合附图的说明中，本发明的上述和其它目的、优点和特征将更加显而易见，其中：
图1A至1D是顺序示出根据本发明的实施例的半导体器件的制造工艺的截面示意图；
图2是示出根据本发明的实施例用来形成划线沟槽的刻线的平面示意图；
图3是示出用步进机(stepper)通过图2的刻线曝光后，在显影的光刻胶的掩模下，以预定图形形成的钝化层的平面示意图；
图4A和图4B是分别示出阻止物的结构的透视示意图和局部平面示意图；
图5是示出用来形成常规划线沟槽的刻线的平面示意图；
图6是示出划线沟槽的另一实施例的截面示意图；
图7是示出以栅格图形形成的划线沟槽的平面示意图；
图8A和8B是示出晶片的边缘部分放大透视示意图；
图9A和9B是示出阻止物的不同例子的平面示意图。
具体实施方式
这里参考说明性实施例来描述本发明。本领域技术人员应当认识到，使用本发明的讲解可实现多种可替换的实施例，且本发明不限于为说明性目的而描述的实施例。
图1A至1D是顺序地示出本实施例的半导体器件的制造工艺的截面示意图。图1A示出制造工艺中的半导体晶片100的结构。在半导体晶片100中，在半导体衬底110上形成包括多个电路图形的元件形成层114，并在元件形成层114上形成钝化层116。钝化层116由PSG、氮化硅、聚酰亚胺等构成。尽管图中未示出，但是在正片的钝化层(positive passivation layer)116上形成正片型光刻胶，通过其上刻画了划线沟槽图形的刻线曝光划线沟槽图形。本实施例中，通过能够进行步进曝光的步进机进行图形曝光。
接着，显影光刻胶以用来作为进行干蚀刻(RIE：反应离子蚀刻)的掩模，因此以预定图形刻画钝化层116(图1B)。这时，在钝化层116上形成划线沟槽112。而且在本实施例中，在划线沟槽112中形成阻止物118，以阻塞划线沟槽112。
接着，在如上所形成上述划线沟槽112和阻止物118(图1C)后，将保护带120粘合到钝化层116上以保护半导体晶片110。在随后的半导体衬底110的背面的研磨工艺中，将保护带120粘合到划线沟槽112，阻止物118用做防止化学溶液等等的腐蚀。
图2是示出用来形成根据实施例的划线沟槽的刻线的平面示意图。本实施例的刻线200的图形部分201形成为具有限定电路图形部分202和阻止物部分204的开口区206。用该刻线200，可将划线图形转移到半导体晶片100。
图3是示出用步进机通过图2的刻线曝光后，在显影的光刻胶的掩模下，以预定图形形成的钝化层的平面示意图。这里，钝化层116提供有以栅格图形形成的划线沟槽112，其分离各个电路图形。在划线沟槽112的交叉点位置，提供阻止物118。对于该结构，由于这些电路图形放置在封闭的空间中，阻止物118可保护所有的有效电路图形(由图3中的“a”指出)。因此，防止了化学溶液等侵入到有效电路图形所在位置的区中的划线沟槽112中。
图4A和4B分别示出阻止物118的结构。图4A是阻止物所在部分的放大透视示意图。在本实施例中，当形成划线沟槽112时，通过阻止如电路图形的相应部分被曝光，来形成阻止物118。因此，在层叠加方向上的阻止物118的高度变得与电路图形的高度基本上相等。对于该结构，当在后续工艺中将保护带粘合于其上时，阻止物118和保护带可密封划线沟槽112，由此防止化学溶液等侵入到划线沟槽112中。
图4B是示出阻止物所在部分的局部平面示意图。优选地以适当的厚度形成阻止物118，使得当沿着划线沟槽112分离半导体晶片100时，可顺利地进行划片工作。另一方面，优选地以足够的厚度形成阻止物118，以防止化学溶液等侵入到划线沟槽112中。这里，划线沟槽112的宽度“D”例如可为150μm。可将阻止物118的宽度“d”设置为比划线沟槽112的宽度“D”窄。作为该结构的结果，当沿着划线沟槽112将多个芯片分离为单个时，可顺利地进行划片工作。在本实施例中，阻止物118的宽度“d”例如可为15μm。
参照图1D，研磨半导体衬底110的背面。这里，通过化学溶液或机械抛光，对半导体衬底110的背面进行蚀刻。当使用化学溶液进行蚀刻时，使用例如氟硝酸(fluoronitric)。如果该化学溶液侵入到划线沟槽中，那么电路图形因被腐蚀而破坏。当进行机械抛光时，使用例如纯净水作为清洗液。在使用纯净水的清洗工艺中，水侵入到划线沟槽中的情况下，研磨废料也与水一起侵入到划线沟槽中，粘到电路图形上。但是在本实施例中，在划线沟槽112中提供阻止物118，其用于防止化学溶液或清洗液侵入到划线沟槽112中。由此，可防止有效电路图形被化学溶液等的腐蚀和研磨废料粘合到电路图形。
接着，沿着划线沟槽112切割半导体衬底110，以将电路图形分为单个个体，由此得到多个半导体器件。如上所述，根据本实施例的半导体器件的制造工艺可防止电路图形被化学溶液等腐蚀，并由此提供稳定质量水平的半导体器件。而且，本实施例中如图4B所示，将阻止物118形成为条形，使得在划片工艺中可容易地切割阻止物118。
图5是示出用来形成常规划线沟槽的刻线的平面示意图。以开口区26形成常规刻线20的图形部分21，该开口区限定电路图形部分202。图3中所示的本实施例的刻线200与常规刻线20的区别仅在于：在图形部分201中提供阻止物204。由此，仅通过从常规图形改变刻线200的图形，根据本实施例的半导体器件的制造工艺可以在划线沟槽112中形成阻止物118，并由此防止电路图形被化学溶液等腐蚀，不用引入额外工艺。此外，由于在划线沟槽112中形成阻止物118，不必额外地确保用于设置阻止物118的空间，其可以保持每个晶片的有效芯片的最大量。
尽管参照优选实施例描述了本发明，本领域技术人员显而易见，实施例仅仅是示例性的，不脱离本发明范围可进行各种修改。
为了引证几个示例，当前述实施例表示其中在钝化层116中形成划线沟槽112的情况时，如图6所示，通过钝化层116和元件形成层114二者可形成划线沟槽112。可选地，可将划线沟槽112形成至元件形成层114中的预定深度。这任何一种情况下，由于将阻止物118形成为与电路图形区的高度基本相同，可同样防止化学溶液等的侵入，并可得到与上述实施例描述的相同的优点。
图9A和9B是示出阻止物的不同示例的平面示意图。因此，可将阻止物118形成为各种结构。由于根据本发明的实施例可仅通过刻线200限定图形来形成阻止物118，仅仅通过修改刻线200的图形部分201就可将阻止物118形成为各种形状。例如，如图9B中所示并排设置多个阻止物118，进一步确保防止化学溶液等侵入到划线沟槽112中。
在前述实施例中，阻止物118位于划线沟槽112的交叉点附近，而也可以将阻止物118放置在不是划线沟槽112的交叉点的其它位置。在划线沟槽112中的任何位置提供阻止物118，可防止化学溶液等以毛细管作用侵入到划线沟槽112的任何区中，并由此将电路图形的腐蚀最小化。此外，尽管图3示出在所有电路图形的四个角提供阻止物118的情况，但是可以仅在沿着位于半导体晶片100的周边的电路图形周围提供阻止物118。

Claims (12)

1.一种半导体晶片，包括：
半导体衬底；
在所述半导体衬底的前表面上形成的多个元件形成区；
沿着每个所述元件形成区的周边以栅格图形形成划线沟槽；和
在所述划线沟槽中有选择地位于所述划线沟槽的交叉区的阻止物，以阻塞所述划线沟槽并且把所述划线沟槽分隔成多个沟槽。
2.根据权利要求1的半导体晶片，其中在层的层叠方向中，将所述阻止物的厚度形成为与所述元件形成区的厚度相同。
3.根据权利要求1的半导体晶片，其中将所述阻止物形成为比所述划线沟槽的宽度窄的条形。
4.根据权利要求1的半导体晶片，其中沿着所述多个元件形成区的每个的四边以相同的图形形成所述阻止物。
5.一种制造半导体晶片的方法，包括：
在设置有多个元件形成区的半导体衬底的前表面上沿着每个所述元件形成区的周边形成划线沟槽；
其中所述形成所述划线沟槽包括在形成所述划线的同时在所述划线沟槽中形成阻塞所述划线沟槽的阻止物。
6.根据权利要求5的方法，其中所述形成所述划线沟槽包括：通过在相应于所述划线沟槽的位置的开口形成的刻线曝光所述半导体衬底的所述前表面，并且遮蔽相应于所述半导体元件形成区和所述阻止物的区。
7.根据权利要求6的方法，其中所述形成所述划线沟槽包括：进行步进曝光以在所述半导体衬底上以单个刻线形成所有所述划线沟槽。
8.根据权利要求5的方法，还包括：
在保护带覆盖所述半导体衬底的全部所述前表面的情况下，研磨所述半导体衬底的背面。
9.一种制造半导体器件的方法，包括：
在半导体衬底的前表面上形成包括多个元件形成区的元件形成层；
在所述元件形成层上形成钝化层；
沿着每个所述元件形成区的周边选择性地去除所述钝化层和形成划线沟槽；
在所述半导体衬底的所述前表面覆盖有保护带的情况下，研磨所述半导体衬底的背面；
去除所述保护带；以及
沿着所述划线沟槽切割所述半导体衬底；
其中所述形成所述划线沟槽包括：在形成所述划线的同时在所述划线沟槽中形成阻塞所述划线沟槽的阻止物。
10.根据权利要求9的方法，其中所述形成所述划线沟槽包括：选择性地将所述元件形成层与所述钝化层一起去除。
11.根据权利要求9的方法，其中所述形成所述划线沟槽包括：通过在相应于所述划线沟槽的位置的开口形成的刻线曝光所述半导体衬底的所述前表面，以及遮蔽相应于所述半导体元件形成区和所述阻止物的区。
12.根据权利要求9的方法，其中形成所述划线沟槽的所述步骤包括进行步进曝光，以通过单个刻线在所述半导体衬底上形成所有所述划线沟槽。
CNB2005100083715A 2004-03-26 2005-02-22 半导体晶片、其制造方法以及制造半导体器件的方法 Expired - Fee Related CN100355035C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004093782A JP2005285853A (ja) 2004-03-26 2004-03-26 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP2004093782 2004-03-26

Publications (2)

Publication Number Publication Date
CN1674233A CN1674233A (zh) 2005-09-28
CN100355035C true CN100355035C (zh) 2007-12-12

Family

ID=34858529

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100083715A Expired - Fee Related CN100355035C (zh) 2004-03-26 2005-02-22 半导体晶片、其制造方法以及制造半导体器件的方法

Country Status (4)

Country Link
US (2) US20050224920A1 (zh)
EP (1) EP1580806B1 (zh)
JP (1) JP2005285853A (zh)
CN (1) CN100355035C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634032A (zh) * 2016-07-18 2018-01-26 南亚科技股份有限公司 晶片及晶片制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837971B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100813244B1 (ko) * 2006-07-11 2008-03-13 삼성에스디아이 주식회사 리포머 버너
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
JP2011129551A (ja) * 2009-12-15 2011-06-30 Panasonic Corp 半導体装置及びその製造方法
JP5401301B2 (ja) * 2009-12-28 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US8884402B2 (en) * 2010-04-28 2014-11-11 United Microelectronics Corp. Circuit layout structure
CN102610578A (zh) * 2012-03-19 2012-07-25 无锡纳克斯半导体材料有限公司 一种矩阵式蓝宝石衬底及其制备方法
US9202754B2 (en) 2012-04-23 2015-12-01 Seagate Technology Llc Laser submounts formed using etching process
WO2016204170A1 (ja) * 2015-06-19 2016-12-22 株式会社村田製作所 ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ
CN108346555A (zh) * 2017-01-23 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
KR20220087179A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 반도체 장치 및 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US6271578B1 (en) * 1997-03-24 2001-08-07 Siemens Aktiengesellschaft Crack stops
CN1471147A (zh) * 2002-06-27 2004-01-28 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519688A (en) 1974-07-15 1976-01-26 Tokyo Shibaura Electric Co Handotaisochino seizohoho
JPS5178687A (ja) 1974-12-28 1976-07-08 Fujitsu Ltd Handotaisochinoseizohoho
JPH05109688A (ja) 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
JP3440997B2 (ja) * 2000-03-27 2003-08-25 関西日本電気株式会社 半導体ウェーハ及びその製造方法
US6627917B1 (en) * 2000-04-25 2003-09-30 Medtronic, Inc. Method and apparatus for wafer-level burn-in
US6964924B1 (en) * 2001-09-11 2005-11-15 Lsi Logic Corporation Integrated circuit process monitoring and metrology system
JP3722809B2 (ja) * 2002-06-27 2005-11-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2004253678A (ja) 2003-02-21 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
US20070102791A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Structure of multi-layer crack stop ring and wafer having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US6271578B1 (en) * 1997-03-24 2001-08-07 Siemens Aktiengesellschaft Crack stops
CN1471147A (zh) * 2002-06-27 2004-01-28 松下电器产业株式会社 半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634032A (zh) * 2016-07-18 2018-01-26 南亚科技股份有限公司 晶片及晶片制造方法
CN107634032B (zh) * 2016-07-18 2020-04-21 南亚科技股份有限公司 晶片及晶片制造方法

Also Published As

Publication number Publication date
CN1674233A (zh) 2005-09-28
EP1580806B1 (en) 2011-10-05
US20080070381A1 (en) 2008-03-20
US7618877B2 (en) 2009-11-17
US20050224920A1 (en) 2005-10-13
EP1580806A2 (en) 2005-09-28
JP2005285853A (ja) 2005-10-13
EP1580806A3 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
CN100355035C (zh) 半导体晶片、其制造方法以及制造半导体器件的方法
US6624505B2 (en) Packaged integrated circuits and methods of producing thereof
TWI479553B (zh) 半導體晶粒分離方法及半導體晶粒區塊或半導體晶粒列的陣列
TWI473183B (zh) 可堆疊的積體電路晶片的晶圓水平表面鈍化
US8476774B2 (en) Off-chip VIAS in stacked chips
US20050118790A1 (en) Method for dicing semiconductor wafers
CA2356938A1 (en) Semiconductor device and method of manufacturing the same
US20090042355A1 (en) Semiconductor wafer and manufacturing method therefor
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US20070013044A9 (en) Packaged integrated circuits and methods of producing thereof
US8030180B2 (en) Method of manufacturing a semiconductor device
KR20090102194A (ko) 반도체 장치 및 그 제조 방법 및 반도체 장치를 구비하는전기 기 기
US4967259A (en) Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
JP2006080284A (ja) 半導体装置および半導体装置の製造方法
TWI701716B (zh) 半導體元件及其製造方法
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
US8759969B1 (en) Integrated circuit dice with edge finishing
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
US7256106B2 (en) Method of dividing a substrate into a plurality of individual chip parts
JP2006173153A (ja) 半導体装置の製造方法
US20200402956A1 (en) Method for manufacturing a semiconductor package having five-side protection
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法
CN118136580A (zh) 半导体元件及其制作方法
KR20030048207A (ko) 웨이퍼 후면 연마시의 오염 방지방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20140222