CH684665A5

CH684665A5 - MOSFET-gesteuerter Vervielfacher.

Info

Publication number: CH684665A5
Application number: CH2241/92A
Authority: CH
Inventors: Il Song Han
Original assignee: Korea Telecommunication
Priority date: 1991-11-01
Filing date: 1992-07-16
Publication date: 1994-11-15
Also published as: KR940004430B1; GR1002150B; ITMI921727A0; MC2322A1; SE9201883L; GB2261093B; GR920100399A; ITMI921727A1; ES2040659R; GB2261093A; GB9213382D0; DE4222846C2; ES2040659A2; FR2683353A1; IT1255431B; ATA144692A; KR930011429A; ES2040659B1; DE4222846A1; JPH05225365A

Description

5

10

15

20

25

30

35

40

45

50

55

60

CH 684 665 A5

Beschreibung

Die Erfindung betrifft einen MOSFET-gesteuerten Vervielfacher.

Bei der Entwicklung der VLSI (Very Large Scale lntegration)-Techno!ogie entstand ein Bedürfnis, die Integrationstechnologie nicht nur in digitalen, sondern auch in analogen Systemen anwenden zu können. Daher wird die Digitaltechnologie z.B. in Rechnern benützt, und auch auf einem neuen Gebiet angewandt, um entweder eine Humanisierung oder Realisierung eines neuronalen Netzwerkes der Kommunikationstechnik zwischen ferngesteuerten Systemen oder zwischen Benutzerverbindungen erreichen zu können. Unter diesen Umständen bestehen Grenzen im Digitalsystem der herkömmlichen VLSI-Technologie, und zwar einerseits von der klassischen Bedeutung einer Algorithmusbetrachungsweise und andrerseits von einem simulierten Realisationsaspekt, d.h. einer realen Verbindung von aussen her. Für den Multiplikationsvorgang, welcher auf einem VLSI-Technologie verwendenden Verfahren beruht, resultieren Probleme, da die für die erforderlichen Chips benötigte Breite beträchtlich zunimmt und die Arbeitsgeschwindigkeit zur Realisierug der Synchronisierungsoperation des Systems begrenzt ist.

Zusätzlich weist die Technologie der analogen integrierten Schaltung Schwierigkeiten bei der Realisierung der VLSI-Technologie auf, und zwar wegen ihrer begrenzten Präzision und Schwierigkeit in der Systemauslegung selber.

Daher ist es ein Ziel der vorliegenden Erfindung, die obenerwähnten Probleme zu lösen und einen MOSFET-gesteuerten Vervielfacher zu schaffen, der eine präzise Funktion der Arbeitsmultiplikation unter Verwendung einer VLSI-Technologie, welche den Vorteil der Erzielung des Digitaisystems hat, und einer neuartigen, analogen integrierten Schaltung, bewirkt.

Ferner ist es ein weiteres Ziel der vorliegenden Erfindung, zur Realisierung eines Schemas für eine neue Generation von Rechnertechnologie eine analog-digitale Hybridart einer künstlichen neuronalen Synapse zur Verfügung zu stellen.

Diese Ziele werden erreicht mittels MOSFET-gesteuerter Vervielfacher nach Anspruch 1.

Zweckmässige Weiterausgestaltungen des Erfindungsgegenstandes sind Gegenstand der Ansprüche 2 bis 9.

Der Ausdruck «wirksam (oder betriebsmässig) verbunden» bedeutet im vorliegenden Fall, dass das betreffende Element in der erfindungsgemässen Schaltung derart verbunden ist, um den Zweck der Schaltung zu erreichen, d.h. für das lineare MOSFET-GIied 1 einen linear sich verändernden Strom I und für das Impedanzelement Z eine Spannung Vo abzugeben.

Die vorangehend erwähnten Ziele betreffen nur einige der wichtigeren Merkmale und Anwendungen der vorliegenden Erfindung. Viele andere nützliche Ergebnisse können durch Anwendung der offenbarten Erfindung innerhalb dem Bereich der Offenbarung erzielt werden. Dementsprechend können weitere Ziele erkannt sowie ein besseres Verständnis der Erfindung durch Verweis auf die nachstehende Zusammenfassung der Erfindung und die detaillierte Beschreibung, welche zusätzlich zum durch die Patentansprüche definierten Schutzbereich der Erfindung und in Zusammenhang mit den beiliegenden Zeichnungen ein bevorzugtes Ausführungsbeispiel der Erfindung beschreibt, erreicht werden.

Die Fachleute auf diesem Gebiet der Technik werden anerkennen, dass die nachstehend offenbarte Konzeption und spezifische Ausführungsform als eine Ausgangsbasis zur Modifizierung oder Entwerfung anderer Anordnungen zur Durchführung des gleichen Zweckes der vorliegenden Erfindung verwendet werden kann. Ausserdem können Fachleute auf diesem Gebiet der Technik realisieren, dass solche äquivalente Ausbildungen nicht von dem in den Ansprüchen dargelegten Erfindungsgedanken und Schutzbereich abweichen.

Zum besseren Verständnis des Wesens und des Gegenstandes der Erfindung wird auf die nachstehende detaillierte Beschreibung in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigt

Fig. 1A ein Symbol eines MOSFET;

Fig. 1B einen äquivalenten Schaltkreis in einem nichtgesättigten Bereich von einem MOSFET;

Fig. 2 einen vereinfachten eines Teiles eines schematischen Schaltungskreis gemäss der vorliegenden Erfindung;

Fig. 3 eine Schaltung einer ersten beispielsweisen Ausführungsform eines erfindungsgemässen MOS-FET-gesteuerten Vervielfachers;

Fig. 4 eine zweite beispielsweise Ausführungsform der vorliegenden Erfindung; und

Fig. 5 eine dritte beispielsweise Ausführungsform der vorliegenden Erfindung.

Analoge Bezugszeichen beziehen sich in allen Figuren auf analoge Teile.

Fig. 1A zeigt schematisch ein Symbol eines MOSFET mit einer Steuerelektrode, einer Source-Elek-trode sowie einer Drain-Elektrode. Fig. 1B zeigt einen äquivalenten Schaltkreis eines MOSFET in einem ungesättigten Bereich, in welchem die Drainstromcharakteristik im Widerstandsbereich durch folgende Gleichungen ausgedrückt werden kann:

2

5

10

15

20

25

30

35

40

45

50

55

60

65

CH 684 665 A5

CoX'W'Ji

I •

2L

1 (Cox'W'jU)

R L

In diesen Gleichungen bedeuten:

Ii: Die Mobilität des Majoritätsladungsträgers.

Cox: Die Steuerkapazitanz (gate capacitance) pro Einheitsfläche.

L: Die Länge des Kanals.

W: Die Breite des Kanals (in senkrechter Richtung zu L)

Vd: Die Spannung zwischen der Drain-Elektrode und der Source-Elektrode.

Vgs: Die Spannung zwischen der Steuerelektrode und der Source-Elektrode.

Vt: Die Schwellwertspannung.

Fig. 2 ist eine schematische Ansicht des vorliegenden Erfindungsgegenstandes in welcher eine Spannungsquelle Vx über ein erstes Widerstandselement 10, einen MOSFET M1 und ein zweites Widerstandselement (resistive element) 20 mit einer Spannungsquelle -Vx verbunden ist. Ausserdem ist die Spannungsquelle Vx auch über eine erste Stromquelle 30, einen Knoten A und eine zweite Stromquelle 40 mit der Spannungsquelle -Vx verbunden. Ausserdem weist das Potentialniveau Vxp der Drain-Elektrode des MOSFET M1 eine symmetrische Relation relativ zum Potentialniveau -Vxp der Drain-Elektrode des MOSFET M1 auf.

Eine Spannungsquelle Vg ist mit der Steuerelektrode des MOSFET M1 verbunden, wobei die Arbeitsweise nachstehend noch näher beschrieben wird. Es sei bemerkt, dass in der Zeichnung vorausgesetzt wird, dass die Spannungsquellen Vx und -Vx gleichzeitig symmetrische Eingangsspannungen dem Schaltkreis liefern.

Unter Bezugnahme auf die Zeichnung kann der durch den MOSFET-Widerstand M1 fliessende Strom 11 durch die folgende Gleichung ausgedrückt werden:

11 = (Cox ■ W • [x)/L [(Vgs - Vt) Vds - V2ds/2]

= a [(Vg + Vxp - Vt) 2Vxp - 4Vxp2/2]

= a (Vg - Vt) 2Vxp = a • Vg • Vds - ß (3)

wobei a = (Cox • W • fi)/L

Vd = Vxp, Vs = -Vxp

Vds = 2Vxp und ß ein Offsetglied

Dabei bedeuten:

Vg = Gate- oder Steuerspannung Vd = Drainspannung, und Vs = Sourcespannung

Daher wird, wie aus der Gleichung (3) ersichtlich, bei einer Versetzung des ß-Gliedes durch Verwendung einer Stromquelle (wie z.B. eines Stromspiegelschaltkreises) mit der gleichen Grössenordnung wie derjenigen der Stromquelle 11 zur Eliminierung des Offsetgliedes das quadratische Glied aus der Gleichung (1) eliminiert, so dass der resultierende Strom l einen Wert erhält, welcher sich im Verhältnis zum Produkt der Eingangsspannungen der Spannungsquellen Vg und Vds verhält, was in der für einen Vervielfacher benützbaren Basis resultiert.

Fig. 3 zeigt einen Schaltkreis eines MOSFET-Vervielfachers gemäss der vorliegenden Erfindung, wobei die Spannungsquelle Vx über einen MOSFET M4 mit einer mit dessen Drain-Elektrode verbundenen Steuerelektrode, einen MOSFET m1 mit der Spannung der Spannungsquelle Vg an dessen Steuerelektrode, und über einen MOSFET M5, dessen Steuerelektrode mit dessen Drainelektrode verbunden ist, mit der Spannungsquelle -Vx verbunden ist. Ausserdem ist die Spannungsquelle Vx über einen als Stromquelle für die Offsetsteuerung wirkenden MOSFET M5, einen Knoten A, d.h. einen besonderen Verbindungspunkt, und einen MOSFET M2, dessen Steuerelektrode zur Bildung eines Stromspiegelschaltkreises mit der Steuerelektrode des MOSFET M5 verbunden ist, mit der Spannungsquelle -Vx verbunden, und bildet dadurch ein lineares MOSFET-Glied 1 mit Eingangsanschlüssen die mit den ent(-V2ds) (1)

• (Vgs - Vt) (2)

3

5

10

15

20

25

30

35

40

45

50

55

60

CH 684 665 A5

sprechenden Spannungsquellen Vx und -Vx verbunden sind. Der Knoten A ist zur Abgabe einer Ausgangsspannung Vo verbunden und steht über ein Impedanzelement Z auch mit der Erde in Verbindung, wobei die Beschreibung der Arbeitsweise nachstehend folgt.

Wie aus der Zeichnung ersichtlich, wird, da der Ausgangsstrom I linear fliesst infolge des Stromes 11, welcher äquivalent ist zum Strom der durch den MOSFET M1 fliesst, und der durch den als ein Strom-spiegelschaitkreis wirkenden MOSFET M2 fliesst, und infolge des Stromes 12, welcher als eine Stromquelle zur Offsetsteuerung wirkt und durch den MOSFET M3 fliesst, die Ausgangsspannung Vo mittels des Impedanzelementes abgegeben, wobei die Ausgangsspannung Vo einen Wert erhält, der im Verhältnis zum Produkt der Eingangsspannungen von den Spannungsquellen Vx und Vg ist. Eine solche Funktionsproduktfunktion kann durch Adoption eines erfindungsgemässen Schaltkreises nach Fig. 3 realisiert werden, in welchem die primäre lineare Beziehung im ungesättigten Bereich von MOSFETs dazu hervorgehoben ist. Es sei bemerkt, dass eine Referenzspannung Vr an die Steuerelektrode des MOSFET M3 angelegt wird, um den durch den MOSFET M2 fliessenden Strom gleich einzustellen wie den durch den MOSFET M1 fliessenden Strom.

Fig. 4 zeigt eine zweite Ausführungsform gemäss der vorliegenden Erfindung, in welcher im Vergleich zu Fig. 3 ein MOSFET M8 zwischen dem Knoten A und dem Impedanzelement Z zwischengeschaltet ist, um so über dessen Steuerelektrode ein einem neuronalen Zustand entsprechendes Signal N zu empfangen und derart als ein neuronales Synapsenetzwerk zu wirken. Entsprechend der vorangehend beschriebenen Ausführungsform funktioniert bei Einstellung der Spannung von der Spannungsquelle Vx auf ein vorbestimmtes Niveau die Spannung der Spannungsquelle Vg als ein Synapsegewicht eines neuronalen Netzwerkes und das Impulssignal des neuronalen Zustandes N wird der Steuerelektrode des MOSFET M8 zugeleitet, wodurch ein Schaltkreis zur Realisation der Basisstruktur eines neuronalen Synapsenetzwerkes, welches den neuronalen Zustand unter Verwendung eines Integrationskondensators (nicht dargestellt) elektrisch speichert, erreicht werden kann. Es kann ebenfalls ein neuartiges neuronales Netzwerk ausgeführt werden, das, obwohl es einige wenige MOSFET verwendet, es ermöglicht, einen vollständig asynchronen Betrieb mit einer hohen Geschwindigkeit bezüglich der Verarbeitungszeit zu erhalten.

Fig. 5 zeigt eine dritte Ausführungsform gemäss der vorliegenden Erfindung, in welcher im Vergleich zu Fig. 4 an den Eingangsanschlüssen, d.h. zwischen der Spannungsquelle Vx und dem MOSFET M4 ein MOSFET M6 und zwischen der Stromquelle -Vx und dem MOSFET M5 ein MOSFET M7 angeordnet ist. Die Steuereiektroden der MOSFET M6 und M7 sind miteinander verbunden und ermöglichen dadurch, dass über diese gleichzeitig ein einem neuronalen Zustand entsprechendes Eingangssignal N zugeleitet werden kann. Dadurch kann bei Fehlen eines solchen Eingangssignales N der an den MOSFET M1 und M2 existierende Verbraucherstrom eliminiert werden.

Entsprechend diesem dritten Ausführungsbeispiel gemäss der vorliegenden Erfindung ist somit ein weiteres neuartiges neuronales Netzwert dargestellt, welches den Leistungsbedarf für hochintegrierte Systeme minimalisiert.

Wie vorangehend beschrieben, kann gemäss der Erfindung unter Verwendung der primären Linearcharakteristiken der MOSFET nicht nur ein einfaches und ein genaues Betriebsergebnis erreicht werden, sondern auch ein gemischter Analog-Digital-Typ eines künstlichen neuronalen Synapsenetzwerkes ausgeführt werden, das in der Realisierung des neuronalen Netzwerkes benutzbar ist, so dass das technische Prinzip gemäss der vorliegenden Erfindung vorteilhafterweise auch in der neuen Generation von Rechnersystemen Anwendung finden kann.

Obwohl diese Erfindung in ihrer bevorzugten Ausführungsform mit einem gewissen Genauigkeitsgrad beschrieben wurde, ist es für den Fachmann auf diesem Gebiet der Technik selbstverständlich, dass die vorliegende Offenbarung einer bevorzugten Ausführungsform des Erfindungsgegenstandes nur beispielsweise gemacht wurde, und dass zahlreiche Änderungen in den Details der Konstruktion, Kombination und Anordnung der Teile gemacht werden können ohne vom Erfindungsgedanken und Schutzbereich der Erfindung abzuweichen.

Claims

Patentansprüche

1. MOSFET-gesteuerter Vervielfacher, gekennzeichnet durch: ein lineares MOSFET-Glied (1) zur linearen Veränderung des Ausgangsstromes I in einem Knoten A in Übereinstimmung mit einer Eingangsspannung von einer Eingangsspannungsquelle Vg und einer symmetrischen Eingangsspannung von Spannungsquellen Vx und -Vx, wobei die Eingangsspannung von der Eingangsspannungsquelle Vg betriebsmässig der symmetrischen Eingangsspannung von den Spannungsquellen Vx und -Vx zugeordnet ist; wobei das lineare MOSFET-Glied folgende Elemente einschliesst:

ein erstes, mit einer Spannungsquelle Vx betriebsmässig verbundenes Widerstandselement (10): ein MOSFET M1 mit einer Steuerelektrode (G), die mit einer Spannungsquelle Vg verbunden ist, mit einer betriebsmässig mit dem ersten Widerstandselement (10) verbundenen Drain-Elektrode (D), und mit einer Source-Elektrode (S); ein zweites, mit einer Spannungsquelle -Vx und mit der Source-Elektrode des MOSFET M1 verbundenes Widerstandselement (20; eine erste, mit der Spannungsquelle Vx und dem Knoten A verbundene Ruhestromquelle (30), welche als Stromquelle zur Steuerung der Versetzung funktioniert; eine zweite, mit dem Knoten A und der Spannungsquelle -Vx betriebsmässig verbun-

4

5

10

15

20

25

30

35

40

45

50

55

60

65

CH 684 665 A5

dene Ruhestromquelle (40) für einen Stromspiegelschaltkreis; und ein Impedanzelement Z zur Abgabe einer Spannung Vo, wobei dieses Impedanzelement Z mit dem Knoten A des linearen MOSFET-Glie-des (1) und der Erde verbunden ist.

2. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass das erste Widerstandselement (10) ein MOSFET M4 ist, dessen Steuerelektrode und Drain-Elektrode zur gemeinsamen Verbindung mit der Spannungsquelle Vx betriebsmässig miteinander verbunden sind, und dessen Source-Elektrode mit der Drain-Elektrode des MOSFET M1 verbunden ist.

3. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass das zweite Widerstandselement (20) ein MOSFET M5 ist, dessen Drain-Elektrode und Steuerelektrode zur gemeinsamen Verbindung mit der Source-Elektrode des MOSFET M1 betriebsmässig miteinander verbunden sind, und dessen Source-Elektrode mit der Spannungsquelle -Vx verbunden ist.

4. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass die erste Stromquelle (30) durch ein MOSFET M3 gebildet wird, dessen Drain-Elektrode mit der Spannungsquelle Vx und dem ersten Widerstandselement (10), dessen Source-Elektrode mit dem Knoten A, und dessen Steuerelektrode zum Empfang einer Referenzspannung von einer Spannungsquelle Vr mit der letzteren verbunden ist.

5. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Stromquelle (40) ein MOSFET M2 ist, dessen Drain-Elektrode betriebsmässig mit dem Knoten A und dessen Source-Elektrode betriebsmässig mit dem zweiten Widerstandselement (20) und der Spannungsquelle -Vx verbunden ist.

6. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Stromquelle (40) ein MOSFET M2 ist, welcher betriebsmässig mit dem Knoten A und der Spannungsquelle -Vx verbunden ist, und dass das zweite Widerstandselement (20) ein MOSFET M5 ist, mit einer Drain-Elektro-de und einer Steuerelektrode die gemeinsam mit der Source-Elektrode des MOSFET M1 verbunden sind, mit einer Source-Elektrode die mit der Spannungsquelle -Vx und mit einer Steuerelektrode, die mit einer Steuerelektrode des MOSFET M2 verbunden sind.

7. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Stromquelle (40) ein MOSFET M2 ist; und das zweite Widerstandelement (20) ein MOSFET M5 ist, bei dem eine Drain-Elektrode mit der Source-Elektrode des MOSFET M1, eine Source-Elektrode mit der Spannungsquelle -Vx und eine Steuerelektrode mit einer Steuerelektrode des MOSFET M2 und mit der Source-Elektrode des MOSFET M1 verbunden sind; und dass die zweite Stromquelle (20) ein MOSFET M2 ist, welcher betriebsmässig mit dem Knoten A verbunden ist, und mit einer Source-Elektrode die betriebsmässig mit der Source-Elektrode des MOSFET M5 und der Spannungsquelle -Vx verbunden ist (Fig. 3).

8. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass er ausserdem mit einem MOSFET M8 versehen ist, welcher betriebsmässig zwischen dem Knoten (A) des linearen MOSFET-Gliedes (1) und dem Impedanzelement Z zwischengeschaltet ist, eine Steuerelektrode (G) zum Empfang eines einem neuronalen Zustand entsprechenden Signales (N) aufweist, und derart als ein neuronales Synapse-Netzwerk wirkt (Fig. 4).

9. MOSFET-Vervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass er ausserdem zum Empfang einer Spannung von der Spannungsquelle -Vx mit einem betriebsmässig zwischen der Spannungsquelle Vx und dem linearen MOSFET-Glied (1) zwischengeschalteten MOSFET M6; und zum Empfang einer Spannung von der Spannungsquelle Vx mit einem betriebsmässig zwischen der Spannungsquelle -Vx und dem linearen MOSFET-Glied (1) zwischengeschalteten MOSFET M7, versehen ist, dass jeder der MOSFET M6 und M7 ausserdem mit Steuerelektroden versehen ist, die zum gemeinsamen Empfang eines einen neuronalen Zustand signalisierenden Signales (N) miteinander verbunden sind und derart als ein neuronales Synapsenetzwerk wirkt (Fig. 5).

5