DE3401516C2 - Aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker - Google Patents
Aktives Netzwerk mit geschalteten Kondensatoren und einem OperationsverstärkerInfo
- Publication number
- DE3401516C2 DE3401516C2 DE19843401516 DE3401516A DE3401516C2 DE 3401516 C2 DE3401516 C2 DE 3401516C2 DE 19843401516 DE19843401516 DE 19843401516 DE 3401516 A DE3401516 A DE 3401516A DE 3401516 C2 DE3401516 C2 DE 3401516C2
- Authority
- DE
- Germany
- Prior art keywords
- operational amplifier
- clock
- capacitor
- input
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
Abstract
Die Erfindung betrifft ein aktives Netzwerk mit alternierend geschalteten Kondensatoren und einem Operationsverstärker, bei dem die Offsetspannung kompensiert ist. Die Aufgabe, dabei eine Ausgangsspannung zu liefern, die in beiden Taktintervallen näherungsweise gleich ist, um einen Operationsverstärker mit geringer Slewrate zu benötigen, wird dadurch gelöst, daß während des zweiten Taktintervalls ein Kondensator zusätzlich parallel zum Rückkopplungszweig geschaltet ist und daß während des ersten Taktintervalls dieser zusätzliche Kondensator so vorgeladen wird, daß sich im zweiten Taktintervall die vorherige Ausgangsspannung einstellt.
Description
Die Erfindung betrifft ein aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker, bei dem die Offsetspannung kompensiert ist, wobei in den Eingangszweig vom Eingang des Netzwerks zürn
negativen Eingang des Operationsverstärkers und in den Rückkopplungszweig vom Ausgang des Netzwerks
zum negativen Eingang des Operationsverstärkers Schalter und Kondensatoren eingebaut sind und die Schalter
mit alternierendem Takt angesteuert werden, bei dem in einem ersten Taktintervall ein Integrationskondensator
über einen Schalter im Rückkopplungszweig liegt und die Ladungsänderung eines im Eingangszweig liegenden
Kondensators eine gleich große Ladungsänderung auf dem Integrationskondensator bewirkt und bei dem
während des zweiten Taktintervalls ein weiterer Kondensator parallel zum Rückkopplungszweig zugeschaltet
ist(vgL/4/).
Als Grundbaustein eines Switched-Capacitor (SC)-Filters, eines SC-Spannungsverstärkers oder eines DA-Wandlers wird häufig eine Integrator- bzw. Summierschaltung verwendet die aus einem Operationsverstärker,
einem Integrationskondensator C2, einem oder mehreren Kondensatoren Cn, sowie einer Anzahl von MOS-Schaltern besteht F i g. 2 zeigt die Schaltung eines invertierenden Integrators. Von ist die bei einem realen
Operationsverstärker auftretende, in den Eingang transformierte Offsetspannung. Das Verhalten der Schaltung
in Fig.2 wird bestimmt von den Taktsignalen Φ\ und Φι (Fig. la und Ib) und den Kapazitätswerten der
Kondensatoren. Die sich nicht überlappenden Taktsignale Φ\ und Φι haben die Periodendauer T. Φι entsteht aus
Φ\ durch Verschieben um T/2. Mit der steigenden Flanke von Φι werden die Schalter 51 und 52 geschlossen.
Als Folge hiervon wird der Kondensator Ci, der vorher entladen war, auf die Spannung Vem{n)— V0//aufgeladen.
Die Hochzahl bei V„„ zeigt an, welches Taktsignal gerade hoch ist Das Argument η gibt das Zeitintervall
te((n-\) T,nT)an.
Die Ladung C\\Van(n)— V0//], die auf Ci gespeichert, wird liefert ein Strom, der über den Kondensator Ci
fließt Da die Differenzladungen auf den Kondensatoren Ci und Ci gleich sein müssen, erhält man
so Q[Vein\n)- Volf] + C2(C Vaas\n)- Vofr]-[Vaus 2(n-\)- Voff]}=0
(1)
VaJ(n-1)= V„J(n-\): V,us\n)= V1J(H-I) - -§-[V^,1 (n)- Voff]
(2)
Die Eingangsspannung und die Ausgangsspannung haben die Form einer Treppenkurve (F i g. Ic). Bei einem
idealen Operationsverstärker mit V0//= 0 ist die Ausgangsspannung Vaus zum Zeitpunkt η gleich der Ausgangsspannung Vjuj zum Zeitpunkt n—\ plus der mit dem Faktor — CiICi bewerteten Eingangsspannung Vem zum
Zeitpunkt n. Eine solche Schaltung stellt einen zeitdiskreten, invertierenden Integrator dar. Die beim realen
Operationsverstärker vorhandene Offsetsp?nnung Vc& wird bei der -Scheltung in F i g. 2 mitintegriert! De die
Schaltung in F i g. 2 nur eine Teilschaltung eines komplexeren Systems ist, erzeugt die beim Operationsverstärker auftretende Offsetspannung V0//am Ausgang des Gesamtsystems eine Offsetspannung. Eine weitere Quelle
für die am Ausgang des Gesamtsystems auftretende Offsetspannung sind die parasitären Ladungen, die von den
Taktspannungen Φ\ und Φι über die Streukapazitäten der Schalter (Gate-Source- und Gate-Drain-Kapazität) in
das Netzwerk eingekoppelt werden.
Bei der von Gregorian 121 vorgeschlagenen Schaltung (F i g. 3) wird die Auswirkung der Offsetspannung des
Operationsverstärkers eliminiert. Bei dieser Schaltung fließt im Zeitintervall 1, in dem das Taktsignal Φι hoch ist
34 Ol 516
λ- \te(0, T/2)), Die Differenzladung Ci Vä}(n)tan den Kondensator Q, und man erhält anstatt Gleichung (2):
VaJ(n)~ V<J{n-1) - -g- Vefc'taJ (3)
: Ein Vergleich mit Gleichung (2) zeigt, daß Vonnicht mitintegriert wird. Ein Nachteil der Schaltung in F i g. 3 ist,
daß im Zeitintervall 2 (te(772, T))£$v Operationsverstärker auf 1 gegengekoppelt ist und damit Vaus in diesem
Intervall auf die Offsetspannung des Operationsverstärkers zurückgeht, die typischerweise bei 10 mV liegt
(F i g. Id). Im anschließenden Zeitintervall 1 muß die Ausgangsspannung wieder auf die normale Signalspannung
einschwingen, die einige Volt betragen kann. Deshalb wird für die Schaltung in F i g. 3 ein Operationsverstärker
mit kurzer Anstiegszeit benötigt
; Der Erfindung liegt die Aufgabe zugrunde, ein Netzwerk der eingangs genannten Art anzugeben, das die
/ Offsetspannung kompensiert und gleichzeitig eine Ausgangsspannung liefert, die in beiden Taktintervallen
näherungsweise gleich ist, so daß die Anstiegszeit des Operationsverstärkers länger sein kann, als es bisher nötig
war.
·■,■■;; Die Aufgabe wird gelöst wie im Kennzeichen des Anspruchs 1 beschrieben. Die Unteransprüche geben
; vorteilhafte Weiterbildungen an.
Ausführungsformen der Erfindung sind in den Fig.4 bis 10 und 12 dargestellt Zusätzlich zu den Schaltelementen
eines nicht Offset-kompensierten Integrators (Fig.2) werden bei der erfindungsgemäßen Lösung der
ι Aufgabe zwei Kondensatoren d und d, wobei C» bei einer Schaltungsvariante (F i g. 4) auch entfallen kann,
, sowie maximal fünf weitere MOS-Schalter benötigt Im Zeitintervall 1 arbeiten die Schaltungen in den F i g. 4 bis
8 als Integrator, wobei Ci den Integrationskondensator darstellt Das Übertragungsverhalten der Schaltung wird
;: in diesem Zeitintervall beim invertierenden Integrator durch Gleichung (3) dargestellt (F i g. 4,5 und 6). Beim
, nichtinvertierenden Integrator (F i g. 7 und 8) erhält man als Übertragungsverhalten
jf Vaas\n)= Vaus\n-1) + -g- Vaftn-1) (4)
Die Gleichungen (3) und (4) zeigen, daß die Offsetspannung Vo/r des Operationsverstärkers nicht mitintegriert
wird. Zusätzlich zur Integratorfunktion wird bei der erfindungsgemäßen Lösung der Aufgabe im Zeitintervall 1
der Kondensator C3 auf die Differenzspannung zwischen Ausgang und Eingang aufgeladen (F i g. 4,5 und 8) bzw.
Cj wird auf die Ausgangsspannung (F i g. 6 und 7) aufgeladen.
Gleichzeitig wird Ct auf die Eingangsspannung aufgeladen (F i g. 5,7 und 8) oder C» wird entladen (F i g. 6). Im
anschließenden Zeitintervall 2 wirkt C3 als Integrationskondensator, der näherungsweise auf die Ausgangsspannung
aufgeladen wird, die im vorangehenden Zeitintervall vorhanden war. Als Ausgangsspannung Vaus erhält
man also in diesem Zeitintervall eine Spannung, die im Gegensatz zur bisher bekannten Lösung (Fig. Id) nur
geringfügig von der Ausgangsspannung im Zeitintervall 1 abweicht Die Ladungsbilanz in diesem Zeitintervall
ergibt z. B. bei der Schaltung in F i g. 4:
Ci[Vaas\n)-Vein\n)\+QVcin\n)=C3[Vam\n)-Vo„] (5)
* Ί Wird Ci = Ci gewählt, wie in F i g. 4 angegeben, so erhält man aus Gleichung (5):
V,m\n)= Vam x(n)+ Vom (6)
d. h. die Ausgangsspannung im Zeitintervall 2 ändert sich gegenüber dem Zeitintervall 1 nur um die sehr kleine
"■ Spannung VOff(Fig. Ie).
Bei den Schaltungen in den F i g. 4 bis 8 wird die Offsetspannung des Operationsverstärkers nicht mitintegriert
t Unkompensiert bleiben jedoch die parasitären Ladungen, die durch die Taktspannungen Φ\ und Φι über die so
;, Streukapazitäten der Schalter (Gate-Source- und Gate-Drain-Kapazität) eingekoppelt werden und ebenfalls zu
' einer Offsetspannung am Ausgang der Schaltung führen. Diese Takteinkopplung kann mit Hilfe einer von
Martin /3/ vorgeschlagenen Methode eliminiert werden. Hierbei wird ein Zusatznetzwerk, bestehend aus
Schaltern und Kondensatoren, mit dem positiven Eingang des Operationsverstärkers verbunden, welches durch
Takteinkopplung die gleichen parasitären Ladungen erzeugt, wie das mit dem negativen Eingang verbundene
Hauptnetzwerk. In der Veröffentlichung /3/ wird die Offsetspannung des Operationsverstärkers nach der
Methode von Gregorian 121 kompensiert Die in /3/ vorgeschlagene Methode der Kompensation der Takteinkopplung
kann mit der erfindungsgemäßen Kompensation der Offsetspannung des Operationsverstärkers nach
Anspruch 1 kombiniert werden. Fig.9 zeigt eine Schaltung, bei der beide parasitäre Effekte kompensiert
werden. Dieses Netzwerk entsteht aus der Schaltung in F i g. 4 durch Hinzufügen eines Hetzwerkes nach /3/,
welches die Takteinkopplung kompensiert
Die Anwendung der Erfindung ist nicht auf SC-Filter beschränkt Sie ist ebenso bei SC-Spannungsverstärkern
und bei DA-Wandlern einsetzbar. F i g. 10 zeigt eine Schaltung, die als Grundbaustein für Spannungsverstärker
und DA-Wandler benötigt wird. Diese Schaltung beinhaltet die erfindungsgemäße Lösung der Aufgabe: C3 wird
im Zeitintervall lauf die Ausgangsspannung V„us aufgeladen. Im Zeitintervall 2 wirkt C3 als Integrationskondensator,
der die Ausgangsspannung näherungsweise auf dem Wert V«,,1 hält.
Bei manchen Anwendungen ist es zweckmäßig, mehr als zwei Taktsingale für die Steuerung der Transistorschalter
zu verwenden, so daß die Periodendauer r des zeitdiskreten Systems in mehr als zwei Taktintervalle
34 Ol 516 I
unterteilt wird (Anspruch 3). Da bei SC-Schaltungen die Einschwingzeit in den einzelnen Taktintervallen ψ
prinzipiell kleiner als die Dauer eines Taktintervalls sein muß, muß man bei Schaltungen, die mit höherer B-
Taktfrequenz arbeiten sollen, gegebenenfalls die Einschwingzeit verringern. Beispielsweise kann man bei einer -!ζ-
Kettenschaltung von Filterstufen zweiten Grades bei Verwendung eines 3-Phasen-Taktes (F i g. 11, a, b, c, d) die ^
Schaltung so ändern, daß in den einzelnen Taktintervallen die Gesamtschaltung in nicht zusammenhängende ■'t
Teilschaltungen zerfällt, die jeweils aus nur einem Operationsverstärker und den mit diesem Operationsverstär- S?1
ker verbundenen Kondensatoren bestehen. Die Einschwingzeiten der Teilschaltungen sind geringer als die der %
Gesamtschaltung. F i g. 12 zeigt ein Bandpaßfilter vom Grad 4, bei dem die oben beschriebene Reduzierung der ϊΐ
Einschwingzeit erreicht wird. |i
ίο |i
Literaturangabe '"
/1/ R. Gregorian »High resolution switched-capacitor D/A convenor«, Microelectronics J, 1981,12, pp. 10-13, |ϊ
111 R. Gregorian, »An offset-free switched-capacitor biquad«, Microelectronics J, 1982,13, pp. 37 - 40. i-
r
/3/ K. Martin, »New clock feedthrough cancellation technique for analogue switched-capacitor circuits«, Elec- i|
tronics Letters, 1982,18, pp. 39-49. f-
/4/ K. K. K. Lam and M. A. Copeland, »Noise-cancelling switched-capacitor (Sc)filtering technique«, Electronics
ί
ί
Hierzu 8 Blatt Zeichnungen
■•'■'ι
Claims (3)
1. Aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker mit kompensierter
Offsetspannung, bei dem in den Eingangszweig vom Eingang des Netzwerks zum negativen Eingang des
5 Operationsverstärkers und in den Rückkopplungszweig vom Ausgang des Netzwerks zum negativen Eingang des Operationsverstärkers Schalter und Kondensatoren eingebaut sind und die Schalter mit alternierendem Takt (Φ1.Φ2) angesteuert werden, bei dem in einem ersten Taktintervall ein Integrationskondensator (C2) über einen Schalter im Rückkopplungszweig liegt und die Ladungsänderung eines im Eingangszweig
liegenden Kondensators (Ci) eine gleich große Ladungsänderung auf dem Integrationskondensator bewirkt
ίο und bei dem während des zweiten Taktintervalls (Φ2) ein weiterer Kondensator (C3) parallel zum Rückkopplungszweig zugeschaltet ist, dadurch gekennzeichnet, daß der Integrationskondensator (Q)
in dem zweiten Taktintervall (2) abgeschaltet ist oder kurzgeschlossen wird, und daß in dem ersten Taktintervall (1) der Kondensator (C3), der zusätzlich parallel zum Rückkopplungszweig liegt, so vorgeladen wird, daß
sich in dem zweiten Taktintervall (2) zusammen mit der vom Kondensator (C]), der im Eingangszweig liegt,
und eventuell von weiteren, mit dem negativen Eingang des Operationsverstärkers verbundenen Kondensatoren, stammenden Ladung sich näherungsweise die vorherige Ausgangsspannung einstellt
2. Aktives Netzwerk nach Anspruch 1, dadurch gekennzeichnet, daß in beiden Taktintervallen (1,2) ein
Kompensationsnetzwerk mit dem positiven Eingang des Operationsverstärkers verbunden ist, das so gestaltet ist, daß die Takteinkopplung über die Streukapazitäten am Operationsverstärker kompensiert sind.
3. Aktives Netzwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mehrere alternierende Talttsi
gnale verwendet werden und die in Anspruch 1 erwähnten Taktintervalle (1) und/oder (2) in mehrere
Taktintervalle aufgespalten sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843401516 DE3401516C2 (de) | 1984-01-18 | 1984-01-18 | Aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843401516 DE3401516C2 (de) | 1984-01-18 | 1984-01-18 | Aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3401516A1 DE3401516A1 (de) | 1985-07-25 |
DE3401516C2 true DE3401516C2 (de) | 1986-10-16 |
Family
ID=6225207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843401516 Expired DE3401516C2 (de) | 1984-01-18 | 1984-01-18 | Aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3401516C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4328973C1 (de) * | 1993-08-27 | 1994-08-25 | Siemens Ag | Schalter-Kondensator-Netzwerk |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4135644C1 (de) * | 1991-10-29 | 1993-03-04 | Sgs-Thomson Microelectronics Gmbh, 8011 Grasbrunn, De | |
FR2766001A1 (fr) * | 1997-07-11 | 1999-01-15 | Philips Electronics Nv | Echantillonneur-bloqueur |
US8704581B2 (en) * | 2007-04-23 | 2014-04-22 | Qualcomm Incorporated | Switched capacitor integration and summing circuits |
US8779957B2 (en) | 2012-08-02 | 2014-07-15 | Qualcomm Incorporated | Low distortion feed-forward delta-sigma modulator |
-
1984
- 1984-01-18 DE DE19843401516 patent/DE3401516C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4328973C1 (de) * | 1993-08-27 | 1994-08-25 | Siemens Ag | Schalter-Kondensator-Netzwerk |
Also Published As
Publication number | Publication date |
---|---|
DE3401516A1 (de) | 1985-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69530737T2 (de) | AD-Wandler mit Sigma Delta Modulation | |
EP0219725B1 (de) | Verfahren zur Kompensation von Störspannungen im Elektrodenkreis bei der magnetisch-induktiven Durchflussmessung | |
DE102006011448B4 (de) | Schaltungsanordnung und Verfahren zum Bereitstellen eines Taktsignals mit einem einstellbaren Tastverhältnis | |
DE3329820C2 (de) | ||
EP0300560B1 (de) | Vergleichsschaltung | |
WO2021180642A1 (de) | Schaltung zum betreiben eines kapazitiven sensors sowie zugehörige sensorvorrichtung | |
DE19780640B3 (de) | Niederleistungs-Delta-Sigma-Wandler | |
DE10247133B4 (de) | Gesteuerte Stromquelle, insbesondere für Digital-Analog-Umsetzer in zeitkontinuierlichen Sigma-Delta-Modulatoren | |
DE112005000994B4 (de) | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet | |
DE4222844C2 (de) | Mosfet-Analog-Multiplizierer | |
EP0213634B1 (de) | Gesteuerte Stromquellenanordnung | |
DE3401516C2 (de) | Aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker | |
EP0641074B1 (de) | Switched-Capacitor-Netzwerk | |
DE4328973C1 (de) | Schalter-Kondensator-Netzwerk | |
DE3340330A1 (de) | Verfahren und anordnung zur kompensation eines sich zeitlich nichtlinear aendernden elektrischen signals | |
EP3224944A1 (de) | Sc-verstärkerschaltung | |
DE2427471A1 (de) | Pulsbreiten-modulator und verfahren zur erzeugung eines impulses mit einer zum quotienten von zwei signalwerten proportionalen dauer | |
EP1048112B1 (de) | Sigma-delta-d/a-wandler | |
CH684665A5 (de) | MOSFET-gesteuerter Vervielfacher. | |
DE19635024C1 (de) | Schaltungsanordnung zum Treiben einer kapazitiven Last | |
DE2520931C2 (de) | Abtast-Halteschaltungsanordnung | |
DE10233392B4 (de) | Analog/Digital-Modulator | |
DE4101193C1 (de) | ||
WO1994024770A1 (de) | Vorrichtung zum digitalisieren einer analogspannung | |
DE3007846C2 (de) | Aus Schaltern, Kondensatoren und wenigstens einem Operationsverstärker bestehende elektrische Filterschaltung, bei der eine Differenzengleichung m-ter Ordnung realisiert wird |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |