CH656758A5

CH656758A5 - Phase monitoring circuit

Info

Publication number: CH656758A5
Application number: CH756181A
Authority: CH
Inventors: Reinhold Braun
Original assignee: Int Standard Electric Corp
Priority date: 1980-11-28
Filing date: 1981-11-26
Publication date: 1986-07-15
Also published as: ES8300421A1; DE3044835A1; FI73103C; GR76352B; JPS6347163B2; JPS57118445A; ES507433A0; FI813772L; DE3044835C2; FI73103B

Description

Die Erfindung betrifft eine Phasenüberwachungsschaltung nach dem Oberbegriff des ersten Anspruchs. The invention relates to a phase monitoring circuit according to the preamble of the first claim.

Eine derartige Phasenüberwachungsschaltung wird vorzugsweise in PLL-Regelsystemenn (phase-locked-loop-Systemen) eingesetzt, um z.B. das Ausgangssignal eines spannungsgesteuerten Oszillators als Vergleichssignal mit dem Steuersignal als Bezugssignal zu synchronisieren. Dazu wird die Phase des Bezugssignals mit der Phase des Vergleichssignals verglichen. Je nach der Phasendifferenz entsteht an dem einen oder anderen Ausgang des Phasendetektors ein Ausgangssignal, dessen Impulsbreite dem Wert der Phasendifferenz proportional ist. Das Ausgangssignal wird über einen Verstärker und ein Filter dem Oszillator als Regelspannung zugeführt. Such a phase monitoring circuit is preferably used in PLL control systems (phase-locked-loop systems), e.g. to synchronize the output signal of a voltage-controlled oscillator as a comparison signal with the control signal as a reference signal. For this purpose, the phase of the reference signal is compared with the phase of the comparison signal. Depending on the phase difference, an output signal is generated at one or the other output of the phase detector, the pulse width of which is proportional to the value of the phase difference. The output signal is fed to the oscillator as a control voltage via an amplifier and a filter.

Wenn die Phasenüberwachung lediglich mit einem digitalen Phasendetektor der im Oberbegriff von Anspruch 1 erwähnten Art durchgeführt wird, tritt im Falle der Unterbrechung des Bezugssignals immer dann ein Fehlerverhalten auf, wenn die Phase des wiedereinsetzenden Bezugssignals der Phase des ursprünglichen Bezugssignals vorauseilt. Die Phase wird dann auf 27t statt auf Null abgeglichen. Dieses Fehlerverhalten tritt besonders dann auf, wenn das Bezugssignal vor der Unterbrechung aus einer anderen Quelle entnommen wird als das Bezugssignal nach der Unterbrechung. If the phase monitoring is carried out only with a digital phase detector of the type mentioned in the preamble of claim 1, an error behavior occurs in the event of an interruption of the reference signal whenever the phase of the re-inserting reference signal leads the phase of the original reference signal. The phase is then adjusted to 27 t instead of zero. This error behavior occurs particularly when the reference signal before the interruption is taken from a different source than the reference signal after the interruption.

Es ist Aufgabe der Erfindung, eine Phasenüberwachungsschaltung mit einem digitalen Phasendetektor der eingangs erwähnten Art zu schaffen, die auch bei Ansteuerung mit duplizierten Bezugssignalen unterschiedlicher Phase im Anschluss an eine Signalunterbrechung in jedem Fall die Phase auf Null abgleicht. It is an object of the invention to provide a phase monitoring circuit with a digital phase detector of the type mentioned at the outset, which in any case adjusts the phase to zero even when actuated with duplicate reference signals of different phases following a signal interruption.

Diese Aufgabe wird nach der Erfindung dadurch gelöst, According to the invention, this object is achieved by

dass den Eingängen des Phasendetektors eine Korrektur-Schaltung mit zwei Eingängen und zwei Ausgängen vorgeschaltet ist, wobei die Ausgänge der Korrekturschaltung mit den Eingängen des Phasendetektors verbunden sind und das Bezugssignal und das Vergleichssignal den Eingängen der Korrekturschaltung zuführbar sind, und dass die Korrekturschaltung so ausgelegt ist, dass sie nach einer Unterbrechung des Bezugssignals die Durchschaltung ihrer Eingänge auf ihre Ausgänge in der Weise vornimmt, dass die Abfallflanken von Bezugssignal und Vergleichssignal gleichzeitig durchgeschaltet werden oder dass die Abfallflanke des Bezugssignals nach der Abfallflanke des Vergleichssignals durchgeschaltet wird. that the inputs of the phase detector are preceded by a correction circuit with two inputs and two outputs, the outputs of the correction circuit being connected to the inputs of the phase detector and the reference signal and the comparison signal being able to be fed to the inputs of the correction circuit, and that the correction circuit is designed in such a way that after an interruption of the reference signal, it switches its inputs through to its outputs in such a way that the falling edges of the reference signal and the comparison signal are switched through simultaneously or that the falling edge of the reference signal is switched through after the falling edge of the comparison signal.

Auf diese Weise werden das Bezugssignal und das Vergleichssignal unabhängig von der Phasenbeziehung des Steuersignals vor und nach der Unterbrechung stets in der bestimmten Reihenfolge auf den digitalen Phasendetektor gelangen, um sicherzustellen, dass der Phasenabgleich bei Null und nicht bei 2:t erfolgt. In this way, regardless of the phase relationship of the control signal, the reference signal and the comparison signal will always reach the digital phase detector in the specific order before and after the interruption, in order to ensure that the phase adjustment takes place at zero and not at 2: t.

Um diese zeitrichtige Durchschaltung des Bezugs- und Vergleichssignals auf die Eingänge des Phasendetektors zu erreichen, ist nach einer Ausführungsform vorgesehen, dass die Korrekturschaltung zwei Durchschaltegatter aufweist, deren Ausgänge mit den Ausgängen der Korrekturschaltung verbunden sind, dass jedes Durchschaltegatter zwei Eingänge aufweist, von denen einer mit dem zugeordneten Eingang der Korrekturschaltung verbunden ist und der andere über eine Logikschaltung ansteuerbar ist, die die gleichzeitige oder die zeitlich nacheinander erfolgende Durchschaltung der Durchschaltegatter nach einem Ausfall und nach erfolgtem Wiedereinsetzen des Bezugssignals vornimmt. In order to achieve this timely switching of the reference and comparison signal to the inputs of the phase detector, it is provided according to one embodiment that the correction circuit has two switching gates, the outputs of which are connected to the outputs of the correction circuit, that each switching gate has two inputs, one of which is connected to the assigned input of the correction circuit and the other can be controlled via a logic circuit which carries out the simultaneous or sequential switching of the switching gates after a failure and after the reference signal has been reinserted.

Damit diese Logikschaltung den Beginn und das Ende der Unterbrechung des Bezugssignals auf einfache Art feststellen kann, sieht eine weitere Ausgestaltung vor, dass die Logikschaltung eine Monoflop-Schaltung aufweist, die von den Anstiegsflanken des Bezugssignals ansteuerbar ist und so lange im Einschaltzustand bleibt, solange das Bezugssignal ansteht, und bei Ausfall des Bezugssignals nach Ablauf der Standzeit die Sperrung der Durchschaltegatter einleitet. So that this logic circuit can easily determine the beginning and end of the interruption of the reference signal, a further embodiment provides that the logic circuit has a monoflop circuit which can be controlled by the rising edges of the reference signal and remains in the switched-on state for as long as that Reference signal is present, and if the reference signal fails after the service life has elapsed, the switching gate is blocked.

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

3 3rd

656 758 656 758

Die Steuerung der Durchschaltegatter in der Korrekturschaltung wird nach einer Ausführungsform dadurch erreicht, dass die Logikschaltung eine Kippschaltung aufweist, die im Einschaltzustand der Monoflop-Schaltung in die Arbeitsstellung gebracht ist, dass der eine Ausgang der Kippschaltung über einen Inverter mit dem zweiten Eingang des vom Bezugssignal angesteuerten Durchschaltegatters verbunden ist, dass der andere Ausgang der Kippschaltung mit dem zweiten Eingang des vom Vergleichssignal angesteuerten Durchschaltegatters verbunden ist und dass die Kippschaltung über eine Gatterschaltung in die Arbeitsstellung steuerbar ist, die vom Ausgangssignal der Monoflop-Schaltung und vom Vergleichssignal ansteuerbar ist. The control of the switching gates in the correction circuit is achieved according to one embodiment in that the logic circuit has a flip-flop which is brought into the working position when the monoflop circuit is switched on, in that one output of the flip-flop is connected via an inverter to the second input of the reference signal controlled switching gate is connected that the other output of the flip-flop is connected to the second input of the switching gate controlled by the comparison signal and that the flip-flop is controllable via a gate circuit in the working position which can be controlled by the output signal of the monoflop circuit and the comparison signal.

Die zeitliche Verzögerung der Durchschaltung des Bezugssignals wird nach einer Weiterbildung dadurch sichergestellt, dass die Gatterschaltung die Kippschaltung zurückstellt, wenn die Monoflop-Schaltung im Einschaltzustand ist und das Vergleichssignal ansteht und dass dem zweiten Eingang des vom Bezugssignal gesteuerten Durchschaltegatters ein Kondensator parallelgeschaltet ist. According to a further development, the time delay of the switching through of the reference signal is ensured in that the gate circuit resets the flip-flop when the monoflop circuit is in the on state and the comparison signal is present and in that a capacitor is connected in parallel to the second input of the switching gate controlled by the reference signal.

Die Erfindung wird anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt: The invention is explained in more detail, for example, with reference to the drawings. It shows:

Fig. 1 das Blockschaltbild eines Phasenregelkreises mit einem Phasendetektor, 1 shows the block diagram of a phase-locked loop with a phase detector,

Fig. 2 ein Blockschaltbild für eine Korrekturschaltung, die dem Phasendetektor vorgeschaltet ist, 2 shows a block diagram for a correction circuit which is connected upstream of the phase detector,

Fig. 3 die Signaldiagramme des bekannten Phasendetektors und Fig. 3 shows the signal diagrams of the known phase detector and

Fig. 4 die Signaldiagramme der erfindungsgemässen Phasenüberwachungsschaltung mit einer dem Phasendetektor vorgeschalteten Korrekturschaltung. 4 shows the signal diagrams of the phase monitoring circuit according to the invention with a correction circuit upstream of the phase detector.

In einem PLL-Regelsystem nach Fig. 1 wird die Frequenz und die Phase eines steuerbaren Oszillators VCO auf die Frequenz und die Phase eines Bezugssignals eingeregelt. Das Bezugssignal R wird dem einen Eingang eines digitalen Phasendetektors PDT zugeführt, während das Ausgangssignal des Oszillators VCO als Vergleichssignal V auf den anderen Eingang des Phasendetektors PDT gelangt. Die Auslegung des Phasendetektors PDT ist so, dass an dem Ausgang PU ein Ausgangssignal auftritt, wenn das Bezugssignal R in der Phase dem Vergleichssignal V in der Phase vorauseilt, und dass an dem Ausgang PD ein Ausgangssignal auftritt, wenn das Bezugssignal R in der Phase dem Vergleichssignal V in der Phase nacheilt. Das Ausgangssignal hat dabei eine Impulsbreite, die dem Wert der Phasendifferenz proportional ist, und gelangt über den Verstärker Vr und ein Tiefpassfilter F als Regelspannung Ur auf den Regeleingang des spannungsgesteuerten Oszillators VCO. In a PLL control system according to FIG. 1, the frequency and the phase of a controllable oscillator VCO is adjusted to the frequency and the phase of a reference signal. The reference signal R is fed to one input of a digital phase detector PDT, while the output signal of the oscillator VCO reaches the other input of the phase detector PDT as a comparison signal V. The design of the phase detector PDT is such that an output signal occurs at the output PU when the reference signal R in phase leads the comparison signal V in phase and that an output signal occurs at the output PD when the reference signal R in phase Comparison signal V lags in phase. The output signal has a pulse width that is proportional to the value of the phase difference, and passes through the amplifier Vr and a low-pass filter F as the control voltage Ur to the control input of the voltage-controlled oscillator VCO.

Der Phasendetektor PDT besteht aus zwei symmetrischen Hälften. Dem Eingang für das Bezugssignal R ist der Ausgang PU und dem Eingang für das Vergleichssignal V der Ausgang PD zugeordnet. Aus der neutralen Grundstellung, in der die Ausgänge PU und PD im H-Zustand sind, d.h. inaktiv sind, wird bei einer Abfallflanke des zugeordneten Signals der zugeordnete Ausgang in den L-Zustand geschaltet, d.h. aktiviert. Ist ein Ausgang bereits aktiviert, dann haben weitere Abfallflanken am zugeordneten Eingang keinen Einfluss mehr auf den Zustand des Ausganges. Ist ein Ausgang aktiviert und tritt am Eingang der nicht aktivierten Hälfte eine Abfallflanke auf, The phase detector PDT consists of two symmetrical halves. The input PU is assigned to the input for the reference signal R and the output PD to the input for the comparison signal V. From the neutral basic position, in which the outputs PU and PD are in the H state, i.e. are inactive, the assigned output is switched to the L state on a falling edge of the assigned signal, i.e. activated. If an output is already activated, further falling edges at the assigned input no longer have any influence on the state of the output. If an output is activated and a falling edge occurs at the input of the non-activated half,

dann wird der aktivierte Ausgang wieder inaktiv geschaltet (H-Zustand) und der Phasendetektor nimmt wieder seine neutrale Grundstellung (PU = H, PD = H) ein. Sind beide Ausgänge inaktiv (H-Zustand) und treten an beiden Eingängen gleichzeitig Abfallflanken auf, dann erscheinen an beiden Ausgängen PU und PD lediglich kurze Spannungsimpulse, die sich in ihrer Wirkung kompensieren. then the activated output is switched to inactive again (H state) and the phase detector returns to its neutral basic position (PU = H, PD = H). If both outputs are inactive (high state) and falling edges appear at both inputs at the same time, then only short voltage pulses appear at both outputs PU and PD, which compensate for each other in their effect.

Im folgenden wird ausgehend von der Grundstellung des Phasendetektors PDT mit PU = H und PD = H die erste Abfallflanke, die den zugeordneten Ausgang aktiviert (L-Zustand),als frühe Flanke und diejenige Abfallflanke, die das Zurückschalten des Ausganges in den inaktiven Zustand (H-Zustand) bewirkt, als späte Flanke bezeichnet. Bei aktiviertem (L-Zustand) Ausgang PU wird in einem PLL-Regelkreis die Phase des spannungsgesteuerten Oszillators VCO verzögert und bei aktivier-5 tem Ausgang PD dagegen beschleunigt. In the following, starting from the basic position of the phase detector PDT with PU = H and PD = H, the first falling edge, which activates the assigned output (L state), as the early edge and that falling edge, which switches the output back to the inactive state ( H state), referred to as the late flank. When the PU output is activated (L-state), the phase of the voltage-controlled oscillator VCO is delayed in a PLL control circuit and accelerated, however, when the PD output is activated.

Im Betriebsfall ist mit einem Ausfall oder einer Unterbrechung des Bezugssignals R zu rechnen. Diese Unterbrechung kann auch die Folge einer Umschaltung von einer ersten auf eine zweite Bezugssignal-Quelle sein. Der Ausfall und die Unter-lo brechung des Bezugssignals muss erkannt werden. Das nach der Unterbrechung auftretende Bezugssignal kann aufgrund von Bausteintoleranzen oder dgl. gegenüber dem Bezugssignal vor der Unterbrechung bzw. dem Ausfall einen Phasenversatz in positiver oder negativer Richtung aufweisen. Wenn die Phase i5 des Bezugssignals nach der Unterbrechung der Phase des Bezugssignals vor der Unterbrechung vorauseilt, erfolgt der Phasenvergleich in falscher Richtung, wie anhand der Signaldiagramme nach Fig. 3 gezeigt wird. In the event of an operation, a failure or interruption of the reference signal R is to be expected. This interruption can also be the result of a switchover from a first to a second reference signal source. The failure and interruption of the reference signal must be recognized. The reference signal occurring after the interruption can have a phase offset in the positive or negative direction compared to the reference signal before the interruption or failure due to component tolerances or the like. If phase i5 of the reference signal leads after the interruption of the phase of the reference signal before the interruption, the phase comparison takes place in the wrong direction, as is shown by the signal diagrams according to FIG. 3.

Im Zeitpunkt tl liegt die neutrale Grundstellung (PU = H, 20 PD = H) des Phasendetektors PDT vor. Die zum Zeitpunkt t2 auftretende Abfallflanke des Bezugssignals R wirkt deshalb als frühe Flanke und aktiviert den Ausgang PU (L-Zustand). Die Abfallflanke des Vergleichssignals V im Zeitpunkt t3 wirkt als späte Flanke und schaltet den Ausgang PU wieder in den inak-25 tiven Zustand (H-Zustand). Die Impulsbreite des Ausgangssignals am Ausgang PU ist durch die Zeitdifferenz t3-t2 gegeben. Im Idealfall ist t3-t2 = 0, d.h. das Bezugssignal R ist mit dem Vergleichssignal V in Phase. Auch im Zeitpunkt t4 sind die beiden Ausgänge PU und PD inaktiv (H-Zustand). Daher wirkt 30 die Abfallflanke des Vergleichssignals V im Zeitpunkt t5 als frühe Flanke und aktiviert den Ausgang PD (L-Zustand). Im Zeitpunkt t6 tritt zum erstenmal nach der Unterbrechung des Bezugssignals R eine Abfallflanke dieses Bezugssignals R auf. Da zu diesem Zeitpunkt t6 der Ausgang PD aktiviert (L-Zu-35 stand) ist, wirkt die Abfallflanke des Bezugssignals R als späte Flanke und schaltet den Ausgang PD inaktiv (H-Zustand). Die Grundstellung (PU = H, PD = H) des Phasendetektors PDT ist damit wieder hergestellt. Im Zeitpunkt t7 wird daher die Abfallflanke des Vergleichssignals V bereits wieder als frühe Flan-40 ke gewertet, auch wenn die Zeit- bzw. Phasendifferenz AO zwischen t7 und t6 nur einen kleinen Bruchteil einer Signalperiode beträgt. Das Ausgangssignal am Ausgang PD hat daher eine Impulsbreite, die durch den Ausdruck (27t - AO) bestimmt ist. Der Phasenfehler AO wird auf den Wert 2jt vergrössert. 45 Die Wirkungsweise des bekannten Phasendetektors PDT kann also folgendermassen beschrieben werden: At time t1, the neutral basic position (PU = H, 20 PD = H) of the phase detector PDT is present. The falling edge of the reference signal R occurring at the time t2 therefore acts as an early edge and activates the output PU (L state). The falling edge of the comparison signal V at time t3 acts as a late edge and switches the output PU back into the inactive state (H state). The pulse width of the output signal at the output PU is given by the time difference t3-t2. Ideally, t3-t2 = 0, i.e. the reference signal R is in phase with the comparison signal V. At time t4, the two outputs PU and PD are also inactive (H state). Therefore, the falling edge of the comparison signal V acts at time t5 as an early edge and activates the output PD (L state). At time t6, a falling edge of this reference signal R occurs for the first time after the interruption of the reference signal R. Since the output PD is activated (L-Zu-35 stand) at this time t6, the falling edge of the reference signal R acts as a late edge and switches the output PD to inactive (H state). The basic position (PU = H, PD = H) of the phase detector PDT is thus restored. At time t7, the falling edge of the comparison signal V is therefore again evaluated as an early flank-40 ke, even if the time or phase difference AO between t7 and t6 is only a small fraction of a signal period. The output signal at the output PD therefore has a pulse width which is determined by the expression (27t - AO). The phase error AO is increased to the value 2jt. 45 The mode of operation of the known phase detector PDT can thus be described as follows:

Beim Ausbleiben der Abfallflanken des Bezugssignals R stellt der Phasendetektor PDT fest, dass die Abfallflanken des Vergleichssignals V in viel zu rascher Folge auftreten. Deshalb so werden die Abfallflanken des Vergleichssignals V so lange verzögert, bis wieder Gleichzeitigkeit mit den Abfallflanken des Bezugssignals R vorliegt. Falls die Abfallflanken des wieder einsetzenden Bezugssignals R den Abfallflanken des Vergleichssignals V um einen Phasenwinkel A O (der nur einen Bruchteil ei-55 ner Signalperiode 2k beträgt) nacheilen, führt die Verzögerung der Abfallflanken des Vergleichssignals V zur Verkleinerung des Phasenwinkels gegen den Wert Null. Falls dagegen die Abfallflanken des wieder einsetzenden Bezugssignals R den Abfallflanken des Vergleichssignals V um einen Phasenwinkel AO 6o vorauseilen, wird dieser Phasenwinkel auf den Wert 2rt vergrössert, denn erst bei diesem Phasenwinkel haben die Abfallwinkel des Bezugssignals R und des Vergleichssignals V wieder übereinstimmende Phasenlage. Bei vorauseilenden Abfallflanken des Bezugssignals R ist daher eine Korrektur im Ziehverhalten 65 des Phasendetektors PDT erforderlich. If there are no falling edges of the reference signal R, the phase detector PDT determines that the falling edges of the comparison signal V occur in much too rapid a sequence. Therefore, the falling edges of the comparison signal V are delayed until there is simultaneity with the falling edges of the reference signal R. If the falling edges of the re-starting reference signal R lag the falling edges of the comparison signal V by a phase angle A O (which is only a fraction of a signal period 2k), the delay in the falling edges of the comparison signal V leads to a reduction in the phase angle towards zero. If, on the other hand, the falling edges of the re-starting reference signal R lead the falling edges of the comparison signal V by a phase angle AO 60, this phase angle is increased to the value 2rt, because only at this phase angle do the falling angles of the reference signal R and the comparison signal V again have the same phase position. With leading falling edges of the reference signal R, a correction in the pulling behavior 65 of the phase detector PDT is therefore necessary.

Diesem Zweck dient die Korrekturschaltung KS nach Fig. 2, die dem bekannten Phasendetektor PDT vorgeschaltet wird. Die Korrekturschaltung KS hat zwei Ausgänge, die mit den bei The correction circuit KS according to FIG. 2, which is connected upstream of the known phase detector PDT, serves this purpose. The correction circuit KS has two outputs with the at

656 758 656 758

den Eingängen des Phasendetektors PDT verbunden sind. Das Bezugssignal R wird jetzt dem einen Eingang der Korrekturschaltung KS zugeführt, während das Vergleichssignal V auf den zweiten Eingang der Korrekturschaltung KS gelangt. Diese Korrekturschaltung KS bewirkt, dass bei einem Ausfall bzw. einer Unterbrechung des Bezugssignals R beide Eingänge des Phasendetektors PDT in den inaktiven Zustand (H-Zustand) gebracht werden und dass nach dem Wiedereinsetzen des Bezugssignals R, zuerst an den dem Vergleichssignal V zugeordneten Eingang des Phasendetektors PDT die Abfallflanke des Vergleichssignals V angelegt wird und erst danach an den dem Bezugssignal R zugeordneten Eingang des Phasendetektors PDT die Abfallflanke des Bezugssignals R. Dabei bleibt die Abfallflanke des Vergleichssignals V ohne Wirkung, denn der Ausgang PD des Phasendetektors PDT ist zu diesem Zeitpunkt bereits aktiviert (PD = L). Demzufolge hat die Abfallflanke des Bezugssignals R die Wirkung einer späten Flanke und bringt den Phasendetektor PDT in seine Grundstellung (PD = H), PU=H). Weitere Abfallflanken des Bezugssignals R und des Vergleichssignals V treten erst bei der nächsten Signalperiode auf. Da in diesem Zeitpunkt der Phasendetektor PDT in seiner Grundstellung (PD = H), PU = H) ist, wird jetzt die Phase richtig abgeglichen. are connected to the inputs of the phase detector PDT. The reference signal R is now fed to one input of the correction circuit KS, while the comparison signal V reaches the second input of the correction circuit KS. This correction circuit KS has the effect that, in the event of a failure or an interruption of the reference signal R, both inputs of the phase detector PDT are brought into the inactive state (H state) and, after the reference signal R is reinserted, first to the input of the comparison signal V assigned to the Phase detector PDT the falling edge of the comparison signal V is applied and only then to the input of the phase detector PDT associated with the reference signal R the falling edge of the reference signal R. The falling edge of the comparison signal V remains ineffective because the output PD of the phase detector PDT is already at this time activated (PD = L). As a result, the falling edge of the reference signal R has the effect of a late edge and brings the phase detector PDT into its basic position (PD = H), PU = H). Further falling edges of the reference signal R and the comparison signal V do not appear until the next signal period. Since the phase detector PDT is in its basic position (PD = H), PU = H) at this point in time, the phase is now correctly adjusted.

Die Wirkungsweise der erfindungsgemässen Korrekturschaltung KS wird anhand des Schaltbildes nach Fig. 2 und der Signaldiagramme nach Fig. 4 näher erläutert. Durch eine retrig-gerbare Monoflop-Schaltung MF wird überwacht, ob das Bezugssignal R ansteht. Solange an dem dem Bezugssignal R zugeordneten Eingang der Korrekturschaltung KS Anstiegsflanken des Bezugssignals R auftreten, bleibt der Ausgang Q der Monoflop-Schaltung MF im H-Zustand. Dabei nimmt die aus den Gattern G4 und G5 bestehende Kippschaltung ihre Arbeitsstellung (D = L, B = H) ein, denn an dem Punkt Q liegt das dem H-Zustand entsprechende Potential und am Punkt A tritt periodisch das dem L-Zustand entsprechende Potential auf. Der eine Ausgang der Kippschaltung führt über einen durch das Gatter G6 gebildeten Inverter auf den zweiten Eingang des dem Bezugssignal R zugeordneten Durchschaltegatters Gl, während der andere Ausgang direkt mit dem zweiten Eingang des dem Vergleichssignal V zugeordneten Durchschaltegatters G2 verbunden ist. In der Arbeitsstellung der Kippschaltung sind die Durchschaltegatter Gl und G2 für das Bezugssignal R und das Vergleichssignal V geöffnet, da die Punkte E und B ein dem H-Zustand entsprechendes Potential führen. The mode of operation of the correction circuit KS according to the invention is explained in more detail with reference to the circuit diagram according to FIG. 2 and the signal diagrams according to FIG. 4. A retriggerable monoflop circuit MF monitors whether the reference signal R is present. As long as rising edges of the reference signal R occur at the input of the correction circuit KS associated with the reference signal R, the output Q of the monoflop circuit MF remains in the H state. The flip-flop consisting of gates G4 and G5 assumes its working position (D = L, B = H), because the point corresponding to the H state is at point Q and the potential corresponding to L state occurs periodically at point A. on. One output of the flip-flop leads via an inverter formed by the gate G6 to the second input of the switching gate G1 assigned to the reference signal R, while the other output is directly connected to the second input of the switching gate G2 assigned to the comparison signal V. In the working position of the flip-flop, the switching gates Gl and G2 are open for the reference signal R and the comparison signal V, since the points E and B carry a potential corresponding to the H state.

Fällt das Bezugssignal R im Zeitpunkt ti 1 aus, dann kippt die Monoflop-Schaltung MF nach seiner Standzeit ts in den Zustand, in dem der Ausgang Q den L-Zustand aufweist. Dies ist zum Zeitpunkt tl2 der Fall. Durch die Änderung des Potentials am Punkt Q wird auch die Kippschaltung in die Ruhestellung (B = L, D = H) umgesteuert. Die Durchschaltegatter Gl und G2 If the reference signal R fails at time ti 1, then the monoflop circuit MF tilts after its idle time ts into the state in which the output Q has the L state. This is the case at time tl2. By changing the potential at point Q, the flip-flop is also switched to the rest position (B = L, D = H). The switching gates Gl and G2

werden demzufolge gesperrt. Die dem Phasendetektor PDT zugeführten Signale R' und V' sind im H-Zustand. Im Zeitpunkt tl3 folgt die erste Anstiegsflanke des wiedereinsetzenden Bezugssignals R, so dass die Monoflop-Schaltung MF wieder die Stellung mit dem H-Zustand am Ausgang Q einnimmt. Ist der Punkt Q im H-Zustand und steht das Vergleichssignal V an, dann tritt am Punkt A eine Abfallflanke zum Zeitpunkt tl5 auf. Da zu diesem Zeitpunkt am Eingang des Gatters G4 das dem H-Zustand des Punktes Q entsprechende Potential anliegt, wird durch die Abfallflanke am Punkt A das Kippglied wieder in seine Arbeitsstellung zurückgestellt. are therefore blocked. The signals R 'and V' fed to the phase detector PDT are in the H state. At time tl3, the first rising edge of the re-starting reference signal R follows, so that the monoflop circuit MF again assumes the position with the H state at the output Q. If point Q is in the high state and the comparison signal V is present, then a falling edge occurs at point A at time t15. Since the potential corresponding to the high state of point Q is present at the input of gate G4 at this point, the flip-flop at point A resets the flip-flop to its working position.

Dabei tritt zunächst am Punkt B im Zeitpunkt tl6 eine Anstiegsflanke auf und eine Gatterlaufzeit später zum Zeitpunkt tl7 eine Abfallflanke am Punkt D. Schliesslich tritt wiederum eine Gatterlaufzeit später im Zeitpunkt tl8 am Eingang des Durchschaltegatters Gl (Punkt E) eine Anstiegsflanke auf. Durch den dem Eingang parallelgeschalten Kondensator Cl kann letztere Gatterlaufzeit relativ gross gemacht werden. Bei dieser Reihenfolge der Pegelübergänge ist gewährleistet, dass zuerst am Punkt B des Durchschaltegatters G2 das dem H-Zu-stand entsprechende Potential anliegt (Zeitpunkt tl6) und erst zwei Gatterlaufzeiten später (Zeitpunkt tl8) an dem Punkt E des Durchschaltegatters Gl. Andererseits ist auch gewährleistet, dass in diesen Zeitpunkten tl6 und tl8 am Durchschaltegatter Gl das Bezugssignal R und am Durchschaltegatter G2 das Vergleichssignal V ansteht. Diese beiden Schaltzustände an den Durchschaltegattern Gl und G2 waren Voraussetzung, dass die Abfallflanke am Punkt A zum Zeitpunkt tl5 überhaupt auftrat. Diese Abfallflanke am Punkt A hatte die Kippschaltung in die Arbeitsstellung gebracht. Damit ist die Zielsetzung erreicht, dass nach dem Wiedereinsetzen des Bezugssignals R zuerst die Abfallflanke des Vergleichssignals V dem Phasendetektor PDT zugeführt wird und erst danach die Abfallflanke des Bezugssignals R, und dies unabhängig von der Phasenbezeichnung zwischen dem Bezugssignal R und dem Vergleichssignal V. A rising edge occurs at point B at time tl6 and a gate runtime later at time tl7 a falling edge at point D. Finally, a gate runtime occurs again at time tl8 at the input of switching gate Gl (point E). By means of the capacitor C1 connected in parallel with the input, the latter gate delay can be made relatively long. This sequence of level transitions ensures that the potential corresponding to the H state is present first at point B of the switching gate G2 (time tl6) and only two gate delay times later (time tl8) at point E of the switching gate Eq. On the other hand, it is also ensured that at these times tl6 and tl8 the reference signal R is present at the switching gate Gl and the comparison signal V is present at the switching gate G2. These two switching states on the switching gates Gl and G2 were a prerequisite for the falling edge to appear at point A at time tl5. This falling edge at point A had brought the toggle switch into the working position. The objective is thus achieved that, after the reference signal R has been reinserted, the falling edge of the comparison signal V is first fed to the phase detector PDT and only then the falling edge of the reference signal R, regardless of the phase designation between the reference signal R and the comparison signal V.

Im eingeregelten Zustand bringt die Korrekturschaltung KS keine Ungenauigkeit für die Phasenlage, da die beiden Signale R und V über gleichartige Durchschaltegatter Gl und G2 durchgeschaltet werden. Aufgrund der inneren Laufzeiten des Phasendetektors PDT genügt es, wenn die beiden aktiven Abfallflanken des Vergleichssignals V' im Zeitpunkt tl9 und des Bezugssignals R' im Zeitpunkt t20 gleichzeitig angelegt werden. Beim Ausgangszustand PU = H und PD = L wird nämlich die Abfallflanke des Bezugssignals R' selbst dann noch als späte Flanke ausgewertet, wenn sie ungefähr eine Gatterlaufzeit vor der aktiven Abfallflanke des Vergleichssignals V' auftritt. In the adjusted state, the correction circuit KS does not imply any inaccuracy for the phase position, since the two signals R and V are switched through via switching gates Gl and G2 of the same type. Because of the internal transit times of the phase detector PDT, it is sufficient if the two active falling edges of the comparison signal V 'at time t19 and the reference signal R' are applied simultaneously at time t20. In the initial state PU = H and PD = L, the falling edge of the reference signal R 'is still evaluated as a late edge even if it occurs approximately one gate time before the active falling edge of the comparison signal V'.

Selbstverständlich kann auch der dem Vergleichssignal V zugeordnete Eingang der Korrekturschaltung KS in gleicher Weise überwacht werden. Of course, the input of the correction circuit KS assigned to the comparison signal V can also be monitored in the same way.

4 4th

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

3 Blätter Zeichnungen 3 sheets of drawings

Claims

656 758656 758

1. Phasenüberwachungsschaltung mit einem Phasendetektor mit zwei Eingängen und zwei Ausgängen für ein Phasenre-gelsystem mit Bezugssignal und Vergleichssignal, bei welchem dem ersten Eingang das Bezugssignal und dem zweiten Eingang das Vergleichssignal zuführbar sind und bei welchem der erste Ausgang ein erstes Ausgangssignal abgibt, wenn das Bezugssignal dem Vergleichssignal in der Phase vorauseilt, und der zweite Ausgang ein zweites Ausgangssignal, wenn das Bezugssignal dem Vergleichssignal in der Phase nacheilt, wobei die Impulsbreite dieser Ausgangssignale jeweils dem Wert der Phasenverschiebung zwischen Bezugssignal und Vergleichssignal proportional ist, dadurch gekennzeichnet, dass den Eingängen des Phasendetektors (PDT) eine Korrektur-Schaltung (KS) mit zwei Eingängen und zwei Ausgängen vorgeschaltet ist, wobei die Ausgänge der Korrekturschaltung (KS) mit den Eingängen des Phasendetektors (PDT) verbunden sind und das Bezugssignal (R) und das Vergleichssignal (V) den Eingängen der Korrekturschaltung (KS) zugeführt sind, und dass die Korrekturschaltung (KS) so ausgelegt ist, dass sie nach einer Unterbrechung des Bezugssignals (R) die Durchschaltung ihrer Eingänge auf ihre Ausgänge in der Weise vornimmt, dass die Abfallflanken von Bezugssignal (R) und Vergleichssignal (V) gleichzeitig durchgeschaltet werden oder dass die Abfallflanke des Bezugssignals (R) nach der Abfallflanke des Vergleichssignals (V) durchgeschaltet wird. 1. phase monitoring circuit with a phase detector with two inputs and two outputs for a phase control system with reference signal and comparison signal, in which the reference signal can be supplied to the first input and the comparison signal to the second input and in which the first output emits a first output signal if that Reference signal leads the comparison signal in phase, and the second output a second output signal if the reference signal lags the comparison signal in phase, the pulse width of these output signals is proportional to the value of the phase shift between the reference signal and the comparison signal, characterized in that the inputs of the Phase detector (PDT) is preceded by a correction circuit (KS) with two inputs and two outputs, the outputs of the correction circuit (KS) being connected to the inputs of the phase detector (PDT) and the reference signal (R) and the comparison signal (V) the entrances de r correction circuit (KS) are supplied, and that the correction circuit (KS) is designed such that, after an interruption of the reference signal (R), it switches its inputs through to its outputs in such a way that the falling edges of the reference signal (R) and Comparison signal (V) are switched through simultaneously or that the falling edge of the reference signal (R) is switched through after the falling edge of the comparison signal (V).

2. Phasenüberwachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Korrekturschaltung (KS) zwei Durchschaltegatter (Gl, G2) aufweist, deren Ausgänge mit den Ausgängen der Korrekturschaltung (KS) verbunden sind, dass jedes Durchschaltegatter (Gl, G2) zwei Eingänge aufweist, von denen einer mit dem zugeordneten Eingang der Korrekturschaltung (KS) verbunden ist und der andere über eine Logikschaltung ansteuerbar ist, die die gleichzeitige oder die zeitlich nacheinander erfolgende Durchschaltung der Durchschaltegatter (Gl, G2) nach einem Ausfall des Bezugssignals (R) vornimmt. 2. phase monitoring circuit according to claim 1, characterized in that the correction circuit (KS) has two switching gates (Gl, G2), the outputs of which are connected to the outputs of the correction circuit (KS), that each switching gate (Gl, G2) has two inputs, one of which is connected to the assigned input of the correction circuit (KS) and the other can be controlled via a logic circuit which carries out the simultaneous or sequential switching of the switching gates (Gl, G2) after a failure of the reference signal (R).

2 2nd

PATENTANSPRÜCHE PATENT CLAIMS

3. Phasenüberwachungsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Logikschaltung eine Monoflop-Schaltung (MF) aufweist, die von den Anstiegsflanken des Bezugssignals (R) ansteuerbar ist und so lange im Einschaltzustand (Q = H) bleibt, solange das Bezugssignal (R) ansteht, und die bei Ausfall des Bezugssignals (R) nach Ablauf der Standzeit (ts) die Sperrung der Durchschaltegatter (Gl, G2) einleitet. 3. phase monitoring circuit according to claim 2, characterized in that the logic circuit has a monoflop circuit (MF) which can be controlled by the rising edges of the reference signal (R) and remains in the switched-on state (Q = H) as long as the reference signal (R ) is pending, and if the reference signal (R) fails after the idle time (ts) has elapsed, the switching gate (Gl, G2) is blocked.

4. Phasen Überwachungsschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Logikschaltung eine Kippschaltung (G4, G5) aufweist, die im Ruhezustand (Q = L) der Mono-flop-Schaltung (MF) in die Ruhestellung (D = H, B = L) gebracht ist, dass der eine Ausgang (D) der Kippschaltung (G4, G5) über einen Inverter (G6) mit dem zweiten Eingang des vom Bezugssignal (R) angesteuerten Durchschaltegatters (Gl) verbunden ist, dass der andere Ausgang (B) der Kippschaltung (G4, G5) mit dem zweiten Eingang des vom Vergleichssignal (V) angesteuerten Durchschaltegatters (G2) verbunden ist und dass die Kippschaltung (G4, G5) über eine Gatterschaltung (G3), die vom Ausgangssignal (Q) der Monoflop-Schaltung (MF) und vom Vergleichssignal (V) ansteuerbar ist, in die Arbeitsstellung (D = L, B = H) steuerbar ist. 4. phase monitoring circuit according to claim 3, characterized in that the logic circuit has a flip-flop (G4, G5) which in the idle state (Q = L) of the mono-flop circuit (MF) in the rest position (D = H, B = L) is that one output (D) of the flip-flop (G4, G5) is connected via an inverter (G6) to the second input of the switching gate (Gl) controlled by the reference signal (R), that the other output (B) the flip-flop (G4, G5) is connected to the second input of the switching gate (G2) driven by the comparison signal (V) and that the flip-flop (G4, G5) is connected via a gate circuit (G3) by the output signal (Q) of the monoflop circuit (MF) and can be controlled by the comparison signal (V), in the working position (D = L, W = H) can be controlled.

5. Phasenüberwachungsschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Gatterschaltung (G3) die Kippschaltung (G4, G5) in die Arbeitsstellung zurückstellt, wenn die Monoflop-Schaltung (MF) im Einschaltzustand (Q = H) ist und das Vergleichssignal (V) ansteht. 5. Phase monitoring circuit according to claim 4, characterized in that the gate circuit (G3) resets the flip-flop (G4, G5) to the working position when the monoflop circuit (MF) is in the switched-on state (Q = H) and the comparison signal (V) pending.

6. Phasenüberwachungsschaltung nach Anspruch 5, dadurch gekennzeichnet, dass dem zweiten Eingang des vom Bezugssignal gesteuerten Durchschaltegatters (Gl) ein Kondensator (C) parallelgeschaltet ist. 6. phase monitoring circuit according to claim 5, characterized in that a capacitor (C) is connected in parallel to the second input of the switching gate (Gl) controlled by the reference signal.