CH617298A5 - - Google Patents
Download PDFInfo
- Publication number
- CH617298A5 CH617298A5 CH572176A CH572176A CH617298A5 CH 617298 A5 CH617298 A5 CH 617298A5 CH 572176 A CH572176 A CH 572176A CH 572176 A CH572176 A CH 572176A CH 617298 A5 CH617298 A5 CH 617298A5
- Authority
- CH
- Switzerland
- Prior art keywords
- transistor
- terminal
- transistors
- control electrode
- potential
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/003—Pulse shaping; Amplification
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K25/00—Pulse counters with step-by-step integration and static storage; Analogous frequency dividers
- H03K25/02—Pulse counters with step-by-step integration and static storage; Analogous frequency dividers comprising charge storage, e.g. capacitor without polarisation hysteresis
- H03K25/04—Pulse counters with step-by-step integration and static storage; Analogous frequency dividers comprising charge storage, e.g. capacitor without polarisation hysteresis using auxiliary pulse generator triggered by the incoming pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Liquid Crystal Display Device Control (AREA)
- Electric Clocks (AREA)
- Dc-Dc Converters (AREA)
- Manipulation Of Pulses (AREA)
Description
617 298
2
REVENDICATIONS la capacité associée à l'électrode de commande du transistor de
1. Dispositif électronique pour former, à partir de signaux charge (Tj b T21) respectif (fig. 1).
intermittents d'amplitude déterminée, des impulsions de tension 3. Dispositif selon la revendication 2, caractérisé par le fait d'amplitude supérieure à celle de ces signaux comprenant: que lesdits moyens pour commander la décharge du condensa-
- deux bornes d'alimentation (M, R) destinées à être reliées s teur de stockage (Ch) sont constitués par un transistor IGFET respectivement au premier et au second pôle d'une source de de décharge (T3) branché, par une électrode secondaire, à ladite tension continue d'amplitude au moins égale à celle désirée pour borne de sortie (h), et, par l'autre électrode secondaire, à ladite les impulsions, la première (M) de ces bornes constituant le première borne d'alimentation (M), l'électrode de commande point commun du circuit du dispositif, de ce transistor étant reliée à une borne d'entrée supplémentaire
- une première borne d'entrée (0t) destinée à être reliée à m (Z') destinée à être rattachée à une source de tension auxiliaire une première source de tension périodique délivrant des signaux délivrant un signal pendant ledit temps mort (fig. 1).
dont la période est un sous-multiple de la durée de chacun 4. Dispositif selon la revendication 1, dans lequel chaque desdits signaux intermittents, circuit de couplage comprend deux condensateurs de couplage
- une deuxième borne d'entrée (02) destinée à être reliée à (Cb C/, C2, C2') branchés en série, caractérisé par le fait que une seconde source de tension périodique, cette tension étant de i? chaque transistor de découplage (Tt, T2) est rattaché, par la même fréquence mais en opposition de phase par rapport à celle première de ses électrodes secondaires, au point de jonction délivrée par la première source de tension périodique, (Xt, X2) des deux condensateurs de charge du circuit de cou-
- une troisième borne d'entrée (Z) destinée à recevoir plage respectif et, par la seconde électrode secondaire, à ladite lesdits signaux intermittents, première borne d'alimentation (M) (figures 3,6 et 7).
- une borne de sortie (h) sur laquelle sont délivrées lesdites 20 5. Dispositif selon la revendication 4, caractérisé par le fait impulsions, que lesdits moyens pour commander la décharge dudit conden-
- un premier (Tu), respectivement un second (T21) transis- sateur de stockage et ceux pour commander la décharge de tor IGFET de charge relié, par l'une de ses électrodes secondai- ladite capacité sont constitués par trois circuits électroniques res, à ladite borne de sortie (h) et, par l'autre, à la seconde (R) élémentaires branchés, pour le premier de ceux-ci, entre ladite desdites bornes d'alimentation, l'électrode de commande du première borne d'alimentation (M) et un point du circuit du premier (Tn), respectivement du second (T21) transistor de dispositif rattaché à ladite borne de sortie (h) et, pour le charge étant reliée à ladite première (0 j), respectivement deuxième, respectivement pour le troisième circuit élémentaire, deuxième (02) borne d'entrée, au travers d'un premier, respec- entre cette même première borne (M) et un autre point du tivement d'un second circuit de couplage, chacun de ceux-ci circuit du dispositif rattaché à l'électrode de commande du englobant au moins un condensateur (Cb Q), rattaché par une m premier (Tn) respectivement du second transistor de charge armature à ladite électrode de commande, (T2i), chacun desdits circuits électroniques élémentaires englo-
- un premier (T:), respectivement un second (T2) transistor bant un premier transistor IGFET de décharge (TI3, T23, T33), IGFET de découplage, rattaché, par son électrode de com- dont la première électrode secondaire est branchée audit point mande, à ladite troisième borne d'entrée (Z) et, par une de ses du circuit du dispositif, dont l'électrode de commande est ratta-deux électrodes secondaires, à une armature du condensateur 35 chée à cette première électrode secondaire et dont la seconde (Cj, Cj) que comprend ledit premier, respectivement ledit électrode secondaire est reliée, au travers d'un ensemble de second circuit de couplage, l'autre électrode secondaire de polarisation (Kb K2, K3), à la première électrode secondaire chaque transistor de découplage étant reliée à ladite première d'un second transistor IGFET de décharge (T14, T24, T34) dont borne d'alimentation (M) ; la seconde électrode secondaire est reliée à ladite première
- un premier (T12), respectivement un second (T22) transis- 4» borne d'alimentation (M) et dont l'électrode de commande est tor IGFET supplémentaire reliée, par l'une des électrodes reliée à une borne d'entrée supplémentaire (Z') destinée à être secondaires, à la borne de sortie (h), l'autre électrode secon- rattachée à une source de tension périodique, délivrant un signal daire du premier (T12), respectivement du second (T22) de ces périodique pendant ledit temps mort, et par le fait que l'ensem-transistors étant reliée à l'électrode de commande du premier ble de polarisation englobe au moins un étage de polarisation (Tn), respectivement du second (T21) transistor de charge, et 45 comprenant, d'une part, un transistor IGFET de polarisation l'électrode de commande de ces transistors supplémentaires (Ta à Tn) disposé en série entre les premier et second transistors (Ti2, T22) étant reliée, pour le premier (Tn), respectivement de décharge (T13, T14; T23, T24; T33, T34) et dont l'électrode de pour le second (T22), à l'électrode de commandé du second commande est rattachée à l'électrode secondaire de ce transistor (T2i), respectivement du premier (Tn) transistor de charge, de polarisation qui est la plus proche dudit premier transistor de
- au moins un condensateur de stockage (Ch) branché entre ?<> décharge (T13, T23, T33) et, d'autre part, un condensateur (Ca à la borne de sortie (h) et la première borne d'alimentation (M) ; Cn) rattaché, par une armature, à l'électrode de commande de
- des moyens pour commander la décharge dudit condensa- ce transistor de polarisation (Ta à Tn) et, par l'autre armature, à teur de stockage pendant un temps mort déterminé, l'une ou à l'autre desdites première et deuxième bornes d'en-
- des moyens pour commander la décharge de la capacité trée, d'étage en étage, alternativement (fig. 3).
associée à l'électrode de commande de chaque transistor de 55
charge (Tu, T21) pendant au moins une partie dudit temps mort, 6" Dispositif selon la revendication 5, caractensé par le fait
- l'ensemble desdits transistors étant d'un seul et même <lue les secondes electrodes secondaires des premiers transistors type de conduction (figures 1,3,6 et 7). de Charge (T13 T23, T33) sont rehee entre elles, le second transistor de déchargé (T3) et l'ensemble de polarisation (K)
2. Dispositif selon la revendication 1, dans lequel chaque „„étant communs aux trois premiers transistors de décharge, et par circuit de couplage comprend un condensateur de couplage, Ie fait que l'électrode de commande de ce second transistor de caractérisé par le fait que chaque transistor de découplage (Tj, décharge (T3) est rattachée à ladite troisième borne d'entrée (Z) T2) est branché, par la première de ses électrodes secondaires, à (fig- 6).
l'armature du condensateur de couplage (Cj, C2) qui est ratta- 7. Dispositif selon la revendication 4, caractérisé par le fait chée à l'électrode de commande du transistor de charge respec- 6s1ue lesdits moyens pour commander la décharge dudit conden-
tif et, par la seconde électrode secondaire, à ladite première sateur de stockage et ceux pour commander le décharge de borne d'alimentation (M), ces transistors de découplage (Tb T2) ladite capacité sont constitués par trois circuits électroniques constituant ainsi lesdits moyens de commande de la décharge de élémentaires branchés, pour le premier de ceux-ci, entre ladite
3
617 298
première borne d'alimentation (M) et un point du circuit du dispositif rattaché à ladite borne de sortie (h) et, pour le deuxième, respectivement pour le trosième circuit élémentaire, entre cette même première borne (M) et un autre point du circuit du dispositif rattaché à l'électrode de commande du premier (Tn), respectivement du second transistor de charge (T2i), chacun desdits circuits électroniques élémentaires englobant,
- premièrement, un premier transistor IGFET de décharge (Ti3, T23, T33), dont la première électrode secondaire est branchée au point à décharger, dont l'électrode de commande est rattachée à ladite borne de sortie (h) et dont la seconde électrode secondaire est reliée, à l'électrode homologue des autres premiers transistors de décharge,
- deuxièmement, un ensemble de polarisation (K) et,
- troisièmement, l'un (Tt) desdits transistors de découplage (T1; T2), ledit ensemble étant branché entre la seconde électrode secondaire des premiers transistors de décharge (T13, T23, T33) et la première électrode secondaire de ce transistor de découplage (Tj),
- et, par le fait que l'ensemble de polarisation (K) comprend, d'une part, un transistor IGFET de polarisation (Tn) disposé en série entre lesdits premiers transistors de décharge et ledit transistor de découplage (Tt) et dont l'électrode de commande est rattachée à celle de ses électrodes secondaires qui est : la plus proche desdits premiers transistors de décharge, et,
d'autre part, un condensateur (Cn) rattaché, par une armature, à l'électrode de commande de ce transistor de polarisation (Tn),
et, par l'autre armature, à l'une ou à l'autre desdites première et deuxième bornes d'entrée (0U 02), d'étage en étage, alternati- : vement (figures 5 et 7).
On connaît diverses façons d'obtenir d'un transistor à effet J5 de champ, à électrode de commande isolée (IGFET), de tension de seuil donnée, qu'il présente, pour le courant qui le traverse, une résistance de sortie (R) de Valeur particulièrement faible, par exemple de quelques centaines ou même seulement de quelques dizaines d'ohms. 40
Le fait de pouvoir disposer d'une telle résistance est non seulement très souhaitable mais encore indispensable en particulier lorsque un transistor IGFET constitue l'organe de commande du dispositif d'affichage d'un appareil portatif de petites dimensions, destiné à être alimenté en courant électrique par 45 une pile de faible capacité énergétique, quoique devant suffire pour faire fonctionner l'appareil pendant une durée relativement importante, de l'ordre de quinze mois environ, par exemple. La montre-bracelet électronique représente un tel cas: la pile, qui ne présente que quelques millimètres de diamètre et de 50 hauteur n'a qu'une capacité énergétique de quelques dizaines à quelques deux cents mAh.
Le courant I nécessaire à la commande d'un dispositif d'affichage peut être de plusieurs centaines de [xA. Par ailleurs, pour satisfaire aux exigences d'un tel dispositif, ce courant doit 55 présenter un caractère impulsionnel, la durée des impulsions étant, par exemple de 10 ms et leur fréquence de une par seconde. Dans un tel cas, l'énergie dissipée dans le transistor commandant le dispositif d'affichage est égale à une centième de celle qu'on peut calculer par la relation bien connue P=R.I2 M> dans laquelle R est la résistance de sortie du transistor et I le courant qui la traverse.
Pour pouvoir assurer le fonctionnement d'un tel appareil pendant la durée souhaitée, il est indispensable de limiter cette énergie dissipée, P, à une valeur particulièrement faible, par fl5 exemple de l'ordre de quelques dizaines de [iW seulement. Il en résulte que la résistance de sortie, R, du transistor doit être très faible.
On peut obtenir une résistance R de valeur très faible notamment en dimensionnant le transistor en question de manière telle que sa «pente», K, soit élevée. On sait, en effet, que si on fait travailler un transistor hors saturation, la valeur de : la résistance R répond, en première approximation, à la relation suivante
Rs ï
2K (V-VT)
dans laquelle K= «pente» du transistor en A/V2
V = tension de commande
VT= tension de seuil
Toutefois, un transistor dimensionné de la sorte occupera, en réalité, une surface importante si on la compare à celle qu'occuperont, sur le même cristal d'intégration, les autres transistors du système électronique de l'appareil dans lequel sera englobé le transistor susmentionné. Dans le cas d'une montre-bracelet électronique, ce système pourra englober not-tament un circuit oscillateur, un circuit diviseur de fréquence, etc ... et un ou plusieurs transistors de commande du dispositif d'affichage, le tout étant réalisé sous forme intégrée, par exemple sur une seule «puce» sur laquelle l'accroissement de surface rendue nécessaire par la présence de tels transistors de commande pourra être de l'ordre de 10 à 20% pour chacun de ces transistors. Un tel accroissement de surface se traduit naturellement par une augmentation substantielle du coût de fabrication du circuit intégré, cette augmentation découlant de ce que, une telle «puce» étant découpée à partir d'une plaquette mère d'où naîtront plusieurs puces, plus l'étendue d'une puce est importante, moins le nombre de puces obtenable sera élevé et plus les probabilités d'échec à la fabrication seront grandes.
Ainsi qu'on le voit en examinant la relation ci-dessus, on peut également obtenir d'un transistor IGFET que la résistance de sortie soit faible en commandant ce transistor par un signal d'amplitude, V, élevée. Toutefois, comme la tension des piles de faibles dimensions, citées précédemment, est de valeur limitée, de l'ordre de 1,5 Volt environ, la solution proposée ci-dessus n'est utilisable qu'en adoptant un multiplicateur de tension, qui devra, lui aussi, être réalisé sous forme intégrée et dont les composants devront présenter des dimensions très réduites.
Un tel multiplicateur peut, par exemple, être réalisé de la manière décrite dans l'article de J.F. Dickson «On-chip high-voltage generation in MNOS integrated circuits using an impro-ved voltage multiplier technique» paru dans la revue «IEEE Journal of Solid-state Circuits», vol. SC-11 No 3 de juin 1976 (pages 374 à 378).
Toutefois, pour qu'un tel multiplicateur puisse délivrer une tension de valeur élevée et pour que la consommation qu'il occasionne demeure négligeable, il est nécessaire qu'il ne débite qu'un courant de faible intensité.
Pour commander un dispositif d'affichage par un courant présentant un caractère impulsionnel il faut, par ailleurs, que la tension délivrée par le multiplicateur soit appliquée de façon intermittente sur l'électrode de commande du transistor assurant la commande du dispositif en question. Il en découle, de ce fait, un courant chargenat le multiplicateur et dont l'intensité sera déterminée par la relation bien connue i = C.V.f dans laquelle C = capacité que présente l'électrode de com mande du transistor
V = tension de commande du transistor f = fréquence d'application de cette tension sur l'électrode de commande du transistor
617 298
4
La valeur de la capacité d'entrée d'un transistor IGFET, de dimensions pas trop élevées, ne dépassant pas quelques pF et vu que, d'une part, la tension V est avantageusement choisie inférieure à 10 V et, d'autre part, que la fréquence f est de l'ordre de 1 Hz, le courant i qui en découle est, dans tous les cas, inférieur s à 1 nA, donc de valeur négligeable. La charge et la décharge périodiques de l'électrode de commande du transistor de com-" mande du dispositif d'affichage ne mettent donc pas en question la mise en pratique de la solution envisagée.
Pour cette mise èn pratique, il est toutefois nécessaire ni d'avoir un dispositif qui permette d'appliquer d'une façon intermittente, à l'électrode de commande du transistor IGFET considéré, la tension délivrée par le multiplicateur sans que ce multiplicateur soit chargé au point de provoquer un abaissement important de sa tension de sortie. Ainsi, tout en étant alimenté i s par la tension de sortie du multiplicateur, sans qu'il en résulte une charge inadmissible pour celui-ci, et tout en étant commandé par des signaux intermittents d'amplitude égale au plus à celle de la tension de pile et de fréquence correspondant à celle désirée pour la commande dudit transistor, par exemple par des ;» signaux issus du diviseur de fréquence, dans le cas d'une montre-bracelet électronique, le dispositif ci-dessus doit permettre de former des impulsions de tension d'amplitude élevée, par exemple de l'ordre de 5 à 6 Volts pour une tension de pile de 1,5 Volt environ, de durée correspondant à celle requise par les :s caractéristiques de fonctionnement du dispositif d'affichage et de fréquence correspondant à celle desdits signaux intermittents.
A cet effet, la présente invention propose un dispositif électronique pour former, à partir de signaux intermittents ki d'amplitude déterminée, des impulsions de tension d'amplitude supérieure à celle de ces signaux comprenant:
- deux bornes d'alimentation destinées à être reliées respectivement au premier et au second pôle d'une source de tension continue d'amplitude au moins égale à celle désirée pour 35 les impulsions, la première de ces bornes constituant le point commun du circuit du dispositif,
- une première borne d'entrée destinée à être reliée à une première source de tension périodique délivrant des signaux dont la période est un sous-multiple de la durée de chacun -io desdits signaux intermittents,
- une deuxième borne d'entrée destinée à être reliée à une seconde source de tension périodique, cette tension étant de même fréquence mais en opposition de phase par rapport à celle délivrée par la première source de tension T3 bloque. 45
- une troisième borne d'entrée destinée à recevoir lesdits signaux intermittents,
- une borne de sortie sur laquelle sont délivrées lesdites impulsions,
- un premier, respectivement un second transistor IGFET 50 de charge relié, par l'une de ses électrodes secondaires, à ladite borne de sortie et, par l'autre, à la seconde desdites bornes d'alimentation, l'électrode de commande du premier, respectivement du second transistor de charge étant reliée à ladite première, respectivement deuxième borne d'entrée, au travers 55 d'un premier, respectivement d'un second circuit de couplage, chacun de ceux-ci englobant au moins un condensateur, rattaché par une armature à ladite électrode de commande,
- un premier, respectivement un second transistor IGFET
de découplage, rattaché, par son électrode de commande, à Wl ladite troisième borne d'entrée et, par une de ses deux électrodes secondaires, à une armature du condensateur que comprend ledit premier, respectivement ledit second circuit de couplage, l'autre électrode secondaire de chaque transistor de découplage étant destinée à être reliée à une source d'alimentation du 65 transistor,
- un premier, respectivement un second transistor IGFET supplémentaire relié, par l'une des électrodes secondaires, à la borne de sortie, l'autre électrode secondaire du premier, respectivement du second de ces transistors étant reliée à l'électrode de commande du premier, respectivement du second transistor de charge, et l'électrode de commande de ces transistors supplémentaires étant reliée, pour le premier, respectivement pour le second, à l'électrode de commande du second, respectivement du premier transistor de charge,
- un moins un condensateur de stockage branché entre la borne de sortie et la première borne d'alimentation,
- des moyens pour commander la décharge dudit condensateur de stockage pendant un temps mort déterminé,
- des moyens pour commander la décharge de la capacité associée à l'électrode de commande de chaque transistor de charge pendant au moins une partie dudit temps mort,
- l'ensemble desdits transistors étant d'un seul et même type de conduction.
Le dessin annexé représente, à titre d'exemple et très sché-matiquement, deux formes d'exécution et deux variantes du dispositif objet de la présente invention.
La figure 1 est le schéma électronique de la première forme d'exécution.
La figure 2 montre la variation dans le temps du potentiel apparaissant en divers points du dispositif de la figure 1.
La figure 3 est le schéma électronique de la seconde forme d'exécution.
La figure 4 montre la variation dans le temps du potentiel apparaissant en divers points du dispositif de la figure 3.
La figure 5 illustre en détail une partie du dispositif montré dans la figure 3.
Les figures 6 et 7 sont des schémas électroniques de la première et de la seconde variante respectivement.
Ainsi qu'on peut le voir au dessin (fig. 1), le dispositif selon la première forme d'exécution comprend
- sept bornes M, R, 0b 02, Z, Z' et h,
- sept transistors à effet de champ, à électrode de commande isolée (IGFET) T^ T2, T3, Tn, T12, T2I, T22, et
- trois condensateurs Cj, Q et Ch.
L'ensemble des transistors, des condensateurs et des connexions du dispositif est intégré dans un cristal de type p. Les transistors et les condensateurs sont constitués par des zones de type n et par des plages métallisées, séparées, de ces zones par une couche isolante. En variante, ces zones pourraient être de type p, le cristal étant alors de type n.
Les bornes M et R sont des bornes d'alimentation du dispositif destinées à être reliées respectivement au premier et au second pôle d'une source de tension continue, non représentée. La borne M constitue le point commun du dispositif. Cette source peut être, par exemple, du genre décrit par J.F. Dickson dans l'article déjà cité ou de tout autre type approprié.
Les bornes 0j et 02 sont destinées à être reliées à une première et à une seconde source (non représentée) de tension périodique délivrant des impulsions V01, pour la première source, et V02 pour la seconde. On remarquera que les impulsions V02 sont en opposition de phase par rapport aux impulsions V01 (fig. 2).
La borne Z est destinée à être rattachée à une source, non représentée, de signaux intermittents Vz de fréquence inférieure à celle des impulsions des signaux V01 et V02 délivrées sur les bornes 0i et 02.
Ce sont précisément ces signaux intermittents Vz qui commandent le dispositif selon l'invention lequel doit former des impulsions de tension d'amplitude supérieure désirée, impulsions qui doivent être délivrées sur la borne h (signal Vh sur la figure 2).
La borne Z' est destinée à être rattachée à une source de tension auxiliaire délivrant un signal Vz' pendant au moins une fraction du temps compris entre l'instant auquel apparaît un signal intermittent sur la borne Z et l'instant auquel apparaît,
5
617 298
sur la borne 0X ou sur la borne 02, la première impulsion du signal V01, V02 suivant la disparition du signal Vz.
On remarquera enfin que, dans tous les cas, l'amplitude de la tension continue délivrée par la source à laquelle doivent être rattachées les bornes M et R sera choisie au moins égale à l'amplitude désirée pour les impulsions à délivrer sur la borne h.
Le transistor T[, respectivement T2, est branché en série avec le condensateur de couplage C,, respectivement C9, entre la borne M et la borne 0U respectivement 02. L'électrode de commande des transistors T! et T2 est rattachée à la même borne Z déjà citée. Le pint de liaison Xb respectivement X2, du transistor Tj et du condensateur Cb respectivement du transistor T2 et du condensateur C2 est rattaché à l'électrode de commande des transistors Tn et T22, respectivement T21 et T12.
Les transistors Tu et T21 sont, par ailleurs, rattachés, par l'une de leurs électrodes secondaires, à la borne R et, par l'autre électrode secondaire, à la borne h. En ce qui concerne les transistors T12 et T22, ils sont rattachés, par l'une de leurs électrodes secondaires, à cette même borne h, par l'autre électrode secondaire à l'électrode de commande du transistor Tn, pour le transistor T12, et à l'électrode de commande du transistor T21, pour le transistor T22, l'électrode de commande du transistor T12 étant rattachée à celle du transistor T21, l'électrode de commande transistor T22 étant rattachée à celle du transistor Tn.
Le transistor T3 que présente le dispositif de la figure 1 est rattaché, par ses électrodes secondaires, à la borne h, pour l'une, et à la borne M, pour l'autre. L'électrode de commande isolée de ce transistor T3 est rattachée à la borne Z' déjà citée.
Le condensateur Ch sert au stockage de charge ; il est branché entre les bornes h et M du circuit.
Il est à remarquer que la capacité de ce condensateur Ch sera choisie avantageusement très supérieure à celle des condensateurs de couplage CL et C2. Bien entendu, la valeur de cette capacité Ch sera fonction de la valeur de la capacité d'entrée du circuit destiné à être rattaché à la borne h en vue de son alimentation par les impulsions de tension délivrées sur cette borne.
Le fonctionnement du dispositif décrit va maintenant être illustré en se référant à la figure 2.
Avant l'instant t=tj, c'est-à-dire alors que les bornes Z et Z' finissent de recevoir respectivement une impulsion du signal Vz et une impulsion du signal Vz', les transistors Tb T2 et T3 sont ouverts tandis que tous les autres transistors sont bloqués. Le condensateur Ch est déchargé et le potentiel aux points Xb X2 et h du circuit (voir en figure 2 VXi,VX2 et Vh) est nul.
A l'instant t=tx, le potentiel Vz sur la borne Z tend à devenir nul alors que subsiste le potentiel Vz' sur la borne Z'. Il s'ensuit que les transistors T, et T2 se bloquent alors que le transistor T3 reste encore ouvert. Les transistors Tn, Ti2, T21 et T22 restent bloqués puisque le potentiel aux points X1 et X2 est encore nul.
A l'instant t=t2, le potentiel Vz' sur la borne Z' devient nul et le transistor T3 bloque.
A l'instant t=t3, c'est-à-dire au moment où apparaît la première impulsion du signal V02 après que le signal Vz' soit devenu nul, le potentiel VX2 au point X2 croît d'une quantité A Vx2- Dès que sa valeur dépasse celle de la tension de seuil VT des transistors du dispositif, le transistor T21 ouvre. Le potentiel Vh sur la borne h devient Vh(t3)=AVx2-VT. En même temps, le transistor T12 ouvre aussi de sorte que le potentiel au point X] croît approximativement jusqu'à la valeur Vh.
A l'instant t=t4, c'est-à-dire au moment où le signal V02 a à nouveau une valeur nulle et où le signal VX2 tend vers 0, le transistor T22 ouvre dès que la différence des potentiels aux points X[ et X2, VX1-VX2, devient au moins égale à la tension de seuil VT de ce transistor. Par conséquent, la charge stockée dans les condensateurs Ch et Cj se répartit entre ceux-ci et le condensateur C2. Etant donné que la valeur du condensateur Ch est très supérieure à celle du condensateur C! et du condensateur C2, la valeur du potentiel VX2 au point X2 devient VX2(t4)sVh(t3)-VT tandis que celle du potentiel VXi et Vh aux points X] et h, reste 5 approximativement égale à Vh(t3).
A l'instant t=t5, c'est-à-dire au moment de l'arrivée de la première impulsion du signal V01 après la disparition du potentiel Vz', le potentiel VX1 au point X] croît d'une quantité AVX] de façon analogue à ce qui s'était passé pour le potentiel VX2 à l'instant t3. Cet accroissement de potentiel s'ajoute au potentiel Vh(t3) qui existait au point XL avant l'instant t5. Il s'ensuit que le transistor Tn ouvre et que le condensateur Ch se charge de sorte que le potentiel Vh au point h devient égal à Vh(t5)=Vh(t3) + AVX1-VT. Le transistor T22 ouvre également et le potentiel VX2 i s au point X2 prend la valeur du potentiel Vh.
A l'instant t=t6, le potentiel V01 tend vers 0. Dès que la différence de potentiel VX2-VX1 devient au moins égale à la tension de seuil VT du transistor T12, ce transistor ouvre et la charge emmagasinée dans les condensateurs Ch et C2 se répartit entre ces condensateurs et le condensateur Cj sans que le potentiel du point h et celui du point X2 ne varie d'une façon notable.
L'instant t=t7 coincide avec celui où arrive la prochaine impulsion du signal V02. Le processus qui s'ensuit est en tous points similaire à celui qui s'est déroulé à l'arrivée d'une impulsion V02 à l'instant t3 sur la borne 02: le potentiel Vh augmente à nouveau d'une quantité AVX1-VT.
On voit de ce qui précède, et en se référant à la figure 2, que, au fur et à mesure de l'arrivée des impulsions V01 et V02 sur les îd bornes 0t et 02, la tension Vh sur la borne h croît jusqu'au moment où elle atteint sa valeur maximum qui est sensiblement égale à la tension VR de la source de tension continue à laquelle sont rattachées les bornes R et M du dispositif. A partir de cet instant, le potentiel Vh garde sa valeur Vh=VR jusqu'au ,5 moment de l'arrivée d'une impulsion Vz, à l'instant Xi sur la borne Z du dispositif.
A cet instant t=T1( les transistors Tj et T2 ouvrent le sorte que le potentiel aux points X{ et X2 devient nul.
A l'instant t=t2, qui est celui auquel réapparaît le signal Vz' 4d sur la borne Z', c'est le transistor T3 qui ouvre et le potentiel Vh au point h devient nul. Le dispositif se trouve alors dans l'état où il était avant l'instant t=tl5 étant ainsi prêt pour délivrer une prochaine impulsion sur la borne h.
Il convient de signaler que, selon une variante d'exécution, 45 non représentée, la borne Z' pourrait être supprimée et le transistor T3 être rattaché, par son électrode de commande, à la borne Z, comme c'est le cas pour les transistors T; et T2. Dans un tel cas, le potentiel aux points Xt et X2 ainsi que celui sur la borne h deviendraient nuls de façon simultanée.
su Le deuxième forme d'exécution du dispositif selon la présente invention (fig. 3) permet l'obtention sur la borne h d'un potentiel devenant cycliclement positif et négatif (potentiel Vh sur la figure 6). Au dessin, ce dispositif comprend.
- sept bornes, M, R, 0b 02, Z, Z' et h,
55 - douze transistors à effet de champ, à électrode de commande isolée (IGFET) Tb T2, Tu, T12, T13, T14, T2b T22, T23, T24> T33 et T34,
- cinq condensateurs Cb C/, C2, Q>' et Ch,
- trois circuits K(, K2 et K3 illustrés en détail dans la figure (,„7 et englobant chacun una pluralité de transistors à effet de champ, à électrode de commande isolée (IGFET), Ta, Tb, ..., Tn_i, Tn ainsi qu'un nombre correspondant de condensateurs Ca, Cb, • • ■, Cn_!, C„.
Ici aussi l'ensemble des transistors, des condensateurs et des (,< connexions du circuit est intégré dans un cristal de type p, les transistors et les condensateurs étant constitués par des zones de type n et par des plages métallisées, séparées, des ces zones par une couche isolante. En variante, ces zones pourraient être de
617 298
6
type p, le cristal étant alors de type n.
Les sept bornes déjà citées correspondent aux bornes homologues apparaissant dans l'exécution de la figure 1. A l'exception de la borne h, elles sont également destinées à être rattachées à des sources de tension, non représentées, aux caractéris- s tiques semblables à celles citées dans le contexte de la figure 1. On comparera à ce propos l'allure des signaux V01, V02, Vz, Vz' tels qu'ils apparaissent sur les figures 2 et 4.
Le transistor Tj, respectivement T2, est branché entre la borne M 5 et le point de liaison de deux condensateurs Ct et C/, m respectivement C2 et C2', dont le premier Ct, respectivement C2, est rattaché à la borne 0j, respectivement 02, et dont le second, C] ' est rattaché à l'électrode de commande du transistor Tn, respectivement T2j. Les condensateurs Q et C1', respectivement C2 et Ç2' forment ainsi un circuit de couplage pour le 1s transistor Tu, respectivement T21.
Les transistors T! et T2 sont tous deux rattachés par leur électrode de commande à la borne Z. Les deux transistors Tu et T21 sont reliés, par l'une de leurs électrodes secondaires, à la borne R et, par l'autre électrode secondaire, à la borne h. 2"
En ce qui concerne les transistors T12 et T22, ils sont rattachés par l'une de leurs électrodes secondaires, à la borne h déjà citée et, par l'autre électrode secondaire, à l'électrode de commande du transistor Tu pour le transistor TJ2, et à l'électrode de ,5 commande du transistor T21, pour le transistor T22. L'électrode de commande du transistor T12 est reliée à l'électrode de commande du transistor T21. De même, l'électrode de commande du transistor T22 est-elle reliée à l'électrode de commande du transistor Tu. .in
Comme on le voit sur la figure 3, les points X/ et X2' du circuit ainsi que la borne h sont en outre reliés à la borne M,
pour chaque point considéré (Xj', respectivement X2', respectivement h), au travers
- d'un premier transistor Ti3, respectivement T23, respecti- 35 vement T33,
- d'un deuxième transistor T14, respectivement T24, respectivement T34,
- d'un circuit Kls respectivement K2, respectivement K3, branché entre ces transistors respectifs, en série avec les électro- 4I) des secondaires de ceux-ci.
Le premier transistor T13, respectivement T23, respectivement t33, a son électrode de commande reliée à son électrode secondaire par laquelle il est rattaché, au pint Xx ', respectivement X2', respectivement à la borne h. Ces trois transistors T13, T23 et T33 sont donc branchés en diode.
Le deuxième transistor T14, respectivement T24, respectivement T34, est relié, par son électrode de commande, à la borne Z' déjà citée.
En ce qui concerne les circuits de type K, on se reportera 50 pour plus de détails, à la figure 5. On remarquera que, entre les bornes y et w (y, et Wj pour le circuit K[ ; y2 et w2 pour le circuit K2 ; y3 et w3 pour le circuit K3 sur la figure 3), ce circuit comprend n transistors Ta, Tb, ..., Tn_j, Tn, branchés en série par leurs électrodes secondaires et dont l'électrode de com- 55 mande est rattachée, pour chaque transistor, à l'électrode secondaire de celui qui est le plus proche de la borne y. A chaque
'ransistor Ta, Tb Tn_l5 Tn est associé un condensateur correspondant Ca, Cb, ..., C,,.!, Cn, respectivement branché, par une armature, à l'électrode de commande du transistor M, correspondant et, par l'autre armature, aux bornes 01 et 02, alternativement de condensateur en condensateur.
Le condensateur Ch, qui est branché entre les bornes h et M sert au stockage de charge. Il convient de signaler que la capacité de ce condensateur sera avantageusement de valeur «s très supérieure à celle des autres condensateurs du dispositif.
Bien entendu, cette valeur sera choisie en fonction de la capacité d'entrée du circuit destiné à être rattaché à la borne h.
Le fonctionnement du dispositif illustré sur les figures 3 et 5 va maintenant être décrit en se référant à la figure 4 et pour le cas où les circuits Kj, K2 et K3 ne comprennent chacun qu'un seul transistor et qu'un seul condensateur, en l'occurrence le transistor Ta et le condensateur Ca.
On relèvera tout d'abord que le potentiel existant aux points h(Vh), Xj' (VX1') et X2' (VX2') du circuit a une époque antérieure à l'instant t=xt a été obtenu de manière analogue à ce qui a été décrit précédemment en se référant à la figure 1 ; on se reportera au passage correspondant de la présente description pour plus de détails.
Avant l'instant t=Xj, le potentiel aux points Z, (Vz), et Z' (Vz!) étant nul, les transistors Tb T2, T14, T24 et T34 sont bloqués et le potentiel sur la borne h, Vh, est sensiblement égal au potentiel sur la borne R, VR, tandis que les transistors Tn et T2I sont périodiquement ouverts.
Toujours avant l'instant t=x1; le potentiel sur les points Xj et X2 prend une allure impulsionnelle. Sur les points yl5 y2 et y3, le potentiel vaut VXi'—VT, respectivement VX2'—VT, respectivement Vh-VT. Les transistors T12 et T22 sont ouverts périodiquement mais ne sont plus actifs.
A l'instant t=Tj le potentiel sur la borne Z devient Vz. Il s'ensuit que les transistors Tj et T2 ouvrent et que le potentiel aux points X! et X2 (Vxl et VX2) reste nul à partir de cet instant. Aucune impulsion du signal V0I et V02 ne peut donc influencer l'état du dispositif.
A l'instant t=x2, le potentiel Vz' apparaît sur la borne Z' et les transistors T14, T24 et T34 ouvrent. Il s'ensuit que le potentiel Vyl, sur le point yb Vy2, sur le point y2, Vy3, sur le point y3, respectivement, tombe à une valeur correspondant à celle de la tension de seuil VT des transistors Ta. Puisque les transistors T13, 1*23 et T33 deviennent actifs, la valeur du potentiel sur les points Xj X2' ainsi que sur la borne ha sera égale à 2VT.
A l'instant t=x3, le signal V0J redevient nul de sorte que le potentiel au point y de chaque circuit K tend à devenir négativ. Etant donné que le potentiel au point y de chaque circuit K devient ainsi plus négativ que la valeur de la tension de seuil Vx, les transistors Tl3> T33, T23 ouvrent le sorte que l'on obtient un transfer de charge à partir du condensateur C/ vers le point yb du condensateur C2', vers le point y2 et du condensateur Ch vers le point y3. De ces transferts de charge, il résulte donc une diminution de la valeur de la tension aux points Xj' X2' et sur la borne h ainsi que la remontée de la valeur du potentiel en yx, y2 ety3.
A l'instant t=x4, le potentiel V01 croît; le potentiel aux points yls y2 et y3 ne peut toutefois aller au-delà de la tension de seuil des transistors Tai,Ta2 et Xa3 des circuits Kj, K»^ et Kij.
A l'instant t=T5, le potentiel v01 retombe de nouveau à 0 et le potentiel aux points yb y2 et y3 redevient négatif, selon un processus analogue à celui qui se passait à l'instant x3. Dès que ce potentiel est plus négatif que VX1'-VT, respectivement VX2'—VT, respectivement Vh—VT, les transistors TI3, T23 et T33 ouvrent de sorte qu'une partie de la charge emmagasinée dans les condensateurs C]', C2' et Ch est amenée de nouveau vers les points yl5 y2 et y3.
Il s'ensuit que la valeur du potentiel aux points Xj' (VX1'), X2' (VX2') et sur la borne h (Vh) diminue d'un pas lors de chaque retombée de la tension V0 à 0 jusqu'à ce que la tension négative créée sur les points yj, y2 et y3 ne suffise plus pour obtenir l'ouverture des transistors T]3, ^23 et T33 (ce qui arrive pour t>xg). Ces tensions négatives restent conservées jusqu'à la disparition des impulsions Vz et Vz',
Le fonctionnement du dispositif entre les instants t! à t7, est analogue à celui du dispositif faisant l'objet de la figure 1. On signalera en effet que l'accroissement du potentiel sur l'électrode de commande des transistors Tn, respectivement T12, et sur la borne h commence à partir d'une valeur négative.
7
617 298
Les premières et seconde variantes d'exécution du dispositif selon l'invention (fig. 6 et 7) permettent d'obtenir sur la borne h un potentiel devenant cycliquement positif et négatif, comme dans le cas de l'exécution de la figure 3, mais avec un nombre de composants électroniques inférieur.
Dans la première variante (fig. 6), le dispositif comprend:
- six bornes M, R, 0,, 02) Z et h,
- dix transistors, à effet de champ, à l'électrode de commande isolée (IGFET) Tb T2, T3, Ttb T12, T13, T21, T22, T23,
T33.
- cinq condensateurs Cb CY, C2, C2', et Ch,
- un circuit K du genre illustré dans la figure 5, susceptible d'englober une pluralité de transistors à effet de champ, à électrode de commande isolée (IGFET) Ta, Tb) ..., Tn_b Tn ainsi qu'un nombre correspondant de condensateurs Ca, Cb,
■.Cn_b Cn.
L'ensemble des transistors, des condensateurs et des connexions du dispositif est intégré dans un cristal de type p, les transistors et les condensateurs étant constitués par des zones de type n et par des plages métallisées, séparées, de ces zones par une couche isolante.
En variante, ces zones pourraient être de type p, le cristal étant alors de type n.
Les bornes 0j et 02 sont destinées à une première et à une seconde source (non représentées) de tension périodique impulsionnelle, en opposition de phase de source à source.
La borne Z est destinée à être rattachée à une source, également non représentée, de signaux intermittents de fréquence inférieure à celle des impulsions des signaux délivrés sur les bornes 0j et 02.
La borne h est la borne de sortie du dispositif sur laquelle doivent être délivrées les impulsions de tension supérieure désirées.
Les bornes M et R sont des bornes d'alimentation du dispositif destinées à être reliées respectivement au premier et au second pôles d'une source de tension continue, non représentée. La borne M constitue le point commun du dispositif. Il pourra s'agir ici aussi d'une source de genre décrit dans l'article J.F. Dickson mentionné précédemment.
L'allure générale des signaux délivrés par ces différentes sources correspond à celle indiquée par exemple aux figures 2 et 4 déjà mentionnées.
Comme on le voit sur la figure 6, le dispositif présente également deux circuits de couplage formés par les paires de condensateurs Ci et C/, C2 et C2', ces circuits étant disposés entre la borne 0\ et l'électrode de commande du transistor Tn, pour le premier, entre la borne 02 et l'électrode de commande du transistor T2i, pour le second circuit. Des transistors T, et T2 sont branchés entre la borne M et le point Xb le liaison des condensateurs Q et C/, pour le transistor Tb le point X2, de liaison des condensateurs C2 et C2' pour le transistor T2. Les transistors Tx et T2 sont, par ailleurs, rattachés, par leur électrode de commande isolée, à la borne Z déjà citée. Les deux transistors Tn et T21 sont reliés, par l'une de leurs électrodes secondaires, à la borne R, et, par l'autre électrode secondaire à la borne h.
Les transistors T12 et T22 sont également reliés à la borne h, par l'une de leurs électrodes secondaires et, par l'autre de leurs électrodes secondaires, à l'électrode de commande du transistor T] 1, pour le transistor T12, et à l'électrode homologue du transistor T21, pour le transistor T22. L'électrode de commande du transistor T12, respectivement T22, est reliée à l'électrode de commande du transistor T21, respectivement TH.
Les points X! ' et X2' et la borne h sont reliés au point y au travers de transistors T13, T23 et T33 respectivement dont l'électrode de commande a été rattachée au point Xj', pour le transistor T13, au point X2\ pour le transistor T23 et à la borne h, s pour le transistor T33. Ces trois transistors sont donc branchés en diode.
Enfin, le point y est relié à la borne M au travers d'in circuit K (figures 5 et 6) et d'un transistor T3 dont l'électrode de commande est reliée à la borne Z, comme c'est le cas pour 1 » l'électrode de commande des transistors T[ et T2.
Le circuit K pourra ne présenter qu'un seul transistor Ta et un seul condensateur Ca ou, au contraire, plusieurs selon l'importance désirée pour l'amplitude de la tension de polarité alternante sur la borne h.
! 5 Le condensateur Ch, qui est branché entre les bornes h et M, sert au stockage de charge. Il convient de signaler que la capacité de ce condensateur sera avantageusement choisie de valeur très supérieure à celle des autres condensateurs du dispositif. En outre, cette valeur sera choisie en fonction de la 20 capacité d'entrée du circuit destiné à être rattaché à la borne h.
Le fonctionnement du dispositif qui vient d'être décrit est assez semblable au fonctionnement du dispositif représenté sur la figure 3 et on se reportera ainsi au passage correspondant de la description pour plus de détails.
25 Dans la variante de la figure 7, le dispositif comprend
- six bornes M, R, 0b 02, Z et h,
- neuf transistors à effet de champ, à électrode de commande isolée (IGFET) Tb T2, Tn, T12, T13, T21, T22, T23 et T33,
- cinq condensateurs Cb C2, C2' et Ch,
3» - un circuit K du genre illustré dans la figure 7, susceptible d'englober une pluralité de transistors à effet de champ, à électrode de commande isolée (IGFET), Ta, Tb, ..., Tn_b Tn, ainsi qu'un nombre correspondant de condensateurs Ca, Cb, • •., Cn-i' Cn.
35 L'ensemble des transistors, des condensateurs et des connexions du circuit est intégré dans un cristal de type p, les transistors et les condensateurs étant constitués par des zones de type n et par des plages métallisées, séparées de ces zones par une couche isolante.
4» En variante, ces zones pourraient être de type p, le cristal étant alors de type n.
Les différentes bornes du dispositif sont destinées à recevoir des signaux identiques à ceux destinés aux bornes homologues du circuit de la variante du dispositif représenté dans la figure 6. 45 On se reportera donc à la partie correspondante de la description relative à cette figure pour plus de détails.
On remarquera en outre que l'agencement et la fonction de nombreux composants électroniques du circuit sont identiques à ceux des composants homologues qu'englobent le circuit du 50 dispositif illustré sur la figure 6. C'est le cas pour les transistors TbT2, TlbT12,T21, T22 et T33 ainsi que pour les condensateurs Cb C,', C2, C2' etCh.
Les différences structurelles se situent en effet essentiellement au niveau du couplage choisi tant pour les transistors T13 et 55 T23 que pour le circuit K. Le transistor T13, respectivement T23, est rattaché, par une électrode secondaire, au point X/, respectivement X2', par l'autre électrode secondaire au point y et, par l'électrode de commande à la borne h.
ft0 En ce qui concerne le circuit K, qui peut comporter un nombre quelconque de transistors Ta, Tb, ..., Tn_b Tn auxquels sont associés des condensateurs correspondants Ca, Cb, ..., Cn-i> Cn en nombre dépendant de l'amplitude désirée pour la tension de polarité alternante sur la borne h, il est branché entre h5 le point y et le point Xb de liaison des deux condensateurs Q et C/.
4 feuilles dessins
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH572176A CH617298A5 (fr) | 1976-05-07 | 1976-05-07 | |
DE19772720492 DE2720492A1 (de) | 1976-05-07 | 1977-05-05 | Elektronische schaltung zur erzeugung von spannungsimpulsen |
US05/794,618 US4124806A (en) | 1976-05-07 | 1977-05-06 | Electronic device for the production of signals of an amplitude greater than the amplitude of a given periodic signal |
JP5134577A JPS5340818A (en) | 1976-05-07 | 1977-05-06 | Electronic device for forming signal having larger amplitude than given period signal from said period signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH572176A CH617298A5 (fr) | 1976-05-07 | 1976-05-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
CH617298A5 true CH617298A5 (fr) | 1980-05-14 |
Family
ID=4298250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH572176A CH617298A5 (fr) | 1976-05-07 | 1976-05-07 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4124806A (fr) |
JP (1) | JPS5340818A (fr) |
CH (1) | CH617298A5 (fr) |
DE (1) | DE2720492A1 (fr) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH621917B (fr) * | 1977-06-27 | Centre Electron Horloger | Dispositif integre de commande. | |
JPS5438165A (en) * | 1977-09-01 | 1979-03-22 | Seiko Instr & Electronics Ltd | Electronic watch |
US4250414A (en) * | 1978-07-31 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Voltage generator circuitry |
US4326134A (en) * | 1979-08-31 | 1982-04-20 | Xicor, Inc. | Integrated rise-time regulated voltage generator systems |
JPS5690483A (en) * | 1979-12-19 | 1981-07-22 | Fujitsu Ltd | Address buffer circuit |
JPS57140029A (en) * | 1981-02-24 | 1982-08-30 | Nec Corp | Output circuit |
JPS59123320A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | タイマ回路 |
US4611130A (en) * | 1984-02-13 | 1986-09-09 | At&T Bell Laboratories | Floating input comparator with precharging of input parasitic capacitors |
JPH0831789B2 (ja) * | 1985-09-04 | 1996-03-27 | 沖電気工業株式会社 | 出力回路 |
GB8811458D0 (en) * | 1988-05-13 | 1988-06-15 | Am Int | Two phase multiplexer circuit |
JP2933002B2 (ja) * | 1996-04-05 | 1999-08-09 | 日本電気株式会社 | 電圧伝達回路 |
JP4052923B2 (ja) * | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3383569A (en) * | 1964-03-26 | 1968-05-14 | Suisse Horlogerie | Transistor-capacitor integrated circuit structure |
US4016476A (en) * | 1972-09-20 | 1977-04-05 | Citizen Watch Co., Ltd. | Booster circuits |
GB1504867A (en) * | 1974-06-05 | 1978-03-22 | Rca Corp | Voltage amplitude multiplying circuits |
US3955353A (en) * | 1974-07-10 | 1976-05-11 | Optel Corporation | Direct current power converters employing digital techniques used in electronic timekeeping apparatus |
JPS51122721A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Boosting circuit |
US4015420A (en) * | 1976-05-03 | 1977-04-05 | Hughes Aircraft Company | Battery select circuitry and level translator for a digital watch |
-
1976
- 1976-05-07 CH CH572176A patent/CH617298A5/fr not_active IP Right Cessation
-
1977
- 1977-05-05 DE DE19772720492 patent/DE2720492A1/de not_active Withdrawn
- 1977-05-06 JP JP5134577A patent/JPS5340818A/ja active Pending
- 1977-05-06 US US05/794,618 patent/US4124806A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2720492A1 (de) | 1977-11-24 |
JPS5340818A (en) | 1978-04-13 |
US4124806A (en) | 1978-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0215707B1 (fr) | Dispositif de commutation de tension | |
CH617298A5 (fr) | ||
FR2583236A1 (fr) | Dispositif electrique de puissance " intelligent " a circuit integre monolithique | |
EP0638160B1 (fr) | Dispositif de deminage | |
FR2605161A1 (fr) | Commutateur electronique a faible chute de tension | |
WO2014091088A1 (fr) | Circuit de comparaison d'une tension a un seuil et conversion d'energie electrique | |
FR3023993B1 (fr) | Dispositif electronique autonome a alimentation par transduction electrostatique produite par une capacite variable | |
CH690523A5 (fr) | Pièce d'horlogerie comportant une génératrice d'énergie électrique. | |
EP0616428A1 (fr) | Générateur de Marx | |
FR2490895A1 (fr) | Circuit d'entretien pour oscillateur a faible consommation de courant | |
EP0011533B1 (fr) | Circuit générateur de dents de scie permettant notamment un balayage cathodique du type ligne par ligne, et dispositif comportant un tel circuit | |
EP0176377B1 (fr) | Dispositif d'alimentation autonome pour dispositif d'observation, notamment à effet stéréoscopique | |
FR2667723A1 (fr) | Dispositif d'obtention et de commutation de hautes tensions de polarisation d'electrodes de tube a rayons x. | |
FR2493640A1 (fr) | Circuit electrostatique d'attaque a haute tension utilisant des diodes | |
EP0076195B1 (fr) | Dispositif de lecture en courant d'une quantité de charges électriques, et filtre à transfert de charges muni d'un tel dispositif | |
EP1410488B1 (fr) | Dispositif de conversion d'energie | |
FR2735920A1 (fr) | Generateur de haute tension avec oscillateur asservi a basse tension d'alimentation | |
EP0712059A1 (fr) | Circuit de commande d'un vibreur piézo-électrique | |
EP2546988B1 (fr) | Circuit de commande d'un circuit électrique de puissance en fonction d'impulsions de commande | |
EP0068970B1 (fr) | Dispositif stabilisé d'asservissement par tout ou rien à période constante, et dispositif d'alimentation électrique comportant un tel dispositif d'asservissement | |
FR2858454A1 (fr) | Procede de generation d'un signal d'adressage dans un panneau plasma et dispositif mettant en oeuvre ledit procede | |
FR2857145A1 (fr) | Procede de generation d'impulsions breves sur une pluralite de colonnes ou lignes d'un panneau plasma et dispositif pour mettre en oeuvre ledit procede | |
CH572666A5 (fr) | ||
FR2698499A1 (fr) | Circuit pour faire fonctionner une charge inductive. | |
EP3185389B1 (fr) | Dispositif et appareil électrique de génération d'une tension électrique à destination d'une unité de traitement d'informations, système électronique de traitement d'informations associé |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |