WO2024057441A1 - 電力変換装置および洋上風力発電システム - Google Patents

電力変換装置および洋上風力発電システム Download PDF

Info

Publication number
WO2024057441A1
WO2024057441A1 PCT/JP2022/034403 JP2022034403W WO2024057441A1 WO 2024057441 A1 WO2024057441 A1 WO 2024057441A1 JP 2022034403 W JP2022034403 W JP 2022034403W WO 2024057441 A1 WO2024057441 A1 WO 2024057441A1
Authority
WO
WIPO (PCT)
Prior art keywords
arm
converter
power
circuit
semiconductor switching
Prior art date
Application number
PCT/JP2022/034403
Other languages
English (en)
French (fr)
Inventor
良之 河野
涼介 宇田
拓也 梶山
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/034403 priority Critical patent/WO2024057441A1/ja
Priority to JP2023505465A priority patent/JP7275414B1/ja
Publication of WO2024057441A1 publication Critical patent/WO2024057441A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters

Definitions

  • the present disclosure relates to a power conversion device and an offshore wind power generation system.
  • a modular multilevel converter in which a plurality of unit converters are connected in cascade is known as a typical power converter for self-excited HVDC (High Voltage Direct Current) power transmission.
  • the unit converter will also be referred to as a “converter cell” or a “sub-module” (SM: Sub-Module).
  • a converter cell includes a bridge circuit made up of a plurality of switching elements, and a power storage element (typically a capacitor) connected in parallel to the bridge circuit.
  • MMC has advantages over conventional two-level converters, such as reducing loss and harmonics.
  • it is necessary to maintain the voltage of the storage element of each converter cell (ie, the capacitor voltage) near the target value. If the capacitor voltage deviates from the target value, the output voltage of the converter cell will not follow the command, and there is a concern that the control characteristics will deteriorate due to the generation of unintended circulating current or the like. In severe cases, the capacitor voltage may rise or fall too high to the level of overvoltage (OV) or undervoltage (UV) protection in any of the converter cells, which may cause the MMC to stop operating. .
  • OV overvoltage
  • UV undervoltage
  • a DC chopper In order to prevent overvoltage of the capacitor voltage, a DC chopper is known in which a series circuit composed of a semiconductor switch and a resistor is connected in parallel with a power storage element (for example, as disclosed in U.S. Patent Application Publication No. 2011/163702). (See Patent Document 1). By providing a DC chopper, excess capacitor voltage can be consumed by the resistor before the capacitor voltage becomes overvoltage.
  • Patent Document 2 discloses that each converter cell of the first arm circuit on the high potential side is configured with a full bridge, and the converter cells on the low potential side are A power converter is disclosed in which each converter cell of the second arm circuit is configured by a half bridge.
  • the inventor of the present application has proposed the above-mentioned DC chopper, which has a configuration for preventing overvoltage in the power storage element of each converter cell, and a half-bridge cell and a full-length DC chopper, which have a configuration for suppressing short-circuit current in the event of a short-circuit failure in a DC circuit.
  • a bridge cell simply connecting a series circuit consisting of a semiconductor switch and a resistor in parallel with the power storage element of each converter cell causes problems in terms of space and cost.
  • the present disclosure has been made based on the above considerations, and one of its purposes is to provide a function to prevent overvoltage of the power storage element of a converter cell and to suppress short-circuit current that flows when a DC circuit fails.
  • An object of the present invention is to provide an MMC type power conversion device that realizes both the functions of the invention and the functions of the invention in a space-efficient manner.
  • a power converter includes a power converter including an arm circuit including a plurality of cascade-connected converter cells, and a control device that controls the power converter.
  • Each of the plurality of converter cells has a first input/output terminal on the high potential side, a second input/output terminal on the low potential side, a bridge circuit including a plurality of semiconductor switching elements, and a first input/output terminal via the bridge circuit. and a power storage element connected to the input/output terminal and the second input/output terminal.
  • One or more of the plurality of converter cells is a full-bridge converter cell.
  • Each bridge circuit of the full-bridge type converter cell has a first arm that connects between a high potential side node of the energy storage element and the first input/output terminal, and a first arm that connects between the low potential side node of the energy storage element and the first input/output terminal. a second arm that connects between the input and output terminals; a third arm that connects between the high potential side node of the power storage element and the second input and output terminal; and a third arm that connects between the high potential side node of the power storage element and the second input and output terminal; and a fourth arm connecting between the input and output terminals.
  • a semiconductor switching element is provided in each of the first arm, the second arm, the third arm, and the fourth arm.
  • the second arm or the third arm includes a resistive element connected in series with the semiconductor switching element.
  • one or more of the plurality of converter cells forming the arm circuit of the power converter is a full-bridge type converter cell, and the full-bridge type converter cell is configured.
  • the second or third arm includes a resistance element connected in series with a semiconductor switching element.
  • FIG. 1 is a schematic configuration diagram of a power conversion device according to Embodiment 1.
  • FIG. FIG. 2 is a circuit diagram showing a configuration example of a half-bridge type converter cell.
  • FIG. 2 is a circuit diagram showing a configuration example of a full-bridge converter cell.
  • FIG. 4 is a circuit diagram showing the configuration of a modification of the full-bridge type converter cell in FIG. 3A.
  • FIG. 3 is a diagram showing a path of short circuit current when a short circuit failure occurs in a DC circuit.
  • FIG. 3 is a circuit diagram for explaining a path of a DC short-circuit current flowing through an arm circuit.
  • FIG. 3 is a circuit diagram for explaining a path of a DC short-circuit current flowing through an arm circuit when a bypass circuit is provided.
  • FIG. 2 is a block diagram showing an example of the hardware configuration of the control device shown in FIG. 1.
  • FIG. FIG. 2 is a block diagram illustrating an example of the functional configuration of the control device shown in FIG. 1.
  • FIG. 10 is a block diagram illustrating a configuration example of a basic control unit shown in FIG. 9.
  • FIG. It is a block diagram explaining the example of composition of an arm control part.
  • FIG. 12 is a block diagram showing a configuration example of an individual cell control section shown in FIG. 11.
  • FIG. 13 is a block diagram showing a detailed configuration example of the individual voltage control section of FIG. 12.
  • FIG. It is a flowchart which shows the control procedure of a half-bridge type converter cell. It is a flowchart which shows the control procedure of a full bridge type converter cell.
  • FIG. 7 is a block diagram showing a configuration example of an individual cell control unit corresponding to a full-bridge converter cell in a power conversion device according to a second embodiment.
  • 7 is a block diagram illustrating a configuration example of an individual cell control unit corresponding to a half-bridge converter cell in a power conversion device according to a second embodiment.
  • FIG. 7 is a flowchart showing a control procedure for a full-bridge converter cell in the power converter according to the second embodiment.
  • 12 is a flowchart showing a control procedure for a half-bridge converter cell in the power converter according to the second embodiment.
  • FIG. 3 is a schematic configuration diagram of a power conversion device according to a third embodiment.
  • 21 is a flowchart showing a high-speed discharge procedure by the discharge control section of FIG. 20.
  • FIG. 1 is a block diagram showing a configuration example of an offshore wind power generation system.
  • 23 is a block diagram illustrating a configuration example of a wind power generation device that constitutes the offshore wind power generation
  • FIG. 1 is a schematic configuration diagram of a power conversion device 1 according to the first embodiment.
  • a power conversion device 1 is constituted by a modular multilevel converter including a plurality of converter cells connected to each other in cascade.
  • the power conversion device 1 performs power conversion between a DC circuit 14 and an AC circuit 12.
  • Power conversion device 1 includes a power converter 2 and a control device 3.
  • the power converter 2 includes a plurality of leg circuits 4u, which are connected in parallel to each other between a positive DC terminal (i.e., a high-potential DC terminal) Np and a negative DC terminal (i.e., a low-potential DC terminal) Nn. 4v, 4w (written as leg circuit 4 when collectively or arbitrarily designated).
  • the leg circuit 4 is provided for each of the multiple phases that make up the alternating current.
  • the leg circuit 4 is connected between the AC circuit 12 and the DC circuit 14, and performs power conversion between the two circuits.
  • FIG. 1 shows a case where the AC circuit 12 is a three-phase AC system, and three leg circuits 4u, 4v, and 4w are provided corresponding to the U phase, V phase, and W phase, respectively.
  • AC input terminals Nu, Nv, and Nw provided in leg circuits 4u, 4v, and 4w, respectively, are connected to an AC circuit 12 via a transformer 13.
  • the AC circuit 12 is, for example, an AC power system including an AC power source.
  • FIG. 1 the connection between the AC input terminals Nv, Nw and the transformer 13 is not shown for ease of illustration.
  • the DC circuit 14 is, for example, a DC terminal of a DC power system including a DC power grid or other power conversion device. In the latter case, a BTB (Back To Back) system for connecting AC power systems with different rated frequencies etc. is configured by connecting two power converters.
  • a configuration may be used in which it is connected to the AC circuit 12 via an interconnection reactor. Furthermore, primary windings are provided in the leg circuits 4u, 4v, 4w in place of the AC input terminals Nu, Nv, Nw, and the leg circuits 4u, 4v, 4w are connected via secondary windings magnetically coupled to the primary windings. may be connected to the transformer 13 or the interconnection reactor in an alternating current manner. In this case, the primary windings may be the following reactors 8A and 8B. That is, the leg circuit 4 is electrically connected (i.e., DC or AC ) is connected to the AC circuit 12.
  • the leg circuit 4u includes an upper arm circuit 5 from the high potential side DC terminal Np to the AC input terminal Nu, and a lower arm circuit 6 from the low potential side DC terminal Nn to the AC input terminal Nu.
  • An AC input terminal Nu which is a connection point between the upper arm circuit 5 and the lower arm circuit 6, is connected to the transformer 13.
  • the high potential side DC terminal Np and the low potential side DC terminal Nn are connected to the DC circuit 14.
  • the upper arm circuit 5 and the lower arm circuit 6 are collectively referred to as an arm circuit. Since the leg circuits 4v and 4w have similar configurations, the configuration of the leg circuit 4u will be described below as a representative example.
  • the upper arm circuit 5 includes a plurality of cascade-connected converter cells 7 (7H, 7F) and a reactor 8A.
  • the plurality of converter cells 7 and reactor 8A are connected in series.
  • the lower arm circuit 6 includes a plurality of cascade-connected converter cells 7 and a reactor 8B.
  • the plurality of converter cells 7 and reactor 8B are connected in series.
  • the number of converter cells 7 included in each of the upper arm circuit 5 and the lower arm circuit 6 is assumed to be Ncell. However, Ncell ⁇ 2.
  • One or more of the Ncell converter cells 7 constituting each arm circuit is a full-bridge converter cell 7F including four switching elements.
  • the remaining converter cells 7 are half-bridge type converter cells 7H including two switching elements. Specific configuration examples of converter cells 7H and 7F will be described later with reference to FIGS. 2 to 4.
  • the position where the reactor 8A is inserted may be any position in the upper arm circuit 5 of the leg circuit 4u, and the position where the reactor 8B is inserted may be any position in the lower arm circuit 6 of the leg circuit 4u. You can.
  • a plurality of reactors 8A and 8B may be provided. The inductance values of each reactor may be different from each other. Furthermore, only the reactor 8A of the upper arm circuit 5 or only the reactor 8B of the lower arm circuit 6 may be provided.
  • the transformer connection may be devised to cancel out the magnetic flux of the DC component current, and the leakage reactance of the transformer acts on the AC component current, thereby making it possible to replace the reactor.
  • the power conversion device 1 further includes an AC voltage detector 10, an AC current detector 16, and DC voltage detectors 11A and 11B as detectors that measure electrical quantities (current, voltage, etc.) used for control. , arm current detectors 9A and 9B provided in each leg circuit 4, and a DC current detector 17. Signals detected by these detectors are input to the control device 3.
  • signal lines for signals input from each detector to the control device 3 and signal lines for signals input and output between the control device 3 and each converter cell 7 are shown. Although some of them are described collectively, they are actually provided for each detector and for each converter cell 7.
  • the signal line between each converter cell 7 and the control device 3 may be provided separately for transmission and reception.
  • the signal line is composed of, for example, an optical fiber.
  • the AC voltage detector 10 detects a U-phase AC voltage Vacu, a V-phase AC voltage Vacv, and a W-phase AC voltage Vacw of the AC circuit 12.
  • Vacu, Vacv, and Vacw are also collectively referred to as Vac.
  • the alternating current detector 16 detects the U-phase alternating current Iacu, the V-phase alternating current Iacv, and the W-phase alternating current Iacw of the alternating current circuit 12.
  • Iacu, Iacv, and Iacw are collectively referred to as Iac.
  • the DC voltage detector 11A detects the DC voltage Vdcp of the high potential side DC terminal Np connected to the DC circuit 14.
  • the DC voltage detector 11B detects the DC voltage Vdcn of the low potential side DC terminal Nn connected to the DC circuit 14.
  • the difference between DC voltage Vdcp and DC voltage Vdcn is defined as DC voltage Vdc.
  • the DC current detector 17 detects the DC current Idc flowing through the high potential side DC terminal Np or the low potential side DC terminal Nn.
  • Arm current detectors 9A and 9B provided in the U-phase leg circuit 4u detect an upper arm current Ipu flowing in the upper arm circuit 5 and a lower arm current Inu flowing in the lower arm circuit 6, respectively.
  • Arm current detectors 9A and 9B provided in the V-phase leg circuit 4v detect an upper arm current Ipv and a lower arm current Inv, respectively.
  • Arm current detectors 9A and 9B provided in the W-phase leg circuit 4w detect an upper arm current Ipw and a lower arm current Inw, respectively.
  • the upper arm currents Ipu, Ipv, and Ipw are also collectively referred to as upper arm currentInventmp
  • the lower arm currents Inu, Inv, and Inw are also collectively referred to as lower arm current Iarmn
  • upper arm currentThatmp is also referred to as upper arm current
  • the lower arm current Iarmn is also collectively referred to as Iarm.
  • FIG. 2 is a circuit diagram showing a configuration example of a half-bridge type converter cell 7H.
  • This converter cell 7H includes a series body formed by connecting two switching elements 31p and 31n in series, a storage element 32, a voltage detector 33, a high potential side input/output terminal P1, and a low potential side input/output terminal P1. and an output terminal P2.
  • the series body of switching elements 31p and 31n and power storage element 32 are connected in parallel.
  • Voltage detector 33 detects voltage Vc between both ends of power storage element 32 .
  • the high potential side input/output terminal P1 and the low potential side input/output terminal P2 may be simply referred to as input/output terminals P1 and P2.
  • the switching elements 31p and 31n are, for example, self-extinguishing semiconductor switching elements such as an IGBT (Insulated Gate Bipolar Transistor) or a GCT (Gate Commutated Turn-off) thyristor, and a freewheeling diode (FWD) in antiparallel. Connected and configured.
  • IGBT Insulated Gate Bipolar Transistor
  • GCT Gate Commutated Turn-off
  • FWD freewheeling diode
  • the switching elements 31p and 31n be formed on a silicon carbide substrate so that switching loss can be reduced.
  • Both terminals of the switching element 31n are connected to input/output terminals P1 and P2, respectively. Therefore, power storage element 32 is connected to a pair of input/output terminals P1 and P2 via a half bridge circuit 30H configured by two switching elements 31p and 31n.
  • the converter cell 7H outputs the voltage Vc or zero voltage of the power storage element 32 between the input/output terminals P1 and P2 by the switching operations of the switching elements 31p and 31n.
  • converter cell 7H outputs voltage Vc of power storage element 32.
  • converter cell 7H outputs zero voltage.
  • both terminals of the switching element 31p may be connected to the input/output terminals P1 and P2, respectively.
  • converter cell 7H outputs voltage Vc or zero voltage of power storage element 32 between input/output terminals P1 and P2 by the switching operations of switching elements 31p and 31n.
  • FIG. 3 is a circuit diagram showing a configuration example of a full-bridge type converter cell 7F.
  • This converter cell 7F includes a first series body formed by connecting two switching elements 31p1 and 31n1 in series, and a second series body formed by connecting two switching elements 31p2 and 31n2 in series. , a power storage element 32, a voltage detector 33, a high potential side input/output terminal P1, a low potential side input/output terminal P2, and a resistance element 34.
  • the first series body, the second series body, and the power storage element 32 are connected in parallel between the high potential side node 36p and the low potential side node 36n.
  • Voltage detector 33 detects voltage Vc between both ends of power storage element 32 .
  • the converter cell 7F in FIG. 3(A) and the converter cell 7F in FIG. 3(B) differ in the arrangement position of the resistance element 34, but have other points in common.
  • Switching elements 31p1, 31n1, 31p2, and 31n2 are configured by connecting a freewheel diode in inverse parallel to a self-extinguishing semiconductor switching element such as an IGBT or GCT thyristor.
  • the switching elements 31p1 and 31n1 be formed on a silicon carbide substrate so that switching loss can be reduced.
  • these switching elements 31p2 and 31n2 may be formed on a low-cost silicon substrate.
  • a midpoint 37 between the switching element 31p1 and the switching element 31n1 is connected to the high potential side input/output terminal P1.
  • the midpoint 38 of the switching element 31p2 and the switching element 31n2 is connected to the low potential side input/output terminal P2. Therefore, the power storage element 32 is connected to a pair of input/output terminals P1 and P2 via a full bridge circuit 30F constituted by switching elements 31p1, 31n1, 31p2, and 31n2.
  • the resistance element 34 is connected in series with the switching element 31p2 between the high potential side node 36p and the midpoint 38.
  • the resistance element 34 is connected in series with the switching element 31n1 between the low potential side node 36n and the midpoint 37.
  • the full bridge circuit 30F includes a first arm 39A between the high potential side node 36p of the power storage element 32 and the high potential side input/output terminal P1 (midpoint 37), a low potential side node 36n of the power storage element 32, A second arm 39B between the high potential side input/output terminal P1 (midpoint 37), and a third arm between the high potential side node 36p of the power storage element 32 and the low potential side input/output terminal P2 (midpoint 38) 39C, and a fourth arm 39D between the low potential side node 36n of the power storage element 32 and the low potential side input/output terminal P2 (midpoint 38).
  • Each arm 39 is provided with a semiconductor switching element 31.
  • the first arm 39A, the second arm 39B, the third arm 39C, and the fourth arm 39D may be simply referred to as arms 39A, 39B, 39C, and 39D.
  • the resistance element 34 is provided in series with the semiconductor switching element 31 on one of the second arm 39B or the third arm 39C.
  • the resistance element 34 is not provided in either the first arm 39A or the fourth arm 39D.
  • the resistance element 34 is connected in series with the switching element 31p2 in the third arm 39C between the high potential side node 36p and the midpoint 38.
  • the switching element 31n2 connected to the fourth arm 39D is controlled to be in a normally closed state (on state) except when the AC circuit 12 or the DC circuit 14 fails.
  • the switching element 31p2 connected in series with the resistance element 34 is controlled to be in an open state (off state) during normal times and to be intermittently turned on and off when the power storage element 32 becomes overvoltage. As a result, the energy of the power storage element 32 is discharged to the resistance, and the voltage of the power storage element 32 is lowered.
  • the switching element 31p1 connected to the first arm 39A and the switching element 31n1 connected to the second arm 39B operate in a complementary manner according to phase shift pulse width modulation control, for example, except when the AC circuit 12 or the DC circuit 14 fails. It is controlled to turn on and off repeatedly.
  • phase shift pulse width modulation control for example, except when the AC circuit 12 or the DC circuit 14 fails. It is controlled to turn on and off repeatedly.
  • voltage Vc of power storage element 32 is output from converter cell 7F.
  • converter cell 7F outputs zero voltage.
  • the method of controlling the switching of the switching elements 31p1 and 31n1 is not limited to phase shift pulse width modulation, and other control methods may be used.
  • the resistance element 34 is connected in series with the switching element 31n1 in the second arm 39C between the low potential side node 36n and the midpoint 37.
  • the switching element 31p1 connected to the first arm 39A is controlled to be in a normally closed state except when the AC circuit 12 or the DC circuit 14 fails.
  • Switching element 31n1 connected in series with resistance element 34 is controlled to be normally open and to be intermittently turned on and off when power storage element 32 becomes overvoltage. As a result, the energy of the power storage element 32 is discharged to the resistance, and the voltage of the power storage element 32 is lowered.
  • the switching element 31p2 connected to the third arm 39C and the switching element 31n2 connected to the fourth arm 39D are complementary to each other repeatedly according to pulse width modulation control, for example, except when the AC circuit 12 or the DC circuit 14 is out of order. Controlled to turn on and off.
  • voltage Vc of power storage element 32 is output from converter cell 7F.
  • switching element 31n2 is off and switching element 31p2 is on, converter cell 7F outputs zero voltage.
  • the method of controlling the switching of the switching elements 31p2 and 31n2 is not limited to phase shift pulse width modulation, and other control methods may be used.
  • FIG. 4 is a circuit diagram showing the configuration of a modification of the full-bridge converter cell 7F in FIG. 3A. Specifically, the converter cell 7F in FIG. 4A is the same as the converter cell 7F in FIG. Different from cell 7F.
  • the freewheeling diode FWD is not connected in antiparallel to the switching element 31p2 in series with the resistance element 34. Instead, a diode 35A as a rectifying element is connected in parallel with the series body of the resistance element 34 and the switching element 31p2 in a reverse bias direction.
  • the switching element 31p2 When the switching element 31p2 is configured as a module, the self-extinguishing semiconductor switching element and the freewheel diode are in one package and cannot be separated. In this case, as shown in FIG. 4A, a diode 35 is connected antiparallel to the resistance element 34.
  • each of the self-extinguishing semiconductor switching element and the freewheel diode constituting the switching element 31p2 may be configured as separate bodies.
  • a diode 35A instead of the freewheeling diode FWD, a diode 35A may be connected antiparallel to the series body of the resistive element 34 and the switching element 31p2. This allows the number of diodes used in the converter cell 7F to be reduced.
  • the diode 35 or 35A and the freewheel diode of each switching element 31 become a current path when charging the electricity storage element 32 of each converter cell 7 when the power converter 1 is started. This is because the driving voltages of the switching elements 31p1, 31n1, 31p2, and 31n2 are based on the voltage of the power storage element 32, so the semiconductor switching elements are all in an off state when the power conversion device 1 is started. If the diodes 35 and 35A are not provided, the resistance element 34 will cause loss.
  • a diode 35 may be provided in parallel with the resistance element 34 and in the reverse bias direction as in the case described above, and a series structure of the resistance element 34 and the switching element 31n1 may be provided.
  • a diode 35A may be provided in parallel with and in the reverse bias direction.
  • FIG. 5 is a diagram showing the path of short-circuit current when a short-circuit failure occurs in a DC circuit.
  • the u-phase upper arm circuit, the v-phase upper arm circuit, and the w-phase upper arm circuit are indicated as 5u, 5v, and 5w, respectively.
  • the u-phase lower arm circuit, the v-phase lower arm circuit, and the w-phase lower arm circuit are indicated as 6u, 6v, and 6w, respectively.
  • the short circuit current SCC flowing inside the DC circuit 14 from the high potential side to the low potential side flows inside the power converter 1 from the low potential side DC terminal Nn to the high potential side DC terminal Np. flows.
  • which arm circuit the short circuit current flows through among the plurality of arm circuits 5u, 5v, 5w, 6u, 6v, and 6w varies depending on the phase of the alternating current flowing between the alternating current circuit 12 and the power converter 1. .
  • current flows from the low potential side DC terminal Nn to the AC circuit 12 through the U-phase lower arm circuit 6u and the V-phase lower arm circuit 6v, and the current flows from the AC circuit 12 to the W-phase upper arm circuit 5w.
  • FIG. 6 is a circuit diagram for explaining the path of the DC short-circuit current flowing through the arm circuit.
  • the DC short circuit current SCC flowing through one full-bridge type converter cell 7F (SM1) and two half-bridge type converter cells 7H (SM2, SM3) which are part of the arm circuit. It shows the route.
  • the path of the DC short circuit current SCC is indicated by a thick arrow in FIG.
  • FIG. 6 shows a case where the resistive element 34 is provided in the third arm 39C of the full-bridge converter cell 7F, as in FIGS. 3A and 4.
  • the second arm 39B is provided with the resistance element 34 as shown in FIG. 3(B).
  • the DC short-circuit current SCC passes through the input/output terminal P2 on the low potential side, and flows through the freewheeling diode and resistance element 34 connected in antiparallel to the switching element 31p2. It passes through the diode 35 connected in anti-parallel to , and flows into the positive terminal of the power storage element 32 . Further, the DC short circuit current SCC flows from the negative terminal of the power storage element 32 through the freewheel diode connected in antiparallel to the switching element 31n1 in a direction to reach the input/output terminal P1 on the high potential side. As a result, the power storage element 32 constituting the full-bridge converter cell 7F (SM1) continues to be charged.
  • a bypass circuit 41 is provided in each arm circuit 5, 6.
  • the plurality of cascade-connected converter cells 7 constituting each arm circuit 5, 6 are divided into one or a plurality of adjacent cell blocks (a cell block is also simply referred to as a block).
  • a bypass circuit 41 is connected in parallel to each cell block.
  • one or more of the plurality of converter cells 7 constituting each cell block is a full-bridge type converter cell 7F.
  • FIG. 7 is a circuit diagram for explaining the path of the DC short-circuit current flowing through the arm circuit when a bypass circuit is provided.
  • the circuit diagram in FIG. 7 corresponds to the circuit diagram in FIG. However, the circuit diagram of FIG. 7 is different from the circuit diagram of FIG. This is different from the circuit diagram in FIG. In FIG. 7, the path of the short circuit current is shown by a thick arrow.
  • the bypass circuit 41 connects the high potential side input/output terminal P1 of the highest potential side converter cell 7F (SM1) constituting the corresponding cell block 40 and the lowest potential side converter cell 7H ( SM3) is connected between the input/output terminal P2 on the low potential side.
  • the bypass circuit 41 is configured to block current from flowing from the high potential side to the low potential side. As a result, when there is no failure in the DC circuit 14, the operation of the power converter 2 is not hindered.
  • the bypass circuit 41 includes a plurality of diodes 42 connected in series so that the reverse bias direction is the forward direction.
  • the DC short circuit current SCC is routed through the converter cells 7 (SM1, SM2, SM3) as shown in FIG. As shown in FIG. 7, the current flows through both circuits via the bypass circuit 41.
  • the DC short circuit current SCC comes to flow only through the bypass circuit 41. That is, as shown in FIG. 7, the DC short circuit current SCC is completely commutated to the bypass circuit 41. As a result, damage to the power storage element 32 due to overvoltage can be prevented.
  • the DC short-circuit current SCC is applied to the freewheel diode connected in antiparallel to the switching element 31n of each converter cell 7H. It also flows. That is, the DC short circuit current SCC flows through both the bypass circuit 41 and the cell block 40.
  • the DC short circuit current SCC is limited to the bypass circuit 41 only. It can flow.
  • FIG. 8 is a block diagram showing an example of the hardware configuration of the control device 3 shown in FIG. 1. As shown in FIG. FIG. 8 shows an example in which the control device 3 is configured by a computer.
  • the control device 3 includes one or more input converters 50, one or more sample and hold (S/H) circuits 51, a multiplexer (MUX) 52, and an A/D (Analog to Digital) converter 53. Further, the control device 3 includes one or more CPUs (Central Processing Units) 54, RAMs (Random Access Memory) 55, and ROMs (Read Only Memory) 56. Furthermore, the control device 3 includes one or more input/output interfaces 57, an auxiliary storage device 58, and a bus 59 interconnecting the above-mentioned components.
  • S/H sample and hold
  • MUX multiplexer
  • A/D Analog to Digital
  • CPUs Central Processing Units
  • RAMs Random Access Memory
  • ROMs Read Only Memory
  • the input converter 50 has an auxiliary transformer (not shown) for each input channel.
  • Each auxiliary transformer converts the detection signal from each electrical quantity detector of FIG. 1 into a signal at a voltage level suitable for subsequent signal processing.
  • a sample hold circuit 51 is provided for each input converter 50.
  • the sample and hold circuit 51 samples and holds a signal representing the amount of electricity received from the corresponding input converter 50 at a specified sampling frequency.
  • the multiplexer 52 sequentially selects the signals held in the plurality of sample and hold circuits 51.
  • A/D converter 53 converts the signal selected by multiplexer 52 into a digital value. Note that by providing a plurality of A/D converters 53, A/D conversion may be performed in parallel on detection signals of a plurality of input channels.
  • the CPU 54 controls the entire control device 3 and executes arithmetic processing according to a program.
  • the RAM 55 as a volatile memory
  • the ROM 56 as a non-volatile memory are used as main memory of the CPU 54.
  • the ROM 56 stores programs, signal processing settings, and the like.
  • the auxiliary storage device 58 is a non-volatile memory with a larger capacity than the ROM 56, and stores programs, data of detected values of electricity, and the like.
  • the input/output interface 57 is an interface circuit for communicating between the CPU 54 and external devices.
  • each functional block illustrated in FIG. 8 can be configured based on the computer illustrated in FIG. 8, or at least a portion thereof can be configured using circuits such as FPGA and ASIC. can. Further, at least a part of the functions of each functional block can be configured by analog circuits.
  • FIG. 9 is a block diagram illustrating an example of the functional configuration of the control device 3 shown in FIG. 1. As shown in FIG. Referring to FIG. 9, control device 3 includes a switching control section 501 and a voltage evaluation value generation section 700.
  • the switching control unit 501 turns on and off the switching elements 31p and 31n of each half-bridge type converter cell 7H and turns on and off the switching elements 31p1, 31n1, 31p2, and 31n2 of each full-bridge type converter cell 7F. Control.
  • the switching control unit 501 includes a U-phase basic control unit 502U, a U-phase upper arm control unit 503UP, a U-phase lower arm control unit 503UN, a V-phase basic control unit 502V, and a V-phase upper arm control unit.
  • 503VP, V-phase lower arm control section 503VN, W-phase basic control section 502W, W-phase upper arm control section 503WP, W-phase lower arm control section 503WN, failure determination section 504, and overvoltage determination section 505. include.
  • the U-phase basic control section 502U, the V-phase basic control section 502V, and the W-phase basic control section 502W are also collectively referred to as the basic control section 502.
  • the unit 503WN is also collectively referred to as the arm control unit 503.
  • the failure determination unit 504 determines a failure of the AC circuit 12 based on at least one of the AC current Iac of each phase or the AC voltage Vac of each phase. For example, the failure determining unit 504 determines that the AC circuit 12 is in failure when the AC current Iac is an overcurrent or when the AC voltage Vac is an overvoltage. Further, the failure determination unit 504 determines a failure of the DC circuit 14 based on at least one of the DC current Idc and the DC voltage Vdc. For example, the failure determining unit 504 determines that the DC circuit 14 is in failure when the DC current Idc is an overcurrent or when the DC voltage Vdc is an overvoltage.
  • the failure determination unit 504 outputs an all-off command signal Aoff for turning off all the switching elements 31 of each converter cell 7 that constitutes the power converter 2 to each arm control unit 503.
  • the failure determining unit 504 activates the all-off command signal Aoff when determining that at least one of the AC circuit 12 or the DC circuit 14 is in failure.
  • the overvoltage determination unit 505 determines whether the evaluation value representing the magnitude of the capacitor voltage Vc in the entire converter cells included in the power converter 2 exceeds the threshold value Vth1. For example, overvoltage determination section 505 compares total voltage evaluation value Vcgall, which is the average value of capacitor voltages Vc of all converter cells 7 of power converter 2, with threshold value Vth1. Then, overvoltage determining section 505 determines that the voltage of power storage element 32 of each converter cell 7 is overvoltage for power converter 2 as a whole when total voltage evaluation value Vcgall exceeds threshold value Vth.
  • the average value of a predetermined number may be compared with the threshold value, and the median value of the capacitor voltages Vc of all converter cells 7 of the power converter 2 may be compared. May be compared to a threshold.
  • the overvoltage determination unit 505 outputs an overvoltage determination signal OV1 representing the overvoltage determination result to each arm control unit 503.
  • Overvoltage determination section 505 activates overvoltage determination signal OV1 when determining that the voltage of power storage element 32 of each converter cell 7 is overvoltage for power converter 2 as a whole.
  • the overvoltage determination signal OV1 is used to control on/off of a switching element connected in series to the resistance element 34 in the full-bridge converter cell 7F.
  • an individual overvoltage determination section 209 is provided in the individual cell control section 202F that individually corresponds to the full-bridge converter cell 7F. If the capacitor voltage Vc of the corresponding full-bridge converter cell 7F exceeds a threshold value Vth2 (different from Vth1), the individual overvoltage determination unit 209 determines whether the full-bridge converter cell 7F is charged. It is determined that element 32 is overvoltage, and overvoltage determination signal OV2 is activated.
  • the voltage evaluation value generation unit 700 receives the capacitor voltage Vc detected by the voltage detector 33 in each converter cell 7.
  • Voltage evaluation value generation section 700 generates a total voltage evaluation value Vcgall for evaluating the sum of stored energy of capacitors 32 of all converter cells 7 of power converter 2 from capacitor voltage Vc of each converter cell 7;
  • a group-by-group voltage evaluation value Vcgr indicating the sum of the accumulated energy of the capacitors 32 of the converter cells 7 for each predetermined group is generated.
  • the voltage evaluation value Vcgr for each group is determined by the voltage evaluation value Vcgr of a plurality of (2 ⁇ Necll) converter cells 7 included in each of the leg circuits 4u (U phase), 4v (V phase), and 4w (W phase). It includes a U-phase voltage evaluation value Vcgu, a V-phase voltage evaluation value Vcgv, and a V-phase voltage evaluation value Vcgv for evaluating the total sum of stored energy.
  • the voltage evaluation value Vcgr for each group may be used instead of or in addition to the voltage evaluation value for each leg circuit 4 (U phase, V phase, W phase) for the upper arm circuit 5 and the lower arm for each leg circuit 4.
  • Each of the circuits 6 may include a group-by-group voltage evaluation value Vcgr for evaluating the sum of stored energy of a plurality of (Necll) converter cells 7 included in each arm circuit.
  • the total voltage evaluation value Vcgall and the group-by-group voltage evaluation value Vcgr generated by the voltage evaluation value generation unit 700 are comprehensively expressed as a voltage evaluation value Vcg.
  • These voltage evaluation values Vcg are the average value of the capacitor voltage Vc of all the converter cells 7 of the power converter 2, or the average value of the capacitor voltages Vc of all the converter cells 7 of the power converter 2, or the average value of the capacitor voltages Vc of a plurality of converter cells 7 belonging to each group (each phase leg circuit or each arm circuit). It is determined as the average value of the capacitor voltage Vc.
  • FIG. 10 is a block diagram illustrating a configuration example of the basic control unit 502 shown in FIG. 9.
  • basic control section 502 includes arm voltage command generation section 601.
  • the arm voltage command generation unit 601 calculates an arm voltage command value krefp for the upper arm circuit and an arm voltage command value krefn for the lower arm circuit.
  • krefp and krefn will be collectively referred to as kref.
  • the arm voltage command generation section 601 includes an alternating current control section 603, a circulating current calculation section 604, a circulating current control section 605, a command distribution section 606, and a voltage macro control section 610.
  • the AC current control unit 603 calculates the AC control command value Vcp so that the deviation between the detected AC current Iac and the set AC current command value Iacref becomes 0.
  • the circulating current calculation unit 604 calculates the circulating current Iz flowing through one leg circuit 4 based on the arm currentThatmp of the upper arm circuit and the arm current Iarmn of the lower arm circuit.
  • the circulating current is a current that circulates between the plurality of leg circuits 4.
  • the circulating current Iz flowing through one leg circuit 4 can be calculated using the following equations (1) and (2).
  • the voltage macro control section 610 determines the excess or deficiency of stored energy in all the converter cells 7 of the power converter 2, and the difference between groups (each The circulating current command value Izref is generated so as to compensate for the imbalance in stored energy (between phase leg circuits or between arm circuits).
  • the voltage macro control section 610 includes subtraction sections 611 and 613, a total voltage control section 612, and an inter-group voltage control section 614.
  • the subtraction unit 611 subtracts the total voltage evaluation value Vcgall generated by the voltage evaluation value generation unit 700 from the total voltage command value Vc*.
  • the total voltage command value Vc* is a reference value of the capacitor voltage Vc, which corresponds to the reference value of the stored energy in the capacitor 32 in each converter cell 7.
  • the total voltage control unit 612 generates the first current command value Izref1 by performing an operation on the deviation of the total voltage evaluation value Vcgall from the total voltage command value Vc* calculated by the subtraction unit 611.
  • the first current command value Izref1 controls the overall level of the capacitor voltage Vc of each converter cell 7 to the total voltage command value Vc*, thereby reducing the stored energy in all converter cells 7 of the power converter 2. Corresponds to the circulating current value to eliminate excess or deficiency of .
  • the subtraction unit 613 subtracts the group-by-group voltage evaluation value Vcgr from the total voltage evaluation value Vcgall.
  • the basic control unit 502 is the U-phase basic control unit 502
  • the subtraction unit 613 receives the U-phase voltage evaluation value Vcgu as the group-by-group voltage evaluation value Vcgr.
  • the inter-group voltage control unit 614 calculates the second A current command value Izref2 is generated.
  • the second current command value Izref2 equalizes the level of the capacitor voltage Vc of the converter cell 7 between the groups (here, between the leg circuits for each phase), and reduces the accumulation in the converter cell 7 between the groups. Corresponds to the circulating current value for eliminating energy imbalance.
  • the total voltage control section 612 and the inter-group voltage control section 614 can be configured as a PI controller that performs proportional calculation and integral calculation on the deviations calculated by the subtraction sections 611 and 613, or can be configured as a PI controller that performs a differential calculation. It can also be configured as a PID controller that performs. Alternatively, it is also possible to configure the total voltage control unit 612 and the inter-group voltage control unit 614 using other controller configurations that are generally used for feedback control.
  • the total voltage control unit 612 inputs the generated first current command value Izref1 to the command distribution unit 606.
  • the inter-group voltage control unit 614 inputs the generated second current command value Izref2 to the circulating current control unit 605 as a circulating current command value.
  • the circulating current control unit 605 controls the circulating current Iz calculated by the circulating current calculation unit 604 to follow the second current command value Izref2 as the circulating current command value set by the inter-group voltage control unit 614. Calculate the circulation control command value Vzp.
  • the circulating current control unit 605 can also be configured by a controller that performs PI control, PID control, etc. with respect to the deviation of the circulating current Iz from the circulating current command value Izref2. That is, the voltage macro control unit 610 using the voltage evaluation value Vcg controls the accumulation in all converter cells 7 or a plurality of converter cells 7 for each group by configuring a minor loop that controls the circulating current. Control excess and shortage of energy.
  • the circulating current control section 605 directly outputs the circulating control command value Vzp to the individual cell control section 202 of the arm control section 503 in order to improve the controllability of the circulating current. Instead, by adding the arm voltage command values krefp, krefn to other command values forming the arm voltage command values krefp, krefn in the command distribution unit 606, only the arm voltage command values krefp, krefn are sent to the individual cell control unit 202 of the arm control unit 503. It is also possible to output. However, since the magnitude of the circulation control command value Vzp is smaller than the magnitudes of other command values, a problem arises in that the controllability of the circulating current deteriorates.
  • the command distribution unit 606 receives the AC control command value Vcp, the first current command value Izref1, the DC voltage command value Vdcref, the neutral point voltage Vsn, and the AC voltage Vac. Since the AC side of the power converter 2 is connected to the AC circuit 12 via the transformer 13, the neutral point voltage Vsn can be determined from the voltage of the DC power source of the DC circuit 14.
  • the DC voltage command value Vdcref may be given by DC output control or may be a constant value.
  • the command distribution unit 606 calculates the voltages to be outputted by the upper arm circuit and the lower arm circuit, respectively.
  • the command distribution unit 606 subtracts the voltage drop due to the inductance component in the upper arm circuit or the lower arm circuit from the calculated voltage, thereby obtaining the arm voltage command value krefp of the upper arm circuit and the arm voltage command value krefn of the lower arm circuit. Determine.
  • the determined arm voltage command value krefp for the upper arm circuit and arm voltage command value krefn for the lower arm circuit cause the alternating current Iac to follow the alternating current command value Iacref, and adjust the overall level of the capacitor voltage Vc to the total voltage command value Vc*.
  • This is an output voltage command that causes the DC voltage Vdc to follow the DC voltage command value Vdcref and feedforward controls the AC voltage Vac.
  • the basic control unit 502 outputs an arm currentCDCmp of the upper arm circuit, an arm current Iarmn of the lower arm circuit, an arm voltage command value krefp of the upper arm circuit, and an arm voltage command value krefn of the lower arm circuit.
  • FIG. 11 is a block diagram illustrating a configuration example of the arm control section 503.
  • arm control section 503 individually controls corresponding half-bridge type converter cell 7H and individual cell control section 202H that individually controls corresponding full-bridge type converter cell 7F. and an individual cell control unit 202F. Therefore, arm control section 503 includes Ncell individual cell control sections 202 (202H, 202F) equal in total to the number of converter cells 7.
  • the individual cell control unit 202H that controls the half-bridge type converter cell 7H receives arm voltage command value kref, arm current Iarm, circulation control command value Vzp, and capacitor voltage command value Vcell* from the basic control unit 502, and detects a failure.
  • An all-off command signal Aoff is received from the determination unit 504.
  • the individual cell control section 202F that controls the full-bridge converter cell 7F further receives an overvoltage determination signal OV1 from the overvoltage determination section 505.
  • Each individual cell control unit 202 (202H, 202F) generates a gate signal ga for the corresponding converter cell 7 (7H, 7F), and transfers the generated gate signal ga to the corresponding converter cell 7 (7H, 7F). Output to.
  • the detected value (capacitor voltage Vc) from the voltage detector 33 of each converter cell 7 (7H, 7F) is sent to the voltage evaluation value generation section 700 shown in FIG.
  • each individual cell control section 202 may be provided inside the corresponding converter cell 7.
  • an upper control system including a basic control unit 502, a failure determination unit 504, and an overvoltage determination unit 505 for each phase sends an arm voltage command value kref, a capacitor voltage command value Vcell*, The detected value of arm current Iarm, circulation control command value Vzp, and all-off command signal Aoff are transmitted.
  • An overvoltage determination signal OV1 is further transmitted from the higher-level control system to each full-bridge type converter cell 7F.
  • optical fiber communication is used for signal transmission between the upper control system and each individual cell control unit 202.
  • FIG. 12 is a block diagram showing a configuration example of the individual cell control section 202 (202F, 202H) shown in FIG. 11.
  • FIG. 12 a case will be described in which the switching elements for controlling the output voltage of each converter cell 7 are controlled according to phase soft PWM (Pulse Width Modulation).
  • each of individual cell controllers 202F and 202H includes a carrier generator 203, an individual voltage controller 205, an adder 206, and a gate signal generator 207.
  • the individual cell control section 202F corresponding to the full-bridge converter cell 7F includes an individual overvoltage determination section 209.
  • the carrier generator 203, the individual voltage control section 205, and the adder 206 have the same functions for the individual cell control sections 202F and 202H.
  • the functions of the gate signal generation section 207 differ between the individual cell control sections 202F and 202H. In the following explanation, the gate signal generation section 207 will be explained separately for the individual cell control section 202H and 202F.
  • the carrier generator 203 generates a carrier signal CS having a certain determined carrier frequency fc, phase ⁇ i, and amplitude Amp, which is used in phase shift PWM (Pulse Width Modulation) control.
  • the carrier signal CS is typically a triangular wave.
  • Phase shift PWM control refers to the timing (i.e., the phase) of the PWM signal output to each of a plurality (Ncells) of converter cells 7 configuring the same arm circuit (upper arm circuit 5 or lower arm circuit 6). ⁇ i) are shifted from each other. It is known that this reduces harmonic components included in the composite voltage of the output voltages of each converter cell 7.
  • the carrier generator 203 modulates the generated carrier signal CS according to the circulation control command value Vzp.
  • the pulse width of the PWM signal that is, the gate signal ga
  • the gate signal generation section 207 changes according to the circulation control command value Vzp.
  • the deviation of the circulating current Iz from the circulating current command value Izref is controlled to be smaller.
  • the controllability of the circulating current can be improved.
  • Examples of specific modulation methods for the carrier signal CS using the circulation control command value Vzp include baseline modulation in which the baseline of the carrier signal CS is changed according to the circulation control command value Vzp, and baseline modulation in which the frequency of the carrier signal CS is changed according to the circulation control command.
  • An example of this is frequency modulation, which is changed according to the value Vzp.
  • the present invention is not limited to this, and the pulse width of the gate signal ga that is finally generated may vary depending on the circulation control command value Vzp (for example, the larger the circulation control command value Vzp, the wider the pulse width of the gate signal ga). Any modulation method may be used as long as it can be controlled.
  • the pulse width of the gate signal ga generated in the gate signal generation section 207 may be directly changed according to the circulation control command value Vzp without modulating the carrier signal CS.
  • the individual voltage control unit 205 receives the voltage command value Vcell*, the capacitor voltage Vc of the corresponding converter cell 7, and the arm current Iarm of the arm circuit to which the corresponding converter cell 7 belongs.
  • the voltage command value Vcell* can be set to a common value (fixed value) with the voltage command value Vc* of the total voltage control section 612 in FIG. 10.
  • the voltage command value Vcell* may be set to the average value of the capacitor voltages of Ncell converter cells 7 included in the same arm circuit.
  • the individual voltage control unit 205 calculates a control output dkref for charging and discharging the capacitor 32 in a direction that eliminates the deviation of the capacitor voltage Vc from the voltage command value Vcell*.
  • FIG. 13 is a block diagram showing a detailed configuration example of the individual voltage control section.
  • individual voltage control section 205 includes a subtracter 210, a PI controller 211, and a multiplier 213.
  • the subtracter 210 calculates the deviation of the capacitor voltage Vc from the voltage command value Vcell*.
  • the PI controller 211 performs proportional calculation and integral calculation on the deviation calculated by the subtracter 210. Note that instead of the PI controller 211, a PID controller that further performs differential calculation may be used, or a feedback controller with another configuration may be used.
  • the multiplier 213 generates the control output dkref of the individual voltage control unit 205 by multiplying the calculation result of the PI controller 211 by the arm current Iarm. Note that, instead of the arm current Iarm, the multiplier 213 may multiply the calculation result of the PI controller 211 by a sign "+1" or "-1" depending on the polarity of the arm current Iarm. By this multiplication, a control output dkref for charging and discharging the capacitor 32 in a direction that eliminates the above deviation is calculated.
  • adder 206 outputs cell voltage command value kref by adding arm voltage command value kref from basic control unit 502 and control output dkref of individual voltage control unit 205. .
  • the individual overvoltage judgment unit 209 is provided in the individual cell control unit 202F corresponding to the full-bridge type converter cell 7F.
  • the individual overvoltage judgment unit 209 judges that the storage element 32 of the corresponding full-bridge type converter cell 7F is in an overvoltage state. In this case, the individual overvoltage judgment unit 209 activates the overvoltage judgment signal OV2 that it outputs.
  • the gate signal generation unit 207 receives the carrier signal CS, the cell voltage command value krefc, and the all-off command signal Aoff, but does not receive the overvoltage determination signals OV1 and OV2.
  • the gate signal generation unit 207 activates the corresponding half-bridge converter cell 7H.
  • the all-off command signal Aoff has priority over the cell voltage command value krefc.
  • the gate signal generation unit 207 modulates the cell voltage command value krefc with the carrier signal CS to control on/off of the switching elements 31p and 31n.
  • the PWM signal when the voltage of the cell voltage command value krefc is higher than the voltage of the carrier signal CS, the PWM signal is set to a high level (H level). Conversely, when the voltage of the carrier signal CS is higher than the voltage of the cell voltage command value krefc, the PWM signal is set to low level (L level).
  • the individual cell control unit 202F receives a carrier signal CS, a cell voltage command value krefc, an all-off command signal Aoff, and overvoltage determination signals OV1 and OV2.
  • the gate signal generation unit 207 controls all the switching elements 31p1, 31n1, 31p2, and 31n2 of the corresponding full-bridge converter cell 7F to be in the off state.
  • the switching element 31p2 (31n1) of the arm 39C (39B) to which the resistance element is connected is activated.
  • the switching elements 31n2, 31p1, 31n1 (31p1, 31p2, 31n2) of the other arms 39D, 39A, 39B (39A, 39C, 39D) are turned off.
  • the on/off of each switching element 31 is controlled as follows. First, among the four arms 39A to 39D constituting the full-bridge type converter cell 7F, the switching element 31p2 (31n1) of the arm 39C (39B) provided with the resistance element 34 receives the overvoltage determination signals OV1 and OV2. On/off is controlled based on the Specifically, when both overvoltage determination signals OV1 and OV2 are not activated, the gate signal generation unit 207 generates a gate signal ga that always turns off the switching element 31p2 (31n1), and turns off the switching element 31p2 (31n1). 31p2 (31n1).
  • the gate signal generation unit 207 When at least one of the overvoltage determination signals OV1 and OV2 is activated, the gate signal generation unit 207 generates a gate signal ga that turns the switching element 31p2 (31n1) on and off intermittently, and turns the switching element 31p2 (31n1) on and off intermittently. 31n1). Thereby, the voltage of the power storage element 32 is consumed by the resistance element 34, and the overvoltage state of the power storage element 32 can be resolved.
  • the number of on/off times, on time, and off time of the switching element 31p2 (31n1) of the arm 39C (39B) provided with the resistance element 34 are determined by the amount of heat generated by the resistance element 34, the cooling capacity of the resistance element 34, and the resistance element 34. It is determined based on the temperature rise of 34. As a specific example, the number of times the switching element 31p2 (31n1) is turned on and off, the on time, and the off time may be determined based on an estimated value or a measured value of the temperature of the resistance element 34.
  • the capacitance value of the power storage element 32 provided in the full-bridge type converter cell 7F may be smaller than the capacitance value of the power storage element 32 provided in the half-bridge type converter cell 7H.
  • the voltage increase of the power storage element 32 provided in the full-bridge type converter cell 7F can be made larger than the voltage increase of the power storage element 32 provided in the half-bridge type converter cell 7H, so that the timing is earlier. This allows the resistive element 34 to absorb energy.
  • the switching element 31n2 (31p1) provided on the arm 39D (39A) adjacent to the arm 39C (39B) through a node directly connected to the input/output terminal P1 or P2 is always controlled to be on.
  • the gate signal generation unit 207 generates a gate signal ga that always turns on the switching element 31n2 (31p1), and supplies it to the switching element 31n2.
  • the gate signal generation unit 207 modulates the cell voltage command value krefc with the carrier signal CS to control the switching elements 31p1, 31n1 (31n2, 31p2) is generated.
  • the PWM signal when the voltage of the cell voltage command value krefc is higher than the voltage of the carrier signal CS, the PWM signal is set to a high level (H level). On the other hand, when the voltage of the carrier signal CS is higher than the voltage of the cell voltage command value krefc, the PWM signal is set to low level (L level).
  • the switching element 31p1 (31n2) provided in the arm 39A (39D) is turned on, while the switching element 31n1 (31p2) provided in the arm 39B (39C) is turned off.
  • a gate signal ga is generated.
  • the switching element 31n1 (31p2) provided in the arm 39B (39C) is turned on, while the switching element 31p1 (31n2) provided in the arm 39A (39D) is turned off.
  • the gate signal ga is generated as follows.
  • phase shift PWM control for example, there is a method of generating a pulse signal of the fundamental frequency (that is, a signal having one pulse per half period) for each converter cell.
  • the entire arm circuit can achieve a voltage waveform close to a sine wave in accordance with the voltage command value.
  • the capacitor voltage can be made uniform for each arm circuit.
  • the voltages of the energy storage elements in the same arm are sorted in order of magnitude, the voltage output is turned off in order from the converter cell having the energy storage element with the highest voltage, and the voltage output is turned off in order from the converter cell having the energy storage element with the lowest voltage.
  • the voltage output is turned on in sequence, and the switching elements of each converter cell are controlled to be turned on and off, taking into consideration the number of on-off cycles, etc.
  • the individual cell control units 202H and 202F may control the output voltage of the corresponding converter cell 7 by the method described above instead of the phase shift PWM control.
  • FIG. 14 is a flowchart showing the control procedure of the half-bridge type converter cell 7H.
  • the failure determination unit 504 provided in the switching control unit 501 of the control device 3 determines whether a failure has occurred in the AC circuit 12 based on at least one of the AC current Iac and the AC voltage Vac. Determine. Furthermore, the failure determination unit 504 determines whether a failure has occurred in the DC circuit 14 based on at least one of the DC current Idc and the DC voltage Vdc.
  • step S10 If the failure determination unit 504 determines that a failure has occurred in the AC circuit 12 or the DC circuit 14 (YES in step S10), the process proceeds to step S30.
  • step S30 the failure determination unit 504 controls the semiconductor switching elements 31p and 31n of all the half-bridge type converter cells 7H constituting the power converter 2 to be in the off state (that is, gate-blocks them).
  • the all-off command signal Aoff sent to each individual cell control unit 202 is activated.
  • step S10 the individual cell control unit 202 corresponding to each half-bridge converter cell 7H complementarily and repeatedly controls the switching elements 31p and 31n of the corresponding converter cell 7H by pulse width modulation or the like. Turn it on and off. Thereafter, the above steps S10 to S30 are repeated.
  • FIG. 15 is a flowchart showing the control procedure of the full-bridge converter cell 7F.
  • the case of the converter cell 7F in which the resistance element 34 is provided in the third arm 39C as shown in FIG. 3A and FIG. 4 will be described.
  • step S100 of FIG. 15 the failure determination unit 504 provided in the switching control unit 501 of the control device 3 determines whether a failure has occurred in the AC circuit 12 based on at least one of the AC current Iac and the AC voltage Vac. Determine. Furthermore, the failure determination unit 504 determines whether a failure has occurred in the DC circuit 14 based on at least one of the DC current Idc and the DC voltage Vdc.
  • steps S110 and S140 in FIG. It is determined whether or not the evaluation value representing the degree exceeds the threshold value Vth1.
  • Overvoltage determination section 505 activates overvoltage determination signal OV1 when the evaluation value exceeds threshold value Vth1.
  • the individual overvoltage determination unit 209 provided in the individual cell control unit 202F determines whether the capacitor voltage Vc of the corresponding full-bridge converter cell 7F exceeds the threshold value Vth2.
  • Individual overvoltage determination section 209 activates overvoltage determination signal OV2 when corresponding capacitor voltage Vc exceeds threshold value Vth2.
  • the control device 3 operates the full-bridge converter cell 7F in the first operation mode (S120), the second operation mode (S130), and the third operation mode. (S150) and a fourth operation mode (S160).
  • step S100 if no failure has occurred in either the AC circuit 12 or the DC circuit 14 (NO in step S100) and the voltage of the power storage element 32 is not in an overvoltage state, the control device 3 detects the overvoltage determination signal. If both OV1 and OV2 are inactive (NO in step S110), the process advances to step S120 (first operation mode).
  • step S120 the individual cell control unit 202F corresponding to each full-bridge type converter cell 7F controls whether the resistance element 34 is provided among the four arms 39A to 39D constituting the full bridge.
  • the switching element 31p2 of the arm 39C is always turned off.
  • the individual cell control unit 202F always controls the switching element 31n2 provided on the arm 39D adjacent to the arm 39C via the midpoint 38 connected to the input/output terminal P2 to turn on.
  • the individual cell control unit 202F controls 31p1 and 31n1 provided in the remaining arms 39A and 39B using a pulse width modulation method or the like to repeatedly turn them on and off in a complementary manner.
  • step S100 the control device 3 determines that although no failure has occurred in either the AC circuit 12 or the DC circuit 14 (NO in step S100), the voltage of the power storage element 32 is in an overvoltage state, that is, the overvoltage determination signal OV1 Alternatively, if OV2 is in the active state (YES in step S110), the process advances to step S130 (second operation mode).
  • step S130 the individual cell control unit 202F corresponding to each full-bridge converter cell 7F intermittently turns on and off the switching element 31p2 of the arm 39C provided with the resistance element 34.
  • the evaluation value representing the voltage of the electricity storage element 32 in the entire power converter exceeds the threshold value Vth1 and the entire power converter is in an overvoltage state (that is, if the overvoltage determination signal OV1 is in the active state)
  • the switching elements 31p2 of the arms 39C of all the full-bridge converter cells 7F are intermittently turned on and off.
  • the arm 39C of the converter cell 7F in the overvoltage state is Although the switching element 31p2 is intermittently turned on and off, the switching element 31p2 of the arm 39C of the converter cell 7F that is not in the overvoltage state is controlled to be in the off state. Control of the switching elements 31n2, 31p1, and 31n1 provided in the other arms 39D, 39A, and 39B is the same as that in step S120 (first operation mode), so the description will not be repeated.
  • control device 3 determines that a failure has occurred in AC circuit 12 or DC circuit 14 (YES in step S100), but if the voltage of power storage element 32 is not in an overvoltage state, that is, overvoltage determination signal OV1 and OV2 are both inactive (NO in step S140), the process advances to step S150 (third operation mode).
  • step S150 the control device 3 controls all the semiconductor switching elements 31 that constitute the power converter 2 to be in the OFF state (that is, gate-blocks them).
  • control device 3 determines that a failure has occurred in AC circuit 12 or DC circuit 14 (YES in step S100), and if the voltage of power storage element 32 is in an overvoltage state, that is, overvoltage determination signal OV1 or If OV2 is in the active state (YES in step S140), the process advances to step S160 (fourth operation mode).
  • step S160 the individual cell control unit 202F corresponding to each full-bridge converter cell 7F controls the switching element 31p2 of the arm 39C provided with the resistance element 34 to be in the ON state.
  • the evaluation value representing the voltage of the power storage element 32 in the entire power converter 2 exceeds the threshold value Vth1 and the entire power converter 2 is in an overvoltage state (that is, if the overvoltage determination signal OV1 is in the active state)
  • the switching elements 31p2 of the arms 39C of all the full-bridge converter cells 7F are controlled to be in the on state.
  • the arm 39C of the converter cell 7F in the overvoltage state is The switching element 31p2 is controlled to be in the on state, but the switching element 31p2 of the arm 39C of the converter cell 7F which is not in the overvoltage state is controlled to be in the off state.
  • the switching elements 31n2, 31p1, and 31n1 provided in the other arms 39D, 39A, and 39B are controlled to be in the off state.
  • step S120 when controlling each full-bridge type converter cell 7F included in the power converter 2 in the first operation mode (step S120), the control device 3 controls the converter cells 7F included in the power converter 2.
  • the evaluation value representing the magnitude of the voltage of the electricity storage element 32 in the entire cell exceeds the first threshold value Vth1, each full-bridge type converter cell 7F included in the power converter 2 is switched to the second Control is performed in the operation mode (step S130).
  • the control device 3 controls whether any of the converter cells 7F included in the power converter 2 When the voltage value of the power storage element 32 of one full-bridge type converter cell 7F exceeds the second threshold value Vth2, the converter cell 7F is controlled in the second operation mode (step S130). However, with respect to the full-bridge type converter cell 7F in which the voltage value of the electricity storage element 32 does not exceed the second threshold value Vth2, the control device 3 sets the converter cell 7F in the first operation mode (step S120). Control.
  • each full-bridge type converter cell 7F included in the power converter 2 when controlling each full-bridge type converter cell 7F included in the power converter 2 in the first operation mode (step S120), the control device 3 may cause an accident to occur in the DC circuit 14 or the AC circuit 12. When this occurs, each full-bridge type converter cell 7F included in the power converter 2 is controlled in the third operation mode (step S150).
  • each full-bridge type converter cell 7F included in the power converter 2 in the third operation mode (step S150)
  • the control device 3 controls the converter cells 7F included in the power converter 2.
  • the evaluation value representing the magnitude of the voltage of the electricity storage element 32 in the entire cell exceeds the first threshold value Vth1
  • each full-bridge type converter cell 7F included in the power converter 2 is The control is performed in the operation mode (step S160).
  • control device 3 controls whether any one included in the power converter 2 When the voltage value of the power storage element 32 of one full-bridge type converter cell 7F exceeds the second threshold value Vth2, the converter cell 7F is controlled in the fourth operation mode (step S160).
  • the individual cell control unit 202F corresponding to each full-bridge type converter cell 7F controls the resistance of one of the four arms 39A to 39D constituting the full bridge.
  • the switching element 31n1 of the arm 39B provided with the element 34 is controlled to be turned off at all times.
  • the individual cell control unit 202F always controls the switching element 31p1 provided on the arm 39A adjacent to the arm 39B via the midpoint 37 connected to the input/output terminal P1 to be on.
  • the individual cell control unit 202F controls the remaining arms 31p2 and 31n2 provided on the arm 39C and the arm 39D using a pulse width modulation method or the like, thereby repeatedly turning on and off the arms 31p2 and 31n2 in a complementary manner.
  • step S130 the individual cell control unit 202F corresponding to each full-bridge converter cell 7F intermittently switches the switching element 31n1 of the arm 39B provided with the resistance element 34. Turn it on and off.
  • the evaluation value representing the voltage of the electricity storage element 32 in the entire power converter exceeds the threshold value Vth1 and the entire power converter is in an overvoltage state (that is, if the overvoltage determination signal OV1 is in the active state)
  • the switching elements 31n1 of the arms 39B of all the full-bridge converter cells 7F are intermittently turned on and off.
  • the arm 39B of the converter cell 7F in the overvoltage state is Although the switching element 31n1 is intermittently turned on and off, the switching element 31n1 of the arm 39B of the converter cell 7F that is not in an overvoltage state is controlled to be in the off state. Control of the switching elements 31p1, 31p2, and 31n2 provided in the other arms 39A, 39C, and 39D is the same as in the first operation mode (step S120).
  • step S150 there is no change from the above.
  • step S160 the individual cell control unit 202F corresponding to each full-bridge converter cell 7F turns on the switching element 31n1 of the arm 39B provided with the resistance element 34. Control.
  • the evaluation value representing the voltage of the power storage element 32 in the entire power converter 2 exceeds the threshold value Vth1 and the entire power converter 2 is in an overvoltage state (that is, if the overvoltage determination signal OV1 is in the active state)
  • the switching elements 31n1 of the arms 39B of all the full-bridge converter cells 7F are controlled to be in the on state.
  • the arm 39B of the converter cell 7F in the overvoltage state is The switching element 31n1 is controlled to be in the on state, but the switching element 31n1 of the arm 39B of the converter cell 7F which is not in the overvoltage state is controlled to be in the off state.
  • the switching elements 31p1, 31p2, and 31n2 provided in the other arms 39A, 39C, and 39D are controlled to be in the off state.
  • each arm circuit 5, 6 that constitutes the power converter 2 includes one or more full-bridge type converter cells 7F.
  • This converter cell 7F includes four arms 39 each provided with a semiconductor switching element 31.
  • the arm (39C) between the high potential side node (36p) of the power storage element (32) and the second input/output terminal (P2) or the low potential of the power storage element (32) A resistance element 34 connected in series with the semiconductor switching element 31 is provided in the arm (39B) between the side node (36n) and the first input/output terminal (P1).
  • the short-circuit current can be suppressed or commutated to the bypass circuit in the event of a short-circuit failure in the DC circuit 14.
  • the switching element 31 is intermittently controlled to turn on and off. , the excess capacitor voltage can be absorbed by the resistance element.
  • the DC chopper function can be provided with more space efficiency than when a series circuit including a semiconductor switch and a resistor is connected in parallel with the power storage element.
  • Embodiment 2 When a full-bridge type converter cell 7F and a half-bridge type converter cell 7H are mounted together in each arm circuit, the full-bridge type converter cell 7F to which the resistance element 34 is connected is connected to the excess capacitor voltage. can be absorbed by the resistor element 34, but the half-bridge type converter cell 7H without the resistor element 34 cannot absorb the excess capacitor voltage.
  • the output voltage is controlled by PWM control etc. so that the charging period of the full-bridge converter cell 7F becomes longer.
  • the on/off time of the gate signal supplied to the switching element 31 used for control is adjusted. This allows the excess capacitor voltage to be absorbed into the resistance element 34 more efficiently.
  • the output voltage of each converter cell 7 is controlled by phase shift PWM, but the above method can also be used in other cases of output voltage control.
  • FIG. 16 is a block diagram illustrating a configuration example of an individual cell control unit 202F corresponding to a full-bridge converter cell 7F in the power converter according to the second embodiment.
  • the individual cell control unit 202F in FIG. 16 is different from the one shown in FIG. This is different from the individual cell control unit 202F.
  • Other points in FIG. 16 are the same as those in FIG. 12, so the same or corresponding parts are given the same reference numerals and the description will not be repeated.
  • the cell voltage command value adjustment unit 208F outputs the product of the constant k1 and the arm current Iarm of the corresponding phase to the adder 206.
  • Adder 206 adds arm voltage command value kref from basic control unit 502, control output dkref of individual voltage control unit 205, and output k1 ⁇ Iarm from cell voltage command value adjustment unit 208F.
  • Adder 206 outputs the addition result to gate signal generation section 207 as cell voltage command value krefc.
  • the above constant k1 is 0 when the overvoltage determination signal OV1 is not activated, and is a positive constant when the overvoltage determination signal OV1 is activated.
  • the sign of the arm current Iarm is positive when the arm current Iarm flows from the input/output terminal P1 on the high potential side to the input/output terminal P2 on the low potential side. When the arm current Iarm is flowing in the opposite direction, the sign of the arm current Iarm is negative.
  • FIG. 17 is a block diagram illustrating a configuration example of an individual cell control unit 202H corresponding to a half-bridge type converter cell 7H in the power conversion device of the second embodiment.
  • the individual cell control unit 202H in FIG. 17 receives the overvoltage determination signal OV1 and includes a cell voltage command value adjustment unit 208H for adjusting the magnitude of the cell voltage command value krefc when the overvoltage determination signal OV1 is activated. It differs from the individual cell control unit 202H in FIG. 12 in that it further includes the individual cell control unit 202H.
  • the cell voltage command value adjustment unit 208H in FIG. 17 outputs the product of the constant k2 and the arm current Iarm of the corresponding phase to the adder 206 instead of the constant k1.
  • Constant k2 is 0 when overvoltage determination signal OV1 is not activated, is a negative constant when overvoltage determination signal OV1 is activated, and has an opposite sign to constant k1.
  • Other points in FIG. 17 are similar to those in FIG. 12, so the same or corresponding parts are given the same reference numerals and the description will not be repeated.
  • the number of full-bridge type converter cells 7F is relatively large compared to the total number of converter cells 7 constituting the arm circuit, when the overvoltage determination signal OV1 is activated, the magnitude of the cell voltage command value krefc becomes larger than the value expected from the sum of the arm voltage command value kref and the control output dkref of the individual voltage control unit 205. As a result, an error occurs in the control of the arm voltage. Therefore, using a constant k2 with an opposite sign to the constant k1, the individual cell control unit 202H adjusts the output period of the positive voltage from the half-bridge type converter cells 7H so that it has the opposite relationship to the case of the full-bridge type converter cells 7F.
  • the ratio k1/k2 of the constants k1 and k2 is determined based on the ratio between the number of full-bridge type converter cells 7F constituting the arm circuit and the number of half-bridge type converter cells 7H.
  • the voltage of the power storage element 32 is connected between the input/output terminals P1 and P2 of the converter cell 7F during the period in which the PWM signal is at the H level. Conversely, when the voltage of the power storage element 32 is connected between the input/output terminals P1 and P2 of the converter cell 7F during the period when the PWM signal is at the L level, the above k1 becomes 0 or a negative constant. The above k2 is set to 0 or a positive value.
  • FIG. 18 is a flowchart showing a control procedure for the full-bridge converter cell 7F in the power conversion device of the second embodiment.
  • steps S112 to S118 are provided in place of step S110, step S142 is provided between step S140 and step S150, and step S144 is provided between step S140 and step S160.
  • step S110 is provided in place of step S110
  • step S142 is provided between step S140 and step S150
  • step S144 is provided between step S140 and step S160.
  • the control device 3 sets the full-bridge converter cell 7F to the first operation mode (S120). , the second operation mode (S130), the third operation mode (S150), and the fourth operation mode (S160).
  • control device 3 sets the constant k1 of the cell voltage command value adjustment unit 208F to 0 in step S114, and executes control of each full-bridge converter cell 7F in the first operation mode in step S120. .
  • the control device 3 sets the constant k1 of the cell voltage command value adjustment unit 208F to a positive constant in step S118, and executes control of each full-bridge converter cell 7F in the second operation mode in step S130. do.
  • the cell voltage command value krefc decreases, thereby increasing the time during which a positive voltage is output from the full-bridge converter cell 7F (i.e. , which corresponds to the on time of switching element 31p1 in FIG. 3A and the on time of switching element 31n2 in FIG. 3B, and corresponds to the discharge time of power storage element 32) decrease.
  • excess capacitor voltage can be more efficiently absorbed into the resistance element 34.
  • the switching element 31 is controlled so that the voltage of the power storage element 32 is output between the input and output terminals P1 and P2 during the period when the PWM signal is at the L level, the above constant k1 is a negative constant. It is necessary to set it to .
  • step S100 No failure has occurred in either the AC circuit 12 or the DC circuit 14 (NO in step S100), and the evaluation value representing the voltage of the power storage element 32 in the entire power converter does not exceed the threshold value Vth1.
  • the control device 3 sets the constant k1 of the cell voltage command value adjustment unit 208F to 0 in step S114, and executes control of the converter cell 7F in the overvoltage state in the second operation mode of step S130.
  • the capacitor voltage Vc of the converter cell 7F in the overvoltage state can be absorbed into the resistance element 34.
  • the full-bridge converter cell 7F whose capacitor voltage Vc does not exceed the threshold value Vth2 and is not in an overvoltage state is controlled in the first operation mode in step S120.
  • step S100 If a failure has occurred in the AC circuit 12 or the DC circuit 14 (YES in step S100), but the voltage of the power storage element 32 is not in an overvoltage state, that is, if both the overvoltage determination signals OV1 and OV2 are in an inactive state ( (NO in step S140) will be explained.
  • the control device 3 sets the constant k1 of the cell voltage command value adjustment unit 208F to 0 in step S142, and controls each converter cell 7F in the third operation mode in step S150.
  • step S100 If a failure has occurred in the AC circuit 12 or the DC circuit 14 (YES in step S100) and the voltage of the storage element 32 is in an overvoltage state, that is, if the overvoltage determination signal OV1 or OV2 is in the active state (YES in step S140) ) will be explained.
  • the control device 3 sets the constant k1 of the cell voltage command value adjustment section 208F to 0 in step S144. Then, when the overvoltage determination signal OV1 is in the active state, the control device 3 executes control of each converter cell 7F in the fourth operation mode of step S160.
  • the control device 3 controls the converter cell 7F in the fourth operation mode in step S160.
  • the full-bridge type converter cell 7F where the corresponding overvoltage determination signal OV2 is not activated and is not in the overvoltage state, the full-bridge type converter cell 7F is set in the third operation mode in step S150. Control.
  • FIG. 19 is a flowchart showing a control procedure for half-bridge type converter cell 7H in the power conversion device of the second embodiment.
  • the flowchart in FIG. 19 differs from the flowchart in FIG. 14 in that steps S12, S14, and S16 are provided between step S10 and step S20, and step S18 is provided between step S10 and step S30. .
  • steps S12, S14, and S16 are provided between step S10 and step S20
  • step S18 is provided between step S10 and step S30.
  • capacitor voltage Vc across converter cells 7 included in power converter 2 A case will be described in which the evaluation value representing the degree of magnitude exceeds the threshold value Vth1, that is, the case where the overvoltage determination signal OV1 is activated (YES in step S12).
  • the control device 3 sets the constant k2 of the cell voltage command value adjustment unit 208H of FIG. , and are turned on and off in a complementary manner by controlling with pulse width modulation or the like.
  • the cell voltage command value krefc decreases, so that the time during which a positive voltage is output from the half-bridge type converter cell 7H (i.e. , the on-time of the switching element 31p in FIG. 2) is reduced.
  • the cell voltage command value krefc increases, so that the time during which a positive voltage is output from the half-bridge converter cell 7H (i.e. , the on-time of the switching element 31p in FIG. 2) increases.
  • the switching element 31 is controlled so that the voltage of the power storage element 32 is output between the input and output terminals P1 and P2 during the period when the PWM signal is at the L level, the above constant k2 is a positive constant. It is necessary to set it to .
  • the control device 3 sets the constant k2 of the cell voltage command value adjustment unit 208H to 0 in step S14, and in step S20, the switching elements 31p and 31n of each half-bridge type converter cell 7H are controlled by pulse width modulation. They are turned on and off in a complementary manner by controlling the
  • step S10 If a failure has occurred in the AC circuit 12 or the DC circuit 14 (step S10), the control device 3 sets the constant k2 of the cell voltage command value adjustment unit 208H to 0 in step S18, and the power converter The semiconductor switching elements 31p and 31n of all the half-bridge type converter cells 7H constituting the converter cell 2 are controlled to be off (that is, the gates are blocked).
  • the pulse width of the gate signal ga output from the gate signal generating unit 207 may be changed directly without changing the cell voltage command value krefc.
  • Embodiment 3 If the voltage of the storage element 32 further increases during gate blocking in which all switching elements 31 constituting the converter cell 7 are turned off, it is not possible to return to the gate deblocking state in which on/off control of the switching elements 31 is repeated. There is. This is because if the switching element 31 is turned on and off while the voltage of the power storage element 32 is increased, there is a possibility that the switching element will undergo dielectric breakdown due to the resulting surge voltage.
  • Embodiment 3 provides a power converter device configured to discharge the voltage of the power storage element 32 of each converter cell 7 at high speed in the above case. Note that the power conversion device of the third embodiment can also be applied to the case where the voltage of each power storage element 32 is rapidly discharged in the case of a normal stop.
  • FIG. 20 is a schematic configuration diagram of a power conversion device 1A according to the third embodiment.
  • the power converter 1A of FIG. 20 further includes an AC circuit breaker 70, DC circuit breakers 71A, 71B, discharge resistors 72A, 72B, and switches 73A, 73B. different from.
  • control device 3 includes a discharge control section 75 for controlling opening and closing of each of the AC circuit breaker 70, DC circuit breakers 71A, 71B, and switches 73A, 73B.
  • the discharge control section 75 also outputs a control signal for controlling the opening/closing of the switching element 31 of the corresponding converter cell 7 to each individual cell control section 202 of each arm control section 503.
  • the AC breaker 70 is connected to the AC line between the power converter 2 and the AC circuit 12.
  • the DC breaker 71A is connected to the high potential side DC line between the power converter 2 and the DC circuit 14.
  • the DC breaker 71B is connected to the low potential side DC line between the power converter 2 and the DC circuit 14.
  • the first end of the discharge resistor 72A is connected to the high potential side DC line between the power converter 2 and the DC breaker 71A via the switch 73A.
  • a second end of the discharge resistor 72A is connected to a ground electrode.
  • a first end of the discharge resistor 72B is connected to a low potential side DC line between the power converter 2 and the DC breaker 71B via a switch 73B.
  • the second end of the discharge resistor 72B is connected to a ground electrode.
  • FIG. 21 is a flowchart showing a high-speed discharge procedure by the discharge control section 75 of FIG. 20.
  • the high-speed discharge procedure in FIG. 21 is used when stopping the power converter 1A to protect the converter cell (SM) 7 from overvoltage due to a failure in the AC circuit 12 or the DC circuit 14, or when the power converter 1A is stopped. This is executed when each power storage element 32 is discharged at high speed during a normal stop (YES in step S200).
  • the AC circuit breaker 70 and the DC circuit breakers 71A, 71B are in a closed state, and the switches 73A, 73B are in an open state.
  • step S210 the discharge control section 75 turns off all the switching elements 31 of each converter cell 7 by controlling each individual cell control section 202. Note that if all the switching elements 31 of each converter cell 7 have already been turned off by activating the all-off command signal Aoff output from the failure determination unit 504 in FIG. 9, step S210 is not executed. There is no need to run it again.
  • the discharge control unit 75 opens the AC circuit breaker 70 and the DC circuit breakers 71A and 71B.
  • the discharge control unit 75 connects the high potential side DC terminal Np of the power converter 2 to the discharge resistor 72A by closing the switches 73A and 73B, and connects the high potential side DC terminal Np of the power converter 2 to the discharge resistor 72A.
  • the low potential side DC terminal Nn of is connected to the discharge resistor 72B.
  • the discharge control unit 75 sequentially controls, for each group consisting of a plurality of converter cells, that the positive voltage of the power storage element 32 of the converter cell 7 constituting each group increases between the input and output terminals P1 and P2.
  • Some of the switching elements 31 of the converter cell 7 are turned on so that the output signal is output. Specifically, in the case of the half-bridge type converter cell 7H shown in FIG. 2, the switching element 31p is controlled to be in the on state. In the case of the full-bridge type converter cell 7F shown in FIGS. 3 and 4, the switching elements 31p1 and 31n2 are controlled to be in the on state.
  • the reason why the switching elements 31 of the plurality of converter cells 7 are turned on sequentially in groups is that the combined voltage of the voltages of the storage elements 32 exceeds the withstand voltage of the DC line, discharge resistors 72A, 72B, etc. This is to ensure that there is no such thing. Furthermore, if the switching element 31 is turned on only once, the surge voltage will not be a problem.
  • Embodiment 4 One of the advantages of self-excited HVDC power transmission is that, unlike separately-excited converters, it can also supply power to passive AC power systems that do not have a generator. For example, this applies when an AC power system black starts, and when power is supplied from an offshore wind power system to an onshore AC power system.
  • capacitor voltage can be consumed by the resistance element provided in the full-bridge converter cell 7F. As a result, it is possible to prevent the HVDC from stopping due to an overvoltage of the capacitor voltage.
  • FIG. 22 is a block diagram showing a configuration example of the offshore wind power generation system 80.
  • FIG. 23 is a block diagram showing a configuration example of a wind power generation device 81 that constitutes the offshore wind power generation system 80 of FIG. 22.
  • an offshore wind power generation system 80 includes a large number of wind power generation devices 81 provided offshore, an AC current collection line 85, one or more offshore conversion stations 82, and a DC power transmission line 86. and a land conversion station 83.
  • the wind power generation device 81 includes a wind turbine 90, a generator 91, an AC/DC converter 92, a DC/AC converter 93, a control device 94, and a communication device 95.
  • the generator 91 converts the rotational energy of the windmill 90 into AC power.
  • AC/DC converter 92 converts AC power output from generator 91 into DC power.
  • the DC/AC converter 93 converts the DC power output from the AC/DC converter 92 into high-voltage AC power of, for example, 66 kV, and outputs it to the AC current collector line 85.
  • Control device 94 controls operations of windmill 90 , generator 91 , AC/DC converter 92 , and DC/AC converter 93 .
  • the communication device 95 is used for the control device 94 to communicate with the outside of the wind power generation device 81 via the communication path 88 .
  • the offshore conversion station 82 converts AC power collected from a large number of corresponding wind power generators 81 into DC power via an AC current collection line 85.
  • the converted DC power is transmitted to the land conversion station 83 via the DC power transmission line 86.
  • the power converter 2 and the control device 3 described in the first to third embodiments, and the control device 3 communicate with the outside of the offshore conversion station 82 via the communication path 88.
  • a communication device 87 is provided.
  • the power converter 2 is used as an AC/DC converter that converts alternating current power to direct current power.
  • the onshore converter station 83 converts the DC power transmitted via the DC transmission line 86 into AC power and supplies it to the onshore AC power system 84.
  • the land conversion station 83 communicates with the power converter 2 and the control device 3 described in the first to third embodiments, and the control device 3 with the outside of the land conversion station 83 via the communication path 88.
  • a communication device 87 is provided.
  • the power converter 2 is used as a DC/AC converter that converts DC power to AC power.
  • a communication system is configured by the communication device 95 of the wind power generation device 81, the communication device 87 of the offshore conversion station 82, and the communication device 87 of the onshore conversion station 83.
  • the control device 94 of the wind power generator 81, the control device 3 of the offshore converter station 82, and the control device 3 of the onshore converter station 83 coordinate power generation and power conversion by communicating with each other using this communication system. control.
  • the control device 94 of the wind power generator 81 controls the wind turbine 90 to suppress the output
  • the control device 3 of the offshore converter station 82 controls the wind turbine 90 to suppress the output. Controls the power converter 2.
  • surplus energy is accumulated as a capacitor voltage of each converter cell 7 of the power converter 2 at the offshore converter station 82 and the onshore converter station 83.
  • the power converter 2 is provided with a full-bridge type converter cell 7F equipped with a resistance element 34. Therefore, when the capacitor voltage increases abnormally, the capacitor voltage is consumed by the resistive element 34, thereby preventing the offshore wind power generation system 80 from stopping.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置（１）は、カスケード接続された複数の変換器セル（７Ｆ，７Ｈ）を有するアーム回路を含む電力変換器（２）を備える。各変換器セルは、複数の半導体スイッチング素子（３１）を含むブリッジ回路（３０Ｆ，３０Ｈ）と、ブリッジ回路を介して高電位側の第１の入出力端子（Ｐ１）および低電位側の第２の入出力端子（Ｐ２）に接続される蓄電素子（３２）とを含む。複数の変換器セルのうちの１つ以上は、フルブリッジ型の変換器セル（７Ｆ）である。フルブリッジ型の変換器セルのブリッジ回路（３０Ｆ）を構成する４つのアームのうち、蓄電素子（３２）の高電位側ノード（３６ｐ）と第２の入出力端子（Ｐ２）との間のアーム（３９Ｃ）、または蓄電素子（３２）の低電位側ノード（３６ｎ）と第１の入出力端子（Ｐ１）との間のアーム（３９Ｂ）は、半導体スイッチング素子と直列に接続された抵抗素子（３４）を含む。

Description

電力変換装置および洋上風力発電システム
　本開示は、電力変換装置および洋上風力発電システムに関する。
　自励式ＨＶＤＣ（High　Voltage　Direct　Current）送電の代表的電力変換装置として、複数の単位変換器がカスケードに接続されたモジュラーマルチレベル変換器（ＭＭＣ：Modular　Multilevel　Converter）が知られている。以下、単位変換器を「変換器セル」または「サブモジュール」（ＳＭ：Sub-Module）とも称する。通常、変換器セルは、複数のスイッチング素子から構成されるブリッジ回路と、ブリッジ回路に並列に接続された蓄電素子（代表的には、キャパシタ）とを備える。
　ＭＭＣは、従来の２レベル変換器に比べ損失および高調波を削減できるなどの利点を有する。しかしながら、所望の制御出力を得るためには、個々の変換器セルの蓄電素子の電圧（すなわち、キャパシタ電圧）を目標値近辺に維持する必要がある。キャパシタ電圧が当該目標値から外れると、変換器セルの出力電圧が指令通りとならないことで、意図しない循環電流の発生等によって制御特性が悪化することが懸念される。著しい場合には、いずれかの変換器セルにおいて、キャパシタ電圧が過電圧（ＯＶ）保護又は低電圧（ＵＶ）保護のレベルまで過上昇又は過低下することで、ＭＭＣの動作が停止される虞がある。
　キャパシタ電圧の過電圧を防止するために、蓄電素子と並列に半導体スイッチおよび抵抗器から構成される直列回路を接続するＤＣチョッパが知られている（たとえば、米国特許出願公開第２０１１／１６３７０２号明細書（特許文献１）を参照）。ＤＣチョッパを設けることにより、キャパシタ電圧が過電圧となる前に、余剰のキャパシタ電圧を抵抗器に消費させることができる。
　ＭＭＣの他の課題として、直流回路の短絡故障時に過大な短絡電流がＭＭＣに流れ、ＭＭＣ内の素子が劣化する懸念がある。国際公開第２０１６／１６７１１７号（特許文献２）は、直流故障時の短絡電流の抑制を目的として、高電位側の第１アーム回路の各変換器セルがフルブリッジによって構成され、低電位側の第２アーム回路の各変換器セルがハーフブリッジによって構成された電力変換器を開示する。
　なお、米国特許出願公開第２０１３／０３０８２３５号明細書（特許文献３）に開示されているように、第１アーム回路および第２アーム回路の各々について、半数の変換器セルをフルブリッジで構成し、残りの半数の変換器セルをハーフブリッジで構成しても同様の効果が得られる。
米国特許出願公開第２０１１／１６３７０２号明細書 国際公開第２０１６／１６７１１７号 米国特許出願公開第２０１３／０３０８２３５号明細書
　本願の発明者は、各変換器セルの蓄電素子の過電圧を防止するための構成である上記のＤＣチョッパと、直流回路の短絡故障時の短絡電流抑制のための構成であるハーフブリッジセルとフルブリッジセルとの混成とを組み合わせることを検討した。しかしながら、単純に各変換器セルの蓄電素子と並列に、半導体スイッチおよび抵抗器から構成される直列回路を接続すると、スペースおよびコストの点で問題となる。
　本開示は、上記の検討に基づいてなされたものであり、その目的の１つは、変換器セルの蓄電素子の過電圧を防止するための機能と、直流回路の故障時に流れる短絡電流を抑制するための機能との両方を、スペース効率良く実現するＭＭＣ方式の電力変換装置を提供することである。
　一実施形態の電力変換装置は、カスケード接続された複数の変換器セルを含むアーム回路を備える電力変換器と、電力変換器を制御する制御装置とを備える。複数の変換器セルの各々は、高電位側の第１の入出力端子および低電位側の第２の入出力端子と、複数の半導体スイッチング素子を含むブリッジ回路と、ブリッジ回路を介して第１の入出力端子および第２の入出力端子に接続される蓄電素子とを含む。複数の変換器セルのうちの１つ以上は、フルブリッジ型の変換器セルである。フルブリッジ型の変換器セルの各々のブリッジ回路は、蓄電素子の高電位側ノードと第１の入出力端子との間を接続する第１アームと、蓄電素子の低電位側ノードと第１の入出力端子との間を接続する第２アームと、蓄電素子の高電位側ノードと第２の入出力端子との間を接続する第３アームと、蓄電素子の低電位側ノードと第２の入出力端子との間を接続する第４アームとを含む。第１アーム、第２アーム、第３アーム、および第４アームの各々に半導体スイッチング素子が設けられる。第２アームまたは第３アームは、半導体スイッチング素子と直列に接続された抵抗素子を含む。
　上記の実施の形態によれば、電力変換器のアーム回路を構成する複数の変換器セルのうちの１つ以上はフルブリッジ型の変換器セルであり、フルブリッジ型の変換器セルを構成する４つのアームのうち上記の第２アームまたは第３アームは、半導体スイッチング素子と直列に接続された抵抗素子を含む。この構成により、変換器セルの蓄電素子の過電圧を防止するための機能と、直流回路の故障時に流れる短絡電流を抑制するための機能との両方を、スペース効率良く実現するＭＭＣ方式の電力変換装置を提供できる。
実施の形態１に係る電力変換装置の概略構成図である。 ハーフブリッジ型の変換器セルの構成例を示す回路図である。 フルブリッジ型の変換器セルの構成例を示す回路図である。 図３の（Ａ）のフルブリッジ型の変換器セルの変形例の構成を示す回路図である。 直流回路の短絡故障時における短絡電流の経路を示す図である。 アーム回路を流れる直流短絡電流の経路を説明するための回路図である。 バイパス回路が設けられている場合に、アーム回路を流れる直流短絡電流の経路を説明するための回路図である。 図１に示された制御装置のハードウェア構成例を示すブロック図である。 図１に示された制御装置の機能的構成例を説明するブロック図である。 図９に示された基本制御部の構成例を説明するブロック図である。 アーム制御部の構成例を説明するブロック図である。 図１１に示された個別セル制御部の構成例を示すブロック図である。 図１２の個別電圧制御部の詳細な構成例を示すブロック図である。 ハーフブリッジ型の変換器セルの制御手順を示すフローチャートである。 フルブリッジ型の変換器セルの制御手順を示すフローチャートである。 実施の形態２の電力変換装置において、フルブリッジ型の変換器セルに対応する個別セル制御部の構成例を示すブロック図である。 実施の形態２の電力変換装置において、ハーフブリッジ型の変換器セルに対応する個別セル制御部の構成例を示すブロック図である。 実施の形態２の電力変換装置において、フルブリッジ型の変換器セルの制御手順を示すフローチャートである。 実施の形態２の電力変換装置において、ハーフブリッジ型の変換器セルの制御手順を示すフローチャートである。 実施の形態３に係る電力変換装置の概略構成図である。 図２０の放電制御部による高速放電手順を示すフローチャートである。 洋上風力発電システムの構成例を示すブロック図である。 図２２の洋上風力発電システムを構成する風力発電装置の構成例を示すブロック図である。
　以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。
　実施の形態１．
　［電力変換装置の全体構成］
　図１は、実施の形態１に係る電力変換装置１の概略構成図である。
　図１を参照して、電力変換装置１は、互いにカスケードに接続された複数の変換器セルを含むモジュラーマルチレベル変換器によって構成されている。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。電力変換装置１は、電力変換器２と、制御装置３とを含む。
　電力変換器２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（総称する場合または任意のものを示す場合、レグ回路４と記載する）を含む。
　レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。
　レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１３を介して交流回路１２に接続される。交流回路１２は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器１３との接続は図示していない。
　各レグ回路４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流回路１４に接続される。直流回路１４は、たとえば、直流送電網などを含む直流電力系統または他の電力変換装置の直流端子である。後者の場合、２台の電力変換装置を連結することによって定格周波数などが異なる交流電力系統間を接続するためのＢＴＢ（Back　To　Back）システムが構成される。
　図１の変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続する構成としてもよい。さらに、交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが変圧器１３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的または交流的に）交流回路１２と接続される。
　レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム回路５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム回路６とを含む。上アーム回路５および下アーム回路６の接続点である交流入力端子Ｎｕは、変圧器１３と接続される。高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流回路１４に接続される。上アーム回路５および下アーム回路６を総称してアーム回路と記載する。レグ回路４ｖ，４ｗについても同様の構成を有するので、以下、レグ回路４ｕの構成について代表的に説明する。
　上アーム回路５は、カスケード接続された複数の変換器セル７（７Ｈ，７Ｆ）と、リアクトル８Ａとを含む。複数の変換器セル７およびリアクトル８Ａは、直列に接続されている。同様に、下アーム回路６は、カスケード接続された複数の変換器セル７と、リアクトル８Ｂとを含む。複数の変換器セル７およびリアクトル８Ｂは、直列に接続されている。以下の説明では、上アーム回路５および下アーム回路６の各々に含まれる変換器セル７の数をＮｃｅｌｌとする。但し、Ｎｃｅｌｌ≧２とする。
　各アーム回路を構成するＮｃｅｌｌ個の変換器セル７のうちの１個以上は、４個のスイッチング素子を含むフルブリッジ型の変換器セル７Ｆである。残りの変換器セル７は、２個のスイッチング素子を含むハーフブリッジ型の変換器セル７Ｈである。変換器セル７Ｈ，７Ｆの具体的構成例については、図２～図４を参照して後述する。
　リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム回路５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム回路６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個設けられてもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム回路５のリアクトル８Ａのみ、もしくは、下アーム回路６のリアクトル８Ｂのみを設けてもよい。また、変圧器結線を工夫して、直流分電流の磁束を打ち消すとともに、交流分電流に対して変圧器の漏れリアクタンスが作用することでリアクトルの代替としてもよい。リアクトル８Ａ，８Ｂを設けることにより、交流回路１２または直流回路１４等の事故時における事故電流の急激な増大を抑制することができる。
　電力変換装置１は、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂと、直流電流検出器１７とを含む。これらの検出器によって検出された信号は、制御装置３に入力される。
　なお、図１では図解を容易にするために、各検出器から制御装置３に入力される信号の信号線と、制御装置３および各変換器セル７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよび変換器セル７ごとに設けられている。各変換器セル７と制御装置３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。
　次に、各検出器について具体的に説明する。
　交流電圧検出器１０は、交流回路１２のＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、および、Ｗ相の交流電圧Ｖａｃｗを検出する。以下の説明では、Ｖａｃｕ、Ｖａｃｖ、および、Ｖａｃｗを総称してＶａｃとも記載する。
　交流電流検出器１６は、交流回路１２のＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、および、Ｗ相の交流電流Ｉａｃｗを検出する。以下の説明では、Ｉａｃｕ、Ｉａｃｖ、およびＩａｃｗを総称してＩａｃとも記載する。
　直流電圧検出器１１Ａは、直流回路１４に接続された高電位側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された低電位側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差を直流電圧Ｖｄｃとする。直流電流検出器１７は、高電位側直流端子Ｎｐまたは低電位側直流端子Ｎｎを流れる直流電流Ｉｄｃを検出する。
　Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム回路５に流れる上アーム電流Ｉｐｕ、および、下アーム回路６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。以下の説明では、上アーム電流Ｉｐｕ、Ｉｐｖ、Ｉｐｗを総称して上アーム電流Ｉａｒｍｐとも記載し、下アーム電流Ｉｎｕ、Ｉｎｖ、Ｉｎｗを総称して下アーム電流Ｉａｒｍｎとも記載し、上アーム電流Ｉａｒｍｐと下アーム電流Ｉａｒｍｎとを総称してＩａｒｍとも記載する。
　［ハーフブリッジ型の変換器セルの構成例］
　図２は、ハーフブリッジ型の変換器セル７Ｈの構成例を示す回路図である。この変換器セル７Ｈは、２つのスイッチング素子３１ｐおよび３１ｎを直列接続して形成した直列体と、蓄電素子３２と、電圧検出器３３と、高電位側入出力端子Ｐ１と、低電位側の入出力端子Ｐ２とを備える。スイッチング素子３１ｐおよび３１ｎの直列体と蓄電素子３２とは並列接続される。電圧検出器３３は、蓄電素子３２の両端間の電圧Ｖｃを検出する。以下の説明において、高電位側入出力端子Ｐ１および低電位側入出力端子Ｐ２を単に入出力端子Ｐ１，Ｐ２と記載する場合がある。
　スイッチング素子３１ｐ，３１ｎは、たとえば、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）、ＧＣＴ（Gate　Commutated　Turn-off）サイリスタなどの自己消弧型の半導体スイッチング素子にフリーホイールダイオード（ＦＷＤ：Freewheeling　Diode）が逆並列に接続されて構成される。
　また、スイッチング素子３１ｐ，３１ｎは、スイッチング損失が小さくなるように、炭化シリコン基板上に形成されるのが望ましい。
　スイッチング素子３１ｎの両端子は、入出力端子Ｐ１，Ｐ２とそれぞれ接続される。したがって、蓄電素子３２は、２つのスイッチング素子３１ｐおよび３１ｎによって構成されるハーフブリッジ回路３０Ｈを介して、一対の入出力端子Ｐ１，Ｐ２に接続される。
　変換器セル７Ｈは、スイッチング素子３１ｐ，３１ｎのスイッチング動作により、蓄電素子３２の電圧Ｖｃまたは零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。スイッチング素子３１ｐがオン、かつスイッチング素子３１ｎがオフとなったときに、変換器セル７Ｈからは、蓄電素子３２の電圧Ｖｃが出力される。スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオンとなったときに、変換器セル７Ｈは、零電圧を出力する。
　なお、スイッチング素子３１ｎに代えて、スイッチング素子３１ｐの両端子が入出力端子Ｐ１，Ｐ２とそれぞれ接続されていてもよい。この場合も変換器セル７Ｈは、スイッチング素子３１ｐ，３１ｎのスイッチング動作により、蓄電素子３２の電圧Ｖｃまたは零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。
　［フルブリッジ型の変換器セルの構成例］
　図３は、フルブリッジ型の変換器セル７Ｆの構成例を示す回路図である。この変換器セル７Ｆは、２つのスイッチング素子３１ｐ１および３１ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子３１ｐ２および３１ｎ２を直列接続して形成された第２の直列体と、蓄電素子３２と、電圧検出器３３と、高電位側入出力端子Ｐ１と、低電位側入出力端子Ｐ２と、抵抗素子３４とを備える。第１の直列体と第２の直列体と蓄電素子３２とは、高電位側ノード３６ｐと低電位側ノード３６ｎとの間に並列接続される。電圧検出器３３は、蓄電素子３２の両端間の電圧Ｖｃを検出する。図３の（Ａ）の変換器セル７Ｆと図３の（Ｂ）の変換器セル７Ｆとでは、抵抗素子３４の配置位置が異なるが、その他の点は共通している。
　スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２は、たとえば、ＩＧＢＴ、ＧＣＴサイリスタなどの自己消弧型の半導体スイッチング素子にフリーホイールダイオードが逆並列に接続されて構成される。
　また、スイッチング素子３１ｐ１，３１ｎ１は、スイッチング損失が小さくなるように、炭化シリコン基板上に形成されるのが望ましい。一方、スイッチング素子３１ｐ２，３１ｎ２のスイッチング頻度は多くないので、これらのスイッチング素子３１ｐ２，３１ｎ２は、低コストのシリコン基板上に形成しても構わない。
　スイッチング素子３１ｐ１およびスイッチング素子３１ｎ１の中点３７は、高電位側入出力端子Ｐ１と接続される。同様に、スイッチング素子３１ｐ２およびスイッチング素子３１ｎ２の中点３８は、低電位側入出力端子Ｐ２と接続される。したがって、蓄電素子３２は、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２によって構成されるフルブリッジ回路３０Ｆを介して、一対の入出力端子Ｐ１およびＰ２に接続される。
　図３の（Ａ）の場合、抵抗素子３４は、高電位側ノード３６ｐと中点３８との間においてスイッチング素子３１ｐ２と直列に接続される。図３の（Ｂ）の場合、抵抗素子３４は、低電位側ノード３６ｎと中点３７との間においてスイッチング素子３１ｎ１と直列に接続される。
　言い替えると、フルブリッジ回路３０Ｆは、蓄電素子３２の高電位側ノード３６ｐと高電位側入出力端子Ｐ１（中点３７）との間の第１アーム３９Ａ、蓄電素子３２の低電位側ノード３６ｎと高電位側入出力端子Ｐ１（中点３７）との間の第２アーム３９Ｂ、蓄電素子３２の高電位側ノード３６ｐと低電位側入出力端子Ｐ２（中点３８）との間の第３アーム３９Ｃ、および蓄電素子３２の低電位側ノード３６ｎと低電位側入出力端子Ｐ２（中点３８）との間の第４アーム３９Ｄを含む。各アーム３９には、半導体スイッチング素子３１が設けられる。なお、以下の説明において、第１アーム３９Ａ、第２アーム３９Ｂ、第３アーム３９Ｃ、および第４アーム３９Ｄを、単にアーム３９Ａ，３９Ｂ，３９Ｃ，３９Ｄと記載する場合がある。
　ここで、抵抗素子３４は、第２アーム３９Ｂまたは第３アーム３９Ｃの一方に半導体スイッチング素子３１と直列に設けられる。第１アーム３９Ａおよび第４アーム３９Ｄのいずれにも抵抗素子３４は設けられない。
　図３の（Ａ）の場合には、抵抗素子３４は、高電位側ノード３６ｐと中点３８との間の第３アーム３９Ｃにおいて、スイッチング素子３１ｐ２と直列に接続される。この場合、第４アーム３９Ｄに接続されたスイッチング素子３１ｎ２は、交流回路１２または直流回路１４の故障時以外、常時閉状態（オン状態）に制御される。抵抗素子３４と直列のスイッチング素子３１ｐ２は、通常時に開状態（オフ状態）で、蓄電素子３２が過電圧となったときに断続的にオンおよびオフとなるように制御される。これにより、蓄電素子３２のエネルギが抵抗に放電され、蓄電素子３２の電圧が低下される。
　一方、第１アーム３９Ａに接続されたスイッチング素子３１ｐ１および第２アーム３９Ｂに接続されたスイッチング素子３１ｎ１は、交流回路１２または直流回路１４の故障時以外、たとえば、位相シフトパルス幅変調制御に従って相補的に繰り返しオンおよびオフとなるように制御される。ハーフブリッジ型の変換器セル７Ｈの場合と同様に、スイッチング素子３１ｐ１がオンかつスイッチング素子３１ｎ１がオフとなったときに、変換器セル７Ｆからは、蓄電素子３２の電圧Ｖｃが出力される。スイッチング素子３１ｐ１がオフかつスイッチング素子３１ｎ１がオンとなったときに、変換器セル７Ｆは零電圧を出力する。なお、後述するように、スイッチング素子３１ｐ１，３１ｎ１のスイッチング制御の方法は位相シフトパルス幅変調に限定されず、他の制御方法もあり得る。
　図３の（Ｂ）の場合には、抵抗素子３４は、低電位側ノード３６ｎと中点３７との間の第２アーム３９Ｃにおいて、スイッチング素子３１ｎ１と直列に接続される。この場合、第１アーム３９Ａに接続されたスイッチング素子３１ｐ１は、交流回路１２または直流回路１４の故障時以外、常時閉状態に制御される。抵抗素子３４と直列のスイッチング素子３１ｎ１は、通常時には開状態で、蓄電素子３２が過電圧となったときに断続的にオンおよびオフとなるように制御される。これにより、蓄電素子３２のエネルギが抵抗に放電され、蓄電素子３２の電圧が低下される。
　一方、第３アーム３９Ｃに接続されたスイッチング素子３１ｐ２および第４アーム３９Ｄに接続されたスイッチング素子３１ｎ２は、交流回路１２または直流回路１４の故障時以外、たとえば、パルス幅変調制御に従って相補的に繰り返しオンおよびオフとなるように制御される。スイッチング素子３１ｎ２がオンかつスイッチング素子３１ｐ２がオフとなったときに、変換器セル７Ｆからは、蓄電素子３２の電圧Ｖｃが出力される。スイッチング素子３１ｎ２がオフかつスイッチング素子３１ｐ２がオンとなったときに、変換器セル７Ｆは零電圧を出力する。なお、後述するように、スイッチング素子３１ｐ２，３１ｎ２のスイッチング制御の方法は位相シフトパルス幅変調に限定されず、他の制御方法もあり得る。
　図４は、図３の（Ａ）のフルブリッジ型の変換器セル７Ｆの変形例の構成を示す回路図である。具体的に、図４の（Ａ）の変換器セル７Ｆは、抵抗素子３４と並列かつ逆バイアス方向に接続された整流素子としてのダイオード３５をさらに含む点で図３の（Ａ）の変換器セル７Ｆと異なる。
　また、図４の（Ｂ）の変換器セル７Ｆの場合には、抵抗素子３４と直列のスイッチング素子３１ｐ２にはフリーホイールダイオードＦＷＤが逆並列に接続されていない。これに代えて、抵抗素子３４とスイッチング素子３１ｐ２との直列体と並列かつ逆バイアス方向に整流素子としてのダイオード３５Ａが接続されている。
　スイッチング素子３１ｐ２がモジュールとして構成されている場合には、自己消弧型の半導体スイッチング素子とフリーホイールダイオードとは１つのパッケージに入っているので分離できない。この場合には、図４の（Ａ）に示すように、抵抗素子３４と逆並列にダイオード３５が接続される。
　一方、スイッチング素子３１ｐ２を構成する自己消弧型の半導体スイッチング素子およびフリーホイールダイオードの各々が別体として構成されている場合もあり得る。この場合には、図４の（Ｂ）に示すように、フリーホイールダイオードＦＷＤに代えて、抵抗素子３４とスイッチング素子３１ｐ２との直列体と逆並列にダイオード３５Ａを接続してもよい。これによって、変換器セル７Ｆに用いるダイオードの数を削減できる。
　ダイオード３５または３５Ａと各スイッチング素子３１のフリーホイールダイオードとは、電力変換装置１の起動時に各変換器セル７の蓄電素子３２を充電する際の電流経路になる。スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２の駆動電圧は蓄電素子３２の電圧に基づいているので、電力変換装置１の起動時には半導体スイッチング素子は全オフ状態であるからである。ダイオード３５，３５Ａが設けられていないと、抵抗素子３４によって損失が生じてしまう。
　図４の（Ａ）および（Ｂ）の変換器セル７Ｆのその他の点は図３の（Ａ）の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。また、図３の（Ｂ）の変換器セル７Ｆについても、上述した場合と同様に抵抗素子３４と並列かつ逆バイアス方向にダイオード３５を設けてもよく、抵抗素子３４およびスイッチング素子３１ｎ１の直列体と並列かつ逆バイアス方向にダイオード３５Ａを設けてもよい。
　［直流回路の短絡故障時における短絡電流の経路］
　以下、直流回路の短絡故障時における電流経路について、図５～図７を参照して説明する。
　図５は、直流回路の短絡故障時における短絡電流の経路を示す図である。図５において、ｕ相上アーム回路、ｖ相上アーム回路、ｗ相上アーム回路をそれぞれ５ｕ，５ｖ，５ｗと記載している。同様に、ｕ相下アーム回路、ｖ相下アーム回路、ｗ相下アーム回路をそれぞれ６ｕ，６ｖ，６ｗと記載している。
　図５を参照して、直流回路１４の内部を高電位側から低電位側に流れる短絡電流ＳＣＣは、電力変換装置１の内部を低電位側直流端子Ｎｎから高電位側直流端子Ｎｐの方向に流れる。ここで、複数のアーム回路５ｕ，５ｖ，５ｗ，６ｕ，６ｖ，６ｗのうちどのアーム回路を短絡電流が流れるかは、交流回路１２と電力変換装置１との間を流れる交流電流の位相によって異なる。図５の場合には、低電位側直流端子Ｎｎからｕ相下アーム回路６ｕおよびｖ相下アーム回路６ｖを通って交流回路１２に電流が流れるとともに、交流回路１２からｗ相上アーム回路５ｗを通って高電位側直流端子Ｎｐの方向に電流が流れる。
　次に、各アーム回路５，６を流れる直流短絡電流の詳細な経路について説明する。以下ではまず、バイパス回路４１が設けられていないアーム回路５，６における電流経路を示し、次にバイパス回路４１が設けられた場合の電流経路を説明する。
　図６は、アーム回路を流れる直流短絡電流の経路を説明するための回路図である。図６の回路図では、アーム回路の一部である１つのフルブリッジ型の変換器セル７Ｆ（ＳＭ１）と２つのハーフブリッジ型の変換器セル７Ｈ（ＳＭ２，ＳＭ３）を流れる直流短絡電流ＳＣＣの経路を示している。直流短絡電流ＳＣＣの経路は図６において太線の矢印で示されている。なお、図６では、図３の（Ａ）および図４のように、フルブリッジ型の変換器セル７Ｆの第３アーム３９Ｃに抵抗素子３４が設けられている場合を示している。図３の（Ｂ）のように、第２アーム３９Ｂに抵抗素子３４が設けられている場合も同様である。
　図６を参照して、直流回路１４の短絡事故時には、蓄電素子３２からの放電電流を遮断するために、各変換器セル７を構成する全てのスイッチング素子３１が開状態（オフ状態）に制御される。このとき、ハーフブリッジ型の変換器セル７Ｈ（ＳＭ２，ＳＭ３）については、スイッチング素子３１ｎに逆並列接続されたフリーホイールダイオードを介して直流短絡電流ＳＣＣが流れる。
　一方、フルブリッジ型の変換器セル７Ｆ（ＳＭ１）については、直流短絡電流ＳＣＣは、低電位側の入出力端子Ｐ２を通って、スイッチング素子３１ｐ２に逆並列接続されたフリーホイールダイオードおよび抵抗素子３４に逆並列接続されたダイオード３５を通過して、蓄電素子３２の正側端子に流入する。さらに、直流短絡電流ＳＣＣは、蓄電素子３２の負側端子から、スイッチング素子３１ｎ１に逆並列接続されたフリーホイールダイオードを通って高電位側の入出力端子Ｐ１に至る方向に流れる。この結果、フルブリッジ型の変換器セル７Ｆ（ＳＭ１）を構成する蓄電素子３２は充電され続ける。
　直流短絡電流ＳＣＣの経路に十分な個数のフルブリッジ型の変換器セル７Ｆが設けられている場合には、変換器セル７Ｆの蓄電素子３２の合成電圧が直流回路１４の電圧に等しくなった時点で蓄電素子３２の充電は停止する。たとえば、各アーム回路５，６の半数以上の変換器セル７がフルブリッジ型の場合には、変換器セル７Ｆの蓄電素子３２の合成電圧が直流回路１４の電圧に対抗し得る。ところが、直流短絡電流ＳＣＣの経路に十分な個数のフルブリッジ型の変換器セル７Ｆが設けられていない場合には、個々の変換器セル７Ｆの蓄電素子３２に充電された電圧が蓄電素子３２の耐圧を超える。この結果、過電圧によって蓄電素子３２が破壊する虞がある。
　上記のような過電圧による蓄電素子３２の破壊を防止するために、各アーム回路５，６には、バイパス回路４１が設けられる。具体的に、各アーム回路５，６を構成するカスケード接続された複数の変換器セル７は、１つまたは隣接する複数のセルブロックに分割される（セルブロックを単にブロックとも称する）。そして、各セルブロックと並列にバイパス回路４１が接続される。ここで、各セルブロックを構成する複数の変換器セル７の１つ以上は、フルブリッジ型の変換器セル７Ｆである。
　図７は、バイパス回路が設けられている場合に、アーム回路を流れる直流短絡電流の経路を説明するための回路図である。図７の回路図は図６の回路図に対応するものである。しかしながら、図７の３個の変換器セル７（ＳＭ１，ＳＭ２，ＳＭ３）によってセルブロック４０が構成され、セルブロック４０と並列にバイパス回路４１が設けられている点で、図７の回路図は図６の回路図と異なる。図７において短絡電流の経路を太線の矢印で示す。
　具体的に、バイパス回路４１は、対応するセルブロック４０を構成する最も高電位側の変換器セル７Ｆ（ＳＭ１）の高電位側の入出力端子Ｐ１と、最も低電位側の変換器セル７Ｈ（ＳＭ３）の低電位側の入出力端子Ｐ２との間に接続される。バイパス回路４１は、高電位側から低電位側の方向への電流を阻止するように構成される。これによって、直流回路１４に故障が発生していない場合には、電力変換器２の動作が妨げられない。一例として、バイパス回路４１は、逆バイアス方向が順方向となるように直列に接続された複数のダイオード４２によって構成される。
　図６および図７を参照して、直流回路１４の短絡事故時の発生当初は、直流短絡電流ＳＣＣは、図６のように変換器セル７（ＳＭ１，ＳＭ２，ＳＭ３）を介した経路と、図７のようにバイパス回路４１を介した回路の両方を流れる。やがて、フルブリッジ型の変換器セル７Ｆの蓄電素子３２の充電電圧がバイパス回路４１の電圧降下よりも大きくなると、直流短絡電流ＳＣＣはバイパス回路４１のみを流れるようになる。すなわち、図７に示すように直流短絡電流ＳＣＣはバイパス回路４１に完全に転流される。この結果、蓄電素子３２の過電圧による破壊を防止できる。
　上記において、セルブロック４０がハーフブリッジ型の変換器セル７Ｈのみで構成されている場合には、直流短絡電流ＳＣＣは各変換器セル７Ｈのスイッチング素子３１ｎと逆並列に接続されたフリーホイールダイオードにも流れる。すなわち、直流短絡電流ＳＣＣは、バイパス回路４１とセルブロック４０との両方に流れる。これに対して、上記のように各セルブロック４０を構成する複数の変換器セル７に少なくとも１つのフルブリッジ型の変換器セル７Ｆを含めることによって、直流短絡電流ＳＣＣをバイパス回路４１のみにを流すことができる。
　［制御装置のハードウェア構成例］
　図８は、図１に示された制御装置３のハードウェア構成例を示すブロック図である。図８には、コンピュータによって制御装置３を構成する例が示される。
　図８を参照して、制御装置３は、１つ以上の入力変換器５０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路５１と、マルチプレクサ（ＭＵＸ）５２と、Ａ／Ｄ（Analog　to　Digital）変換器５３とを含む。さらに、制御装置３は、１つ以上のＣＰＵ（Central　Processing　Unit）５４と、ＲＡＭ（Random　Access　Memory）５５と、ＲＯＭ（Read　Only　Memory）５６とを含む。さらに、制御装置３は、１つ以上の入出力インターフェイス５７と、補助記憶装置５８と、上記の構成要素間を相互に接続するバス５９を含む。
　入力変換器５０は、入力チャンネルごとに補助変成器（図示せず）を有する。各補助変成器は、図１の各電気量検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。
　サンプルホールド回路５１は、入力変換器５０ごとに設けられる。サンプルホールド回路５１は、対応の入力変換器５０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。
　マルチプレクサ５２は、複数のサンプルホールド回路５１に保持された信号を順次選択する。Ａ／Ｄ変換器５３は、マルチプレクサ５２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器５３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。
　ＣＰＵ５４は、制御装置３の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ５５および不揮発性メモリとしてのＲＯＭ５６は、ＣＰＵ５４の主記憶として用いられる。ＲＯＭ５６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置５８は、ＲＯＭ５６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。
　入出力インターフェイス５７は、ＣＰＵ５４および外部装置の間で通信する際のインターフェイス回路である。
　なお、図８の例とは異なり、制御装置３の少なくとも一部をＦＰＧＡ（Field　Programmable　Gate　Array）および、ＡＳＩＣ（Application　Specific　Integrated　Circuit）等の回路を用いて構成することも可能である。すなわち、図８に記載された各機能ブロックの機能は、図８に例示されたコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成することができる。また、各機能ブロックの機能の少なくとも一部は、アナログ回路によって構成することも可能である。
　［制御装置の機能的構成例］
　図９は、図１に示された制御装置３の機能的構成例を説明するブロック図である。図９を参照して、制御装置３は、スイッチング制御部５０１と電圧評価値生成部７００とを備える。
　スイッチング制御部５０１は、各ハーフブリッジ型の変換器セル７Ｈのスイッチング素子３１ｐ，３１ｎのオンおよびオフならびに各フルブリッジ型の変換器セル７Ｆのスイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のオンおよびオフを制御する。
　具体的に、スイッチング制御部５０１は、Ｕ相基本制御部５０２Ｕと、Ｕ相上アーム制御部５０３ＵＰと、Ｕ相下アーム制御部５０３ＵＮと、Ｖ相基本制御部５０２Ｖと、Ｖ相上アーム制御部５０３ＶＰと、Ｖ相下アーム制御部５０３ＶＮと、Ｗ相基本制御部５０２Ｗと、Ｗ相上アーム制御部５０３ＷＰと、Ｗ相下アーム制御部５０３ＷＮと、故障判定部５０４と、過電圧判定部５０５とを含む。
　以下の説明では、Ｕ相基本制御部５０２Ｕ、Ｖ相基本制御部５０２Ｖ、および、Ｗ相基本制御部５０２Ｗを総称して基本制御部５０２とも記載する。同様に、Ｕ相上アーム制御部５０３ＵＰ、Ｕ相下アーム制御部５０３ＵＮ、Ｖ相上アーム制御部５０３ＶＰ、Ｖ相下アーム制御部５０３ＶＮ、Ｗ相上アーム制御部５０３ＷＰ、および、Ｗ相下アーム制御部５０３ＷＮを総称してアーム制御部５０３とも記載する。
　故障判定部５０４は、各相の交流電流Ｉａｃまたは各相の交流電圧Ｖａｃの少なくとも一方に基づいて、交流回路１２の故障を判定する。たとえば、故障判定部５０４は、交流電流Ｉａｃが過電流であるときまたは交流電圧Ｖａｃが過電圧であるときに、交流回路１２が故障であると判定する。さらに、故障判定部５０４は、直流電流Ｉｄｃまたは直流電圧Ｖｄｃの少なくとも一方に基づいて、直流回路１４の故障を判定する。たとえば、故障判定部５０４は、直流電流Ｉｄｃが過電流であるときまたは直流電圧Ｖｄｃが過電圧であるときに、直流回路１４が故障であると判定する。
　故障判定部５０４は、電力変換器２を構成する各変換器セル７の全てのスイッチング素子３１をオフ状態にするための全オフ指令信号Ａｏｆｆを、各アーム制御部５０３に出力する。故障判定部５０４は、交流回路１２または直流回路１４の少なくとも一方が故障であると判定した場合に、全オフ指令信号Ａｏｆｆを活性化する。
　過電圧判定部５０５は、電力変換器２に含まれる変換器セル全体でのキャパシタ電圧Ｖｃの大きさの程度を表す評価値がしきい値Ｖｔｈ１を超えているか否かを判定する。たとえば、過電圧判定部５０５は、電力変換器２の全ての変換器セル７のキャパシタ電圧Ｖｃの平均値である全電圧評価値Ｖｃｇａｌｌを、しきい値Ｖｔｈ１と比較する。そして、過電圧判定部５０５は、全電圧評価値Ｖｃｇａｌｌがしきい値Ｖｔｈを超えている場合に、各変換器セル７の蓄電素子３２の電圧が電力変換器２全体として過電圧であると判定する。なお、全電圧評価値Ｖｃｇａｌｌに代えて、予め定められた個数の平均値をしきい値と比較してもよく、電力変換器２の全ての変換器セル７のキャパシタ電圧Ｖｃの中央値をしきい値と比較してもよい。各変換器セル７のキャパシタ電圧Ｖｃが電力変換器全体として上昇しているか否かを判定するための評価値は種々あり得る。
　過電圧判定部５０５は、過電圧判定結果を表す過電圧判定信号ＯＶ１を各アーム制御部５０３に出力する。過電圧判定部５０５は、各変換器セル７の蓄電素子３２の電圧が電力変換器２全体として過電圧であると判定した場合に、過電圧判定信号ＯＶ１を活性化する。過電圧判定信号ＯＶ１は、フルブリッジ型の変換器セル７Ｆにおいて、抵抗素子３４に直列接続されたスイッチング素子のオンオフを制御するために用いられる。
　上記に関連して、図１２を参照して後述するように、フルブリッジ型の変換器セル７Ｆに個別に対応する個別セル制御部２０２Ｆには、個別過電圧判定部２０９が設けられている。個別過電圧判定部２０９は、対応するフルブリッジ型の変換器セル７Ｆのキャパシタ電圧Ｖｃがしきい値Ｖｔｈ２（Ｖｔｈ１とは異なる）を超えている場合に、当該フルブリッジ型の変換器セル７Ｆの蓄電素子３２が過電圧であると判定して、過電圧判定信号ＯＶ２を活性化する。
　なお、フルブリッジ型に限らずある１個のみの変換器セル７の蓄電素子３２の著しい電圧上昇は、当該変換器セル７の故障が原因であるので、変換器セル７ごとに設けられたバイパススイッチ（図２～図４で不図示）をオンすることよって対処してもよい。
　電圧評価値生成部７００は、各変換器セル７において電圧検出器３３によって検出されたキャパシタ電圧Ｖｃを受ける。電圧評価値生成部７００は、各変換器セル７のキャパシタ電圧Ｖｃから、電力変換器２の全ての変換器セル７のキャパシタ３２の蓄積エネルギの総和を評価するための全電圧評価値Ｖｃｇａｌｌと、予め定められたグループ毎での変換器セル７のキャパシタ３２の蓄積エネルギの総和を示すグループ毎電圧評価値Ｖｃｇｒとを生成する。
　たとえば、グループ毎電圧評価値Ｖｃｇｒは、レグ回路４ｕ（Ｕ相）、４ｖ（Ｖ相）、および、４ｗ（Ｗ相）のそれぞれに含まれる複数個（２×Ｎｅｃｌｌ個）の変換器セル７の蓄積エネルギの総和を評価するためのＵ相電圧評価値Ｖｃｇｕ、Ｖ相電圧評価値Ｖｃｇｖ、および、Ｖ相電圧評価値Ｖｃｇｖを含む。あるいは、グループ毎電圧評価値Ｖｃｇｒは、レグ回路４（Ｕ相，Ｖ相，Ｗ相）毎の電圧評価値に代えて、あるいはこれに加えて、各レグ回路４について上アーム回路５および下アーム回路６のそれぞれについて、各アーム回路に含まれる複数個（Ｎｅｃｌｌ個）の変換器セル７の蓄積エネルギの総和を評価するためのグループ毎電圧評価値Ｖｃｇｒを含んでもよい。本実施の形態では、電圧評価値生成部７００によって生成される全電圧評価値Ｖｃｇａｌｌおよびグループ毎電圧評価値Ｖｃｇｒを、包括的に電圧評価値Ｖｃｇと表記する。
　これらの電圧評価値Ｖｃｇは、電力変換器２の全ての変換器セル７のキャパシタ電圧Ｖｃの平均値、あるいは、各グループ（各相レグ回路または各アーム回路）に属する複数個の変換器セル７のキャパシタ電圧Ｖｃの平均値として求められている。
　図１０は、図９に示された基本制御部５０２の構成例を説明するブロック図である。図１０を参照して、基本制御部５０２は、アーム電圧指令生成部６０１を含む。
　アーム電圧指令生成部６０１は、上アーム回路のアーム電圧指令値ｋｒｅｆｐと、下アーム回路のアーム電圧指令値ｋｒｅｆｎとを算出する。以下の説明では、ｋｒｅｆｐとｋｒｅｆｎとを総称してｋｒｅｆと記載する。
　アーム電圧指令生成部６０１は、交流電流制御部６０３と、循環電流算出部６０４と、循環電流制御部６０５と、指令分配部６０６と、電圧マクロ制御部６１０とを含む。
　交流電流制御部６０３は、検出された交流電流Ｉａｃと設定された交流電流指令値Ｉａｃｒｅｆとの偏差が０になるように交流制御指令値Ｖｃｐを算出する。
　循環電流算出部６０４は、上アーム回路のアーム電流Ｉａｒｍｐと、下アーム回路のアーム電流Ｉａｒｍｎとに基づいて、１つのレグ回路４に流れる循環電流Ｉｚを計算する。循環電流は、複数のレグ回路４の間を循環する電流である。たとえば、１つのレグ回路４に流れる循環電流Ｉｚは、以下の式（１）および式（２）によって計算できる。
　Ｉｄｃ＝（Ｉｐｕ＋Ｉｐｖ＋Ｉｐｗ＋Ｉｎｕ＋Ｉｎｖ＋Ｉｎｗ）／２　　…（１）
　Ｉｚ＝（Ｉａｒｍｐ＋Ｉａｒｍｎ）／２－Ｉｄｃ／３　　…（２）
　電圧マクロ制御部６１０は、電圧評価値生成部７００によって生成された電圧評価値Ｖｃｇに基づいて、電力変換器２の全ての変換器セル７での蓄積エネルギの過不足、および、グループ間（各相レグ回路間またはアーム回路間）での蓄積エネルギの不均衡を補償するように、循環電流指令値Ｉｚｒｅｆを生成する。
　たとえば、電圧マクロ制御部６１０は、減算部６１１，６１３、全電圧制御部６１２、および、グループ間電圧制御部６１４を含む。
　減算部６１１は、電圧評価値生成部７００によって生成された全電圧評価値Ｖｃｇａｌｌを、全電圧指令値Ｖｃ＊から減算する。全電圧指令値Ｖｃ＊は、各変換器セル７におけるキャパシタ３２での蓄積エネルギの基準値に相当する、キャパシタ電圧Ｖｃの基準値である。全電圧制御部６１２は、減算部６１１によって算出された、全電圧指令値Ｖｃ＊に対する全電圧評価値Ｖｃｇａｌｌの偏差に対して演算を施すことによって、第１の電流指令値Ｉｚｒｅｆ１を生成する。第１の電流指令値Ｉｚｒｅｆ１は、各変換器セル７のキャパシタ電圧Ｖｃの全体レベルを、全電圧指令値Ｖｃ＊に制御することで、電力変換器２の全ての変換器セル７での蓄積エネルギの過不足を解消するための循環電流値に相当する。
　同様に、減算部６１３は、全電圧評価値Ｖｃｇａｌｌからグループ毎電圧評価値Ｖｃｇｒを減算する。たとえば、基本制御部５０２がＵ相基本制御部５０２である場合には、減算部６１３には、グループ毎電圧評価値Ｖｃｇｒとして、Ｕ相電圧評価値Ｖｃｇｕが入力される。グループ間電圧制御部６１４は、減算部６１３によって算出された、全電圧評価値Ｖｃｇａｌｌに対するグループ毎電圧評価値Ｖｃｇｒ（Ｕ相電圧評価値Ｖｃｇｕ）の偏差に対して演算を施すことによって、第２の電流指令値Ｉｚｒｅｆ２を生成する。第２の電流指令値Ｉｚｒｅｆ２は、グループ間（ここでは、相毎のレグ回路間）で、変換器セル７のキャパシタ電圧Ｖｃのレベルを均一化して、グループ間での変換器セル７での蓄積エネルギの不均衡を解消するための循環電流値に相当する。
　たとえば、全電圧制御部６１２およびグループ間電圧制御部６１４は、減算部６１１，６１３が算出した上記偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。あるいは、一般的にフィードバック制御に用いられる他の制御器の構成を用いて、全電圧制御部６１２およびグループ間電圧制御部６１４を構成することも可能である。
　全電圧制御部６１２は、生成した第１の電流指令値Ｉｚｒｅｆ１を指令分配部６０６に入力する。グループ間電圧制御部６１４は、生成した第２の電流指令値Ｉｚｒｅｆ２を、循環電流指令値として循環電流制御部６０５に入力する。
　循環電流制御部６０５は、循環電流算出部６０４によって算出された循環電流Ｉｚを、グループ間電圧制御部６１４によって設定された循環電流指令値としての第２の電流指令値Ｉｚｒｅｆ２に追従制御するための循環制御指令値Ｖｚｐを算出する。循環電流制御部６０５についても、循環電流指令値Ｉｚｒｅｆ２に対する循環電流Ｉｚの偏差に対して、ＰＩ制御またはＰＩＤ制御等を実行する制御器によって構成することが可能である。すなわち、電圧評価値Ｖｃｇを用いる電圧マクロ制御部６１０は、循環電流を制御するマイナーループを構成することによって、全ての変換器セル７、または、グループ毎の複数個の変換器セル７での蓄積エネルギの過不足を抑制する。
　図１０に示す例の場合、循環電流制御部６０５は、循環電流の制御性を良くするために、循環制御指令値Ｖｚｐをアーム制御部５０３の個別セル制御部２０２に直接出力する。これに代えて、指令分配部６０６においてアーム電圧指令値ｋｒｅｆｐ，ｋｒｅｆｎを構成する他の指令値に足し込むことにより、アーム電圧指令値ｋｒｅｆｐ，ｋｒｅｆｎのみをアーム制御部５０３の個別セル制御部２０２に出力することも可能である。しかしながら、他の指令値の大きさに比べて循環制御指令値Ｖｚｐの大きさは小さいので、循環電流の制御性が悪くなるという問題が生じる。
　指令分配部６０６は、交流制御指令値Ｖｃｐと、第１の電流指令値Ｉｚｒｅｆ１と、直流電圧指令値Ｖｄｃｒｅｆと、中性点電圧Ｖｓｎと、交流電圧Ｖａｃとを受ける。電力変換器２の交流側が変圧器１３を介して交流回路１２に接続されているため、中性点電圧Ｖｓｎは、直流回路１４の直流電源の電圧により求めることができる。直流電圧指令値Ｖｄｃｒｅｆは、直流出力制御により与えられても、一定値でもよい。
　指令分配部６０６は、これらの入力に基づいて、上アーム回路および下アーム回路がそれぞれ出力分担する電圧を算出する。指令分配部６０６は、算出した電圧から上アーム回路または下アーム回路内のインダクタンス成分による電圧降下分をそれぞれ差し引くことによって、上アーム回路のアーム電圧指令値ｋｒｅｆｐおよび下アーム回路のアーム電圧指令値ｋｒｅｆｎを決定する。
　決定された上アーム回路のアーム電圧指令値ｋｒｅｆｐおよび下アーム回路のアーム電圧指令値ｋｒｅｆｎは、交流電流Ｉａｃを交流電流指令値Ｉａｃｒｅｆに追従させ、キャパシタ電圧Ｖｃの全体レベルを全電圧指令値Ｖｃ＊に追従させ、直流電圧Ｖｄｃを直流電圧指令値Ｖｄｃｒｅｆに追従させるとともに、交流電圧Ｖａｃをフィードフォワード制御する出力電圧指令となる。
　基本制御部５０２は、上アーム回路のアーム電流Ｉａｒｍｐと、下アーム回路のアーム電流Ｉａｒｍｎと、上アーム回路のアーム電圧指令値ｋｒｅｆｐと、下アーム回路のアーム電圧指令値ｋｒｅｆｎとを出力する。
　図１１は、アーム制御部５０３の構成例を説明するブロック図である。図１１を参照して、アーム制御部５０３は、対応するハーフブリッジ型の変換器セル７Ｈを個別に制御する個別セル制御部２０２Ｈと、対応するフルブリッジ型の変換器セル７Ｆを個別に制御する個別セル制御部２０２Ｆとを含む。したがって、アーム制御部５０３は、合計で変換器セル７の個数に等しいＮｃｅｌｌ個の個別セル制御部２０２（２０２Ｈ，２０２Ｆ）を含む。
　ハーフブリッジ型の変換器セル７Ｈを制御する個別セル制御部２０２Ｈは、基本制御部５０２からアーム電圧指令値ｋｒｅｆ、アーム電流Ｉａｒｍ、循環制御指令値Ｖｚｐ、およびキャパシタ電圧指令値Ｖｃｅｌｌ＊を受け、故障判定部５０４から全オフ指令信号Ａｏｆｆを受ける。フルブリッジ型の変換器セル７Ｆを制御する個別セル制御部２０２Ｆは、上記の値に加えて、過電圧判定部５０５から過電圧判定信号ＯＶ１をさらに受ける。
　各個別セル制御部２０２（２０２Ｈ，２０２Ｆ）は、対応する変換器セル７（７Ｈ，７Ｆ）のゲート信号ｇａを生成して、生成したゲート信号ｇａを対応する変換器セル７（７Ｈ，７Ｆ）へ出力する。具体的に、図２に示すハーフブリッジ型の変換器セル７Ｈの場合には、ゲート信号ｇａは、スイッチング素子３１ｐおよび３１ｎのオンオフを制御する信号である（ｎ＝２）。図３および図４に示すフルブリッジ型の変換器セル７Ｆの場合には、ゲート信号ｇａは、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２の各々のオンオフを制御する信号である（ｎ＝４）。
　一方で、各変換器セル７（７Ｈ，７Ｆ）の電圧検出器３３からの検出値（キャパシタ電圧Ｖｃ）は、図９に示された電圧評価値生成部７００へ送出される。
　図１１の場合とは異なり、各個別セル制御部２０２は、対応する変換器セル７の内部に設けられていてもよい。この場合、各相の基本制御部５０２、故障判定部５０４、および過電圧判定部５０５を備えた上位制御系から、各変換器セル７に対してアーム電圧指令値ｋｒｅｆ、キャパシタ電圧指令値Ｖｃｅｌｌ＊、アーム電流Ｉａｒｍの検出値、循環制御指令値Ｖｚｐ、および全オフ指令信号Ａｏｆｆが送信される。各フルブリッジ型の変換器セル７Ｆに対しては、上位制御系から過電圧判定信号ＯＶ１がさらに送信される。上位制御系と各個別セル制御部２０２との間の信号伝達には、たとえば、光ファイバ通信が用いられる。
　図１２は、図１１に示された個別セル制御部２０２（２０２Ｆ，２０２Ｈ）の構成例を示すブロック図である。図１２では、各変換器セル７の出力電圧制御用のスイッチング素子を、位相ソフトＰＷＭ（Pulse　Width　Modulation）に従って制御する場合について説明する。
　図１２を参照して、個別セル制御部２０２Ｆ，２０２Ｈの各々は、キャリア発生器２０３と、個別電圧制御部２０５と、加算器２０６と、ゲート信号生成部２０７とを備える。さらに、フルブリッジ型の変換器セル７Ｆに対応する個別セル制御部２０２Ｆは、個別過電圧判定部２０９を備える。これらの構成要素のうち、キャリア発生器２０３、個別電圧制御部２０５、および加算器２０６については、個別セル制御部２０２Ｆ用と２０２Ｈ用とで機能に違いはない。一方、ゲート信号生成部２０７の機能は、個別セル制御部２０２Ｆと２０２Ｈとで異なる点がある。以下の説明では、ゲート信号生成部２０７に関しては個別セル制御部２０２Ｈ用と２０２Ｆ用とに分けて説明する。
　まず、キャリア発生器２０３は、位相シフトＰＷＭ（Pulse　Width　Modulation）制御で用いられる、ある定められたキャリア周波数ｆｃ、位相θｉ、および振幅Ａｍｐを有するキャリア信号ＣＳを生成する。キャリア信号ＣＳは、代表的には三角波である。
　位相シフトＰＷＭ制御とは、同一アーム回路（上アーム回路５または下アーム回路６）を構成する複数（Ｎｃｅｌｌ個）の変換器セル７のそれぞれに対して出力されるＰＷＭ信号のタイミング（すなわち、位相θｉ）を相互にずらすものである。これによって、各変換器セル７の出力電圧の合成電圧に含まれる高調波成分が削減されることが知られている。
　さらに、キャリア発生器２０３は、生成したキャリア信号ＣＳを、循環制御指令値Ｖｚｐに応じて変調する。この結果、ゲート信号生成部２０７において生成されるＰＷＭ信号（すなわち、ゲート信号ｇａ）のパルス幅は、循環制御指令値Ｖｚｐに応じて変化する。これにより、循環電流指令値Ｉｚｒｅｆに対する循環電流Ｉｚの偏差がより小さくなるように制御される。このように、各相の電圧目標値ｋｒｅｆｐ，ｋｒｅｆｎとは独立して、キャリア信号ＣＳを循環制御指令値Ｖｚｐによって制御することによって、循環電流の制御性を向上できる。
　循環制御指令値Ｖｚｐによるキャリア信号ＣＳの具体的な変調方法の例として、キャリア信号ＣＳのベースラインを循環制御指令値Ｖｚｐに応じて変化させるベースライン変調と、キャリア信号ＣＳの周波数を循環制御指令値Ｖｚｐに応じて変化させる周波数変調とが挙げられる。これに限らず、最終的に生成されるゲート信号ｇａのパルス幅が循環制御指令値Ｖｚｐに応じて変化する（たとえば、循環制御指令値Ｖｚｐが大きいほどゲート信号ｇａのパルス幅が広くなる）ように制御可能であれば、どのような変調方法であっても構わない。もしくは、キャリア信号ＣＳの変調を行わずに、ゲート信号生成部２０７において生成されたゲート信号ｇａのパルス幅を循環制御指令値Ｖｚｐに応じて直接変化させてもよい。
　個別電圧制御部２０５は、電圧指令値Ｖｃｅｌｌ＊と、対応する変換器セル７のキャパシタ電圧Ｖｃと、対応する変換器セル７が属するアーム回路のアーム電流Ｉａｒｍとを受ける。電圧指令値Ｖｃｅｌｌ＊は、図１０の全電圧制御部６１２の電圧指令値Ｖｃ＊と共通の値（固定値）に設定することができる。あるいは、同一アーム回路内でのキャパシタ電圧Ｖｃを均一化するために、電圧指令値Ｖｃｅｌｌ＊は、同一アーム回路に含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ電圧の平均値に設定されてもよい。個別電圧制御部２０５は、電圧指令値Ｖｃｅｌｌ＊に対するキャパシタ電圧Ｖｃの偏差を解消する方向にキャパシタ３２を充放電するための制御出力ｄｋｒｅｆを算出する。
　以下、図１３を参照して、個別電圧制御部２０５についてさらに詳しく説明する。図１３は、個別電圧制御部の詳細な構成例を示すブロック図である。図１３を参照して、個別電圧制御部２０５は、減算器２１０と、ＰＩ制御器２１１と、乗算器２１３とを含む。
　減算器２１０は、電圧指令値Ｖｃｅｌｌ＊に対するキャパシタ電圧Ｖｃの偏差を算出する。ＰＩ制御器２１１は、減算器２１０が算出した上記偏差に対して比例演算および積分演算を行う。なお、ＰＩ制御器２１１に代えて、さらに微分演算を行うＰＩＤ制御器としてもよいし、他の構成のフィードバック制御器を用いてもよい。
　乗算器２１３は、ＰＩ制御器２１１の演算結果にアーム電流Ｉａｒｍを乗算することによって、個別電圧制御部２０５の制御出力ｄｋｒｅｆを生成する。なお、乗算器２１３は、アーム電流Ｉａｒｍに代えて、アーム電流Ｉａｒｍの極性に応じた符号「＋１」または「－１」を、ＰＩ制御器２１１の演算結果に乗算してもよい。この乗算によって、上記偏差を解消する方向にキャパシタ３２を充放電するための制御出力ｄｋｒｅｆが算出される。
　再び図１２を参照して、加算器２０６は、基本制御部５０２からのアーム電圧指令値ｋｒｅｆと、個別電圧制御部２０５の制御出力ｄｋｒｅｆとを加算することによって、セル電圧指令値ｋｒｅｆｃを出力する。
　個別過電圧判定部２０９は、フルブリッジ型の変換器セル７Ｆに対応する個別セル制御部２０２Ｆに設けられる。個別過電圧判定部２０９は、対応するフルブリッジ型の変換器セル７Ｆから出力されたキャパシタ電圧Ｖｃが、しきい値Ｖｔｈ２を超えている場合に、対応するフルブリッジ型の変換器セル７Ｆの蓄電素子３２が過電圧であると判定する。この場合、個別過電圧判定部２０９は、出力する過電圧判定信号ＯＶ２を活性化する。
　ゲート信号生成部２０７は、対応する変換器セル７のスイッチング素子３１のオンオフを制御するためのｇａ（ｎ＝２、ｎ＝４）を生成する。まず、ハーフブリッジ型の変換器セル７Ｈに対応する個別セル制御部２０２Ｈの場合（ｎ＝２）について説明する。この場合、ゲート信号生成部２０７は、キャリア信号ＣＳと、セル電圧指令値ｋｒｅｆｃと、全オフ指令信号Ａｏｆｆとを受けるが、過電圧判定信号ＯＶ１，ＯＶ２は受けない。
　全オフ指令信号Ａｏｆｆが活性化された場合、すなわち、故障判定部５０４が交流回路１２または直流回路１４の故障と判定した場合、ゲート信号生成部２０７は、対応するハーフブリッジ型の変換器セル７Ｈの全てのスイッチング素子３１ｐ，３１ｎをオフに制御するゲート信号ｇａを生成する（ｎ＝２）。全オフ指令信号Ａｏｆｆは、セル電圧指令値ｋｒｅｆｃよりも優先される。
　一方、全オフ指令信号Ａｏｆｆが活性化されていない場合には、ゲート信号生成部２０７は、キャリア信号ＣＳによってセル電圧指令値ｋｒｅｆｃを変調することにより、スイッチング素子３１ｐ，３１ｎのオンオフを制御するためのゲート信号ｇａを生成する（ｎ＝２）。
　具体的に、セル電圧指令値ｋｒｅｆｃの電圧が、キャリア信号ＣＳの電圧よりも高いときには、ＰＷＭ信号はハイレベル（Ｈレベル）に設定される。反対に、キャリア信号ＣＳの電圧がセル電圧指令値ｋｒｅｆｃの電圧よりも高いときには、ＰＷＭ信号はロウレベル（Ｌレベル）に設定される。
　たとえば、ＰＷＭ信号のＨレベル期間では、図２の変換器セル７Ｈにおいて、スイッチング素子３１ｐをオンする一方で、スイッチング素子３１ｎをオフするようにゲート信号ｇａ（ｎ＝２）が生成される。反対に、ＰＷＭ信号のＬレベル期間では、スイッチング素子３１ｎをオンする一方で、スイッチング素子３１ｐをオフするようにゲート信号ｇａ（ｎ＝２）が生成される。
　次に、フルブリッジ型の変換器セル７Ｆに対応する個別セル制御部２０２Ｆの場合について説明する。以下、図３の（Ａ）および図４に示すように第３アーム３９Ｃに抵抗素子３４が設けられた変換器セル７Ｆの制御を例に挙げて説明する。図３の（Ｂ）に示すように第２アーム３９Ｂに抵抗素子３４が設けられた場合については、丸括弧に中に参照符号を記載することにより補足的に説明する。
　図１２に示すように、個別セル制御部２０２Ｆは、キャリア信号ＣＳと、セル電圧指令値ｋｒｅｆｃと、全オフ指令信号Ａｏｆｆと、過電圧判定信号ＯＶ１，ＯＶ２とを受ける。全オフ指令信号Ａｏｆｆが活性化された場合には、ゲート信号生成部２０７は、対応するフルブリッジ型の変換器セル７Ｆの全てのスイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２をオフ状態に制御する。
　次に、全オフ指令信号Ａｏｆｆと、過電圧判定信号ＯＶ１またはＯＶ２の少なくとも一方とが共に活性化されている場合には、抵抗素子の接続されたアーム３９Ｃ（３９Ｂ）のスイッチング素子３１ｐ２（３１ｎ１）をオン状態にし、その他のアーム３９Ｄ，３９Ａ，３９Ｂ（３９Ａ，３９Ｃ，３９Ｄ）のスイッチング素子３１ｎ２，３１ｐ１，３１ｎ１（３１ｐ１，３１ｐ２，３１ｎ２）をオフ状態にする。これにより、入出力端子Ｐ１とＰ２との間で、アーム３９Ａ、蓄電素子３２、およびアーム３９Ｄを介する電流経路と並列に、アーム３９Ａおよび３９Ｃ（３９Ｂおよび３９Ｄ）を介する電流経路が生じるので、蓄電素子３２の電圧をアーム３９Ｃ（３９Ｂ）の抵抗素子３４によって消費できる。
　一方、全オフ指令信号Ａｏｆｆが活性化されていない場合には、次のように各スイッチング素子３１のオンオフが制御される。まず、フルブリッジ型の変換器セル７Ｆを構成する４つのアーム３９Ａ～３９Ｄのうち、抵抗素子３４が設けられたアーム３９Ｃ（３９Ｂ）のスイッチング素子３１ｐ２（３１ｎ１）は、過電圧判定信号ＯＶ１，ＯＶ２に基づいてオンオフが制御される。具体的に、ゲート信号生成部２０７は、過電圧判定信号ＯＶ１およびＯＶ２の両方とも活性化されていないときには、スイッチング素子３１ｐ２（３１ｎ１）を常時オフにするようなゲート信号ｇａを生成して、スイッチング素子３１ｐ２（３１ｎ１）に供給する。ゲート信号生成部２０７は、過電圧判定信号ＯＶ１またはＯＶ２の少なくとも一方が活性化されているときには、スイッチング素子３１ｐ２（３１ｎ１）に断続的にオンオフさせるようなゲート信号ｇａを生成して、スイッチング素子３１ｐ２（３１ｎ１）に供給する。これにより、蓄電素子３２の電圧を抵抗素子３４で消費させて、蓄電素子３２の過電圧状態を解消できる。
　なお、抵抗素子３４が設けられたアーム３９Ｃ（３９Ｂ）のスイッチング素子３１ｐ２（３１ｎ１）のオンオフの回数、オン時間、およびオフ時間は、抵抗素子３４の発熱量、抵抗素子３４の冷却能力、抵抗素子３４の温度上昇に基づいて決定される。具体的な一例として、スイッチング素子３１ｐ２（３１ｎ１）のオンオフの回数、オン時間、およびオフ時間は、抵抗素子３４の温度の推定値または計測値に基づいて決定されてもよい。
　また、フルブリッジ型の変換器セル７Ｆに設けられた蓄電素子３２の容量値を、ハーフブリッジ型の変換器セル７Ｈに設けられた蓄電素子３２の容量値よりも小さくしてもよい。これによって、フルブリッジ型の変換器セル７Ｆに設けられた蓄電素子３２の電圧上昇を、ハーフブリッジ型の変換器セル７Ｈに設けられた蓄電素子３２の電圧上昇よりも大きくできるので、より早いタイミングで抵抗素子３４によるエネルギ吸収が可能になる。
　入出力端子Ｐ１またはＰ２に直接接続された節点を介して上記のアーム３９Ｃ（３９Ｂ）に隣接するアーム３９Ｄ（３９Ａ）に設けられたスイッチング素子３１ｎ２（３１ｐ１）は、常時オンに制御される。ゲート信号生成部２０７は、スイッチング素子３１ｎ２（３１ｐ１）を常時にオンにするようなゲート信号ｇａを生成して、スイッチング素子３１ｎ２に供給する。
　高電位側ノード３６ｐ（低電位側ノード３６ｎ）を介してアーム３９Ｃ（３９Ｂ）に隣接するアーム３９Ａ（３９Ｄ）に設けられたスイッチング素子３１ｐ１（３１ｎ２）および残りのアーム３９Ｂ（３９Ｃ）に設けられたスイッチング素子３１ｎ１（３１ｐ２）に関して、ゲート信号生成部２０７は、位相シフトＰＷＭ制御方式の場合には、キャリア信号ＣＳによってセル電圧指令値ｋｒｅｆｃを変調することにより、これらのスイッチング素子３１ｐ１，３１ｎ１（３１ｎ２，３１ｐ２）のオンオフを制御するためのゲート信号ｇａを生成する。
　具体的に、位相シフトＰＷＭ制御方式の場合には、セル電圧指令値ｋｒｅｆｃの電圧が、キャリア信号ＣＳの電圧よりも高いときには、ＰＷＭ信号はハイレベル（Ｈレベル）に設定される。反対に、キャリア信号ＣＳの電圧がセル電圧指令値ｋｒｅｆｃの電圧よりも高いときには、ＰＷＭ信号はロウレベル（Ｌレベル）に設定される。
　たとえば、ＰＷＭ信号のＨレベル期間では、アーム３９Ａ（３９Ｄ）に設けられたスイッチング素子３１ｐ１（３１ｎ２）をオンする一方で、アーム３９Ｂ（３９Ｃ）に設けられたスイッチング素子３１ｎ１（３１ｐ２）をオフするようにゲート信号ｇａが生成される。反対に、ＰＷＭ信号のＬレベル期間では、アーム３９Ｂ（３９Ｃ）に設けられたスイッチング素子３１ｎ１（３１ｐ２）をオンする一方で、アーム３９Ａ（３９Ｄ）に設けられたスイッチング素子３１ｐ１（３１ｎ２）をオフするようにゲート信号ｇａが生成される。
　位相シフトＰＷＭ制御と異なる方法として、たとえば、各変換器セルごとに基本波周波数のパルス信号（すなわち、半周期に１個のパルスを有する信号）を生成する方法が挙げられる。この方法では、同一アーム回路を構成する変換器セルごとにパルスの立ち上がり及び立ち下がりのタイミングを異ならせることによって、アーム回路全体では電圧指令値に従った正弦波に近い電圧波形を実現できる。ここで、蓄電素子の電圧の大きさの順にパルスの出力順序を決定することにより、蓄電素子の電圧の大きさが小さいほど充電時間を増やして放電時間を減らすことができる。この結果、アーム回路ごとにキャパシタ電圧を均一化できる。より詳細には、同一アーム内の蓄電素子の電圧を大きさの順にソートし、最大電圧の蓄電素子を有する変換器セルから順に電圧出力をオフし、最小電圧の蓄電素子を有する変換器セルから順に電圧出力をオンすることを原則として、オンオフ回数などを考慮した上で各変換器セルのスイッチング素子のオンオフを制御する。個別セル制御部２０２Ｈ，２０２Ｆは、位相シフトＰＷＭ制御の代わりに上記の方法などによって、対応する変換器セル７の出力電圧を制御してもよい。
　［変換器セルの制御手順］
　以下、変換器セル７に設けられたスイッチング素子３１の制御手順について、これまでの説明を総括する。
　図１４は、ハーフブリッジ型の変換器セル７Ｈの制御手順を示すフローチャートである。図１４のステップＳ１０において、制御装置３のスイッチング制御部５０１に設けられた故障判定部５０４は、交流電流Ｉａｃまたは交流電圧Ｖａｃの少なくとも一方に基づいて交流回路１２で故障が発生しているか否かを判定する。さらに、故障判定部５０４は、直流電流Ｉｄｃまたは直流電圧Ｖｄｃの少なくとも一方に基づいて直流回路１４で故障が発生しているか否かを判定する。
　故障判定部５０４は、交流回路１２または直流回路１４で故障が発生していると判定した場合には（ステップＳ１０でＹＥＳ）、処理をステップＳ３０に進める。ステップＳ３０において、故障判定部５０４は、電力変換器２を構成する全てのハーフブリッジ型の変換器セル７Ｈの半導体スイッチング素子３１ｐ，３１ｎをオフ状態に制御する（すなわち、ゲートブロックする）ために、各個別セル制御部２０２に送信する全オフ指令信号Ａｏｆｆを活性化する。
　一方、交流回路１２および直流回路１４のいずれにおいても故障は発生していないと故障判定部５０４が判定した場合には（ステップＳ１０でＮＯ）、処理はステップＳ２０に進む。ステップＳ２０において、ハーフブリッジ型の各変換器セル７Ｈに対応する個別セル制御部２０２は、対応する変換器セル７Ｈのスイッチング素子３１ｐ，３１ｎを、パルス幅変調などによって制御することによって相補的に繰り返しオンオフさせる。以下、上記のステップＳ１０～Ｓ３０が繰り返される。
　図１５は、フルブリッジ型の変換器セル７Ｆの制御手順を示すフローチャートである。以下、図３の（Ａ）および図４に示すように第３アーム３９Ｃに抵抗素子３４が設けられた変換器セル７Ｆの場合について説明する。
　図１５のステップＳ１００において、制御装置３のスイッチング制御部５０１に設けられた故障判定部５０４は、交流電流Ｉａｃまたは交流電圧Ｖａｃの少なくとも一方に基づいて交流回路１２で故障が発生しているか否かを判定する。さらに、故障判定部５０４は、直流電流Ｉｄｃまたは直流電圧Ｖｄｃの少なくとも一方に基づいて直流回路１４で故障が発生しているか否かを判定する。
　また、図１５のステップＳ１１０およびＳ１４０において、制御装置３のスイッチング制御部５０１に設けられた過電圧判定部５０５は、電力変換器２に含まれる変換器セル７の全体でのキャパシタ電圧Ｖｃの大きさの程度を表す評価値がしきい値Ｖｔｈ１を超えているか否かを判定する。過電圧判定部５０５は、評価値がしきい値Ｖｔｈ１を超えている場合に、過電圧判定信号ＯＶ１を活性化する。さらに、個別セル制御部２０２Ｆに設けられた個別過電圧判定部２０９は、対応するフルブリッジ型の変換器セル７Ｆのキャパシタ電圧Ｖｃがしきい値Ｖｔｈ２を超えているか否かを判定する。個別過電圧判定部２０９は、対応するキャパシタ電圧Ｖｃがしきい値Ｖｔｈ２を超えている場合に、過電圧判定信号ＯＶ２を活性化する。
　上記のステップＳ１００，Ｓ１１０，Ｓ１４０の判定結果に応じて、制御装置３は、フルブリッジ型の変換器セル７Ｆを、第１の動作モード（Ｓ１２０）、第２の動作モード（Ｓ１３０）、第３の動作モード（Ｓ１５０）、および第４の動作モード（Ｓ１６０)のいずれかで制御する。
　具体的に、制御装置３は、交流回路１２および直流回路１４のいずれにおいても故障が発生しておらず（ステップＳ１００でＮＯ）、蓄電素子３２の電圧が過電圧状態でない場合、すなわち、過電圧判定信号ＯＶ１およびＯＶ２のいずれも非活性状態の場合には（ステップＳ１１０でＮＯ）、処理をステップＳ１２０（第１の動作モード）に進める。
　ステップＳ１２０（第１の動作モード）において、フルブリッジ型の各変換器セル７Ｆに対応する個別セル制御部２０２Ｆは、フルブリッジを構成する４つのアーム３９Ａ～３９Ｄのうち、抵抗素子３４が設けられたアーム３９Ｃのスイッチング素子３１ｐ２を常時オフに制御する。個別セル制御部２０２Ｆは、入出力端子Ｐ２に接続された中点３８を介してアーム３９Ｃに隣接するアーム３９Ｄに設けられたスイッチング素子３１ｎ２を常時オンに制御する。個別セル制御部２０２Ｆは、残りのアーム３９Ａおよびアーム３９Ｂに設けられた３１ｐ１，３１ｎ１をパルス幅変調方式などによって制御することにより、相補的に繰り返しオンオフさせる。
　次に、制御装置３は、交流回路１２および直流回路１４のいずれにおいても故障が発生していないが（ステップＳ１００でＮＯ）、蓄電素子３２の電圧が過電圧状態である場合、すなわち過電圧判定信号ＯＶ１またはＯＶ２が活性状態の場合には（ステップＳ１１０でＹＥＳ）、処理をステップＳ１３０（第２の動作モード）に進める。
　ステップＳ１３０（第２の動作モード）において、フルブリッジ型の各変換器セル７Ｆに対応する個別セル制御部２０２Ｆは、抵抗素子３４が設けられたアーム３９Ｃのスイッチング素子３１ｐ２を断続的にオンオフさせる。ここで、電力変換器全体での蓄電素子３２の電圧を表す評価値がしきい値Ｖｔｈ１を超えており全体として過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ１が活性状態の場合）には、全てのフルブリッジ型の変換器セル７Ｆのアーム３９Ｃのスイッチング素子３１ｐ２が断続的にオンオフされる。一方、ある蓄電素子３２の電圧がしきい値Ｖｔｈ２を超えていて過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ２が活性状態の場合）には、当該過電圧状態の変換器セル７Ｆのアーム３９Ｃのスイッチング素子３１ｐ２が断続的にオンオフされるが、過電圧状態でない変換器セル７Ｆのアーム３９Ｃのスイッチング素子３１ｐ２は、オフ状態に制御される。その他のアーム３９Ｄ，３９Ａ，３９Ｂに設けられたスイッチング素子３１ｎ２，３１ｐ１，３１ｎ１の制御は、ステップＳ１２０（第１の動作モード）の場合と同様であるので説明を繰り返さない。
　次に、制御装置３は、交流回路１２または直流回路１４で故障が発生していると判定したが（ステップＳ１００でＹＥＳ）、蓄電素子３２の電圧が過電圧状態でない場合、すなわち、過電圧判定信号ＯＶ１およびＯＶ２のいずれも非活性状態の場合には（ステップＳ１４０でＮＯ）、処理をステップＳ１５０（第３の動作モード）に進める。
　ステップＳ１５０（第３の動作モード）において、制御装置３は、電力変換器２を構成する全ての半導体スイッチング素子３１をオフ状態に制御する（すなわち、ゲートブロックする）。
　次に、制御装置３は、交流回路１２または直流回路１４で故障が発生していると判定し（ステップＳ１００でＹＥＳ）、蓄電素子３２の電圧が過電圧状態である場合、すなわち過電圧判定信号ＯＶ１またはＯＶ２が活性状態の場合には（ステップＳ１４０でＹＥＳ）、処理をステップＳ１６０（第４の動作モード）に進める。
　ステップＳ１６０（第４の動作モード）において、フルブリッジ型の各変換器セル７Ｆに対応する個別セル制御部２０２Ｆは、抵抗素子３４が設けられたアーム３９Ｃのスイッチング素子３１ｐ２をオン状態に制御する。ここで、電力変換器２全体での蓄電素子３２の電圧を表す評価値がしきい値Ｖｔｈ１を超えており全体として過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ１が活性状態の場合）には、全てのフルブリッジ型の変換器セル７Ｆのアーム３９Ｃのスイッチング素子３１ｐ２がオン状態に制御される。一方、ある蓄電素子３２の電圧がしきい値Ｖｔｈ２を超えていて過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ２が活性状態の場合）には、当該過電圧状態の変換器セル７Ｆのアーム３９Ｃのスイッチング素子３１ｐ２がオン状態に制御されるが、過電圧状態でない変換器セル７Ｆのアーム３９Ｃのスイッチング素子３１ｐ２は、オフ状態に制御される。その他のアーム３９Ｄ，３９Ａ，３９Ｂに設けられたスイッチング素子３１ｎ２，３１ｐ１，３１ｎ１は、オフ状態に制御される。
　以下、上記のステップＳ１００～Ｓ１６０が繰り返される。たとえば、制御装置３は、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第１の動作モード（ステップＳ１２０）で制御しているときに、電力変換器２に含まれる変換器セル全体での蓄電素子３２の電圧の大きさの程度を表す評価値が第１の閾値Ｖｔｈ１を超えた場合に、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第２の動作モード（ステップＳ１３０）で制御する。
　また、制御装置３は、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第１の動作モード（ステップＳ１２０）で制御しているときに、電力変換器２に含まれるいずれか１つのフルブリッジ型の変換器セル７Ｆの蓄電素子３２の電圧値が第２の閾値Ｖｔｈ２を超えた場合に、当該変換器セル７Ｆを第２の動作モード（ステップＳ１３０）で制御する。しかしながら、制御装置３は、蓄電素子３２の電圧値が第２の閾値Ｖｔｈ２を超えていないフルブリッジ型の変換器セル７Ｆに関しては、当該変換器セル７Ｆを第１の動作モード（ステップＳ１２０）で制御する。
　また、制御装置３は、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第１の動作モード（ステップＳ１２０）で制御しているときに、直流回路１４または交流回路１２において事故が生じた場合に、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第３の動作モード（ステップＳ１５０）で制御する。
　また、制御装置３は、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第３の動作モード（ステップＳ１５０）で制御しているときに、電力変換器２に含まれる変換器セル全体での蓄電素子３２の電圧の大きさの程度を表す上記評価値が第１の閾値Ｖｔｈ１を超えた場合に、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第４の動作モード（ステップＳ１６０）で制御する。
　また、制御装置３は、電力変換器２に含まれるフルブリッジ型の各変換器セル７Ｆを第３の動作モード（ステップＳ１５０）で制御しているときに、電力変換器２に含まれるいずれか１つのフルブリッジ型の変換器セル７Ｆの蓄電素子３２の電圧値が第２の閾値Ｖｔｈ２を超えた場合に、当該変換器セル７Ｆを第４の動作モード（ステップＳ１６０）で制御する。
　以下、図３の（Ｂ）のフルブリッジ型の変換器セル７Ｆのように、アーム３９Ｂに抵抗素子３４が設けられている場合について簡単に説明する。
　まず、第１の動作モード（ステップＳ１２０）の場合には、フルブリッジ型の各変換器セル７Ｆに対応する個別セル制御部２０２Ｆは、フルブリッジを構成する４つのアーム３９Ａ～３９Ｄのうち、抵抗素子３４が設けられたアーム３９Ｂのスイッチング素子３１ｎ１を常時オフに制御する。個別セル制御部２０２Ｆは、入出力端子Ｐ１に接続された中点３７を介してアーム３９Ｂに隣接するアーム３９Ａに設けられたスイッチング素子３１ｐ１を常時オンに制御する。個別セル制御部２０２Ｆは、残りのアーム３９Ｃおよびアーム３９Ｄに設けられた３１ｐ２，３１ｎ２を、パルス幅変調方式などによって制御することにより、相補的に繰り返しオンオフさせる。
　第２の動作モード（ステップＳ１３０）の場合には、フルブリッジ型の各変換器セル７Ｆに対応する個別セル制御部２０２Ｆは、抵抗素子３４が設けられたアーム３９Ｂのスイッチング素子３１ｎ１を断続的にオンオフさせる。ここで、電力変換器全体での蓄電素子３２の電圧を表す評価値がしきい値Ｖｔｈ１を超えており全体として過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ１が活性状態の場合）には、全てのフルブリッジ型の変換器セル７Ｆのアーム３９Ｂのスイッチング素子３１ｎ１が断続的にオンオフされる。一方、ある蓄電素子３２の電圧がしきい値Ｖｔｈ２を超えていて過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ２が活性状態の場合）には、当該過電圧状態の変換器セル７Ｆのアーム３９Ｂのスイッチング素子３１ｎ１が断続的にオンオフされるが、過電圧状態でない変換器セル７Ｆのアーム３９Ｂのスイッチング素子３１ｎ１は、オフ状態に制御される。その他のアーム３９Ａ，３９Ｃ，３９Ｄに設けられたスイッチング素子３１ｐ１，３１ｐ２，３１ｎ２の制御は、第１の動作モード（ステップＳ１２０）の場合と同様である。
　第３の動作モード（ステップＳ１５０）の場合には、上記と変更はない。第４の動作モード（ステップＳ１６０）の場合には、フルブリッジ型の各変換器セル７Ｆに対応する個別セル制御部２０２Ｆは、抵抗素子３４が設けられたアーム３９Ｂのスイッチング素子３１ｎ１をオン状態に制御する。ここで、電力変換器２全体での蓄電素子３２の電圧を表す評価値がしきい値Ｖｔｈ１を超えており全体として過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ１が活性状態の場合）には、全てのフルブリッジ型の変換器セル７Ｆのアーム３９Ｂのスイッチング素子３１ｎ１がオン状態に制御される。一方、ある蓄電素子３２の電圧がしきい値Ｖｔｈ２を超えていて過電圧状態にある場合（すなわち、過電圧判定信号ＯＶ２が活性状態の場合）には、当該過電圧状態の変換器セル７Ｆのアーム３９Ｂのスイッチング素子３１ｎ１がオン状態に制御されるが、過電圧状態でない変換器セル７Ｆのアーム３９Ｂのスイッチング素子３１ｎ１は、オフ状態に制御される。その他のアーム３９Ａ，３９Ｃ，３９Ｄに設けられたスイッチング素子３１ｐ１，３１ｐ２，３１ｎ２は、オフ状態に制御される。
　［実施の形態１の効果］
　以上のとおり、実施の形態１の電力変換装置１によれば、電力変換器２を構成する各アーム回路５，６は、１つ以上のフルブリッジ型の変換器セル７Ｆを含む。この変換器セル７Ｆは、各々に半導体スイッチング素子３１が設けられた４つのアーム３９を含む。そして、４つのアーム３９のうち、蓄電素子（３２）の高電位側ノード（３６ｐ）と第２の入出力端子（Ｐ２）との間のアーム（３９Ｃ）、または蓄電素子（３２）の低電位側ノード（３６ｎ）と第１の入出力端子（Ｐ１）との間のアーム（３９Ｂ）には、半導体スイッチング素子３１と直列に接続された抵抗素子３４が設けられる。
　上記の構成によれば、各アーム回路５，６に１つ以上のフルブリッジ型の変換器セル７Ｆを設けることによって、直流回路１４の短絡故障時に短絡電流を抑制するかまたはバイパス回路に転流できる。各フルブリッジ型の変換器セル７Ｆの４つのアームのうちの上記のアーム３９Ｂまたは３９Ｃに抵抗素子をスイッチング素子３１と直列に接続することによって、当該スイッチング素子３１を断続的にオンオフ制御することにより、余剰のキャパシタ電圧を抵抗素子に吸収させることができる。これにより、蓄電素子と並列に、半導体スイッチおよび抵抗器から構成される直列回路を接続する場合に比べて、スペース効率良くＤＣチョッパ機能を備えることができる。
　実施の形態２．
　各アーム回路にフルブリッジ型の変換器セル７Ｆとハーフブリッジ型の変換器セル７Ｈとが混載されている場合、抵抗素子３４が接続されているフルブリッジ型の変換器セル７Ｆは余剰のキャパシタ電圧を抵抗素子３４に吸収できるが、抵抗素子３４の無いハーフブリッジ型の変換器セル７Ｈは余剰のキャパシタ電圧を吸収できない。実施の形態２では、電力変換器２の各蓄電素子の電圧が全体として上昇している場合に、フルブリッジ型の変換器セル７Ｆの充電期間がより長くなるように、ＰＷＭ制御などの出力電圧制御に用いられているスイッチング素子３１に供給するゲート信号のオンオフ時間を調整する。これにより、余剰のキャパシタ電圧をより効率良く抵抗素子３４に吸収できるようになる。以下、図面を参照して、各変換器セル７の出力電圧を位相シフトＰＷＭによって制御する場合について具体的に説明するが、他の出力電圧制御の場合にも上記の方法を用いることができる。
　［個別セル制御部の構成例］
　図１６は、実施の形態２の電力変換装置において、フルブリッジ型の変換器セル７Ｆに対応する個別セル制御部２０２Ｆの構成例を示すブロック図である。図１６の個別セル制御部２０２Ｆは、過電圧判定信号ＯＶ１が活性化されている場合にセル電圧指令値ｋｒｅｆｃの大きさを調整するためのセル電圧指令値調整部２０８Ｆをさらに含む点で、図１２の個別セル制御部２０２Ｆと異なる。図１６のその他の点は図１２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
　具体的に、セル電圧指令値調整部２０８Ｆは、定数ｋ１と、対応する相のアーム電流Ｉａｒｍとの積を、加算器２０６に出力する。加算器２０６は、基本制御部５０２からのアーム電圧指令値ｋｒｅｆと、個別電圧制御部２０５の制御出力ｄｋｒｅｆと、セル電圧指令値調整部２０８Ｆからの出力ｋ１×Ｉａｒｍとを加算する。加算器２０６は、加算結果をセル電圧指令値ｋｒｅｆｃとしてゲート信号生成部２０７に出力する。
　上記の定数ｋ１は、過電圧判定信号ＯＶ１が活性化されていない場合は０であり、過電圧判定信号ＯＶ１が活性化されている場合は正の定数である。アーム電流Ｉａｒｍの符号は、高電位側の入出力端子Ｐ１から低電位側の入出力端子Ｐ２の方向にアーム電流Ｉａｒｍが流れている場合に正である。逆方向にアーム電流Ｉａｒｍが流れている場合には、アーム電流Ｉａｒｍの符号は負である。
　したがって、過電圧判定信号ＯＶ１が活性化されていない場合には、セル電圧指令値調整部２０８Ｆから加算器２０６に加算される値は０であるので、ＰＷＭ制御は変更されない。
　一方、過電圧判定信号ＯＶ１が活性化されている場合において、対応する相のアーム電流Ｉａｒｍが正方向に流れている場合には、｜ｋ１×Ｉａｒｍ｜（すなわち、ｋ１×Ｉａｒｍの絶対値）だけセル電圧指令値ｋｒｅｆｃが増加する。この結果、ＰＷＭ信号がＨレベルとなる期間が増加するので、変換器セル７Ｆの入出力端子Ｐ１，Ｐ２の間に蓄電素子３２の電圧が接続されている期間が増加する。すなわち、蓄電素子３２の充電時間が増加する。
　逆に、過電圧判定信号ＯＶ１が活性化されている場合において、対応する相のアーム電流Ｉａｒｍが負方向に流れている場合には、｜ｋ１×Ｉａｒｍ｜（すなわち、ｋ１×Ｉａｒｍの絶対値）だけセル電圧指令値ｋｒｅｆｃが減少する。この結果、ＰＷＭ信号がＨレベルとなる期間が減少するので、変換器セル７Ｆの入出力端子Ｐ１，Ｐ２の間に蓄電素子３２の電圧が接続されている期間が減少する。すなわち、蓄電素子３２の放電時間が減少する。
　図１７は、実施の形態２の電力変換装置において、ハーフブリッジ型の変換器セル７Ｈに対応する個別セル制御部２０２Ｈの構成例を示すブロック図である。図１７の個別セル制御部２０２Ｈは、過電圧判定信号ＯＶ１を受け、過電圧判定信号ＯＶ１が活性化されている場合にセル電圧指令値ｋｒｅｆｃの大きさを調整するためのセル電圧指令値調整部２０８Ｈをさらに含む点で、図１２の個別セル制御部２０２Ｈと異なる。
　具体的に、図１７のセル電圧指令値調整部２０８Ｈは、定数ｋ１に代えて定数ｋ２と、対応する相のアーム電流Ｉａｒｍとの積を、加算器２０６に出力する。定数ｋ２は、過電圧判定信号ＯＶ１が活性化されていない場合は０であり、過電圧判定信号ＯＶ１が活性化されている場合は負の定数であり、定数ｋ１とは逆符号である。図１７のその他の点は図１２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
　アーム回路を構成する変換器セル７の総数に比べてフルブリッジ型の変換器セル７Ｆの数が比較的大きくなると、過電圧判定信号ＯＶ１が活性化されている場合に、アーム電圧指令値ｋｒｅｆと個別電圧制御部２０５の制御出力ｄｋｒｅｆとの和から想定される値よりも、セル電圧指令値ｋｒｅｆｃの大きさが大きくなる。この結果、アーム電圧の制御に誤差が生じてしまう。そこで、定数ｋ１と逆符号の定数ｋ２を用いて、個別セル制御部２０２Ｈは、ハーフブリッジ型の変換器セル７Ｈからの正電圧の出力期間を、フルブリッジ型の変換器セル７Ｆの場合と逆の関係になるように調整する。定数ｋ１と定数ｋ２との比ｋ１／ｋ２は、アーム回路を構成するフルブリッジ型の変換器セル７Ｆの数とハーフブリッジ型の変換器セル７Ｈの数の比に基づいて決定される。
　なお、上記の説明では、ＰＷＭ信号がＨレベルとなる期間において、変換器セル７Ｆの入出力端子Ｐ１，Ｐ２の間に蓄電素子３２の電圧が接続されるとして説明した。逆に、ＰＷＭ信号がＬレベルとなる期間において、変換器セル７Ｆの入出力端子Ｐ１，Ｐ２の間に蓄電素子３２の電圧が接続される場合には、上記のｋ１は０または負の定数に設定され、上記のｋ２は０または正の値に設定される。
　［個別セル制御部による変換器セルの制御手順］
　以下、図１６および図１７の個別セル制御部２０２Ｆ，２０２Ｈによる変換器セル７Ｆ，７Ｈの制御手順について、これまでの説明を総括する。
　図１８は、実施の形態２の電力変換装置において、フルブリッジ型の変換器セル７Ｆの制御手順を示すフローチャートである。図１８のフローチャートは、ステップＳ１１０に代えてステップＳ１１２～Ｓ１１８が設けられ、ステップＳ１４０とステップＳ１５０との間にステップＳ１４２が設けられ、ステップＳ１４０とステップＳ１６０との間にステップＳ１４４が設けられている点で、図１５のフローチャートと異なる。以下では、図１５のフローチャートと異なる点を主に説明し、図１５と共通するステップには同一の参照符号を付して説明を繰り返さない場合がある。
　図１８のフローチャートにおいても図１５の場合と同様に、交流回路１２または直流回路１４において故障が発生しているか否か（Ｓ１００）、過電圧判定信号ＯＶ１が活性化されているか否か（Ｓ１１２，Ｓ１４０）、および過電圧判定信号ＯＶ２が活性化されているか否か（Ｓ１１６，Ｓ１４０）の判定結果に応じて、制御装置３は、フルブリッジ型の変換器セル７Ｆを、第１の動作モード（Ｓ１２０）、第２の動作モード（Ｓ１３０）、第３の動作モード（Ｓ１５０）、および第４の動作モード（Ｓ１６０)のいずれかで制御する。ここで、第１の動作モード（Ｓ１２０）、第３の動作モード（Ｓ１５０）、および第４の動作モード（Ｓ１６０)で制御する場合には、図１６のセル電圧指令値調整部２０８Ｆの定数ｋ１は０に設定される（Ｓ１１４，Ｓ１４２，Ｓ１４４）。一方、第２の動作モード（Ｓ１３０）で制御する場合には、過電圧判定信号ＯＶ１が活性化されたときに（Ｓ１１２でＹＥＳ）、セル電圧指令値調整部２０８Ｆの定数ｋ１は正定数に設定され（Ｓ１１８）、過電圧判定信号ＯＶ１が活性化されていないときに（Ｓ１１２でＮＯ）、セル電圧指令値調整部２０８Ｆの定数ｋ１は０に設定される（Ｓ１１４）。
　具体的に図１８を参照して、交流回路１２および直流回路１４のいずれにおいても故障が発生しておらず（ステップＳ１００でＮＯ）、蓄電素子３２の電圧が過電圧状態でない場合、すなわち、過電圧判定信号ＯＶ１およびＯＶ２のいずれも非活性状態の場合（ステップＳ１１２でＮＯかつステップＳ１１６でＮＯ）について説明する。この場合、制御装置３は、ステップＳ１１４においてセル電圧指令値調整部２０８Ｆの定数ｋ１を０に設定し、ステップＳ１２０の第１の動作モードでフルブリッジ型の各変換器セル７Ｆの制御を実行する。
　交流回路１２および直流回路１４のいずれにおいても故障が発生していないが（ステップＳ１００でＮＯ）、電力変換器全体での蓄電素子３２の電圧を表す評価値がしきい値Ｖｔｈ１を超えており全体として過電圧状態にある場合、すなわち過電圧判定信号ＯＶ１が活性化されている場合（ステップＳ１１２でＹＥＳ）について説明する。この場合、制御装置３は、ステップＳ１１８においてセル電圧指令値調整部２０８Ｆの定数ｋ１を正定数に設定し、ステップＳ１３０の第２の動作モードでフルブリッジ型の各変換器セル７Ｆの制御を実行する。
　これにより、対応する相のアーム電流Ｉａｒｍが正方向に流れている場合（すなわち、高電位側の入出力端子Ｐ１から低電位側の入出力端子Ｐ２の方向に流れている場合には）、セル電圧指令値ｋｒｅｆｃが増加することにより、フルブリッジ型の変換器セル７Ｆから正電圧が出力される時間（すなわち、図３の（Ａ）のスイッチング素子３１ｐ１のオン時間および図３の（Ｂ）のスイッチング素子３１ｎ２のオン時間に対応し、蓄電素子３２の充電時間に相当する）が増加する。逆に、対応する相のアーム電流Ｉａｒｍが負方向に流れている場合には、セル電圧指令値ｋｒｅｆｃが減少することにより、フルブリッジ型の変換器セル７Ｆから正電圧が出力される時間（すなわち、図３の（Ａ）のスイッチング素子３１ｐ１のオン時間および図３の（Ｂ）のスイッチング素子３１ｎ２のオン時間に対応し、蓄電素子３２の放電時間に相当する）が減少する。この結果、余剰のキャパシタ電圧をより効率良く抵抗素子３４に吸収できる。
　なお、ＰＷＭ信号がＬレベルの期間において、入出力端子Ｐ１，Ｐ２の間に蓄電素子３２の電圧が出力されるようにスイッチング素子３１が制御されている場合には、上記の定数ｋ１は負定数に設定する必要がある。
　交流回路１２および直流回路１４のいずれにおいても故障が発生しておらず（ステップＳ１００でＮＯ）、電力変換器全体での蓄電素子３２の電圧を表す評価値がしきい値Ｖｔｈ１を超えておらず、全体として過電圧状態にはないが（ステップＳ１１２でＮＯ）、ある蓄電素子３２の電圧がしきい値Ｖｔｈ２を超えていて過電圧状態にある場合（ステップＳ１１６でＹＥＳ）について説明する。この場合、制御装置３は、ステップＳ１１４においてセル電圧指令値調整部２０８Ｆの定数ｋ１を０に設定し、ステップＳ１３０の第２の動作モードで当該過電圧状態の変換器セル７Ｆの制御を実行する。これにより、当該過電圧状態の変換器セル７Ｆのキャパシタ電圧Ｖｃを抵抗素子３４に吸収できる。なお、キャパシタ電圧Ｖｃがしきい値Ｖｔｈ２を超えておらず過電圧状態にないフルブリッジ型の変換器セル７Ｆに関しては、ステップＳ１２０の第１の動作モードで制御される。
　交流回路１２または直流回路１４で故障が発生しているが（ステップＳ１００でＹＥＳ）、蓄電素子３２の電圧が過電圧状態でない場合、すなわち、過電圧判定信号ＯＶ１およびＯＶ２のいずれも非活性状態の場合（ステップＳ１４０でＮＯ）について説明する。この場合、制御装置３は、ステップＳ１４２においてセル電圧指令値調整部２０８Ｆの定数ｋ１を０に設定し、ステップＳ１５０の第３の動作モードで各変換器セル７Ｆの制御を実行する。
　交流回路１２または直流回路１４で故障が発生しており（ステップＳ１００でＹＥＳ）、蓄電素子３２の電圧が過電圧状態である場合、すなわち過電圧判定信号ＯＶ１またはＯＶ２が活性状態の場合（ステップＳ１４０でＹＥＳ）について説明する。この場合、制御装置３は、ステップＳ１４４においてセル電圧指令値調整部２０８Ｆの定数ｋ１を０に設定する。そして、制御装置３は、過電圧判定信号ＯＶ１が活性状態の場合には、ステップＳ１６０の第４の動作モードで各変換器セル７Ｆの制御を実行する。一方、ある特定のフルブリッジ型の変換器セル７Ｆに対応する過電圧判定信号ＯＶ２が活性化された場合には、制御装置３は、当該変換器セル７ＦをステップＳ１６０の第４の動作モードで制御するが、対応する過電圧判定信号ＯＶ２が活性化されておらず過電圧状態にないフルブリッジ型の変換器セル７Ｆに関しては、当該フルブリッジ型の変換器セル７ＦをステップＳ１５０の第３の動作モードで制御する。
　図１９は、実施の形態２の電力変換装置において、ハーフブリッジ型の変換器セル７Ｈの制御手順を示すフローチャートである。図１９のフローチャートは、ステップＳ１０とステップＳ２０との間にステップＳ１２，Ｓ１４，Ｓ１６が設けられ、ステップＳ１０とステップＳ３０との間にステップＳ１８が設けられている点で、図１４のフローチャートと異なる。以下では、図１４と異なる点を主に説明し、図１４と共通するステップには同一の参照符号を付して説明を繰り返さない場合がある。
　図１９を参照して、交流回路１２および直流回路１４のいずれにおいても故障は発生していないが（ステップＳ１０でＮＯ）、電力変換器２に含まれる変換器セル７の全体でのキャパシタ電圧Ｖｃの大きさの程度を表す評価値がしきい値Ｖｔｈ１を超えている場合、すなわち、過電圧判定信号ＯＶ１が活性化されている場合（ステップＳ１２でＹＥＳ）について説明する。この場合、制御装置３は、ステップＳ１６において図１７のセル電圧指令値調整部２０８Ｈの定数ｋ２を負定数に設定し、ステップＳ２０においてハーフブリッジ型の各変換器セル７Ｈのスイッチング素子３１ｐ，３１ｎを、パルス幅変調などによって制御することによって相補的にオンオフさせる。
　これにより、対応する相のアーム電流Ｉａｒｍが正方向に流れている場合には、セル電圧指令値ｋｒｅｆｃが減少することにより、ハーフブリッジ型の変換器セル７Ｈから正電圧が出力される時間（すなわち、図２のスイッチング素子３１ｐのオン時間）が減少する。逆に、対応する相のアーム電流Ｉａｒｍが負方向に流れている場合には、セル電圧指令値ｋｒｅｆｃが増加することにより、ハーフブリッジ型の変換器セル７Ｈから正電圧が出力される時間（すなわち、図２のスイッチング素子３１ｐのオン時間）が増加する。これにより、フルブリッジ型の変換器セル７Ｆからの正電圧の出力時間の変化分を補償して、アーム電圧の制御に誤差が生じないようにできる。
　なお、ＰＷＭ信号がＬレベルの期間において、入出力端子Ｐ１，Ｐ２の間に蓄電素子３２の電圧が出力されるようにスイッチング素子３１が制御されている場合には、上記の定数ｋ２は正定数に設定する必要がある。
　一方、交流回路１２および直流回路１４のいずれにおいても故障は発生しておらず（ステップＳ１０でＮＯ）、電力変換器２に含まれる変換器セル７の全体でのキャパシタ電圧Ｖｃの大きさの程度を表す評価値がしきい値Ｖｔｈ１を超えていない場合、すなわち、過電圧判定信号ＯＶ１が活性化されていない場合（ステップＳ１２でＮＯ）について説明する。この場合、制御装置３は、ステップＳ１４においてセル電圧指令値調整部２０８Ｈの定数ｋ２を０に設定し、ステップＳ２０においてハーフブリッジ型の各変換器セル７Ｈのスイッチング素子３１ｐ，３１ｎを、パルス幅変調などによって制御することによって相補的にオンオフさせる。
　交流回路１２または直流回路１４で故障が発生している場合には（ステップＳ１０）は、制御装置３は、ステップＳ１８においてセル電圧指令値調整部２０８Ｈの定数ｋ２を０に設定し、電力変換器２を構成する全てのハーフブリッジ型の変換器セル７Ｈの半導体スイッチング素子３１ｐ，３１ｎをオフ状態に制御する（すなわち、ゲートブロックする）。
　［実施の形態２の効果］
　以上のとおり、実施の形態２の電力変換装置では、電力変換器２の各蓄電素子の電圧が全体として上昇している場合に、フルブリッジ型の変換器セル７Ｆの充電期間がより長くなるように、ＰＷＭ制御などの出力電圧制御に用いられているスイッチング素子３１に供給するゲート信号のオンオフ時間を調整する。具体的な一例として示した上記の場合には、セル電圧指令値ｋｒｅｆｃを増加または減少することにより、ＰＷＭ信号（ゲート信号）のパルス幅を変化させる。これにより、余剰のキャパシタ電圧をより効率良く抵抗素子３４に吸収できるようになる。
　なお、セル電圧指令値ｋｒｅｆｃを増加または減少させることに代えて、セル電圧指令値ｋｒｅｆｃには変更を加えずに、ゲート信号生成部２０７から出力されるゲート信号ｇａのパルス幅を直接変更してもよい。
　実施の形態３．
　変換器セル７を構成する全てのスイッチング素子３１をオフ状態にするゲートブロック中に、蓄電素子３２の電圧がさらに上昇すると、スイッチング素子３１のオンオフ制御を繰り返すゲートデブロック状態に戻すことができない場合がある。蓄電素子３２の電圧が上昇した状態でスイッチング素子３１のオンおよびオフを行うと、それによって生じるサージ電圧のためにスイッチング素子が絶縁破壊する虞があるからである。
　実施の形態３では、上記のような場合に、各変換器セル７の蓄電素子３２の電圧を高速放電することが可能な構成の電力変換装置を提供する。なお、実施の形態３の電力変換装置は、通常停止の場合に各蓄電素子３２の電圧を高速放電させる場合にも適用できる。
　［電力変換装置の全体構成］
　図２０は、実施の形態３に係る電力変換装置１Ａの概略構成図である。図２０の電力変換装置１Ａは、交流遮断器７０と、直流遮断器７１Ａ，７１Ｂと、放電抵抗器７２Ａ，７２Ｂと、開閉器７３Ａ，７３Ｂとをさらに備える点で、図１の電力変換装置１と異なる。
　さらに、制御装置３は、上記の交流遮断器７０、直流遮断器７１Ａ，７１Ｂ、および開閉器７３Ａ，７３Ｂのそれぞれの開閉を制御するための放電制御部７５を備える。放電制御部７５は、さらに、各アーム制御部５０３の各個別セル制御部２０２に対して、対応する変換器セル７のスイッチング素子３１開閉を制御するための制御信号も出力する。
　図２０に示すように、交流遮断器７０は、電力変換器２と交流回路１２との間の交流線路に接続される。直流遮断器７１Ａは、電力変換器２と直流回路１４との間の高電位側の直流線路に接続される。直流遮断器７１Ｂは、電力変換器２と直流回路１４との間の低電位側の直流線路に接続される。
　さらに、放電抵抗器７２Ａの第１端は、電力変換器２と直流遮断器７１Ａとの間の高電位側の直流線路に、開閉器７３Ａを介して接続される。放電抵抗器７２Ａの第２端は、接地極に接続される。放電抵抗器７２Ｂの第１端は、電力変換器２と直流遮断器７１Ｂとの間の低電位側の直流線路に、開閉器７３Ｂを介して接続される。放電抵抗器７２Ｂの第２端は、接地極に接続される。
　［放電制御部の動作］
　図２１は、図２０の放電制御部７５による高速放電手順を示すフローチャートである。図２１の高速放電手順は、交流回路１２もしくは直流回路１４での故障発生により、変換器セル（ＳＭ）７の過電圧保護のために電力変換装置１Ａを停止する場合、または、電力変換装置１Ａを通常停止する際に各蓄電素子３２を高速放電させる場合に実行される（ステップＳ２００でＹＥＳ）。
　なお、初期状態において、交流遮断器７０および直流遮断器７１Ａ，７１Ｂは閉状態であり、開閉器７３Ａ，７３Ｂは開状態である。
　まず、ステップＳ２１０において、放電制御部７５は、各個別セル制御部２０２を制御することにより、各変換器セル７の全てのスイッチング素子３１をオフ状態にする。なお、図９の故障判定部５０４から出力される全オフ指令信号Ａｏｆｆが活性化されることにより、既に各変換器セル７の全てのスイッチング素子３１がオフされている場合には、ステップＳ２１０を改めて実行する必要はない。
　次のステップＳ２２０において、放電制御部７５は、交流遮断器７０および直流遮断器７１Ａ，７１Ｂを開放する。
　その次のステップＳ２３０において、放電制御部７５は、開閉器７３Ａ，７３Ｂを閉状態にすることにより、電力変換器２の高電位側直流端子Ｎｐを放電抵抗器７２Ａに接続し、電力変換器２の低電位側直流端子Ｎｎを放電抵抗器７２Ｂに接続する。
　その次のステップＳ２４０において、放電制御部７５は、複数の変換器セルからなるグループ単位で、順次、各グループを構成する変換器セル７の蓄電素子３２の正電圧が入出力端子Ｐ１，Ｐ２間に出力されるように、変換器セル７の一部のスイッチング素子３１をオンする。具体的に、図２に示すハーフブリッジ型の変換器セル７Ｈの場合には、スイッチング素子３１ｐがオン状態に制御される。図３および図４に示すフルブリッジ型の変換器セル７Ｆの場合には、スイッチング素子３１ｐ１，３１ｎ２がオン状態に制御される。
　なお、上記において、グループ単位で順次、複数の変換器セル７のスイッチング素子３１をオンする理由は、蓄電素子３２の電圧の合成電圧が、直流線路、放電抵抗器７２Ａ，７２Ｂなどの耐圧を超えないようにするためである。また、スイッチング素子３１を１回のみオンするだけでは、サージ電圧は問題にならない。
　［実施の形態３の効果］
　以上の手順によれば、電力変換器２を構成する全変換器セル７の蓄電素子３２の電圧を高速に放電できる。
　実施の形態４．
　自励式ＨＶＤＣ送電のメリットの一つは、他励式変換器と異なり発電機の無いパッシブな（Passive）交流電力系統にも給電できることである。たとえば、交流電力系統のブラックスタート時、および洋上風力系統から陸上の交流電力系統へ給電する場合などが該当する。
　洋上風力の場合、陸上の交流電力系統で事故が起こると一時的に陸上電力系統への送電量が落ちる。しかしながら、風車側は瞬時に出力抑制ができないので、余剰エネルギはＨＶＤＣ変換器中のキャパシタ電圧として蓄積される。これにより、ＨＶＤＣ変換器中のキャパシタ電圧が過電圧となってＨＶＤＣが停止すると、陸上の交流電力系統の事故が除去されても風車およびＨＶＤＣ変換器の再起動に時間がかかり、結果として、陸上の交流電力系統における周波数変動および電力供給支障の原因となる。
　実施の形態１～３で開示した電力変換装置１，１ＡによってＨＶＤＣ変換器を構成すると、フルブリッジ型の変換器セル７Ｆに設けられた抵抗素子によってキャパシタ電圧を消費できる。この結果、キャパシタ電圧の過電圧によるＨＶＤＣの停止を防止できる。以下、図面を参照して具体的に説明する。
　図２２は、洋上風力発電システム８０の構成例を示すブロック図である。図２３は、図２２の洋上風力発電システム８０を構成する風力発電装置８１の構成例を示すブロック図である。
　図２２および図２３を参照して、洋上風力発電システム８０は、洋上に設けられた多数の風力発電装置８１と、交流集電線８５と、１つ以上の洋上変換所８２と、直流送電線８６と、陸上変換所８３とを備える。
　風力発電装置８１は、風車９０と、発電機９１と、ＡＣ／ＤＣ変換器９２と、ＤＣ／ＡＣ変換器９３と、制御装置９４と、通信装置９５とを備える。
　具体的に、発電機９１は、風車９０の回転エネルギを交流電力に変換する。ＡＣ／ＤＣ変換器９２は、発電機９１から出力された交流電力を直流電力に変換する。ＤＣ／ＡＣ変換器９３は、ＡＣ／ＤＣ変換器９２から出力された直流電力を、たとえば、６６ｋＶの高圧の交流電力に変換して、交流集電線８５に出力する。制御装置９４は、風車９０、発電機９１、ＡＣ／ＤＣ変換器９２、およびＤＣ／ＡＣ変換器９３の動作を制御する。通信装置９５は、制御装置９４が風力発電装置８１の外部と通信路８８を介して通信するために用いられる。
　洋上変換所８２は、交流集電線８５を介して、対応する多数の風力発電装置８１から集電された交流電力を直流電力に変換する。変換後の直流電力は直流送電線８６を介して陸上変換所８３に送電される。
　より詳細には、洋上変換所８２は、実施の形態１～３で説明した電力変換器２および制御装置３と、制御装置３が洋上変換所８２の外部と通信路８８を介して通信するための通信装置８７とを備える。電力変換器２は、交流電力を直流電力に変換するＡＣ／ＤＣ変換器として用いられる。
　陸上変換所８３は、直流送電線８６を介して送電された直流電力を交流電力に変換して陸上の交流電力系統８４に給電する。
　より詳細には、陸上変換所８３は、実施の形態１～３で説明した電力変換器２および制御装置３と、制御装置３が陸上変換所８３の外部と通信路８８を介して通信するための通信装置８７とを備える。電力変換器２は、直流電力を交流電力に変換するＤＣ／ＡＣ変換器として用いられる。
　風力発電装置８１の通信装置９５、洋上変換所８２の通信装置８７、および陸上変換所８３の通信装置８７によって通信システムが構成される。風力発電装置８１の制御装置９４、洋上変換所８２の制御装置３、および陸上変換所８３の制御装置３は、この通信システムを利用して相互に通信することにより、発電および電力変換を協調して制御する。
　たとえば、陸上の交流電力系統８４で事故が起こると、陸上変換所８３の電力変換器２から交流電力系統８４への出力が一時的に減少する。基本的には、この出力の減少に応答して、風力発電装置８１の制御装置９４は出力を抑制するように風車９０を制御し、洋上変換所８２の制御装置３は出力を抑制するように電力変換器２を制御する。しかしながら、風力発電装置８１は瞬時に出力を抑制できないので、余剰のエネルギは、洋上変換所８２および陸上変換所８３において、電力変換器２の各変換器セル７のキャパシタ電圧として蓄積される。
　実施の形態１～３で説明したように、電力変換器２には抵抗素子３４付きのフルブリッジ型の変換器セル７Ｆが設けられている。したがって、異常にキャパシタ電圧が増加した場合には、抵抗素子３４によってキャパシタ電圧を消費することにより、洋上風力発電システム８０の停止を防止できる。
　今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この出願の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，１Ａ　電力変換装置、２　電力変換器、３，９４　制御装置、４　レグ回路、５，６　アーム回路、７　変換器セル、７Ｆ　フルブリッジ型の変換器セル、７Ｈ　ハーフブリッジ型の変換器セル、８Ａ，８Ｂ　リアクトル、９Ａ，９Ｂ　アーム電流検出器、１０　交流電圧検出器、１１Ａ，１１Ｂ　直流電圧検出器、１２　交流回路、１３　変圧器、１４　直流回路、１６　交流電流検出器、１７　直流電流検出器、Ｐ１，Ｐ２　入出力端子、３０Ｆ　フルブリッジ回路、３０Ｈ　ハーフブリッジ回路、３１　半導体スイッチング素子、３２　蓄電素子（キャパシタ）、３３　電圧検出器、３４　抵抗素子、３５，３５Ａ　整流素子（ダイオード）、３９Ａ　第３アーム、３９Ｂ　第４アーム、３９Ｃ　第１アーム、３９Ｄ　第２アーム、４０　セルブロック、４１　バイパス回路、５０　入力変換器、５１　サンプルホールド回路、５２　マルチプレクサ、５３　Ａ／Ｄ変換器、５４　ＣＰＵ、５５　ＲＡＭ、５６　ＲＯＭ、５７　入出力インターフェイス、５８　補助記憶装置、５９　バス、７０　交流遮断器、７１Ａ，７１Ｂ　直流遮断器、７２Ａ，７２Ｂ　放電抵抗器、７３Ａ，７３Ｂ　開閉器、７５　放電制御部、８０　洋上風力発電システム、８１　風力発電装置、８２　洋上変換所、８３　陸上変換所、８４　交流電力系統、８５　交流集電線、８６　直流送電線、８７，９５　通信装置、８８　通信路、９０　風車、９１　発電機、９２　ＡＣ／ＤＣ変換器、９３　ＤＣ／ＡＣ変換器、２０２，２０２Ｆ，２０２Ｈ　個別セル制御部、２０３　キャリア発生器、２０５　個別電圧制御部、２０６　加算器、２０７　ゲート信号生成部、２０８　過電圧判定部、２０８Ｆ，２０８Ｈ　セル電圧指令値調整部、２１０　減算器、２１１　制御器、２１３　乗算器、５０１　スイッチング制御部、５０２　基本制御部、５０３　アーム制御部、５０４　故障判定部、５０５　過電圧判定部、６０１　アーム電圧指令生成部、６０３　交流電流制御部、６０４　循環電流算出部、６０５　循環電流制御部、６０６　指令分配部、６１０　電圧マクロ制御部、６１１，６１３　減算部、６１２　全電圧制御部、６１４　グループ間電圧制御部、６１５　加算部、７００　電圧評価値生成部、Ａｏｆｆ　全オフ指令信号、ＣＳ　キャリア信号、Ｉｚｒｅｆ１　第１の電流指令値、Ｉｚｒｅｆ２　第２の電流指令値（循環電流指令値）、Ｎｎ　低電位側直流端子、Ｎｐ　高電位側直流端子、Ｎｕ，Ｎｖ，Ｎｗ　交流入力端子、ＯＶ１，ＯＶ２　過電圧判定信号、ｋｒｅｆ，ｋｒｅｆｎ，ｋｒｅｆｐ　アーム電圧指令値、ｋｒｅｆｃ　セル電圧指令値。

Claims (20)

  1. 　カスケード接続された複数の変換器セルを含むアーム回路を備える電力変換器と、
    　前記電力変換器を制御する制御装置とを備え、
    　前記複数の変換器セルの各々は、
    　高電位側の第１の入出力端子および低電位側の第２の入出力端子と、
    　複数の半導体スイッチング素子を含むブリッジ回路と、
    　前記ブリッジ回路を介して前記第１の入出力端子および前記第２の入出力端子に接続される蓄電素子とを含み、
    　前記複数の変換器セルのうちの１つ以上は、フルブリッジ型の変換器セルであり、
    　前記フルブリッジ型の変換器セルの各々の前記ブリッジ回路は、
    　前記蓄電素子の高電位側ノードと前記第１の入出力端子との間を接続する第１アームと、
    　前記蓄電素子の低電位側ノードと前記第１の入出力端子との間を接続する第２アームと、
    　前記蓄電素子の前記高電位側ノードと前記第２の入出力端子との間を接続する第３アームと、
    　前記蓄電素子の前記低電位側ノードと前記第２の入出力端子との間を接続する第４アームとを含み、
    　前記第１アーム、前記第２アーム、前記第３アーム、および前記第４アームの各々に半導体スイッチング素子が設けられ、
    　前記第２アームまたは前記第３アームは、前記半導体スイッチング素子と直列に接続された抵抗素子を含む、電力変換装置。
  2. 　前記第２アームまたは前記第３アームは、前記抵抗素子と並列かつ逆バイアス方向が順方向となるように接続された整流素子をさらに含む、請求項１に記載の電力変換装置。
  3. 　前記第２アームまたは前記第３アームは、前記抵抗素子および前記半導体スイッチング素子の全体と並列かつ逆バイアス方向が順方向となるように接続された整流素子をさらに含む、請求項１に記載の電力変換装置。
  4. 　前記第２アームに前記抵抗素子が設けられている場合、前記制御装置は、第１の動作モードにおいて、
    　　前記第２アームの前記半導体スイッチング素子を常時オフにし、
    　　前記第１アームの半導体スイッチング素子を常時オンにし、
    　　前記第３アームおよび前記第４アームの半導体スイッチング素子を、相補的に繰り返しオンオフさせ、
    　前記第３アームに前記抵抗素子が設けられている場合、前記制御装置は、第１の動作モードにおいて、
    　　前記第３アームの前記半導体スイッチング素子を常時オフにし、
    　　前記第４アームの半導体スイッチング素子を常時オンにし、
    　　前記第１アームおよび前記第２アームの半導体スイッチング素子を、相補的に繰り返しオンオフさせる、請求項１～３のいずれか１項に記載の電力変換装置。
  5. 　前記第２アームに前記抵抗素子が設けられている場合、前記制御装置は、第２の動作モードにおいて、
    　　前記第２アームの前記半導体スイッチング素子を断続的にオンオフさせ、
    　　前記第１アームの前記半導体スイッチング素子を常時オンにし、
    　　前記第３アームおよび前記第４アームの前記半導体スイッチング素子を、相補的に繰り返しオンオフさせ、
    　前記第３アームに前記抵抗素子が設けられている場合、前記制御装置は、第２の動作モードにおいて、
    　　前記第３アームの前記半導体スイッチング素子を断続的にオンオフさせ、
    　　前記第４アームの前記半導体スイッチング素子を常時オンにし、
    　　前記第１アームおよび前記第２アームの前記半導体スイッチング素子を、相補的に繰り返しオンオフさせる、請求項４に記載の電力変換装置。
  6. 　前記制御装置は、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第１の動作モードで制御しているときに、前記電力変換器に含まれる変換器セル全体での前記蓄電素子の電圧の大きさの程度を表す評価値が第１の閾値を超えた場合に、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第２の動作モードで制御する、請求項５に記載の電力変換装置。
  7. 　前記制御装置は、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第１の動作モードで制御しているときに、前記電力変換器に含まれるいずれか１つのフルブリッジ型の変換器セルの前記蓄電素子の電圧値が第２の閾値を超えた場合に、当該変換器セルを前記第２の動作モードで制御する、請求項５または６に記載の電力変換装置。
  8. 　前記制御装置は、前記第２の動作モードにおいて、前記第１アームの前記抵抗素子の温度の実測値または推定値に基づいて、前記第１アームの前記半導体スイッチング素子のオンオフの回数、オン時間、およびオフ時間を制御する、請求項５～７のいずれか１項に記載の電力変換装置。
  9. 　前記制御装置は、第３の動作モードにおいて、
    　前記第１アーム、前記第２アーム、前記第３アーム、および前記第４アームのそれぞれの前記半導体スイッチング素子を常時オフにする、請求項５～８のいずれか１項に記載の電力変換装置。
  10. 　前記電力変換器は、直流回路と交流回路との間に接続され、
    　前記制御装置は、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第１の動作モードで制御しているときに、前記直流回路または前記交流回路において事故が生じた場合に、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第３の動作モードで制御する、請求項９に記載の電力変換装置。
  11. 　前記第１アーム、前記第２アーム、前記第３アーム、および前記第４アームの各々には、前記半導体スイッチング素子と並列にかつ逆バイアス方向が順方向となるように整流素子が接続されており、
    　前記第２アームに前記抵抗素子が設けられている場合、前記制御装置は、第４の動作モードにおいて、前記第２アームの前記半導体スイッチング素子を常時オンにし、前記第１アーム、前記第３アーム、および前記第４アームのそれぞれの前記半導体スイッチング素子を常時オフにし、
    　前記第３アームに前記抵抗素子が設けられている場合、前記制御装置は、第４の動作モードにおいて、前記第３アームの前記半導体スイッチング素子を常時オンにし、前記第１アーム、前記第２アーム、および前記第４アームのそれぞれの前記半導体スイッチング素子を常時オフにする、請求項９または１０に記載の電力変換装置。
  12. 　前記制御装置は、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第３の動作モードで制御しているときに、前記電力変換器に含まれる変換器セル全体での前記蓄電素子の電圧の大きさの程度を表す前記評価値が第３の閾値を超えた場合に、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第４の動作モードで制御する、請求項１１に記載の電力変換装置。
  13. 　前記制御装置は、前記電力変換器に含まれるフルブリッジ型の各変換器セルを前記第３の動作モードで制御しているときに、前記電力変換器に含まれるいずれか１つのフルブリッジ型の変換器セルの前記蓄電素子の電圧値が第４の閾値を超えた場合に、当該変換器セルを前記第４の動作モードで制御する、請求項１１または１２に記載の電力変換装置。
  14. 　前記第２アームに前記抵抗素子が設けられている場合、前記制御装置は、前記第２の動作モードにおいて、前記カスケード接続された複数の変換器セルの高電位側から低電位側の第１方向にアーム電流が流れている場合に、前記第４アームに設けられた前記半導体スイッチング素子のオン時間を前記第１の動作モードの場合よりも長くし、
    　前記第２アームに前記抵抗素子が設けられている場合、前記制御装置は、前記第２の動作モードにおいて、前記第１方向と逆の第２方向にアーム電流が流れている場合、前記第４アームに設けられた前記半導体スイッチング素子のオン時間を前記第１の動作モードの場合よりも短くし、
    　前記第３アームに前記抵抗素子が設けられている場合、前記制御装置は、前記第２の動作モードにおいて、前記第１方向にアーム電流が流れている場合に、前記第１アームに設けられた前記半導体スイッチング素子のオン時間を前記第１の動作モードの場合よりも長くし、
    　前記第３アームに前記抵抗素子が設けられている場合、前記制御装置は、前記第２の動作モードにおいて、前記第２方向にアーム電流が流れている場合、前記第１アームに設けられた前記半導体スイッチング素子のオン時間を前記第１の動作モードの場合よりも短くする、請求項５～１３のいずれか１項に記載の電力変換装置。
  15. 　前記カスケード接続された複数の変換器セルのうちの１つ以上は、ハーフブリッジ型の変換器セルであり、
    　前記ハーフブリッジ型の変換器セルの各々は、
    　前記第１の入出力端子と前記第２の入出力端子との間に接続された第１の半導体スイッチング素子と、
    　前記第１の入出力端子と前記蓄電素子の第１端との間に接続された第２の半導体スイッチング素子とを含み、
    　前記制御装置は、前記第１の動作モードおよび前記第２の動作モードにおいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を、相補的に繰り返しオンオフさせ、
    　前記制御装置は、前記第２の動作モードにおいて前記第１方向に前記アーム電流が流れている場合に、前記第２の半導体スイッチング素子のオン時間を前記第１の動作モードの場合よりも短くし、
    　前記制御装置は、前記第２の動作モードにおいて前記第２方向に前記アーム電流が流れている場合に、前記第２の半導体スイッチング素子のオン時間を前記第１の動作モードの場合よりも長くする、請求項１４に記載の電力変換装置。
  16. 　前記第２アームに前記抵抗素子が設けられている場合、前記第１アームおよび前記第２アームに設けられた前記半導体スイッチング素子の各々は、シリコン基板に形成され、前記第３アームおよび前記第４アームに設けられた前記半導体スイッチング素子の各々は、炭化シリコン基板に形成され、
    　前記第３アームに前記抵抗素子が設けられている場合、前記第３アームおよび前記第４アームに設けられた前記半導体スイッチング素子の各々は、シリコン基板に形成され、前記第１アームおよび前記第２アームに設けられた前記半導体スイッチング素子の各々は、炭化シリコン基板に形成される、請求項４～１５のいずれか１項に記載の電力変換装置。
  17. 　前記カスケード接続された複数の変換器セルは、互いに隣接する１つ以上のブロックに分割され、
    　前記１つ以上のブロックの各々は、少なくとも１つの前記フルブリッジ型の変換器セルを含み、
    　前記１つ以上のブロックにそれぞれ対応し、各々が対応するブロックに並列に接続された１つ以上のバイパス回路をさらに備える、請求項１～１６のいずれか１項に記載の電力変換装置。
  18. 　前記カスケード接続された複数の変換器セルのうちの１つ以上は、ハーフブリッジ型の変換器セルであり、
    　前記ハーフブリッジ型の変換器セルの各々の前記蓄電素子の容量は、前記フルブリッジ型の変換器セルの各々の前記蓄電素子の容量よりも大きい、請求項１～１７のいずれか１項に記載の電力変換装置。
  19. 　前記電力変換器は、直流回路と交流回路との間に接続され、
    　前記電力変換装置は、さらに、
    　前記電力変換器と前記交流回路との間の交流線路に接続された交流遮断器と、
    　前記電力変換器と前記直流回路との間の直流線路に接続された直流遮断器と、
    　前記直流遮断器と前記電力変換器との間の前記直流線路に開閉器を介して第１端が接続され、第２端が接地極に接続された放電抵抗器とをさらに備え、
    　前記制御装置は、前記電力変換装置を停止する場合に、
    　前記カスケード接続された複数の変換器セルの各々に含まれる前記複数の半導体スイッチング素子を全てオフ状態にし、
    　前記交流遮断器および前記直流遮断器を開放し、
    　その後、前記開閉器を閉状態にした状態で、前記カスケード接続された複数の変換器セルの一部である複数の変換器セルからなるグループの単位で順次、各記グループに含まれる前記複数の変換器セルの各々について、前記蓄電素子の電圧が前記第１の入出力端子および前記第２の入出力端子の間から出力されるように、前記複数の半導体スイッチング素子を切り替える、請求項１～１８のいずれか１項に記載の電力変換装置。
  20. 　複数の風力発電装置と、
    　前記複数の風力発電装置と交流集電線を介して接続され、交流電力を直流電力に変換する洋上変換所と、
    　前記洋上変換所と直流送電線を介して接続され、直流電力を交流電力に変換して陸上の交流電力系統に供給する陸上変換所とを備え、
    　前記複数の風力発電装置、前記洋上変換所、および前記陸上変換所は、互いに通信することにより、前記複数の風力発電装置における発電ならびに前記洋上変換所および前記陸上変換所における電力変換を協調制御し、
    　前記洋上変換所および前記陸上変換所の各々は、請求項１～１９のいずれか１項に記載の電力変換装置を含む、洋上風力発電システム。
PCT/JP2022/034403 2022-09-14 2022-09-14 電力変換装置および洋上風力発電システム WO2024057441A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2022/034403 WO2024057441A1 (ja) 2022-09-14 2022-09-14 電力変換装置および洋上風力発電システム
JP2023505465A JP7275414B1 (ja) 2022-09-14 2022-09-14 電力変換装置および洋上風力発電システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/034403 WO2024057441A1 (ja) 2022-09-14 2022-09-14 電力変換装置および洋上風力発電システム

Publications (1)

Publication Number Publication Date
WO2024057441A1 true WO2024057441A1 (ja) 2024-03-21

Family

ID=86332453

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/034403 WO2024057441A1 (ja) 2022-09-14 2022-09-14 電力変換装置および洋上風力発電システム

Country Status (2)

Country Link
JP (1) JP7275414B1 (ja)
WO (1) WO2024057441A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7442749B1 (ja) 2023-05-19 2024-03-04 三菱電機株式会社 電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135323A (ja) * 1989-10-14 1991-06-10 Mitsubishi Electric Corp 多重電圧型インバータ装置
JP2010503221A (ja) * 2006-09-06 2010-01-28 シーメンス アクチエンゲゼルシヤフト パワー半導体モジュール、電力変換器弁アーム及び電力変換器
JP2017184496A (ja) * 2016-03-30 2017-10-05 東芝三菱電機産業システム株式会社 電力変換装置及びその制御方法
JP2022017129A (ja) * 2020-07-13 2022-01-25 株式会社東芝 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135323B2 (ja) 1991-12-19 2001-02-13 キヤノン株式会社 記録装置の状態表示方法、及びシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135323A (ja) * 1989-10-14 1991-06-10 Mitsubishi Electric Corp 多重電圧型インバータ装置
JP2010503221A (ja) * 2006-09-06 2010-01-28 シーメンス アクチエンゲゼルシヤフト パワー半導体モジュール、電力変換器弁アーム及び電力変換器
JP2017184496A (ja) * 2016-03-30 2017-10-05 東芝三菱電機産業システム株式会社 電力変換装置及びその制御方法
JP2022017129A (ja) * 2020-07-13 2022-01-25 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP7275414B1 (ja) 2023-05-17

Similar Documents

Publication Publication Date Title
US10326355B2 (en) Power conversion device
JP6110884B2 (ja) 制御回路
EP2443732B1 (en) An arrangement for exchanging power
CN113991662B (zh) 基于lcc-mmc的能量路由***及直流故障保护方法
US20230170822A1 (en) Power conversion device
CN112366745B (zh) 一种集中式模块化DC Chopper拓扑及控制方法
Zhang et al. A transformerless hybrid modular multilevel DC–DC converter with DC fault ride-through capability
Zhang et al. DC pole-to-pole short-circuit behavior analysis of modular multilevel converter
US20240014669A1 (en) Power Storage Apparatus and Power System Stabilization System
WO2024057441A1 (ja) 電力変換装置および洋上風力発電システム
JPWO2021111502A1 (ja) 電力変換装置
WO2015177286A1 (en) Control circuit
US20230163694A1 (en) Power conversion device
Bakas et al. Hybrid converter with alternate common arm and director thyristors for high-power capability
EP2834896A1 (en) Control circuit
Sallam et al. Interlinked hybrid microgrids with fault confining capability using a novel MMC topology
JP6899987B1 (ja) 電力変換装置
Ajami et al. A new concept of multilevel DVR based on mixed multi-cell cascaded topology
JP6896201B1 (ja) 電力変換装置
Hao et al. Delta Configured Multi Busbar Sub-Module Modular Multilevel STATCOM With Partially Rated Energy Storage for Frequency Support
Luo et al. Control and experiment of a modular multilevel converter-based HVDC transmission system
EP4311094A1 (en) Direct multi-to-single-phase, modular multi-level converter, its use in a railway intertie and method for its operation
JP6719692B1 (ja) 電力変換装置
Kumar et al. A Review of Modular Multilevel Converters and Its Applications
Patnaik et al. Fault Tolerant Modular Multilevel Converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22958769

Country of ref document: EP

Kind code of ref document: A1