WO2024004778A1 - 半導体製造装置用部材及び静電チャック装置 - Google Patents

半導体製造装置用部材及び静電チャック装置 Download PDF

Info

Publication number
WO2024004778A1
WO2024004778A1 PCT/JP2023/022915 JP2023022915W WO2024004778A1 WO 2024004778 A1 WO2024004778 A1 WO 2024004778A1 JP 2023022915 W JP2023022915 W JP 2023022915W WO 2024004778 A1 WO2024004778 A1 WO 2024004778A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor manufacturing
manufacturing equipment
internal electrode
ceramic
ceramic plate
Prior art date
Application number
PCT/JP2023/022915
Other languages
English (en)
French (fr)
Inventor
宣浩 日▲高▼
幸夫 三浦
純 有川
良樹 吉岡
Original Assignee
住友大阪セメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友大阪セメント株式会社 filed Critical 住友大阪セメント株式会社
Publication of WO2024004778A1 publication Critical patent/WO2024004778A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Definitions

  • the present invention relates to a member for semiconductor manufacturing equipment and an electrostatic chuck device.
  • This application claims priority based on Japanese Patent Application No. 2022-104587 filed in Japan on June 29, 2022, the contents of which are incorporated herein.
  • An electrostatic chuck device that can easily fix a plate-shaped sample (wafer).
  • An electrostatic chuck device has an electrostatic chuck electrode that generates an electrostatic force (Coulomb force) between a base whose main surface is a mounting surface on which a wafer is placed, and a wafer placed on the mounting surface. , is equipped with.
  • an electrostatic chuck device that uses a metal plate as the electrode material is known.
  • separation is likely to occur between the base body made of a ceramic sintered body and the electrostatic adsorption electrode made of metal.
  • an electrostatic chuck device is known that uses punching metal as an electrode material (for example, see Patent Document 1).
  • punching metal for example, see Patent Document 1
  • the ceramic that is the base material is sintered through the holes in the punched metal, and peeling can be suppressed.
  • Patent Document 1 due to the difference in configuration between a location where an electrode exists (a location with no punched holes) and a location where an electrode does not exist (a location with a punched hole), it is difficult to use the semiconductor manufacturing equipment. There was a problem in that the generated plasma was difficult to become uniform.
  • electrostatic chuck devices In addition to electrostatic adsorption electrodes, electrostatic chuck devices also include plasma control electrodes that apply high-frequency power to control the straightness of ions and radicals from the plasma, and plate-shaped samples that generate heat through electricity.
  • a configuration having a heater electrode for heating is also known.
  • problems related to the electrostatic adsorption electrode were raised, but problems caused by interfacial peeling between the ceramic sintered body and the metal plate also occur in the case of the plasma control electrode and heater electrode described above. can occur.
  • the above problem may occur not only in the electrostatic chuck member of an electrostatic chuck device, but also in a CVD (Chemical Vapor Deposition) device that applies a high frequency current to an electrode inside a base material.
  • CVD Chemical Vapor Deposition
  • the electrostatic chuck member and the CVD device member will be collectively referred to as “semiconductor manufacturing device member.”
  • the present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a member for semiconductor manufacturing equipment in which peeling between a base and an internal electrode is suppressed. Another object of the present invention is to provide an electrostatic chuck device and a semiconductor manufacturing device having such a member for a semiconductor manufacturing device.
  • the present invention includes a pair of ceramic plates and an internal electrode sandwiched between the pair of ceramic plates, the internal electrode is made of a metal plate, and a portion of the ceramic plate in contact with the internal electrode is
  • the present invention relates to a member for semiconductor manufacturing equipment, in which a diffusion layer in which metal atoms, which are the material of the metal plate, diffuse is formed inside the ceramic plate.
  • the first aspect of the present invention provides the following member for semiconductor manufacturing equipment.
  • the above is a member for semiconductor manufacturing equipment, in which a diffusion layer is formed in which metal atoms contained in the material of the metal plate are diffused.
  • the member for semiconductor manufacturing equipment according to the first aspect of the present invention preferably includes the following features. It is also preferable to combine two or more of the following features.
  • the material of the ceramic plate is at least one insulating ceramic selected from the group consisting of Al 2 O 3 , AlN, Si 3 N 4 , Y 2 O 3 , YAG, SmAlO 3 , MgO, and SiO 2
  • a second aspect of the present invention provides the following electrostatic chuck device.
  • An electrostatic chuck device comprising the member for semiconductor manufacturing equipment according to any one of [1] to [5].
  • the present invention it is possible to provide a member for semiconductor manufacturing equipment in which peeling between the base and the internal electrodes is suppressed. Further, an electrostatic chuck device having such a member for semiconductor manufacturing equipment can be provided.
  • FIG. 1 is a schematic cross-sectional view showing a preferred example of the member 1 for semiconductor manufacturing equipment of this embodiment.
  • FIG. 2 is an enlarged photograph of an example of the member 1 for semiconductor manufacturing equipment.
  • FIG. 3 is a scanning electron micrograph (SEM photograph) of a cross section of the member 1 for semiconductor manufacturing equipment, and an EDX phase analysis result showing the EDX measurement result.
  • FIG. 4 is an explanatory diagram of the diffusion layer 110 shown in FIG. 3.
  • FIG. 5 is a process diagram showing an example of a preferred method for manufacturing the member 1 for semiconductor manufacturing equipment shown in FIG.
  • FIG. 6 is a schematic cross-sectional view showing a preferable example of the electrostatic chuck device of this embodiment.
  • FIG. 7 is a profile showing an example of an evaluation result by ultrasonic flaw detection.
  • FIGS. 1 to 6 preferred examples of the member for semiconductor manufacturing equipment and the electrostatic chuck device according to the present embodiment will be described with reference to FIGS. 1 to 6.
  • the dimensions and ratios of each component are changed as appropriate to make the drawings easier to read.
  • the following description is provided to provide a better understanding of the gist of the invention, and is not intended to limit the invention unless otherwise specified. Changes, omissions, and additions may be made to numbers, positions, sizes, amounts, numerical values, ratios, orders, types, etc. without departing from the invention.
  • FIG. 1 is a schematic cross-sectional view showing a preferred example of the member 1 for semiconductor manufacturing equipment of this embodiment.
  • the member 1 for semiconductor manufacturing equipment includes a pair of ceramic plates 11 and 12 and an internal electrode 20 sandwiched between the pair of ceramic plates 11 and 12.
  • the member 1 for semiconductor manufacturing equipment is a joined body in which a ceramic plate 11, an internal electrode 20, and a ceramic plate 12 are laminated in this order and integrally bonded.
  • the cross-sectional view shown in FIG. 1 cuts the semiconductor manufacturing equipment member 1 along a virtual plane that includes the central axis of the cylinder, assuming the smallest cylinder among the cylinders circumscribing the semiconductor manufacturing equipment member 1 in a plan view. This is a cross section.
  • the member 1 for semiconductor manufacturing equipment is approximately circular in plan view, the central axis of the cylinder and the center of the shape of the member for semiconductor manufacturing equipment in plan view approximately coincide.
  • planar view refers to the field of view seen from the Y direction, which is the thickness direction of the ceramic bonded body.
  • outer edge refers to a region near the outer periphery when the object is viewed from above.
  • the ceramic plate 11 and the ceramic plate 12 have the same outer periphery shape on their overlapping surfaces.
  • the thickness and shape of the ceramic plate 11 and the ceramic plate 12 are not particularly limited, and are adjusted as appropriate depending on the use of the member 1 for semiconductor manufacturing equipment.
  • the shape of the ceramic plate 11 and the ceramic plate 12 may be circular, such as a disk shape in a plan view, but is not limited to this example.
  • the ceramic plate 11 and the ceramic plate 12 have the same composition or the same main component.
  • the ceramic plate 11 and the ceramic plate 12 may be made of only insulating ceramics, but are preferably made of a composite of insulating ceramics and a conductive substance. Note that the ceramic plate 11 and the ceramic plate 12 may be ceramic sintered bodies before and after bonding.
  • the insulating ceramics included in the ceramic plate 11 and the ceramic plate 12 are not particularly limited, but include, for example, Al 2 O 3 , AlN, Si 3 N 4 , Y 2 O 3 , yttrium aluminum garnet (YAG), SmAlO 3 , MgO. and at least one selected from the group consisting of SiO 2 .
  • Al 2 O 3 and AlN are preferred.
  • the conductive substance contained in the ceramic plate 11 and the ceramic plate 12 may be a conductive ceramic or a conductive material such as a carbon material.
  • the conductive substance contained in the ceramic plate 11 and the ceramic plate 12 is not particularly limited, but includes, for example, silicon carbide (SiC), titanium oxide (TiO 2 ), titanium nitride (TiN), titanium carbide (TiC), carbon material ( C), W, tungsten carbide (WC), Mo, molybdenum carbide (Mo 2 C), rare earth oxides, rare earth fluorides, and the like.
  • Examples of carbon materials include carbon nanotubes (CNTs), carbon nanofibers, and multilayer graphene.
  • the conductive substance is preferably at least one selected from the group consisting of SiC, TiO 2 , TiN, TiC, W, WC, Mo, Mo 2 C, and C, and SiC is more preferable.
  • the materials constituting the ceramic plate 11 and the ceramic plate 12 have a volume resistivity value of approximately 10 13 ⁇ cm or more and 10 17 ⁇ cm or less, have mechanical strength, and are resistant to corrosive gases and their plasma. There are no particular limitations on the material as long as it is a durable material. Examples of such materials include composite sintered bodies such as Al 2 O 3 sintered bodies, AlN sintered bodies, and Al 2 O 3 -SiC composite sintered bodies. From the viewpoint of dielectric properties at high temperatures, high corrosion resistance, plasma resistance, and heat resistance, the material constituting the ceramic plates 11 and 12 is preferably an Al 2 O 3 -SiC composite sintered body. The material may be an Al 2 O 3 -C composite sintered body or the like.
  • the ceramic plate 12 has a recess 12a that accommodates the internal electrode 20.
  • the ceramic plate 12 is joined to the ceramic plate 11 at an annular convex portion 12b formed on the outer edge of the ceramic plate 12.
  • the upper surface 12y of the convex portion 12b may be flat and annular.
  • the inner surface of the convex portion 12b (the inner surface of the recess) may be perpendicular to the bottom surface of the recess, or may be an inclined surface. When the inner surface is an inclined surface, it is preferable that the inner diameter of the recess 12a gradually increases toward the ceramic plate 11.
  • the depth of the recess 12a may be changed as appropriate depending on the thickness of the internal electrode 20 to be accommodated. By changing the depth of the recess 12a, the thickness of the internal electrode 20 can be set arbitrarily.
  • the average primary particle diameter of the insulating ceramics contained in the ceramic plate 11 and the ceramic plate 12 is preferably 0.5 ⁇ m or more and 10.0 ⁇ m or less, more preferably 0.7 ⁇ m or more and 7.0 ⁇ m or less, and 0.8 ⁇ m or more and 5.0 ⁇ m or less. The following is more preferable, and 0.9 ⁇ m or more and 3.0 ⁇ m or less is particularly preferable.
  • the ceramic plate 11 and the ceramic plate 12 are dense and have high voltage resistance, durability, and heat resistance. A ceramic plate 12 is obtained.
  • the method for measuring the average primary particle diameter of the insulating ceramics contained in the ceramic plate 11 and the ceramic plate 12 as members for semiconductor manufacturing equipment is as follows. Using a field emission scanning electron microscope, for example, a field emission scanning electron microscope (FE-SEM, manufactured by JEOL Ltd., JSM-7800F-Prime, manufactured by JEOL Ltd.), the semiconductor manufacturing equipment is magnified 10,000 times. Observe the cut surfaces in the thickness direction of the ceramic plates 11 and 12 of the members. Then, the particle diameters of 200 insulating ceramics are obtained by the intercept method, and the average thereof is defined as the average primary particle diameter.
  • FE-SEM field emission scanning electron microscope
  • the internal electrode 20 is a plasma control electrode that applies high-frequency power to generate plasma for processing a plate-shaped sample from the gas in the atmosphere, and a plasma control electrode that generates electric charge and fixes the plate-shaped sample by electrostatic adsorption force. It can be used as an electrode for electrostatic chucks, a heater electrode for heating a plate-shaped sample by energization, and the like.
  • the shape of the internal electrode 20 (the shape when the internal electrode 20 is viewed from above) and the size (thickness and area when the internal electrode 20 is viewed from above) are not particularly limited, and can be any of the shapes of the member 1 for semiconductor manufacturing equipment. It is adjusted as appropriate depending on the purpose.
  • the number of internal electrodes 20 is also not particularly limited and can be selected arbitrarily. For example, the number may be 1 to 8, 1 to 6, 1 to 4, 1 to 2, etc., but is not limited to these examples.
  • FIG. 1 simply shows that the semiconductor manufacturing device member 1 has one internal electrode 20, it may have a structure in which it has a plurality of internal electrodes in multiple layers.
  • each internal electrode can have the same configuration and structure as the internal electrode 20 described below.
  • a pair of ceramic plates may be provided above and below each of the plurality of internal electrodes.
  • the semiconductor manufacturing equipment member 1 when the semiconductor manufacturing equipment member 1 is an electrostatic chuck member, the semiconductor manufacturing equipment member 1 has an electrostatic chuck electrode as an internal electrode. Further, the electrostatic chuck member (member 1 for semiconductor manufacturing equipment) may further include one or both of a plasma control electrode and a heater electrode as an internal electrode.
  • the semiconductor manufacturing equipment member 1 when the semiconductor manufacturing equipment member 1 is a CVD equipment member, the semiconductor manufacturing equipment member 1 has a heater electrode as an internal electrode. Further, the CVD device member (semiconductor manufacturing device member 1) may further include one or both of a plasma control electrode and an electrostatic chuck electrode as an internal electrode.
  • the member 1 for semiconductor manufacturing equipment has multiple types of internal electrodes 20, the effects of the present invention can be achieved if at least one of the multiple types of internal electrodes 20 is a metal plate.
  • the remaining material for the other internal electrodes 20 may be a known conductive ceramic.
  • the number of ceramic plates included in the member 1 for semiconductor manufacturing equipment may be two or more and can be selected arbitrarily. For example, the number may be 2 to 8, or 3 to 6, but is not limited to these examples.
  • the internal electrode 20 is preferably formed using a metal plate. It is more preferable that the internal electrode 20 is a metal plate made of one or more selected from the group consisting of molybdenum, tungsten, niobium, and tantalum. It is also preferable that the internal electrode 20 is made only of molybdenum, tungsten, niobium, or tantalum.
  • a metal plate for the internal electrode 20 the resistance value of the electrode can be lowered compared to when the internal electrode 20 is formed of conductive ceramics, and resistance heat generation when high frequency current is applied can be suppressed. can.
  • the melting points of the metals exemplified as materials for the internal electrodes 20 are molybdenum (2620°C), tungsten (3400°C), niobium (2470°C), and tantalum (2990°C), respectively. These materials are sometimes collectively referred to as "high melting point metals.”
  • the thickness of the internal electrode 20 is preferably 10 to 100 ⁇ m.
  • the thickness may be 20 to 80 ⁇ m or 30 to 60 ⁇ m.
  • the thickness of the internal electrode 20 is preferably 50 to 200 ⁇ m.
  • the thickness may be 70 to 150 ⁇ m or 100 to 130 ⁇ m.
  • the internal electrode 20 it is preferable that no through-holes are formed in the internal electrode 20 other than through-holes that are functionally necessary, such as a gas hole of an electrostatic chuck device (described later) and a hole through which a lift pin is inserted.
  • a gas hole of an electrostatic chuck device described later
  • a hole through which a lift pin is inserted As the metal plate that is the material for the internal electrodes, a member in which the above-mentioned "functionally necessary through holes" are formed in a single plate without through holes can be used.
  • the metal plate that is the material of the internal electrode 20 has a structure different from that of so-called punching metal.
  • the area without functionally necessary through holes is 90% or more, preferably 97% or more of the total area of the internal electrode. That is, the area of the opening area is less than 10% of the total area, preferably less than 3%.
  • the through-holes of such a metal plate are provided at functionally necessary positions and with an appropriate size, so unlike punched metal, the through-holes are not arranged uniformly within the plane. In most cases, the size is not uniform.
  • the total number of through holes that the metal plate that is the material of the internal electrode 20 has varies depending on the design of the electrostatic chuck device, but is approximately 30 or less.
  • the number may be 5 to 25, 10 to 21, or 15 to 20.
  • the total number of through holes in the punching metal used is 50 or more.
  • At least one of the pair of ceramic plates 11 and 12 has a through hole at a position that overlaps in plan with the "functionally necessary through hole" of the metal plate.
  • FIG. 2 is an enlarged photograph of an example of the member 1 for semiconductor manufacturing equipment, and is a scanning electron micrograph (SEM photograph) of the vicinity of the internal electrode 20 in the cross section of the member.
  • a diffusion layer 110 in which the material of the internal electrode 20 is diffused is formed in a portion of the ceramic plate 11 that is in contact with the internal electrode 20. Furthermore, a diffusion layer 120 in which the material of the internal electrode 20 is diffused is formed in a portion of the ceramic plate 12 that is in contact with the internal electrode 20 . Diffusion layer 110 preferably contains both the material constituting ceramic plate 11 and the material constituting internal electrode 20 . Incidentally, at the interface between the ceramic plate 11 and the internal electrode 20, infinitesimal irregularities may be formed on each surface, and the irregularities may engage each other.
  • the ceramic plate 11 and the internal electrode 20 are firmly bonded, and interfacial peeling can be suppressed.
  • the diffusion layer 120 is formed at the interface between the ceramic plate 12 and the internal electrode 20, the ceramic plate 12 and the internal electrode 20 are firmly bonded, and interfacial peeling can be suppressed.
  • FIG. 3 shows a scanning electron micrograph (SEM photograph) and EDX phase analysis results showing the EDX measurement results of a cross section of the member 1 for semiconductor manufacturing equipment.
  • (a) shown in FIG. 3 shows a scanning electron micrograph of a cross section of the member 1 for semiconductor manufacturing equipment, and
  • (b) shown in FIG. 3 shows an EDX phase in the same field of view as (a) shown in FIG. Show the analysis results.
  • the particulate portion (symbol ⁇ ) that diffuses into the diffusion layer 110 in the SEM photograph of (a) shown in FIG. It is clear that the electrode 20 is made of metal. That is, in the diffusion layer, metal atoms, which are the material of the internal electrodes, are diffused inside the ceramic plate.
  • FIG. 4 is an explanatory diagram of the diffusion layer 110, and is a SEM photograph of the same field of view as (a) shown in FIG.
  • the diffusion layer 110 will be described below, but a similar configuration can be adopted for the diffusion layer 120 as well.
  • the thickness of the diffusion layer 110 can be arbitrarily selected, it is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, more preferably 1 ⁇ m or more and 5 ⁇ m or less, and even more preferably 2 ⁇ m or more and 4 ⁇ m or less.
  • the thickness of the diffusion layer 110 is 0.5 ⁇ m or more, a strong bond between the ceramic plate 11 and the internal electrode 20 can be ensured.
  • the thickness of the diffusion layer 110 is 10 ⁇ m or less, a decrease in withstand voltage can be suppressed.
  • the thickness of the diffusion layer 110 is measured as follows.
  • FIG. 4 is an enlarged photograph taken using this method.
  • Image analysis type particle size distribution measurement software for example, image analysis type particle size distribution measurement software (Mac-View Version 4, manufactured by Mountec Co., Ltd.) can be used for image processing.
  • the particles (symbol X) that have reached the inside of the ceramic plate the most, that is, the ones farthest from the internal electrode 20 A virtual line L1 is created that contacts the particles from the inside of the ceramic plate, that is, contacts the part of the particles farthest from the internal electrode 20.
  • the virtual line L1 is a line parallel to the outer edge (long side) of the enlarged photograph.
  • the interface between the internal electrode 20 and the ceramic plate 11 is specified, and a virtual line L2 is created.
  • the virtual line L2 may be specified automatically using a software function, or may be specified manually.
  • the entire area surrounded by the virtual lines L1 and L2 and the outer edge of the enlarged photograph is defined as the diffusion layer 110, and the area (S 0 ) of the entire diffusion layer 110 is determined.
  • the obtained area S0 is divided by the length of the virtual line L1 (horizontal length), specifically, the actual size corresponding to the length of the virtual line L1 (actual size considering the magnification). , the thickness of the diffusion layer 110.
  • the average value of the thickness of the diffusion layer 110 is determined.
  • the internal electrode 20 is divided into 10 equal parts in the same direction as the mounting surface.
  • nine dividing lines (dividing positions) are assumed to extend in a direction perpendicular to the plane direction of the mounting surface.
  • the same imaging as described above and the measurement of the thickness of the diffusion layer 110 are performed at each of the nine division positions (nine positions including the position of the central axis of the cylinder circumscribing the member 1 for semiconductor manufacturing equipment).
  • the arithmetic mean value of the obtained thicknesses of the diffusion layer 110 is determined and is defined as the "thickness of the diffusion layer 110."
  • the thickness of the diffusion layer 120 can also be measured in the same manner.
  • the ratio (area ratio) of the metal diffused in the diffusion layer 110 can be arbitrarily selected, but is preferably 5% or more and 30% or less, more preferably 8% or more and 25% or less, and 10% or more and 20%. It is more preferable that it is the following. By forming such that the area ratio is 5% or more and 30% or less, a strong bond between the ceramic plate 11 and the internal electrode 20 can be ensured.
  • the metal ratio in the diffusion layer 110 is measured as follows.
  • the ratio (S/S o ⁇ 100) (%) of the area S to the area S 0 of the entire diffusion layer 110 described above (method for measuring the thickness of the diffusion layer) is determined.
  • the same measurements are performed at the same nine locations where the thickness was measured in the above-mentioned (method for measuring the thickness of the diffusion layer).
  • the arithmetic mean value of the ratio of the area S to the area S 0 obtained at the nine locations is determined as the "metal ratio in the diffusion layer 110".
  • the metal ratio in the diffusion layer 120 can also be measured in the same manner.
  • FIG. 5 is a process diagram showing a method for manufacturing the member 1 for semiconductor manufacturing equipment. First, as shown in FIG. 5(a), the ceramic plate 12 is adjusted by forming a recess 12a in the ceramic plate.
  • a metal plate 20x which is the material of the internal electrode 20, is placed inside the recess 12a.
  • the ceramic plate 11 is stacked on the ceramic plate 12 and the metal plate 20x to form a laminate, and then sintered. It is also preferable to apply pressure during sintering, if necessary.
  • the surface of the ceramic plate 11 on the ceramic plate 12 side is preferably mirror-finished.
  • the ceramic plate 11 contacts the top surface 12y of the convex portion 12b of the ceramic plate 12 facing the ceramic plate 11, and is bonded to the top surface 12y by sintering.
  • the sintering temperature can be arbitrarily selected, and examples thereof include 1400° C. or higher and 1800° C. or lower.
  • the temperature is preferably 1450°C or more and 1750°C or less, more preferably 1450°C or more and 1700°C or less.
  • the lower limit of the sintering temperature is based on the degree of vacuum during sintering that is selected and the vapor pressure curve of the selected material for the metal plate 20x (the above-mentioned high melting point metal), and determines the diffusion of the material for the metal plate 20x. It is preferable to set a temperature that is possible. By setting the sintering temperature to 1450° C. or higher, diffusion from the metal plate 20x to the ceramic plate is likely to occur. Further, by setting the sintering temperature to 1700° C. or lower, diffusion of metal atoms into the ceramic plates can be appropriately suppressed, and the volume resistivity values of the ceramic plates 11 and 12 can be controlled within an appropriate range.
  • the forming material of the ceramic plate 11 and the ceramic plate 12 is Al 2 O 3 -SiC
  • the SiC particles will become Al 2 O 3 particles. inhibits growth.
  • the average primary particle size of Al 2 O 3 crystal grains can be maintained in the range of 0.5 ⁇ m or more and 10 ⁇ m or less, and the diffusion of metal to the grain boundaries (formation of a diffusion layer) can be promoted.
  • the sintering temperature can be increased and the formation of the diffusion layer can be promoted.
  • the C particles inhibit the grain growth of Al 2 O 3 even under high temperature heat treatment conditions.
  • the average primary particle size of Al 2 O 3 crystal grains can be maintained in the range of 0.5 ⁇ m or more and 10 ⁇ m or less, and the diffusion of metal to the grain boundaries (formation of a diffusion layer) can be promoted. .
  • particles in which constituent materials are covalently bonded such as SiC particles and C particles, are preferable. Materials that are covalently bonded in this manner are difficult to diffuse due to the heat generated during manufacturing of members for semiconductor manufacturing equipment. Therefore, by including SiC or C in the forming material of the ceramic plate 11 and the ceramic plate 12, the balance between grain growth due to sintering of Al 2 O 3 and inhibition of grain growth of Al 2 O 3 during high-temperature heat treatment is achieved. It is easy to take and maintain the average primary particle size of Al 2 O 3 crystal grains in the range of 0.5 ⁇ m or more and 10 ⁇ m or less.
  • the member 1 for semiconductor manufacturing equipment can be manufactured.
  • FIG. 6 is a schematic cross-sectional view showing a preferable example of the electrostatic chuck device of this embodiment.
  • the electrostatic chuck device 100 includes an electrostatic chuck member 1, which is a member for semiconductor manufacturing equipment described above, and a disc-shaped base member 103 that adjusts the electrostatic chuck member 1 to a desired temperature. , and an adhesive layer 104 for joining and integrating the electrostatic chuck member 1 and the base member 103.
  • the electrostatic chuck member 1 is arranged with the ceramic plate 11 facing upward and the ceramic plate 12 facing the base member 103 side.
  • the ceramic plate 12 is provided with a through hole 115 that reaches the internal electrode 20 .
  • a power feeding terminal 116 is inserted into the through hole 115 and electrically connected to the internal electrode 20 .
  • a large number of protrusions are provided on the upper surface (mounting surface) 11a of the ceramic plate 11 to support a plate-shaped sample such as a semiconductor wafer.
  • an annular protrusion having a square cross section may be provided around the peripheral edge of the mounting surface 11a to prevent cooling gas such as helium (He) from leaking.
  • there are a plurality of protrusions having the same height as the annular protrusion, a circular cross section, and a substantially rectangular longitudinal cross section. may be provided.
  • the thickness of the ceramic plate 11 can be arbitrarily selected, but is preferably 0.3 mm or more and 3.0 mm or less, more preferably 0.4 mm or more and 2.0 mm or less, and particularly preferably 0.5 mm or more and 1.5 mm or less. If the thickness of the ceramic plate 11 is 0.3 mm or more, it has excellent voltage resistance. On the other hand, if the thickness of the ceramic plate 11 is 3.0 mm or less, the electrostatic adsorption force of the electrostatic chuck member 1 will not decrease, and the plate-shaped sample placed on the mounting surface 11a of the ceramic plate 11 will not be reduced. The temperature of the plate-shaped sample during processing can be maintained at a preferable constant temperature without reducing the thermal conductivity between the base member 103 and the base member 103.
  • the thickness of the ceramic plate 12 can be arbitrarily selected, it is preferably 0.3 mm or more and 3.0 mm or less, more preferably 0.4 mm or more and 2.0 mm or less, and particularly preferably 0.5 mm or more and 1.5 mm or less. If the thickness of the ceramic plate 12 is 0.3 mm or more, sufficient withstand voltage can be ensured. On the other hand, if the thickness of the ceramic plate 12 is 3.0 mm or less, the electrostatic adsorption force of the electrostatic chuck member 1 will not decrease, and the plate-shaped sample placed on the mounting surface 11a of the ceramic plate 11 will not be reduced. The temperature of the plate-shaped sample during processing can be maintained at a preferable constant temperature without reducing the thermal conductivity between the base member 103 and the base member 103.
  • the thickness of the internal electrode 20 can be arbitrarily selected, it is preferably 5 ⁇ m or more and 200 ⁇ m or less, more preferably 7 ⁇ m or more and 100 ⁇ m or less, and even more preferably 10 ⁇ m or more and 100 ⁇ m or less. If the thickness of the internal electrode 20 is 5 ⁇ m or more, sufficient conductivity can be ensured. On the other hand, if the thickness of the internal electrode 20 is 200 ⁇ m or less, the thermal conductivity between the plate-shaped sample placed on the placement surface 11a of the ceramic plate 11 and the base member 103 will not decrease, and the processing The temperature of the plate-shaped sample inside can be maintained at a desired constant temperature. In addition, plasma can be stably generated without decreasing plasma permeability.
  • the power supply terminal 116 is a member for applying voltage to the internal electrode 20.
  • the number, shape, etc. of the power feeding terminals 116 are determined depending on the form of the internal electrode 20, that is, whether it is a monopolar type or a bipolar type.
  • the material of the power supply terminal 116 is not particularly limited as long as it is a conductive material with excellent heat resistance.
  • the material for the power supply terminal 116 is preferably a material whose thermal expansion coefficient is close to that of the internal electrodes 20 and the ceramic plate 12, such as a Kovar alloy, a metal material such as niobium (Nb), or a variety of other materials. Conductive ceramics are preferably used.
  • the conductive adhesive layer 117 is provided in the through hole 115 of the base member 103 and in the through hole 118 of the ceramic plate 12. Further, the conductive adhesive layer 117 is interposed between the internal electrode 20 and the power feeding terminal 116 to electrically connect the internal electrode 20 and the power feeding terminal 116.
  • the conductive adhesive constituting the conductive adhesive layer 117 includes a conductive substance such as carbon fiber and metal powder, and resin.
  • the resin contained in the conductive adhesive is not particularly limited as long as it does not easily cause cohesive failure due to thermal stress, such as silicone resin, acrylic resin, epoxy resin, phenol resin, polyurethane resin, unsaturated polyester resin, etc. can be mentioned.
  • silicone resins are preferred because they have a high degree of expansion and contraction and are difficult to cause cohesive failure due to changes in thermal stress.
  • the base member 103 is a thick disc-shaped member made of at least one of metal and ceramics.
  • the frame of the base member 103 is configured to also serve as an internal electrode for plasma generation.
  • a flow path 121 is formed inside the frame of the base member 103 to circulate a cooling medium such as water, He gas, N2 gas, or the like.
  • the frame of the base member 103 is connected to an external high frequency power source 122. Further, a power supply terminal 116 whose outer periphery is surrounded by an insulating material 123 is fixed in the through hole 115 of the base member 103 via the insulating material 123. The power supply terminal 116 is connected to an external DC power supply 124.
  • the material constituting the base member 103 is not particularly limited as long as it is a metal with excellent thermal conductivity, electrical conductivity, and workability, or a composite material containing these metals.
  • As the material constituting the base member 103 for example, aluminum (Al), copper (Cu), stainless steel (SUS), titanium (Ti), etc. are suitably used.
  • At least the surface of the base member 103 that is exposed to plasma is preferably subjected to alumite treatment or resin coating with polyimide resin. Further, it is more preferable that the entire surface of the base member 103 is subjected to the above-mentioned alumite treatment or resin coating.
  • the plasma resistance of the base member 103 is improved and abnormal discharge is prevented. Therefore, the plasma resistance stability of the base member 103 is improved, and the occurrence of surface scratches on the base member 103 can also be prevented.
  • the adhesive layer 104 is configured to bond and integrate the electrostatic chuck member 1 and the base member 103 together.
  • the thickness of the adhesive layer 104 can be arbitrarily selected, but is preferably 100 ⁇ m or more and 200 ⁇ m or less, more preferably 130 ⁇ m or more and 170 ⁇ m or less. If the thickness of the adhesive layer 104 is within the above range, the adhesive strength between the electrostatic chuck member 1 and the base member 103 can be maintained sufficiently. Further, sufficient thermal conductivity between the electrostatic chuck member 1 and the base member 103 can be ensured.
  • the adhesive layer 104 can be arbitrarily selected, it is formed of, for example, a cured product obtained by heating and curing a silicone resin composition, an acrylic resin, an epoxy resin, or the like.
  • silicone resin compositions are more preferred because they are resins with excellent heat resistance and elasticity.
  • thermosetting temperature 70°C to 140°C is particularly preferred. If the thermosetting temperature is lower than 70° C., curing will not proceed sufficiently during the bonding process when the electrostatic chuck member 1 and the base member 103 are bonded in a state where they face each other, which is not preferable because workability will be poor. On the other hand, when the thermosetting temperature exceeds 140°C, the difference in thermal expansion between the electrostatic chuck member 1 and the base member 103 is large, and the stress between the electrostatic chuck member 1 and the base member 103 increases, and the stress between the electrostatic chuck member 1 and the base member 103 increases. This is not preferable because peeling may occur.
  • thermosetting temperature is 70° C. or higher, since workability is excellent in the bonding process, and that the thermosetting temperature is 140° C. or lower, since it is difficult for the electrostatic chuck member 1 and the base member 103 to separate. .
  • Such an electrostatic chuck device 100 includes the above-mentioned electrostatic chuck member 1, it is highly reliable in that peeling between the base and the internal electrodes is suppressed.
  • the electrostatic chuck member (member for semiconductor manufacturing equipment) 1 As described above, peeling between the base and the internal electrodes is suppressed. Further, the electrostatic chuck device 100 as described above has high reliability because it includes the above-mentioned electrostatic chuck member (member for semiconductor manufacturing equipment) 1.
  • Example 1 A mixed powder of 97% by mass of aluminum oxide powder (insulating material) and 3% by mass of silicon carbide (SiC) powder (conductive material) is molded and sintered to produce aluminum oxide-silicon carbide composite sintered material.
  • Two ceramic plates (a first ceramic plate and a second ceramic plate) each made of a sintered body (Al 2 O 3 --SiC sintered body) were produced. Each ceramic plate had a disk shape with a diameter of 450 mm and a thickness of 5.0 mm.
  • the recess had an inclined surface (inner surface) that was inclined so that the opening diameter increased toward the one surface.
  • a molybdenum metal plate having a diameter ( ⁇ ) of 293 mm and a thickness of 15 ⁇ m was placed in the recess formed in the first ceramic plate.
  • a second ceramic plate was laminated on the one surface of the first ceramic plate to form a laminate.
  • a metal plate placed inside the laminate was used as an internal electrode.
  • the obtained laminate was heated under an argon atmosphere at a heat treatment temperature of 1500° C. and a pressure of 10 MPa for 2 hours to produce the member for semiconductor manufacturing equipment of Example 1.
  • Example 2 A member for semiconductor manufacturing equipment of Example 2 was manufactured in the same manner as Example 1 except that the heat treatment temperature was 1700°C.
  • Example 3 A member for a semiconductor manufacturing device of Example 3 was manufactured in the same manner as in Example 2 except that a mixed powder of 91% by mass of aluminum oxide powder and 9% by mass of silicon carbide powder was used.
  • Example 4 A member for a semiconductor manufacturing device of Example 4 was manufactured in the same manner as in Example 1 except that a mixed powder of 99% by mass of aluminum oxide powder and 1% by mass of silicon carbide powder was used. Regarding the member for semiconductor manufacturing equipment of Example 4, a cross section of the field of view shown in FIG. 1 was prepared, and when the ceramic plate around the metal plate was observed under magnification, a diffusion layer was confirmed.
  • Example 5 A member for semiconductor manufacturing equipment of Example 5 was produced in the same manner as in Example 1 except that a mixed powder of 99.4% by mass of aluminum oxide powder and 0.6% by mass of multilayer graphene (conductive material) was used. did.
  • Example 1 A comparison was made in the same manner as in Example 1, except that an aluminum oxide sintered body was used instead of a composite sintered body as the ceramic plates (first ceramic plate, second ceramic plate), and the heat treatment temperature was 1350°C. The member for semiconductor manufacturing equipment of Example 1 was manufactured.
  • Comparative example 2 A member for a semiconductor manufacturing device of Comparative Example 2 was manufactured in the same manner as Comparative Example 1 except that the heat treatment temperature was 1500°C.
  • Electrode peeling electrode peeling
  • the adhesion state (interface state) between the internal metal plate (internal electrode) and ceramic plate was measured using an ultrasonic flaw detector (ultrasonic digital image diagnosis system IS-450, manufactured by Insight Co., Ltd.) This was confirmed using the following method.
  • the state of the interface between the metal plate and the ceramic plate was confirmed using the water immersion method in ultrasonic flaw detection.
  • the semiconductor manufacturing equipment member is immersed in water
  • the probe of the measuring device is applied to the mounting surface of the semiconductor manufacturing equipment member
  • the probe of the ultrasonic flaw detection equipment is directed toward the semiconductor manufacturing equipment member. It sent out ultrasound waves.
  • the irradiated ultrasonic waves are reflected by scratches on the semiconductor manufacturing device member and by interfaces and surfaces of different laminates of the members, and the reflected waves are received by the probe.
  • Ultrasonic flaw detection equipment converts the received reflected waves into high-frequency voltage and reads it out as a signal.
  • the probe of the measuring device was scanned on the mounting surface of the member for semiconductor manufacturing equipment, and the above measurement was performed on the entire surface of the member for semiconductor manufacturing equipment.
  • FIG. 7 is a profile showing an example of evaluation results by ultrasonic flaw detection.
  • (a) shown in FIG. 7 is an example of a location where there is no electrode peeling
  • (b) shown in FIG. 7 is an example of a location where there is electrode peeling.
  • the horizontal axis shows the elapsed time (unit: nanoseconds) from ultrasound irradiation
  • the vertical axis shows the intensity of the observed ultrasound (unit: none, relative intensity).
  • the ceramic plates constituting these members for semiconductor manufacturing equipment contain a conductive substance (SiC powder or multilayer graphene). From this, it is thought that the conductive substance suppresses grain growth of Al 2 O 3 and enables heat treatment at a high temperature condition of 1500° C. or higher. It is thought that as a result, metal atoms diffused from the metal plate to the ceramic plate to form a diffusion layer, and the interface was tightly adhered to each other, thereby suppressing peeling.
  • the semiconductor manufacturing equipment members of Examples 1 to 5 employ metal plates as the material for the internal electrodes, they are different from conventionally known semiconductor manufacturing equipment members that have conductive ceramics as the electrode material. , resistance heat generation can be suppressed.
  • Metal ratio in diffusion layer Regarding the member for semiconductor manufacturing equipment of Example 1, the metal proportion in the diffusion layer was calculated according to the method described above (metal proportion in the diffusion layer).
  • a member for semiconductor manufacturing equipment was cut, and the cross section was mirror-polished with diamond paste having an average grain size of abrasive grains of 3 ⁇ m (particle size display: #8000) to form a cross section as an observation surface.
  • a SEM image was taken of this observation surface (cross section) using an electron microscope (manufactured by JEOL Ltd., model number JXA-8530F). SEM images were taken at nine locations for each sample, including the central location. The magnification during imaging was 10,000 times.
  • the obtained SEM photograph was imported into image analysis type particle size distribution measurement software (Mac-View Version 4, manufactured by Mountec Co., Ltd.), and the outline of the metal part in the diffusion layer was manually specified to identify the metal part.
  • image analysis type particle size distribution measurement software Mac-View Version 4, manufactured by Mountec Co., Ltd.
  • the outline of the metal part in the diffusion layer was manually specified to identify the metal part.
  • the brightness clearly differs between the metal part and the ceramic part of the diffusion layer, based on the difference in the amount of electron reflection. Therefore, the outline of the metal part can be easily specified under normal measurement conditions for observing the metal part in the diffusion layer.
  • the total area (S) of the particles containing the internal electrode material diffused in the region (S 0 ) defined as the diffusion layer is calculated, and the ratio of the area S to the area S 0 (S/S o ⁇ 100) (% ) was sought.
  • upper diffusion layer means a diffusion layer formed on the mounting surface side with respect to the internal electrodes.
  • lower diffusion layer refers to a diffusion layer formed on the side opposite to the mounting surface with respect to the internal electrodes.
  • the upper diffusion layer corresponds to the diffusion layer 110 in FIG. 2
  • the lower diffusion layer corresponds to the diffusion layer 120 in FIG. 2.
  • the present invention provides a member for semiconductor manufacturing equipment in which peeling between a base and an internal electrode is suppressed. Further, an electrostatic chuck device having such a member for semiconductor manufacturing equipment can be provided.
  • Electrostatic chuck member member for semiconductor manufacturing equipment
  • 12 Ceramic plate Placement surface 12a Recess 12b Annular convex portion 12x Surface of recess 12y Upper surface of convex portion 20 Internal electrode 20x Metal plate
  • Electrostatic chuck device 103
  • Base member 103a Surface of base member 104
  • Adhesive Layers 110, 120
  • Diffusion layer 115
  • Through hole 116
  • Power supply terminal 117
  • Conductive adhesive layer 118 Through hole 121
  • External high frequency power source 123
  • Insulating material External DC power source
  • B Ultrasonic reflection peak at the interface Ultrasound reflection peak at the back surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

一対のセラミックス板と、一対のセラミックス板に挟持された内部電極と、を有し、内部電極は、金属板をその材料とし、セラミックス板の内部電極と接する部分には、金属板の材料に含まれる金属原子が拡散する拡散層が形成されている半導体製造装置用部材。

Description

半導体製造装置用部材及び静電チャック装置
　本発明は、半導体製造装置用部材及び静電チャック装置に関する。
　本願は２０２２月６月２９日に、日本に出願された特願２０２２－１０４５８７号に基づき優先権を主張し、その内容をここに援用する。
　プラズマエッチングを実施する半導体製造装置では、簡単に板状試料（ウエハ）を固定することができる静電チャック装置が用いられている。静電チャック装置は、一主面がウエハを載置する載置面である基体と、載置面に載置したウエハとの間に静電気力（クーロン力）を発生させる静電吸着用電極と、を備えている。
　上述の静電チャック装置として、電極の材料に金属板を採用した静電チャック装置が知られている。このような構成では、セラミックス焼結体を材料とする基体と、金属を材料とする静電吸着用電極との間で剥離が発生しやすい。この課題を解決するため、電極の材料としてパンチングメタルを採用した静電チャック装置が知られている（例えば、特許文献１参照）。パンチングメタルを電極に採用すると、パンチングメタルの孔を介して基体の材料であるセラミックスが焼結し、剥離を抑制することができる。
特許第６５０９１３８号公報
　しかしながら、上記特許文献１の構成では、電極が存在する箇所（パンチング孔が無い箇所）と、電極が存在しない箇所（パンチング孔がある箇所）との構成の違いに起因して、半導体製造装置で生じるプラズマが均一になりにくいという課題があった。
　また、静電チャック装置では、静電吸着用電極の他、高周波電力を通電してプラズマからのイオンやラジカルの直進性を制御するためのプラズマ制御用電極や、通電発熱させて板状試料を加熱するためのヒータ電極を有する構成も知られている。上記特許文献１の構成では、静電吸着用電極に関する課題を挙げたが、セラミックス焼結体と金属板との界面剥離に起因する課題は、上述のプラズマ制御用電極及びヒータ電極の場合にも生じ得る。
　同様に、上記課題は、静電チャック装置が有する静電チャック部材に限らず、基材の内部の電極に高周波電流を印可するＣＶＤ（Chemical Vapor Deposition）装置においても同様に生じ得る。以下、本明細書においては、静電チャック部材とＣＶＤ装置用部材とを合わせて「半導体製造装置用部材」と総称する。
　本発明はこのような事情に鑑みてなされたものであって、基体と内部電極との間での剥離が抑制された半導体製造装置用部材を提供することを目的とする。また、このような半導体製造装置用部材を有する静電チャック装置や半導体製造装置を提供することを併せて目的とする。
　上記の課題を解決するため、本発明の一態様は、以下の態様を包含する。
　本発明は、一対のセラミックス板と、前記一対のセラミックス板に挟持された内部電極と、を有し、前記内部電極は、金属板を材料とし、前記セラミックス板において前記内部電極と接する部分には、前記セラミックス板の内部に前記金属板の材料である金属原子が拡散する拡散層が形成されている半導体製造装置用部材に関する。
　具体的には、本発明の第一の態様は、以下の半導体製造装置用部材を提供する。
［１］一対のセラミックス板と、前記一対のセラミックス板に挟持された内部電極と、を有し、前記内部電極は、金属板をその材料とし、前記セラミックス板内の前記内部電極と接する部分には、前記金属板の材料に含まれる金属原子が拡散する拡散層が形成されている半導体製造装置用部材。
　本発明の第一の態様の半導体製造装置用部材は、以下の特徴を含むことが好ましい。以下の特徴は２つ以上を組み合わせることも好ましい。
［２］前記拡散層の厚さは、０．５μｍ以上１０．０μｍ以下である［１］に記載の半導体製造装置用部材。
［３］前記セラミックス板の材料は、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、Ｙ２Ｏ３、ＹＡＧ、ＳｍＡｌＯ３、ＭｇＯ及びＳｉＯ２からなる群から選択される少なくとも１種の絶縁性セラミックスを含み、前記絶縁性セラミックスの結晶粒の平均一次粒子径は、０．５μｍ以上１０．０μｍ以下である［１］又は［２］に記載の半導体製造装置用部材。
［４］前記セラミックス板の材料は、前記絶縁性セラミックスと導電性物質から構成される［３］に記載の半導体製造装置用部材。
［５］前記導電性物質は、ＳｉＣ、ＴｉＯ２、ＴｉＮ、ＴｉＣ、Ｗ、ＷＣ、Ｍｏ、Ｍｏ２Ｃ及びＣからなる群から選択される少なくとも１種である［４］に記載の半導体製造装置用部材。
　本発明の第二の態様は、以下の静電チャック装置を提供する。
［６］［１］から［５］のいずれか１項に記載の半導体製造装置用部材を有する静電チャック装置。
　本発明によれば、基体と内部電極との間での剥離が抑制された半導体製造装置用部材を提供することができる。また、このような半導体製造装置用部材を有する静電チャック装置を提供することができる。
図１は、本実施形態の半導体製造装置用部材１の好ましい例を示す概略断面図である。 図２は、半導体製造装置用部材１の一例についての拡大写真である。 図３は、半導体製造装置用部材１の断面の走査型電子顕微鏡写真（ＳＥＭ写真）及び、ＥＤＸ測定結果を示すＥＤＸ相解析結果である。 図４は、図３に示された拡散層１１０についての説明図である。 図５は、図１に示した半導体製造装置用部材１の好ましい製造方法の例を示す工程図である。 図６は、本実施形態の静電チャック装置の好ましい例を示す概略断面図である。 図７は、超音波探傷検査による評価結果の一例を示すプロファイルである。
　以下、図１～図６を参照しながら、本実施形態に係る半導体製造装置用部材及び静電チャック装置の好ましい例について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。以下の説明は、発明の趣旨をより良く理解させるために説明するものであり、特に指定のない限り、本発明を限定するものではない。発明を逸脱しない範囲で、数、位置、大きさ、量、数値、比率、順番、種類などの変更や省略や追加をすることができる。
《半導体製造装置用部材》
　図１は、本実施形態の半導体製造装置用部材１の好ましい例を示す概略断面図である。半導体製造装置用部材１は、一対のセラミックス板１１，１２と、一対のセラミックス板１１，１２に挟持された内部電極２０と、を備える。半導体製造装置用部材１は、セラミックス板１１と、内部電極２０と、セラミックス板１２とが、この順に積層され、接合一体化されてなる接合体である。
　図１に示す断面図は、平面視において半導体製造装置用部材１に外接する円筒のうち最小の円筒を想定したとき、この円筒の中心軸を含む仮想面により、半導体製造装置用部材１を切断した断面である。半導体製造装置用部材１が平面視で略円形である場合、上記円筒の中心軸と、平面視における半導体製造装置用部材の形状の中心とは凡そ一致する。
　なお、本明細書において「平面視」とは、セラミックス接合体の厚さ方向であるＹ方向から見た視野を指す。
　また、本明細書において「外縁」とは、対象物を平面視したときの外周近傍の領域を指す。
［セラミックス板］
　セラミックス板１１及びセラミックス板１２は、その重ね合わせ面の外周の形状を同じくする。セラミックス板１１及びセラミックス板１２の厚さや形状は、特に限定されず、半導体製造装置用部材１の用途に応じて適宜調整される。セラミックス板１１及びセラミックス板１２の形状は、例えば平面視で円盤状などの円形であってもよいが、この例のみに限定されない。
　セラミックス板１１及びセラミックス板１２は、同一組成又は主成分が同一である。セラミックス板１１及びセラミックス板１２は、絶縁性セラミックスのみで構成されていてもよいが、絶縁性セラミックスと導電性物質の複合体からなることが好ましい。なおセラミックス板１１及びセラミックス板１２は、接合前や接合後もセラミックス焼結体であってよい。
　セラミックス板１１及びセラミックス板１２に含まれる絶縁性セラミックスは、特に限定されないが、例えば、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、Ｙ２Ｏ３、イットリウムアルミニウムガーネット（ＹＡＧ）、ＳｍＡｌＯ３、ＭｇＯ及びＳｉＯ２からなる群から選択される少なくとも１種が挙げられる。なかでも、Ａｌ２Ｏ３、ＡｌＮが好ましい。
　セラミックス板１１及びセラミックス板１２に含まれる導電性物質は、導電性セラミックスであってもよく、炭素材料等の導電性材料であってもよい。セラミックス板１１及びセラミックス板１２に含まれる導電性物質は、特に限定されないが、例えば、炭化ケイ素（ＳｉＣ）、酸化チタン（ＴｉＯ２）、窒化チタン（ＴｉＮ）、炭化チタン（ＴｉＣ）、炭素材料（Ｃ）、Ｗ、炭化タングステン（ＷＣ）、Ｍｏ、炭化モリブデン（Ｍｏ２Ｃ）、希土類酸化物、希土類フッ化物等が挙げられる。炭素材料としては、カーボンナノチューブ（ＣＮＴ）、カーボンナノファイバー、多層グラフェンが挙げられる。導電性物質は、なかでも、ＳｉＣ、ＴｉＯ２、ＴｉＮ、ＴｉＣ、Ｗ、ＷＣ、Ｍｏ、Ｍｏ２Ｃ及びＣからなる群から選択される少なくとも１種が好ましく、ＳｉＣがより好ましい。
セラミックス板１１及びセラミックス板１２を構成する材料は、体積固有抵抗値が１０１３Ω・ｃｍ以上１０１７Ω・ｃｍ以下程度であり、機械的な強度を有し、しかも腐食性ガス及びそのプラズマに対する耐久性を有する材料であれば、特に限定されない。このような材料としては、例えば、Ａｌ２Ｏ３焼結体、ＡｌＮ焼結体、Ａｌ２Ｏ３－ＳｉＣ複合焼結体等の複合焼結体等が挙げられる。高温での誘電特性、高耐食性、耐プラズマ性、耐熱性の観点から、セラミックス板１１及びセラミックス板１２を構成する材料は、Ａｌ２Ｏ３－ＳｉＣ複合焼結体が好ましい。前記材料は、Ａｌ２Ｏ３－Ｃ複合焼結体などであってもよい。
　セラミックス板１２は、内部電極２０を収容する凹部１２ａを有する。セラミックス板１２は、セラミックス板１２の外縁に形成された環状の凸状部１２ｂにおいてセラミックス板１１と接合している。凸状部１２ｂの上表面１２ｙは、平らかつ環状であってよい。凸状部１２ｂの内側面（凹部の内側面）は、凹部の底表面に対して垂直であってもよいし、傾斜面であってもよい。内側面が傾斜面である場合、凹部１２ａの内径はセラミックス板１１に向けて徐々に大きくなることが好ましい。
　凹部１２ａの深さは、収容する内部電極２０の厚さに応じて適宜変更してよい。凹部１２ａの深さを変更することにより、内部電極２０の厚さは任意に設定することができる。
　セラミックス板１１及びセラミックス板１２に含まれる絶縁性セラミックスの平均一次粒子径は、０．５μｍ以上１０．０μｍ以下が好ましく、０．７μｍ以上７．０μｍ以下がより好ましく、０．８μｍ以上５．０μｍ以下がさらに好ましく、０．９μｍ以上３．０μｍ以下が特に好ましい。
　セラミックス板１１及びセラミックス板１２に含まれる絶縁性セラミックスの平均一次粒子径が０．５μｍ以上１０．０μｍ以下であれば、緻密で耐電圧性が高く、耐久性、耐熱性の高いセラミックス板１１及びセラミックス板１２が得られる。
（絶縁性セラミックスの平均一次粒子径の測定方法）
　半導体製造装置用部材のセラミックス板１１及びセラミックス板１２に含まれる絶縁性セラミックスの平均一次粒子径の測定方法は、次の通りである。電解放出型走査電子顕微鏡、例えば日本電子社製の電解放出型走査電子顕微鏡（ＦＥ－ＳＥＭ。日本電子株式会社製、ＪＳＭ－７８００Ｆ－Ｐｒｉｍｅ）を用いて、１００００倍に拡大して、半導体製造装置用部材のセラミックス板１１及びセラミックス板１２の厚さ方向の切断面を観察する。そしてインターセプト法により絶縁性セラミックス２００個の粒子径を得て、その平均を平均一次粒子径とする。
［内部電極］
　内部電極２０は、高周波電力を通電して雰囲気の気体から板状試料を処理するためのプラズマを発生させるプラズマ制御用電極、電荷を発生させて静電吸着力で板状試料を固定するための静電チャック用電極、又は通電発熱させて板状試料を加熱するためのヒータ電極等として用いることができる。内部電極２０の形状（内部電極２０を平面視した場合の形状）や、大きさ（厚さや、内部電極２０を平面視した場合の面積）は、特に限定されず、半導体製造装置用部材１の用途に応じて適宜調整される。内部電極２０の数も特に限定されず、任意に選択できる。例えば、前記数は、１～８や、１～６や、１～４や、１～２などが挙げられるが、これら例のみに限定されない。
　なお、図１においては、簡易的に、半導体製造装置用部材１が内部電極２０を１つ有することとして示しているが、内部電極を多層に複数有する構成であってもよい。内部電極を多層に有する場合、各内部電極について、以下説明する内部電極２０と同様の構成や構造を採用することができる。例えば、複数の内部電極のそれぞれの上下に、一対のセラミックス板を有してもよい。
　例えば、半導体製造装置用部材１が静電チャック部材である場合、半導体製造装置用部材１は、内部電極として静電チャック用電極を有する。また、静電チャック部材（半導体製造装置用部材１）は、内部電極として、さらにプラズマ制御用電極及びヒータ電極のいずれか一方又は両方を有してもよい。
　また、半導体製造装置用部材１がＣＶＤ装置用部材である場合、半導体製造装置用部材１は、内部電極としてヒータ電極を有する。また、ＣＶＤ装置用部材（半導体製造装置用部材１）は、内部電極として、さらにプラズマ制御用電極及び静電チャック用電極のいずれか一方又は両方を有してもよい。
　なお、半導体製造装置用部材１が複数種類の内部電極２０を有する場合、複数種の内部電極２０の少なくとも一つが金属板であれば、本発明の効果を奏することができる。この場合、残る他の内部電極２０の材料は、公知の導電性セラミックスであってもよい。半導体製造装置用部材１に含まれるセラミックス板の数は２枚以上であれはよく、任意に選択できる。例えば、２～８枚や、３～６枚などであってもよいが、これら例のみに限定されない。
　内部電極２０は、金属板を用いて好ましく形成される。内部電極２０は、モリブデン、タングステン、ニオブ、タンタルからなる群から選ばれる１種以上を材料とする金属板であることがより好ましい。内部電極２０は、モリブデン、タングステン、ニオブ、又はタンタルのみからなることも好ましい。内部電極２０に金属板を採用することにより、内部電極２０を導電性セラミックスで形成する場合と比べて電極の抵抗値を下げることができ、高周波電流を印加したときの抵抗発熱を抑制することができる。
　内部電極２０の材料として例示した金属の融点は、それぞれモリブデン（２６２０℃）、タングステン（３４００℃）、ニオブ（２４７０℃）、タンタル（２９９０℃）である。これらの材料をまとめて、「高融点金属」と称することがある。
　内部電極２０がプラズマ制御用電極、又は静電チャック用電極である場合、内部電極２０の厚さは１０～１００μｍであると好ましい。例えば、２０～８０μｍや、３０～６０μｍなどであってもよい。また、内部電極２０がヒータ電極である場合、内部電極２０の厚さは５０～２００μｍであると好ましい。例えば、７０～１５０μｍや、１００～１３０μｍなどであってもよい。
　内部電極２０には、静電チャック装置のガス穴（後述）や、リフトピンが挿通される孔など、機能上必要となる貫通孔の他には、貫通孔が形成されていないことが好ましい。内部電極の材料である金属板としては、貫通孔が無い一枚板に、上述の「機能上必要となる貫通孔」を形成した部材を採用することができる。
　内部電極２０の材料である金属板は、いわゆるパンチングメタルとは異なる構成となっている。まず、このような金属板は、パンチングメタルと異なり、機能上必要な貫通孔が無い部分の領域が、内部電極の全領域の９０％以上であり、好ましくは９７％以上存在する。すなわち開口領域の面積は、全領域の１０％未満であり、好ましくは３％未満である。
　また、このような金属板が有する貫通孔は、機能上必要な位置に適切な大きさで設けられていることから、パンチングメタルと異なり、貫通孔は面内に均一に配列してはおらず、その大きさも均一ではないことがほとんどである。
　さらに、内部電極２０の材料である金属板が有する貫通孔の総数は、静電チャック装置の設計に応じて変化するが、概ね３０個以下である。例えば、５～２５個や、１０～２１個や、１５～２０個などであってもよい。一方、通常用いられる大きさの静電チャック装置においてパンチングメタルを採用する場合、採用されるパンチングメタルの貫通孔の総数は、５０個以上である。
　また、一対のセラミックス板１１，１２の少なくともいずれか一方には、金属板が有する「機能上必要となる貫通孔」と平面的に重なる位置に貫通孔を有する。
［拡散層］
　図２は、半導体製造装置用部材１の一例についての拡大写真であり、前記部材の断面における内部電極２０近傍の走査型電子顕微鏡写真（ＳＥＭ写真）である。
　図２に示すように、半導体製造装置用部材１においては、セラミックス板１１において内部電極２０と接する部分に、内部電極２０の材料が拡散する拡散層１１０が形成されている。また、セラミックス板１２において内部電極２０と接する部分に、内部電極２０の材料が拡散する拡散層１２０が形成されている。拡散層１１０には、セラミックス板１１を構成する材料と、内部電極２０を構成する材料の、両方の材料が好ましく含まれる。なおセラミックス板１１と内部電極２０の界面ではそれぞれの表面に不定形の極微小な凸凹が形成されてよく、前記凸凹によって互いに契合していてもよい。
　セラミックス板１１と内部電極２０との界面において拡散層１１０が形成されていることにより、セラミックス板１１と内部電極２０とが強固に接合し、界面剥離を抑制することができる。セラミックス板１２と内部電極２０との界面においても同様に、拡散層１２０が形成されていることにより、セラミックス板１２と内部電極２０とが強固に接合し、界面剥離を抑制することができる。
　図３は、半導体製造装置用部材１の断面の、走査型電子顕微鏡写真（ＳＥＭ写真）及びＥＤＸ測定結果を示すＥＤＸ相解析結果である。図３に示される（ａ）は、半導体製造装置用部材１の断面の走査型電子顕微鏡写真を示し、図３に示される（ｂ）は図３に示される（ａ）と同視野におけるＥＤＸ相解析結果を示す。
　図３に示すように、図３に示される（ａ）のＳＥＭ写真において拡散層１１０に拡散する粒子状の部分（符号α）は、図３に示される（ｂ）のＥＤＸ相解析結果より内部電極２０を構成する金属からなることは明らかである。すなわち、拡散層においては、セラミックス板の内部に内部電極の材料である金属原子が拡散している。
　図４は、拡散層１１０についての説明図であり、図３に示される（ａ）と同視野のＳＥＭ写真である。以下、拡散層１１０について説明するが、拡散層１２０についても同様の構成を採用することができる。
（拡散層の厚さ）
　拡散層１１０の厚さは任意に選択できるが、０．５μｍ以上１０μｍ以下であることが好ましく、１μｍ以上５μｍ以下であることがより好ましく、２μｍ以上４μｍ以下であることがさらに好ましい。
拡散層１１０の厚さが０．５μｍ以上であると、セラミックス板１１と内部電極２０との強固な結合を担保することができる。拡散層１１０の厚さが１０μｍ以下であると、耐電圧低下を抑制することができる。
（拡散層の厚さの測定方法）
　拡散層１１０の厚さについては、以下のように測定する。
　まず、半導体製造装置用部材１について図１と同視野の断面を形成する。次いで、形成した断面について、拡大倍率×１００００倍の拡大写真を撮像する。なお撮影される写真の外縁と、断面に含まれる接合面が、水平又はほぼ水平になるようにして撮影することが好ましい。図４はこの手法で撮像した拡大写真とする。
　次いで、得られた拡大写真に基づいて画像処理を行い、必要な測定を行う。画像処理には、画像解析式粒度分布測定ソフトウェアを、例えば画像解析式粒度分布測定ソフトウェア（Mac-View Version4、株式会社マウンテック製）を用いることができる。
　得られた拡大写真において、セラミックス板内部に拡散する「粒子状の金属」（以下、粒子）のうち最もセラミックス板の内部に達している粒子（符号Ｘ）に、すなわち内部電極２０から最も離れた粒子に、セラミックス板の内部側から接する、すなわち前記粒子の内部電極２０から最も離れた部分に接する、仮想線Ｌ１を作成する。仮想線Ｌ１は、拡大写真の外縁（長辺）と平行な線とする。
　また、画像処理で用いるソフトウェアにおいて、内部電極２０とセラミックス板１１との界面を指定し、仮想線Ｌ２を作成する。仮想線Ｌ２の指定は、ソフトウェアの機能を用いて自動で行ってもよく、手動で行ってもよい。
　次いで、仮想線Ｌ１，Ｌ２と、拡大写真の外縁とで囲まれた領域全体を拡散層１１０とし、拡散層１１０全体の面積（Ｓ０）を求める。
　得られた面積Ｓ０を、仮想線Ｌ１の長さ（横方向の長さ）で、具体的には仮想線Ｌ１の長さに対応した実寸（拡大倍率を考慮した実寸）で除した値を、上記拡散層１１０の厚さとする。
　また更に、拡散層１１０の厚さの平均値を求める。半導体製造装置用部材１の断面において、内部電極２０を、載置面の面方向と同方向に１０等分に分ける。言い換えると、前記断面において、載置面の面方向に対して垂直方向に伸びる、９本の分割線（分割位置）を想定する。９箇所の分割位置（半導体製造装置用部材１に外接する円筒の中心軸の位置を含む９か所）のそれぞれで、上述の同様の撮像と、拡散層１１０の厚さの測定とを行う。得られた拡散層１１０の厚さの算術平均値を求め、「拡散層１１０の厚さ」とする。
　拡散層１２０の厚さについても、同様に測定することができる。
（拡散層における金属割合）
　拡散層１１０において拡散する金属の割合（面積比）は任意に選択できるが、５％以上３０％以下であることが好ましく、８％以上２５％以下であることがより好ましく、１０％以上２０％以下であることがさらに好ましい。上記面積比が５％以上３０％以下となるほど形成されることにより、セラミックス板１１と内部電極２０との強固な結合を担保することができる。
　拡散層１１０における金属割合については、以下のように測定する。
　まず、拡散層１１０と規定した領域に含まれる、内部電極２０の材料が拡散した粒子（粒子状の部分α）の面積の合計（Ｓ）を求める。次に、上記（拡散層の厚さの測定方法）に記載の拡散層１１０全体の面積Ｓ０に対する面積Ｓの割合（Ｓ／Ｓｏ×１００）（％）を求める。
　半導体製造装置用部材１の断面について、上述の（拡散層の厚さの測定方法）で厚さを測定した位置と同じ９か所において、同様の測定を行う。９か所で得られた面積Ｓ０に対する面積Ｓの割合の算術平均値を、求める「拡散層１１０における金属割合」とする。
　拡散層１２０における金属割合についても同様に測定することができる。
［半導体製造装置用部材の製造方法］
　図５は、半導体製造装置用部材１の製造方法を示す工程図である。
　まず、図５に示される（ａ）に示すように、セラミックス板に凹部１２ａを形成して、セラミックス板１２を調整する。
　次いで、図５に示される（ｂ）に示すように、凹部１２ａの内部に内部電極２０の材料である金属板２０ｘを配置する。
　次いで、図５に示される（ｃ）に示すように、セラミックス板１２及び金属板２０ｘに、セラミックス板１１を重ねて積層体とし、その後焼結を行う。必要に応じて焼結時に加圧を行うことも好ましい。セラミックス板１１のセラミックス板１２側の面は、鏡面加工されていることが好ましい。セラミックス板１１は、セラミックス板１２のセラミックス板１１に対向する凸状部１２ｂの頂面１２ｙと接触し、焼結によって結合する。
　また、焼結温度は任意に選択でき、１４００℃以上１８００℃以下などが例として挙げられる。例えば、１４５０℃以上１７５０℃以下であることが好ましく、１４５０℃以上１７００℃以下とすることがより好ましい。
焼結温度を１４５０℃以上１７００℃以下とすることにより、セラミックス板１１と金属板２０ｘとの界面、及びセラミックス板１２と金属板２０ｘとの界面では、金属板２０ｘからセラミックス板１１，１２への金属原子の拡散が好ましく進行し、優れた拡散層が形成される。焼結温度の下限値は、選択される焼結時の真空度と、選択される金属板２０ｘの材料（上述した高融点金属）の蒸気圧曲線と、から、金属板２０ｘの材料の拡散が可能となる温度を設定することが好ましい。焼結温度を１４５０℃以上とすることで、金属板２０ｘからセラミックス板への拡散が生じやすい。また、焼結温度を１７００℃以下とすることで、セラミックス板への金属原子の拡散を適度に抑制し、セラミックス板１１，１２の体積固有抵抗値を適切な範囲に制御することができる。
　このとき、セラミックス板１１及びセラミックス板１２の形成材料がＡｌ２Ｏ３－ＳｉＣであると、焼結温度を１４５０℃以上１７００℃以下という高温条件としても、ＳｉＣの粒子がＡｌ２Ｏ３の粒成長を阻害する。これにより、Ａｌ２Ｏ３結晶粒の平均一次粒子径を、０．５μｍ以上１０μｍ以下の範囲に維持することができ、粒界への金属の拡散（拡散層の形成）を促進することができる。すなわち、セラミックス板１１及びセラミックス板１２の形成材料としてＡｌ２Ｏ３－ＳｉＣを採用することにより、焼結温度を高くでき、拡散層の形成を促進することができる。
　また、セラミックス板１１及びセラミックス板１２の形成材料がＡｌ２Ｏ３－Ｃである場合にも同様に、高温の熱処理条件としてもＣ粒子がＡｌ２Ｏ３の粒成長を阻害する。これにより、Ａｌ２Ｏ３結晶粒の平均一次粒子径を、０．５μｍ以上１０μｍ以下の範囲に維持することができ、粒界への金属の拡散（拡散層の形成）を促進することができる。
　上述のように、Ａｌ２Ｏ３の粒成長を抑制するには、ＳｉＣの粒子やＣの粒子のように、構成材料が共有結合している粒子が好ましい。このように共有結合している材料は、半導体製造装置用部材の製造時の熱で拡散しにくい。そのため、セラミックス板１１及びセラミックス板１２の形成材料にＳｉＣやＣを含むことで、Ａｌ２Ｏ３の焼結による粒成長と、高温の熱処理におけるＡｌ２Ｏ３の粒成長の阻害とのバランスが取りやすく、Ａｌ２Ｏ３結晶粒の平均一次粒子径を、０．５μｍ以上１０μｍ以下の範囲に維持しやすい。
　以上のようにして、半導体製造装置用部材１を製造することができる。
《静電チャック装置》
　図６は、本実施形態の静電チャック装置の好ましい例を示す概略断面図である。図６に示すように、静電チャック装置１００は、上述の半導体製造装置用部材である静電チャック部材１と、静電チャック部材１を所望の温度に調整する円板状のベース部材１０３と、これら静電チャック部材１及びベース部材１０３を接合・一体化する接着剤層１０４と、を有している。
《静電チャック部材》
　静電チャック部材１は、セラミックス板１１を上方に向け、セラミックス板１２をベース部材１０３側に向けて配置されている。セラミックス板１２には、内部電極２０に達する貫通孔１１５が設けられている。貫通孔１１５には、給電用端子１１６が挿入されており、内部電極２０と電気的に接続されている。
　セラミックス板１１の上面（載置面）１１ａには、半導体ウエハ等の板状試料を支持するための多数の突起が立設され（図示略）ている。さらに、載置面１１ａの周縁部には、ヘリウム（Ｈｅ）等の冷却ガスが漏れないように、この周縁部を一周する、断面四角形状の環状突起部が設けられていてもよい。さらに、この載置面１１ａ上の環状突起部に囲まれた領域には、環状突起部と高さが同一であり、横断面が円形状であり、縦断面が略矩形状の複数の突起部が設けられていてもよい。
　セラミックス板１１の厚さは任意に選択できるが、０．３ｍｍ以上３．０ｍｍ以下が好ましく、０．４ｍｍ以上２．０ｍｍ以下がさらに好ましく、０．５ｍｍ以上１．５ｍｍ以下が特に好ましい。セラミックス板１１の厚さが０．３ｍｍ以上であれば、耐電圧性に優れる。一方、セラミックス板１１の厚さが３．０ｍｍ以下であれば、静電チャック部材１の静電吸着力が低下することがなく、セラミックス板１１の載置面１１ａに載置される板状試料とベース部材１０３との間の熱伝導性が低下することもなく、処理中の板状試料の温度を好ましい一定の温度に保つことができる。
　セラミックス板１２の厚さは任意に選択できるが、０．３ｍｍ以上３．０ｍｍ以下が好ましく、０．４ｍｍ以上２．０ｍｍ以下がさらに好ましく、０．５ｍｍ以上１．５ｍｍ以下が特に好ましい。セラミックス板１２の厚さが０．３ｍｍ以上であれば、充分な耐電圧を確保できる。一方、セラミックス板１２の厚さが３．０ｍｍ以下であれば、静電チャック部材１の静電吸着力が低下することがなく、セラミックス板１１の載置面１１ａに載置される板状試料とベース部材１０３との間の熱伝導性が低下することもなく、処理中の板状試料の温度を好ましい一定の温度に保つことができる。
　内部電極２０の厚さは任意に選択できるが、５μｍ以上２００μｍ以下が好ましく、７μｍ以上１００μｍ以下がより好ましく、１０μｍ以上１００μｍ以下がさらに好ましい。内部電極２０の厚さが５μｍ以上であれば、充分な導電性を確保できる。一方、内部電極２０の厚さが２００μｍ以下であれば、セラミックス板１１の載置面１１ａに載置される板状試料とベース部材１０３との間の熱伝導性が低下することがなく、処理中の板状試料の温度を望ましい一定の温度に保つことができる。また、プラズマ透過性が低下することがなく、安定にプラズマを発生させることができる。
［給電用端子］
　給電用端子１１６は、内部電極２０に電圧を印加するための部材である。給電用端子１１６の数、形状等は、内部電極２０の形態、すなわち単極型か、双極型かにより決定される。
　給電用端子１１６の材料は、耐熱性に優れた導電性材料であれば特に制限されない。給電用端子１１６の材料としては、熱膨張係数が内部電極２０及びセラミックス板１２の熱膨張係数に近似した材料であることが好ましく、例えば、コバール合金、ニオブ（Ｎｂ）等の金属材料、各種の導電性セラミックスが好適に用いられる。
［導電性接着層］
　導電性接着層１１７は、ベース部材１０３の貫通孔１１５内及びセラミックス板１２の貫通孔１１８内に設けられている。また、導電性接着層１１７は、内部電極２０と給電用端子１１６の間に介在して、内部電極２０と給電用端子１１６を電気的に接続している。
　導電性接着層１１７を構成する導電性接着剤は、炭素繊維、金属粉等の導電性物質と樹脂を含む。
　導電性接着剤に含まれる樹脂としては、熱応力により凝集破壊を起こし難い樹脂であれば特に限定されず、例えば、シリコーン樹脂、アクリル樹脂、エポシキ樹脂、フェノール樹脂、ポリウレタン樹脂、不飽和ポリエステル樹脂等が挙げられる。
　これらの中でも、伸縮度が高く、熱応力の変化によって凝集破壊し難い点から、シリコーン樹脂が好ましい。
［ベース部材］
　ベース部材１０３は、金属及びセラミックスの少なくとも一方からなる厚みのある円板状の部材である。ベース部材１０３の躯体は、プラズマ発生用内部電極を兼ねた構成とされている。ベース部材１０３の躯体の内部には、水、Ｈｅガス、Ｎ２ガス等の冷却媒体を循環させる流路１２１が形成されている。
　ベース部材１０３の躯体は、外部の高周波電源１２２に接続されている。また、ベース部材１０３の貫通孔１１５内には、その外周が絶縁材料１２３により囲繞された給電用端子１１６が、絶縁材料１２３を介して固定されている。給電用端子１１６は、外部の直流電源１２４に接続されている。
　ベース部材１０３を構成する材料は、熱伝導性、導電性、加工性に優れた金属、又はこれらの金属を含む複合材であれば特に制限されない。ベース部材１０３を構成する材料としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、ステンレス鋼（ＳＵＳ）、チタン（Ｔｉ）等が好適に用いられる。
　ベース部材１０３における少なくともプラズマに曝される面は、アルマイト処理又はポリイミド系樹脂による樹脂コーティングが施されていることが好ましい。また、ベース部材１０３の全面が、前記のアルマイト処理又は樹脂コーティングが施されていることがより好ましい。
　ベース部材１０３にアルマイト処理又は樹脂コーティングを施すことにより、ベース部材１０３の耐プラズマ性が向上するとともに、異常放電が防止される。したがって、ベース部材１０３の耐プラズマ安定性が向上し、また、ベース部材１０３の表面傷の発生も防止できる。
［接着剤層］
　接着剤層１０４は、静電チャック部材１と、ベース部材１０３とを接着一体化する構成である。
　接着剤層１０４の厚さは任意に選択できるが、１００μｍ以上２００μｍ以下が好ましく、１３０μｍ以上１７０μｍ以下がより好ましい。接着剤層１０４の厚さが上記の範囲内であれば、静電チャック部材１とベース部材１０３との間の接着強度を充分に保持できる。また、静電チャック部材１とベース部材１０３との間の熱伝導性を充分に確保できる。
　接着剤層１０４は任意に選択できるが、例えば、シリコーン系樹脂組成物を加熱硬化した硬化体、アクリル樹脂、エポキシ樹脂等で形成されている。中でも、耐熱性、弾性に優れた樹脂であることから、シリコーン系樹脂組成物がより好ましい。
　シリコーン系樹脂組成物としては、特に、熱硬化温度が７０℃～１４０℃の組成物が好ましい。熱硬化温度が７０℃を下回ると、静電チャック部材１とベース部材１０３とを対向させた状態で接合する際に、接合過程で硬化が充分に進まず、作業性に劣るため好ましくない。一方、熱硬化温度が１４０℃を超えると、静電チャック部材１及びベース部材１０３との熱膨張差が大きく、静電チャック部材１とベース部材１０３との間の応力が増加し、これらの間で剥離が生じることがあるため好ましくない。
　すなわち、熱硬化温度が７０℃以上であると、接合過程で作業性に優れ、熱硬化温度が１４０℃以下であると、静電チャック部材１とベース部材１０３との間で剥離し難いため好ましい。
　このような静電チャック装置１００は、上述の静電チャック部材１を有するため、基体と内部電極との間での剥離が抑制された信頼性の高いものとなる。
　以上のような静電チャック部材（半導体製造装置用部材）１によれば、基体と内部電極との間での剥離が抑制されたものとなる。また、以上のような静電チャック装置１００によれば、上述の静電チャック部材（半導体製造装置用部材）１を有するため信頼性の高いものとなる。
　以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
　以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
　９７質量％の酸化アルミニウム粉末（絶縁性物質）と３質量％の炭化ケイ素（ＳｉＣ）粉末（導電性物質）との混合粉末を、成形し、焼結して、酸化アルミニウム－炭化ケイ素複合焼結体（Ａｌ２Ｏ３－ＳｉＣ焼結体）からなる２枚のセラミックス板（第１のセラミックス板、第２のセラミックス板）を作製した。セラミックス板はそれぞれ、直径４５０ｍｍ、厚さ５．０ｍｍの円盤状であった。　
　第１のセラミックス板の一方の面を研削加工し、凹部を形成した。凹部は、前記一方の面側に向けて開口径が広がる様に傾く、傾斜面（内側面）を有していた。
　次いで、第１のセラミックス板に形成した凹部に、直径（φ）２９３ｍｍ、厚さ１５μｍのモリブデン製の金属板を配置した。次に、第１のセラミックス板の前記一方の面に、第２のセラミックス板を積層して、積層体を形成した。積層体の内側に配置された金属板は、内部電極として用いた。
　次いで、得られた積層体を、アルゴン雰囲気下、熱処理温度１５００℃、圧力１０ＭＰａで２時間加圧加熱して、実施例１の半導体製造装置用部材を製造した。
（実施例２）
　熱処理温度を１７００℃とする以外は実施例１と同様にして、実施例２の半導体製造装置用部材を製造した。
（実施例３）
　９１質量％の酸化アルミニウム粉末と、９質量％の炭化ケイ素粉末との混合粉末とする以外は実施例２と同様として、実施例３の半導体製造装置用部材を製造した。
（実施例４）
　９９質量％の酸化アルミニウム粉末と、１質量％の炭化ケイ素粉末との混合粉末とする以外は実施例１と同様として、実施例４の半導体製造装置用部材を製造した。実施例４の半導体製造装置用部材について、図１の視野の断面を作製し、金属板周辺のセラミックス板を拡大観察したところ、拡散層が確認できた。
（実施例５）
　９９．４質量％の酸化アルミニウム粉末と、０．６質量％の多層グラフェン（導電性物質）との混合粉末とする以外は実施例１と同様として、実施例５の半導体製造装置用部材を製造した。
（比較例１）
　セラミックス板（第１のセラミックス板、第２のセラミックス板）として、複合焼結体ではなく、酸化アルミニウム焼結体を用い、熱処理温度を１３５０℃とする以外は、実施例１と同様として、比較例１の半導体製造装置用部材を製造した。
（比較例２）
　熱処理温度を１５００℃とする以外は、比較例１と同様として、比較例２の半導体製造装置用部材を製造した。
（拡散層の確認）
　実施例１～５の半導体製造装置用部材について、図１の視野の断面を作製し、金属板周辺のセラミックス板を１００００倍に拡大観察したところ、拡散層が確認できた。
　一方、比較例１，２の半導体製造装置用部材について、図１の視野の断面を作製し、金属板周辺のセラミックス板を１００００倍に拡大観察したが、拡散層を確認できなかった。すなわち、セラミックス板と内部電極が接する部分において、セラミックス板の内部に金属板の材料である金属原子が拡散する層は、観察されなかった。
（絶縁性セラミックスの平均一次粒子径の測定方法）
　得られた各半導体製造装置用部材を構成するセラミックス板について、絶縁性セラミックスの平均一次粒子径を、上述の方法（絶縁性セラミックスの平均一次粒子径の測定方法）に従って測定した。結果を表１に示す。
（拡散層厚さ）
　得られた各半導体製造装置用部材について、拡散層の厚さを上述の方法（拡散層の厚さの測定方法）に従って測定した。結果を表１に示す。なお表１中、Ｎ．Ｄ．は拡散層が確認されなかったことを示す。
（電極剥がれ：電極剥離）
　各半導体製造装置用部材について、内部の金属板（内部電極）とセラミックス板との付着状態（界面状態）を、超音波探傷装置（超音波デジタル画像診断システムＩＳ－４５０、インサイト株式会社製）を用い、以下の方法で確認した。
　金属板とセラミックス板との界面の状態を、超音波探傷検査における水浸法で確認した。
　具体的には、半導体製造装置用部材を水中に浸漬し、半導体製造装置用部材の載置面に測定装置のプローブを当てて、半導体製造装置用部材に向けて超音波探傷装置の探触子から超音波を発信した。照射した超音波は、半導体製造装置用部材が有する傷や前記部材の異なる積層体の界面や表面で反射され、反射波は探触子で受信される。超音波探傷装置は、受信した反射波を高周波電圧に変換し、信号として読み出す。半導体製造装置用部材の載置面において測定装置のプローブを走査し、半導体製造装置用部材の全面において上記測定を行った。
　図７は、超音波探傷検査による評価結果の一例を示すプロファイルである。図７に示される（ａ）は、電極剥がれが無い箇所の例、図７に示される（ｂ）は電極剥がれがある箇所の例である。図７は、横軸は超音波照射からの経過時間（単位：ナノ秒）を示し、縦軸は観測される超音波の強度（単位：無し。相対強度）を示す。
　図７に示される（ａ）に示すように、内部電極がセラミックス板と剥離無く密着する場合、半導体製造装置用部材の表側の面（載置面）における超音波反射ピーク（符号Ａ）、セラミックス板と内部電極との界面における超音波反射ピーク（符号Ｂ）、半導体製造装置用部材の裏側の面における超音波反射ピーク（符号Ｃ）の３つのピークが現れる。
　対して、図７に示される（ｂ）に示すように、内部電極とセラミックス板との間が剥離していると、図７に示される（ａ）において符号Ｃで示す、半導体製造装置用部材の裏側の面における超音波反射ピーク（図７に示される（ａ）における１５００ナノ秒近傍のピーク）が観測されない。その理由としては、セラミックス板と内部電極との界面において剥離していると、剥離箇所において構造が不連続となり、超音波の伝播が阻害され、半導体製造装置用部材の裏側の面にまで超音波が到達しない、または反射波の伝播が剥離箇所で阻害され、プローブまで到達しない、ということが原因と考えられる。
　評価においては、［符号Ｂに対応する反射ピークの強度］に対する、［符号Ｃに対応する反射ピークの強度］の割合（百分率）が５０％以下である部分が確認できれば、金属板とセラミックス板との界面剥離が生じていると判断した。金属板とセラミックス板との界面剥離が観測された半導体製造装置用部材は、不良と判断した。結果を表１に示す。なお表１中、前記割合が５０％より大きい場合を〇（可）、小さい場合を×（不可）として示した。
　上記評価の評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　評価の結果、実施例１～５の各半導体製造装置用部材においては、電極の剥がれが抑制されていることが確認できた。これらの半導体製造装置用部材を構成するセラミックス板は、導電性物質（ＳｉＣ粉末又は多層グラフェン）を含んでいる。このことから、導電性物質がＡｌ２Ｏ３の粒成長を抑制し、１５００℃以上の高温の温度条件での熱処理が可能となると考えられる。これにより、金属板からセラミックス板に金属原子が拡散して拡散層を形成し、界面が強固に密着して、剥離が抑制された、と考えられる。
　なお、実施例１～５の半導体製造装置用部材では、内部電極の材料として金属板を採用しているため、導電性セラミックスを電極材料として有する従来知られた構成の半導体製造装置用部材と比べ、抵抗発熱を抑制することができる。
　一方、比較例１，２の半導体製造装置用部材は、電極の剥がれが確認された。
　比較例１の半導体製造装置用部材は、焼結温度が低く（１３５０℃）、内部電極を構成する金属の拡散が十分に生じなかったと考えられる。そのため、セラミックス板と内部電極との接合が十分ではなく、界面剥離が生じたと考えられる。
　比較例２の半導体製造装置用部材は、絶縁性粒子が異常成長し、拡散層が形成されなかったため、界面剥離が生じたと考えられる。
（拡散層における金属割合）
　実施例１の半導体製造装置用部材について、上述した（拡散層における金属割合）の方法に従って、拡散層における金属割合を算出した。
　すなわち、半導体製造装置用部材を切断し、断面を砥粒の平均粒径３μｍ（粒度表示：＃８０００）のダイヤモンドペーストで鏡面研磨して、観察面としての断面を形成した。この観察面（断面）について、電子顕微鏡（日本電子株式会社製、型番ＪＸＡ－８５３０Ｆ）を用いてＳＥＭ像を撮像した。ＳＥＭ像としては、１試料につき、中心箇所を含む、９箇所を撮像した。撮像時の拡大倍率は１００００倍であった。
　得られたＳＥＭ写真を、画像解析式粒度分布測定ソフトウェア（Mac-View Version4、株式会社マウンテック製）に取り込み、拡散層における金属部分の輪郭を手動で指定して、金属部分を特定した。ＳＥＭ画像においては、拡散層の金属部分とセラミックス部分とで、電子の反射量の違いに基づいて、明らかに明度が異なる。そのため、拡散層における金属部分を観察する通常の測定条件であれば、金属部分の輪郭を容易に指定することができる。
　拡散層として規定した領域（Ｓ０）に含まれる、内部電極の材料が拡散した粒子の面積の合計（Ｓ）を求め、面積Ｓ０に対する面積Ｓの割合（Ｓ／Ｓｏ×１００）（％）を求めた。
　評価結果を表２に示す。表中「上部拡散層」とは、内部電極に対して載置面側に形成された拡散層を意味する。また、「下部拡散層」とは、内部電極に対して載置面とは反対側に形成された拡散層を意味する。上部拡散層とは、図２における拡散層１１０が該当し、下部拡散層とは、図２における拡散層１２０が該当する。
Figure JPOXMLDOC01-appb-T000002
　
　以上の結果より、本発明が有用であることが確かめられた。
　本発明は、基体と内部電極との間での剥離が抑制された半導体製造装置用部材を提供する。また、このような半導体製造装置用部材を有する静電チャック装置を提供することができる。
　１　静電チャック部材（半導体製造装置用部材）
　１１，１２　セラミックス板
　１１ａ　載置面
　１２ａ　凹部
　１２ｂ　環状の凸状部
　１２ｘ　凹部の表面
　１２ｙ　凸状部の上表面
　２０　内部電極
　２０ｘ　金属板
　１００　静電チャック装置
　１０３　ベース部材
　１０３ａ　ベース部材の表面
　１０４　接着剤層
　１１０、１２０　拡散層
　１１５　貫通孔
　１１６　給電用端子
　１１７　導電性接着層
　１１８　貫通孔
　１２１　流路
　１２２　外部の高周波電源
　１２３　絶縁材料
　１２４　外部の直流電源
　Ａ　載置面（表側面）における超音波反射ピーク
　Ｂ　界面における超音波反射ピーク
　Ｃ　裏側面における超音波反射ピーク
　Ｘ　最もセラミックス板の内部に達している粒子
　Ｌ１、Ｌ２　仮想線
　α　拡散層に拡散する粒子状の部分

Claims (9)

  1. 　一対のセラミックス板と、
    　前記一対のセラミックス板に挟持された内部電極と、を有し、
    　前記内部電極は、金属板をその材料とし、
    　前記セラミックス板内の前記内部電極と接する部分には、前記金属板の材料に含まれる金属原子が拡散する拡散層が形成されている半導体製造装置用部材。
  2. 　前記拡散層の厚さは、０．５μｍ以上１０μｍ以下である請求項１に記載の半導体製造装置用部材。
  3. 　前記セラミックス板の材料は、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、Ｙ２Ｏ３、ＹＡＧ、ＳｍＡｌＯ３、ＭｇＯ及びＳｉＯ２からなる群から選択される少なくとも１種の絶縁性セラミックスを含み、
    　前記絶縁性セラミックスの結晶粒の平均一次粒子径は、０．５μｍ以上１０．０μｍ以下である請求項１又は２に記載の半導体製造装置用部材。
  4. 　前記セラミックス板の材料は、前記絶縁性セラミックスと導電性物質から構成される請求項３に記載の半導体製造装置用部材。
  5. 　前記導電性物質は、ＳｉＣ、ＴｉＯ２、ＴｉＮ、ＴｉＣ、Ｗ、ＷＣ、Ｍｏ、Ｍｏ２Ｃ及びＣからなる群から選択される少なくとも１種である請求項４に記載の半導体製造装置用部材。
  6. 　請求項１に記載の半導体製造装置用部材を有する静電チャック装置。
  7. 　前記内部電極が前記金属板からなり、前記一対のセラミックス板がセラミックス焼結体からなる、請求項１に記載の半導体製造装置用部材。
  8. 　前記内部電極が、モリブデン、タングステン、ニオブ、及びタンタルからなる群から選ばれる１種以上からなる金属板である、請求項１に記載の半導体製造装置用部材。
  9. 　前記一対のセラミックス板が、Ａｌ２Ｏ３－ＳｉＣ複合焼結体又はＡｌ２Ｏ３－Ｃ複合焼結体からなる、請求項１に記載の半導体製造装置用部材。
PCT/JP2023/022915 2022-06-29 2023-06-21 半導体製造装置用部材及び静電チャック装置 WO2024004778A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022104587 2022-06-29
JP2022-104587 2022-06-29

Publications (1)

Publication Number Publication Date
WO2024004778A1 true WO2024004778A1 (ja) 2024-01-04

Family

ID=89382268

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/022915 WO2024004778A1 (ja) 2022-06-29 2023-06-21 半導体製造装置用部材及び静電チャック装置

Country Status (1)

Country Link
WO (1) WO2024004778A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206147A (ja) * 1989-02-06 1990-08-15 Toto Ltd 静電チャックの製造方法
JPH10242256A (ja) * 1997-02-26 1998-09-11 Kyocera Corp 静電チャック
JPH11312729A (ja) * 1998-04-28 1999-11-09 Kyocera Corp 静電チャック
WO2017131159A1 (ja) * 2016-01-27 2017-08-03 住友大阪セメント株式会社 セラミックス材料、静電チャック装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206147A (ja) * 1989-02-06 1990-08-15 Toto Ltd 静電チャックの製造方法
JPH10242256A (ja) * 1997-02-26 1998-09-11 Kyocera Corp 静電チャック
JPH11312729A (ja) * 1998-04-28 1999-11-09 Kyocera Corp 静電チャック
WO2017131159A1 (ja) * 2016-01-27 2017-08-03 住友大阪セメント株式会社 セラミックス材料、静電チャック装置

Similar Documents

Publication Publication Date Title
KR100681253B1 (ko) 웨이퍼 지지부재
JP7322922B2 (ja) セラミックス接合体の製造方法
WO2024004778A1 (ja) 半導体製造装置用部材及び静電チャック装置
JP3728078B2 (ja) プラズマ発生用部材
JP7388573B2 (ja) セラミックス接合体、静電チャック装置、セラミックス接合体の製造方法
JP6804053B2 (ja) 静電チャック
JP2022036105A (ja) 静電チャック
JP7400854B2 (ja) 静電チャック部材、静電チャック装置、および静電チャック部材の製造方法
JP2021125488A (ja) セラミックス接合体、静電チャック装置、セラミックス接合体の製造方法
JP4936877B2 (ja) 接合体とこれを用いたウェハ支持部材及びウェハの処理方法
WO2023176936A1 (ja) 静電チャック部材、および静電チャック装置
JP7388575B2 (ja) セラミックス接合体、静電チャック装置
WO2023145552A1 (ja) セラミックス接合体、静電チャック装置、及びセラミックス接合体の製造方法
KR102663868B1 (ko) 정전 척
JP7338674B2 (ja) 静電チャック部材、静電チャック装置、および静電チャック部材の製造方法
JP6909447B2 (ja) 静電チャック
CN116490957A (zh) 金刚石组件
JP2021145114A (ja) サセプタ、静電チャック装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23831224

Country of ref document: EP

Kind code of ref document: A1