WO2023149034A1 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
WO2023149034A1
WO2023149034A1 PCT/JP2022/040638 JP2022040638W WO2023149034A1 WO 2023149034 A1 WO2023149034 A1 WO 2023149034A1 JP 2022040638 W JP2022040638 W JP 2022040638W WO 2023149034 A1 WO2023149034 A1 WO 2023149034A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective film
electrodes
resistor
pair
electrode
Prior art date
Application number
PCT/JP2022/040638
Other languages
English (en)
French (fr)
Inventor
太郎 木村
Original Assignee
Koa株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa株式会社 filed Critical Koa株式会社
Publication of WO2023149034A1 publication Critical patent/WO2023149034A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Definitions

  • the present invention relates to a surface mount type chip resistor that is soldered to the land of a circuit board.
  • a chip resistor has a rectangular parallelepiped insulating substrate, a pair of front electrodes arranged on the surface of the insulating substrate with a predetermined gap therebetween, and a pair of front electrodes on the back surface of the insulating substrate with a predetermined gap therebetween.
  • the resistor usually has a trimming groove for adjusting the resistance value
  • the protective film includes a first protective film that completely covers the resistor including the trimming groove; and a second protective film that completely covers the first protective film.
  • the thermal conductivity of the protective film is low. There is concern that the chip resistor will be destroyed, resulting in destruction of the entire chip resistor.
  • the first protective film is formed of highly thermally conductive insulating particles such as alumina and resin
  • the second protective film is formed of resin
  • the chip resistor described in Patent Document 1 covers the resistor with a first protective film having a high thermal conductivity, and the first protective film is configured to be in contact with the pair of front electrodes, so the resistor The heat generated in the first protective film can be radiated by the external plating layer through the pair of front electrodes, and the width of the first protective film is set narrower than the width of the resistor, so that the insulating substrate The space on which the second protective film can be formed is widened, and the resistor can be reliably protected by the second protective film.
  • Ag (silver) metal with low specific resistance is used for the front electrodes.
  • Ag-based metals are materials with a high TCR.
  • the resistance value component of the front electrode becomes small, and the TCR can be lowered.
  • a chip resistor with a low resistance for example, less than 1 ⁇
  • the influence of the TCR due to the surface electrode becomes large. It becomes difficult to lower the TCR.
  • the first protective film covers the connection portion overlapping the surface electrode of the resistor and contacts the surface electrode, and such a first protective film is used as the second protective film. Therefore, it is necessary to form the second protective film sufficiently larger than the first protective film considering that the outer shape of the first protective film spreads outward due to printing sag. There is As a result, the formation area of the external plated layer on the front electrode is narrowed, so that in the case of a low-resistance chip resistor, there arises a problem that the TCR increases.
  • the present invention has been made in view of the actual situation of the prior art described above, and its object is to provide a chip resistor that can secure a low TCR while achieving high power even with low resistance.
  • the chip resistor of the present invention comprises a rectangular parallelepiped insulating substrate, a pair of electrodes formed on both ends of the main surface of the insulating substrate with a predetermined gap, and a pair of the a resistor formed so as to overlap both ends of an electrode; a glass body formed on the resistor; a trimming groove for resistance value adjustment formed in the resistor through the glass body; A first protective film formed to cover the trimming groove in a region inside the electrode, a second protective film formed to cover the first protective film, and extending over both end faces of the insulating substrate. and a pair of external plating layers formed to cover the end surface electrodes, wherein the first protective film contains a heat dissipating filler. It is characterized in that it is made of a resin material, and the second protective film is made of a resin material.
  • the heat generated in the hot spot near the trimming groove of the resistor is dissipated by the first protective film with high thermal conductivity, so high power can be achieved.
  • the first protective film is prevented from flowing out onto the electrode due to the step formed at the connection between the electrode and the resistor, it is possible to cover the first protective film with the second protective film of the minimum required size. becomes. As a result, it is possible to sufficiently secure the formation area of the external plated layer in the electrode, so that it is possible to prevent an increase in TCR even in a low-resistance chip resistor.
  • the second protective film may be formed so as to extend to a region beyond the connecting portion of the electrode and the resistor, but the second protective film is formed in a region inside the pair of electrodes. This widens the formation range of the external plating layer and shortens the path from the hot spot of the resistor to the external plating layer, so that the heat generated at the hot spot of the resistor can be efficiently dissipated to the mounting substrate. be able to.
  • the chip resistor having the above configuration if an auxiliary electrode is formed on the electrode, and the first protective film and the external plating layer are connected via this auxiliary electrode, the resistance exposed from the first protective film Since both ends of the body can be covered with the auxiliary electrodes, it is not always necessary to form the second protective film in a shape wider than the space between the electrodes, and the flexibility of the shape of the second protective film is improved.
  • the auxiliary electrode is formed on the electrode, and the upper surface of the external plating layer covering the auxiliary electrode and the upper surface of the second protective film are continuous on substantially the same plane.
  • the auxiliary electrode may be made of a metal material formed by sputtering. All the auxiliary electrodes can be formed in the same printing process, and the manufacturing process can be simplified.
  • FIG. 1 is a plan view of a chip resistor according to a first embodiment
  • FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1
  • FIG. It is a flow chart which shows a manufacturing process of the chip resistor.
  • FIG. 4 is a plan view of a chip resistor according to a second embodiment
  • FIG. 5 is a cross-sectional view taken along line VV of FIG. 4
  • FIG. 11 is a plan view of a chip resistor according to a third embodiment
  • FIG. 7 is a cross-sectional view along line VII-VII of FIG. 6; It is a top view of the chip resistor concerning 4th Embodiment.
  • FIG. 10 is a cross-sectional
  • FIG. 1 is a plan view of a chip resistor according to the first embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along line II-II of FIG.
  • the chip resistor 1 includes a rectangular parallelepiped insulating substrate 2 and a pair of front electrodes formed on both ends of the upper surface of the insulating substrate 2 in the longitudinal direction. 3, a pair of back electrodes 4 formed at both ends of the lower surface of the insulating substrate 2 in the longitudinal direction, a rectangular resistor 5 connecting the pair of front electrodes 3, and glass formed on the resistor 5.
  • a body 6 a first protective film 7 formed on the resistor 5 so as to cover the glass body 6 , a second protective film 8 completely covering the first protective film 7 , and extending to both end faces of the insulating substrate 2 . and a pair of external plating layers 10 covering the whole of the edge electrodes 9 and the portions exposed from the edge electrodes 9 of the front electrodes 3 and the back electrodes 4. and
  • the insulating substrate 2 is a component body made of ceramics or the like, and the insulating substrate 2 is obtained by dividing a sheet-like large-sized substrate along the primary dividing grooves and secondary dividing grooves extending vertically and horizontally to obtain a large number of pieces. .
  • the front electrode 3 is obtained by screen-printing an Ag (silver) paste containing 1 to 5 wt% of Pd (palladium), followed by drying and firing. Further, the back electrode 4 is obtained by screen-printing an Ag paste, drying and firing it.
  • the resistor 5 is formed by screen-printing a resistive paste such as ruthenium oxide, followed by drying and baking.
  • a resistive paste such as ruthenium oxide
  • FIG. 2 the upper surface of the resistor 5 including the connecting portions at both ends is at the same height.
  • a step that is one step higher is generated at the connecting portion between the electrode 3 and the resistor 5 .
  • a trimming groove 5a for adjusting the resistance value is formed in the resistor 5, and the trimming groove 5a is formed by irradiating laser light from above the glass body 6. As shown in FIG.
  • the glass body 6 is obtained by screen-printing a glass paste and then drying and firing it.
  • the glass body 6 is formed on the resistor 5 before forming the trimming groove 5a, and is formed so as to cover at least the portion of the resistor 5 where the trimming groove 5a is formed.
  • the glass body 6 is formed in the central portion of the resistor 5 located inside the pair of front electrodes 3, but the glass body 6 is formed so as to cover the entire resistor 5. Also good.
  • the first protective film 7 is formed by screen-printing a resin paste such as epoxy or phenol containing a heat-dissipating filler and heat-curing (baking) the paste. is formed in a region inside the step formed at the connecting portion of the . After the trimming groove 5a is formed in the resistor 5 from above the glass body 6, the first protective film 7 is formed so as to cover the entire glass body 6 and covers the trimming groove 5a.
  • the heat-dissipating fillers include alumina (Al 2 O 3 ), silicon nitride (Si 3 N 4 ), aluminum nitride (AlN), silicon carbide (SiC), boron nitride (BN), which are insulating particles with high thermal conductivity. ), etc.
  • the second protective film 8 is formed by screen-printing a resin paste such as epoxy or phenol and curing the first protective film 7 by heating.
  • the second protective film 8 is formed in a size that completely covers the resistor 5 and the first protective film 7 , and both ends of the second protective film 8 extend beyond the connection between the front electrode 3 and the resistor 5 . It is in contact with the electrode 3.
  • the edge electrode 9 is formed by sputtering nickel (Ni)/chromium (Cr) or the like. Conducted.
  • the edge electrodes 9 are formed so as to cover not only the edge surfaces of the insulating substrate 2 but also the upper surface of the front electrode 3 and the lower surface of the back electrode 4 located near the edge surface of the insulating substrate 2 .
  • the external plating layer 10 has a two-layer structure of an inner layer side barrier layer 11 and an outer layer side external connection layer 12 covering the barrier layer 11 .
  • the barrier layer 11 is a Ni-plated layer formed by electroplating, and the barrier layer 11 is formed so as to cover the entire facet electrode 9 and portions of the front electrode 3 and the back electrode 4 exposed from the facet electrode 9 .
  • the external connection layer 12 is a Sn plated layer formed by electroplating, and the external connection layer 12 is formed so as to cover the entire surface of the barrier layer 11 .
  • the large-sized substrate is provided with primary division grooves and secondary division grooves in a grid pattern, and each square partitioned by the division grooves becomes one chip area. Then, as shown in FIG. 3, each process described below is collectively performed on such a large-sized substrate.
  • step S1 Ag paste is screen-printed on the back surface of a large-sized substrate and dried to form a pair of back electrodes 4 facing each other with a predetermined gap at both ends in the longitudinal direction of each chip forming region.
  • step S2 Ag—Pd paste is screen-printed on the surface of the large-sized substrate and dried to form a pair of front electrodes 3 facing each other with a predetermined gap at both ends in the longitudinal direction of each chip forming region (step S2).
  • the front electrode 3 and the back electrode 4 are simultaneously fired at a high temperature of about 850.degree.
  • the front electrode 3 and the back electrode 4 may be fired separately, or the formation order may be reversed so that the front electrode 3 is formed before the back electrode 4 is formed.
  • a resistive paste containing ruthenium oxide or the like is screen-printed on the surface of the large-sized substrate and dried to form a resistive element 5 having both ends overlapped with the front electrode 3. Firing at a high temperature (step S3). At that time, a stepped portion is generated at the connecting portion where the front electrode 3 and the resistor 5 are overlapped with each other.
  • a glass paste is screen-printed on the resistor 5 located inside the pair of front electrodes 3 and dried to form a glass body 6 covering the central portion of the resistor 5. It is fired at a temperature of about 600° C. (step S4).
  • a trimming groove 5a is formed in the resistor 5 by irradiating a laser beam from above the glass body 6 while measuring the resistance value of the resistor 5 by bringing a probe into contact with the pair of front electrodes 3. to adjust the resistance value (step S5).
  • step S6 After screen-printing an epoxy resin (or phenolic resin) paste containing a heat-dissipating filler such as alumina on the glass body 6, it is cured by heating at a temperature of about 200° C. to form the first protective film 7. form (step S6). At that time, the resin paste of the first protective film 7 is printed in the region inside the pair of front electrodes 3, but there is a step at the connection portion between the front electrode 3 and the resistor 5 located outside this region. Therefore, this step prevents the resin paste from flowing out onto the front electrode 3 .
  • an epoxy resin (or phenolic resin) paste containing a heat-dissipating filler such as alumina on the glass body 6
  • the resin paste of the first protective film 7 is printed in the region inside the pair of front electrodes 3, but there is a step at the connection portion between the front electrode 3 and the resistor 5 located outside this region. Therefore, this step prevents the resin paste from flowing out onto the front electrode 3 .
  • step S7 After screen-printing an epoxy resin (or phenolic resin) paste on the first protective film 7, it is cured by heating at a temperature of about 200°C to form the second protective film 8 (step S7). Since the second protective film 8 is formed in a size that completely covers the resistor 5 and the first protective film 7, the end portion of the resistor 5 exposed from the first protective film 7 (connection portion with the front electrode 3) are also covered with the second protective film 8 . Here, since the first protective film 7 underlying the second protective film 8 does not flow onto the front electrode 3, the second protective film 8 need not be formed on the front electrode 3 to be larger than necessary. As a result, the front electrode 3 has a large exposed upper surface that is not covered with the second protective film 8 .
  • step S8 The steps up to this point are batch processes for large substrates, and in the next step, the large substrates are primarily divided into strips along the primary division grooves to obtain strip substrates (step S8).
  • Ni/Cr is sputtered on the divided surfaces of the strip-shaped substrate to form a pair of end face electrodes 9 that conduct between the front electrode 3 and the rear electrode 4 (step S9).
  • These edge electrodes 9 cover the entire edge surface of the strip-shaped substrate, the upper surface of the front electrode 3 and the lower surface of the back electrode 4 located near the edge surface of the strip-shaped substrate.
  • step S10 After the strip-shaped substrate is secondary-divided into a plurality of chip-shaped substrates along the secondary division grooves (step S10), these chip-shaped substrates are electrolytically plated so as to be externally connected to the barrier layer 11.
  • a pair of external plating layers 10 consisting of layers 12 are formed (step S11). Specifically, first, electrolytic Ni plating is applied to the chip-shaped substrate to form the barrier layer 11 that covers the entire edge electrode 9 and the front electrode 3 and the back electrode 4 that are exposed from the edge electrode 9 . . Thereafter, electrolytic Sn plating is applied to the chip-shaped substrate to form the external connection layer 12 covering the entire surface of the barrier layer 11 .
  • the barrier layer 11 and the external connection layer 12 form the external plating layer 10 having a two-layer structure, and the chip resistor 1 shown in FIGS. 1 and 2 is obtained at this point.
  • the trimming groove 5a is covered with the first protective film 7 made of a resin material containing a heat dissipating filler, and the trimming groove of the resistor 5 is covered with the first protective film 7. Since the heat generated at the hot spot near 5a is dissipated through the first protective film 7 with high thermal conductivity, high power can be achieved. Also, the first protective film 7 is formed in a region inside the pair of front electrodes 3 , and the first protective film 7 is projected onto the front electrodes 3 due to a step formed at the connecting portion between the front electrodes 3 and the resistor 5 . Since the outflow is prevented, it is possible to cover the first protective film 7 with the second protective film 8 having a necessary minimum size. As a result, it is possible to secure a sufficiently large region for forming the external plating layer 10 on the front electrode 3, so that an increase in TCR can be prevented even in the chip resistor 1 having a low resistance.
  • FIG. 4 is a plan view of a chip resistor 20 according to the second embodiment
  • FIG. 5 is a cross-sectional view taken along line VV in FIG. 4. Portions corresponding to those in FIGS. I have
  • the chip resistor 20 shown in FIGS. 4 and 5 differs from the chip resistor 1 according to the first embodiment in that the second protective film 8 covering the first protective film 7 is located inside the pair of front electrodes 3. , and the end surface electrode 9 covers the connecting portion between the front electrode 3 and the resistor 5 exposed from the second protective film 8, and the rest of the configuration is basically the same. .
  • the forming area of the external plating layer 10 in the front electrode 3 is greatly expanded by reducing the size of the second protective film 8, so the chip resistor The resistance value component of the front electrode 3 with respect to the entire device becomes small, and the TCR can be lowered. Moreover, since the path from the hot spot of the resistor 5 to the external plating layer 10 is shortened, the heat generated at the hot spot of the resistor 5 can be efficiently radiated to the mounting board.
  • FIG. 6 is a plan view of a chip resistor 30 according to the third embodiment
  • FIG. 7 is a cross-sectional view taken along line VII--VII of FIG. I have
  • the chip resistor 30 shown in FIGS. 6 and 7 differs from the chip resistor 1 according to the first embodiment in that auxiliary electrodes 31 are formed on the pair of front electrodes 3, respectively.
  • the first protective film 7 and the external plated layer 10 are connected to each other via the , and the rest of the configuration is basically the same.
  • the auxiliary electrode 31 is formed on the front electrode 3 away from the end surface of the insulating substrate 2 and covers the connecting portion between the front electrode 3 and the resistor 5, and one end of the auxiliary electrode 31 is connected to the first protective film 7 and the second protective film. sandwiched between 8 Auxiliary electrode 31 is formed by screen-printing a resin paste containing conductive particles such as Ag, Cu, Ni, etc. at a position straddling the front electrode 3 and the first protective film 7, and then heating and curing this at a temperature of about 200 ° C. It is a thing. That is, the auxiliary electrode 31 is a process performed between steps S6 and S7 in the flowchart shown in FIG. A second protective film 8 is formed as follows. Therefore, the first protective film 7, the auxiliary electrode 31 and the second protective film 8 can all be continuously formed by screen printing.
  • auxiliary electrode 31 by sputtering.
  • the outer portions of the pair of front electrodes 3 and the central portion of the first protective film 7 are each covered with a mask material, and in this state metal particles are sputtered from the direction perpendicular to the surface of the large substrate to form the auxiliary electrodes 31 . is formed, and then the mask material is removed.
  • the connecting portion between the front electrode 3 and the resistor 5 exposed from the first protective film 7 is covered with the auxiliary electrode 31, the end face electrode When the electrode 9 is formed by sputtering, it is not necessary to fly sputtered particles to the connecting portion between the front electrode 3 and the resistor 5, and the end surface electrode 9 can be easily formed.
  • the connecting portion between the front electrode 3 and the resistor 5 is covered with the auxiliary electrode 31, the second protective film 8 is formed more than between the pair of front electrodes 3 as in the chip resistor 1 according to the first embodiment.
  • the second protective film 8 in a wide shape, or to form the second protective film 8 in a shape narrower than the space between the pair of front electrodes 3 as in the chip resistor 20 according to the second embodiment.
  • the degree of freedom of the shape of 8 is improved.
  • FIG. 8 is a plan view of a chip resistor 40 according to the fourth embodiment
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG. 8. Portions corresponding to FIGS. I have
  • the chip resistor 40 shown in FIGS. 8 and 9 differs from the chip resistor 30 according to the third embodiment in that the second protective film 8 covering the first protective film 7 is located inside the pair of front electrodes 3. , and the upper surface of the external plating layer 10 and the upper surface of the second protective film 8 are continuous on substantially the same plane, and other configurations are basically the same.
  • the second protective film 8 is formed in the inner region between the pair of front electrodes 3, thereby forming the external plating layer 10 on the front electrodes 3. Since the area is greatly expanded, the TCR can be lowered. On the other hand, when the chip resistor 40 is sucked by the nozzle and mounted on the mounting board, the suction area of the nozzle with respect to the second protective film 8 becomes small. Since the heights are aligned and a flat upper surface is formed, the mountability can be stabilized.
  • FIG. 10 is a plan view of a chip resistor 50 according to the fifth embodiment
  • FIG. 11 is a cross-sectional view taken along line XI-XI of FIG. I have
  • the chip resistor 50 shown in FIGS. 10 and 11 differs from the chip resistor 40 according to the fourth embodiment in that one end of the auxiliary electrode 31 is located between the first protective film 7 and the second protective film 8. Instead, one end of the auxiliary electrode 31 is in contact with the upper end of the second protective film 8, and other configurations are basically the same.
  • the second protective film 8 is formed inside the pair of front electrodes 3 , and the first protective film 7 is completely covered with the second protective film 8 .
  • the auxiliary electrode 31 is formed by screen-printing a resin paste containing conductive particles such as Ag, Cu, Ni, etc. at a position across the connection between the front electrode 3 and the resistor 5, and then heat-curing it at a temperature of about 200 ° C. It is what I let you do. That is, the auxiliary electrode 31 is a process performed between steps S7 and S8 in the flow chart shown in FIG. A pair of auxiliary electrodes 31 are formed to extend beyond both ends and cover the upper end.
  • the pair of auxiliary electrodes 31 are formed so as to cover the upper end portion of the second protective film 8, and the external plating is performed so as to cover these auxiliary electrodes 31. Since the layer 10 is formed, the area of the auxiliary electrode 31 exposed on the upper surface of the chip resistor 50 can be increased. As a result, the TCR can be lowered, and a large flat surface for the auxiliary electrode 31 can be secured on the upper surface of the chip resistor 50, so that the mountability can be stabilized.
  • the present invention is not limited to the above-described embodiments, and various modifications are possible without departing from the technical scope of the present invention.
  • the chip resistor provided with the back electrode electrically connected to the front electrode on the back surface of the insulating substrate has been described. is applicable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

低抵抗においても高電力化を図りつつ低ＴＣＲを確保できるチップ抵抗器を提供する。　本発明のチップ抵抗器１は、絶縁基板２と、絶縁基板２の表面両端部に設けられた一対の表電極３と、両表電極３間を接続する抵抗体５と、抵抗体５上に設けられたガラス体６と、ガラス体６を通して抵抗体５に形成された抵抗値調整用のトリミング溝５ａと、一対の表電極３よりも内側の領域でトリミング溝５ａを覆うように形成された第１保護膜７と、第１保護膜７を覆うように形成された第２保護膜８と、絶縁基板２の両端面に延在して表電極３に接続する一対の端面電極９と、端面電極９を覆う一対の外部めっき層１０とを備え、第１保護膜７が放熱性フィラーを含有する樹脂材料からなると共に、第２保護膜８が樹脂材料からなる。

Description

チップ抵抗器
　本発明は、回路基板のランドに半田接合される面実装タイプのチップ抵抗器に関するものである。
　一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通する一対の端面電極と、これら各電極を覆う一対の外部めっき層と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜等によって主に構成されている。
　この種のチップ抵抗器において、通常、抵抗体には抵抗値を調整するためのトリミング溝が形成されており、保護膜は、トリミング溝を含めた抵抗体を完全に覆う第１保護膜と、第１保護膜を完全に覆う第２保護膜とで構成されている。しかし、このように構成されたチップ抵抗器においては、保護膜の熱伝導率が低いため、電力負荷の大きな使用に対応しようとすると、抵抗体の発熱が大きくなり、抵抗体の発熱部を起点に破壊が発生してしまい、結果的にチップ抵抗器全体の破壊に繋がることが懸念される。
　そこで従来より、高電力に対応可能なチップ抵抗器を提供するために、第１保護膜をアルミナ等の高熱伝導性絶縁体粒子と樹脂で形成すると共に、第２保護膜を樹脂で形成し、この第１保護膜の幅を抵抗体の幅より狭く且つ第２保護膜の幅を抵抗体の幅よりも広くしたチップ抵抗器が提案されている（特許文献１参照）。
　上記特許文献１に記載されたチップ抵抗器は、熱伝導率の高い第１保護膜で抵抗体を覆い、この第１保護膜が一対の表電極と接するように構成されているため、抵抗体で発生した熱が第１保護膜から一対の表電極を介して外部めっき層により放熱させることができ、しかも、第１保護膜の幅が抵抗体の幅より狭く設定されているため、絶縁基板上における第２保護膜を形成可能なスペースが広がって、抵抗体を第２保護膜で確実に保護することができる。
特開２０１９－１４０２９９号公報
　ところで一般的なチップ抵抗器において、表電極には比抵抗の低いＡｇ（銀）系の金属が用いられている。Ａｇ系の金属はＴＣＲの高い材料であるが、表電極上にＮｉ（ニッケル）やＳｎ（錫）等からなる外部めっき層を形成することで抵抗値成分が低下するため、チップ抵抗器全体に対する表電極の抵抗値成分が小さくなり、ＴＣＲを低くすることができる。ただし、低抵抗（例えば、１Ω未満）のチップ抵抗器の場合、表電極における外部めっき層の形成領域が狭くなると、表電極によるＴＣＲの影響が大きくなってしまうため、低抵抗のチップ抵抗器ほどＴＣＲを低くすることが困難となる。
　ここで、特許文献１に記載されたチップ抵抗器は、第１保護膜を抵抗体の表電極に重なる接続部を覆って表電極と接触させ、このような第１保護膜を第２保護膜で完全に覆う構成となっているため、第１保護膜の外形が印刷ダレに起因して外側に広がることを考慮して、第２保護膜を第１保護膜よりも十分に大きく形成する必要がある。その結果、表電極における外部めっき層の形成領域が狭くなってしまうため、低抵抗のチップ抵抗器の場合、ＴＣＲが増加してしまうという問題が発生する。
　本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、低抵抗においても高電力化を図りつつ低ＴＣＲを確保できるチップ抵抗器を提供することにある。
　上記の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、前記絶縁基板の主面両端部に所定間隔を存して形成された一対の電極と、一対の前記電極に両端部を重ねるように形成された抵抗体と、前記抵抗体上に形成されたガラス体と、前記ガラス体を通して前記抵抗体に形成された抵抗値調整用のトリミング溝と、一対の前記電極よりも内側の領域で前記トリミング溝を覆うように形成された第１保護膜と、前記第１保護膜を覆うように形成された第２保護膜と、前記絶縁基板の両端面に延在して前記電極に接続するように形成された一対の端面電極と、前記端面電極を覆うように形成された一対の外部めっき層と、を備え、前記第１保護膜が放熱性フィラーを含有する樹脂材料からなると共に、前記第２保護膜が樹脂材料からなる、ことを特徴としている。
　このように構成されたチップ抵抗器では、抵抗体のトリミング溝近傍のホットスポットで発生した熱が熱伝導率の高い第１保護膜により放熱されるため、高電力化を図ることができる。また、電極と抵抗体の接続部に生じる段差によって第１保護膜の電極上への流出が防止されるため、必要最小限の大きさの第２保護膜で第１保護膜を覆うことが可能となる。その結果、電極における外部めっき層の形成領域を十分に確保することができるため、低抵抗のチップ抵抗器においてもＴＣＲの増大を防止することができる。
　上記構成のチップ抵抗器において、第２保護膜は電極と抵抗体の接続部を超えた領域まで延びるように形成されても良いが、第２保護膜が一対の電極よりも内側の領域に形成されていると、外部めっき層の形成範囲が広くなると共に、抵抗体のホットスポットから外部めっき層までの経路が短くなるため、抵抗体のホットスポットで発生した熱を実装基板へ効率良く放熱することができる。
　また、上記構成のチップ抵抗器において、電極上に補助電極が形成されており、この補助電極を介して第１保護膜と外部めっき層が接続されていると、第１保護膜から露出する抵抗体の両端部を補助電極で覆うことができるため、必ずしも第２保護膜を電極間よりも広い形状で形成する必要がなくなり、第２保護膜の形状の自由度が向上する。
　また、上記構成のチップ抵抗器において、電極上に補助電極が形成されていると共に、この補助電極を覆う外部めっき層の上面と第２保護膜の上面とが略同一平面上で連続していると、第２保護膜を電極間の内側領域に形成することに伴って実装時のノズルとの吸着面積が小さくなったとしても、外部めっき層と第２保護膜の高さが揃えられてフラットな上面が形成されるため、実装性を安定させることができる。
　また、上記構成のチップ抵抗器において、補助電極はスパッタにより形成された金属材料であっても良いが、補助電極が導電粒子を含有する樹脂材料からなると、第１保護膜と第２保護膜および補助電極を全て同じ印刷工程にて形成することができ、製造工程の簡素化が図れる。
　本発明によれば、低抵抗においても高電力化を図りつつ低ＴＣＲを確保できるチップ抵抗器を提供することができる。
第１の実施形態に係るチップ抵抗器の平面図である。 図１のII－II線に沿う断面図である。 該チップ抵抗器の製造工程を示すフローチャートである。 第２の実施形態に係るチップ抵抗器の平面図である。 図４のＶ－Ｖ線に沿う断面図である。 第３の実施形態に係るチップ抵抗器の平面図である。 図６のVII－VII線に沿う断面図である。 第４の実施形態に係るチップ抵抗器の平面図である。 図８のIX－IX線に沿う断面図である。 第５の実施形態に係るチップ抵抗器の平面図である。 図１０のXI－XI線に沿う断面図である。
　以下、発明の実施の形態について図面を参照しながら説明する。
　図１は本発明の第１の実施形態に係るチップ抵抗器の平面図、図２は図１のII－II線に沿う断面図である。
　図１と図２に示すように、第１の実施形態に係るチップ抵抗器１は、直方体形状の絶縁基板２と、絶縁基板２の上面における長手方向の両端部に形成された一対の表電極３と、絶縁基板２の下面における長手方向の両端部に形成された一対の裏電極４と、一対の表電極３を接続する長方形状の抵抗体５と、抵抗体５上に形成されたガラス体６と、ガラス体６を覆うように抵抗体５上に形成された第１保護膜７と、第１保護膜７を完全に覆う第２保護膜８と、絶縁基板２の両端面に延在して表電極３と裏電極４間を導通する一対の端面電極９と、端面電極９の全体と端面電極９から露出する部分の表電極３と裏電極４を覆う一対の外部めっき層１０と、を備えて構成されている。
　絶縁基板２はセラミックス等からなる部品本体であり、この絶縁基板２はシート状の大判基板を縦横に延びる一次分割溝と二次分割溝に沿って分割することにより多数個取りされたものである。
　表電極３は、Ｐｄ（パラジウム）を１～５ｗｔ％含有するＡｇ（銀）系ペーストをスクリーン印刷して乾燥・焼成させたものである。また、裏電極４はＡｇペーストをスクリーン印刷して乾燥・焼成させたものである。
　抵抗体５は、酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体５の長手方向の両端部は表電極３に重なって接続している。なお、図２において、抵抗体５の上面は両端の接続部を含めて全て同一高さになっているが、実際には、抵抗体５の両端部が表電極３に重なっているため、表電極３と抵抗体５の接続部に一段高くなった段差が生じている。また、抵抗体５には抵抗値を調整するためのトリミング溝５ａが形成されており、このトリミング溝５ａはガラス体６の上からレーザー光を照射することによって形成される。
　ガラス体６は、ガラスペーストをスクリーン印刷して乾燥・焼成させたものである。ガラス体６はトリミング溝５ａを形成する前の抵抗体５上に形成され、少なくともトリミング溝５ａが形成される部位の抵抗体５を覆うように形成されている。本実施形態の場合、ガラス体６は一対の表電極３よりも内側に位置する抵抗体５の中央部分に形成されているが、ガラス体６が抵抗体５の全体を覆うように形成しても良い。
　第１保護膜７は、放熱性フィラーを含有するエポキシやフェノール等の樹脂ペーストをスクリーン印刷して加熱硬化（焼付け）させたものであり、この第１保護膜７は表電極３と抵抗体５の接続部に生じる段差よりも内側の領域に形成されている。第１保護膜７は、ガラス体６の上から抵抗体５にトリミング溝５ａを形成した後に、ガラス体６の全体を覆うように形成されてトリミング溝５ａを覆っている。なお、放熱性フィラーは、高熱伝導率の高い絶縁体粒子であるアルミナ（Ａｌ２Ｏ３）や窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、窒化ホウ素（ＢＮ）等である。
　第２保護膜８は、第１保護膜７はエポキシやフェノール等の樹脂ペーストをスクリーン印刷して加熱硬化させたものである。第２保護膜８は抵抗体５と第１保護膜７を完全に覆う大きさに形成されており、第２保護膜８の両端部は表電極３と抵抗体５の接続部を超えて表電極３に接している。
　端面電極９はニッケル（Ｎｉ）／クロム（Ｃｒ）等をスパッタすることによって形成されたものであり、この端面電極９によって絶縁基板２の端面を介して離間する表電極３と裏電極４とが導通されている。端面電極９は、絶縁基板２の端面を覆うだけでなく、絶縁基板２の端面寄りに位置する表電極３の上面と裏電極４の下面を覆うように形成されている。
　外部めっき層１０は、内層側のバリア層１１と、該バリア層１１を覆う外層側の外部接続層１２との２層構造からなる。バリア層１１は電解めっきによって形成されたＮｉめっき層であり、このバリア層１１は、端面電極９の全体と端面電極９から露出する部分の表電極３と裏電極４を覆うように形成されている。外部接続層１２は電解めっきによって形成されたＳｎめっき層であり、この外部接続層１２はバリア層１１の表面全体を覆うように形成されている。
　次に、上記の如く構成されたチップ抵抗器１の製造方法について、図３に示すフローチャートを参照しながら説明する。
　まず、絶縁基板２が多数個取りされる大判基板を準備する。この大判基板には一次分割溝と二次分割溝が格子状に設けられており、両分割溝によって区切られたマス目の１つ１つが１個分のチップ領域となる。そして、図３に示すように、このような大判基板に対して以下に説明する各工程が一括して行われる。
　最初の工程では、大判基板の裏面にＡｇペーストをスクリーン印刷して乾燥することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極４を形成する（ステップＳ１）。
　次に、大判基板の表面にＡｇ－Ｐｄペーストをスクリーン印刷して乾燥することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極３を形成する（ステップＳ２）。しかる後、表電極３と裏電極４を約８５０℃の高温で同時に焼成する。なお、これら表電極３と裏電極４は個別に焼成しても良く、その形成順を逆にして裏電極４よりも表電極３を先に形成するようにしても良い。
　次に、大判基板の表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷して乾燥することにより、両端部を表電極３に重ね合わせた抵抗体５を形成した後、これを約８５０℃の高温で焼成する（ステップＳ３）。その際、表電極３と抵抗体５が重なる両者の接続部には一段高くなった段差が生じる。
　次に、一対の表電極３よりも内側に位置する抵抗体５上にガラスペーストをスクリーン印刷して乾燥することにより、抵抗体５の中央部分を被覆するガラス体６を形成した後、これを約６００℃の温度で焼成する（ステップＳ４）。
　次に、一対の表電極３にプローブを当接させて抵抗体５の抵抗値を測定しながら、ガラス体６の上からレーザ光を照射することにより、抵抗体５にトリミング溝５ａを形成して抵抗値を調整する（ステップＳ５）。
　次に、ガラス体６の上からアルミナ等の放熱性フィラーを含有するエポキシ樹脂（またはフェノール樹脂）ペーストをスクリーン印刷した後、これを約２００℃の温度で加熱硬化して第１保護膜７を形成する（ステップＳ６）。その際、第１保護膜７の樹脂ペーストは一対の表電極３よりも内側の領域に印刷されるが、この領域の外側に位置する表電極３と抵抗体５の接続部に段差が存在するため、この段差によって樹脂ペーストの表電極３上への流出が防止される。
　次に、第１保護膜７上からエポキシ樹脂（またはフェノール樹脂）ペーストをスクリーン印刷した後、これを約２００℃の温度で加熱硬化して第２保護膜８を形成する（ステップＳ７）。第２保護膜８は抵抗体５と第１保護膜７を完全に覆う大きさに形成されるため、第１保護膜７から露出する抵抗体５の端部（表電極３との接続部）も第２保護膜８によって覆われる。ここで、第２保護膜８の下層の第１保護膜７が表電極３上に流出していないため、第２保護膜８を表電極３上に必要以上大きく形成しなくても良く、換言すると、表電極３には第２保護膜８に覆われずに露出する大きな上面が確保されている。
　これまでの工程は大判基板に対する一括処理であり、次なる工程で、大判基板を一次分割溝に沿って短冊状に一次分割して短冊状基板を得る（ステップＳ８）。
　次に、この短冊状基板の分割面にＮｉ／Ｃｒをスパッタすることにより、表電極３と裏電極４間を導通する一対の端面電極９を形成する（ステップＳ９）。これら端面電極９により、短冊状基板の端面全体と、短冊状基板の端面寄りに位置する表電極３の上面と裏電極４の下面が覆われる。
　次に、短冊状基板を二次分割溝に沿って複数のチップ状基板に二次分割した後（ステップＳ１０）、これらチップ状基板に対して電解めっきを施すことにより、バリア層１１と外部接続層１２からなる一対の外部めっき層１０を形成する（ステップＳ１１）。具体的には、まず、チップ状基板に対して電解Ｎｉめっきを施すことにより、端面電極９の全体と端面電極９から露出する部分の表電極３と裏電極４を覆うバリア層１１を形成する。しかる後、チップ状基板に対して電解Ｓｎめっきを施すことにより、バリア層１１の表面全体を覆う外部接続層１２を形成する。これらバリア層１１と外部接続層１２によって２層構造の外部めっき層１０が形成され、この時点で図１と図２に示すようなチップ抵抗器１が得られる。
　以上説明したように、第１の実施形態に係るチップ抵抗器１は、放熱性フィラーを含有する樹脂材料からなる第１保護膜７によってトリミング溝５ａが覆われており、抵抗体５のトリミング溝５ａ近傍のホットスポットで発生した熱が熱伝導率の高い第１保護膜７を介して放熱されるため、高電力化を図ることができる。また、第１保護膜７は一対の表電極３よりも内側の領域に形成されており、表電極３と抵抗体５の接続部に生じる段差によって第１保護膜７の表電極３上への流出が防止されるため、必要最小限の大きさの第２保護膜８で第１保護膜７を覆うことが可能となる。その結果、表電極３における外部めっき層１０の形成領域を十分に広く確保することができるため、低抵抗のチップ抵抗器１においてもＴＣＲの増大を防止することができる。
　図４は第２の実施形態に係るチップ抵抗器２０の平面図、図５は図４のＶ－Ｖ線に沿う断面図であり、図１と図２に対応する部分には同一符号を付してある。
　図４と図５に示すチップ抵抗器２０が第１の実施形態に係るチップ抵抗器１と相違する点は、第１保護膜７を覆う第２保護膜８が一対の表電極３よりも内側の領域に形成されていると共に、端面電極９が第２保護膜８から露出する表電極３と抵抗体５の接続部を覆っていることにあり、それ以外の構成は基本的に同じである。
　このように構成された第２の実施形態に係るチップ抵抗器２０では、第２保護膜８の大きさを小さくすることで表電極３における外部めっき層１０の形成領域が大きく広がるため、チップ抵抗器全体に対する表電極３の抵抗値成分が小さくなり、ＴＣＲを低くすることができる。また、抵抗体５のホットスポットから外部めっき層１０までの経路が短くなるため、抵抗体５のホットスポットで発生した熱を実装基板へ効率良く放熱することができる。
　図６は第３の実施形態に係るチップ抵抗器３０の平面図、図７は図６のVII－VII線に沿う断面図であり、図１と図２に対応する部分には同一符号を付してある。
　図６と図７に示すチップ抵抗器３０が第１の実施形態に係るチップ抵抗器１と相違する点は、一対の表電極３上にそれぞれ補助電極３１が形成されており、これら補助電極３１を介して第１保護膜７と外部めっき層１０が接続されていることにあり、それ以外の構成は基本的に同じである。
　補助電極３１は、絶縁基板２の端面から離れた表電極３上に形成されて表電極３と抵抗体５の接続部を覆っており、その一端部は第１保護膜７と第２保護膜８の間に挟まれている。補助電極３１は、表電極３と第１保護膜７を跨ぐ位置に、ＡｇやＣｕやＮｉ等の導電性粒子を含む樹脂ペーストをスクリーン印刷した後、これを約２００℃の温度で加熱硬化させたものである。すなわち、補助電極３１は、図３に示すフローチャートにおけるステップＳ６とステップＳ７の間に行われる工程であり、補助電極３１の形成後に、一対の補助電極３１間に露出する第１保護膜７を覆うように第２保護膜８が形成される。したがって、第１保護膜７と補助電極３１および第２保護膜８を全てスクリーン印刷によって連続的に形成することができる。
　ただし、補助電極３１をスパッタによって形成することも可能である。その場合は、一対の表電極３の外側部分と第１保護膜７の中央部をそれぞれマスク材で覆い、この状態で大判基板の表面に対して直交方向から金属粒子をスパッタして補助電極３１を形成し、その後にマスク材を除去すれば良い。
　このように構成された第３の実施形態に係るチップ抵抗器３０では、第１保護膜７から露出する表電極３と抵抗体５の接続部が補助電極３１で覆われているため、端面電極９をスパッタにより形成する際に、スパッタ粒子を表電極３と抵抗体５の接続部まで飛ばす必要がなくなり、端面電極９を容易に形成することができる。また、表電極３と抵抗体５の接続部が補助電極３１で覆われるため、第１の実施形態に係るチップ抵抗器１のように、第２保護膜８を一対の表電極３間よりも広い形状に形成したり、第２の実施形態に係るチップ抵抗器２０のように、第２保護膜８を一対の表電極３間よりも狭い形状に形成することが可能となり、第２保護膜８の形状の自由度が向上する。
　図８は第４の実施形態に係るチップ抵抗器４０の平面図、図９は図８のIX－IX線に沿う断面図であり、図６と図７に対応する部分には同一符号を付してある。
　図８と図９に示すチップ抵抗器４０が第３の実施形態に係るチップ抵抗器３０と相違する点は、第１保護膜７を覆う第２保護膜８が一対の表電極３よりも内側の領域に形成されていると共に、外部めっき層１０の上面と第２保護膜８の上面とが略同一平面上で連続していることにあり、それ以外の構成は基本的に同じである。
　このように構成された第４の実施形態に係るチップ抵抗器４０では、第２保護膜８を一対の表電極３間の内側領域に形成することにより、表電極３における外部めっき層１０の形成領域が大きく広がるため、ＴＣＲを低くすることができる。その反面、チップ抵抗器４０をノズルで吸着して実装基板に実装する際に、第２保護膜８に対するノズルの吸着面積が小さくなってしまうが、外部めっき層１０と第２保護膜８の高さが揃えられてフラットな上面が形成されるため、実装性を安定させることができる。
　図１０は第５の実施形態に係るチップ抵抗器５０の平面図、図１１は図１０のXI－XI線に沿う断面図であり、図８と図９に対応する部分には同一符号を付してある。
　図１０と図１１に示すチップ抵抗器５０が第４の実施形態に係るチップ抵抗器４０と相違する点は、補助電極３１の一端部が第１保護膜７と第２保護膜８との間に挟まれておらず、その代わりに補助電極３１の一端部が第２保護膜８の上端部と接していることにあり、それ以外の構成は基本的に同じである。
　このチップ抵抗器５０において、第２保護膜８は一対の表電極３よりも内側の領域に形成されており、第１保護膜７は第２保護膜８によって完全に覆われている。補助電極３１は、表電極３と抵抗体５の接続部を跨ぐ位置に、ＡｇやＣｕやＮｉ等の導電性粒子を含む樹脂ペーストをスクリーン印刷した後、これを約２００℃の温度で加熱硬化させたものである。すなわち、補助電極３１は、図３に示すフローチャートにおけるステップＳ７とステップＳ８の間に行われる工程であり、第１保護膜７を覆う第２保護膜８の形成後に、この第２保護膜８の両端を超えて上端部を覆うように一対の補助電極３１が形成される。
　このように構成された第５の実施形態に係るチップ抵抗器５０では、一対の補助電極３１を第２保護膜８の上端部まで覆うように形成し、これら補助電極３１を覆うように外部めっき層１０が形成されているため、チップ抵抗器５０の上面に露出する補助電極３１の面積を大きくすることができる。その結果、ＴＣＲを低くすることができると共に、チップ抵抗器５０の上面に補助電極３１の大きな平面が確保されて、実装性を安定させることができる。
　なお、本発明は上述した実施形態に限定されるものではなく、その技術的要旨を逸脱しない範囲で種々の変形が可能である。例えば、上記実施形態では、絶縁基板の裏面に表電極に導通する裏電極が設けられているチップ抵抗器について説明したが、そのような裏電極を備えていないタイプのチップ抵抗器についても本発明は適用可能である。
　１，２０，３０，４０，５０　チップ抵抗器
　２　絶縁基板
　３　表電極（電極）
　４　裏電極
　５　抵抗体
　５ａ　トリミング溝
　６　ガラス体
　８　第２保護膜
　９　端面電極
　１０　外部めっき層
　１１　バリア層
　１２　外部接続層
　３１　補助電極

Claims (5)

  1. 　直方体形状の絶縁基板と、
    　前記絶縁基板の主面両端部に所定間隔を存して形成された一対の電極と、
    　一対の前記電極に両端部を重ねるように形成された抵抗体と、
    　前記抵抗体上に形成されたガラス体と、
    　前記ガラス体を通して前記抵抗体に形成された抵抗値調整用のトリミング溝と、
    　一対の前記電極よりも内側の領域で前記トリミング溝を覆うように形成された第１保護膜と、
    　前記第１保護膜を覆うように形成された第２保護膜と、
    　前記絶縁基板の両端面に延在して前記電極に接続するように形成された一対の端面電極と、
    　前記端面電極を覆うように形成された一対の外部めっき層と、を備え、
    　前記第１保護膜が放熱性フィラーを含有する樹脂材料からなると共に、前記第２保護膜が樹脂材料からなる、ことを特徴とするチップ抵抗器。
  2. 　前記第２保護膜は一対の前記電極よりも内側の領域に形成されている、ことを特徴とする請求項１に記載のチップ抵抗器。
  3. 　前記電極上に補助電極が形成されており、前記第１保護膜と前記外部めっき層が前記補助電極を介して接続されている、ことを特徴とする請求項１または２に記載のチップ抵抗器。
  4. 　前記電極上に補助電極が形成されていると共に、前記補助電極を覆う前記外部めっき層の上面と前記第２保護膜の上面とが略同一平面上で連続している、ことを特徴とする請求項２に記載のチップ抵抗器。
  5. 　前記補助電極は導電粒子を含有する樹脂材料からなる、ことを特徴とする請求項２～５のいずれか１項に記載のチップ抵抗器。
PCT/JP2022/040638 2022-02-04 2022-10-31 チップ抵抗器 WO2023149034A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-016590 2022-02-04
JP2022016590A JP2023114299A (ja) 2022-02-04 2022-02-04 チップ抵抗器

Publications (1)

Publication Number Publication Date
WO2023149034A1 true WO2023149034A1 (ja) 2023-08-10

Family

ID=87552136

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/040638 WO2023149034A1 (ja) 2022-02-04 2022-10-31 チップ抵抗器

Country Status (2)

Country Link
JP (1) JP2023114299A (ja)
WO (1) WO2023149034A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335106A (ja) * 1997-05-27 1998-12-18 Taiyoushiya Denki Kk チップ抵抗器
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
JP2019140299A (ja) * 2018-02-14 2019-08-22 パナソニックＩｐマネジメント株式会社 チップ抵抗器
JP2022012055A (ja) * 2020-06-30 2022-01-17 パナソニックＩｐマネジメント株式会社 抵抗器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335106A (ja) * 1997-05-27 1998-12-18 Taiyoushiya Denki Kk チップ抵抗器
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
JP2019140299A (ja) * 2018-02-14 2019-08-22 パナソニックＩｐマネジメント株式会社 チップ抵抗器
JP2022012055A (ja) * 2020-06-30 2022-01-17 パナソニックＩｐマネジメント株式会社 抵抗器

Also Published As

Publication number Publication date
JP2023114299A (ja) 2023-08-17

Similar Documents

Publication Publication Date Title
JP7093382B2 (ja) チップ抵抗器
JP7385358B2 (ja) チップ抵抗器
WO2019087725A1 (ja) チップ抵抗器
JP7107478B2 (ja) 抵抗素子及び抵抗素子アセンブリ
JP3834251B2 (ja) チップ抵抗器およびその製造方法
JP2015079872A (ja) チップ抵抗器
JP4699311B2 (ja) チップ抵抗器
KR102632374B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2014135427A (ja) チップ抵抗器
WO2023149034A1 (ja) チップ抵抗器
WO2007020802A1 (ja) チップ抵抗器
JP4745027B2 (ja) チップ抵抗器の製造方法
JP2007048784A (ja) チップ抵抗器とその製造方法
JP2022012055A (ja) 抵抗器
KR101883042B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2021086837A (ja) チップ抵抗器
KR101771818B1 (ko) 저항 소자, 그 제조방법 및 저항 소자 실장 기판
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
US20230368949A1 (en) Chip resistor
WO2023053594A1 (ja) チップ抵抗器
WO2023079876A1 (ja) チップ抵抗器
WO2023218710A1 (ja) チップ抵抗器
KR101843252B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR20180054273A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2020061504A (ja) 抵抗器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22924939

Country of ref document: EP

Kind code of ref document: A1