WO2023127386A1

WO2023127386A1 - 高周波モジュール及び通信装置

Info

Publication number: WO2023127386A1
Application number: PCT/JP2022/044286
Authority: WO
Inventors: 篤堀田
Original assignee: 株式会社村田製作所
Priority date: 2021-12-28
Filing date: 2022-11-30
Publication date: 2023-07-06

Abstract

半導体集積回路の内部において、電源配線部が増幅器に電磁界的に干渉することを抑制できる高周波モジュールを提供する。高周波モジュール（１００）は、実装基板（２）、半導体集積回路（１）及び電源配線部（１２）を備える。半導体集積回路（１）は、実装基板（２）に配置されている。半導体集積回路（１）は、第１増幅器（１６１）、第２増幅器（１６２）及び電源電極（１１）を有する。第１増幅器（１６１）は、第１電源端子（１６１ａ）を有する。第２増幅器（１６２）は、第２電源端子（１６２ａ）を有する。電源電極（１１）は、実装基板（２）からの電源電圧が入力される。電源配線部（１２）は、電源電極（１１）と第１電源端子（１６１ａ）及び第２電源端子（１６２ａ）とを接続する。電源配線部（１２）は、第１電源端子（１６１ａ）と第２電源端子（１６２ａ）とを接続する端子間配線部（１３）を含む。端子間配線部（１３）は、実装基板（２）に配置された基板側配線部（１６）を含む。

Description

高周波モジュール及び通信装置

　本発明は、高周波モジュール及び通信装置に関する。

　特許文献１に記載の高周波モジュールは、モジュール基板（実装基板）と半導体集積回路とを備える。半導体集積回路は、モジュール基板の主面に実装されている。半導体集積回路は、２つの受信低雑音増幅器（第１増幅器及び第２増幅器）を有する。

　特許文献１に記載された高周波モジュールでは、半導体集積回路は、電源電極と、電源配線部とを有する。電源電極は、実装基板からの電源電圧が入力される電極である。電源配線部は、半導体集積回路の内部に配置されており、電源電極と、２つの受信低雑音増幅器の電源端子とを接続している。

特開２０２１－４８５６５号公報

　近年、高周波モジュールの小型化及び実装部品の増加によって、半導体集積回路の内部において電源配線部を配置するスペースが低減している。このため、半導体集積回路の内部において、電源配線部と増幅器との間隔を確保するのが難しく、増幅器が電源配線部からの電磁界的な干渉を受け易いという問題がある。

　本発明は、上記の問題を鑑みて、半導体集積回路の内部において、電源配線部が増幅器に電磁界的に干渉することを抑制できる高周波モジュール及び受信装置を提供することを目的とする。

　本発明の一態様に係る高周波モジュールは、実装基板と、半導体集積回路と、電源配線部と、を備える。前記半導体集積回路は、前記実装基板に配置されている。前記半導体集積回路は、第１増幅器と、第２増幅器と、電源電極と、を有する。前記第１増幅器は、第１電源端子を有する。前記第２増幅器は、第２電源端子を有する。前記電源電極は、前記実装基板からの電源電圧が入力される。前記電源配線部は、前記電源電極と前記第１電源端子及び前記第２電源端子とを接続する。前記電源配線部は、前記第１電源端子と前記第２電源端子とを接続する端子間配線部を含む。前記端子間配線部は、前記実装基板に配置された基板側配線部を含む。

　本発明の一態様に係る通信装置は、前記高周波モジュールと、信号処理回路とを備える。前記信号処理回路は、前記高周波モジュールに接続されており、高周波信号を信号処理する。

　本発明の上記態様に係る高周波モジュール及び通信装置によれば、半導体集積回路において、電源配線部が増幅器に電磁界的に干渉することを抑制できる、という利点がある。

図１は、実施形態に係る通信装置の一例を示す構成図である。図２は、同上の通信装置が備える高周波モジュールの実装基板の第１主面の平面図である。図３は、同上の高周波モジュールの実装基板の第２主面を第１主面側から透視して見た平面図である。図４は、図２のＸ１-Ｘ１線断面図かつ図３のＸ２-Ｘ２線断面図である。図５は、変形例１の高周波モジュールの断面図である。図６Ａは、変形例２の半導体集積回路を高周波モジュールの実装基板の第１主面側から見た平面図である。図６Ｂは、同上の半導体集積回路に含まれるローノイズアンプの回路図である。図７Ａは、変形例３の半導体集積回路を高周波モジュールの第１主面側から見た平面図である。図７Ｂは、同上の半導体集積回路に含まれるローノイズアンプの回路図である。図８は、変形例４の半導体集積回路を高周波モジュールの第１主面側から見た平面図である。

　以下、実施形態に係る高周波モジュール及び通信装置について、図面を参照して説明する。なお、明細書及び図面に記載された構成要素について、明細書及び図面に記載された大きさ及び厚さ、並びにそれらの寸法関係は例示であり、これらの構成要素は、明細書及び図面に記載された例示には限定されない。

　（実施形態）
　（１）高周波モジュールの概要
　図１に示すように、本実施形態に係る高周波モジュール１００は、例えば携帯端末（スマートフォン及びスマートウォッチなど）である通信装置２００に備えられて用いられる。高周波モジュール１００は、通信装置２００が受信した受信信号を所定の周波数帯域の受信信号に変換しかつ増幅したり、通信装置２００が送信する送信信号を増幅しかつ所定の周波数帯域の送信信号に変換して送信させたりする。このため、高周波モジュール１００は、受信信号又は送信信号を増幅する複数の増幅器（パワーアンプ１５１，１５２及びローノイズアンプ１６１，１６２）を備える。高周波モジュール１００では、このような複数の増幅器のうちの幾つかは、半導体集積回路１によって一体に構成されている。

　このような半導体集積回路１は、高周波モジュール１００の実装基板に配置されている。そして、このような半導体集積回路１は、実装基板から供給された電源電圧（電源Ｖ１）を、その内部の複数の増幅器に供給している。このため、このような半導体集積回路１は、実装基板から供給された電源電圧を内部の複数の増幅器に供給するための電源配線部を有する。本実施形態では、この電源配線部は、半導体集積回路１の内部の複数の増幅器に電磁界的に干渉することを抑制するように引き回されている。以下、このような高周波モジュール１００及び通信装置２００について詳しく説明する。

　（２）通信装置の構成
　図１を参照して、実施形態に係る通信装置２００について説明する。通信装置２００は、本実施形態に係る高周波モジュール１００を備える通信装置の一例である。

　図１に示すように、通信装置２００は、例えば、携帯端末（例えばスマートフォン）又はウェアラブル端末（例えばスマートウォッチ）である。通信装置２００は、高周波モジュール１００と、信号処理回路２１０と、アンテナ２２０とを備える。

　高周波モジュール１００は、アンテナ２２０で受信された受信信号の中から所定の周波数帯域の受信信号を取り出して増幅して信号処理回路２１０に出力するように構成されている。また、高周波モジュール１００は、信号処理回路２１０から出力された送信信号を増幅して所定の周波数帯域の送信信号に変換してアンテナ２２０から出力するように構成されている。

　信号処理回路２１０は、高周波モジュール１００に接続されており、高周波信号を信号処理するように構成されている。より詳細には、信号処理回路２１０は、高周波モジュール１００から出力された受信信号を信号処理し、また、高周波モジュール１００に出力する送信信号を信号処理する。信号処理回路２１０は、ＲＦ信号処理回路２１１とベースバンド信号処理回路２１２とを含む。

　ＲＦ信号処理回路２１１は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）である。ＲＦ信号処理回路２１１は、高周波モジュール１００から出力された受信信号をダウンコンバート等の信号処理を行ってベースバンド信号処理回路２１２に出力するように構成されている。また、ＲＦ信号処理回路２１１は、ベースバンド信号処理回路２１２から出力された送信信号をアップコンバート等の信号処理を行って高周波モジュール１００に出力するように構成されている。ベースバンド信号処理回路２１２は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路２１２は、ＲＦ信号処理回路２１１から出力された受信信号を外部に出力するように構成されている。また、ベースバンド信号処理回路２１２は、外部から入力されたベースバンド信号（例えば音声信号及び画像信号）から送信信号を生成し、生成した送信信号をＲＦ信号処理回路２１１に出力するように構成されている。

　（３）高周波モジュールの回路構成
　図１を参照して、高周波モジュール１００の回路構成の一例を説明する。図１に示すように、高周波モジュール１００は、回路部品として、複数の外部接続端子１１０と、パワーアンプ１５１，１５２と、ローノイズアンプ１６１，１６２と、送信フィルタ６１Ｔ～６３Ｔと、受信フィルタ６１Ｒ～６４Ｒと、出力整合回路１３１，１３２と、整合回路１４１～１４４と、整合回路７１～７４と、整合回路６０と、スイッチ５１～５６と、コントローラ８０と、を備える。

　複数の外部接続端子１１０は、アンテナ端子１３０と、４つの信号入力端子１１１～１１４と、２つの信号出力端子１２１，１２２と、電源入力端子１２３と、入力端子１２４とを含む。アンテナ端子１３０は、アンテナ２２０が接続される端子である。４つの信号入力端子１１１～１１４は、信号処理回路２１０からの送信信号が入力される端子であり、信号処理回路２１０の４つの出力部に接続されている。本実施形態では、信号入力端子１１３には、第１通信バンドの送信帯域の送信信号が入力される。信号入力端子１１４には、第２通信バンドの送信帯域の送信信号が入力される。信号入力端子１１１には、第３通信バンドの送信帯域の送信信号が入力される。信号入力端子１１２には、第４通信バンドの送信帯域の送信信号が入力される。なお、第１通信バンド及び第２通信バンドは、例えばミッドバンド（例えば１ＧＨｚ～６ＧＨｚ帯域）のうちの互いに異なる通信バンドである。第３通信バンド及び第４通信バンドは、例えばハイバンド（例えば２４ＧＨｚ以上の帯域）のうちの互いに異なる通信バンドである。

　２つの信号出力端子１２１，１２２は、高周波モジュール１００からの送信信号を信号処理回路２１０に出力する端子であり、信号処理回路２１０の２つの入力部に接続されている。電源入力端子１２３は、通信装置２００が備える電源Ｖ１の出力電圧が入力される端子である。入力端子１２４は、信号処理回路２１０からの制御信号が入力される端子である。入力端子１２４に入力された制御信号は、コントローラ８０に出力される。

　スイッチ５１は、共通端子と２つの選択端子（第１選択端子及び第２選択端子）を有する。スイッチ５１の共通端子は、パワーアンプ１５１の入力部に接続されている。スイッチ５１の２つの選択端子はそれぞれ、２つの信号入力端子１１１，１１２を介してＲＦ信号処理回路２１１の２つの出力部に接続されている。スイッチ５１の共通端子は、スイッチ５１の２つの選択端子に選択的に接続される。すなわち、スイッチ５１は、ＲＦ信号処理回路２１１から２つの信号入力端子１１１，１１２に入力された送信信号を選択的にパワーアンプ１５１の入力部に出力する。

　スイッチ５２は、共通端子と２つの選択端子（第１選択端子及び第２選択端子）を有する。スイッチ５２の共通端子は、パワーアンプ１５２の入力部に接続されている。スイッチ５２の２つの選択端子はそれぞれ、２つの信号入力端子１１３，１１４を介してＲＦ信号処理回路２１１の２つの出力部に接続されている。スイッチ５２の共通端子は、スイッチ５２の２つの選択端子に選択的に接続される。これにより、スイッチ５２は、ＲＦ信号処理回路２１１から２つの信号入力端子１１３，１１４に入力された２つの送信信号を選択的にパワーアンプ１５２の入力部に出力する。

　パワーアンプ１５１，１５２はそれぞれ、入力部及び出力部を有する。パワーアンプ１５１，１５２の入力部はそれぞれ、スイッチ５１，５２の共通端子に接続されている。パワーアンプ１５１，１５２の出力部はそれぞれ、出力整合回路１３１，１３２を介してスイッチ５３の後述の２つの共通端子に接続されている。パワーアンプ１５１，１５２はそれぞれ、スイッチ５１，５２から入力された送信信号を増幅し、増幅した送信信号を出力整合回路１３１，１３２を介してスイッチ５３の２つの共通端子に出力する。

　スイッチ５３は、２つの共通端子（第１共通端子及び第２共通端子）及び３つの選択端子（第１～第３選択端子）を有する。スイッチ５３の第１及び第２共通端子はそれぞれ、出力整合回路１３１，１３２を介してパワーアンプ１５１，１５２の出力部に接続されている。スイッチ５３の第１～第３選択端子はそれぞれ、送信フィルタ６１Ｔ～６３Ｔの入力部に接続されている。スイッチ５３の第１共通端子は、スイッチ５３の第１～第３選択端子と選択的に接続される。これにより、スイッチ５３は、出力整合回路１３１の出力信号（すなわちパワーアンプ１５１の出力信号）を送信フィルタ６１Ｔ～６３Ｔのいずれか１つに選択的に出力する。また、スイッチ５３の第２共通端子は、スイッチ５３の第１～第３選択端子と選択的に接続される。これにより、スイッチ５３は、出力整合回路１３２（すなわちパワーアンプ１５２の出力信号）を送信フィルタ６１Ｔ～６３Ｔのいずれか１つに選択的に出力する。

　送信フィルタ６１Ｔは、入力部と出力部とを有する。送信フィルタ６１Ｔの入力部は、スイッチ５３の第１選択端子に接続されており、送信フィルタ６１Ｔの出力部は、整合回路７１を介してスイッチ５４の後述の第１選択端子に接続されている。送信フィルタ６１Ｔは、第１通信バンドの送信帯域の送信信号を通過させる。送信フィルタ６１Ｔは、パワーアンプ１５１，１５２で増幅された送信信号のうちスイッチ５３で選択された送信信号を通過させる。送信フィルタ６２Ｔは、入力部と出力部とを有する。送信フィルタ６２Ｔの入力部は、スイッチ５３の第２選択端子に接続されており、送信フィルタ６２Ｔの出力部は、整合回路７２を介してスイッチ５４の後述の第１選択端子に接続されている。送信フィルタ６２Ｔは、第２通信バンドの送信帯域の送信信号を通過させる。送信フィルタ６２Ｔは、パワーアンプ１５１，１５２で増幅された送信信号のうちスイッチ５３で選択された送信信号を通過させる。送信フィルタ６３Ｔは、入力部と出力部とを有する。送信フィルタ６３Ｔの入力部は、スイッチ５３の第３選択端子に接続されており、送信フィルタ６３Ｔの出力部は、整合回路７３を介してスイッチ５４の後述の第２選択端子に接続されている。送信フィルタ６３Ｔは、第３通信バンドの送信帯域の送信信号を通過させる。送信フィルタ６３Ｔは、パワーアンプ１５１，１５２で増幅された送信信号のうちスイッチ５３で選択された送信信号を通過させる。

　受信フィルタ６１Ｒは、入力部と出力部とを有する。受信フィルタ６１Ｒの入力部は、整合回路７１を介してスイッチ５４の後述の第１選択端子に接続されている。受信フィルタ６１Ｒの出力部は、整合回路１４１を介してスイッチ５５の後述の第１選択端子に接続されている。受信フィルタ６１Ｒは、スイッチ５４の第１選択端子から出力された受信信号のうち、第１通信バンドの受信帯域の受信信号を通過させる。受信フィルタ６２Ｒは、入力部と出力部とを有する。受信フィルタ６２Ｒの入力部は、整合回路７２を介してスイッチ５４の後述の第１選択端子に接続されている。受信フィルタ６２Ｒの出力部は、整合回路１４２を介してスイッチ５５の後述の第２選択端子に接続されている。受信フィルタ６２Ｒは、スイッチ５４の第１選択端子から出力された受信信号のうち、第２通信バンドの受信帯域の受信信号を通過させる。

　受信フィルタ６３Ｒは、入力部と出力部とを有する。受信フィルタ６３Ｒの入力部は、整合回路７３を介してスイッチ５４の後述の第２選択端子に接続されている。受信フィルタ６３Ｒの出力部は、整合回路１４３を介してスイッチ５６の後述の第１選択端子に接続されている。受信フィルタ６３Ｒは、スイッチ５４の第２選択端子から出力された受信信号のうち、第３通信バンドの受信帯域の受信信号を通過させる。受信フィルタ６４Ｒは、入力部と出力部とを有する。受信フィルタ６４Ｒの入力部は、整合回路７４を介してスイッチ５４の後述の第３選択端子に接続されている。受信フィルタ６４Ｒの出力部は、整合回路１４４を介してスイッチ５６の後述の第２選択端子に接続されている。受信フィルタ６４Ｒは、スイッチ５４の第３選択端子から出力された受信信号のうち、第４通信バンドの受信帯域の受信信号を通過させる。

　本実施形態では、送信フィルタ６１Ｔ及び受信フィルタ６１Ｒは、デュプレクサ６１を構成している。送信フィルタ６２Ｔ及び受信フィルタ６２Ｒは、デュプレクサ６２を構成している。送信フィルタ６３Ｔ及び受信フィルタ６３Ｒは、デュプレクサ６３を構成している。

　スイッチ５５は、１つの共通端子及び２つの選択端子（第１及び第２選択端子）を有する。スイッチ５５の共通端子は、ローノイズアンプ１６１の入力部に接続されている。スイッチ５５の２つの選択端子はそれぞれ、整合回路１４１，１４２を介して受信フィルタ６１Ｒ，６２Ｒの出力部に接続されている。スイッチ５５の共通端子は、スイッチ５５の２つの選択端子と選択的に接続される。これにより、スイッチ５５は、整合回路１４１，１４２の出力信号（すなわち受信フィルタ６１Ｒ，６２Ｒの出力信号）を選択的にローノイズアンプ１６１の入力部に出力する。

　スイッチ５６は、１つの共通端子及び２つの選択端子（第１及び第２選択端子）を有する。スイッチ５６の共通端子は、ローノイズアンプ１６２の入力部に接続されている。スイッチ５６の２つの選択端子はそれぞれ、整合回路１４３，１４４を介して受信フィルタ６３Ｒ，６４Ｒの出力部に接続されている。スイッチ５６の共通端子は、スイッチ５６の２つの選択端子と選択的に接続される。これにより、スイッチ５６は、整合回路１４３，１４４の出力信号（すなわち受信フィルタ６３Ｒ，６４Ｒの出力信号）を選択的にローノイズアンプ１６２の入力部に出力する。

　ローノイズアンプ１６１，１６２はそれぞれ、入力部及び出力部を有する。ローノイズアンプ１６１，１６２の入力部はそれぞれ、スイッチ５５，５６の共通端子に接続されている。ローノイズアンプ１６１，１６２の出力部はそれぞれ、信号出力端子１２１，１２２を介してＲＦ信号処理回路２１１の入力部に接続されている。ローノイズアンプ１６１，１６２はそれぞれ、スイッチ５５，５６から出力された受信信号を増幅し、増幅した受信信号を信号出力端子１２１，１２２を介してＲＦ信号処理回路２１１の入力部に出力する。

　スイッチ５４は、アンテナスイッチである。スイッチ５４は、アンテナ端子１３０に至る信号経路Ｓ０と、デュプレクサ６１～６３及び受信フィルタ６４Ｒに至る複数の信号経路Ｓ１～Ｓ３との接続及び非接続を切り替えるスイッチである。スイッチ５４は、例えば、１つの共通端子及び３つの選択端子（第１～第３選択端子）を有する。スイッチ５４の共通端子は、整合回路６０を介してアンテナ端子１３０に接続されている。スイッチ５４の第１選択端子は、整合回路７１，７２を介してデュプレクサ６１，６２に接続されている。スイッチ５４の第２選択端子は、整合回路７３を介してデュプレクサ６３に接続されている。スイッチ５４の第３選択端子は、整合回路７４を介して受信フィルタ６４Ｔに接続されている。スイッチ５４の共通端子は、スイッチ５４の３つの選択端子と選択的に接続される。スイッチ５４は、１対１の接続及び１対複数の接続が可能である。これにより、スイッチ５４は、アンテナ２２０で受信した受信信号を受信フィルタ６１Ｒ～６４Ｒのうちの１つ又は複数に出力する。また、スイッチ５４は、送信フィルタ６１Ｔ～６３Ｔの出力信号のうち１つ又は複数をアンテナ端子１３０に出力する。

　整合回路６０は、アンテナ端子１３０とスイッチ５４の共通端子との間に接続されており、アンテナ２２０とスイッチ５４との間のインピーダンス整合を取る。

　整合回路７１，７２はそれぞれ、スイッチ５４の第１選択端子とデュプレクサ６１，６２との間に接続されており、スイッチ５４とデュプレクサ６１，６２との間のインピーダンス整合を取る。整合回路７３は、スイッチ５４の第２選択端子とデュプレクサ６３との間に接続されており、スイッチ５４とデュプレクサ６３との間のインピーダンス整合を取る。整合回路７４は、スイッチ５４の第３選択端子と受信フィルタ６４Ｒとの間に接続されており、スイッチ５４と受信フィルタ６４Ｒとの間のインピーダンス整合を取る。

　出力整合回路１３１は、パワーアンプ１５１の出力部とスイッチ５３の第１共通端子との間に接続されており、パワーアンプ１５１と送信フィルタ６１Ｔ～６３Ｔとの間のインピーダンス整合を取る。出力整合回路１３２は、パワーアンプ１５２の出力部とスイッチ５３の第２共通端子との間に接続されており、パワーアンプ１５２と送信フィルタ６１Ｔ～６３Ｔとの間のインピーダンス整合を取る。出力整合回路１３１，１３２は、例えばトランスを含む。

　整合回路１４１は、受信フィルタ６１Ｒの出力部とスイッチ５５の第１選択端子との間に接続されており、受信フィルタ６１Ｒとスイッチ５５との間のインピーダンス整合を取る。整合回路１４２は、受信フィルタ６２Ｒの出力部とスイッチ５５の第２選択端子との間に接続されており、受信フィルタ６１Ｒとスイッチ５５との間のインピーダンス整合を取る。整合回路１４３は、受信フィルタ６３Ｒの出力部とスイッチ５６の第１選択端子との間に接続されており、受信フィルタ６３Ｒとスイッチ５６との間のインピーダンス整合を取る。整合回路１４４は、受信フィルタ６４Ｒの出力部とスイッチ５６の第２選択端子との間に接続されており、受信フィルタ６４Ｒとスイッチ５６との間のインピーダンス整合を取る。整合回路１４１～１４４はそれぞれ、例えばインダクタを含む。

　コントローラ８０は、ＲＦ信号処理回路２１１から入力端子１２４に入力された制御信号に応じて、パワーアンプ１５１，１５２、ローノイズアンプ１６１，１６２及びスイッチ５３～５６等を制御する。

　高周波モジュール１００は、回路部品として、半導体集積回路１を備える。半導体集積回路１は、例えばローノイズアンプ１６１，１６２を含む。すなわち、ローノイズアンプ１６１，１６２は、半導体集積回路１によって一体に構成されている。半導体集積回路１は、電源入力端子１２３から供給される電源電圧を入力し、入力した電源電圧をローノイズアンプ１６１，１６２に供給している。

　（４）高周波モジュールの構造
　図２～図４を参照して、高周波モジュール１００の構造の一例を説明する。

　図４に示すように、高周波モジュール１００は、上述の複数の回路部品の他に、実装基板２と、第１樹脂層４と、第２樹脂層５と、シールド層６とを更に備える。

　実装基板２は、上記の複数の回路部品が配置される回路基板であり、例えば矩形の板状である。実装基板２は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板２の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層は、グランド電位に維持されたグランド層を含む。実装基板２は、実装基板２の厚さ方向Ｄ１において互いに対向する第１主面２ａ及び第２主面２ｂを有する。

　上記複数の回路部品は、実装基板２の第１主面２ａ又は第２主面２ｂに配置されている。より詳細には、図２に示すように、上記複数の回路部品のうち、パワーアンプ１５１，１５２、送信フィルタ６１Ｔ～６３Ｔ、受信フィルタ６１Ｒ～６４Ｒ、出力整合回路１３１，１３２、整合回路１４１～１４４、整合回路７１～７４、及び整合回路６０は、実装基板２の第１主面２ａに配置されている。

　また、図３に示すように、上記複数の回路部品のうち、半導体集積回路１（ローノイズアンプ１６１，１６２）、スイッチ５１～５６、コントローラ８０、及び複数の外部接続端子１１０は、実装基板２の第２主面２ｂに配置されている。スイッチ５１～５６及びコントローラ８０は、半導体集積回路３によって一体に構成されている。すなわち、高周波モジュール１００は、スイッチ５１～５６及びコントローラ８０を含む半導体集積回路３を備える。

　本実施形態では、整合回路７１～７４は、実装基板２の厚さ方向Ｄ１からの平面視で、半導体集積回路１と重なるように配置されている（図２参照）。より詳細には、整合回路７１，７２は、実装基板２の厚さ方向Ｄ１からの平面視で、ローノイズアンプ１６１と重なるように配置されている。また、整合回路７３，７４は、実装基板２の厚さ方向Ｄ１からの平面視で、ローノイズアンプ１６２と重なるように配置されている。なお、「整合回路が、実装基板２の厚さ方向Ｄ１からの平面視で、半導体集積回路と重なる」とは、実装基板２の厚さ方向Ｄ１からの平面視で、整合回路の全体が半導体集積回路と重なる場合のほか、整合回路の一部が半導体集積回路と重なる場合も含む。

　このように、整合回路７１～７４が、実装基板２の厚さ方向Ｄ１からの平面視で、半導体集積回路１と重なることで、半導体集積回路１（より詳細にはローノイズアンプ１６１，１６２）と整合回路７１～７４とを接続する接続配線部を短くできる。上記接続配線部を短くすることで、上記接続配線部にノイズが入ることを抑制できる。

　第１樹脂層４は、図４に示すように、実装基板２の第１主面２ａに設けられている。第１樹脂層４は、実装基板２の第１主面２ａに配置された複数の回路部品の各々の外表面（天面及び外周面を含む）を覆っている。なお、「回路部品の天面」とは、回路部品における実装基板２側とは反対側の主面である。第１樹脂層４は、上記複数の回路部品を封止している。第２樹脂層５は、実装基板２の第２主面２ｂに設けられている。第２樹脂層５は、実装基板２の第２主面２ｂに実装された複数の回路部品の各々の外表面のうち天面以外の面を覆っている。第２樹脂層５は、上記複数の回路部品を封止している。より詳細には、第２樹脂層５は、複数の外部接続端子１１０においては、先端面（天面）を露出しかつ先端面以外を覆っている。第２樹脂層５は、半導体集積回路１，３（図４では、半導体集積回路１のみ図示されている。）においては、半導体集積回路１，３の天面を露出しかつ天面以外の面を覆っている。第１樹脂層４及び第２樹脂層５は、樹脂を含む。ただし、第１樹脂層４及び第２樹脂層５は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層５の材料は、第１樹脂層４の材料と同じ材料であってもよいし、異なる材料であってもよい。

　シールド層６は、例えば金属である。シールド層６は、第１樹脂層４の外表面（外周面及び天面を含む）と、第２樹脂層５の外周面と、実装基板２の外周面とを覆うように設けられている。シールド層６は、第２樹脂層５の天面を露出している。「第２樹脂層５の天面」とは、第２樹脂層５における実装基板２側とは反対側の主面である。シールド層６は、実装基板２のグランド層と接続されている。これにより、シールド層６は、グランド電位に維持されている。

　（５）半導体集積回路１の内部での電源配線部１２の引き回し構造
　図４を参照して、半導体集積回路１の内部での電源配線部１２の引き回しについて説明する。半導体集積回路１は、実装基板２から供給された電源電圧を、電源配線部１２によって、半導体集積回路１内の増幅器（本実施形態ではローノイズアンプ１６１，１６２）に供給している。その際、電源配線部１２は、半導体集積回路１内の増幅器の特定部分１７を避けるために、半導体集積回路１から実装基板２側に迂回するように引き回されている。以下、この電源配線部１２の引き回し構造について詳しく説明する。

　高周波モジュール１００は、上述の実装基板２、電源入力端子１２３及び半導体集積回路１に加えて、電源電極７と、電源配線部８と、電源配線部１２とを更に備える。また、半導体集積回路１は、上述のローノイズアンプ１６１，１６２に加えて、回路基板１０と、電源電極１１とを備える。ローノイズアンプ１６１，１６２はそれぞれ、半導体集積回路１が有する増幅器の一例である。

　電源入力端子１２３は、通信装置２００の電源Ｖ１と接続されており、通信装置２００から電源Ｖ１の電源電圧が入力される端子である。電源入力端子１２３は、実装基板２の第２主面２ｂに配置されている。電源電極７は、半導体集積回路１に電源電圧を供給するための電極であり、実装基板２の第２主面２ｂに設けられている。電源配線部８は、電源入力端子１２３と電源電極７とを接続する導電路であり、実装基板２の内部又は表面に設けられている。

　回路基板１０は、半導体集積回路１を構成する回路部品が設けられる回路基板である。回路基板１０は、厚さ方向Ｄ１において互いに対向する第１主面１０ａ及び第２主面１０ｂを有する。回路基板１０の第１主面１０ａは、実装基板２の第２主面２ｂと対向する主面である。

　電源電極１１は、実装基板２の電源電極７から供給される電源電圧が入力される電極であり、回路基板１０の第１主面１０ａに配置されている。電源電極１１は、接続導体２９を介して電源電極７と接続されている。接続導体２９は、図４の例では、半田バンプであるが、ボンディングワイヤであってもよい。

　ローノイズアンプ１６１は、第１電源端子１６１ａを有する。第１電源端子１６１ａは、電源電極１１から供給される電源電圧をローノイズアンプ１６１に入力するための端子であり、例えば、回路基板１０の第１主面１０ａに配置されている。ローノイズアンプ１６２は、第２電源端子１６２ａを有する。第２電源端子１６２ａは、電源電極１１から供給される電源電圧をローノイズアンプ１６２に入力するための端子であり、例えば、回路基板１０の第１主面１０ａに配置されている。

　電源配線部１２は、電源電極１１に入力された電源電圧を第１電源端子１６１ａ及び第２電源端子１６２ａに供給するための導電路である。電源配線部１２は、電源電極１１と第１電源端子１６１ａ及び第２電源端子１６２ａとを接続している。

　電源配線部１２は、端子間配線部１３を有する。端子間配線部１３は、電源配線部１２のうち、第１電源端子１６１ａと第２電源端子１６２ａとを接続する配線部である。

　端子間配線部１３は、第１回路側配線部１４及び第２回路側配線部１５と、基板側配線部１６とを含む。また、高周波モジュール１００は、第１接続部材２６と、第２接続部材２７とを備える。

　第１回路側配線部１４及び第２回路側配線部１５は、端子間配線部１３のうち、半導体集積回路１に配置されている配線部である。基板側配線部１６は、端子間配線部１３のうち、実装基板２に配置されている配線部である。すなわち、端子間配線部１３の少なくとも一部（基板側配線部１６）は、半導体集積回路１から実装基板２側に迂回するように配置されている。

　第１回路側配線部１４、第２回路側配線部１５及び基板側配線部１６は、例えば、互いに直列に接続されている。より詳細には、第１回路側配線部１４、第２回路側配線部１５及び基板側配線部１６はそれぞれ、その長さ方向の両端に第１端及び第２端を有する。第１回路側配線部１４の第１端は、第１電源端子１６１ａに接続されている。第１回路側配線部１４の第２端は、第１接続部材２６を介して、基板側配線部１６の第１端に接続されている。すなわち、第１回路側配線部１４は、基板側配線部１６と第１電源端子１６１ａとの間に接続されている。基板側配線部１６の第２端は、第２接続部材２７を介して、第２回路側配線部１５の第１端と接続されている。第２回路側配線部１５の第２端は、第２電源端子１６２ａに接続されている。すなわち、第２回路側配線部１５は、基板側配線部１６と第２電源端子１６２ａとの間に接続されている。

　第１接続部材２６は、第１回路側配線部１４の第２端と基板側配線部１６の第１端とを電気的に接続する導体部材である。第１接続部材２６は、実装基板２の第２主面２ｂと半導体集積回路１の第１主面１０ａとの間に配置されている。第１接続部材２６は、電極１８と、電極１９と、第１接続導体２０とを有する。電極１８は、実装基板２の第２主面２ｂに設けられており、基板側配線部１６の第１端と接続されている。電極１９は、半導体集積回路１の第１主面１０ａに設けられており、第１回路側配線部１４の第２端と接続されている。第１接続導体２０は、電極１８と電極１９とを接続する導体であり、図４の例では半田バンプであるが、ボンディングワイヤであってもよい。

　第２接続部材２７は、第２回路側配線部１５の第１端と基板側配線部１６の第２端とを電気的に接続する導体部材である。第２接続部材２７は、実装基板２の第２主面２ｂと半導体集積回路１の第１主面１０ａとの間に配置されている。第２接続部材２７は、電極２１と、電極２２と、第２接続導体２３とを有する。電極２１は、実装基板２の第２主面２ｂに設けられており、基板側配線部１６の第２端と接続されている。電極２２は、半導体集積回路１の第１主面１０ａに設けられており、第２回路側配線部１５の第１端と接続されている。第２接続導体２３は、電極２１と電極２２とを接続する導体であり、図４の例では半田バンプであるが、ボンディングワイヤであってもよい。

　半導体集積回路１は、電源配線部１２からの電磁界的な影響を受けることを避ける必要のある特定部分１７を含む。特定部分１７は、半導体集積回路１内の増幅器（例えばローノイズアンプ１６１，１６２）のＲＦ（Radio Frequency）部である。上記「ＲＦ部」とは、受信信号（高周波信号）が流れる部分であって外部からの電磁界的の影響を受け易い部分である。基板側配線部１６は、端子間配線部１３のうち、実装基板２の厚さ方向Ｄ１からの平面視で、半導体集積回路１の特定部分１７と重なる部分である。すなわち、基板側配線部１６は、半導体集積回路１の特定部分１７を避けるために半導体集積回路１から実装基板２側に迂回する部分である。なお、「半導体集積回路１から実装基板２側に迂回する」とは、半導体集積回路１から実装基板２側を通って半導体集積回路１に戻って来ることである。この基板側配線部１６によって、端子間配線部１３と半導体集積回路１の特定部分１７との間隔を確保できる。この結果、端子間配線部１３が半導体集積回路１の特定部分１７に電磁界的に干渉することを抑制できる。

　電源配線部１２は、端子間配線部１３以外の配線部３６（電源電極１１と第１電源端子１６１ａとを接続する配線部）を有する。この配線部３６は、半導体集積回路１の回路基板１０に配置されているが、その少なくとも一部が回路基板１０に配置されておればよい。すなわち、この配線部３６の一部が、基板側配線部１６のように実装基板２側に配置されていてもよい。

　（６）接続部材の個数と増幅器の個数との関係
　図４を参照して、接続部材の個数と増幅器の個数との関係を説明する。ここで、「接続部材」とは、第１接続部材２６及び第２接続部材２７のように、実装基板２の第２主面２ｂと半導体集積回路１の第１主面１０ａとの間に設けられており、基板側配線部１６の一端と、第１回路側配線部１４及び第２回路側配線部１５のうちの一方の一端とを電気的に接続するための導体部材である。「増幅器」は、ローノイズアンプ１６１，１６２のように半導体集積回路１が有する増幅器である。

　図４に示すように、端子間配線部１３が半導体集積回路１から実装基板２側に１回迂回する毎に、実装基板２側への行きと半導体集積回路１側への戻りで１つずつ計２つの接続部材（第１接続部材２６及び第２接続部材２７）が、実装基板２と半導体集積回路１との間に設けられている。

　本実施形態では、端子間配線部１３は、半導体集積回路１から実装基板２側に１回だけ迂回する。このため、実装基板２と半導体集積回路１との間には、２つの接続部材（第１接続部材２６及び第２接続部材２７）が設けられている。

　本実施形態では、端子間配線部１３は、半導体集積回路１から実装基板２側に１回だけ迂回するが、半導体集積回路１から実装基板２側に複数回迂回してもよい。この場合は、接続部材の個数は、端子間配線部１３が半導体集積回路１から実装基板２側に迂回する回数を２倍した個数である。このように、端子間配線部１３が半導体集積回路１から実装基板２側に複数迂回する場合は、実装基板２と半導体集積回路１との間には多数（複数）の接続導体が設けられる。そして、その複数の接続部材の個数は、半導体集積回路１が有する増幅器（本実施形態ではローノイズアンプ１６１，１６２）の個数よりも多くなる。

　すなわち、実装基板２と半導体集積回路１との間の接続導体の個数が、半導体集積回路１が有する増幅器の個数よりも多い場合は、端子間配線部１３は、半導体集積回路１から実装基板２側に迂回している可能性が高い。換言すれば、端子間配線部１３は、少なくとも１つの基板側配線部１６を有する可能性が高い。

　（７）効果
　本実施形態に係る高周波モジュール１００は、実装基板２と、半導体集積回路１と、電源配線部１２とを備える。半導体集積回路１は、実装基板２に配置されている。半導体集積回路１は、ローノイズアンプ１６１（第１増幅器）と、ローノイズアンプ１６２（第２増幅器）と、電源電極１１とを有する。ローノイズアンプ１６１は、第１電源端子１６１ａを有する。ローノイズアンプ１６２は、第２電源端子１６２ａを有する。電源電極１１は、実装基板２からの電源電圧が入力される。電源配線部１２は、電源電極１１から第１電源端子１６１ａ及び第２電源端子１６２ａに電源電圧を供給するための配線部である。電源配線部１２は、第１電源端子１６１ａと第２電源端子１６２ａとを接続する端子間配線部１３を含む。端子間配線部１３は、実装基板２に配置される基板側配線部１６を含む。

　この構成によれば、端子間配線部１３は、基板側配線部１６を含む。この基板側配線部１６によって、端子間配線部１３と半導体集積回路１内の増幅器（例えばローノイズアンプ１６１）の特定部分１７との間隔を確保できる。この結果、端子間配線部１３が半導体集積回路１内の増幅器の特定部分１７に電磁界的に干渉することを抑制できる。すなわち、半導体集積回路１の内部において、電源配線部１２が増幅器（例えばローノイズアンプ１６１）に電磁界的に干渉することを抑制できる。

　また、本実施形態に係る通信装置２００は、高周波モジュール１００と、信号処理回路２１０とを備える。信号処理回路２１０は、高周波モジュール１００に接続されており、高周波信号を信号処理する。この構成によれば、上述した作用効果を有する高周波モジュールを備える通信装置を提供できる。

　（８）変形例
　以下、上記実施形態の高周波モジュール１００の変形例を説明する。上記実施形態と下記の変形例との組み合わせを実施してもよい。以下の説明では、上記実施形態と同じ構成については、同じ符号を付して説明を省略し、上記実施形態と異なる構成についてのみ説明する場合がある。

　（変形例１）
　図５に示すように、変形例１の高周波モジュール１００は、上記実施形態の高周波モジュール１００において、実装基板２に設けられたグランド層３０を有する。グランド層３０は、グランド電位に維持された導体層である。グランド層３０は、実装基板２の厚さ方向Ｄ１において、基板側配線部１６と半導体集積回路１との間に配置されている。図５の例では、グランド層３０は、実装基板２の内部に配置されているが、実装基板２の第２主面２ｂに配置されていてもよい。

　この構成によれば、基板側配線部１６と半導体集積回路１内の増幅器（例えばローノイズアンプ１６１）の特定部分１７との間にグランド層３０を配置させることができる。このグランド層３０によって、端子間配線部１３が半導体集積回路１内の増幅器の特定部分１７に電磁界的に干渉することをより一層抑制できる。

　（変形例２）
　図６Ａに示すように、変形例２では、基板側配線部１６は、実装基板２の厚さ方向Ｄ１からの平面視で、ローノイズアンプ１６１のインダクタ（例えばインダクタＬ２）と重なっている。以下、変形例２について詳しく説明する。

　図６Ｂに示すように、変形例２のローノイズアンプ１６１は、回路部品として、第１電源端子１６１ａと、入力部１６１ｂと、出力部１６１ｃと、スイッチＳＷ１と、インダクタＬ１，Ｌ２と、トランジスタＴｒ１，Ｔｒ２（増幅素子）と、キャパシタＣ１，Ｃ２とを備える。トランジスタＴｒ１，Ｔｒ２はそれぞれ、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。なお、トランジスタＴｒ１，Ｔｒ２は、ＩＧＢＴに限定されず、バイポーラトランジスタ又はＭＯＳＦＥＴであってもよい。トランジスタＴｒ１，Ｔｒ２はそれぞれ、第１電極（コレクタ）、第２電極（エミッタ）及び第３電極（ゲート）を有する。

　トランジスタＴｒ１の第１電極は、インダクタＬ１及びスイッチＳＷ１を介して第１電源端子１６１ａに接続されている。トランジスタＴｒ１の第２電極は、トランジスタＴｒ２の第１電極に接続されている。トランジスタＴｒ１の第３電極は、コントローラ８０（図１参照）に接続されている。トランジスタＴｒ２の第１電極は、トランジスタＴｒ１の第２電極に接続されている。トランジスタＴｒ２の第２電極は、インダクタＬ２を介してグランドに接続されている。トランジスタＴｒ２の第３電極は、キャパシタＣ１を介して入力部１６１ｂに接続されている。すなわち、トランジスタＴｒ２は、第１電源端子１６１ａとグランドとの間に接続されている。入力部１６１ｂは、スイッチ５５の共通端子からの出力信号が入力される入力部である。入力部１６１ｂは、キャパシタＣ１を介してトランジスタＴｒ２の第３電極に接続されている。出力部１６１ｃは、ローノイズアンプ１６１の出力信号を出力する出力部であり、高周波モジュール１００の信号出力端子１２１に接続されている。出力部１６１ｃは、キャパシタＣ２を介してトランジスタＴｒ１の第１電極に接続されている。スイッチＳＷ１及びトランジスタＴｒ１は、コントローラ８０によって制御されている。

　このローノイズアンプ１６１では、増幅素子としてのトランジスタＴｒ２は、入力部１６１ｂに受信信号（入力信号）が入力されると、その受信信号に応じた電流がトランジスタＴｒ２を通って第１電源端子１６１ａからグランドに流れるように導通する。そして、その導通時のトランジスタＴｒ１の第１端子（コレクタ）の電圧が上記受信信号に対する増幅信号として出力部１６１ｃから出力される。変形例２では、トランジスタＴｒ２は、入力部１６１ｂに入力された増幅対象の信号（上記受信信号）を増幅し、その増幅信号を出力部１６１ｃから出力させる増幅素子として機能している。

　図６Ａに示すように、半導体集積回路１は、ローノイズアンプ１６１，１６２を含む。図６Ａの例では、半導体集積回路１において、ローノイズアンプ１６１，１６２は、例えば紙面上の左側から右側に向かってこの順番に並んで配置されている。また、半導体集積回路１の回路基板１０の第１主面１０ａには、ローノイズアンプ１６１の上記の回路部品が所定のレイアウトで配置されている。図６Ａでは、ローノイズアンプ１６２の回路部品の配置は、第２電源端子１６２ａの配置以外は図示省略されている。図６Ａの符号８は、実装基板２に設けられた電源配線部である。図６Ａの符号１６は、実装基板２に設けられた基板側配線部である。図６Ａの符号１４，１５はそれぞれ、回路基板１０の第１主面１０ａに設けられた第１回路側配線部及び第２回路側配線部である。

　変形例２では、インダクタＬ２は、第１電源端子１６１ａと第２電源端子１６２ａとの間に配置されている。そして、第１電源端子１６１ａと第２電源端子１６２ａとを接続する端子間配線部１３のうちのインダクタＬ２と重なる部分は、基板側配線部１６によって半導体集積回路１から実装基板２側に迂回するように構成されている。すなわち、実装基板２の厚さ方向Ｄ１からの平面視で、基板側配線部１６は、インダクタＬ２と重なるように実装基板２に配置されている。この基板側配線部１６によって、端子間配線部１３とインダクタＬ２との間に間隔を確保できる。この結果、インダクタＬ２が端子間配線部１３から電磁気的な影響を受けることを抑制できる。

　なお、変形例２では、ローノイズアンプ１６２も、ローノイズアンプ１６１と同様に構成されている。変形例２では、端子間配線部１３は、ローノイズアンプ１６１，１６２のうちの一方のローノイズアンプ１６１のインダクタＬ２と重なる。ただし、端子間配線部１３は、両方のローノイズアンプ１６１，１６２の各々のインダクタＬ２と重なってもよい。この場合は、基板側配線部１６は、両方のローノイズアンプ１６１，１６２の各々のインダクタＬ２と重なるように実装基板２に配置される。このとき、１つの基板側配線部１６で、ローノイズアンプ１６１，１６２の各々のインダクタＬ２と重なってもよいし、２つの基板側配線１６を用意して、ローノイズアンプ１６１，１６２の各々のインダクタＬ２と個別に重なってもよい。この場合は、端子間配線部１３は、各インダクタＬ２毎に個別に半導体集積回路１から実装基板２側に迂回して計２回迂回するように構成される。

　（変形例３）
　図７Ａに示すように、変形例３では、基板側配線部１６は、実装基板２の厚さ方向Ｄ１からの平面視で、半導体集積回路１の接続配線部３３と重なっている。接続配線部３３は、ローノイズアンプ１６１の出力部１６１ｃとスイッチＳＷ５の入力部３４とを接続する導電路である。以下、変形例３について詳しく説明する。

　図７Ｂに示すように、変形例３の半導体集積回路１は、変形例２の半導体集積回路１（図６Ｂ参照）と比べて、１つの入力部１６１ｂを有するローノイズアンプ１６１（図６Ｂ参照）が複数の入力部１６１ｂ，１６１ｄを有するローノイズアンプ１６１Ａ（図７Ｂ参照）に変更された点と、スイッチＳＷ５及び接続配線部３３を更に備える点で相違する。

　変形例３のローノイズアンプ１６１Ａは、回路部品として、変形例２のローノイズアンプ１６１（図６Ｂ参照）の回路部品に加えて、入力部１６１ｄと、トランジスタＴｒ３，Ｔｒ４（増幅素子）と、スイッチＳＷ３，ＳＷ４と、キャパシタＣ３とを更に備える。トランジスタＴｒ３，Ｔｒ４は、例えばＩＧＢＴであり、第１電極（コレクタ）、第２電極（エミッタ）及び第３電極（ゲート）を有する。なお、トランジスタＴｒ３，Ｔｒ４は、ＩＧＢＴに限定されず、バイポーラトランジスタ及びＭＯＳＦＥＴであってもよい。

　スイッチＳＷ３は、トランジスタＴｒ２とインダクタＬ２との間に接続されている。トランジスタＴｒ３の第１電極は、インダクタＬ１及びスイッチＳＷ１を介して第１電源端子１６１ａに接続されている。トランジスタＴｒ３の第２電極は、トランジスタＴｒ４の第１電極に接続されている。トランジスタＴｒ３の第３電極は、コントローラ８０（図１参照）に接続されている。トランジスタＴｒ４の第２電極は、スイッチＳＷ４及びインダクタＬ２を介してグランドに接続されている。トランジスタＴｒ４の第３電極は、キャパシタＣ３を介して入力部１６１ｄに接続されている。すなわち、トランジスタＴｒ４は、第１電源端子１６１ａとグランドとの間に接続されている。トランジスタＴｒ１，Ｔｒ２及びスイッチＳＷ３からなる直列回路と、トランジスタＴｒ３，Ｔｒ４及びスイッチＳＷ４からなる直列回路とは、互いに並列に接続されている。入力部１６１ｂ，１６１ｄはそれぞれ、整合回路１４１，１４２の出力部に接続されている。すなわち、変形例３の高周波モジュール１００は、上記実施形態の高周波モジュール１００（図１参照）において、スイッチ５５が省略されており、ローノイズアンプ１６１Ａの入力部１６１ｂ，１６１ｄは、スイッチ５５を介さずに整合回路１４１，１４２の出力部に接続されている。

　ローノイズアンプ１６１Ａの入力部１６１ｂ，１６１ｄはそれぞれ、整合回路１４１，１４２を介して受信フィルタ６１Ｒ，６２Ｒの出力部に接続されている。これにより、ローノイズアンプ１６１Ａの複数の入力部１６１ｂ，１６１ｄは、互いに異なる通信バンドの受信帯域の受信信号が入力される。

　このローノイズアンプ１６１Ａでは、入力部１６１ｂに受信信号（入力信号）が入力されると、増幅素子としてのトランジスタＴｒ２が、その受信信号に応じた電流がトランジスタＴｒ２を通って第１電源端子１６１ａからグランドに流れるように導通する。そして、その導通時のトランジスタＴｒ１の第１端子（コレクタ）の電圧が上記受信信号に対する増幅信号として出力部１６１ｃから出力される。また、入力部１６１ｄに受信信号（入力信号）が入力されると、増幅素子としてのトランジスタＴｒ４が、その受信信号に応じた電流がトランジスタＴｒ４を通って第１電源端子１６１ａからグランドに流れるように導通する。そして、その導通時のトランジスタＴｒ３の第１端子（コレクタ）の電圧が上記受信信号に対する増幅信号として出力部１６１ｃから出力される。変形例３では、トランジスタＴｒ２，Ｔｒ４はそれぞれ、入力部１６１ｂ，１６１ｄに入力された増幅対象の信号（上記受信信号）を増幅し、その増幅信号を出力部１６１ｃから出力させる増幅素子として機能している。

　スイッチＳＷ５は、ローノイズアンプ１６１の出力部１６１ｃを、複数（図７Ｂの例では２つ）の信号出力端子１２１，１２５に選択的に接続するためのスイッチである。すなわち、変形例３の高周波モジュール１００は、上記実施形態の高周波モジュール１００（図１参照）において、外部接続端子１１０として、信号出力端子１２１の他に信号出力端子１２５を更に備える。複数の信号出力端子１２１，１２５はそれぞれ、ＲＦ信号処理回路２１１における互いに異なる入力部に接続されている。複数の信号出力端子１２１，１２５は、ローノイズアンプ１６１Ａの複数の入力部１６１ｂ，１６１ｄと一対一に対応している。

　スイッチＳＷ５は、共通端子と複数（図７Ｂの例では２つ）の選択端子とを有する。上記共通端子は、スイッチＳＷ５の入力部３４と接続されている。スイッチＳＷ５の入力部３４は、接続配線部３３を介してローノイズアンプ１６１Ａの出力部１６１ｃと接続されている。上記複数の選択端子はそれぞれ、複数の信号出力端子１２１，１２５に接続されている。上記共通端子は、複数の選択端子のうちのいずれか１つと選択的に接続される。これにより、ローノイズアンプ１６１Ａの出力部１６１ｃを、複数の信号出力端子１２１，１２５に選択的に接続する。

　スイッチＳＷ５は、ローノイズアンプ１６１Ａの出力部１６１ｃから、入力部１６１ｂに入力された受信信号の増幅信号が出力されるときは、出力部１６１ｃを、入力部１６１ｂに対応する信号出力端子１２１に接続する。これにより、入力部１６１ｂに入力された受信信号は、増幅されて、入力部１６１ｂに対応する信号出力端子１２１から出力される。また、スイッチＳＷ５は、ローノイズアンプ１６１Ａの出力部１６１ｃから、入力部１６１ｄに入力された受信信号の増幅信号が出力されるときは、出力部１６１ｃを、入力部１６１ｄに対応する信号出力端子１２５に接続する。これにより、入力部１６１ｄに入力された受信信号は、増幅されて、入力部１６１ｄに対応する信号出力端子１２５から出力される。

　図７Ａに示すように、半導体集積回路１は、ローノイズアンプ１６１Ａ，１６２及びスイッチＳＷ５を含む。図７Ａの例では、半導体集積回路１において、ローノイズアンプ１６１Ａ，１６２及びスイッチＳＷ５は、例えば紙面上の左側から右側に向かってこの順番に並んで配置されている。また、半導体集積回路１の回路基板１０の第１主面１０ａには、ローノイズアンプ１６１Ａの上記の回路部品が所定のレイアウトで配置されている。図７Ａでは、ローノイズアンプ１６２の回路部品の配置は、第２電源端子１６２ａの配置以外は図示省略されている。また、図７Ａでは、スイッチＳＷ５の回路部品の配置は、スイッチＳＷ５の入力部３４の配置以外は、図示省略されている。図７Ａの符号８は、実装基板２に設けられた電源配線部である。図７Ａの符号１６は、実装基板２に設けられた基板側配線部１６である。図７Ａの符号１４，１５はそれぞれ、回路基板１０の第１主面１０ａに設けられた第１回路側配線部及び第２回路側配線部である。

　変形例３では、接続配線部３３は、ローノイズアンプ１６１の出力部１６１ｃからスイッチＳＷ５の入力部３４まで引き回されており、第１電源端子１６１ａと第２電源端子１６２ａとの間を横切るように配置されている。そして、第１電源端子１６１ａと第２電源端子１６２ａとを接続する端子間配線部１３のうちの接続配線部３３を横切る部分は、基板側配線部１６によって半導体集積回路１から実装基板２側に迂回するように構成されている。すなわち、実装基板２の厚さ方向Ｄ１からの平面視で、基板側配線部１６は、接続配線部３３と重なるように実装基板２に配置されている。この基板側配線部１６によって、端子間配線部１３と接続配線部３３との間に間隔を確保できる。この結果、接続配線部３３が端子間配線部１３から電磁気的な影響を受けることを抑制できる。

　なお、変形例３では、ローノイズアンプ１６１Ａ，１６２のうちの一方のローノイズアンプ１６１Ａが、複数の入力部１６１ｂ，１６１ｄを有するマルチ入力型のローノイズアンプである。ただし、両方のローノイズアンプ１６１Ａ，１６２が、複数の入力部を有するマルチ入力側のローノイズアンプであってもよい。

　また、変形例３では、ローノイズアンプ１６１Ａ，１６２のうちの一方のローノイズアンプ１６１Ａの出力部に、接続配線部３３を介してスイッチＳＷ５が接続される。ただし、両方のローノイズアンプ１６１Ａ，１６２の出力部にそれぞれ、接続配線部を介して互いに別のスイッチが接続されてもよい。この場合、基板側配線部１６は、ローノイズアンプ１６１Ａ，１６２と各スイッチとを接続する各接続配線部と重なるように配置されてもよい。このとき、基板側配線部１６は、各接続配線部と重なるように配置されてもよい。このとき、１つの基板側配線部１６で各接続配線部と重なってもよいし、２つの基板側配線１６を用意して、各接続配線部と個別に重なってもよい。この場合は、端子間配線部１３は、各接続配線部毎に個別に半導体集積回路１から実装基板２側に迂回して計２回迂回するように構成される。

　（変形例４）
　図８に示すように、変形例４では、ローノイズアンプ１６１，１６２の各々の電源端子（第１電源端子１６１ａ及び第２電源端子１６２ａ）は、互いに隣り合うように配置されている。そして、第１電源端子１６１ａと第２電源端子１６２ａとを接続する端子間配線部１３は、基板側配線部１６を含まずに、第１電源端子１６１ａと第２電源端子１６２ａを接続する第１回路側配線部１４のみを含む。なお、「２つの電源端子が隣り合うように配置されている」とは、半導体集積回路１の第１主面１０ａにおいて、２つの電源端子の間に回路部品が配置されていない状態である。以下、変形例４について詳しく説明する。

　図８に示すように、変形例４では、２つのローノイズアンプ１６１，１６２は、互いに隣り合うように配置されている。なお、「２つのローノイズアンプが互いに隣り合うように配置されている」とは、２つのローノイズアンプの間に回路部品が配置されていない状態である。また、変形例４では、実装基板２の厚さ方向Ｄ１からの平面視で、ローノイズアンプ１６１，１６２の各々の構造は、互いの境界線Ｋ１に対して線対称である。すなわち、ローノイズアンプ１６１が有する複数の回路部品４０の配置と、ローノイズアンプ１６２が有する回路部品４１の配置は、互いの境界線Ｋ１に対して線対称である。この対称的な構造において、ローノイズアンプ１６１，１６２の各々の電源端子（第１電源端子１６１ａ及び第２電源端子１６２ａ）は、ローノイズアンプ１６１，１６２の境界線Ｋ１の付近に配置されており、互いに隣り合うように配置されている。

　変形例４では、第１電源端子１６１ａ及び第２電源端子１６２ａが互いに隣り合うように配置されることで、第１電源端子１６１ａと第２電源端子１６２ａの間には、回路部品が配置されていない。つまり、第１電源端子１６１ａと第２電源端子１６２ａの間には、第１電源端子１６１ａと第２電源端子１６２ａとを接続する端子間配線部１３から電磁界的な影響を受ける回路部品が配置されていない。このため、変形例４では、端子間配線部１３は、基板側配線部１６を含まず、第１回路側配線部１４で構成されている。なお、図８の符号８は、実装基板２に設けられた電源配線部である。符号１１は、半導体集積回路１の回路基板１０に設けられた電源電極１１である。符号１２は、電源電極１１と第１電源端子１６１ａ及び第２電源端子１６２ａを接続する電源配線部である。

　変形例４では、端子間配線部１３は、上述のように、端子間配線部１３から電磁界的な影響を受ける回路部品と重ならないため、半導体集積回路１の内部において、電源配線部１２が増幅器に電磁界的に干渉することを抑制できる。

　（その他の変形例）
　上記実施形態では、半導体集積回路１が２つのローノイズアンプ１６１，１６２と一体に構成される場合を例示するが、半導体集積回路１は３つ以上のローノイズアンプと一体に構成されてもよい。この場合、端子間配線部１３は、端子間配線部１３の全体が一本の配線部となるように、各ローノイズアンプの電源端子を接続してもよいし、端子間配線部１３が一本の配線部の途中から分岐するように、各ローノイズアンプの電源端子を接続してもよい。

　上記実施形態では、半導体集積回路１が有する増幅器としてローノイズアンプを例示するが、半導体集積回路１が有する増幅器はパワーアンプであってもよいし、ローノイズアンプ及びパワーアンプの両方を含んでもよい。

　（態様）
　以上説明した実施形態及び変形例より以下の態様が開示されている。

　第１の態様の高周波モジュール（１００）は、実装基板（２）と、半導体集積回路（１）と、電源配線部（１２）と、を備える。半導体集積回路（１）は、実装基板（２）に配置されている。半導体集積回路（１）は、第１増幅器（１６１）と、第２増幅器（１６２）と、電源電極（１１）と、を有する。第１増幅器（１６１）は、第１電源端子（１６１ａ）を有する。第２増幅器（１６２）は、第２電源端子（１６２ａ）を有する。電源電極（１１）は、実装基板（２）からの電源電圧が入力される。電源配線部（１２）は、電源電極（１１）と第１電源端子（１６１ａ）及び第２電源端子（１６２ａ）とを接続する。電源配線部（１２）は、第１電源端子（１６１ａ）と第２電源端子（１６２ａ）とを接続する端子間配線部（１３）を含む。端子間配線部（１３）は、実装基板（２）に配置された基板側配線部（１６）を含む。

　この構成によれば、電源配線部（１２）の端子間配線部（１３）は、基板側配線部（１６）を含む。この基板側配線部（１６）によって、端子間配線部（１３）と増幅器（第１増幅器（１６１）又は第２増幅器（１６２））の特定部分（１７）との間隔を確保できる。この結果、端子間配線部（１３）が増幅器の特定部分（１７）に電磁界的に干渉することを抑制できる。すなわち、半導体集積回路（１）の内部において、電源配線部（１２）が増幅器（１６１）に電磁界的に干渉することを抑制できる。

　第２の態様の高周波モジュール（１００）では、第１の態様において、端子間配線部（１３）は、半導体集積回路（１）に配置された第１回路側配線部（１４）及び第２回路側配線部（１５）を更に含む。第１回路側配線部（１４）は、基板側配線部（１６）の第１端と第１電源端子（１６１ａ）との間に接続されている。第２回路側配線部（１５）は、基板側配線部（１６）の第２端と第２電源端子（１６２ａ）との間に接続されている。

　この構成によれば、端子間配線部（１３）は、半導体集積回路（１）に配置された第１回路側配線部（１４）及び第２回路側配線部（１５）を含む。これにより、端子間配線部（１３）のうち基板側配線部（１６）以外の部分を、第１回路側配線部（１４）及び第２回路側配線部（１５）で構成できる。

　第３の態様の高周波モジュール（１００）は、第２の態様において、第１接続部材（２６）と、第２接続部材（２７）と、を有する。第１接続部材（２６）は、実装基板（２）と半導体集積回路（１）との間に配置されており、第１回路側配線部（１４）と基板側配線部（１６）の第１端とを接続する。第２接続部材（２７）は、実装基板（２）と半導体集積回路（１）との間に配置されており、第２回路側配線部（１５）と基板側配線部（１６）の第２端とを接続する。

　この構成によれば、簡単な構造で、基板側配線部（１６）と第１回路側配線部（１４）及び第２回路側配線部（１５）とを電気的に接続できる。

　第４の態様の高周波モジュール（１００）では、第３の態様において、第１接続部材（２６）は、第１回路側配線部（１４）と基板側配線部（１６）の第１端とを接続するための半田バンプ又はボンディングワイヤを含む。第２接続部材（２７）は、第２回路側配線部（１５）と基板側配線部（１６）の第２端とを接続するための半田バンプ又はボンディングワイヤを含む。

　この構成によれば、第１回路側配線部（１４）と基板側配線部（１６）の第１端とを接続するために、半田バンプ又はボンディングワイヤを利用できる。また、第２回路側配線部（１５）と基板側配線部（１６）の第１端とを接続するために、半田バンプ又はボンディングワイヤを利用できる。

　第５の態様の高周波モジュール（１００）では、第１～第４の態様のいずれか１つにおいて、基板側配線部（１６）は、実装基板（２）の内部に配置されている。

　この構成によれば、基板側配線部（１６）と増幅器の特定部分（１７）との間に実装基板（２）の一部を介在させることができる。この実装基板（２）の一部によって、端子間配線部（１３）が増幅器の特定部分（１７）に電磁界的に干渉することをより一層抑制できる。

　第６の態様の高周波モジュール（１００）では、第１～第５の態様のいずれか１つにおいて、第１増幅器（１６１）及び第２増幅器（１６２）の少なくとも一方の増幅器（１６１）は、インダクタ（Ｌ２）を有する。実装基板（２）の厚さ方向（Ｄ１）からの平面視で、基板側配線部（１６）は、少なくとも一方の増幅器（１６１）のインダクタ（Ｌ２）と重なっている。

　この構成によれば、端子間配線部（１３）と増幅器のインダクタ（Ｌ２）との間隔を確保できる。これにより端子間配線部（１３）が増幅器のインダクタ（Ｌ２）に電磁界的に干渉することを抑制できる。

　第７の態様の高周波モジュール（１００）では、第６の態様において、少なくとも一方の増幅器（１６１）は、電源端子（１６１ａ）と、増幅素子（Ｔｒ２）と、を更に有する。電源端子（１６１ａ）は、電源配線部（１２）と接続されている。増幅素子（Ｔｒ２）は、電源端子（１６１ａ）とグランドとの間に接続されており、入力された増幅対象の信号を増幅する。インダクタ（Ｌ２）は、増幅素子（Ｔｒ２）とグランドとの間に接続されている。

　この構成によれば、増幅器のインダクタとして、増幅器において増幅素子（Ｔｒ２）とグランドとの間に接続されたインダクタ（Ｌ２）が、端子間配線部（１３）からの電磁界的な干渉を受けることを抑制できる。

　第８の態様の高周波モジュール（１００）では、第１～第７の態様のいずれか１つにおいて、第１増幅器（１６１Ａ）及び第２増幅器（１６２）の少なくとも一方は、互いに異なる通信バンドの複数の信号が入力される増幅器である。

　この構成によれば、増幅器としてマルチ入力型の増幅器（１６１Ａ）を有する半導体集積回路（１）に本発明を適用できる。

　第９の態様の高周波モジュール（１００）では、第１～第８の態様のいずれか１つにおいて、複数の信号出力端子（１２１，１２５）と、第１増幅器（１６１Ａ）及び第２増幅器（１６２）のうちの一方の増幅器（１６１Ａ）の出力部（１６１ｃ）を複数の信号出力端子（１２１，１２５）のうちの１つに選択的に接続するスイッチ（ＳＷ５）を更に備える。実装基板（２）の厚さ方向（Ｄ１）からの平面視で、基板側配線部（１６）は、一方の増幅器（１６１Ａ）とスイッチ（ＳＷ５）とを接続する配線部（３３）と重なっている。

　この構成によれば、基板側配線部（１６）によって、一方の増幅器（１６１Ａ）とスイッチ（ＳＷ５）とを接続する配線部（３３）と端子間配線部（１３）との間隔を確保できる。この結果、端子間配線部（１３）が配線部（３３）に電磁界的に干渉することを抑制できる。

　第１０の態様の高周波モジュール（１００）は、第３の態様において、複数の接続部材を備える。複数の接続部材は、第１接続部材（２６）及び第２接続部材（２７）を含む。半導体集積回路（１）は、第１増幅器（１６１；１６１Ａ）及び第２増幅器（１６２）を含む複数の増幅器を有する。複数の増幅器はそれぞれ電源端子を有する。端子間配線部（１３）は、複数の増幅器の各々の電源端子を接続している。端子間配線部（１３）は、基板側配線部（１６）を含む複数の基板側配線部と、第１回路側配線部（１４）及び第２回路側配線部（１５）を含む複数の回路側配線部と、を含む。複数の接続部材はそれぞれ、実装基板（２）と半導体集積回路（１）との間に配置されている。複数の接続部材はそれぞれ、複数の回路側配線部のいずれか１つと複数の基板側配線部のいずれか１つとを接続している。複数の接続部材の個数は、複数の増幅器の個数よりも多い。

　この構成によれば、端子間配線部（１３）が基板側配線部（１６）を有する場合は、接続導体の個数は、増幅器の個数よりも多くなる可能性が高い。このため、接続導体の個数が増幅器の個数が多いか否かで、本発明の基板側配線部（１６）を使用しているか否かを容易に判断できる。

　第１１の態様の高周波モジュール（１００）では、第１～第１０の態様のいずれか１つにおいて、第１増幅器及び第２増幅器は、ローノイズアンプ（１６１；１６１Ａ，１６２）を含む。

　この構成によれば、第１増幅器及び第２増幅器がローバスノイズアンプ（１６１；１６１Ａ，１６２）を含む場合に本発明を適用できる。

　第１２の態様の高周波モジュール（１００）では、第１～第１０の態様のいずれか１つにおいて、第１増幅器及び第２増幅器は、パワーアンプ（１５１，１５２）を含む。

　この構成によれば、第１増幅器及び第２増幅器がパワーアンプ（１５１，１５２）を含む場合に本発明を適用できる。

　第１３の態様の高周波モジュール（１００）では、第１～第１２の態様のいずれか１つにおいて、インダクタを有し、第１増幅器（１６１）及び第２増幅器（１６２）のうちの一方の増幅器（１６１）と接続された整合回路（１４１，１４２）を更に備える。実装基板（２）は、互いに対向する第１主面（２ａ）及び第２主面（２ｂ）を有する。整合回路（１４１，１４２）のインダクタは、実装基板（２）の第１主面（２ａ）に配置されている。半導体集積回路（１）は、実装基板（２）の第２主面（２ｂ）に配置されている。実装基板（２）の厚さ方向（Ｄ１）において、整合回路（１４１，１４２）のインダクタは、半導体集積回路（１）と重なっている。

　この構成によれば、半導体集積回路（１）及び整合回路（１４１，１４２）が実装基板（２）の両側に配置されており、実装基板（２）の厚さ方向（Ｄ１）において、整合回路（１４１，１４２）は、半導体集積回路（１）と重なっている。このため、半導体集積回路（１）と整合回路（１４１，１４２）とを接続する配線部を短くできる。上記配線部を短くすることで、上記配線部にノイズが入ることを抑制できる。

　第１４の態様の高周波モジュール（１００）は、第１～第１３の態様のいずれか１つにおいて、実装基板（２）は、グランド層（３０）を有する。実装基板（２）の厚さ方向（Ｄ１）において、グランド層（３０）は、基板側配線部（１６）と半導体集積回路（１）との間に配置されている。

　この構成によれば、基板側配線部（１６）と半導体集積回路（１）との間にグランド層（３０）を配置させることができる。このグランド層（３０）によって、端子間配線部（１３）が増幅器の特定部分（１７）に電磁界的に干渉することをより一層抑制できる。

　第１５の態様の通信装置（２００）は、第１～第１４の態様のいずれか１つにおいて、上記の高周波モジュール（１００）と、信号処理回路（２１０）とを備える。信号処理回路（２１０）は、高周波モジュール（１００）に接続されており、高周波信号を信号処理する。

　この構成によれば、上述した作用効果を有する高周波モジュール（１００）を備える通信装置（２００）を提供できる。

１，３　半導体集積回路
２　実装基板
２ａ　第１主面
２ｂ　第２主面
４　第１樹脂層
５　第２樹脂層
６　シールド層
７　電源電極
８，１２　電源配線部
１０　回路基板
１０ａ　第１主面
１０ｂ　第２主面
１１　電源電極
１３　端子間配線部
１４　第１回路側配線部
１５　第２回路側配線部
１６　基板側配線部
１７　特定部分
１８，１９，２１，２２　電極
２０　第１接続導体
２３　第２接続導体
２６　第１接続部材
２７　第２接続部材
２９　接続導体
３０　グランド層
３３　接続配線部（配線部）
３４　入力部
　３６　配線部
４０，４１　回路部品
５１～５６　スイッチ
６０　整合回路
６１～６３　デュプレクサ
６１Ｒ～６４Ｔ　受信フィルタ
６１Ｔ～６３Ｔ　送信フィルタ
７１～７４　整合回路
８０　コントローラ
１００　高周波モジュール
１１０　外部接続端子
１１１～１１４　信号入力端子
１２１，１２２，１２５　信号出力端子
１２３　電源入力端子
１２４　入力端子
１３０　アンテナ端子
１３１　出力整合回路
１３２　出力整合回路
１４１～１４４　整合回路
１５１，１５２　パワーアンプ
１６１，１６１Ａ　ローノイズアンプ（第１増幅器）
１６２　ローノイズアンプ（第２増幅器）
１６１ａ　第１電源端子
１６１ｂ　入力部
１６１ｃ　出力部
１６１ｄ　入力部
１６２ａ　第２電源端子
２００　通信装置
２１０　信号処理回路
２１１　ＲＦ信号処理回路
２１２　ベースバンド信号処理回路
２２０　アンテナ
Ｃ１～Ｃ３　キャパシタ
Ｄ１　厚さ方向
Ｋ１　境界線
Ｌ１，Ｌ２　インダクタ
Ｒ１　抵抗
Ｓ０～Ｓ３　信号経路
ＳＷ１，ＳＷ３～ＳＷ５　スイッチ
Ｔｒ１，Ｔｒ３，Ｔｒ４　トランジスタ
Ｔｒ２　トランジスタ（増幅素子）
Ｖ１　電源

Claims

　実装基板と、
　前記実装基板に配置された半導体集積回路と、
　電源配線部と、を備え、
　前記半導体集積回路は、
　　第１電源端子を有する第１増幅器と、
　　第２電源端子を有する第２増幅器と、
　　前記実装基板からの電源電圧が入力される電源電極と、を有し、
　前記電源配線部は、前記電源電極と前記第１電源端子及び前記第２電源端子とを接続し、
　前記電源配線部は、前記第１電源端子と前記第２電源端子とを接続する端子間配線部を含み、
　前記端子間配線部は、前記実装基板に配置された基板側配線部を含む、
高周波モジュール。
　前記端子間配線部は、前記半導体集積回路に配置された第１回路側配線部及び第２回路側配線部を更に含み、
　前記第１回路側配線部は、前記基板側配線部の第１端と前記第１電源端子との間に接続されており、
　前記第２回路側配線部は、前記基板側配線部の第２端と前記第２電源端子との間に接続されている、
請求項１に記載の高周波モジュール。
　前記実装基板と前記半導体集積回路との間に配置されており、前記第１回路側配線部と前記基板側配線部の前記第１端とを接続する第１接続部材と、
　前記実装基板と前記半導体集積回路との間に配置されており、前記第２回路側配線部と前記基板側配線部の前記第２端とを接続する第２接続部材と、を更に備える、
請求項２に記載の高周波モジュール。
　前記第１接続部材は、前記第１回路側配線部と前記基板側配線部の前記第１端とを接続するための半田バンプ又はボンディングワイヤを含み、
　前記第２接続部材は、前記第２回路側配線部と前記基板側配線部の前記第２端とを接続するための半田バンプ又はボンディングワイヤを含む、
請求項３に記載の高周波モジュール。
　前記基板側配線部は、前記実装基板の内部に配置されている、
請求項１～４のいずれか１項に記載の高周波モジュール。
　前記第１増幅器及び前記第２増幅器の少なくとも一方の増幅器は、インダクタを有し、
　前記実装基板の厚さ方向からの平面視で、前記基板側配線部は、前記少なくとも一方の増幅器の前記インダクタと重なっている、
請求項１～５のいずれか１項に記載の高周波モジュール。
　前記少なくとも一方の増幅器は、
　　前記電源配線部と接続された電源端子と、
　　前記電源端子とグランドとの間に接続されており、入力された増幅対象の信号を増幅する増幅素子と、を更に有し、
　前記インダクタは、前記増幅素子と前記グランドとの間に接続されている、
請求項６に記載の高周波モジュール。
　前記第１増幅器及び前記第２増幅器の少なくとも一方は、互いに異なる通信バンドの複数の信号が入力される増幅器である、
請求項１～７のいずれか１項に記載の高周波モジュール。
　複数の信号出力端子と、
　前記第１増幅器及び前記第２増幅器のうちの一方の増幅器の出力部を前記複数の信号出力端子のうちの１つに選択的に接続するスイッチと、を更に備え、
　前記実装基板の厚さ方向からの平面視で、前記基板側配線部は、前記一方の増幅器と前記スイッチとを接続する配線部と重なっている、
請求項１～８のいずか１項に記載の高周波モジュール。
　前記第１接続部材及び前記第２接続部材を含む複数の接続部材を備え、
　前記半導体集積回路は、
　　前記第１増幅器及び前記第２増幅器を含む複数の増幅器を有し、
　前記複数の増幅器はそれぞれ電源端子を有し、
　前記端子間配線部は、
　　前記複数の増幅器の各々の前記電源端子を接続しており、
　　前記基板側配線部を含む複数の基板側配線部と、
　　前記第１回路側配線部及び前記第２回路側配線部を含む複数の回路側配線部と、を含み、
　前記複数の接続部材はそれぞれ、前記実装基板と前記半導体集積回路との間に配置されており、前記複数の回路側配線部のいずれか１つと前記複数の基板側配線部のいずれか１つとを接続しており、
　前記複数の接続部材の個数は、前記複数の増幅器の個数よりも多い、
請求項３に記載の高周波モジュール。
　前記第１増幅器及び前記第２増幅器は、ローノイズアンプを含む、
請求項１～１０のいずれか１項に記載の高周波モジュール。
　前記第１増幅器及び前記第２増幅器は、パワーアンプを含む、
請求項１～１０のいずれか１項に記載の高周波モジュール。
　インダクタを有し、前記第１増幅器及び前記第２増幅器のうちの一方の増幅器と接続された整合回路を更に備え、
　前記実装基板は、互いに対向する第１主面及び第２主面を有し、
　前記整合回路の前記インダクタは、前記実装基板の前記第１主面に配置されており、
　前記半導体集積回路は、前記実装基板の前記第２主面に配置されており、
　前記実装基板の厚さ方向において、前記整合回路の前記インダクタは、前記半導体集積回路と重なっている、
請求項１～１２のいずれか１項に記載の高周波モジュール。
　前記実装基板は、グランド層を有し、
　前記実装基板の厚さ方向において、前記グランド層は、前記基板側配線部と前記半導体集積回路との間に配置されている、
請求項１～１３のいずれか１項に記載の高周波モジュール。
　請求項１～１４のいずれか１項に記載の高周波モジュールと、
　前記高周波モジュールに接続されており、高周波信号を信号処理する信号処理回路と、を備える、
通信装置。