WO2023100318A1 - スイッチング制御装置、スイッチング電源装置および電力供給システム - Google Patents

スイッチング制御装置、スイッチング電源装置および電力供給システム Download PDF

Info

Publication number
WO2023100318A1
WO2023100318A1 PCT/JP2021/044270 JP2021044270W WO2023100318A1 WO 2023100318 A1 WO2023100318 A1 WO 2023100318A1 JP 2021044270 W JP2021044270 W JP 2021044270W WO 2023100318 A1 WO2023100318 A1 WO 2023100318A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
circuit
power supply
switching element
current
Prior art date
Application number
PCT/JP2021/044270
Other languages
English (en)
French (fr)
Inventor
真 佐藤
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to PCT/JP2021/044270 priority Critical patent/WO2023100318A1/ja
Publication of WO2023100318A1 publication Critical patent/WO2023100318A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a switching power supply device that performs voltage conversion using switching elements, a switching control device applied to such a switching power supply device, and a power supply system provided with such a switching power supply device.
  • This type of DC-DC converter generally includes an inverter circuit including switching elements, a power conversion transformer (transformer), and a rectifying/smoothing circuit.
  • switching power supply devices such as DC-DC converters are generally required to reduce power loss (improve efficiency). It is desirable to provide a switching controller, a switching power supply, and a power supply system capable of suppressing power loss.
  • a switching control device is arranged between a transformer having a primary winding and a secondary winding, an input terminal pair to which an input voltage is input, and the primary winding. and a rectifying/smoothing circuit disposed between an output terminal pair from which an output voltage is output and a secondary winding, the control device being applied to a switching power supply device, the inverter comprising: A control circuit is provided for controlling switching operations of a plurality of switching elements included in at least one of the circuit and the rectifying/smoothing circuit.
  • the control circuit detects a current flowing through a capacitance component between the gate and the drain of a first switching element in an OFF state, and detects a current flowing through a capacitance component between a gate and a drain of the first switching element.
  • the switching timing of the first switching element from the OFF state to the ON state after the second switching element is switched from the ON state to the OFF state and transitions to the delay time is set.
  • a switching power supply device comprises the input terminal pair, the output terminal pair, the transformer, the inverter circuit, the rectifying/smoothing circuit, and the and a switching control device.
  • a power supply system includes the switching power supply device according to the embodiment of the present invention, and a power supply that supplies the input voltage to the input terminal pair. be.
  • switching control device switching power supply device, and power supply system according to one embodiment of the present invention.
  • FIG. 1 is a circuit diagram showing a schematic configuration example of a switching power supply device according to an embodiment of the present invention
  • FIG. 2 is a circuit diagram showing a detailed configuration example and the like of a control circuit shown in FIG. 1
  • FIG. 2 is a timing chart showing an operation example of the switching power supply device shown in FIG. 1
  • FIG. FIG. 4 is a diagram showing an example of conduction characteristics in a transistor
  • FIG. 4 is a timing chart for explaining dead time in an ideal state
  • FIG. 10 is a timing chart for explaining dead time in a state where circuit delay time occurs
  • 4 is a timing chart showing examples of waveforms of detected current and the like according to the embodiment
  • FIG. 8 is a timing chart showing an enlarged part of the waveform example shown in FIG. 7
  • FIG. 4 is a timing chart showing an example of switching operation control according to the embodiment
  • FIG. 7 is a circuit diagram showing a configuration example of a control circuit according to Modification 1
  • FIG. 11 is a circuit diagram showing a configuration example and the like of a control circuit according to modification 2
  • FIG. 11 is a circuit diagram showing a configuration example and the like of a control circuit according to modification 3
  • FIG. 11 is a timing chart showing an example of waveforms of detected voltages and the like according to Modification 3
  • FIG. 11 is a timing chart schematically showing an example of control of switching operation according to Modification 4
  • FIG. 11 is a circuit diagram showing a schematic configuration example of a switching power supply device according to Modification 5
  • FIG. 11 is a circuit diagram showing a schematic configuration example of a switching power supply device according to Modification 6
  • FIG. 11 is a circuit diagram showing a schematic configuration example of a switching power supply device according to Modification 7;
  • FIG. 1 is a circuit diagram showing a schematic configuration example of a switching power supply (switching power supply 1) according to an embodiment of the present invention.
  • the switching power supply 1 functions as a DC-DC converter that converts a DC input voltage Vin supplied from a DC input power supply 10 (eg, a battery) into a DC output voltage Vout and supplies power to a load 9. .
  • the load 9 may be, for example, an electronic device, a battery, or the like.
  • the switching power supply device 1 is a so-called "(insulated half-bridge) LLC resonant type" DC-DC converter, as will be described below.
  • the mode of voltage conversion in the switching power supply device 1 may be either up-conversion (boosting) or down-conversion (stepping down).
  • the DC input voltage Vin corresponds to a specific example of "input voltage” in the present invention
  • the DC output voltage Vout corresponds to a specific example of "output voltage” in the present invention
  • the DC input power supply 10 corresponds to a specific example of the "power supply” in the present invention
  • a system including the DC input power supply 10 and the switching power supply device 1 is a specific example of the "power supply system” in the present invention. corresponds to the example.
  • the switching power supply device 1 includes two input terminals T1 and T2, two output terminals T3 and T4, an inverter circuit 2, a transformer 3, a rectifying/smoothing circuit 4, and a control circuit 7.
  • a DC input voltage Vin is input between the input terminals T1 and T2, and a DC output voltage Vout is output between the output terminals T3 and T4.
  • the primary low-voltage line L1L is connected to the ground GND.
  • the input terminals T1 and T2 correspond to a specific example of "input terminal pair” in the present invention
  • the output terminals T3 and T4 correspond to a specific example of "output terminal pair” in the present invention.
  • the control circuit 7 corresponds to a specific example of the "switching control device" of the present invention.
  • An input smoothing capacitor may be arranged between the primary side high voltage line L1H connected to the input terminal T1 and the primary side low voltage line L1L connected to the input terminal T2. Specifically, the first end (one end) of the input smoothing capacitor is connected to the primary side high voltage line L1H at a position between the inverter circuit 2 and the input terminals T1 and T2, which will be described later, and the input smoothing capacitor The second end (the other end) may be connected to the primary side low pressure line L1L.
  • Such an input smoothing capacitor is a capacitor for smoothing the DC input voltage Vin input from the input terminals T1 and T2.
  • the inverter circuit 2 is arranged between the input terminals T1, T2 and a primary winding 31 of the transformer 3, which will be described later.
  • the inverter circuit 2 has two switching elements S1 and S2, a resonant inductor Lr, and a resonant capacitor Cr, and is a so-called "half-bridge type" inverter circuit.
  • the resonance inductor Lr may be configured by a leakage inductance in the transformer 3, which will be described later, or may be provided separately from such a leakage inductance.
  • the switching elements S1 and S2 described above each correspond to a specific example of "a plurality of switching elements" in the present invention.
  • the switching element S2 corresponds to a specific example of the "first switching element” in the present invention
  • the switching element S1 corresponds to a specific example of the "second switching element” in the present invention.
  • MOS-FET Metal Oxide Semiconductor-Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • HEMT a GaN (gallium nitride) transistor.
  • the switching elements S1 and S2 are each composed of a transistor made up of a MOS-FET or HEMT.
  • MOS-FETs or HEMTs are used as the switching elements S1 and S2
  • the capacitors and diodes (not shown in FIG. 1) connected in parallel to the switching elements S1 and S2 are respectively replaced by MOS-FETs.
  • - Can consist of FET or HEMT parasitic capacitances or parasitic diodes.
  • two switching elements S1 and S2 are connected in series in this order between the input terminals T1 and T2 (between the primary high voltage line L1H and the primary low voltage line L1L).
  • the switching element S1 is arranged between the primary side high voltage line L1H and the connection point P1
  • the switching element S2 is arranged between the connection point P1 and the primary side low voltage line L1L.
  • the resonance inductor Lr and the resonance capacitor Cr in the inverter circuit 2 and the primary winding 31 in the transformer 3, which will be described later, are connected in series between the connection point P1 and the primary low-voltage line L1L. It is Specifically, in the example of FIG. 1, the first end (one end) of the resonance capacitor Cr is connected to the connection point P1, and the second end (the other end) of the resonance capacitor Cr is connected to the first end of the resonance inductor Lr. (one end). A second end (the other end) of the resonant inductor Lr is connected to one end of the primary winding 31, and the other end of the primary winding 31 is connected to the primary low-voltage line L1L. ing.
  • the switching elements S1 and S2 perform switching operations (on/off operations) in accordance with drive signals SG1 and SG2 supplied from the drive circuit 5 in the control circuit 7, which will be described later. , becomes: That is, the DC input voltage Vin applied between the input terminals T1 and T2 is converted into AC voltage and output to the transformer 3 (primary winding 31).
  • the transformer 3 has one primary winding 31 and two secondary windings 321 and 322 .
  • the first end (one end) of the primary winding 31 is connected to the second end (other end) of the resonance inductor Lr described above, and the second end of the primary winding 31 (the other end) is connected to the primary side low pressure line L1L described above.
  • a first end of the secondary winding 321 is connected to a cathode of the rectifier diode 41 described later via a connection line L21 described later, and a second end of the secondary winding 321 is connected. is connected to a center tap P6 in a rectifying/smoothing circuit 4 which will be described later.
  • a first end of the secondary winding 322 is connected to a cathode of a rectifier diode 42 described later via a connection line L22 described later, and a second end of the secondary winding 322 is connected. is connected to the center tap P6. That is, the second ends of the secondary windings 321 and 322 are commonly connected to the center tap P6.
  • the transformer 3 converts the voltage generated by the inverter circuit 2 (rectangular pulse wave voltage input to the primary winding 31 of the transformer 3), and the secondary windings 321 and 322 AC voltage is output from the end.
  • the rectifying/smoothing circuit 4 has two rectifying diodes 41 and 42 and one output smoothing capacitor Cout. Specifically, the rectifying/smoothing circuit 4 includes a rectifying circuit having rectifying diodes 41 and 42 and a smoothing circuit having an output smoothing capacitor Cout.
  • the above rectifier circuit is a so-called "center tap type" rectifier circuit. That is, the anodes of the rectifier diodes 41 and 42 are respectively connected to the ground line LG, and the cathode of the rectifier diode 41 is connected to the aforementioned first end of the secondary winding 321 via the connection line L21 to The cathode of diode 42 is connected to the aforementioned first end of secondary winding 322 via connection line L22. Further, as described above, the second ends of the secondary windings 321 and 322 are commonly connected to the center tap P6, and the center tap P6 is connected via the output line LO. It is connected to the output terminal T3.
  • the ground line LG described above is connected to the output terminal T4 described above.
  • an output smoothing capacitor Cout is connected between the output line LO and the ground line LG (between the output terminals T3 and T4). That is, the output smoothing capacitor Cout has a first end connected to the output line LO and a second end connected to the ground line LG.
  • the rectifying circuit including the rectifying diodes 41 and 42 rectifies and outputs the AC voltage output from the transformer 3 .
  • a smoothing circuit including an output smoothing capacitor Cout smoothes the voltage rectified by the rectifying circuit to generate a DC output voltage Vout.
  • the DC output voltage Vout generated in this way causes the DC output current Iout (load current) to flow to the load 9, and power is supplied to the load 9 from the output terminals T3 and T4. It's becoming
  • the control circuit 7 is a circuit that controls the switching power supply device 1 .
  • This control circuit 7, as shown in FIG. 1, has a current detector 6 for detecting a current Igd2 (detected current), which will be described later.
  • FIG. 2 is a circuit diagram showing a detailed configuration example of the control circuit 7 together with the inverter circuit 2 .
  • this control circuit 7 has a drive circuit 5 including two gate drive circuits 51 and 52 . Further, the current detector 6 described above is arranged in the gate drive circuit 52 of these circuits.
  • FIG. 3 is a timing chart showing an operation example (waveform examples of various voltages and currents) of the switching power supply device 1 .
  • FIG. 3A shows the drive signal SG1 (voltage Vgs1 between the gate and source of the switching element S1: shown in FIG. 1)
  • FIG. 3B shows the drive signal SG2
  • Each waveform example is shown for the voltage Vgs2 between the gate and source of the switching element S2 (shown in FIG. 1).
  • FIG. 3C shows a voltage Vds2 between the drain and source (across both ends) of the switching element S2 (shown in FIG. 1)
  • FIG. 3D shows a current flowing between the drain and source of the switching element S2.
  • FIG. 3 Each waveform example is shown for Ids2 (illustrated in FIG. 1).
  • the horizontal axis indicates time t, and the same applies to each subsequent timing chart.
  • the drive circuit 5 (gate drive circuits 51 and 52) and current detector 6 described above will be described in detail below with reference to FIGS.
  • the drive circuit 5 is a circuit that performs switching drive by controlling the operations of the switching elements S1 and S2 in the inverter circuit 2, respectively. Specifically, the drive circuit 5 controls switching operations (ON/OFF operations) of the switching elements S1 and S2 by supplying the driving signals SG1 and SG2 to the switching elements S1 and S2, respectively. It is designed to
  • the gate drive circuit 51 in the drive circuit 5 supplies the drive signal SG1 to the gate of the switching element S1 via the resistance element R1, thereby It controls the operation of S1.
  • the resistor element R1 is connected between one output terminal of the gate drive circuit 51 and the gate of the switching element S1, and the other output terminal of the gate drive circuit 51 is connected to the inverter circuit 2 is connected to the connection point P1 described above.
  • the gate drive circuit 52 in the drive circuit 5 supplies the drive signal SG2 to the gate of the switching element S2 through the resistance element R2, thereby causing the switching element S2 to controlling the action.
  • the gate drive circuit 52 has a drive circuit 520, two drive transistors 521 and 522, and the current detector 6 described above.
  • the drive transistor 521 has a drain connected to the power supply VD, a gate connected to one output terminal of the drive circuit 520, and a source connected to the drain of the drive transistor 522 and one end of the resistance element R2.
  • the gate of the drive transistor 522 is connected to the other output terminal of the drive circuit 520, and the current detector 6 is arranged between the drain of the drive transistor 522 and the ground GND.
  • the other end of the resistance element R2 is connected to the gate of the switching element S2.
  • the current detector 6 is connected to the drive transistor 522 in the control circuit 7 (in the gate drive circuit 52 in the drive circuit 5), as shown in FIG. As shown in FIGS. 1 and 2, the current detector 6 is a circuit that detects (directly detects in the example of FIG. 2) the current Igd2 flowing through a predetermined path. This current Igd2 is, as shown in FIG. 2, a current that flows through a capacitance component Cdg2 between the gate and drain of the (off-state) switching element S2.
  • the current Igd2 also includes the resonance capacitor Cr and the resonance inductor Lr in the inverter circuit 2, the primary winding 31 of the transformer 3, the primary winding 31 of the transformer 3, and the A loop current passes through the ground GND, the current detector 6, the drive transistor 522 and the resistance element R2 in this order. Furthermore, this current Igd2 is a current that flows along with the resonance current that flows in the inverter circuit 2 (indicated by the dashed line in FIG. 2). Note that the capacitance component Cdg2 described above is formed using, for example, a parasitic capacitance in the switching element S2 or an external capacitor for the switching element S2.
  • Such a current detector 6 is configured including, for example, a resistance element or a Hall element.
  • the current detector 6 is arranged on the source side of the drive transistor 522.
  • the current detector 6 may be arranged on the drain side of the drive transistor 522. good too.
  • the drive circuit 5 described above performs switching frequency control when controlling the switching operations of the switching elements S1 and S2 (performing switching driving). That is, PFM (Pulse Frequency Modulation) control is performed in the drive signals SG1 and SG2.
  • PFM Pulse Frequency Modulation
  • the drive circuit 5 performs the above-described switching drive so that the switching elements S1 and S2 perform switching operations at fixed duty ratios and the switching frequency fsw varies.
  • Ton1 and Ton2 the on-periods of the switching elements S1 and S2 are represented by Ton1 and Ton2, respectively.
  • the duty ratio of each of the switching elements S1 and S2 is expressed by (Ton1/ Tsw), (Ton2/Tsw). Both of these (Ton1/Tsw) and (Ton2/Tsw) are less than 50%. , a dead time Td described below is provided.
  • control circuit 7 (drive circuit 5) also performs the following control based on the detection result of the current Igd2 by the current detector 6 when performing the switching drive described above. That is, based on the detection result of the current Igd2, the control circuit 7 determines the length of the dead time Td as the delay time (the switching timing of the switching element S2 from the OFF state to the ON state described below) by ( at any time), the timing is set. That is, the control circuit 7 uses the dead time Td thus set to control the switching operations of the switching element S2.
  • This dead time Td is, for example, as shown in FIG. This is the period until switching to the ON state. In other words, this dead time Td is a period during which both of these two switching elements S1 and S2 are set to the OFF state.
  • the ON state of the switching element described above means the gate ON state of the switching element, and the same applies hereinafter.
  • control circuit 7 determines the switching timing of the switching element S2 from the OFF state to the ON state after the switching element S1 is switched from the ON state to the OFF state and the dead time Td is reached. Timing is set based on the detection result.
  • dead time Td corresponds to a specific example of "delay time" in the present invention.
  • the control circuit 7 sets the dead time Td (for example, the dead time Td' shown in FIG. 3) in the next switching cycle Tsw. Perform switching operation. At this time, the control circuit 7 performs control so that, for example, such dead time Td is shortened to near 0 (zero), although the details will be described later.
  • Td for example, the dead time Td' shown in FIG. 3
  • the control circuit 7 performs control so that, for example, such dead time Td is shortened to near 0 (zero), although the details will be described later.
  • the AC voltage (transformed AC voltage described above) output from the transformer 3 is rectified by the rectifying diodes 41 and 42 in the rectifying circuit, and then is rectified by the output smoothing capacitor Cout in the smoothing circuit. smoothed.
  • the DC output voltage Vout is output from the output terminals T3 and T4. This DC output voltage Vout causes a DC output current Iout to flow to the load 9 and power to be supplied to the load 9 .
  • a reverse voltage drop of, for example, 2 V or more occurs between the drain and source of the transistor as the switching element.
  • Such a reverse voltage and the drain current flowing through the transistor cause conduction loss in the switching element.
  • the above-described GaN transistor is used as the switching element, the above-described reverse voltage drop increases as shown in FIG.
  • FIG. 4 shows an example of conduction characteristics in a general transistor (an example of the correspondence relationship between the drain-source voltage Vds and the drain-source current Ids in the case of the GaN transistor described above). is.
  • GaN transistor does not incorporate a body diode in its device structure, it has a pseudo body diode during circuit operation of the GaN transistor.
  • the VF becomes even larger as shown in FIG. 4, for example. Since this VF is large, if the period during which the pseudo body diode is conductive is long and the current Ids is large, a larger conduction loss will occur.
  • the conduction of the body diode or pseudo body diode in the switching element occurs immediately before the switching element turns on when performing synchronous rectification or when performing zero voltage switching (ZVS). .
  • the gate is turned on at the same time as the voltage Vds becomes a negative voltage.
  • the drive signal SG2 the voltage Vgs2 described above
  • the switching element S2 is ideally switched from the off state to the on state.
  • the conduction period of the body diode or pseudo-body diode becomes longer.
  • the timing t1 at which the voltage Vds2 ⁇ 0 is set as a reference, and the driving signal SG2 (voltage Vgs2) is applied to the switching element S2. If the timing (timing t2) at which is switched from the off state to the on state is too late, the following will occur. That is, in this case, as described above, the conduction period of the body diode or the pseudo-body diode becomes longer, so that the power loss due to such conduction increases, for example, as indicated by symbol P10 in FIG. It will be.
  • the voltage Vds drops rapidly immediately before the switching element turns on, current may flow to the gate of the switching element through the feedback capacitance, causing the voltage Vgs to become a negative voltage.
  • the negative voltage of the voltage Vgs increases VF, resulting in increased power loss due to conduction of the pseudo-body diode.
  • the appropriate turn-on timing differs depending on the operating conditions of the switching power supply (input voltage, load, etc.) and variations in constants such as parasitic capacitance and inductance. Therefore, it can be said that it is desirable to set the turn-on timing later than ideal in order to avoid fatal increases in power loss, surges, and noise due to too early turn-on.
  • the circuit delay time Tcd shown in FIG. may increase the dead time Td. That is, as shown in FIG. 5, ideally, the switching element S2 is turned on almost simultaneously at the timing t1 when it is detected that the voltage Vds2 ⁇ 0 (circuit delay time Tcd ⁇ 0). is desirable.
  • the above-described circuit delay time Tcd exists, and as a result, the dead time Td becomes longer, resulting in an increase in power loss. .
  • such a circuit delay time Tcd is generally about several tens [ns] at most, but due to the recent increase in frequency of control circuits (drive circuits), it has become a time that cannot be ignored. Specifically, for example, when operating at 1 [MHz], even if the circuit delay time Tcd is, for example, about 50 [ns], the power loss caused by such circuit delay time Tcd In some cases, it is as high as 30% of the total power loss in the device.
  • the dead time Td is set by directly detecting the voltage Vds, the circuit delay time Tcd can be reduced, but the voltage Vds is a very high voltage (for example, about 400 V). This is because, if the voltage Vds is directly detected, the detector also needs a high-voltage process. In this case, for example, a method of dividing the voltage using a resistive element is also conceivable, but even in that case, the withstand voltage of the resistive element, the power loss in the resistive element, and the like become problems.
  • the control circuit 7 uses the detection result of the current Igd2 to control the switching timing of the switching element S2 (previous step to be described later), as will be described in detail below. ), I try to set it in advance. That is, based on the detection result of the aforementioned current Igd2 (the current flowing through the gate-drain capacitive component Cdg2 in the switching element S2 in the OFF state), the control circuit 7 controls the switching element after transition to the dead time Td. The timing of switching from the off state to the on state of S2 is set.
  • FIG. 7 is a timing chart showing examples of waveforms of the aforementioned current Igd2 (detected current) and the like according to the present embodiment.
  • FIG. 8 is an enlarged timing chart showing part of the waveform example shown in FIG. Specifically, FIGS. 7 and 8 show waveform examples of the drive signals SG1 and SG2, the voltage Vgs2, the current Igd2, the voltage Vds2, and the current Ids2, respectively.
  • FIG. 9 is a timing chart showing an example of switching operation control (an example of setting the dead time Td described above) according to the present embodiment.
  • the drive signal SG1 shifts to the OFF state (drops to 0V)
  • the voltage Vds2 in the switching element S2 drops.
  • the aforementioned current Igd2 (capacitance component Cdg2 current flowing through the Further, the current Igd2 is, for example, as indicated by P11 in FIG. 7 and P11a of P11a and P11b in FIG. 8, before the voltage Vds2 reaches the lowest point. , tends to increase. Therefore, if the detection of the current Ids2 is used as a trigger, it is possible to detect in advance an indication (event) that the voltage Vds2 reaches the lowest point. Also, since it is the gate terminal of the switching element S2, the breakdown voltage is about several tens [V], so the high-voltage process as described above is not required when detecting the current Igd2.
  • the control circuit 7 controls the dead time Td (the switching timing of the switching element S2 to the ON state) as follows. set.
  • control circuit 7 utilizes the detection timing of the current Igd2 to control the voltage Vds2 of the switching element S2 after transition to the dead time Td before reaching the lowest point. Detect in advance the event of arrival to. Then, when such an event is detected in advance, the control circuit 7 sets in advance the timing for switching the switching element S2 from the OFF state to the ON state.
  • the current detector 6 detects that the current Igd2 reaches a predetermined level.
  • the control circuit 7 preliminarily detects an event in which the voltage Vds2 reaches the lowest point, and at the time when such an event is preliminarily detected (timing t0), the switching element S2 changes from the off state to the on state.
  • the timing for switching to is set in advance (than the timing t1 described above).
  • Vgs2 0 V
  • the drive signal SG2 actually transitions to the ON state, and the switching element S2 changes from the OFF state to the ON state. It will shift to the ON state (the dead time Td will end).
  • the control circuit 7 uses the detection timing of the current Igd2 to preset the switching timing of the switching element S2 to the ON state, thereby performing the following control. That is, for example, as shown in FIG. 9, the control circuit 7 reduces the circuit delay time Tcd from the detection of the current Igd2 to the switching of the switching element S2 to the ON state, thereby shortening the dead time Td. ing. Specifically, the control circuit 7 shortens the dead time Td to near 0 (zero) by reducing and adjusting the circuit delay time Tcd in this way. As a result, for example, as indicated by P10 in FIG. 9, an increase in power loss due to the aforementioned extension of the circuit delay time Tcd can be suppressed.
  • the switching timing of the switching element S2 from the OFF state to the ON state after transition to the dead time Td is set based on the detection result of the current Igd2 described above. So it looks like this: That is, as described above, before the voltage Vds2 of the switching element S2 reaches the lowest point, it is possible to detect in advance that the voltage Vds2 reaches the lowest point. can be substantially shortened. Thereby, the dead time Td can be shortened, and the conduction loss in the switching element S2 (in the body diode described above) can be reduced. As a result, in this embodiment, it is possible to suppress the power loss in the switching power supply device 1 (improve efficiency).
  • the switching timing of the switching element S2 is set based on the detection result of the current Igd2.
  • the switching timing of the switching element S1 may be set based on the detection result of the current Igd1 as described below. That is, instead of the current Igd2 described above (the current flowing through the gate-drain capacitive component Cdg2 in the switching element S2 in the OFF state), for example, the following current Igd1 is generated in the gate drive circuit 51: may be detected by a current detector separately provided in the .
  • This current Igd1 flows via a gate-drain capacitive component Cdg2 (and gate drive circuit 51 and resistance element R1) in switching element S1 (in the off state), as indicated by a broken line in FIG. is the current.
  • the capacitive component Cdg1 described above is also configured using, for example, a parasitic capacitance in the switching element S1 or an external capacitor for the switching element S1, similarly to the capacitive component Cdg2. Even with such a configuration, it is possible to obtain basically the same effects as in the present embodiment.
  • the reverse voltage drop is large as described above. That is, in this case, it can be said that the effect of suppressing the power loss in the switching power supply device 1 is particularly large due to the reduction in the conduction loss in the switching elements S1 and S2.
  • the high-voltage process (high-voltage element) as described above is not required (it can be realized only with a low-voltage element). It is also possible to achieve generalization, versatility, and high speed.
  • the rectifier circuit in the rectifier/smoothing circuit 4 is a so-called "center-tap type" rectifier circuit. That is, the number of rectifying elements is reduced to two (rectifying diodes 41 and 42), and as a result, it is possible to reduce the size, loss, and cost of the rectifying circuit.
  • FIG. 10 is a circuit diagram showing a configuration example of a control circuit (control circuit 7A) in a switching power supply (switching power supply 1A) according to Modification 1 together with an inverter circuit 2. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1A corresponds to a specific example of the "power supply system" of the present invention.
  • the control circuit 7A described above corresponds to a specific example of the "switching control device" of the present invention.
  • the switching power supply device 1A of Modification 1 corresponds to the switching power supply device 1 of the embodiment (see FIG. 1) provided with a control circuit 7A instead of the control circuit 7, and other configurations are the same. It has become. Further, this control circuit 7A is provided with a drive circuit 5A including gate drive circuits 51 and 52A instead of the drive circuit 5 including gate drive circuits 51 and 52 in the control circuit 7 of the embodiment (see FIG. 2). The other configurations are the same.
  • the output from the drive circuit 520 is output from the output terminal on the source side (drive transistor 521 side) and the output terminal on the sink side (drive transistor 522 side). , are separated.
  • the source of the drive transistor 521 is connected to the gate of the switching element S2 via the resistance element R2a.
  • the drain of the drive transistor 522 is connected to the gate of the switching element S2 via the current detector 6 and the resistance element R2b. That is, in this gate drive circuit 52A, unlike the gate drive circuit 52, the current detector 6 is arranged on the drain side of the drive transistor 522 instead of on the source side.
  • the current detector 6 detects the current Igd2 indicated by the solid line in FIG.
  • This current Igd2 in addition to the above-described capacitive component Cdg2 in the switching element S2, is the resonance capacitor Cr and resonance inductor Lr in the inverter circuit 2, the primary winding 31 of the transformer 3, the ground GND, the drive transistor 522, and the current detector. 6 and resistance element R2b in this order.
  • the current Igd2 is a current that flows along with the resonance current flowing through the inverter circuit 2 (indicated by the dashed line in FIG. 10).
  • the switching timing of the switching element S2 instead of setting the switching timing of the switching element S2 based on the detection result of the current Igd2, for example, the following may be performed. That is, for example, the switching timing of the switching element S1 (from the OFF state to the ON state) may be set based on the detection result of the aforementioned current Igd1, as indicated by the dashed line in FIG. This point also applies to the case of FIGS. 11 and 12, which will be described later.
  • the gate drive circuit 51 may also have the same configuration as the gate drive circuit 52A described above.
  • FIG. 11 is a circuit diagram showing a configuration example of a control circuit (control circuit 7B) in a switching power supply (switching power supply 1B) according to Modification 2 together with an inverter circuit 2. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1B corresponds to a specific example of the "power supply system" of the present invention.
  • the control circuit 7B described above corresponds to a specific example of the "switching control device" of the present invention.
  • the switching power supply device 1B of Modification 2 corresponds to the switching power supply device 1 of the embodiment (see FIG. 1) provided with a control circuit 7B instead of the control circuit 7, and other configurations are the same. It has become. Further, this control circuit 7B is provided with a drive circuit 5B including gate drive circuits 51 and 52B instead of the drive circuit 5 including gate drive circuits 51 and 52 in the control circuit 7 of the embodiment (see FIG. 2). The other configurations are the same.
  • the current detector 6 detects the voltage VR2 across the resistance element R2 connected to the gate of the switching element S2, and detects the current Igd2 based on this voltage VR2. By deriving, the current Igd2 is indirectly detected.
  • the gate drive circuit 51 may also have the same configuration as the gate drive circuit 52B described above.
  • FIG. 12 is a circuit diagram showing a configuration example of a control circuit (control circuit 7C) in a switching power supply (switching power supply 1C) according to Modification 3 together with an inverter circuit 2. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1C corresponds to a specific example of the "power supply system" of the present invention.
  • the control circuit 7C described above corresponds to a specific example of the "switching control device" of the present invention.
  • the switching power supply device 1C of Modification 3 corresponds to the switching power supply device 1 of the embodiment (see FIG. 1) provided with a control circuit 7C instead of the control circuit 7, and other configurations are the same. It has become. Further, this control circuit 7C is provided with a drive circuit 5C including gate drive circuits 51 and 52C in place of the drive circuit 5 including gate drive circuits 51 and 52 in the control circuit 7 of the embodiment (see FIG. 2). The other configurations are the same.
  • the current detector 6 indirectly (not directly) detects the current Igd2 as in the gate drive circuit 52A shown in FIG. (See FIG. 12). Specifically, in the example of FIG. 12, the current detector 6 indirectly detects the current Igd2 by detecting the voltage Vgs2 between the gate and source of the switching element S2.
  • the gate drive circuit 51 may also have the same configuration as the gate drive circuit 52C described above.
  • FIG. 14 is a timing diagram schematically showing an example of switching operation control by the control circuit (control circuit 7D) in the switching power supply (switching power supply 1D) according to Modification 4. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1D corresponds to a specific example of the "power supply system" of the present invention.
  • the control circuit 7D described above corresponds to a specific example of the "switching control device" of the present invention.
  • the switching power supply device 1D of Modification 4 corresponds to the switching power supply device 1 of the embodiment (see FIG. 1) provided with a control circuit 7D instead of the control circuit 7, and other configurations are the same. It has become.
  • control circuit 7D switches and executes two types of control CTL1 and CTL2 according to the detection state of the aforementioned current Igd2 (or according to the switching setting from the user or the like). (See P20).
  • control circuit 7D switches the switching element S2 to the ON state based on the detection result of the current Igd2. Timing (dead time Td) is set.
  • control CTL2 second control
  • the control circuit 7D always sets the switching timing (dead time Td) of the switching element S2 to the ON state, as in the conventional art.
  • control CTL1 and CTL2 are switched and executed according to the detection state of the current Igd2 because, for example, the current Igd2 cannot be detected well depending on the load conditions and input conditions. This is because there may be a case where it becomes In other words, the current This avoids the setting problem of the dead time Td caused by the detection failure of Igd2.
  • the drive signal SdA is turned on (“H (high)” state) during the detection period of the current Igd2 (the period when Igd2 ⁇ Ith).
  • the transition timing (timing t2) to the ON state (“H” state) in the other drive signal SdB corresponds to the switching timing to the ON state of the switching element S2, which is always fixed as in the conventional art.
  • the control circuit 7D triggers the detection of the current Igd2 (timing t0), and after the circuit delay time Tcd has passed (at timing t3), switching is performed. Device S2 will switch to the ON state at any time (see FIG. 14).
  • control circuit 7D switches the switching element S2 to the ON state by utilizing (as a trigger) the timing of transition of the drive signal SdA to the ON state, out of the two drive signals SdA and SdB.
  • the switching timing of is set.
  • the control circuit 7D switches the switching element S2 to the ON state by utilizing (as a trigger) the timing of transition of the drive signal SdB to the ON state, out of the two drive signals SdA and SdB. switching timing (always fixed timing t2) is set (see FIG. 14).
  • control CTL1 and CTL2 are switched and executed according to the detection state of the current Igd2, so the following is the case. That is, for example, it is possible to avoid the setting failure of the dead time Td (timing to switch the switching element S2 to the ON state) due to the detection failure of the current Igd2 as described above, and construct a more robust system. becomes possible.
  • FIG. 15 is a circuit diagram showing a schematic configuration example of a switching power supply device (switching power supply device 1E) according to Modification 5. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1E corresponds to a specific example of the "power supply system" of the present invention.
  • the switching power supply device 1E of the seventh modification is provided with a transformer 3E and a rectification smoothing circuit 4E instead of the transformer 3 and the rectification smoothing circuit 4 in the switching power supply device 1 of the embodiment (see FIG. 1). They correspond, and other configurations are the same.
  • this switching power supply device 1E instead of the control circuit 7, one of the control circuits 7A to 7D described in the modified examples 1 to 4 is provided. may
  • the transformer 3E has one primary winding 31 and one secondary winding 32. That is, while the transformer 3 has two secondary windings 321 and 322, the transformer 3E has only one secondary winding 32 .
  • a first end of the secondary winding 32 is connected to a connection point P7 in the rectifying/smoothing circuit 4E, which will be described later, and a second end is connected to a connection point P8 in the rectifying/smoothing circuit 4E.
  • the transformer 3E also converts the voltage generated by the inverter circuit 2 (rectangular pulse wave voltage) and outputs an AC voltage from the end of the secondary winding 32.
  • the degree of voltage conversion of the DC output voltage Vout with respect to the DC input voltage Vin is determined by the turns ratio between the primary winding 31 and the secondary winding 32 and the switching frequency fsw described above. .
  • the rectifying/smoothing circuit 4E has four rectifying diodes 41 to 44 and one output smoothing capacitor Cout. Specifically, the rectifying/smoothing circuit 4E includes a rectifying circuit having rectifying diodes 41 to 44 and a smoothing circuit having an output smoothing capacitor Cout. In other words, the rectifying/smoothing circuit 4E is obtained by changing the configuration of the rectifying circuit in the rectifying/smoothing circuit 4. FIG.
  • the rectifier circuit of Modification 5 is a so-called “bridge type” rectifier circuit, unlike the rectifier circuit of the embodiment (so-called “center tap type” rectifier circuit). That is, the cathodes of rectifier diodes 41 and 43 are connected to output line LO, respectively, and the anode of rectifier diode 41 is connected to the cathode of rectifier diode 42 and the first end of secondary winding 32 at connection point P7. It is connected.
  • the anodes of the rectifier diodes 42 and 44 are connected to the ground line LG, respectively, and the cathode of the rectifier diode 44 is connected to the anode of the rectifier diode 43 and the second end of the secondary winding 32 at the connection point P8. It is connected.
  • the rectifying circuit 4E having such a configuration, as in the rectifying/smoothing circuit 4, the rectifying circuit including the rectifying diodes 41 to 44 rectifies and outputs the AC voltage output from the transformer 3E. It's becoming
  • the rectifier circuit in the rectifier smoothing circuit 4E is a bridge type rectifier circuit. ) becomes one (secondary winding 32), which decreases. As a result, it is possible to reduce the size and loss of the transformer 3E.
  • FIG. 16 is a circuit diagram showing a schematic configuration example of a switching power supply device 1F according to Modification 6. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1F corresponds to a specific example of the "power supply system" of the present invention.
  • the switching power supply 1F of the sixth modification corresponds to the switching power supply 1 of the embodiment provided with a rectifying/smoothing circuit 4F and a control circuit 7F instead of the rectifying/smoothing circuit 4 and the control circuit 7, respectively. , and other configurations are the same.
  • synchronous rectification circuit rectification/smoothing circuit 4F in Modification 6, as shown in FIG. M10.
  • the MOS transistors M9 and M10 themselves are controlled to be turned on (perform synchronous rectification) in synchronization with the period during which the parasitic diodes of the MOS transistors M9 and M10 are conducting.
  • a drive circuit 5 in a control circuit 7F which will be described later, uses drive signals SG9 and SG10 to control the on/off operations of the MOS transistors M9 and M10. (See FIG. 16).
  • MOS transistors M9 and M10 each correspond to a specific example of a "switching element that performs synchronous rectification" in the present invention.
  • control circuit 7F of this modified example 6 basically has the same configuration as the control circuits 7, 7A-7D in the embodiment and modified examples 1-5. However, unlike the control circuits 7, 7A to 7D, this control circuit 7F is constructed as follows.
  • the two switching elements S2, S1 (corresponding to the "first and second switching elements” in the present invention) for which the dead time Td is set are both inverter It was a switching element arranged in the circuit 2 .
  • the control circuit 7F at least one of the two switching elements (corresponding to "first and second switching elements” in the present invention) for which the dead time Td is set is the rectifying/smoothing circuit described above.
  • a switching element (at least one of the above-described MOS transistors M9 and M10) arranged in 4F performs synchronous rectification.
  • the two switching elements for which the dead time Td (the switching element switching timing to the ON state described above) is to be set are set as shown in (a) or (b) below. It has become.
  • (a) One of the switching elements S1 and S2 and one of the MOS transistors M9 and M10 are the two switching elements for which the dead time Td is set.
  • (b) The MOS transistors M9 and M10. are two switching elements for which the dead time Td is set.
  • the above-mentioned "two switching elements to be set” are, for example, as follows. That is, when one switching element (corresponding to the "second switching element” in the present invention) is switched from the ON state to the OFF state, the other switching element (already) in the OFF state is switched at the switching timing. (corresponding to the "first switching element” in the present invention) to be set. Therefore, for example, when one of the switching elements shifts from the ON state to the OFF state, the other switching element that shifts from the ON state to the OFF state together is the switching element for which the switching timing is set. It can be said that it does not apply to elements.
  • the control circuit 7F controls one switching element (corresponding to the "first switching element” in the present invention) of these two switching elements in the same manner as in the embodiment and modifications 1 to 5.
  • dead time Td (the switching timing of the above-described switching element to the ON state) is set.
  • the control circuit 7F performs switching operations in a plurality of switching elements (switching elements S1 and S2 and MOS transistors M9 and M10) including the two switching elements described above. , respectively.
  • the current to be detected by the current detector 6 includes, for example, the current Igd2 (or the current Igd1) as shown in FIG. Igd10).
  • Current Igd9 (indicated by a solid arrow in FIG. 16): current flowing through the capacitance component Cdg9 between the gate and drain of the MOS transistor M9 (in addition to such a capacitance component Cdg9, the Loop current passing through secondary winding 321, output smoothing capacitor Cout, ground GND, and current detector 6 in control circuit 7F in this order)
  • Current Igd10 Current flowing through the capacitance component between the gate and drain of the MOS transistor M10 (in addition to such capacitance component, the secondary winding 322 in the rectifying/smoothing circuit 4F, the output smoothing capacitor Cout, the ground GND , and the loop current that passes through the current detector 6 in the control circuit 7F in this order)
  • control circuit 7F corresponds to a specific example of the "switching control device" of the present invention.
  • switching elements S1 and S2 and the MOS transistors M9 and M10 described above each correspond to a specific example of "a plurality of switching elements” in the present invention. Any two of these switching elements S1, S2 and MOS transistors M9, M10 (the two switching elements described above) are the “first switching element” and the “second switching element” in the present invention. corresponds to a specific example of
  • FIG. 17 is a circuit diagram showing a schematic configuration example of a switching power supply device 1G according to Modification 7. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1G corresponds to a specific example of the "power supply system" of the present invention.
  • the switching power supply 1G of Modification 7 corresponds to the switching power supply 1E of Modification 5 in which a rectifying/smoothing circuit 4G and a control circuit 7G are provided instead of the rectifying/smoothing circuit 4E and the control circuit 7. , and other configurations are the same.
  • MOS transistors M11 to M14 each correspond to a specific example of a "switching element that performs synchronous rectification" in the present invention.
  • control circuit 7G of Modification 7 basically has the same configuration as the control circuits 7, 7A-7D in the embodiment and Modifications 1-5. However, unlike the control circuits 7, 7A to 7D, the control circuit 7G is configured as follows, like the control circuit 7F described in the sixth modification.
  • At least one of the two switching elements (corresponding to "first and second switching elements" in the present invention) for which the dead time Td is to be set is in the rectifying/smoothing circuit 4G described above.
  • a switching element (at least one of the MOS transistors M11 to M14 described above) that performs synchronous rectification is arranged in the .
  • the two switching elements for which the dead time Td (the switching element switching timing to the ON state described above) is to be set are set as shown in (c) or (d) below. It has become.
  • One of the switching elements S1 and S2 and one of the MOS transistors M11 to M14 are the two switching elements for which the dead time Td is set.
  • MOS transistors M11 to M14. are two switching elements for which the dead time Td is to be set.
  • two switching elements to be set (corresponding to “first and second switching elements” in the present invention) are the same as, for example, the sixth modification described above.
  • the control circuit 7G controls one switching element (corresponding to the "first switching element” in the present invention) of these two switching elements in the same manner as in the embodiment and modifications 1 to 6.
  • dead time Td (the switching timing of the above-described switching element to the ON state) is set.
  • the control circuit 7G uses the dead time Td set in this way to perform switching operations in a plurality of switching elements (switching elements S1 and S2 and MOS transistors M11 to M14) including the two switching elements described above. , respectively.
  • the current to be detected by the current detector 6 includes, for example, the current Igd2 (or the current Igd1) as shown in FIG. Igd12-Igd14). That is, like the currents Igd9 and Igd10 described above, the currents Igd11 to Igd14 are currents that flow through the capacitive components between the gates and drains of the MOS transistors M11 to M14, respectively.
  • control circuit 7G corresponds to a specific example of the "switching control device" of the present invention.
  • switching elements S1 and S2 and the MOS transistors M11 to M14 described above each correspond to a specific example of "a plurality of switching elements” in the present invention.
  • any two of these switching elements S1 and S2 and MOS transistors M11 to M14 are the “first switching element” and the "second switching element” in the present invention. corresponds to a specific example of
  • a plurality of rectifying elements (rectifying diodes) in the rectifying circuit are each composed of switching elements, and the rectifying circuit is a synchronous rectifying circuit. It looks like this: That is, such a synchronous rectification circuit reduces the conduction loss during rectification, so that it is possible to reduce the size and loss of the rectification circuit.
  • switching elements include, for example, the above-described HEMTs, IGBTs with diodes added in parallel, bipolar transistors, and the like.
  • the configuration of the inverter circuit was specifically described, but it is not limited to the examples of the above embodiments and the like. good too.
  • the arrangement relationship between the resonant inductor Lr, the resonant capacitor Cr, and the primary winding 31, which are connected in series with each other is not limited to the arrangement relationship described in the embodiments and the like.
  • the two arrangement positions may be in random order with respect to each other.
  • an example of a so-called "half-bridge type" inverter circuit has been described, but the invention is not limited to this example, and a so-called "full-bridge type” inverter circuit, for example, may be used.
  • the configuration of the transformer was specifically described, but it is not limited to the above-described embodiments and the like. (Primary winding and secondary winding) may have other configurations.
  • the configuration of the rectifying and smoothing circuit was specifically described, but it is not limited to the examples of the above-described embodiments and the like.
  • a rectifying circuit and a smoothing circuit may have other configurations.
  • the configuration of the current detector was specifically described, but it is not limited to the examples of the above embodiments and the like. can be Further, instead of providing such a current detector inside a control circuit (switching control device) or switching power supply device as described in the embodiments, for example, You may make it provide outside.
  • a DC-DC converter has been described as an example of a switching power supply device according to the present invention, but the present invention is applicable to other types of switching power supply devices such as an AC-DC converter. It can also be applied to

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本発明の一実施の形態に係るスイッチング制御装置は、スイッチング電源装置に適用される制御装置であって、インバータ回路および整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子におけるスイッチング動作をそれぞれ制御する、制御回路を備えている。この制御回路は、複数のスイッチング素子のうちの、オフ状態の第１のスイッチング素子におけるゲート・ドレイン間の容量成分を経由して流れる電流の検出結果に基づいて、複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わって遅延時間へと移行した後における、第１のスイッチング素子のオフ状態からオン状態への切り替わりタイミングを、タイミング設定する。

Description

スイッチング制御装置、スイッチング電源装置および電力供給システム
　本発明は、スイッチング素子を用いて電圧変換を行うスイッチング電源装置、そのようなスイッチング電源装置に適用されるスイッチング制御装置、および、そのようなスイッチング電源装置を備えた電力供給システムに関する。
　スイッチング電源装置の一例として種々のＤＣ－ＤＣコンバータが提案され、実用に供されている（例えば、特許文献１参照）。この種のＤＣ－ＤＣコンバータは一般に、スイッチング素子を含むインバータ回路と、電力変換トランス（変圧器）と、整流平滑回路とを備えている。
特許第４９２９８５６号公報
　ところで、このようなＤＣ－ＤＣコンバータ等のスイッチング電源装置では一般に、電力損失を抑える（高効率化を図る）ことが求められている。電力損失を抑えることが可能なスイッチング制御装置、スイッチング電源装置および電力供給システムを提供することが望ましい。
　本発明の一実施の形態に係るスイッチング制御装置は、１次側巻線および２次側巻線を有するトランスと、入力電圧が入力される入力端子対と１次側巻線との間に配置されたインバータ回路と、出力電圧が出力される出力端子対と２次側巻線との間に配置された整流平滑回路と、を備えたスイッチング電源装置に適用される制御装置であって、インバータ回路および整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子におけるスイッチング動作をそれぞれ制御する、制御回路を備えたものである。この制御回路は、複数のスイッチング素子のうちの、オフ状態の第１のスイッチング素子におけるゲート・ドレイン間の容量成分を経由して流れる電流の検出結果に基づいて、複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わって遅延時間へと移行した後における、第１のスイッチング素子のオフ状態からオン状態への切り替わりタイミングを、タイミング設定する。
　本発明の一実施の形態に係るスイッチング電源装置は、上記入力端子対と、上記出力端子対と、上記トランスと、上記インバータ回路と、上記整流平滑回路と、上記本発明の一実施の形態に係るスイッチング制御装置と、を備えたものである。
　本発明の一実施の形態に係る電力供給システムは、上記本発明の一実施の形態に係るスイッチング電源装置と、上記入力端子対に対して上記入力電圧を供給する電源と、を備えたものである。
　本発明の一実施の形態に係るスイッチング制御装置、スイッチング電源装置および電力供給システムによれば、電力損失を抑えることが可能となる。
本発明の一実施の形態に係るスイッチング電源装置の概略構成例を表す回路図である。 図１に示した制御回路の詳細構成例等を表す回路図である。 図１に示したスイッチング電源装置の動作例を表すタイミング図である。 トランジスタにおける導通特性例を表す図である。 理想状態でのデッドタイムについて説明するためのタイミング図である。 回路遅延時間が生じている状態でのデッドタイムについて説明するためのタイミング図である。 実施の形態に係る検出電流等の波形例を表すタイミング図である。 図７に示した波形例の一部を拡大して表すタイミング図である。 実施の形態に係るスイッチング動作の制御例を表すタイミング図である。 変形例１に係る制御回路の構成例等を表す回路図である。 変形例２に係る制御回路の構成例等を表す回路図である。 変形例３に係る制御回路の構成例等を表す回路図である。 変形例３に係る検出電圧等の波形例を表すタイミング図である。 変形例４に係るスイッチング動作の制御例を模式的に表すタイミング図である。 変形例５に係るスイッチング電源装置の概略構成例を表す回路図である。 変形例６に係るスイッチング電源装置の概略構成例を表す回路図である。 変形例７に係るスイッチング電源装置の概略構成例を表す回路図である。
　以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（センタタップ型の整流回路を用いた場合の例）
２．変形例
　　　変形例１（制御回路内におけるゲート駆動回路の他の回路構成例）
　　　変形例２，３（検出電流を間接的に検出する場合の例）
　　　変形例４（スイッチング動作の制御手法を切り替え可能とした場合の例）
　　　変形例５（ブリッジ型の整流回路を用いた場合の例）
　　　変形例６，７（同期整流回路とした場合の例）
３．その他の変形例
＜１．実施の形態＞
［構成］
　図１は、本発明の一実施の形態に係るスイッチング電源装置（スイッチング電源装置１）の概略構成例を、回路図で表したものである。このスイッチング電源装置１は、直流入力電源１０（例えばバッテリ）から供給される直流入力電圧Ｖinを直流出力電圧Ｖoutに電圧変換し、負荷９に電力を供給するＤＣ－ＤＣコンバータとして機能するものである。なお、この負荷９としては、例えば電子機器やバッテリ等が挙げられる。また、このスイッチング電源装置１は、以下説明するように、いわゆる「（絶縁型ハーフブリッジ）ＬＬＣ共振型」のＤＣ－ＤＣコンバータとなっている。なお、スイッチング電源装置１における電圧変換の態様としては、アップコンバート（昇圧）およびダウンコンバート（降圧）のいずれであってもよい。
　ここで、直流入力電圧Ｖinは、本発明における「入力電圧」の一具体例に対応し、直流出力電圧Ｖoutは、本発明における「出力電圧」の一具体例に対応している。また、直流入力電源１０は、本発明における「電源」の一具体例に対応し、この直流入力電源１０とスイッチング電源装置１とを備えたシステムが、本発明における「電力供給システム」の一具体例に対応している。
　スイッチング電源装置１は、２つの入力端子Ｔ１，Ｔ２と、２つの出力端子Ｔ３，Ｔ４と、インバータ回路２と、トランス３と、整流平滑回路４と、制御回路７とを備えている。入力端子Ｔ１，Ｔ２間には直流入力電圧Ｖinが入力され、出力端子Ｔ３，Ｔ４の間からは直流出力電圧Ｖoutが出力されるようになっている。なお、図１に示した例では、１次側低圧ラインＬ１ＬがグランドＧＮＤに接続されている。
　ここで、入力端子Ｔ１，Ｔ２は、本発明における「入力端子対」の一具体例に対応し、出力端子Ｔ３，Ｔ４は、本発明における「出力端子対」の一具体例に対応している。また、制御回路７は、本発明における「スイッチング制御装置」の一具体例に対応している。
　なお、入力端子Ｔ１に接続された１次側高圧ラインＬ１Ｈと、入力端子Ｔ２に接続された１次側低圧ラインＬ１Ｌとの間に、例えば、入力平滑コンデンサが配置されているようにしてもよい。具体的には、後述するインバータ回路２と入力端子Ｔ１，Ｔ２との間の位置において、入力平滑コンデンサの第１端（一端）が１次側高圧ラインＬ１Ｈに接続されると共に、入力平滑コンデンサの第２端（他端）が１次側低圧ラインＬ１Ｌに接続されているようにしてもよい。このような入力平滑コンデンサは、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのコンデンサである。
（Ａ．インバータ回路２）
　インバータ回路２は、入力端子Ｔ１，Ｔ２と、後述するトランス３における１次側巻線３１との間に、配置されている。このインバータ回路２は、２つのスイッチング素子Ｓ１，Ｓ２と、共振インダクタＬｒと、共振コンデンサＣｒとを有しており、いわゆる「ハーフブリッジ型」のインバータ回路となっている。なお、共振インダクタＬｒは、後述するトランス３における漏れインダクタンスにより構成されていてもよいし、あるいは、そのような漏れインダクタンスとは別個に設けられているようにしてもよい。
　ここで、上記したスイッチング素子Ｓ１、Ｓ２はそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。また、スイッチング素子Ｓ２は、本発明における「第１のスイッチング素子」の一具体例に対応し、スイッチング素子Ｓ１は、本発明における「第２のスイッチング素子」の一具体例に対応している。
　なお、スイッチング素子Ｓ１，Ｓ２としては、例えば電界効果型トランジスタ（ＭＯＳ－ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＨＥＭＴ（（High Electron Mobility Transistor）＝ＨＦＥＴ（Heterostructure Field-Effect Transistor））などの、各種のスイッチ素子が用いられる。また、ＨＥＭＴの一例としては、ＧａＮ（窒化ガリウム）トランジスタが挙げられる。
　図１に示した例では、スイッチング素子Ｓ１，Ｓ２がそれぞれ、ＭＯＳ―ＦＥＴまたはＨＥＭＴからなるトランジスタにより構成されている。このようにして、スイッチング素子Ｓ１，Ｓ２としてＭＯＳ―ＦＥＴやＨＥＭＴを用いた場合には、各スイッチング素子Ｓ１，Ｓ２に並列接続されるコンデンサおよびダイオード（図１中に図示せず）をそれぞれ、ＭＯＳ―ＦＥＴやＨＥＭＴの寄生容量または寄生ダイオードから構成することが可能である。
　このインバータ回路２では、入力端子Ｔ１，Ｔ２の間（１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間）において、２つのスイッチング素子Ｓ１，Ｓ２が、この順序で互いに直列接続されている。具体的には、１次側高圧ラインＬ１Ｈと接続点Ｐ１との間に、スイッチング素子Ｓ１が配置され、接続点Ｐ１と１次側低圧ラインＬ１Ｌとの間に、スイッチング素子Ｓ２が配置されている。
　また、このインバータ回路２における共振インダクタＬｒおよび共振コンデンサＣｒと、後述するトランス３における１次側巻線３１とが、上記した接続点Ｐ１と１次側低圧ラインＬ１Ｌとの間において、互いに直列接続されている。具体的には、図１の例では、共振コンデンサＣｒの第１端（一端）が接続点Ｐ１に接続され、この共振コンデンサＣｒの第２端（他端）が、共振インダクタＬｒの第１端（一端）に接続されている。また、共振インダクタＬｒの第２端（他端）が、上記した１次側巻線３１の一端に接続され、この１次側巻線３１の他端が、１次側低圧ラインＬ１Ｌに接続されている。
　このような構成によりインバータ回路２では、後述する制御回路７内の駆動回路５から供給される駆動信号ＳＧ１，ＳＧ２に従って、各スイッチング素子Ｓ１，Ｓ２がスイッチング動作（オン・オフ動作）を行うことで、以下のようになる。すなわち、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを交流電圧に変換して、トランス３（１次側巻線３１）へと出力するようになっている。
（Ｂ．トランス３）
　トランス３は、１つの１次側巻線３１と、２つの２次側巻線３２１，３２２とを有している。
　１次側巻線３１では、１次側巻線３１の第１端（一端）が、前述した共振インダクタＬｒにおける第２端（他端）に接続され、１次側巻線３１の第２端（他端）が、前述した１次側低圧ラインＬ１Ｌに接続されている。
　２次側巻線３２１では、２次側巻線３２１の第１端が、後述する接続ラインＬ２１を介して、後述する整流ダイオード４１のカソードに接続され、２次側巻線３２１の第２端が、後述する整流平滑回路４内のセンタタップＰ６に接続されている。２次側巻線３２２では、２次側巻線３２２の第１端が、後述する接続ラインＬ２２を介して、後述する整流ダイオード４２のカソードに接続され、２次側巻線３２２の第２端が、上記したセンタタップＰ６に接続されている。つまり、２次側巻線３２１，３２２における第２端同士は、このセンタタップＰ６に対して互いに共通接続されている。
　このトランス３は、インバータ回路２によって生成された電圧（トランス３の１次側巻線３１に入力される、矩形パルス波化した電圧）を電圧変換し、２次側巻線３２１，３２２の各端部から交流電圧を出力するようになっている。なお、この場合における、直流入力電圧Ｖinに対する直流出力電圧Ｖoutの電圧変換の度合いは、１次側巻線３１と２次側巻線３２１，３２２との巻数比、および、後述するスイッチング周期Ｔｓｗ（スイッチング周波数ｆｓｗ＝１／Ｔｓｗ）によって、定まる。
（Ｃ．整流平滑回路４）
　整流平滑回路４は、２個の整流ダイオード４１，４２と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４は、整流ダイオード４１，４２を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。
　上記した整流回路は、いわゆる「センタタップ型」の整流回路となっている。すなわち、整流ダイオード４１，４２のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４１のカソードが、接続ラインＬ２１を介して、２次側巻線３２１における前述した第１端に接続され、整流ダイオード４２のカソードが、接続ラインＬ２２を介して、２次側巻線３２２における前述した第１端に接続されている。また、前述したように、２次側巻線３２１，３２２における第２端同士は、センタタップＰ６に対して互いに共通接続されており、このセンタタップＰ６は、出力ラインＬＯを介して、前述した出力端子Ｔ３に接続されている。なお、上記した接地ラインＬＧは、前述した出力端子Ｔ４に接続されている。
　上記した平滑回路では、上記した出力ラインＬＯと接地ラインＬＧとの間（出力端子Ｔ３，Ｔ４の間）に、出力平滑コンデンサＣoutが接続されている。すなわち、この出力平滑コンデンサＣoutの第１端は、出力ラインＬＯに接続され、出力平滑コンデンサＣoutの第２端は、接地ラインＬＧに接続されている。
　このような構成の整流平滑回路４では、整流ダイオード４１，４２を含んで構成される整流回路において、トランス３から出力される交流電圧を整流して出力するようになっている。また、出力平滑コンデンサＣoutを含んで構成される平滑回路において、上記整流回路によって整流された電圧を平滑化することで、直流出力電圧Ｖoutを生成するようになっている。なお、このようにして生成された直流出力電圧Ｖoutにより、前述した負荷９へと直流出力電流Ｉout（負荷電流）が流れ、出力端子Ｔ３，Ｔ４から負荷９に対して電力が供給されるようになっている。
（Ｄ．制御回路７）
　制御回路７は、スイッチング電源装置１の制御を行う回路である。この制御回路７は、図１に示したように、後述する電流Ｉｇｄ２（検出電流）を検出する電流検出器６を有している。
　ここで、図２は、制御回路７の詳細構成例を、インバータ回路２とともに、回路図にて表したものである。図２に示したように、この制御回路７は、２つのゲート駆動回路５１，５２を含む駆動回路５を有している。また、このうちのゲート駆動回路５２内に、上記した電流検出器６が配置されている。
　図３は、スイッチング電源装置１の動作例（各種の電圧や電流の波形例）を、タイミング図で表したものである。具体的には、図３（Ａ）は、前述した駆動信号ＳＧ１（スイッチング素子Ｓ１のゲート・ソース間の電圧Ｖｇｓ１：図１中に図示）、図３（Ｂ）は、前述した駆動信号ＳＧ２（スイッチング素子Ｓ２のゲート・ソース間の電圧Ｖｇｓ２：図１中に図示）について、各波形例を示している。また、図３（Ｃ）は、スイッチング素子Ｓ２のドレイン・ソース間（両端間）の電圧Ｖｄｓ２（図１中に図示）、図３（Ｄ）は、スイッチング素子Ｓ２のドレイン・ソース間を流れる電流Ｉｄｓ２（図１中に図示）について、各波形例を示している。なお、図３において、横軸は時間ｔを示しており、以降の各タイミング図においても同様である。また、この図３中には、スイッチング電源装置１におけるスイッチング周期Ｔｓｗ（＝１／ｆｓｗ）についても、示している。
　以下では図１～図３を参照して、上記した駆動回路５（ゲート駆動回路５１，５２）および電流検出器６について、詳細に説明する。
　駆動回路５は、図１，図２に示したように、インバータ回路２におけるスイッチング素子Ｓ１，Ｓ２の動作をそれぞれ制御する、スイッチング駆動を行う回路である。具体的には、駆動回路５は、スイッチング素子Ｓ１，Ｓ２に対してそれぞれ、駆動信号ＳＧ１，ＳＧ２を個別に供給することで、各スイッチング素子Ｓ１，Ｓ２におけるスイッチング動作（オン・オフ動作）を制御するようになっている。
　具体的には、図２に示したように、駆動回路５内のゲート駆動回路５１は、スイッチング素子Ｓ１のゲートに対して、抵抗素子Ｒ１を介して駆動信号ＳＧ１を供給することで、スイッチング素子Ｓ１の動作を制御している。なお、このゲート駆動回路５１における一方の出力端子とスイッチング素子Ｓ１のゲートとの間には、上記した抵抗素子Ｒ１が接続されていると共に、ゲート駆動回路５１における他方の出力端子は、インバータ回路２内の前述した接続点Ｐ１に接続されている。
　同様に、図２に示したように、駆動回路５内のゲート駆動回路５２は、スイッチング素子Ｓ２のゲートに対して、抵抗素子Ｒ２を介して駆動信号ＳＧ２を供給することで、スイッチング素子Ｓ２の動作を制御している。また、図２に示した例では、このゲート駆動回路５２は、駆動回路５２０と、２つの駆動トランジスタ５２１，５２２と、前述した電流検出器６とを、有している。駆動トランジスタ５２１では、ドレインが電源ＶＤに接続され、ゲートが、駆動回路５２０における一方の出力端子に接続され、ソースが、駆動トランジスタ５２２のドレインおよび抵抗素子Ｒ２の一端に接続されている。駆動トランジスタ５２２のゲートは、駆動回路５２０における他方の出力端子に接続され、駆動トランジスタ５２２のドレインとグランドＧＮＤとの間に、電流検出器６が配置されている。なお、抵抗素子Ｒ２の他端は、スイッチング素子Ｓ２のゲートに接続されている。このような構成により駆動回路５２０は、各駆動トランジスタ５２１，５２２の動作を制御することで、上記した駆動信号ＳＧ２を生成するようになっている。
　電流検出器６は、図２に示したように、制御回路７内（駆動回路５における上記したゲート駆動回路５２内）において、上記した駆動トランジスタ５２２に対して接続されている。この電流検出器６は、図１，図２に示したように、所定の経路を流れる電流Ｉｇｄ２を検出する（図２の例では、直接的に検出する）回路である。この電流Ｉｇｄ２は、図２に示したように、（オフ状態の）スイッチング素子Ｓ２におけるゲート・ドレイン間の容量成分Ｃｄｇ２を経由して流れる電流である。また、この電流Ｉｇｄ２は、図２中に実線で示したように、そのような容量成分Ｃｄｇ２に加え、インバータ回路２内の共振コンデンサＣｒおよび共振インダクタＬｒ、トランス３の１次側巻線３１、グランドＧＮＤ、電流検出器６、駆動トランジスタ５２２および抵抗素子Ｒ２をそれぞれこの順で経由する、ループ電流となっている。更に、この電流Ｉｇｄ２は、インバータ回路２内を流れる共振電流（図２中に破線で図示）に付随して流れる電流となっている。なお、上記した容量成分Ｃｄｇ２は、例えば、スイッチング素子Ｓ２における寄生容量、または、スイッチング素子Ｓ２に対する外付けキャパシタを用いて、構成されている。
　このような電流検出器６は、例えば、抵抗素子またはホール素子などを含んで構成されている。また、図２に示した例では、駆動トランジスタ５２２のソース側に電流検出器６が配置されているが、例えば、駆動トランジスタ５２２のドレイン側に、電流検出器６が配置されているようにしてもよい。
　ここで、上記した駆動回路５は、各スイッチング素子Ｓ１，Ｓ２のスイッチング動作を制御する（スイッチング駆動を行う）際に、スイッチング周波数制御を行うようになっている。すなわち、駆動信号ＳＧ１，ＳＧ２において、ＰＦＭ（Pulse Frequency Modulation：パルス周波数変調）制御を行うようになっている。
　また、駆動回路５は、スイッチング素子Ｓ１，Ｓ２がそれぞれ、固定された時比率にてスイッチング動作すると共に、スイッチング周波数ｆｓｗが可変動作するように、上記したスイッチング駆動を行うようになっている。ちなみに、スイッチング素子Ｓ１，Ｓ２のオン期間をそれぞれ、Ｔｏｎ１，Ｔｏｎ２として表した場合、上記した各スイッチング素子Ｓ１，Ｓ２の時比率は、スイッチング周期Ｔｓｗ（＝１／ｆｓｗ）を用いて、（Ｔｏｎ１／Ｔｓｗ），（Ｔｏｎ２／Ｔｓｗ）として表される。また、これらの（Ｔｏｎ１／Ｔｓｗ），（Ｔｏｎ２／Ｔｓｗ）はいずれも、５０％未満の値となっており、オン期間Ｔｏｎ１，Ｔｏｎ２の間には、同時のオン期間による短絡破損を防ぐための、以下説明するデッドタイムＴｄが設けられるようになっている。
　ここで、制御回路７（駆動回路５）はまた、上記したスイッチング駆動を行う際に、上記した電流検出器６による電流Ｉｇｄ２の検出結果に基づいて、以下のような制御を行う。すなわち、制御回路７は、電流Ｉｇｄ２の検出結果に基づいて、以下説明する遅延時間としてのデッドタイムＴｄの長さ（以下説明するスイッチング素子Ｓ２のオフ状態からオン状態への切り替わりタイミング）を、（随時）タイミング設定するようになっている。つまり、制御回路７は、このようにしてタイミング設定したデッドタイムＴｄを用いて、スイッチング素子Ｓ２におけるスイッチング動作を、それぞれ制御するようになっている。
　このデッドタイムＴｄとは、例えば図３に示したように、スイッチング素子Ｓ１がオン状態（Ｖｇｓ１＝例えば５Ｖ）からオフ状態（Ｖｇｓ１＝０Ｖ）へと切り替わった時点から、スイッチング素子Ｓ２がオフ状態からオン状態へと切り替わる時点までの期間である。つまり、このデッドタイムＴｄでは、これら２つのスイッチング素子Ｓ１，Ｓ２がいずれも、オフ状態に設定されている期間である。なお、上記したスイッチング素子のオン状態とは、ここでは、そのスイッチング素子におけるゲートオン状態を意味しており、以下同様である。
　このようにして制御回路７は、スイッチング素子Ｓ１がオン状態からオフ状態へと切り替わってデッドタイムＴｄへと移行した後における、スイッチング素子Ｓ２のオフ状態からオン状態への切り替わりタイミングを、電流Ｉｇｄ２の検出結果に基づいてタイミング設定するようになっている。
　なお、このようなデッドタイムＴｄは、本発明における「遅延時間」の一具体例に対応している。
　また、例えば図２に示したように、制御回路７は、このようにしてタイミング設定するデッドタイムＴｄ（例えば、図３中に示したデッドタイムＴｄ’）にて、次のスイッチング周期Ｔｓｗでのスイッチング動作を行う。そして、この際に制御回路７は、詳細は後述するが、例えば、このようなデッドタイムＴｄが０（ゼロ）付近まで短縮されるように、制御するようになっている。
　なお、このようなデッドタイムＴｄ（上記したスイッチング素子Ｓ２のオン状態への切り替わりタイミング）の設定手法の詳細については、後述する（図５～図９）。
［動作および作用・効果］
（Ａ．基本動作）
　このスイッチング電源装置１では、インバータ回路２において、直流入力電源１０から入力端子Ｔ１，Ｔ２を介して供給される直流入力電圧Ｖinが、スイッチング素子Ｓ１，Ｓ２によってスイッチングされることで、矩形パルス波化した電圧が生成される。この矩形パルス波化した電圧は、トランス３における１次側巻線３１へと供給され、このトランス３において変圧されることで、２次側巻線３２１，３２２から、変圧された交流電圧が出力される。
　整流平滑回路４では、トランス３から出力された交流電圧（上記した変圧された交流電圧）が、整流回路内の整流ダイオード４１，４２によって整流された後、平滑回路内の出力平滑コンデンサＣoutによって、平滑化される。これにより、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutが出力される。そして、この直流出力電圧Ｖoutにより、負荷９へと直流出力電流Ｉoutが流れるとともに、負荷９に対して電力が供給される。
（Ｂ．トランジスタの導通特性について）
　ところで、トランジスタをスイッチング素子として用いている、従来の一般的なスイッチング電源装置では、以下のようなおそれがある。
　すなわち、前述したデッドタイムＴｄにおいて、スイッチング素子としてのトランジスタのドレイン・ソース間に、例えば２Ｖ以上の逆方向電圧降下が生じる。そして、このような逆方向電圧と、そのトランジスタを流れるドレイン電流とにより、スイッチング素子での導通損失が発生してしまうことになる。特に、スイッチング素子として、前述したＧａＮトランジスタを用いるようにした場合、例えば以下の図４に示したように、上記した逆方向電圧降下が大きくなることから、上記した導通損失も大きくなってしまう。
　図４は、一般的なトランジスタにおける導通特性例（上記したＧａＮトランジスタの場合における、ドレイン・ソース間の電圧Ｖｄｓと、ドレイン・ソース間を流れる電流Ｉｄｓとの対応関係の一例）を、表したものである。なお、この図４の例では、ゲート・ソース間の電圧Ｖｇｓ＝－３Ｖ，－２Ｖ，０Ｖ，２Ｖ，６Ｖの各場合について、そのような導通特性例を示している。
　まず、このようなＧａＮトランジスタは、デバイス構造にてボディダイオードを内蔵していないものの、ＧａＮトランジスタの回路動作の際に、疑似ボディダイオードを持つことになる。この疑似ボディダイオードは、ＧａＮトランジスタのゲートがオフ状態の場合において、上記した電圧Ｖｄｓが負電圧になったときに、ゲート・ドレイン間の電圧Ｖｇｄが正電圧となり、所定の閾値を超えてチャネルが導通することで、動作する。このため、このＧａＮトランジスタでは、シリコン型のＭＯＳ－ＦＥＴにおける、ボディダイオードの順方向の降下電圧ＶＦ＝０．７Ｖより高い、２Ｖ程度のＶＦとなる。
　また、ＧａＮトランジスタにおいて電圧Ｖｇｓが負電圧の場合には、例えば図４に示したように、更に大きなＶＦとなる。そして、このＶＦが大きいことから、上記した疑似ボディダイオードが導通している期間が長く、上記した電流Ｉｄｓが大きいと、更に大きな導通損失が発生することになる。
　ここで、スイッチング素子におけるボディダイオードや疑似ボディダイオードの導通は、同期整流を行う場合、または、ゼロボルト・スイッチング（ＺＶＳ：Zero Voltage Switching）を行う場合に、そのスイッチング素子がゲートオンする直前に、発生する。
　また、スイッチング素子がターンオンする直前の場合には、上記した電圧Ｖｄｓが負電圧になると同時にゲートオンするのが、理想的である。具体的には、例えば図５に示したように、本実施の形態のスイッチング電源装置１の場合、前述した電圧Ｖｄｓ２＜０となったタイミングｔ１にて、駆動信号ＳＧ２（前述した電圧Ｖｇｓ２）によって、スイッチング素子Ｓ２がオフ状態からオン状態へと切り替わるのが、理想的であると言える。
　一方、ターンオンするのが早過ぎると、スイッチング素子の出力容量Ｃｏｓｓに蓄積された電荷がターンオンにより短絡して電力損失が発生したり、別のスイッチング素子のオン期間とターンオンのタイミングとが重なって、貫通電流が流れたりする。
　また、逆に、ターンオンするのが遅過ぎると、ボディダイオードまたは疑似ボディダイオードの導通期間が、長くなる。具体的には、例えば図６に示したように、本実施の形態のスイッチング電源装置１の場合、電圧Ｖｄｓ２＜０となったタイミングｔ１を基準として、駆動信号ＳＧ２（電圧Ｖｇｓ２）によってスイッチング素子Ｓ２がオフ状態からオン状態へと切り替わるタイミング（タイミングｔ２）が遅すぎると、以下のようになる。すなわち、この場合、上記したように、ボディダイオードまたは疑似ボディダイオードの導通期間が長くなることで、例えば図６中の符号Ｐ１０で示したように、そのような導通による電力損失が増大してしまうことになる。
　また、スイッチング素子のターンオンの直前に、電圧Ｖｄｓが急速に低下することから、帰還容量を通してスイッチング素子のゲートに電流が流れ、電圧Ｖｇｓが負電圧になる場合がある。例えばＧａＮトランジスタでは、電圧Ｖｇｓの負電圧によってＶＦが大きくなり、疑似ボディダイオードの導通による電力損失が、大きくなってしまう。
　更に、適切なターンオンのタイミングは、スイッチング電源装置の動作条件（入力電圧や負荷など）、寄生容量やインダクタンスなどの定数のばらつきにより、異なる。したがって、ターンオンが早過ぎることによる致命的な電力損失の増加や、サージやノイズを避けるため、ターンオンのタイミングは理想よりも遅く設定されるのが望ましいと言える。
　ただし、例えば図６中に示した回路遅延時間Ｔｃｄ（例えば、電流検出器６での電流Ｉｇｄ２の検出遅れや、駆動回路５内での応答時間の遅れなどに起因した、制御回路７内でのディレイ時間）の存在により、デッドタイムＴｄが長時間化するおそれがある。つまり、例えば図５中に示したように、理想的には、電圧Ｖｄｓ２＜０となったことが検出されたタイミングｔ１にて、ほぼ同時にスイッチング素子Ｓ２がターンオンする（回路遅延時間Ｔｃｄ≒０）のが、望ましい。しかしながら、現実的には、例えば図６中に示したように、上記した回路遅延時間Ｔｃｄが存在することから、デッドタイムＴｄが長時間化する結果、電力損失の増大につながってしまうことになる。
　ちなみに、このような回路遅延時間Ｔｃｄは一般的に、せいぜい数十［ｎｓ］程度であるが、近年の制御回路（駆動回路）における高周波化により、無視できない程度の時間になっている。具体的には、例えば１［ＭＨｚ］にて動作している場合、例えば５０［ｎｓ］程度の回路遅延時間Ｔｃｄであっても、そのような回路遅延時間Ｔｃｄに起因した電力損失が、そのスイッチング素子における電力損失全体の３０％にも及ぶケースがある。
　このようにして、トランジスタをスイッチング素子として用いている、従来の一般的なスイッチング電源装置では、スイッチング素子における逆方向電圧の発生等に起因して、電力損失が増大してしまうおそれがある。したがって、上記したスイッチング素子のターンオンのタイミング等を適切に設定して、デッドタイムＴｄを最小化することが求められると言える。
　ちなみに、スイッチング電源装置の低コスト化や汎用化、高速化等のためには、デッドタイムＴｄを設定する際に用いられる検出器において、高圧（高耐圧）プロセスを回避することが重要である。理由としては、上記した電圧Ｖｄｓを直接的に検出してデッドタイムＴｄを設定すれば、上記した回路遅延時間Ｔｃｄを削減できるものの、この電圧Ｖｄｓは非常に高い電圧（例えば４００Ｖ程度）であるため、この電圧Ｖｄｓを直接的に検出する場合、検出器にも高圧プロセスが必要となってしまうからである。この場合において、例えば、抵抗素子を用いて分圧する手法も考えられるが、その場合も結局、抵抗素子の耐圧や抵抗素子での電力損失等が、問題となる。また、この場合において更に、例えば、ダイオードを用いてブロッキングする手法も考えられるが、その場合も結局、ダイオードの耐圧が問題となってしまう。加えて、これらの場合では、抵抗素子における高いインピーダンスや、検出器やダイオードにおける寄生容量によって、時定数が増加する結果、結局、回路遅延時間を増大させることになってしまうと言える。
（Ｃ．本実施の形態の動作例）
　そこで、本実施の形態のスイッチング電源装置１では、前述した電流Ｉｇｄ２の検出結果を利用して、制御回路７において以下詳述するように、前述したスイッチング素子Ｓ２の切り替わりタイミングを（後述する前段階の時点で）、事前に設定するようにしている。つまり、制御回路７は、前述した電流Ｉｇｄ２（オフ状態のスイッチング素子Ｓ２におけるゲート・ドレイン間の容量成分Ｃｄｇ２を経由して流れる電流）の検出結果に基づき、デッドタイムＴｄへの移行後におけるスイッチング素子Ｓ２のオフ状態からオン状態への切り替わりタイミングを、タイミング設定する。
　ここで、図７は、本実施の形態に係る、前述した電流Ｉｇｄ２（検出電流）等の波形例を、タイミング図で表したものである。また、図８は、図７に示した波形例の一部を、拡大してタイミング図で表したものである。具体的には、これらの図７，図８ではそれぞれ、前述した駆動信号ＳＧ１，ＳＧ２、電圧Ｖｇｓ２、電流Ｉｇｄ２、電圧Ｖｄｓ２および電流Ｉｄｓ２の各波形例を、示している。また、図９は、本実施の形態に係るスイッチング動作の制御例（前述したデッドタイムＴｄの設定例）を、タイミング図で表したものである。
　まず、駆動信号ＳＧ１がオフ状態へと移行（０Ｖに低下）すると、スイッチング素子Ｓ２における電圧Ｖｄｓ２が、下降していく。この際に、このスイッチング素子Ｓ２における前述したゲート・ドレイン間の容量成分Ｃｄｇ２に起因して、スイッチング素子Ｓ２の電圧Ｖｄｓ２を下げるために、前述した電流Ｉｇｄ２（オフ状態のスイッチング素子Ｓ２の容量成分Ｃｄｇ２を経由して流れる電流）が、流れる。また、この電流Ｉｇｄ２は、例えば、図７中の符号Ｐ１１、および、図８中の符号Ｐ１１ａ，Ｐ１１ｂのうちの符号Ｐ１１ａにて示したように、電圧Ｖｄｓ２が最下点まで到達する前段階で、増大する傾向にある。したがって、このような電流Ｉｄｓ２の検出をトリガとすれば、電圧Ｖｄｓ２の最下点まで到達する予兆（事象）を、事前に検出することができる。また、スイッチング素子Ｓ２のゲート端子であることから、耐圧は数十［Ｖ］程度であるため、電流Ｉｇｄ２を検出する際に、前述したような高圧プロセスは不要となる。
　したがって本実施の形態では、このような電流Ｉｇｄ２の検出結果を活用して、制御回路７は以下のようにして、デッドタイムＴｄ（上記したスイッチング素子Ｓ２のオン状態への切り替わりタイミング）を、タイミング設定する。
　すなわち、制御回路７は、このような電流Ｉｇｄ２の検出タイミングを利用して、デッドタイムＴｄへの移行後でのスイッチング素子Ｓ２の電圧Ｖｄｓ２が最下点まで到達する前段階において、その最下点までの到達の事象を事前に検出する。そして、制御回路７は、そのような事象を事前に検出した時点で、スイッチング素子Ｓ２におけるオフ状態からオン状態への切り替わりタイミングを、事前に設定する。
　具体的には、図９の例で説明すると、Ｖｄｓ２＜０となって（タイミングｔ１）、電圧Ｖｄｓ２が最下点まで到達する前段階において、前述した電流検出器６によって、電流Ｉｇｄ２が所定の閾値電流Ｉth以上になったこと（Ｉｇｄ２≧Ｉth）が検出されると（タイミングｔ０）、以下のようになる。すなわち、制御回路７は、電圧Ｖｄｓ２の最下点までの到達の事象を事前に検出したとして、そのような事象を事前に検出した時点（タイミングｔ０）で、スイッチング素子Ｓ２におけるオフ状態からオン状態への切り替わりタイミングを、（上記したタイミングｔ１よりも）事前に設定する。具体的には、制御回路７は、スイッチング素子Ｓ２の駆動信号ＳＧ２が、オフ状態（Ｖｇｓ２＝０Ｖ）からオン状態（Ｖｇｓ２＝例えば５Ｖ）へと移行するように、設定する。これにより例えば図９に示したように、前述した実際の回路遅延時間Ｔｃｄ（図９中に図示）の経過後、実際に駆動信号ＳＧ２がオン状態へと移行し、スイッチング素子Ｓ２がオフ状態からオン状態へと移行する（デッドタイムＴｄが終了となる）ことになる。
　このようにして制御回路７は、電流Ｉｇｄ２の検出タイミングを利用して、スイッチング素子Ｓ２におけるオン状態への切り替わりタイミングを事前に設定することによって、以下のように制御している。すなわち、例えば図９中に示したように、制御回路７は、電流Ｉｇｄ２の検出からスイッチング素子Ｓ２のオン状態への切り替わりまでの回路遅延時間Ｔｃｄを削減して、デッドタイムＴｄを短縮させるようにしている。詳細には、制御回路７は、このようにして回路遅延時間Ｔｃｄを削減して調整することにより、デッドタイムＴｄを０（ゼロ）付近まで短縮させるようにしている。これにより、例えば図９中に符号Ｐ１０で示したように、前述した回路遅延時間Ｔｃｄの長期間化に起因した電力損失の増大が、抑えられることになる。
（Ｄ．作用・効果）
　このようにして本実施の形態では、前述した電流Ｉｇｄ２の検出結果に基づいて、デッドタイムＴｄへの移行後におけるスイッチング素子Ｓ２のオフ状態からオン状態への切り替わりタイミングを、タイミング設定するようにしたので、以下のようになる。すなわち、上記したように、スイッチング素子Ｓ２の電圧Ｖｄｓ２が最下点まで到達する前段階で、その最下点までの到達の事象を事前に検出することができるため、前述した回路遅延時間Ｔｃｄを実質的に短くすることができる。これにより、デッドタイムＴｄを短縮して、スイッチング素子Ｓ２における（前述したボディダイオードでの）導通損失を、低減することができる。その結果、本実施の形態では、スイッチング電源装置１における電力損失を抑える（高効率化を図る）ことが可能となる。
　なお、本実施の形態では、上記した電流Ｉｇｄ２の検出結果に基づいて、スイッチング素子Ｓ２の切り替わりタイミングをタイミング設定する場合について説明した。ただし、例えば、以下のような電流Ｉｇｄ１の検出結果に基づいて、スイッチング素子Ｓ１の（オフ状態からオン状態への）切り替わりタイミングをタイミング設定するようにしてもよい。つまり、上記した電流Ｉｇｄ２（オフ状態のスイッチング素子Ｓ２におけるゲート・ドレイン間の容量成分Ｃｄｇ２を経由して流れる電流）の代わりに、例えば、以下のような電流Ｉｇｄ１が、例えば、ゲート駆動回路５１内に別途設けた電流検出器にて、検出されるようにしてもよい。この電流Ｉｇｄ１は、例えば図２中に破線で示したように、（オフ状態の）スイッチング素子Ｓ１におけるゲート・ドレイン間の容量成分Ｃｄｇ２（ならびにゲート駆動回路５１および抵抗素子Ｒ１）を経由して流れる電流である。なお、上記した容量成分Ｃｄｇ１も容量成分Ｃｄｇ２と同様に、例えば、スイッチング素子Ｓ１における寄生容量、または、スイッチング素子Ｓ１に対する外付けキャパシタを用いて、構成されている。このように構成した場合においても、基本的には、本実施の形態と同様の効果を得ることが可能となる。
　特に、スイッチング素子Ｓ１，Ｓ２として、ＧａＮトランジスタを用いるようにした場合には、前述したように、逆方向電圧降下が大きいことから、以下のようになる。すなわち、この場合には、上記したスイッチング素子Ｓ１，Ｓ２での導通損失の低減による、スイッチング電源装置１での電力損失の抑制効果が、特に大きいと言える。
　また、本実施の形態では、電流Ｉｇｄ２を検出する際に、前述したような高圧プロセス（高耐圧素子）は不要となる（低耐圧素子のみで実現できる）ことから、スイッチング電源装置１の低コスト化や汎用化、高速化を図ることも可能となる。
　更に、本実施の形態では、整流平滑回路４における整流回路を、いわゆる「センタタップ型」の整流回路としたので、例えば以下のようになる。すなわち、整流素子の個数が２つ（整流ダイオード４１，４２）となって、少なくなる結果、整流回路の小型化や低損失化、低コスト化を図ることが可能となる。
＜２．変形例＞
　続いて、上記実施の形態の変形例（変形例１～７）について説明する。なお、以下では、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
［変形例１］
（構成）
　図１０は、変形例１に係るスイッチング電源装置（スイッチング電源装置１Ａ）における制御回路（制御回路７Ａ）の構成例を、インバータ回路２とともに、回路図にて表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ａとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。また、上記した制御回路７Ａは、本発明における「スイッチング制御装置」の一具体例に対応している。
　この変形例１のスイッチング電源装置１Ａは、実施の形態のスイッチング電源装置１（図１参照）において、制御回路７の代わりに制御回路７Ａを設けたものに対応しており、他の構成は同様となっている。また、この制御回路７Ａは、実施の形態の制御回路７（図２参照）において、ゲート駆動回路５１，５２を含む駆動回路５の代わりに、ゲート駆動回路５１，５２Ａを含む駆動回路５Ａを設けたものに対応しており、他の構成は同様となっている。
　上記したゲート駆動回路５２Ａでは、図１０に示したように、駆動回路５２０からの出力が、ソース側（駆動トランジスタ５２１側）の出力端子と、シンク側（駆動トランジスタ５２２側）の出力端子とで、分離されている。具体的には、図２に示したゲート駆動回路５２とは異なり、このゲート駆動回路５２Ａでは、駆動トランジスタ５２１のソースが、抵抗素子Ｒ２ａを介して、スイッチング素子Ｓ２のゲートに接続されている。また、駆動トランジスタ５２２のドレインが、電流検出器６および抵抗素子Ｒ２ｂを介して、スイッチング素子Ｓ２のゲートに接続されている。つまり、このゲート駆動回路５２Ａではゲート駆動回路５２とは異なり、電流検出器６が、駆動トランジスタ５２２のソース側ではなく、ドレイン側に配置されている。
　そして、この変形例１では、電流検出器６は、図１０中に実線で示した電流Ｉｇｄ２を検出するようになっている。この電流Ｉｇｄ２は、スイッチング素子Ｓ２における前述した容量成分Ｃｄｇ２に加え、インバータ回路２内の共振コンデンサＣｒおよび共振インダクタＬｒ、トランス３の１次側巻線３１、グランドＧＮＤ、駆動トランジスタ５２２、電流検出器６および抵抗素子Ｒ２ｂをそれぞれこの順で経由する、ループ電流である。また、図２の場合と同様に、この電流Ｉｇｄ２は、インバータ回路２内を流れる共振電流（図１０中に破線で図示）に付随して流れる電流となっている。
　なお、図２の場合と同様に、上記した電流Ｉｇｄ２の検出結果に基づいて、スイッチング素子Ｓ２の切り替わりタイミングをタイミング設定する代わりに、例えば、以下のようにしてもよい。すなわち、例えば図１０中に破線で示したような、前述した電流Ｉｇｄ１の検出結果に基づいて、スイッチング素子Ｓ１の（オフ状態からオン状態への）切り替わりタイミングをタイミング設定するようにしてもよい。この点は、後述する図１１，図１２の場合においても、同様である。
（作用・効果）
　このような構成からなる変形例１のスイッチング電源装置１Ａにおいても、基本的には、実施の形態のスイッチング電源装置１と同様の作用により、同様の効果を得ることが可能である。なお、この変形例１において、例えば、ゲート駆動回路５１についても、上記したゲート駆動回路５２Ａと同様の構成となっていてもよい。
［変形例２］
（構成）
　図１１は、変形例２に係るスイッチング電源装置（スイッチング電源装置１Ｂ）における制御回路（制御回路７Ｂ）の構成例を、インバータ回路２とともに、回路図にて表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ｂとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。また、上記した制御回路７Ｂは、本発明における「スイッチング制御装置」の一具体例に対応している。
　この変形例２のスイッチング電源装置１Ｂは、実施の形態のスイッチング電源装置１（図１参照）において、制御回路７の代わりに制御回路７Ｂを設けたものに対応しており、他の構成は同様となっている。また、この制御回路７Ｂは、実施の形態の制御回路７（図２参照）において、ゲート駆動回路５１，５２を含む駆動回路５の代わりに、ゲート駆動回路５１，５２Ｂを含む駆動回路５Ｂを設けたものに対応しており、他の構成は同様となっている。
　上記したゲート駆動回路５２Ｂでは、図１１に示したように、図２に示したゲート駆動回路５２とは異なり、電流検出器６が、前述した電流Ｉｇｄ２を（直接的にではなく）間接的に検出するようになっている。具体的には、この図１１の例では、電流検出器６は、スイッチング素子Ｓ２のゲートに接続されている抵抗素子Ｒ２の両端間の電圧ＶＲ２を検出し、この電圧ＶＲ２に基づいて電流Ｉｇｄ２を導出することで、電流Ｉｇｄ２を間接的に検出している。
（作用・効果）
　このような構成からなる変形例２のスイッチング電源装置１Ｂにおいても、基本的には、実施の形態のスイッチング電源装置１と同様の作用により、同様の効果を得ることが可能である。なお、この変形例２において、例えば、ゲート駆動回路５１についても、上記したゲート駆動回路５２Ｂと同様の構成となっていてもよい。
［変形例３］
（構成）
　図１２は、変形例３に係るスイッチング電源装置（スイッチング電源装置１Ｃ）における制御回路（制御回路７Ｃ）の構成例を、インバータ回路２とともに、回路図にて表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ｃとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。また、上記した制御回路７Ｃは、本発明における「スイッチング制御装置」の一具体例に対応している。
　この変形例３のスイッチング電源装置１Ｃは、実施の形態のスイッチング電源装置１（図１参照）において、制御回路７の代わりに制御回路７Ｃを設けたものに対応しており、他の構成は同様となっている。また、この制御回路７Ｃは、実施の形態の制御回路７（図２参照）において、ゲート駆動回路５１，５２を含む駆動回路５の代わりに、ゲート駆動回路５１，５２Ｃを含む駆動回路５Ｃを設けたものに対応しており、他の構成は同様となっている。
　上記したゲート駆動回路５２Ｃにおいても、図１１に示したゲート駆動回路５２Ａと同様に、電流検出器６が、前述した電流Ｉｇｄ２を（直接的にではなく）間接的に検出するようになっている（図１２参照）。具体的には、この図１２の例では、電流検出器６は、スイッチング素子Ｓ２におけるゲート・ソース間の電圧Ｖｇｓ２を検出することで、電流Ｉｇｄ２を間接的に検出している。
　ここで、例えば図１３（前述した図８と同様のタイミング図）に示したように、電流Ｉｇｄ２が増大した場合（符号Ｐ１１ａ参照）、以下のようになる。すなわち、スイッチング素子Ｓ２のゲートに抵抗素子Ｒ２が接続されていることに起因して、電流Ｉｇｄ２の増大に伴い、上記した電圧Ｖｇｓ２において負電位が発生し（符号Ｐ１２ａ参照）、電流検出器６によって検出可能となる。したがって、制御回路７Ｃ（駆動回路５Ｃ）では、このような電圧Ｖｇｓ２が負電位になったことを検出してトリガとすることで、実施の形態と同様にして、デッドタイムＴｄ（スイッチング素子Ｓ２のオン状態への切り替わりタイミング）を、タイミング設定することが可能である。
（作用・効果）
　このような構成からなる変形例３のスイッチング電源装置１Ｃにおいても、基本的には、実施の形態のスイッチング電源装置１と同様の作用により、同様の効果を得ることが可能である。なお、この変形例３において、例えば、ゲート駆動回路５１についても、上記したゲート駆動回路５２Ｃと同様の構成となっていてもよい。
［変形例４］
（構成）
　図１４は、変形例４に係るスイッチング電源装置（スイッチング電源装置１Ｄ）における制御回路（制御回路７Ｄ）によるスイッチング動作の制御例を、タイミング図にて模式的に表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ｄとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。また、上記した制御回路７Ｄは、本発明における「スイッチング制御装置」の一具体例に対応している。
　この変形例４のスイッチング電源装置１Ｄは、実施の形態のスイッチング電源装置１（図１参照）において、制御回路７の代わりに制御回路７Ｄを設けたものに対応しており、他の構成は同様となっている。
　この制御回路７Ｄは、例えば図１４に示したように、前述した電流Ｉｇｄ２の検出状況に応じて（あるいはユーザ等からの切替設定に応じて）、２種類の制御ＣＴＬ１，ＣＴＬ２を、切り替えて実行するようになっている（符号Ｐ２０参照）。
　詳細については以下説明するが、制御ＣＴＬ１（第１の制御）では、制御回路７Ｄは、これまでに説明してきたように、電流Ｉｇｄ２の検出結果に基づいて、スイッチング素子Ｓ２におけるオン状態への切り替わりタイミング（デッドタイムＴｄ）を、タイミング設定するようになっている。一方、制御ＣＴＬ２（第２の制御）では、制御回路７Ｄは、従来通りに、スイッチング素子Ｓ２におけるオン状態への切り替わりタイミング（デッドタイムＴｄ）を、常時固定して設定するようになっている。
　このようにして、電流Ｉｇｄ２の検出状況に応じて、２種類の制御ＣＴＬ１，ＣＴＬ２を切り替えて実行するようにしているのは、例えば負荷条件や入力条件等によっては、電流Ｉｇｄ２を上手く検出できない状況になってしまう場合が、有り得るからである。つまり、これまでに説明したようにデッドタイムＴｄをタイミング設定する手法（制御ＣＴＬ１）と、従来通りにデッドタイムＴｄを常時固定して設定する手法（制御ＣＴＬ２）とを、上手く組み合わせることで、電流Ｉｇｄ２の検出不良に起因したデッドタイムＴｄの設定不具合を、回避するようにしている。
　具体的には、図１４に示した制御ＣＴＬ１の例では、まず、電流Ｉｇｄ２の検出期間（Ｉｇｄ２≧Ｉthとなる期間）において、駆動信号ＳｄＡがオン状態（「Ｈ（ハイ）」状態）となる。ちなみに、もう一方の駆動信号ＳｄＢにおけるオン状態（「Ｈ」状態）への移行タイミング（タイミングｔ２）は、従来通りに常時固定化される、スイッチング素子Ｓ２のオン状態への切り替わりタイミングに相当する。そして、この制御ＣＴＬ１において、制御回路７Ｄは、これまでに説明したように、この電流Ｉｇｄ２の検出時点（タイミングｔ０）をトリガとして、前述した回路遅延時間Ｔｃｄの経過後に（タイミングｔ３において）、スイッチング素子Ｓ２がオン状態へと随時切り替わることになる（図１４参照）。つまり、この制御ＣＴＬ１では、制御回路７Ｄは、上記した２つの駆動信号ＳｄＡ，ＳｄＢのうち、駆動信号ＳｄＡのオン状態への移行タイミングを利用して（トリガとして）、スイッチング素子Ｓ２のオン状態への切り替わりタイミングを、タイミング設定している。
　一方、図１４に示した制御ＣＴＬ２の例では、図１４中に示したように、電流Ｉｇｄ２の大きさが不足していて、閾値電流Ｉthまで到達しない状況（Ｉｇｄ２＜Ｉthの状態のまま）であっても、以下のようになる。つまり、この状況では、上記した駆動信号ＳｄＡは、オフ状態（「Ｌ（ロー）」状態）のままとなる。したがって、この制御ＣＴＬ２では、制御回路７Ｄは、上記した２つの駆動信号ＳｄＡ，ＳｄＢのうち、駆動信号ＳｄＢのオン状態への移行タイミングを利用して（トリガとして）、スイッチング素子Ｓ２のオン状態への切り替わりタイミング（常時固定化されたタイミングｔ２）を、設定している（図１４参照）。
（作用・効果）
　このような構成からなる変形例４のスイッチング電源装置１Ｃにおいても、基本的には、実施の形態のスイッチング電源装置１と同様の作用により、同様の効果を得ることが可能である。
　また、特にこの変形例４では、上記したように、電流Ｉｇｄ２の検出状況に応じて、２種類の制御ＣＴＬ１，ＣＴＬ２を切り替えて実行するようにしたので、以下のようになる。すなわち、例えば前述したような、電流Ｉｇｄ２の検出不良に起因した、デッドタイムＴｄ（スイッチング素子Ｓ２のオン状態への切り替わりタイミング）の設定不具合を回避することができ、より堅牢なシステムを構築することが可能となる。
［変形例５］
（構成）
　図１５は、変形例５に係るスイッチング電源装置（スイッチング電源装置１Ｅ）の概略構成例を、回路図で表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ｅとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。
　この変形例７のスイッチング電源装置１Ｅは、実施の形態のスイッチング電源装置１（図１参照）において、トランス３および整流平滑回路４の代わりに、トランス３Ｅおよび整流平滑回路４Ｅをそれぞれ設けたものに対応しており、他の構成は同様となっている。なお、例えば図１５中に示したように、このスイッチング電源装置１Ｅにおいて、制御回路７の代わりに、変形例１～４にて説明した制御回路７Ａ～７Ｄのうちのいずれかを、設けるようにしてもよい。
　トランス３Ｅは、１つの１次側巻線３１と、１つの２次側巻線３２とを有している。すなわち、トランス３では、２つの２次側巻線３２１，３２２が設けられていたのに対し、トランス３Ｅでは、１つの２次側巻線３２のみが設けられている。この２次側巻線３２では、第１端が、後述する整流平滑回路４Ｅ内の接続点Ｐ７に接続され、第２端が、この整流平滑回路４Ｅ内の接続点Ｐ８に接続されている。
　このトランス３Ｅもトランス３と同様に、インバータ回路２によって生成された電圧（矩形パルス波化した電圧）を電圧変換し、２次側巻線３２の端部から交流電圧を出力するようになっている。なお、この場合における、直流入力電圧Ｖinに対する直流出力電圧Ｖoutの電圧変換の度合いは、１次側巻線３１と２次側巻線３２との巻数比、および、前述したスイッチング周波数ｆｓｗによって、定まる。
　整流平滑回路４Ｅは、４個の整流ダイオード４１～４４と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４Ｅは、整流ダイオード４１～４４を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。すなわち、この整流平滑回路４Ｅは、整流平滑回路４において、整流回路の構成を変更したものとなっている。
　この変形例５の整流回路は、実施の形態の整流回路（いわゆる「センタタップ型」の整流回路）とは異なり、いわゆる「ブリッジ型」の整流回路となっている。すなわち、整流ダイオード４１，４３のカソードがそれぞれ、出力ラインＬＯに接続され、整流ダイオード４１のアノードが、接続点Ｐ７において、整流ダイオード４２のカソードおよび２次側巻線３２における前述した第１端に接続されている。また、整流ダイオード４２，４４のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４４のカソードが、接続点Ｐ８において、整流ダイオード４３のアノードおよび２次側巻線３２における前述した第２端に接続されている。
　このような構成の整流平滑回路４Ｅでは、整流平滑回路４と同様に、整流ダイオード４１～４４を含んで構成される整流回路において、トランス３Ｅから出力される交流電圧を整流して出力するようになっている。
（作用・効果）
　このような構成からなる変形例５のスイッチング電源装置１Ｅにおいても、基本的には、これまでに説明したスイッチング電源装置１，１Ａ～Ｄと同様の作用により、同様の効果を得ることが可能である。
　また、特にこの変形例５では、整流平滑回路４Ｅにおける整流回路を、ブリッジ型の整流回路としたので、例えば実施の形態の場合と比べ、トランス３Ｅにおける巻線数（２次側巻線の個数）が１つ（２次側巻線３２）となって、少なくなる。その結果、トランス３Ｅの小型化や低損失化を図ることが可能となる。
［変形例６，７］
　変形例６，７に係るスイッチング電源装置（スイッチング電源装置１Ｆ，１Ｇ）はそれぞれ、これまでに説明した、実施の形態および変形例１～５において、整流平滑回路４，４Ｅ内の整流回路をそれぞれ、以下説明するように、いわゆる同期整流回路としたものとなっている。また、そのような同期整流回路が設けられていることに伴い、これらの変形例６，７のスイッチング電源装置１Ｆ，１Ｇではそれぞれ、実施の形態および変形例１～５における制御回路７，７Ａ～７Ｄの代わりに、後述する制御回路７Ｆ，７Ｇが設けられている。
（変形例６の構成）
　具体的には、図１６は、変形例６に係るスイッチング電源装置１Ｆの概略構成例を、回路図で表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ｆとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。
　この変形例６のスイッチング電源装置１Ｆは、実施の形態のスイッチング電源装置１において、整流平滑回路４および制御回路７の代わりに、整流平滑回路４Ｆおよび制御回路７Ｆをそれぞれ設けたものに対応しており、他の構成は同様となっている。
　この変形例６における同期整流回路（整流平滑回路４Ｆ）では、図１６に示したように、実施の形態で説明した整流ダイオード４１，４２がそれぞれ、スイッチング素子としてのＭＯＳ－ＦＥＴ（ＭＯＳトランジスタＭ９，Ｍ１０）により構成されている。そして、この同期整流回路では、各ＭＯＳトランジスタＭ９，Ｍ１０の寄生ダイオードが導通する期間と同期して、これらのＭＯＳトランジスタＭ９，Ｍ１０自身もオン状態となる（同期整流を行う）ように、制御される。具体的には、この変形例６では、後述する制御回路７Ｆ内の駆動回路５は、駆動信号ＳＧ９，ＳＧ１０を用いて、各ＭＯＳトランジスタＭ９，Ｍ１０のオン・オフ動作を制御するようになっている（図１６参照）。
　なお、このようなＭＯＳトランジスタＭ９，Ｍ１０はそれぞれ、本発明における「同期整流を行うスイッチング素子」の一具体例に対応している。
　また、この変形例６の制御回路７Ｆは、基本的には、実施の形態および変形例１～５における制御回路７，７Ａ～７Ｄと同様の構成を有している。ただし、この制御回路７Ｆは制御回路７，７Ａ～７Ｄとは異なり、以下のようになっている。
　すなわち、まず、制御回路７，７Ａ～７Ｄでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子Ｓ２，Ｓ１（本発明における「第１および第２のスイッチング素子」に相当）がいずれも、インバータ回路２内に配置されているスイッチング素子であった。これに対して制御回路７Ｆでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子（本発明における「第１および第２のスイッチング素子」に相当）のうちの少なくとも一方が、上記した整流平滑回路４Ｆ内に配置された、同期整流を行うスイッチング素子（上記したＭＯＳトランジスタＭ９，Ｍ１０のうちの少なくとも一方）となっている。
　具体的には、制御回路７Ｆでは、デッドタイムＴｄ（前述したスイッチング素子のオン状態への切り替わりタイミング）の設定対象となる２つのスイッチング素子が、下記の（ａ）または（ｂ）で示したようになっている。
（ａ）スイッチング素子Ｓ１，Ｓ２のうちの一方と、ＭＯＳトランジスタＭ９，Ｍ１０のうちの一方とが、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
（ｂ）ＭＯＳトランジスタＭ９，Ｍ１０がそれぞれ、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
　ちなみに、上記した「設定対象となる２つのスイッチング素子」（本発明における「第１および第２のスイッチング素子」に相当）とは、例えば、以下のようになる。すなわち、一方のスイッチング素子（本発明における「第２のスイッチング素子」に相当）におけるオン状態からオフ状態への移行の際に、（既に）オフ状態となっている他方のスイッチング素子が、切り替わりタイミングの設定対象となるスイッチング素子（本発明における「第１のスイッチング素子」に相当）に該当する。したがって、例えば、上記した一方のスイッチング素子におけるオン状態からオフ状態への移行とともに、一緒にオン状態からオフ状態へと移行するような他方のスイッチング素子は、上記した切り替わりタイミングの設定対象となるスイッチング素子には、該当しないと言える。
　そして、この制御回路７Ｆは、これらの２つのスイッチング素子のうちの一方のスイッチング素子（本発明における「第１のスイッチング素子」に相当）に関して、実施の形態および変形例１～５と同様にして、デッドタイムＴｄ（前述したスイッチング素子のオン状態への切り替わりタイミング）を設定する。そして、制御回路７Ｆは、このようにしてタイミング設定したデッドタイムＴｄを用いて、上記した２つのスイッチング素子を含む複数のスイッチング素子（スイッチング素子Ｓ１，Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０）におけるスイッチング動作を、それぞれ制御する。
　この際に、電流検出器６によって検出対象となる電流としては、例えば図１６中に示したように、前述した電流Ｉｇｄ２（または前述した電流Ｉｇｄ１）の他、以下のような電流Ｉｇｄ９（または電流Ｉｇｄ１０）が、挙げられる。
・電流Ｉｇｄ９（図１６中に実線の矢印にて図示）：ＭＯＳトランジスタＭ９におけるゲート・ドレイン間の容量成分Ｃｄｇ９を経由して流れる電流（このような容量成分Ｃｄｇ９に加え、整流平滑回路４Ｆ内の２次側巻線３２１、出力平滑コンデンサＣout、グランドＧＮＤ、および、制御回路７Ｆ内の電流検出器６をそれぞれこの順で経由する、ループ電流）
・電流Ｉｇｄ１０：ＭＯＳトランジスタＭ１０におけるゲート・ドレイン間の容量成分を経由して流れる電流（このような容量成分に加え、整流平滑回路４Ｆ内の２次側巻線３２２、出力平滑コンデンサＣout、グランドＧＮＤ、および、制御回路７Ｆ内の電流検出器６をそれぞれこの順で経由する、ループ電流）
　なお、このような制御回路７Ｆは、本発明における「スイッチング制御装置」の一具体例に対応している。また、この変形例６では、上記したスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０がそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。更に、これらのスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０のうちの任意の２つ（上記した２つのスイッチング素子）が、本発明における「第１のスイッチング素子」および「第２のスイッチング素子」の一具体例に対応している。
（変形例７の構成）
　また、図１７は、変形例７に係るスイッチング電源装置１Ｇの概略構成例を、回路図で表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ｇとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。
　この変形例７のスイッチング電源装置１Ｇは、変形例５のスイッチング電源装置１Ｅにおいて、整流平滑回路４Ｅおよび制御回路７の代わりに、整流平滑回路４Ｇおよび制御回路７Ｇをそれぞれ設けたものに対応しており、他の構成は同様となっている。
　この変形例７における同期整流回路（整流平滑回路４Ｇ）では、図１７に示したように、変形例５で説明した整流ダイオード４１～４４がそれぞれ、スイッチング素子としてのＭＯＳ－ＦＥＴ（ＭＯＳトランジスタＭ１１～Ｍ１４）により構成されている。そして、この変形例７の同期整流回路においても、上記した変形例６の同期整流回路と同様に、各ＭＯＳトランジスタＭ１１～Ｍ１４の寄生ダイオードが導通する期間と同期して、これらのＭＯＳトランジスタＭ１１～Ｍ１４自身もオン状態となる（同期整流を行う）ように、制御される。具体的には、この変形例７では、後述する制御回路７Ｇ内の駆動回路５は、駆動信号ＳＧ１１～ＳＧ１４を用いて、各ＭＯＳトランジスタＭ１１～Ｍ１４のオン・オフ動作を制御するようになっている（図１７参照）。
　なお、このようなＭＯＳトランジスタＭ１１～Ｍ１４はそれぞれ、本発明における「同期整流を行うスイッチング素子」の一具体例に対応している。
　また、この変形例７の制御回路７Ｇは、基本的には、実施の形態および変形例１～５における制御回路７，７Ａ～７Ｄと同様の構成を有している。ただし、この制御回路７Ｇは制御回路７，７Ａ～７Ｄとは異なり、変形例６にて説明した制御回路７Ｆと同様に、以下のようになっている。
　すなわち、制御回路７Ｇでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子（本発明における「第１および第２のスイッチング素子」に相当）のうちの少なくとも一方が、上記した整流平滑回路４Ｇ内に配置された、同期整流を行うスイッチング素子（上記したＭＯＳトランジスタＭ１１～Ｍ１４のうちの少なくとも１つ）となっている。
　具体的には、制御回路７Ｇでは、デッドタイムＴｄ（前述したスイッチング素子のオン状態への切り替わりタイミング）の設定対象となる２つのスイッチング素子が、下記の（ｃ）または（ｄ）で示したようになっている。
（ｃ）スイッチング素子Ｓ１，Ｓ２のうちの一方と、ＭＯＳトランジスタＭ１１～Ｍ１４のうちの１つとが、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
（ｄ）ＭＯＳトランジスタＭ１１～Ｍ１４のうちの２つがそれぞれ、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
　ちなみに、上記した「設定対象となる２つのスイッチング素子」（本発明における「第１および第２のスイッチング素子」に相当）とは、例えば、前述した変形例６の場合と、同様である。
　そして、この制御回路７Ｇは、これらの２つのスイッチング素子のうちの一方のスイッチング素子（本発明における「第１のスイッチング素子」に相当）に関して、実施の形態および変形例１～６と同様にして、デッドタイムＴｄ（前述したスイッチング素子のオン状態への切り替わりタイミング）を設定する。そして、制御回路７Ｇは、このようにしてタイミング設定したデッドタイムＴｄを用いて、上記した２つのスイッチング素子を含む複数のスイッチング素子（スイッチング素子Ｓ１，Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４）におけるスイッチング動作を、それぞれ制御する。
　この際に、電流検出器６によって検出対象となる電流としては、例えば図１７中に示したように、前述した電流Ｉｇｄ２（または前述した電流Ｉｇｄ１）の他、以下のような電流Ｉｇｄ１１（または電流Ｉｇｄ１２～Ｉｇｄ１４）が、挙げられる。すなわち、前述した電流Ｉｇｄ９，Ｉｇｄ１０と同様に、電流Ｉｇｄ１１～Ｉｇｄ１４はそれぞれ、ＭＯＳトランジスタＭ１１～Ｍ１４におけるゲート・ドレイン間の容量成分を経由して流れる電流となっている。
　なお、このような制御回路７Ｇは、本発明における「スイッチング制御装置」の一具体例に対応している。また、この変形例７では、上記したスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４がそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。更に、これらのスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４のうちの任意の２つ（上記した２つのスイッチング素子）が、本発明における「第１のスイッチング素子」および「第２のスイッチング素子」の一具体例に対応している。
（変形例６，７の作用・効果）
　このような構成からなる変形例６，７のスイッチング電源装置１Ｆ，１Ｇにおいても、基本的には、これまでに説明したスイッチング電源装置１，１Ａ～１Ｅと同様の作用により、同様の効果を得ることが可能である。
　また、特にこれらの変形例６，７では、整流回路における複数の整流素子（整流ダイオード）がそれぞれ、スイッチング素子によって構成されており、この整流回路が同期整流回路になっているようにしたので、以下のようになる。すなわち、このような同期整流回路によって、整流時の導通損失が低減されることから、整流回路の小型化や低損失化を図ることが可能となる。ちなみに、このようなスイッチング素子としては、上記したＭＯＳ－ＦＥＴの他、例えば、前述したＨＥＭＴや、並列にダイオード付加したＩＧＢＴまたはバイポーラトランジスタ等が、挙げられる。
＜３．その他の変形例＞
　以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
　例えば、上記実施の形態等では、インバータ回路の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、インバータ回路として他の構成のものを用いるようにしてもよい。具体的には、例えば、互いに直列接続されている、共振インダクタＬｒ、共振コンデンサＣｒおよび１次側巻線３１の配置関係については、実施の形態等で説明した配置関係には限られず、これら３つの配置位置が互いに順不同となっていてもよい。また、上記実施の形態等では、いわゆる「ハーフブリッジ型」のインバータ回路の例について説明したが、この例には限られず、例えば、いわゆる「フルブリッジ型」のインバータ回路などであってもよい。
　また、上記実施の形態等では、トランス（１次側巻線および２次側巻線）の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、トランス（１次側巻線および２次側巻線）として他の構成のものを用いるようにしてもよい。
　更に、上記実施の形態等では、整流平滑回路（整流回路および平滑回路）の構成を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、整流平滑回路（整流回路および平滑回路）として他の構成のものを用いるようにしてもよい。また、上記実施の形態等では、電流検出器の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、電流検出器として他の構成のものを用いるようにしてもよい。更に、このような電流検出器を、実施の形態等で説明したように、制御回路（スイッチング制御装置）やスイッチング電源装置の内部に設けるのではなく、例えば、これらの制御回路やスイッチング電源装置の外部に設けるようにしてもよい。
　加えて、上記実施の形態等では、駆動回路による各スイッチング素子の動作制御（スイッチング駆動）の手法を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、スイッチング駆動の手法として、他の手法を用いるようにしてもよい。
　また、上記実施の形態等では、本発明に係るスイッチング電源装置の一例として、ＤＣ－ＤＣコンバータを挙げて説明したが、本発明は、例えばＡＣ－ＤＣコンバータなどの、他の種類のスイッチング電源装置にも適用することが可能である。
　更に、これまでに説明した各構成例等を、任意の組み合わせで適用してもよい。

Claims (12)

  1. 　１次側巻線および２次側巻線を有するトランスと、入力電圧が入力される入力端子対と前記１次側巻線との間に配置されたインバータ回路と、出力電圧が出力される出力端子対と前記２次側巻線との間に配置された整流平滑回路と、を備えたスイッチング電源装置に適用される制御装置であって、
    　前記インバータ回路および前記整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子におけるスイッチング動作を、それぞれ制御する制御回路を備え、
    　前記制御回路は、
    　前記複数のスイッチング素子のうちの、オフ状態の第１のスイッチング素子におけるゲート・ドレイン間の容量成分を経由して流れる電流の検出結果に基づいて、
    　前記複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わって遅延時間へと移行した後における、前記第１のスイッチング素子のオフ状態からオン状態への切り替わりタイミングを、タイミング設定する
    　スイッチング制御装置。
  2. 　前記制御回路は、
    　前記電流の検出タイミングを利用して、
    　前記遅延時間への移行後での前記第１のスイッチング素子のソース・ドレイン間の電圧が最下点まで到達する前段階において、前記最下点までの到達の事象を検出し、
    　前記事象を検出した時点で、前記第１のスイッチング素子における前記切り替わりタイミングを、タイミング設定する
    　請求項１に記載のスイッチング制御装置。
  3. 　前記制御回路は、
    　前記電流の検出タイミングを利用して、前記第１のスイッチング素子における前記切り替わりタイミングを、タイミング設定することにより、
    　前記電流の検出から前記第１のスイッチング素子のオン状態への切り替わりまでの回路遅延時間を削減して、前記遅延時間を短縮させる
    　請求項２に記載のスイッチング制御装置。
  4. 　前記制御回路は、前記回路遅延時間を削減することにより、前記遅延時間を０（ゼロ）付近まで短縮させる
    　請求項３に記載のスイッチング制御装置。
  5. 　前記制御回路は、
    　前記電流の検出結果に基づいて、前記第１のスイッチング素子における前記切り替わりタイミングをタイミング設定する、第１の制御と、
    　前記第１のスイッチング素子における前記切り替わりタイミングを、常時固定して設定する、第２の制御と
    　をそれぞれ、前記電流の検出状況に応じて、切り替えて実行する
    　請求項１ないし請求項４のいずれか１項に記載のスイッチング制御装置。
  6. 　前記電流を直接的または間接的に検出する、電流検出器を更に備えた
    　請求項１ないし請求項５のいずれか１項に記載のスイッチング制御装置。
  7. 　前記電流検出器が、前記制御回路内の駆動トランジスタに対して、接続されている
    　請求項６に記載のスイッチング制御装置。
  8. 　前記第１のスイッチング素子におけるゲート・ドレイン間の容量成分が、
    　前記第１のスイッチング素子における寄生容量、または、外付けキャパシタを用いて構成されている
    　請求項１ないし請求項７のいずれか１項に記載のスイッチング制御装置。
  9. 　前記第１および第２のスイッチング素子がいずれも、前記インバータ回路内に配置されているスイッチング素子である
    　請求項１ないし請求項８のいずれか１項に記載のスイッチング制御装置。
  10. 　前記第１および第２のスイッチング素子のうちの少なくとも一方が、前記整流平滑回路内に配置されており、同期整流を行うスイッチング素子である
    　請求項１ないし請求項８のいずれか１項に記載のスイッチング制御装置。
  11. 　請求項１ないし請求項１０のいずれか１項に記載のスイッチング制御装置と、
    　前記入力端子対と、前記出力端子対と、前記トランスと、前記インバータ回路と、前記整流平滑回路と、
    　を備えたスイッチング電源装置。
  12. 　請求項１１に記載のスイッチング電源装置と、
    　前記入力端子対に対して前記入力電圧を供給する電源と
    　を備えた電力供給システム。

    　                                                                              
PCT/JP2021/044270 2021-12-02 2021-12-02 スイッチング制御装置、スイッチング電源装置および電力供給システム WO2023100318A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/044270 WO2023100318A1 (ja) 2021-12-02 2021-12-02 スイッチング制御装置、スイッチング電源装置および電力供給システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/044270 WO2023100318A1 (ja) 2021-12-02 2021-12-02 スイッチング制御装置、スイッチング電源装置および電力供給システム

Publications (1)

Publication Number Publication Date
WO2023100318A1 true WO2023100318A1 (ja) 2023-06-08

Family

ID=86611698

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/044270 WO2023100318A1 (ja) 2021-12-02 2021-12-02 スイッチング制御装置、スイッチング電源装置および電力供給システム

Country Status (1)

Country Link
WO (1) WO2023100318A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325445A (ja) * 2001-04-23 2002-11-08 Sanken Electric Co Ltd スイッチング電源装置及び共振型スイッチング電源回路
JP2004140913A (ja) * 2002-10-17 2004-05-13 Tdk Corp スイッチング電源装置
WO2012144249A1 (ja) * 2011-04-18 2012-10-26 三菱電機株式会社 電力変換装置およびそれを備えた車載電源装置
JP2017184555A (ja) * 2016-03-31 2017-10-05 住友電気工業株式会社 Ｄｃ／ｄｃ変換装置、コンピュータプログラム及びｄｃ／ｄｃ変換装置の制御方法
JP2020078152A (ja) * 2018-11-07 2020-05-21 ローム株式会社 電源制御装置、およびｌｌｃ共振コンバータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325445A (ja) * 2001-04-23 2002-11-08 Sanken Electric Co Ltd スイッチング電源装置及び共振型スイッチング電源回路
JP2004140913A (ja) * 2002-10-17 2004-05-13 Tdk Corp スイッチング電源装置
WO2012144249A1 (ja) * 2011-04-18 2012-10-26 三菱電機株式会社 電力変換装置およびそれを備えた車載電源装置
JP2017184555A (ja) * 2016-03-31 2017-10-05 住友電気工業株式会社 Ｄｃ／ｄｃ変換装置、コンピュータプログラム及びｄｃ／ｄｃ変換装置の制御方法
JP2020078152A (ja) * 2018-11-07 2020-05-21 ローム株式会社 電源制御装置、およびｌｌｃ共振コンバータ

Similar Documents

Publication Publication Date Title
US10116222B2 (en) Soft switching flyback converter with primary control
US8520414B2 (en) Controller for a power converter
US8488355B2 (en) Driver for a synchronous rectifier and power converter employing the same
US7612602B2 (en) Resonant gate drive circuits
US7203080B2 (en) DC converter
US8810287B2 (en) Driver for semiconductor switch element
US7324355B2 (en) Dc-DC converter
US20100220500A1 (en) Power converter and method for controlling power converter
JP2005304294A (ja) 同期整流回路およびこの同期ｆｅｔのソース共通インダクタンスを利用するための方法
US9935547B2 (en) System and method for a switched-mode power supply
US9991799B2 (en) Switch mode power supplies including primary side clamping circuits controlled based on secondary side signals
JP4632023B2 (ja) 電力変換装置
US20160285386A1 (en) Rectifier
US8284573B2 (en) Synchronous rectifier circuit capable of preventing flow-through current
US6580626B2 (en) Switching power supply
US20200328684A1 (en) Switching Converter
JP2008125217A (ja) スイッチング電源装置
US10447141B2 (en) Waveform shaping circuit, semiconductor device, and switching power supply device
US10498213B2 (en) Drive circuit and semiconductor module utilizing a capacitance ratio between different switches
JP2002064978A (ja) 同期整流回路
WO2023100318A1 (ja) スイッチング制御装置、スイッチング電源装置および電力供給システム
JP2021010286A (ja) 駆動回路
WO2023042392A1 (ja) スイッチング制御装置、スイッチング電源装置および電力供給システム
WO2023042393A1 (ja) スイッチング制御装置、スイッチング電源装置および電力供給システム
EP4007140A1 (en) Power converter controller, power converter and method for operating a power converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21966401

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023564365

Country of ref document: JP

Kind code of ref document: A