WO2023089825A1 - 無停電電源装置 - Google Patents

無停電電源装置 Download PDF

Info

Publication number
WO2023089825A1
WO2023089825A1 PCT/JP2021/042787 JP2021042787W WO2023089825A1 WO 2023089825 A1 WO2023089825 A1 WO 2023089825A1 JP 2021042787 W JP2021042787 W JP 2021042787W WO 2023089825 A1 WO2023089825 A1 WO 2023089825A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
selector
main controller
programmable device
update
Prior art date
Application number
PCT/JP2021/042787
Other languages
English (en)
French (fr)
Inventor
俊樹 中森
洋祐 林
Original Assignee
東芝三菱電機産業システム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝三菱電機産業システム株式会社 filed Critical 東芝三菱電機産業システム株式会社
Priority to KR1020237020182A priority Critical patent/KR20230109682A/ko
Priority to US18/259,822 priority patent/US20240055890A1/en
Priority to PCT/JP2021/042787 priority patent/WO2023089825A1/ja
Priority to JP2022530776A priority patent/JP7303386B1/ja
Priority to CN202180086864.8A priority patent/CN116686185A/zh
Publication of WO2023089825A1 publication Critical patent/WO2023089825A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/062—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for AC powered loads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J13/00—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network
    • H02J13/00006—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by information or instructions transport means between the monitoring, controlling or managing units and monitored, controlled or operated power network element or electrical equipment
    • H02J13/00016—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by information or instructions transport means between the monitoring, controlling or managing units and monitored, controlled or operated power network element or electrical equipment using a wired telecommunication network or a data transmission bus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems

Definitions

  • the present disclosure relates to an uninterruptible power supply.
  • Patent Document 1 discloses a power supply system including a plurality of power supply devices having slave control devices and a master control device that gives commands to the slave control circuits of each of the plurality of power supply devices. It is In the power supply system, each slave controller is composed of a programmable device and includes a high-speed serial communication unit connected to the master controller. Each slave control device receives a command value and the like from the master control device via the high-speed serial communication unit, and also transmits the operating state of the power supply device to the master control device.
  • the main purpose of the present disclosure is to provide an uninterruptible power supply that has a simplified configuration and is capable of efficiently executing program updates.
  • An uninterruptible power supply includes multiple modules, a main controller, multiple controllers, and a serial communication line.
  • a main controller includes a first programmable device and controls a plurality of modules.
  • a serial communication line connects the main controller and the plurality of controllers for communication.
  • the main controller further includes a device and a first selector. The device performs update processing for each of the first programmable device and the second programmable device.
  • a first selector connects the first programmable device and one of the devices to the serial communication line.
  • the second programmable device includes a memory that stores a program and a processor that drives the corresponding module by executing the program stored in the memory.
  • Each of the plurality of controllers further includes a second selector.
  • a second selector connects one of the processor and memory to the serial communication line.
  • the first selector connects the first programmable device to the serial communication line during operation of the uninterruptible power supply.
  • the first selector connects the device to the serial communication line in response to the device receiving an update process execution instruction.
  • a second selector connects the processor to the serial communication line during operation of the uninterruptible power supply.
  • a second selector connects the memory to the serial communication line in response to the processor receiving an execution instruction from the first programmable device during operation of the uninterruptible power supply.
  • FIG. 1 is a circuit block diagram showing the configuration of an uninterruptible power supply according to Embodiment 1;
  • FIG. 3 is a block diagram showing the configuration of a main controller and gate drivers;
  • FIG. FIG. 4 is a diagram for explaining bidirectional communication in normal communication mode;
  • FIG. 4 is a diagram for explaining bidirectional communication in update mode;
  • FIG. 10 is a flowchart for explaining the procedure of processing for updating programmable devices of the main controller and gate drivers;
  • FIG. 2 is a circuit block diagram showing the configuration of an uninterruptible power supply according to Embodiment 2;
  • FIG. 7 is a circuit block diagram showing configurations of a bypass module and a power module shown in FIG. 6;
  • FIG. 3 is a block diagram showing the configuration of a main controller and controllers;
  • FIG. FIG. 4 is a diagram for explaining bidirectional communication in normal communication mode;
  • FIG. 4 is a diagram for explaining bidirectional communication in update mode;
  • FIG. 1 is a circuit block diagram showing the configuration of an uninterruptible power supply according to Embodiment 1.
  • Uninterruptible power supply 100 according to Embodiment 1 first converts three-phase AC power supplied from commercial AC power supply 30 into DC power, converts the DC power into three-phase AC power, and supplies it to load 31. It is. In FIG. 1, only a portion of the circuit corresponding to one of the three phases (U phase, V phase, W phase) (for example, U phase) is shown for simplification of the drawing and explanation.
  • uninterruptible power supply 100 includes AC input terminal T11, battery terminal T12, AC output terminal T13, and bypass input terminal T14.
  • AC input terminal T ⁇ b>11 receives AC power of commercial frequency from commercial AC power supply 30 .
  • a bypass input terminal T ⁇ b>14 receives commercial-frequency AC power from a bypass AC power supply 33 .
  • the bypass AC power supply 33 may be a commercial AC power supply or a generator.
  • the battery terminal T12 is connected to the battery 32.
  • Battery 32 stores DC power.
  • Battery 32 corresponds to one embodiment of a "power storage device.”
  • a capacitor may be connected instead of the battery 32 .
  • AC output terminal T13 is connected to load 31 .
  • the load 31 is driven by AC power.
  • the uninterruptible power supply 100 further includes electromagnetic contactors S1, S2, S3, S4, current detectors 12, 13, capacitors 1, 5, 10, reactors 2, 9, a converter 4, a bidirectional chopper 7, an inverter 8,
  • a semiconductor switch 20 detectors 60 , 62 , 64 , gate drivers 66 , 68 , 70 , a switch interface (I/F) 72 , an operation unit 24 and a main controller 22 are provided.
  • Each of the electromagnetic contactors S1, S2, S3, S4, current detectors 12, 13, capacitors 1, 5, 10, reactors 2, 9, converter 4, bidirectional chopper 7, inverter 8, and semiconductor switch 20 is a "module , corresponding to an embodiment.
  • Each of detectors 60, 62, 64, gate drivers 66, 68, 70, and switch I/F 72 corresponds to one embodiment of a "controller.”
  • the first terminal of the electromagnetic contactor S2 is connected to the AC input terminal T11, and the second terminal (node N1) of the electromagnetic contactor S2 is connected to the first terminal of the reactor 2.
  • a second terminal of reactor 2 is connected to AC terminal 4 a of converter 4 .
  • Capacitor 1 is connected between node N1 and neutral point NP.
  • Neutral point NP receives, for example, a ground voltage.
  • the electromagnetic contactor S1 is turned on when the uninterruptible power supply 100 is used, and turned off during maintenance of the uninterruptible power supply 100, for example.
  • the instantaneous value of the AC input voltage Vi appearing at the node N1 is detected by the detector 60.
  • Current detector 12 detects AC input current Ii flowing through node N1 and outputs signal Iif indicating the detected value to detector 60 .
  • Detector 60 is connected to main controller 22 via communication line 15 .
  • the communication line 15 is configured to bi-directionally transmit data in serial communication.
  • Communication line 15 corresponds to one embodiment of a "serial communication line.”
  • Detector 60 provides main controller 22 via communication line 15 with a signal indicating the detected instantaneous value of AC input voltage Vi and a signal Iif indicating the detected value of AC input current Ii.
  • the capacitor 1 and the reactor 2 constitute an AC filter 3 that allows AC power of commercial frequency to pass through and prevents current of switching frequency generated in the converter 4 from passing to the commercial AC power supply 30 .
  • the converter 4 is controlled by the main controller 22 , and converts the AC power into DC power and outputs it to the DC line 6 when AC power is normally supplied from the commercial AC power supply 30 .
  • AC power is no longer supplied normally from commercial AC power supply 30 (at the time of power failure of commercial AC power supply 30)
  • operation of converter 4 is stopped.
  • the output voltage of converter 4 can be controlled to a desired value.
  • the converter 4 has a plurality of switching elements (not shown).
  • a gate driver (GD) 66 is connected to the plurality of switching elements.
  • the gate driver 66 is connected to the main controller 22 via the communication line 15 and drives the switching elements according to gate signals given from the main controller 22 .
  • the capacitor 5 is connected to the DC line 6 and smoothes the voltage of the DC line 6 .
  • the instantaneous value of the DC voltage VD appearing on DC line 6 is detected by detector 62 .
  • the DC line 6 is connected to the high voltage side node of the bidirectional chopper 7, and the low voltage side node of the bidirectional chopper 7 is connected to the battery terminal T12 via the electromagnetic contactor S2.
  • the electromagnetic contactor S2 is turned on when the uninterruptible power supply 100 is used, and turned off during maintenance of the uninterruptible power supply 100 and the battery 32, for example.
  • the instantaneous value of the terminal voltage VB of the battery 32 appearing at the battery terminal T12 is detected by the detector 62.
  • FIG. Detector 62 is connected to main controller 22 via communication line 15 .
  • Detector 62 provides main controller 22 via communication line 15 with a signal indicating the detected instantaneous value of DC voltage VD and the detected instantaneous value of voltage VB between terminals of battery 32 .
  • the bi-directional chopper 7 is controlled by the main controller 22 and normally stores the DC power generated by the converter 4 in the battery 32.
  • the commercial AC power supply 30 fails, the DC power of the battery 32 is transferred through the DC line 6. It is supplied to the inverter 8.
  • the bidirectional chopper 7 steps down the DC voltage VD of the DC line 6 and supplies it to the battery 32 . Further, when the DC power of the battery 32 is supplied to the inverter 8 , the bidirectional chopper 7 boosts the voltage VB across the terminals of the battery 32 and outputs it to the DC line 6 .
  • DC line 6 is connected to the input node of inverter 8 .
  • the bidirectional chopper 7 has a plurality of switching elements (not shown).
  • a gate driver (GD) 68 is connected to the plurality of switching elements.
  • the gate driver 68 is connected to the main controller 22 via the communication line 15 and drives the switching elements according to gate signals given from the main controller 22 .
  • the inverter 8 is controlled by the main controller 22, converts the DC power supplied from the converter 4 or the bidirectional chopper 7 through the DC line 6 into AC power of commercial frequency, and outputs the AC power. That is, the inverter 8 normally converts the DC power supplied from the converter 4 via the DC line 6 into AC power, and when the commercial AC power supply 30 fails, the inverter 8 is supplied from the battery 32 via the bidirectional chopper 7. converts DC power into AC power.
  • the output voltage of inverter 8 can be controlled to a desired value.
  • the inverter 8 has a plurality of switching elements (not shown).
  • a gate driver (GD) 70 is connected to the plurality of switching elements.
  • Gate driver 70 is connected to main controller 22 via communication line 15 and drives a plurality of switching elements in accordance with gate signals provided from main controller 22 .
  • the AC terminal 8a of the inverter 8 is connected to the first terminal of the reactor 9, the second terminal (node N2) of the reactor 9 is connected to the first terminal of the magnetic contactor S3, and the second terminal (node N2) of the magnetic contactor S3 is connected. N3) is connected to the AC output terminal T13.
  • Capacitor 10 is connected between node N2 and neutral point NP. Neutral point NP receives, for example, a ground voltage.
  • the current detector 13 detects the instantaneous value of the output current Io of the inverter 8 and provides the detector 64 with a signal Iof indicating the detected value.
  • the instantaneous value of AC output voltage Vo appearing at node N2 is detected by detector 64.
  • the detector 64 is connected to the main controller 22 via the communication line 15. Detector 64 provides main controller 22 via communication line 15 with a signal indicating the detected instantaneous value of AC output voltage Vo and a signal Iof indicating the detected value of output current Io.
  • the reactor 9 and the capacitor 10 form an AC filter 11, which allows the commercial frequency AC power generated by the inverter 8 to pass through the AC output terminal T13, and the switching frequency current generated by the inverter 8 to pass through the AC output terminal T13. to prevent
  • the electromagnetic contactor S3 is controlled by the main controller 22, is turned on in the inverter power supply mode for supplying the AC power generated by the inverter 8 to the load 31, and bypass power supply for supplying the AC power from the bypass AC power supply 33 to the load 31. turned off in mode.
  • the semiconductor switch 20 includes a pair of thyristors connected in antiparallel to each other, and is connected between the bypass input terminal T14 and the node N3.
  • the electromagnetic contactor S4 is connected in parallel with the semiconductor switch 20 .
  • the semiconductor switch 20 is controlled by the main controller 22 , is normally turned off, and instantly turns on when the inverter 8 fails to supply AC power from the bypass AC power supply 33 to the load 31 .
  • the semiconductor switch 20 is turned off after a predetermined time has passed since it was turned on.
  • the electromagnetic contactor S4 is turned off in the inverter power supply mode in which the AC power generated by the inverter 8 is supplied to the load 31, and is turned on in the bypass power supply mode in which the AC power from the bypass AC power supply 33 is supplied to the load 31.
  • the electromagnetic contactor S4 is turned on when the inverter 8 fails, and supplies AC power from the bypass AC power supply 33 to the load 31. That is, when the inverter 8 fails, the semiconductor switch 20 is instantaneously turned on for a predetermined period of time and the electromagnetic contactor S4 is turned on. This is to prevent the semiconductor switch 20 from being overheated and damaged.
  • the switch I/F 72 is connected to the electromagnetic contactors S3, S4 and the semiconductor switch 20.
  • the switch I/F 72 is connected to the main controller 22 via the communication line 15 .
  • Switch I/F 72 turns electromagnetic contactors S 3 and S 4 and semiconductor switch 20 on or off according to an on command or off command given from main controller 22 .
  • the operation unit 24 includes a plurality of buttons operated by the user of the uninterruptible power supply 100, a display that displays various information, and the like. By operating the operation unit 24, the user can turn on and off the power of the uninterruptible power supply 100, or select one of the bypass power supply mode and the inverter power supply mode. ing.
  • the operation unit 24 is connected to the communication network NW, and can exchange data with the external device 35 of the uninterruptible power supply 100 via the communication network NW (see FIG. 2). .
  • the external device 35 includes, for example, a PC (Personal Computer) or a server.
  • the operation unit 24 may further have a USB connector. In this case, the operation unit 24 exchanges data with the external device 35 via the USB connector.
  • the main controller 22 When the user directly operates the operation unit 24 or remotely operates the operation unit 24 using the external device 35, the main controller 22, the detectors 60, 62, 64, and the gate drivers 66, 68 , 70 and the switch I/F 72 can update programs installed therein. Details of the program update process will be described later.
  • the main controller 22 controls the entire uninterruptible power supply 100 based on signals from the operation unit 24, signals from the detectors 60, 62, 64, and the like. That is, main controller 22 detects whether or not a power failure has occurred based on the detected value of AC input voltage Vi, and controls converter 4 and inverter 8 in synchronization with the phase of AC input voltage Vi.
  • the main controller 22 also controls the converter 4 based on the AC input voltage Vi, the AC input current Ii, and the DC voltage VD.
  • the main controller 22 normally controls the converter 4 so that the DC voltage VD becomes the desired target voltage VDT, and stops the operation of the converter 4 when the commercial AC power supply 30 fails.
  • the main controller 22 also controls the bidirectional chopper 7 based on the DC voltage VD and the battery voltage VB.
  • the main controller 22 normally controls the bidirectional chopper 7 so that the battery voltage VB becomes the desired target battery voltage VBT, and when the commercial AC power supply 30 fails, the DC voltage VD becomes the desired target voltage VDT. to control the bi-directional chopper 7.
  • the main controller 22 also controls the inverter 8 based on the AC output current Io and the AC output voltage Vo so that the AC output voltage Vo becomes the desired target voltage VoT.
  • the control of the converter 4, the bidirectional chopper 7 and the inverter 8 described above is performed by the main controller 22, the detectors 60, 62, 64, the gate drivers 66, 68, 70 and the switch I/F 72, respectively, by pre-installed programs. and exchange data with each other via the communication line 15 .
  • each of the detectors 60, 62, 64, the gate drivers 66, 68, 70 and the switch I/F 72 is controlled by the main controller 22 that controls the entire uninterruptible power supply 100.
  • the main controller 22 controls the entire uninterruptible power supply 100.
  • a "controller" that controls the operation of the module.
  • data can be exchanged between the main controller and each controller by serial communication. As a result, even if the number of modules increases, an increase in the number of wires connected to the main controller 22 can be suppressed.
  • detectors 60, 62, 64, gate drivers 66, 68, 70 and switch I/F 72 will be described. Since detectors 60, 62, 64, gate drivers 66, 68, 70 and switch I/F 72 have the same basic configuration, the configuration of gate driver 66 will be representatively shown in the following description.
  • FIG. 2 is a block diagram showing the configuration of the main controller 22 and the gate driver 66. As shown in FIG.
  • main controller 22 and gate driver 66 are connected by communication line 15 so as to be bidirectionally communicable.
  • the communication line 15 is configured to bi-directionally transfer data in serial communication.
  • the communication line 15 includes a communication line 15A for transferring data from the main controller 22 to the gate driver 66 and a communication line 15B for transferring data from the gate driver 66 to the main controller 22.
  • the main controller 22 and the gate driver 66 cooperate with each other to control the converter 4 by executing a program stored in memory in advance.
  • the main controller 22 and the gate driver 66 perform two-way communication in a "normal communication mode" during operation of the uninterruptible power supply 100, and two-way communication for updating the programs stored in each storage device. It has two communication modes: "update mode".
  • the default communication mode is the normal communication mode.
  • each of the main controller 22 and the gate driver 66 transitions the communication mode from the normal communication mode to the update mode.
  • the main controller 22 includes a programmable device 40, an update device 42, a selector 44, and a serial communication I/F 46.
  • the programmable device 40 includes a processor 400 , a memory 402 , an input/output (I/O) circuit 404 and a communication I/F 406 .
  • Processor 400, memory 402, I/O circuit 404, and communication I/F 406 can exchange signals with each other via a bus (not shown).
  • Programmable device 40 may be implemented as a control board including processor 400 .
  • Programmable device 40 corresponds to one embodiment of a "first programmable device.”
  • the processor 400 is composed of at least one integrated circuit.
  • An integrated circuit can be configured by, for example, at least one CPU (Central Processing Unit), at least one MPU (Micro Processing Unit), at least one FPGA (Field Programmable Gate Array), or a combination thereof.
  • CPU Central Processing Unit
  • MPU Micro Processing Unit
  • FPGA Field Programmable Gate Array
  • the memory 402 includes ROM (Read Only Memory), RAM (Random Access Memory), and a non-volatile storage device.
  • Processor 400 controls the operation of uninterruptible power supply 100 by executing various programs.
  • Processor 400 reads the program from non-volatile storage to ROM.
  • the RAM functions as working memory and temporarily stores various data necessary for program execution.
  • the I/O circuit 404 is connected to the operation unit 24 and the update device 42 and can exchange signals with the operation unit 24 and the update device 42 .
  • the communication I/F 406 is an interface for exchanging data with the gate driver 66 in normal communication mode.
  • the programmable device 40 generates a transmission signal T1 and outputs the generated transmission signal T1 to the first input terminal of the selector 44 in the normal communication mode.
  • the programmable device 40 has a parallel/serial converter that converts the transmission signal T1, which is parallel data, into serial data.
  • An update device 42 (hereinafter also simply referred to as "device") 42 is used to update programmable devices 40 and 50 included in the main controller 22 and gate driver 66, respectively.
  • the device 42 operates in response to an update execution instruction from the operation unit 24 and executes processing for updating the programmable devices 40 and 50 .
  • Device 42 may be configured integrally with programmable device 40 or may be configured separately from programmable device 40 .
  • Device 42 corresponds to one embodiment of "device.”
  • the device 42 includes an I/O circuit 420 and a communication I/F 422.
  • the I/O circuit 420 and the communication I/F 422 can exchange signals with each other via a bus (not shown).
  • the I/O circuit 420 is connected to the programmable device 40 and the operating section 24, and can exchange signals with the programmable device 40 and the operating section 24.
  • a communication I/F 422 is an interface for exchanging data between the device 42 and the gate driver 66 in update mode.
  • the device 42 receives data necessary for update processing from the operation unit 24 via the I/O circuit 420 .
  • the device 42 uses the data given from the operation unit 24 to generate a transmission signal Tu1 for updating the programmable device 50 and outputs the generated transmission signal Tu1 to the second input terminal of the selector 44 .
  • the device 42 has a parallel/serial converter that converts the transmission signal Tu1, which is parallel data, into serial data.
  • the device 42 also receives an update mode transition flag Fu indicating an update execution instruction from the operation unit 24 via the I/O circuit 420 .
  • the update mode transition flag Fu is set to the OFF state during the normal communication mode, and is set to the ON state in response to an update execution instruction.
  • the device 42 When the update mode transition flag Fu is on, the device 42 generates an output signal UO2 activated to H (logic high) level and outputs the generated output signal UO2 to the selector 44. When the update mode transition flag Fu is off, the device 42 outputs an L (logical low) level output signal UO2 to the selector 44 .
  • the selector 44 receives a transmission signal T1 for normal communication output from the programmable device 40 at its first input terminal, and receives an update transmission signal Tu1 output from the device 42 at its second input terminal. Selector 44 selects one of the two input signals and outputs it to driver 460 in serial communication I/F 46 according to output signal UO2 provided from device 42 . Specifically, when output signal UO 2 is at L level, selector 44 selects transmission signal T 1 from programmable device 40 and outputs it to driver 460 . On the other hand, when the output signal UO2 is at H level, the selector 44 selects the transmission signal Tu1 from the device 42 and outputs it to the driver 460.
  • FIG. Selector 44 corresponds to one embodiment of a "first selector.”
  • the serial communication I/F 46 is a communication interface for exchanging various data between the main controller 22 and the gate driver 66 by serial communication using the communication line 15 .
  • Serial communication I/F 46 has driver 460 and receiver 462 .
  • a transmission signal output from the selector 44 is applied to the driver 460 .
  • the driver 460 transmits data corresponding to the transmission signal to the controller 14 via the communication line 15A.
  • the receiver 462 receives data transmitted from the gate driver 66 via the communication line 15B and outputs it to the programmable device 40 or device 42 as a received signal.
  • the receiver 462 In the normal communication mode, the receiver 462 outputs data from the gate driver 66 to the programmable device 40 as a reception signal R1 for normal communication.
  • the receiver 462 In the update mode, the receiver 462 outputs data from the gate driver 66 to the device 42 as a reception signal Ru1 for update.
  • the programmable device 40 receives the received signal R1 output from the receiver 462 and performs predetermined processing based on the input received signal R1.
  • the programmable device 40 has a serial/parallel converter that converts the received signal R1, which is serial data, into parallel data.
  • the device 42 receives the reception signal Ru1 for update output from the receiver 462, and performs predetermined processing based on the input reception signal Ru1.
  • the device 42 has a serial/parallel converter that converts the received signal Ru1, which is serial data, into parallel data.
  • the gate driver 66 includes a programmable device 50, a selector 52, a latch circuit 54, and a serial communication I/F56.
  • the programmable device 50 includes a processor 500, a ROM 502, a RAM 504, a buffer circuit 506, a reception terminal 508 for update, and a transmission terminal 510 for update. These components can exchange signals with each other via a bus (not shown). Programmable device 50 may be implemented as a control board including processor 500 . Programmable device 50 corresponds to one embodiment of a "second programmable device.”
  • the processor 500 is composed of at least one integrated circuit.
  • An integrated circuit may be composed of, for example, at least one CPU, at least one MPU, at least one FPGA, or a combination thereof.
  • the processor 500 drives the switching elements that make up the converter 4 by executing various programs.
  • the processor 500 develops a program stored in the ROM 502 in the RAM 504 and executes it.
  • Programs stored in the ROM 502 describe various processes to be executed by the processor 500 .
  • a RAM 504 functions as a working memory and temporarily stores various data necessary for program execution.
  • the programmable device 50 In the normal communication mode, the programmable device 50 generates a transmission signal T2 for normal communication and outputs the generated transmission signal T2 to the buffer circuit 506.
  • the programmable device 50 has a parallel/serial converter that converts the transmission signal T2, which is parallel data, into serial data.
  • the buffer circuit 506 includes a transmission buffer Bt, a reception buffer Br, and an output buffer Bo.
  • the transmission buffer Bt is connected to the first input terminal of the selector 52 .
  • Transmission buffer Bt temporarily stores transmission signal T2 output from processor 500 .
  • the reception buffer Br temporarily stores the reception signal R2 for normal communication that is input to the processor 500. Note that when the main controller 22 receives the update mode transition flag Fu from the operation unit 24 during the normal communication mode, the processor 500 receives the update mode transition flag Fu transferred from the main controller 22 via the reception buffer Br. receive.
  • processor 500 When the processor 500 receives the update mode transition flag Fu, it generates an output signal UO1 activated to H level and outputs the generated output signal UO1 to the selector 52 . If update mode transition flag Fu is not received, processor 500 outputs L level output signal UO 1 to selector 52 . Output buffer Bo temporarily stores output signal UO 1 output from processor 500 . Latch circuit 54 is provided between output buffer Bo and selector 52 and latches output signal UO1 output from output buffer Bo.
  • the output buffer Bo further outputs an output signal UO1 to the ROM502.
  • ROM 502 determines the communication mode between main controller 22 and gate driver 66 based on output signal UO1 provided from output buffer Bo. Specifically, when the output signal UO1 is at L level, the ROM 502 determines that the communication mode is the normal communication mode. When the output signal UO1 is at H level, the ROM 502 determines that the communication mode is the update mode.
  • the reception terminal 508 and the transmission terminal 510 are connected to the ROM 502 .
  • a reception terminal 508 and a transmission terminal 510 are used to exchange data for updating the program stored in the ROM 502 .
  • the reception terminal 508 is connected to the receiver 560 in the serial communication I/F 56 and inputs the reception signal Ru2 output from the receiver 560 to the ROM 502 .
  • the transmission terminal 510 is connected to the second input terminal of the selector 52 and inputs the transmission signal Tu2 generated by the ROM 502 to the second input terminal of the selector 52 .
  • the selector 52 receives a transmission signal T2 for normal communication output from the processor 500 at its first input terminal, and receives an update transmission signal Tu2 output from the ROM 502 at its second input terminal. Selector 52 selects one of the two input signals and outputs it to driver 562 in serial communication I/F 56 according to output signal UO1 provided from processor 500 . When output signal UO 1 is at L level, selector 52 selects transmission signal T 2 from processor 500 and outputs it to driver 562 . On the other hand, when output signal UO1 is at H level, selector 52 selects transmission signal Tu2 from ROM 502 and outputs it to driver 562 . Selector 52 corresponds to one embodiment of a "second selector.”
  • the serial communication I/F 56 is a communication interface for exchanging various data between the gate driver 66 and the main controller 22 by serial communication using the communication line 15.
  • Serial communication I/F 56 has receiver 560 and driver 562 .
  • the receiver 560 receives data transmitted from the main controller 22 via the communication line 15A and outputs it to the processor 500 or ROM 502 as a received signal.
  • the receiver 560 In the normal communication mode, the receiver 560 outputs data from the main controller 22 to the processor 500 as a reception signal R2 for normal communication.
  • the receiver 560 In the update mode, the receiver 560 outputs data from the main controller 22 to the ROM 502 as a reception signal Ru2 for update.
  • the processor 500 receives the received signal R2 output from the receiver 560 and performs predetermined processing based on the input received signal R2.
  • the processor 500 has a serial/parallel converter that converts the received signal R2, which is serial data, into parallel data.
  • the ROM 502 receives the received signal Ru2 output from the receiver 560 and executes update processing based on the received received signal Ru2.
  • the ROM 502 has a serial/parallel converter that converts the received signal Ru2, which is serial data, into parallel data.
  • a transmission signal output from the selector 52 is applied to the driver 562 .
  • the driver 562 transmits data corresponding to the transmission signal to the main controller 22 via the communication line 15B.
  • FIG. 3 is a diagram for explaining two-way communication in normal communication mode.
  • the programmable device 40 of the main controller 22 and the programmable device 50 (processor 500) of the gate driver 66 exchange data via the communication line 15.
  • the update mode transition flag Fu is set to OFF.
  • the device 42 outputs the L level output signal UO2 to the selector 44 .
  • the selector 44 receives the transmission signal T1 output from the programmable device 40 at its first input terminal, and receives the transmission signal Tu1 output from the device 42 at its second input terminal.
  • selector 44 selects transmission signal T 1 from programmable device 40 and outputs it to driver 460 .
  • a transmission signal T1 output from the selector 44 is transmitted to the gate driver 66 via the communication line 15A.
  • the receiver 560 receives the transmission signal T1 via the communication line 15A. In the normal communication mode, the receiver 560 outputs the received transmission signal T1 to the reception buffer Br. The reception buffer Br outputs the transmission signal T1 to the processor 500 as the reception signal R2.
  • the processor 500 outputs an L-level output signal UO1 to the selector 44. Further, processor 500 transfers L level output signal UO1 to ROM 502 via output buffer Bo. ROM 502 determines that the communication mode is the normal communication mode based on L-level output signal UO1 applied from output buffer Bo.
  • the output buffer Bo provides the L-level output signal UO1 to the selector 52 via the latch circuit 54 .
  • Latch circuit 54 latches output signal UO1.
  • the selector 52 receives the transmission signal T2 output from the processor 500 at its first input terminal, and receives the transmission signal Tu2 output from the ROM 502 at its second input terminal.
  • output signal UO 1 is at L level
  • selector 52 selects transmission signal T 2 from processor 500 and outputs it to driver 562 .
  • a transmission signal T2 output from the selector 52 is transmitted to the main controller 22 via the communication line 15B.
  • the receiver 462 receives the transmission signal T2 via the communication line 15B. In the normal communication mode, receiver 462 outputs received transmission signal T2 to programmable device 40 . Programmable device 40 receives transmission signal T2 as reception signal R1.
  • the thick line indicates the communication path formed between the main controller 22 and the gate driver 66 in the normal communication mode.
  • the selector 44 of the main controller 22 selects the transmission signal T1 of the programmable device 40 and transmits it to the gate driver 66 .
  • the selector 52 of the gate driver 66 selects the transmission signal T2 of the programmable device 50 and transmits it to the main controller 22 . That is, a communication path is formed to enable communication between programmable device 40 and programmable device 50 .
  • converter 4 can be controlled by exchanging data between programmable devices 40 and 50 using the communication path.
  • FIG. 4 is a diagram for explaining two-way communication in update mode.
  • the device 42 of the main controller 22 and the ROM 502 of the gate driver 66 exchange data for updating the programmable device 50 via the communication line 15 .
  • the transition from the normal communication mode shown in FIG. 3 to the update mode shown in FIG. Specifically, when the operation unit 24 receives an update execution instruction from the user or the external device 35 during the normal communication mode, the operation unit 24 sets the update mode shift flag Fu to the ON state. The operation unit 24 outputs to the device 42 the update mode transition flag Fu set to the ON state.
  • the device 42 transfers the update mode transition flag Fu received from the operation unit 24 to the programmable device 40 . Further, device 42 receives data for updating each of programmable devices 40 and 50 from operation unit 24 .
  • the programmable device 40 Upon receiving the update mode transition flag Fu, the programmable device 40 generates a transmission signal T1 including the update mode transition flag Fu and outputs it to the selector 44 .
  • the selector 44 receives the L-level output signal UO2. Therefore, selector 44 selects transmission signal T1 (that is, update mode shift flag Fu) from programmable device 40 and outputs it to driver 460 according to L-level output signal UO2.
  • a transmission signal T1 output from the selector 44 is transmitted to the controller 14 via the communication line 15A.
  • the device 42 transfers data for updating the programmable device 40 given from the operation unit 24 to the programmable device 40 .
  • the programmable device 40 updates the program stored in the memory 402 according to update data provided from the device 42 .
  • the device 42 activates the output signal UO2 to H level in response to receiving the update mode transition flag Fu, and outputs the output signal UO2 to the selector 44 . Further, the device 42 generates an update transmission signal Tu1 based on the data for updating the programmable device 50 given from the operation unit 24 .
  • the selector 44 When receiving the H level output signal UO2, the selector 44 selects the transmission signal Tu1 from the device 42 and outputs it to the driver 460. A transmission signal Tu1 output from the selector 44 is transmitted to the gate driver 66 via the communication line 15A.
  • the receiver 560 when the receiver 560 receives the transmission signal T1 including the update mode transition flag Fu during the normal communication mode, it outputs the received transmission signal T1 to the reception buffer Br.
  • the reception buffer Br outputs the transmission signal T1 to the processor 500 as the reception signal R2.
  • the received signal R2 includes an update mode transition flag Fu set to an ON state.
  • processor 500 When the processor 500 receives the update mode transition flag Fu, it activates the output signal UO1 to H level and outputs the output signal UO1 to the selector 44 . Processor 500 also transfers output signal UO1 to ROM 502 .
  • the processor 500 disables the buffer circuit 506 in response to receiving the update mode transition flag Fu. By stopping data exchange by the processor 500 during the update mode, it is possible to prevent the processor 500 from malfunctioning during execution of the update.
  • the H level output signal UO1 is input to the selector 52 via the output buffer Bo and the latch circuit 54.
  • Latch circuit 54 latches this H level output signal UO1.
  • the ROM 502 determines that the normal mode is the update mode based on the H level output signal UO1 input from the output buffer Bo. During the update mode, the ROM 502 can exchange update data with the main controller 22 (the device 42 ) instead of the processor 500 .
  • the selector 52 selects the update transmission signal Tu2 from the ROM 502 and outputs it to the driver 562 according to the H level output signal UO1 input from the latch circuit 54 .
  • a transmission signal Tu2 output from the selector 52 is transmitted to the main controller 22 via the communication line 15B.
  • the receiver 462 receives the transmission signal Tu2 via the communication line 15B.
  • the receiver 462 In update mode, the receiver 462 outputs the received transmission signal Tu2 to the device 42 .
  • the device 42 receives the transmission signal Tu2 as the update reception signal Ru1.
  • a thick line indicates a communication path formed between the main controller 22 and the gate driver 66 in the update mode.
  • the selector 44 of the main controller 22 selects the transmission signal Tu1 for updating the device 42 and transmits it to the gate driver 66 .
  • the selector 52 of the gate driver 66 selects the transmission signal Tu2 for updating the ROM 502 and transmits it to the main controller 22 . That is, a communication path is formed to enable communication between device 42 and ROM 502 .
  • the programmable device 50 can be updated by exchanging update data between the device 42 and the ROM 502 using the communication path.
  • the communication line 15 is shared by the communication path in the normal communication mode (see FIG. 3) and the communication path in the update mode (see FIG. 4). Therefore, the programmable device 50 of the gate driver 66 can be updated by the main controller 22 without increasing the number of communication lines.
  • the main controller 22 is connected to multiple controllers (detectors 60 , 62 , 64 , gate drivers 66 , 68 , 70 and switch I/F 72 ) via communication lines 15 . Therefore, by forming a communication path for update between the main controller 22 and each controller using the communication line 15, the main controller 22 can update all the controllers.
  • the gate driver 66 when the programmable device 50 receives the update mode transition flag Fu from the main controller 22, it invalidates the buffer circuit 506 used for bidirectional communication in the normal communication mode. As a result, the processor 500 cannot exchange data during the update mode, and the output of the output signal UO1 to the selector 52 is also interrupted.
  • provision of the latch circuit 54 for latching the output signal UO1 of the processor 500 makes it possible to keep supplying the H-level output signal UO1 to the selector 52 .
  • bidirectional communication between the device 42 of the main controller 22 and the ROM 502 can be maintained during the update mode, allowing the program stored in the ROM 502 to be updated.
  • the main controller 22 and the gate driver 66 execute initialization processing of the programmable devices 40 and 50, respectively.
  • This initialization process causes the communication mode to transition from the update mode to the normal communication mode.
  • the device 42 outputs the L level output signal UO 2 to the selector 44 .
  • processor 500 outputs L-level output signal UO1 to selector 52 and restores buffer circuit 506 to a usable state.
  • FIG. 5 is a flow chart explaining the procedure for updating the programmable devices of the main controller 22 and the gate driver 66.
  • the processing performed by the main controller 22 is shown on the left side, and the processing performed by the gate driver 66 is shown on the right side.
  • the device 42 in the main controller 22 determines whether or not the update mode shift flag Fu has been received from the operation unit 24 in step (hereinafter simply referred to as S) 01 .
  • the device 42 transfers the received update mode transition flag Fu to the programmable device 40 .
  • the programmable device 40 At S ⁇ b>02 , the programmable device 40 generates a transmission signal T ⁇ b>1 including an update mode transition flag Fu and outputs it to the selector 44 .
  • the selector 44 receives the L-level output signal UO 2 from the device 42 , so selects the transmission signal T 1 (update mode shift flag Fu) and transmits it to the gate driver 66 via the communication line 15 .
  • the device 42 outputs the output signal UO2 activated to H level to the selector 44 by S03.
  • the selector 44 selects the transmission signal Tu 1 for updating the device 42 instead of the transmission signal T 1 of the programmable device 40 and outputs it to the driver 460 .
  • the communication mode is changed from the normal communication mode to the update mode.
  • the communication path between the main controller 22 and the gate driver 66 is switched from the communication path between the programmable device 40 and the gate driver 66 to the communication path between the device 42 and the gate driver 66 by hardware. Therefore, the programmable device 40 cannot exchange data with the gate driver 66 during the update mode.
  • the programmable device 40 updates the program stored in the memory 402 using the update data provided from the device 42. After completing the update, the programmable device 40 is in a standby state until the updating of the programmable device 50 is completed.
  • the device 42 updates the programmable device 50 of the gate driver 66 by exchanging update data with the gate driver 66.
  • the device 42 determines whether or not the update of the programmable devices 40, 50 has been completed. In S ⁇ b>06 , the device 42 determines whether or not the update of the programmable device 40 is completed based on the signal from the programmable device 40 . Also, the device 42 determines whether or not the updating of the programmable device 50 is completed based on the signal transmitted from the gate driver 66 . If the update of the programmable device 50 is not completed (NO determination in S06), the device 42 continues the process of S05.
  • the programmable device 40 When it is determined that the update of the programmable devices 40 and 50 is completed (YES determination in S06), the programmable device 40 initializes the main controller 22 in S07. By being initialized, device 42 outputs to selector 44 an output signal UO2 inactivated to L level in S08. By receiving the L-level output signal UO2, the selector 44 selects the transmission signal T1 of the programmable device 40 and outputs it to the driver 460. FIG. As a result, the communication mode is changed from the update mode to the normal communication mode. According to S08, the communication path between the main controller 22 and the gate driver 66 is switched from the communication path between the device 42 and the gate driver 66 to the communication path between the programmable device 40 and the gate driver 66 by hardware. Therefore, the programmable device 40 exchanges data with the gate driver 66 according to the updated program.
  • the programmable device 50 determines whether or not the update mode transition flag Fu has been received from the main controller 22 in S11. When the update mode transition flag Fu is received from the main controller 22 (YES determination in S11), the programmable device 50 outputs the output signal UO1 activated to H level to the selector 52 in S12.
  • the selector 52 selects the update output signal Tu2 output from the ROM 502 instead of the transmission signal T2 of the processor 500 and outputs it to the driver 562. Thereby, the communication path between the main controller 22 and the gate driver 66 is switched from the communication path between the programmable device 40 and the processor 500 to the communication path between the device 42 and the ROM 502 by hardware.
  • the programmable device 50 disables the buffer circuit 506 in S13. As a result, the communication mode is changed from the normal communication mode to the update mode. During the update mode, programmable device 50 cannot exchange data with programmable device 40 .
  • the program stored in the ROM 502 is updated by exchanging update data between the ROM 502 and the device 42 via the communication line 15.
  • the device 42 determines whether the update of the programmable device 50 is completed.
  • the programmable device 50 determines whether the update of the programmable device 50 is completed based on the signal from ROM502. If the update of the programmable device 50 has not been completed (NO determination in S16), the programmable device 50 continues the processes of S14 and S15.
  • the programmable device 50 initializes the gate driver 66 in S17. By being initialized, programmable device 50 outputs to selector 52 output signal UO1 inactivated to L level in S18. By receiving output signal UO1 at L level, selector 52 selects transmission signal T2 of processor 500 and outputs it to driver 562.
  • the communication path between the main controller 22 and the gate driver 66 is hardware switched from the communication path between the device 42 and the ROM 502 to the communication path between the programmable device 40 and the processor 500. Therefore, the programmable device 50 exchanges data with the programmable device 40 of the main controller 22 according to the updated program.
  • the programmable device 50 enables the buffer circuit 506 in S19. As a result, the communication mode is changed from the update mode to the normal communication mode. Programmable device 50 returns to a state in which data can be exchanged with programmable device 40 .
  • the main controller 22 and a plurality of controllers can communicate with each other through the serial communication line (communication line 15).
  • the main controller 22 can update programs installed in each controller using the serial communication line. This eliminates the need to connect a computer to each controller via a programming cable. Therefore, it is possible to efficiently update all controllers with a simplified configuration.
  • the operation unit 24 is communicably connected to the external device 35, and the main controller 22 receives update data from the operation unit 24 and transmits it to each controller. It is also possible to remotely update each controller using
  • FIG. 6 is a circuit block diagram showing the configuration of an uninterruptible power supply according to Embodiment 2.
  • FIG. 6 is a circuit block diagram showing the configuration of an uninterruptible power supply according to Embodiment 2.
  • uninterruptible power supply 110 includes bypass module B0, a plurality of power modules P1 to Pn (where n is an integer equal to or greater than 2), battery 32, and communication line 15. Prepare.
  • Bypass module B 0 and power modules P 1 -Pn are connected to each other by communication line 15 .
  • the communication line 15 is configured to bi-directionally transmit data in serial communication.
  • the bypass module B0 has an AC input terminal T21, an AC output terminal T22, and a switch (not shown) connected between the AC input terminal T21 and the AC output terminal T22.
  • Each of the power modules P1-Pn is a power conversion module having a converter and an inverter.
  • the power modules P1 to Pn may be collectively referred to as "power module P".
  • the power module P has an AC input terminal T11, a battery terminal T12, and an AC output terminal T13.
  • the AC input terminal T21 of the bypass module B0 and the AC input terminal T11 of each power module P are both connected to the commercial AC power supply 30.
  • AC input terminal T21 and each AC input terminal T11 receive commercial-frequency AC voltage Vi supplied from commercial AC power supply 30 .
  • the battery terminals T12 of each power module P are both connected to the battery 32.
  • a battery 32 stores DC power.
  • a capacitor may be connected instead of the battery 32 .
  • the AC output terminal T22 of the bypass module B0 and the AC output terminal T13 of each power module P are both connected to the load 31. That is, bypass module B0 and power modules P1-Pn are connected in parallel between commercial AC power supply 30 and load 31.
  • FIG. The load 31 is driven by AC power supplied from the bypass module B0 or the power module P.
  • Such an uninterruptible power supply is called a "module type uninterruptible power supply”.
  • a module-type uninterruptible power supply internally builds a parallel circuit of power modules corresponding to the capacity of the uninterruptible power supply.
  • N power modules are required for power supply by an uninterruptible power supply
  • power supply quality can be improved by implementing (N+1) power modules for redundancy.
  • Such a method of achieving redundancy in units of modules in a single uninterruptible power supply is also called a "hot swap method”.
  • a hot-swap system means a structure in which a power module is stopped during operation of the uninterruptible power supply, and the power module can be pulled out and inserted. According to this, it is possible to replace the power module P while continuing to supply power from the uninterruptible power supply when the power module fails or is inspected.
  • the uninterruptible power supply 110 has an inverter power supply mode and a bypass power supply mode.
  • the inverter power supply mode is a mode in which AC power is supplied from the power module P to the load 31 .
  • the inverter power supply mode the AC power supplied from the commercial AC power supply 30 is converted into DC power by the converter of the power module P, and the DC power is converted into AC power by the inverter and supplied to the load 31 .
  • the bypass power supply mode is a mode in which AC power is supplied from the commercial AC power supply 30 to the load 31 via the bypass module B0. In the bypass power supply mode, AC power supplied from the commercial AC power supply 30 is supplied to the load 31 without passing through the power module P.
  • FIG. 7 is a circuit block diagram showing configurations of the bypass module B0 and the power module P shown in FIG.
  • Uninterruptible power supply 110 converts three-phase AC power from commercial AC power supply 30 into DC power, converts the DC power into three-phase AC power, and supplies the power to load 31 .
  • FIG. 7 only a portion of the circuit corresponding to one of the three phases (U phase, V phase, W phase) is shown for the sake of simplification of the drawing and explanation.
  • the bypass module B0 includes a semiconductor switch 20, a main controller 80, and an operating section 24.
  • the semiconductor switch 20 is connected between the AC input terminal T21 and the AC output terminal T22.
  • the semiconductor switch 20 is, for example, a thyristor switch having a pair of thyristors connected in anti-parallel.
  • Semiconductor switch 20 is controlled by main controller 80 .
  • the semiconductor switch 20 is turned off during the inverter power supply mode and turned on during the bypass power supply mode.
  • the operation unit 24 includes a plurality of buttons operated by the user of the uninterruptible power supply 110, a display that displays various information, and the like. By operating the operation unit 24, the user can turn on and off the power of the uninterruptible power supply 110, or select one of the bypass power supply mode and the inverter power supply mode. ing.
  • the operation unit 24 is connected to the communication network NW, and can exchange data with the external device 35 of the uninterruptible power supply 110 via the communication network NW (see FIG. 8).
  • External device 35 includes, for example, a PC or a server.
  • the operation unit 24 may further have a USB connector. In this case, the operation unit 24 exchanges data with the external device 35 via the USB connector.
  • the user directly operates the operation unit 24, or the user uses the external device 35. It is possible to update the programs installed in each of the main controller 80 and the controller 82 of the power module P by remotely operating the operation unit 24 .
  • the power module P includes electromagnetic contactors S1 to S3, capacitors 1, 5, 10, reactors 2, 9, converter 4, DC line 6, bidirectional chopper 7, inverter 8, current detector 13, and controller 82.
  • the electromagnetic contactor S1 and the reactor 2 are connected in series between the AC input terminal T11 and the input node of the converter 4.
  • Capacitor 1 is connected to node N1 between electromagnetic contactor S1 and reactor 2 .
  • the electromagnetic contactor S1 is turned on when the corresponding power module P is put into the operating state, and is turned off when the corresponding power module P is put into the stopped state.
  • the instantaneous value of AC input voltage Vi appearing at node N1 is detected by controller . Based on the instantaneous value of the AC input voltage Vi, it is determined whether or not a power failure has occurred.
  • the capacitor 1 and the reactor 2 constitute an AC filter 3.
  • the AC filter 3 is a low-pass filter that passes commercial-frequency AC power from the commercial AC power supply 30 to the converter 4 and prevents the switching-frequency signal generated by the converter 4 from passing to the commercial AC power supply 30. .
  • the converter 4 is controlled by the controller 82 , and when AC power is normally supplied from the commercial AC power supply 30 , converts the AC power into DC power and outputs it to the DC line 6 . When the commercial AC power supply 30 fails, the operation of the converter 4 is stopped.
  • the capacitor 5 is connected to the DC line 6 and smoothes the voltage of the DC line 6 .
  • the instantaneous value of the DC voltage VD appearing on DC line 6 is detected by controller 82 .
  • the DC line 6 is connected to the high voltage side node of the bidirectional chopper 7, and the low voltage side node of the bidirectional chopper 7 is connected to the battery terminal T12 via the electromagnetic contactor S2.
  • the electromagnetic contactor S2 is turned on when the corresponding power module P is used, and is turned off during maintenance of the corresponding power module P and the corresponding battery 32.
  • the instantaneous value of the terminal voltage VB of the battery 32 appearing at the battery terminal T12 is detected by the controller 82.
  • the bidirectional chopper 7 is controlled by a controller 82, and normally stores the DC power generated by the converter 4 in the battery 32.
  • the DC power in the battery 32 is transferred to the DC line 6. supplied to the inverter 8 via the
  • the bidirectional chopper 7 steps down the DC voltage VD of the DC line 6 and supplies it to the battery 32 . Further, when the DC power of the battery 32 is supplied to the inverter 8 , the bidirectional chopper 7 boosts the voltage VB across the terminals of the battery 32 and outputs it to the DC line 6 .
  • DC line 6 is connected to the input node of inverter 8 .
  • the output node of inverter 8 is connected to the first terminal of reactor 9, and the second terminal (node N2) of reactor 9 is connected to AC output terminal T13 via electromagnetic contactor S3.
  • Capacitor 10 is connected to node N2.
  • the instantaneous value of AC output voltage Vo appearing at node N2 is detected by controller .
  • Current detector 13 detects an instantaneous value of current Io flowing from node N2 to AC output terminal T13 (that is, load 31) via electromagnetic contactor S3, and provides controller 82 with signal Iof indicating the detected value.
  • the reactor 9 and the capacitor 10 constitute an AC filter 11.
  • the AC filter 11 is a low-pass filter that allows the commercial-frequency AC power generated by the inverter 8 to pass through the AC output terminal T13, and the switching-frequency signal generated by the inverter 8 to pass through the AC output terminal T13. to prevent
  • the electromagnetic contactor S3 is controlled by the controller 82 to be turned on when the corresponding power module P is in the operating state, and turned off when the corresponding power module P is in the stopped state.
  • the controller 82 controls the entire corresponding power module P based on the AC input voltage Vi, the DC voltage VD, the voltage VB across the terminals of the battery 32, the AC output current Io, the AC output voltage Vo, and the like. That is, controller 82 detects whether or not a power failure has occurred based on the detected value of AC input voltage Vi, and controls converter 4 and inverter 8 in synchronization with the phase of AC input voltage Vi.
  • controller 82 normally controls the converter 4 so that the DC voltage VD becomes the desired target voltage VDT, and stops the operation of the converter 4 when the commercial AC power supply 30 fails.
  • the controller 82 normally controls the bidirectional chopper 7 so that the voltage VB across the terminals of the battery 32 becomes the desired target battery voltage VBT, and when the commercial AC power supply 30 fails, the DC voltage VD is the desired value.
  • the bi-directional chopper 7 is controlled so that the target voltage VDT is equal to .
  • controller 82 is connected to the main controller 80 and the controllers 82 of the other power modules P via the communication line 15 and exchanges information with the main controller 80 and the other controllers 82 via the communication line 15 .
  • a serial communication method is applied as a communication method between the main controller 80 and each controller 82 .
  • Controller 82 controls converter 4 and inverter 8 so that the shared currents of multiple power modules P are equal.
  • the main controller 80 controls the entire uninterruptible power supply 110 based on signals from the power modules P and the like. Each controller 82 controls the corresponding power module P according to control commands given from the main controller 80 .
  • the main controller 80 obtains the sum of the output currents Io of the plurality of power modules P, ie, the load current IL, based on the output signals Iof of the plurality of current detectors 13, and supplies the load current IL.
  • the appropriate number of power modules P required to operate is calculated.
  • the main controller 80 compares the obtained appropriate number of operating machines with the current number of operating machines, and determines whether each power module P is to be operated or stopped based on the comparison result.
  • the main controller 80 transmits a signal indicating the determination result to each controller 82 via the communication line 15 .
  • the controller 82 When the corresponding power module P is brought to a stopped state, the controller 82 turns off the corresponding electromagnetic contactors S1 and S3 and stops the corresponding converter 4, bidirectional chopper 7 and inverter 8 from operating. Further, when the corresponding power module P is brought into operation, the controller 82 maintains the corresponding electromagnetic contactors S1 and S3 in the ON state, and causes the corresponding converter 4, bidirectional chopper 7 and inverter 8 to operate. continue.
  • FIG. 8 is a block diagram showing the configuration of the main controller 80 and the controller 82. As shown in FIG.
  • a main controller 80 and a plurality of controllers 82 are connected via a communication line 15 so as to be bidirectionally communicable.
  • the communication line 15 is configured to bi-directionally transfer data in serial communication.
  • the main controller 80 and multiple controllers 82 are connected in a daisy chain. Note that the connection mode of the main controller 80 and the plurality of controllers 82 is not limited to a daisy chain.
  • the main controller 80 has the same basic configuration as the main controller 22 shown in FIG. That is, main controller 80 includes programmable device 40 , device 42 , selector 44 , and communication I/F 44 .
  • controller 82 has the same basic configuration as the gate driver 66 shown in FIG. That is, controller 82 includes programmable device 50 , selector 52 , latch circuit 54 , and communication I/F 56 .
  • the main controller 80 and each controller 82 cooperate with each other to control the corresponding power module P by executing a program stored in memory in advance.
  • the main controller 80 and each controller 82 perform two-way communication in a "normal communication mode" during operation of the uninterruptible power supply 110, and an "update mode” in which two-way communication is performed to update the programs stored in each memory. It has two communication modes: "Mode". As for the communication mode, the normal communication mode is the default.
  • the main controller 80 and each controller 82 transition the communication mode from the normal communication mode to the update mode.
  • the programmable device 40 of the main controller 80 and the programmable device 50 of each controller 82 can be updated.
  • FIG. 9 is a diagram for explaining two-way communication in normal communication mode.
  • the selector 44 of the main controller 80 selects the transmission signal T1 for normal communication output from the programmable device 40 and transmits it to each controller 82 via the communication line 15. do.
  • the selector 52 of each controller 82 selects the transmission signal T2 for normal communication output from the programmable device 50 and transmits it to the main controller 80 via the communication line 15 . That is, a communication path is formed to enable communication between programmable device 40 and programmable device 50 .
  • each power module P can be controlled by exchanging data between the programmable devices 40 and 50 using the communication path.
  • FIG. 10 is a diagram for explaining two-way communication in update mode.
  • the device 42 of the main controller 80 and the ROM (not shown) of the programmable device 50 of the controller 82 exchange data for updating the programmable device 50 via the communication line 15 .
  • the transition from the normal communication mode to the update mode is executed according to an update mode transition flag Fu input from the operation unit 24 to the main controller 80 .
  • the selector 44 selects the update transmission signal Tu1 output from the device 42, and the communication line 15 to each controller 82 via.
  • the selector 52 selects the update transmission signal Tu2 output from the programmable device 50, and the communication line 15 to the main controller 80 via.
  • the programmable device 50 disables the buffer circuit 506 for normal communication during the update mode.
  • the H level output signal UO1 input to the selector 52 is latched by the latch circuit 54 .
  • a communication path is formed to enable communication between the device 42 and the programmable device 50 .
  • Each programmable device 50 can be updated by mutually exchanging update data between the device 42 and the programmable device 50 using the communication path.
  • the module type uninterruptible power supply 110 according to the second embodiment can also obtain the same effect as the uninterruptible power supply 100 according to the first embodiment described above. That is, the main controller 80 can update the programs installed in each controller 82 using the serial communication line (communication line 15). This eliminates the need to connect a computer to each controller 82 via programming cables. Therefore, it is possible to efficiently update all the controllers 82 connected to the main controller 80 with a simplified configuration.
  • the operation unit 24 is communicably connected to the external device 35, and the main controller 80 receives update data from the operation unit and transmits it to each controller 82, so that the user can use the external device 35. It is also possible to update each controller 82 remotely.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Programmable Controllers (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

メインコントローラ（２２）は、第１のプログラマブルデバイス（４０）と、デバイス（４２）と、第１のセレクタ（４４）とを含む。各コントローラ（６６）は、第２のプログラマブルデバイス（５０）と、第２のセレクタ（５２）とを含む。第２のプログラマブルデバイス（５０）は、メモリ（５０２）と、プロセッサ（５００）とを含む。第１のセレクタ（４４）は、無停電電源装置の運転時には第１のプログラマブルデバイス（４０）をシリアル通信線（１５）に接続し、デバイス（４２）がアップデート処理の実行指示を受け付けたことに応じて、デバイス（４２）をシリアル通信線に接続する。第２のセレクタ（５２）は、無停電電源装置の運転時にはプロセッサ（５００）をシリアル通信線（１５）に接続し、無停電電源装置の運転中にプロセッサ（５００）が第１のプログラマブルデバイス（４０）から実行指示を受信したことに応じて、メモリ（５０２）をシリアル通信線（１５）に接続する。

Description

無停電電源装置
　本開示は、無停電電源装置に関する。
　特開２０１８－１８２８７２号公報（特許文献１）には、スレーブ制御装置を有する複数の電源装置と、複数の電源装置の各々のスレーブ制御回路に指令を与えるマスタ制御装置とを備える電源システムが開示されている。当該電源システムにおいて、各スレーブ制御装置は、プログラマブルデバイスによって構成されており、マスタ制御装置に接続される高速シリアル通信部を含んでいる。各スレーブ制御装置は、高速シリアル通信部を介して、マスタ制御装置から指令値などを受信するとともに、電源装置の運転状態をマスタ制御装置に送信する。
特開２０１８－１８２８７２号公報
　上記電源システムでは、マスタ制御装置および複数のスレーブ制御装置の間のデータの遣り取りにシリアル通信を採用することにより、マスタ制御装置および複数のスレーブ制御装置の間に接続される配線の数を少なくすることができる。
　しかしながら、各スレーブ制御装置のプログラマブルデバイスにインストールされたソフトウェア（プログラム）をアップデートする場合には、各スレーブ制御装置にプログラミング用のケーブルを介してコンピュータを接続し、当該コンピュータからプログラマブルデバイスにアップデート用データをダウンロードすることが必要となる。
　そのため、大規模かつ複雑化した構造を有する電源装置においては、アップデート処理の実行しやすさを考慮して、プログラマブルデバイスが搭載される制御基板の配置を設計する必要が生じる。また、無停電電源装置に搭載される電源装置の数が増えるに従って、アップデート処理に多大な時間および手間がかかることが懸念される。
　それゆえ、本開示の主たる目的は、簡素化された構成で、プログラムのアップデートを効率良く実行することが可能な無停電電源装置を提供することである。
　本開示の一態様に係る無停電電源装置は、複数のモジュールと、メインコントローラと、複数のコントローラと、シリアル通信線とを備える。メインコントローラは、第１のプログラマブルデバイスを含み、複数のモジュールを制御する。複数のコントローラは、各々が第２のプログラマブルデバイスを含み、メインコントローラとの通信により複数のモジュールをそれぞれ駆動する。シリアル通信線は、メインコントローラと複数のコントローラとを通信接続する。メインコントローラは、デバイスと、第１のセレクタとをさらに含む。デバイスは、第１プログラマブルデバイスおよび第２プログラマブルデバイスの各々のアップデート処理を実行する。第１のセレクタは、第１のプログラマブルデバイスおよびデバイスのうちのいずれかをシリアル通信線に接続する。第２のプログラマブルデバイスは、プログラムを記憶するメモリと、メモリに記憶されたプログラムを実行することにより、対応するモジュールを駆動するプロセッサとを含む。複数のコントローラの各々は、第２のセレクタをさらに含む。第２のセレクタは、プロセッサおよびメモリのうちのいずれかをシリアル通信線に接続する。第１のセレクタは、無停電電源装置の運転時には第１のプログラマブルデバイスをシリアル通信線に接続する。第１のセレクタは、デバイスがアップデート処理の実行指示を受け付けたことに応じて、デバイスをシリアル通信線に接続する。第２のセレクタは、無停電電源装置の運転時にはプロセッサをシリアル通信線に接続する。第２のセレクタは、無停電電源装置の運転中にプロセッサが第１のプログラマブルデバイスから実行指示を受信したことに応じて、メモリをシリアル通信線に接続する。
　本開示によれば、簡素化された構成で、プログラムのアップデートを効率良く実行することが可能な無停電電源装置を提供することができる。
実施の形態１に係る無停電電源装置の構成を示す回路ブロック図である。 メインコントローラおよびゲートドライバの構成を示すブロック図である。 通常通信モードにおける双方向通信を説明する図である。 アップデートモードにおける双方向通信を説明する図である。 メインコントローラおよびゲートドライバのプログラマブルデバイスをアップデートする処理の手順を説明するフローチャートである。 実施の形態２に係る無停電電源装置の構成を示す回路ブロック図である。 図６に示したバイパスモジュールおよびパワーモジュールの構成を示す回路ブロック図である。 メインコントローラおよびコントローラの構成を示すブロック図である。 通常通信モードにおける双方向通信を説明する図である。 アップデートモードにおける双方向通信を説明する図である。
　以下に、本開示の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。
　［実施の形態１］
　図１は、実施の形態１に係る無停電電源装置の構成を示す回路ブロック図である。実施の形態１に係る無停電電源装置１００は、商用交流電源３０から供給される三相交流電力を直流電力に一旦変換し、その直流電力を三相交流電力に変換して負荷３１に供給するものである。図１では、図面および説明の簡単化のため、三相（Ｕ相、Ｖ相、Ｗ相）のうちの一相（たとえばＵ相）に対応する部分の回路のみが示されている。
　図１を参照して、無停電電源装置１００は、交流入力端子Ｔ１１、バッテリ端子Ｔ１２、交流出力端子Ｔ１３、およびバイパス入力端子Ｔ１４を備える。交流入力端子Ｔ１１は、商用交流電源３０から商用周波数の交流電力を受ける。バイパス入力端子Ｔ１４は、バイパス交流電源３３から商用周波数の交流電力を受ける。バイパス交流電源３３は、商用交流電源であってもよいし、発電機であっても構わない。
　バッテリ端子Ｔ１２は、バッテリ３２に接続される。バッテリ３２は、直流電力を蓄える。バッテリ３２は「電力貯蔵装置」の一実施例に対応する。バッテリ３２の代わりにコンデンサが接続されていても構わない。交流出力端子Ｔ１３は、負荷３１に接続される。負荷３１は、交流電力によって駆動される。
　無停電電源装置１００は、さらに、電磁接触器Ｓ１，Ｓ２，Ｓ３，Ｓ４、電流検出器１２，１３、コンデンサ１，５，１０、リアクトル２，９、コンバータ４、双方向チョッパ７、インバータ８、半導体スイッチ２０、検出器６０，６２，６４、ゲートドライバ６６，６８，７０、スイッチインターフェイス（Ｉ／Ｆ）７２、操作部２４、およびメインコントローラ２２を備える。
　電磁接触器Ｓ１，Ｓ２，Ｓ３，Ｓ４、電流検出器１２，１３、コンデンサ１，５，１０、リアクトル２，９、コンバータ４、双方向チョッパ７、インバータ８、および半導体スイッチ２０の各々は「モジュール」の一実施例に対応する。検出器６０，６２，６４、ゲートドライバ６６，６８，７０、およびスイッチＩ／Ｆ７２の各々は「コントローラ」の一実施例に対応する。
　電磁接触器Ｓ２の第１端子は交流入力端子Ｔ１１に接続され、電磁接触器Ｓ２の第２端子（ノードＮ１）はリアクトル２の第１端子に接続される。リアクトル２の第２端子はコンバータ４の交流端子４ａに接続される。コンデンサ１は、ノードＮ１と中性点ＮＰとの間に接続される。中性点ＮＰは、たとえば接地電圧を受ける。電磁接触器Ｓ１は、無停電電源装置１００の使用時にオンされ、例えば無停電電源装置１００のメンテナンス時にオフされる。
　ノードＮ１に現れる交流入力電圧Ｖｉの瞬時値は、検出器６０によって検出される。電流検出器１２は、ノードＮ１に流れる交流入力電流Ｉｉを検出し、その検出値を示す信号Ｉｉｆを検出器６０に出力する。検出器６０は、通信線１５を介してメインコントローラ２２に接続される。通信線１５は、シリアル通信にて双方向にデータを伝送するように構成されている。通信線１５は「シリアル通信線」の一実施例に対応する。検出器６０は、交流入力電圧Ｖｉの瞬時値の検出値を示す信号および交流入力電流Ｉｉの検出値を示す信号Ｉｉｆを、通信線１５を介してメインコントローラ２２に与える。
　コンデンサ１およびリアクトル２は、交流フィルタ３を構成し、商用周波数の交流電力を通過させるとともに、コンバータ４で発生するスイッチング周波数の電流が商用交流電源３０に通過することを防止する。
　コンバータ４は、メインコントローラ２２によって制御され、商用交流電源３０から交流電力が供給されている通常時には、交流電力を直流電力に変換して直流ライン６に出力する。商用交流電源３０から交流電力が正常に供給されなくなった場合（商用交流電源３０の停電時）には、コンバータ４の運転は停止される。コンバータ４の出力電圧は、所望の値に制御可能になっている。
　具体的には、コンバータ４は、図示しない複数のスイッチング素子を有している。複数のスイッチング素子にはゲートドライバ（ＧＤ）６６が接続される。ゲートドライバ６６は、通信線１５を介してメインコントローラ２２に接続されており、メインコントローラ２２から与えられるゲート信号に従って複数のスイッチング素子を駆動する。
　コンデンサ５は、直流ライン６に接続され、直流ライン６の電圧を平滑化させる。直流ライン６に現れる直流電圧ＶＤの瞬時値は、検出器６２によって検出される。直流ライン６は双方向チョッパ７の高電圧側ノードに接続され、双方向チョッパ７の低電圧側ノードは電磁接触器Ｓ２を介してバッテリ端子Ｔ１２に接続される。
　電磁接触器Ｓ２は、無停電電源装置１００の使用時はオンされ、例えば無停電電源装置１００およびバッテリ３２のメンテナンス時にオフされる。バッテリ端子Ｔ１２に現れるバッテリ３２の端子間電圧ＶＢの瞬時値は、検出器６２によって検出される。検出器６２は、通信線１５を介してメインコントローラ２２に接続される。検出器６２は、直流電圧ＶＤの瞬時値の検出値およびバッテリ３２の端子間電圧ＶＢの瞬時値の検出値を示す信号を、通信線１５を介してメインコントローラ２２に与える。
　双方向チョッパ７は、メインコントローラ２２によって制御され、通常時には、コンバータ４によって生成された直流電力をバッテリ３２に蓄え、商用交流電源３０の停電時には、バッテリ３２の直流電力を直流ライン６を介してインバータ８に供給する。
　双方向チョッパ７は、直流電力をバッテリ３２に蓄える場合には、直流ライン６の直流電圧ＶＤを降圧してバッテリ３２に与える。また、双方向チョッパ７は、バッテリ３２の直流電力をインバータ８に供給する場合には、バッテリ３２の端子間電圧ＶＢを昇圧して直流ライン６に出力する。直流ライン６は、インバータ８の入力ノードに接続されている。
　具体的には、双方向チョッパ７は、図示しない複数のスイッチング素子を有している。複数のスイッチング素子にはゲートドライバ（ＧＤ）６８が接続される。ゲートドライバ６８は、通信線１５を介してメインコントローラ２２に接続されており、メインコントローラ２２から与えられるゲート信号に従って複数のスイッチング素子を駆動する。
　インバータ８は、メインコントローラ２２によって制御され、コンバータ４または双方向チョッパ７から直流ライン６を介して供給される直流電力を商用周波数の交流電力に変換して出力する。すなわち、インバータ８は、通常時には、コンバータ４から直流ライン６を介して供給される直流電力を交流電力に変換し、商用交流電源３０の停電時には、バッテリ３２から双方向チョッパ７を介して供給される直流電力を交流電力に変換する。インバータ８の出力電圧は、所望の値に制御可能になっている。
　具体的には、インバータ８は、図示しない複数のスイッチング素子を有している。複数のスイッチング素子にはゲートドライバ（ＧＤ）７０が接続される。ゲートドライバ７０は、通信線１５を介してメインコントローラ２２に接続されており、メインコントローラ２２から与えられるゲート信号に従って複数のスイッチング素子を駆動する。
　インバータ８の交流端子８ａはリアクトル９の第１端子に接続され、リアクトル９の第２端子（ノードＮ２）は電磁接触器Ｓ３の第１端子に接続され、電磁接触器Ｓ３の第２端子（ノードＮ３）は交流出力端子Ｔ１３に接続される。コンデンサ１０は、ノードＮ２と中性点ＮＰとの間に接続される。中性点ＮＰは、たとえば接地電圧を受ける。
　電流検出器１３は、インバータ８の出力電流Ｉｏの瞬時値を検出し、その検出値を示す信号Ｉｏｆを検出器６４に与える。ノードＮ２に現れる交流出力電圧Ｖｏの瞬時値は、検出器６４によって検出される。
　検出器６４は、通信線１５を介してメインコントローラ２２に接続される。検出器６４は、交流出力電圧Ｖｏの瞬時値の検出値を示す信号および出力電流Ｉｏの検出値を示す信号Ｉｏｆを、通信線１５を介してメインコントローラ２２に与える。
　リアクトル９およびコンデンサ１０は、交流フィルタ１１を構成し、インバータ８で生成される商用周波数の交流電力を交流出力端子Ｔ１３に通過させ、インバータ８で発生するスイッチング周波数の電流が交流出力端子Ｔ１３に通過することを防止する。
　電磁接触器Ｓ３は、メインコントローラ２２によって制御され、インバータ８によって生成された交流電力を負荷３１に供給するインバータ給電モード時にはオンされ、バイパス交流電源３３からの交流電力を負荷３１に供給するバイパス給電モード時にはオフされる。
　半導体スイッチ２０は、互いに逆並列に接続された一対のサイリスタを含み、バイパス入力端子Ｔ１４とノードＮ３との間に接続される。電磁接触器Ｓ４は、半導体スイッチ２０に並列接続される。半導体スイッチ２０は、メインコントローラ２２によって制御され、通常はオフされ、インバータ８が故障した場合には瞬時にオンし、バイパス交流電源３３からの交流電力を負荷３１に供給する。半導体スイッチ２０は、オンしてから所定時間経過後にオフする。
　電磁接触器Ｓ４は、インバータ８によって生成された交流電力を負荷３１に供給するインバータ給電モード時にはオフされ、バイパス交流電源３３からの交流電力を負荷３１に供給するバイパス給電モード時にはオンされる。
　また、電磁接触器Ｓ４は、インバータ８が故障した場合にオンし、バイパス交流電源３３からの交流電力を負荷３１に供給する。つまり、インバータ８が故障した場合には、半導体スイッチ２０が瞬時に所定時間だけオンするとともに電磁接触器Ｓ４がオンする。これは、半導体スイッチ２０が過熱されて破損するのを防止するためである。
　具体的には、電磁接触器Ｓ３，Ｓ４および半導体スイッチ２０にはスイッチＩ／Ｆ７２が接続される。スイッチＩ／Ｆ７２は、通信線１５を介してメインコントローラ２２に接続されている。スイッチＩ／Ｆ７２は、メインコントローラ２２から与えられるオン指令またはオフ指令に従って、電磁接触器Ｓ３，Ｓ４および半導体スイッチ２０をオンまたはオフする。
　操作部２４は、無停電電源装置１００のユーザによって操作される複数のボタン、種々の情報を表示するディスプレイなどを含む。ユーザが操作部２４を操作することにより、無停電電源装置１００の電源をオンおよびオフしたり、バイパス給電モードおよびインバータ給電モードのうちの何れか一方のモードを選択したりすることが可能となっている。
　また操作部２４は、通信ネットワークＮＷに接続されており、通信ネットワークＮＷを介して無停電電源装置１００の外部機器３５との間でデータを遣り取りすることが可能となっている（図２参照）。外部機器３５は、例えば、ＰＣ（Personal　Computer）またはサーバなどを含む。操作部２４は、ＵＳＢコネクタをさらに有していてもよい。この場合、操作部２４は、ＵＳＢコネクタを介して外部機器３５との間でデータを遣り取りする。
　ユーザが操作部２４を直接操作することにより、または、ユーザが外部機器３５を用いて操作部２４を遠隔操作することにより、メインコントローラ２２、および検出器６０，６２，６４、ゲートドライバ６６，６８，７０およびスイッチＩ／Ｆ７２の各々にインストールされたプログラムのアップデートを実行することが可能となっている。プログラムのアップデート処理の詳細については後述する。
　メインコントローラ２２は、操作部２４からの信号、および、検出器６０，６２，６４からの信号などに基づいて無停電電源装置１００全体を制御する。すなわち、メインコントローラ２２は、交流入力電圧Ｖｉの検出値に基づいて停電が発生したか否かを検出し、交流入力電圧Ｖｉの位相に同期してコンバータ４およびインバータ８を制御する。
　またメインコントローラ２２は、交流入力電圧Ｖｉ、交流入力電流Ｉｉ、および直流電圧ＶＤに基づいてコンバータ４を制御する。メインコントローラ２２は、通常時には、直流電圧ＶＤが所望の目標電圧ＶＤＴになるようにコンバータ４を制御し、商用交流電源３０の停電時には、コンバータ４の運転を停止させる。
　またメインコントローラ２２は、直流電圧ＶＤおよびバッテリ電圧ＶＢに基づいて双方向チョッパ７を制御する。メインコントローラ２２は、通常時には、バッテリ電圧ＶＢが所望の目標バッテリ電圧ＶＢＴになるように双方向チョッパ７を制御し、商用交流電源３０の停電時には、直流電圧ＶＤが所望の目標電圧ＶＤＴになるように双方向チョッパ７を制御する。
　またメインコントローラ２２は、交流出力電流Ｉｏおよび交流出力電圧Ｖｏに基づいて、交流出力電圧Ｖｏが所望の目標電圧ＶｏＴになるようにインバータ８を制御する。
　上述したコンバータ４、双方向チョッパ７およびインバータ８の制御は、メインコントローラ２２ならびに、検出器６０，６２，６４、ゲートドライバ６６，６８，７０およびスイッチＩ／Ｆ７２の各々が、予めインストールされたプログラムを実行し、通信線１５を介してデータを互いに遣り取りすることによって実現される。
　すなわち、検出器６０，６２，６４、ゲートドライバ６６，６８，７０およびスイッチＩ／Ｆ７２の各々は、無停電電源装置１００全体を制御するメインコントローラ２２による制御の下、無停電電源装置１００の各モジュールの動作を制御する「コントローラ」の一実施例に対応する。本実施の形態では、シリアル通信によって、メインコントローラと各コントローラとの間でデータを遣り取りすることが可能となっている。これにより、モジュールの数が増えてもメインコントローラ２２に接続される配線の数の増加を抑制することができる。
　次に、メインコントローラ２２、および、検出器６０，６２，６４、ゲートドライバ６６，６８，７０およびスイッチＩ／Ｆ７２の各々の構成について説明する。検出器６０，６２，６４、ゲートドライバ６６，６８，７０およびスイッチＩ／Ｆ７２は基本的な構成が同じであるため、以下の説明では、ゲートドライバ６６の構成を代表的に示す。
　図２は、メインコントローラ２２およびゲートドライバ６６の構成を示すブロック図である。
　図２を参照して、メインコントローラ２２およびゲートドライバ６６は、通信線１５によって双方向に通信可能に接続されている。通信線１５は、シリアル通信にて双方向にデータを転送するように構成される。通信線１５は、メインコントローラ２２からゲートドライバ６６へデータを転送するための通信線１５Ａと、ゲートドライバ６６からメインコントローラ２２へデータを転送するための通信線１５Ｂとを含む。
　メインコントローラ２２およびゲートドライバ６６は、予めメモリに記憶されたプログラムを実行することによって、互いに協働してコンバータ４を制御する。メインコントローラ２２およびゲートドライバ６６は、無停電電源装置１００の運用中に双方向通信を行う「通常通信モード」と、各々の記憶装置に記憶されたプログラムをアップデートするための双方向通信を行う「アップデートモード」との２つの通信モードを有している。
　なお、通信モードは、通常通信モードがデフォルトとなっている。操作部２４からアップデートの実行指示を受け付けた場合に、メインコントローラ２２およびゲートドライバ６６の各々は、通信モードを通常通信モードからアップデートモードに遷移する。
　メインコントローラ２２は、プログラマブルデバイス４０と、アップデート用デバイス４２と、セレクタ４４と、シリアル通信Ｉ／Ｆ４６とを含む。
　プログラマブルデバイス４０は、プロセッサ４００と、メモリ４０２と、入出力（Ｉ／Ｏ）回路４０４と、通信Ｉ／Ｆ４０６とを含む。プロセッサ４００、メモリ４０２、Ｉ／Ｏ回路４０４および通信Ｉ／Ｆ４０６は、図示しないバスを経由して相互に信号の授受が可能である。プログラマブルデバイス４０は、プロセッサ４００を含む制御基板として実現されてもよい。プログラマブルデバイス４０は「第１のプログラマブルデバイス」の一実施例に対応する。
　プロセッサ４００は、少なくとも１つの集積回路によって構成される。集積回路は、例えば、少なくとも１つのＣＰＵ（Central　Processing　Unit）、少なくとも１つのＭＰＵ（Micro　Processing　Unit）、少なくとも１つのＦＰＧＡ（Field　Programmable　Gate　Array）またはそれらの組み合わせなどによって構成され得る。
　メモリ４０２は、ＲＯＭ（Read　Only　Memory）、ＲＡＭ（Random　Access　Memory）および不揮発性記憶装置を含む。プロセッサ４００は、各種プログラムを実行することによって無停電電源装置１００の動作を制御する。プロセッサ４００は、不揮発性記憶装置からＲＯＭにプログラムを読み出す。ＲＡＭは、ワーキングメモリとして機能し、プログラムの実行に必要な各種データを一時的に格納する。Ｉ／Ｏ回路４０４は、操作部２４およびアップデート用デバイス４２に接続され、操作部２４およびアップデート用デバイス４２との間で信号の授受が可能である。
　通信Ｉ／Ｆ４０６は、通常通信モード時にゲートドライバ６６との間でデータを遣り取りするためのインターフェイスである。
　プログラマブルデバイス４０は、通常通信モード時、送信信号Ｔ１を生成し、生成した送信信号Ｔ１をセレクタ４４の第１入力端子へ出力する。プログラマブルデバイス４０は、パラレルデータである送信信号Ｔ１をシリアルデータに変換するパラレル／シリアル変換器を有している。
　アップデート用デバイス（以下、単に「デバイス」とも称する）４２は、メインコントローラ２２およびゲートドライバ６６にそれぞれ含まれるプログラマブルデバイス４０，５０をアップデートするために用いられる。デバイス４２は、操作部２４からのアップデート実行指示を受けて動作し、プログラマブルデバイス４０，５０をアップデートする処理を実行する。デバイス４２は、プログラマブルデバイス４０と一体的に構成されてもよいし、プログラマブルデバイス４０とは別に構成されてもよい。デバイス４２は「デバイス」の一実施例に対応する。
　デバイス４２は、Ｉ／Ｏ回路４２０と、通信Ｉ／Ｆ４２２とを含む。Ｉ／Ｏ回路４２０および通信Ｉ／Ｆ４２２は、図示しないバスを経由して相互に信号の授受が可能である。
　Ｉ／Ｏ回路４２０は、プログラマブルデバイス４０および操作部２４と接続され、プログラマブルデバイス４０および操作部２４との間で信号の授受が可能である。通信Ｉ／Ｆ４２２は、アップデートモード時に、デバイス４２とゲートドライバ６６との間でデータを遣り取りするためのインターフェイスである。
　アップデートモード時、デバイス４２は、操作部２４からＩ／Ｏ回路４２０を介して、アップデート処理に必要なデータを受け付ける。デバイス４２は、操作部２４から与えられたデータを用いて、プログラマブルデバイス５０のアップデート用の送信信号Ｔｕ１を生成し、生成した送信信号Ｔｕ１をセレクタ４４の第２入力端子へ出力する。デバイス４２は、パラレルデータである送信信号Ｔｕ１をシリアルデータに変換するパラレル／シリアル変換器を有している。
　また、デバイス４２は、操作部２４からＩ／Ｏ回路４２０を介して、アップデートの実行指示を示すアップデートモード移行フラグＦｕを受け付ける。アップデートモード移行フラグＦｕは、通常通信モード中はオフ状態に設定されており、アップデートの実行指示に応じてオン状態に設定される。
　デバイス４２は、アップデートモード移行フラグＦｕがオン状態であるときには、Ｈ（論理ハイ）レベルに活性化された出力信号ＵＯ２を生成し、生成した出力信号ＵＯ２をセレクタ４４に出力する。アップデートモード移行フラグＦｕがオフ状態であるときには、デバイス４２は、Ｌ（論理ロー）レベルの出力信号ＵＯ２をセレクタ４４に出力する。
　セレクタ４４は、第１入力端子にプログラマブルデバイス４０から出力される、通常通信用の送信信号Ｔ１を受け、第２入力端子にデバイス４２から出力される、アップデート用の送信信号Ｔｕ１を受ける。セレクタ４４は、デバイス４２から与えられる出力信号ＵＯ２に応じて、２つの入力信号のうちの何れか一方を選択してシリアル通信Ｉ／Ｆ４６内のドライバ４６０に出力する。具体的には、出力信号ＵＯ２がＬレベルのときには、セレクタ４４は、プログラマブルデバイス４０からの送信信号Ｔ１を選択してドライバ４６０に出力する。一方、出力信号ＵＯ２がＨレベルのときには、セレクタ４４は、デバイス４２からの送信信号Ｔｕ１を選択してドライバ４６０に出力する。セレクタ４４は「第１のセレクタ」の一実施例に対応する。
　シリアル通信Ｉ／Ｆ４６は、通信線１５を用いたシリアル通信により、メインコントローラ２２とゲートドライバ６６との間で各種データを遣り取りするための通信インターフェイスである。シリアル通信Ｉ／Ｆ４６は、ドライバ４６０と、レシーバ４６２とを有する。
　ドライバ４６０には、セレクタ４４から出力される送信信号が与えられる。ドライバ４６０は、送信信号に応じたデータを、通信線１５Ａを介してコントローラ１４に送信する。
　レシーバ４６２は、通信線１５Ｂを介してゲートドライバ６６から送信されたデータを受信し、受信信号としてプログラマブルデバイス４０またはデバイス４２へ出力する。通常通信モード時、レシーバ４６２は、ゲートドライバ６６からのデータを、通常通信用の受信信号Ｒ１としてプログラマブルデバイス４０へ出力する。アップデートモード時、レシーバ４６２は、ゲートドライバ６６からのデータを、アップデート用の受信信号Ｒｕ１としてデバイス４２へ出力する。
　プログラマブルデバイス４０は、レシーバ４６２から出力される受信信号Ｒ１を受け、その入力した受信信号Ｒ１に基づいて所定の処理を実行する。プログラマブルデバイス４０は、シリアルデータである受信信号Ｒ１をパラレルデータに変換するシリアル／パラレル変換器を有している。
　デバイス４２は、レシーバ４６２から出力される、アップデート用の受信信号Ｒｕ１を受け、その入力した受信信号Ｒｕ１に基づいて所定の処理を実行する。デバイス４２は、シリアルデータである受信信号Ｒｕ１をパラレルデータに変換するシリアル／パラレル変換器を有している。
　ゲートドライバ６６は、プログラマブルデバイス５０と、セレクタ５２と、ラッチ回路５４と、シリアル通信Ｉ／Ｆ５６とを含む。
　プログラマブルデバイス５０は、プロセッサ５００と、ＲＯＭ５０２と、ＲＡＭ５０４と、バッファ回路５０６と、アップデート用の受信端子５０８と、アップデート用の送信端子５１０とを含む。これらのコンポーネントは、図示しないバスを経由して相互に信号の授受が可能である。プログラマブルデバイス５０は、プロセッサ５００を含む制御基板として実現されてもよい。プログラマブルデバイス５０は「第２のプログラマブルデバイス」の一実施例に対応する。
　プロセッサ５００は、少なくとも１つの集積回路によって構成される。集積回路は、例えば、少なくとも１つのＣＰＵ、少なくとも１つのＭＰＵ、少なくとも１つのＦＰＧＡまたはそれらの組み合わせなどによって構成され得る。
　プロセッサ５００は、各種プログラムを実行することによって、コンバータ４を構成するスイッチング素子を駆動する。プロセッサ５００は、ＲＯＭ５０２に格納されるプログラムをＲＡＭ５０４に展開して実行する。ＲＯＭ５０２に格納されるプログラムには、プロセッサ５００により実行される各種処理が記述されている。ＲＡＭ５０４は、ワーキングメモリとして機能し、プログラムの実行に必要な各種データを一時的に格納する。
　プログラマブルデバイス５０は、通常通信モード時、通常通信用の送信信号Ｔ２を生成し、生成した送信信号Ｔ２をバッファ回路５０６へ出力する。プログラマブルデバイス５０は、パラレルデータである送信信号Ｔ２をシリアルデータに変換するパラレル／シリアル変換器を有している。
　バッファ回路５０６は、送信バッファＢｔ、受信バッファＢｒ、および出力バッファＢｏを含む。送信バッファＢｔは、セレクタ５２の第１入力端子に接続される。送信バッファＢｔは、プロセッサ５００から出力される送信信号Ｔ２を一時的に格納する。
　受信バッファＢｒは、プロセッサ５００に入力される、通常通信用の受信信号Ｒ２を一時的に格納する。なお、通常通信モード中にメインコントローラ２２が操作部２４からアップデートモード移行フラグＦｕを受け付けた場合には、プロセッサ５００は、受信バッファＢｒを介してメインコントローラ２２から転送されるアップデートモード移行フラグＦｕを受信する。
　プロセッサ５００は、アップデートモード移行フラグＦｕを受信すると、Ｈレベルに活性化された出力信号ＵＯ１を生成し、生成した出力信号ＵＯ１をセレクタ５２に出力する。アップデートモード移行フラグＦｕを受信していない場合には、プロセッサ５００は、Ｌレベルの出力信号ＵＯ１をセレクタ５２に出力する。出力バッファＢｏは、プロセッサ５００から出力される出力信号ＵＯ１を一時的に格納する。ラッチ回路５４は、出力バッファＢｏとセレクタ５２との間に設けられ、出力バッファＢｏから出力される出力信号ＵＯ１をラッチする。
　出力バッファＢｏはさらに、出力信号ＵＯ１をＲＯＭ５０２へ出力する。ＲＯＭ５０２は、出力バッファＢｏから与えられる出力信号ＵＯ１に基づいて、メインコントローラ２２およびゲートドライバ６６間の通信モードを判定する。具体的には、出力信号ＵＯ１がＬレベルである場合には、ＲＯＭ５０２は、通信モードが通常通信モードであると判定する。出力信号ＵＯ１がＨレベルである場合には、ＲＯＭ５０２は、通信モードがアップデートモードであると判定する。
　受信端子５０８および送信端子５１０は、ＲＯＭ５０２に接続される。受信端子５０８および送信端子５１０は、ＲＯＭ５０２に格納されるプログラムをアップデートするためのデータの授受に用いられる。受信端子５０８は、シリアル通信Ｉ／Ｆ５６内のレシーバ５６０に接続されており、レシーバ５６０から出力される受信信号Ｒｕ２をＲＯＭ５０２に入力する。送信端子５１０は、セレクタ５２の第２入力端子に接続されており、ＲＯＭ５０２により生成された送信信号Ｔｕ２をセレクタ５２の第２入力端子に入力する。
　セレクタ５２は、第１入力端子にプロセッサ５００から出力される、通常通信用の送信信号Ｔ２を受け、第２入力端子にＲＯＭ５０２から出力される、アップデート用の送信信号Ｔｕ２を受ける。セレクタ５２は、プロセッサ５００から与えられる出力信号ＵＯ１に応じて、２つの入力信号のうちの何れか一方を選択してシリアル通信Ｉ／Ｆ５６内のドライバ５６２に出力する。出力信号ＵＯ１がＬレベルのときには、セレクタ５２は、プロセッサ５００からの送信信号Ｔ２を選択してドライバ５６２に出力する。一方、出力信号ＵＯ１がＨレベルのときには、セレクタ５２は、ＲＯＭ５０２からの送信信号Ｔｕ２を選択してドライバ５６２に出力する。セレクタ５２は「第２のセレクタ」の一実施例に対応する。
　シリアル通信Ｉ／Ｆ５６は、通信線１５を用いたシリアル通信により、ゲートドライバ６６とメインコントローラ２２との間で各種データを遣り取りするための通信インターフェイスである。シリアル通信Ｉ／Ｆ５６は、レシーバ５６０と、ドライバ５６２とを有する。
　レシーバ５６０は、通信線１５Ａを介してメインコントローラ２２から送信されたデータを受信し、受信信号としてプロセッサ５００またはＲＯＭ５０２へ出力する。通常通信モード時、レシーバ５６０は、メインコントローラ２２からのデータを、通常通信用の受信信号Ｒ２としてプロセッサ５００へ出力する。アップデートモード時、レシーバ５６０は、メインコントローラ２２からのデータを、アップデート用の受信信号Ｒｕ２としてＲＯＭ５０２へ出力する。
　プロセッサ５００は、レシーバ５６０から出力される受信信号Ｒ２を受け、その入力した受信信号Ｒ２に基づいて所定の処理を実行する。プロセッサ５００は、シリアルデータである受信信号Ｒ２をパラレルデータに変換するシリアル／パラレル変換器を有している。
　ＲＯＭ５０２は、レシーバ５６０から出力される受信信号Ｒｕ２を受け、その入力した受信信号Ｒｕ２に基づいてアップデート処理を実行する。ＲＯＭ５０２は、シリアルデータである受信信号Ｒｕ２をパラレルデータに変換するシリアル／パラレル変換器を有している。
　ドライバ５６２には、セレクタ５２から出力される送信信号が与えられる。ドライバ５６２は、送信信号に応じたデータを、通信線１５Ｂを介してメインコントローラ２２に送信する。
　次に、通常通信モードおよびアップデートモードの各々におけるメインコントローラ２２およびゲートドライバ６６間の双方向通信について説明する。
　＜通常通信モード＞
　図３は、通常通信モードにおける双方向通信を説明する図である。
　図３を参照して、通常通信モード時には、メインコントローラ２２のプログラマブルデバイス４０とゲートドライバ６６のプログラマブルデバイス５０（プロセッサ５００）とは、通信線１５を介してデータを遣り取りする。
　具体的には、通常通信モード中、アップデートモード移行フラグＦｕはオフ状態に設定されている。アップデートモード移行フラグＦｕがオフ状態であるときには、デバイス４２は、Ｌレベルの出力信号ＵＯ２をセレクタ４４に出力する。
　セレクタ４４は、第１入力端子にプログラマブルデバイス４０から出力される送信信号Ｔ１を受け、第２入力端子にデバイス４２から出力される送信信号Ｔｕ１を受ける。出力信号ＵＯ２がＬレベルのときには、セレクタ４４は、プログラマブルデバイス４０からの送信信号Ｔ１を選択してドライバ４６０に出力する。セレクタ４４から出力された送信信号Ｔ１は、通信線１５Ａを介してゲートドライバ６６へ送信される。
　コントローラ１４において、レシーバ５６０は、通信線１５Ａを介して送信信号Ｔ１を受信する。通常通信モード時、レシーバ５６０は、受信した送信信号Ｔ１を、受信バッファＢｒへ出力する。受信バッファＢｒは、送信信号Ｔ１を、受信信号Ｒ２としてプロセッサ５００へ出力する。
　プロセッサ５００は、Ｌレベルの出力信号ＵＯ１をセレクタ４４に出力する。さらにプロセッサ５００は、Ｌレベルの出力信号ＵＯ１を出力バッファＢｏを介してＲＯＭ５０２に転送する。ＲＯＭ５０２は、出力バッファＢｏから与えられるＬレベルの出力信号ＵＯ１に基づいて、通信モードが通常通信モードであると判定する。
　出力バッファＢｏは、ラッチ回路５４を介して、Ｌレベルの出力信号ＵＯ１をセレクタ５２に与える。ラッチ回路５４は、出力信号ＵＯ１をラッチする。
　セレクタ５２は、第１入力端子にプロセッサ５００から出力される送信信号Ｔ２を受け、第２入力端子にＲＯＭ５０２から出力される送信信号Ｔｕ２を受ける。出力信号ＵＯ１がＬレベルのときには、セレクタ５２は、プロセッサ５００からの送信信号Ｔ２を選択してドライバ５６２に出力する。セレクタ５２から出力された送信信号Ｔ２は、通信線１５Ｂを介してメインコントローラ２２へ送信される。
　メインコントローラ２２において、レシーバ４６２は、通信線１５Ｂを介して送信信号Ｔ２を受信する。通常通信モード時、レシーバ４６２は、受信した送信信号Ｔ２を、プログラマブルデバイス４０へ出力する。プログラマブルデバイス４０は、送信信号Ｔ２を、受信信号Ｒ１として受ける。
　図３では、通常通信モード時にメインコントローラ２２およびゲートドライバ６６間に形成される通信経路を太線で示している。通常通信モード時には、メインコントローラ２２のセレクタ４４は、プログラマブルデバイス４０の送信信号Ｔ１を選択してゲートドライバ６６へ送信する。ゲートドライバ６６のセレクタ５２は、プログラマブルデバイス５０の送信信号Ｔ２を選択してメインコントローラ２２へ送信する。すなわち、プログラマブルデバイス４０およびプログラマブルデバイス５０の間の通信を可能にするための通信経路が形成される。無停電電源装置１００の運用中、当該通信経路を用いてプログラマブルデバイス４０とプログラマブルデバイス５０との間で互いにデータを遣り取りすることにより、コンバータ４を制御することができる。
　＜アップデートモード＞
　図４は、アップデートモードにおける双方向通信を説明する図である。
　図４を参照して、アップデートモード時には、メインコントローラ２２のデバイス４２とゲートドライバ６６のＲＯＭ５０２とは、通信線１５を介して、プログラマブルデバイス５０のアップデートのためのデータを遣り取りする。
　図３に示した通常通信モードから図４に示すアップデートモードへの遷移は、操作部２４から入力されるアップデートモード移行フラグＦｕに応じて実行される。具体的には、通常通信モード中、操作部２４は、ユーザまたは外部機器３５からアップデートの実行指示を受け付けると、アップデートモード移行フラグＦｕをオン状態に設定する。操作部２４は、オン状態に設定されたアップデートモード移行フラグＦｕをデバイス４２に出力する。
　デバイス４２は、操作部２４から受信したアップデートモード移行フラグＦｕをプログラマブルデバイス４０に転送する。さらに、デバイス４２は、プログラマブルデバイス４０，５０の各々をアップデートするためのデータを操作部２４から受け付ける。
　プログラマブルデバイス４０は、アップデートモード移行フラグＦｕを受信すると、アップデートモード移行フラグＦｕを含む送信信号Ｔ１を生成してセレクタ４４に出力する。通常通信モード中、セレクタ４４にはＬレベルの出力信号ＵＯ２が入力されている。したがって、セレクタ４４は、Ｌレベルの出力信号ＵＯ２に従って、プログラマブルデバイス４０からの送信信号Ｔ１（すなわち、アップデートモード移行フラグＦｕ）を選択してドライバ４６０に出力する。セレクタ４４から出力された送信信号Ｔ１は、通信線１５Ａを介してコントローラ１４へ送信される。
　デバイス４２は、操作部２４から与えられる、プログラマブルデバイス４０をアップデートするためのデータをプログラマブルデバイス４０へ転送する。アップデートモード中、プログラマブルデバイス４０は、デバイス４２から与えられるアップデート用のデータに従って、メモリ４０２に記憶されたプログラムをアップデートする。
　また、デバイス４２は、アップデートモード移行フラグＦｕを受け付けたことに応じて、出力信号ＵＯ２をＨレベルに活性化させ、その出力信号ＵＯ２をセレクタ４４に出力する。さらに、デバイス４２は、操作部２４から与えられる、プログラマブルデバイス５０をアップデートするためのデータを基に、アップデート用の送信信号Ｔｕ１を生成する。
　セレクタ４４は、Ｈレベルの出力信号ＵＯ２が与えられると、デバイス４２からの送信信号Ｔｕ１を選択してドライバ４６０に出力する。セレクタ４４から出力された送信信号Ｔｕ１は、通信線１５Ａを介してゲートドライバ６６へ送信される。
　ゲートドライバ６６において、レシーバ５６０は、通常通信モード中にアップデートモード移行フラグＦｕを含む送信信号Ｔ１を受信すると、受信した送信信号Ｔ１を、受信バッファＢｒへ出力する。受信バッファＢｒは、送信信号Ｔ１を、受信信号Ｒ２としてプロセッサ５００へ出力する。受信信号Ｒ２には、オン状態に設定されたアップデートモード移行フラグＦｕが含まれている。
　プロセッサ５００は、アップデートモード移行フラグＦｕを受信すると、出力信号ＵＯ１をＨレベルに活性化させ、その出力信号ＵＯ１をセレクタ４４に出力する。また、プロセッサ５００は、出力信号ＵＯ１をＲＯＭ５０２に転送する。
　さらに、プロセッサ５００は、アップデートモード移行フラグＦｕを受信したことに応じて、バッファ回路５０６を無効化する。アップデートモード中はプロセッサ５００によるデータの遣り取りを停止させることによって、アップデートの実行中にプロセッサ５００が誤動作することを防止することができる。
　Ｈレベルの出力信号ＵＯ１は、出力バッファＢｏおよびラッチ回路５４を経由して、セレクタ５２に入力される。ラッチ回路５４は、このＨレベルの出力信号ＵＯ１をラッチする。これによると、バッファ回路５０６が無効化されて出力バッファＢｏが出力信号ＵＯ１を出力できない状態においても、セレクタ５２にＨレベルの出力信号ＵＯ１を与え続けることが可能となる。
　ＲＯＭ５０２は、出力バッファＢｏから入力されたＨレベルの出力信号ＵＯ１に基づいて、通常モードがアップデートモードであると判別する。アップデートモード中、ＲＯＭ５０２は、プロセッサ５００に代えて、メインコントローラ２２（デバイス４２）との間でアップデート用のデータを遣り取りすることが可能となる。
　セレクタ５２は、ラッチ回路５４から入力されるＨレベルの出力信号ＵＯ１に応じて、ＲＯＭ５０２からのアップデート用の送信信号Ｔｕ２を選択してドライバ５６２に出力する。セレクタ５２から出力された送信信号Ｔｕ２は、通信線１５Ｂを介してメインコントローラ２２へ送信される。
　メインコントローラ２２において、レシーバ４６２は、通信線１５Ｂを介して送信信号Ｔｕ２を受信する。アップデートモード時、レシーバ４６２は、受信した送信信号Ｔｕ２をデバイス４２へ出力する。デバイス４２は、送信信号Ｔｕ２を、アップデート用の受信信号Ｒｕ１として受ける。
　図４では、アップデートモード時にメインコントローラ２２およびゲートドライバ６６間に形成される通信経路を太線で示している。アップデートモード時には、メインコントローラ２２のセレクタ４４は、デバイス４２のアップデート用の送信信号Ｔｕ１を選択してゲートドライバ６６へ送信する。ゲートドライバ６６のセレクタ５２は、ＲＯＭ５０２のアップデート用の送信信号Ｔｕ２を選択してメインコントローラ２２へ送信する。すなわち、デバイス４２およびＲＯＭ５０２の間の通信を可能にするための通信経路が形成される。アップデートモード中、当該通信経路を用いてデバイス４２とＲＯＭ５０２との間でアップデート用のデータを遣り取りすることにより、プログラマブルデバイス５０をアップデートすることができる。
　ここで、上述した通常通信モード時の通信経路（図３参照）とアップデートモード時の通信経路（図４参照）とは、通信線１５を共用している。したがって、通信線の数を増やすことなく、メインコントローラ２２によってゲートドライバ６６のプログラマブルデバイス５０をアップデートすることができる。図１に示したように、メインコントローラ２２は、複数のコントローラ（検出器６０，６２，６４、ゲートドライバ６６，６８，７０、およびスイッチＩ／Ｆ７２）と通信線１５によって接続されている。したがって、通信線１５を用いてメインコントローラ２２と各コントローラとの間にアップデート用の通信経路を形成することにより、メインコントローラ２２は、すべてのコントローラをアップデートすることが可能となる。
　なお、上述したように、ゲートドライバ６６において、プログラマブルデバイス５０は、メインコントローラ２２からアップデートモード移行フラグＦｕを受信すると、通常通信モード時の双方向通信に用いられるバッファ回路５０６を無効化させる。これにより、アップデートモード中、プロセッサ５００は、データの遣り取りができなくなるため、セレクタ５２に対する出力信号ＵＯ１の出力も途絶えることになる。本実施の形態では、プロセッサ５００の出力信号ＵＯ１をラッチするラッチ回路５４を設けたことにより、セレクタ５２にＨレベルの出力信号ＵＯ１を与え続けることが可能となる。その結果、アップデートモード中、メインコントローラ２２のデバイス４２とＲＯＭ５０２との間の双方向通信を維持することができ、ＲＯＭ５０２に記憶されるプログラムをアップデートすることが可能となる。
　プログラマブルデバイス４０，５０のアップデートが完了すると、メインコントローラ２２およびゲートドライバ６６は、プログラマブルデバイス４０，５０の初期化処理をそれぞれ実行する。この初期化処理によって、通信モードは、アップデートモードから通常通信モードに遷移する。具体的には、メインコントローラ２２において、デバイス４２は、Ｌレベルの出力信号ＵＯ２をセレクタ４４に出力する。ゲートドライバ６６において、プロセッサ５００は、Ｌレベルの出力信号ＵＯ１をセレクタ５２に出力するとともに、バッファ回路５０６を使用可能な状態に戻す。
　図５は、メインコントローラ２２およびゲートドライバ６６のプログラマブルデバイスをアップデートする処理の手順を説明するフローチャートである。図中、メインコントローラ２２において実行される処理を左側に示し、ゲートドライバ６６において実行される処理を右側に示す。
　通常通信モード時、ステップ（以下、単にステップをＳと表記する）０１により、メインコントローラ２２において、デバイス４２は、操作部２４からアップデートモード移行フラグＦｕを受信したか否かを判定する。操作部２４からアップデートモード移行フラグＦｕを受信した場合（Ｓ０１のＹＥＳ判定時）には、デバイス４２は、受信したアップデートモード移行フラグＦｕをプログラマブルデバイス４０に転送する。
　Ｓ０２において、プログラマブルデバイス４０は、アップデートモード移行フラグＦｕを含む送信信号Ｔ１を生成してセレクタ４４に出力する。このとき、セレクタ４４は、デバイス４２からＬレベルの出力信号ＵＯ２を受けているため、送信信号Ｔ１（アップデートモード移行フラグＦｕ）を選択して通信線１５を介してゲートドライバ６６へ送信する。
　デバイス４２は、Ｓ０３により、Ｈレベルに活性化された出力信号ＵＯ２をセレクタ４４に出力する。Ｈレベルの出力信号ＵＯ２を受けることにより、セレクタ４４は、プログラマブルデバイス４０の送信信号Ｔ１に代えて、デバイス４２のアップデート用の送信信号Ｔｕ１を選択してドライバ４６０に出力することとなる。これにより、通信モードを通常通信モードからアップデートモードに遷移させる。Ｓ０３によると、メインコントローラ２２およびゲートドライバ６６間の通信経路は、プログラマブルデバイス４０およびゲートドライバ６６間の通信経路から、デバイス４２およびゲートドライバ６６間の通信経路にハードウェア的に切り替えられる。そのため、アップデートモード中、プログラマブルデバイス４０は、ゲートドライバ６６とのデータの遣り取りができなくなる。
　Ｓ０４により、プログラマブルデバイス４０は、デバイス４２から与えられるアップデート用のデータを用いて、メモリ４０２に記憶されたプログラムをアップデートする。プログラマブルデバイス４０は、アップデートの完了後、プログラマブルデバイス５０のアップデートが完了するまで、待機状態となる。
　Ｓ０５により、デバイス４２は、ゲートドライバ６６との間でアップデート用のデータを遣り取りすることにより、ゲートドライバ６６のプログラマブルデバイス５０をアップデートする。
　Ｓ０６において、デバイス４２は、プログラマブルデバイス４０，５０のアップデートが完了したか否かを判定する。Ｓ０６では、デバイス４２は、プログラマブルデバイス４０からの信号に基づいて、プログラマブルデバイス４０のアップデートが完了したか否かを判定する。また、デバイス４２は、ゲートドライバ６６から送信される信号に基づいて、プログラマブルデバイス５０のアップデートが完了したか否かを判定する。プログラマブルデバイス５０のアップデートが完了していない場合（Ｓ０６のＮＯ判定時）には、デバイス４２は、Ｓ０５の処理を継続する。
　プログラマブルデバイス４０，５０のアップデートが完了したと判定された場合（Ｓ０６のＹＥＳ判定時）には、Ｓ０７により、プログラマブルデバイス４０はメインコントローラ２２を初期化する。初期化されたことにより、Ｓ０８において、デバイス４２は、Ｌレベルに非活性化された出力信号ＵＯ２をセレクタ４４に出力する。Ｌレベルの出力信号ＵＯ２を受けることにより、セレクタ４４は、プログラマブルデバイス４０の送信信号Ｔ１を選択してドライバ４６０に出力することとなる。これにより、通信モードをアップデートモードから通常通信モードに遷移させる。Ｓ０８によると、メインコントローラ２２およびゲートドライバ６６間の通信経路は、デバイス４２およびゲートドライバ６６間の通信経路から、プログラマブルデバイス４０およびゲートドライバ６６間の通信経路にハードウェア的に切り替えられる。したがって、プログラマブルデバイス４０は、アップデートされたプログラムに従ってゲートドライバ６６とデータを遣り取りすることとなる。
　ゲートドライバ６６においては、通常通信モード時、Ｓ１１により、プログラマブルデバイス５０は、メインコントローラ２２からアップデートモード移行フラグＦｕを受信したか否かを判定する。メインコントローラ２２からアップデートモード移行フラグＦｕを受信した場合（Ｓ１１のＹＥＳ判定時）には、プログラマブルデバイス５０は、Ｓ１２において、Ｈレベルに活性化された出力信号ＵＯ１をセレクタ５２に出力する。
　Ｈレベルの出力信号ＵＯ１を受けることにより、セレクタ５２は、プロセッサ５００の送信信号Ｔ２に代えて、ＲＯＭ５０２から出力されるアップデート用の出力信号Ｔｕ２を選択してドライバ５６２に出力することとなる。これにより、メインコントローラ２２およびゲートドライバ６６間の通信経路は、プログラマブルデバイス４０およびプロセッサ５００間の通信経路から、デバイス４２およびＲＯＭ５０２間の通信経路にハードウェア的に切り替えられる。
　さらに、プログラマブルデバイス５０は、Ｓ１３により、バッファ回路５０６を無効化する。これにより、通信モードを通常通信モードからアップデートモードに遷移させる。アップデートモード中、プログラマブルデバイス５０は、プログラマブルデバイス４０とのデータの遣り取りができなくなる。
　Ｓ１４では、ＲＯＭ５０２およびデバイス４２の間で、通信線１５を介してアップデート用のデータを遣り取りすることにより、ＲＯＭ５０２に記憶されたプログラムのアップデートが実行される。Ｓ１６において、デバイス４２は、プログラマブルデバイス５０のアップデートが完了したか否かを判定する。Ｓ１６では、プログラマブルデバイス５０は、ＲＯＭ５０２からの信号に基づいて、プログラマブルデバイス５０のアップデートが完了したか否かを判定する。プログラマブルデバイス５０のアップデートが完了していない場合（Ｓ１６のＮＯ判定時）には、プログラマブルデバイス５０は、Ｓ１４，Ｓ１５の処理を継続する。
　プログラマブルデバイス５０のアップデートが完了したと判定された場合（Ｓ１６のＹＥＳ判定時）には、Ｓ１７により、プログラマブルデバイス５０はゲートドライバ６６を初期化する。初期化されたことにより、Ｓ１８において、プログラマブルデバイス５０は、Ｌレベルに非活性化された出力信号ＵＯ１をセレクタ５２に出力する。Ｌレベルの出力信号ＵＯ１を受けることにより、セレクタ５２は、プロセッサ５００の送信信号Ｔ２を選択してドライバ５６２に出力することとなる。
　Ｓ１８によると、メインコントローラ２２およびゲートドライバ６６間の通信経路は、デバイス４２およびＲＯＭ５０２間の通信経路から、プログラマブルデバイス４０およびプロセッサ５００間の通信経路にハードウェア的に切り替えられる。したがって、プログラマブルデバイス５０は、アップデートされたプログラムに従ってメインコントローラ２２のプログラマブルデバイス４０とデータを遣り取りすることとなる。
　さらに、プログラマブルデバイス５０は、Ｓ１９により、バッファ回路５０６を有効化する。これにより、通信モードをアップデートモードから通常通信モードに遷移させる。プログラマブルデバイス５０は、プログラマブルデバイス４０とのデータの遣り取りが可能な状態に戻る。
　＜作用効果＞
　以上説明したように、実施の形態１に係る無停電電源装置１００によれば、メインコントローラ２２および複数のコントローラ（例えば、ゲートドライバ６６）がシリアル通信線（通信線１５）にて相互に通信可能に接続されている構成において、メインコントローラ２２は、当該シリアル通信線を利用して各コントローラにインストールされたプログラムをアップデートすることができる。これによると、各コントローラにプログラミング用のケーブルを介してコンピュータを接続することが不要となる。したがって、簡素化された構成で、すべてのコントローラを効率的にアップデートすることが可能となる。
　また、操作部２４を外部機器３５と通信可能に接続し、かつ、メインコントローラ２２が操作部２４からアップデート用のデータを受けて各コントローラへ送信する構成としたことにより、ユーザは外部機器３５を用いて遠隔から各コントローラをアップデートすることも可能となる。
　［実施の形態２］
　図６は、実施の形態２に係る無停電電源装置の構成を示す回路ブロック図である。
　図６を参照して、実施の形態２に係る無停電電源装置１１０は、バイパスモジュールＢ０と、複数のパワーモジュールＰ１～Ｐｎ（ｎは２以上の整数）と、バッテリ３２と、通信線１５とを備える。バイパスモジュールＢ０およびパワーモジュールＰ１～Ｐｎは、通信線１５によって互いに接続されている。通信線１５は、シリアル通信にて双方向にデータを伝送するように構成されている。
　バイパスモジュールＢ０は、交流入力端子Ｔ２１と、交流出力端子Ｔ２２と、交流入力端子Ｔ２１および交流出力端子Ｔ２２の間に接続されるスイッチ（図示せず）とを有する。
　パワーモジュールＰ１～Ｐｎの各々は、コンバータおよびインバータを有する電力変換モジュールである。以下の説明では、パワーモジュールＰ１～Ｐｎを包括的に「パワーモジュールＰ」と称する場合がある。パワーモジュールＰは、交流入力端子Ｔ１１と、バッテリ端子Ｔ１２と、交流出力端子Ｔ１３とを有する。
　バイパスモジュールＢ０の交流入力端子Ｔ２１および各パワーモジュールＰの交流入力端子Ｔ１１はともに商用交流電源３０に接続される。交流入力端子Ｔ２１および各交流入力端子Ｔ１１は、商用交流電源３０から供給される商用周波数の交流電圧Ｖｉを受ける。
　各パワーモジュールＰのバッテリ端子Ｔ１２はともにバッテリ３２に接続される。バッテリ３２は直流電力を蓄える。バッテリ３２の代わりにコンデンサが接続されていてもよい。
　バイパスモジュールＢ０の交流出力端子Ｔ２２および各パワーモジュールＰの交流出力端子Ｔ１３はともに負荷３１に接続される。すなわち、バイパスモジュールＢ０およびパワーモジュールＰ１～Ｐｎは、商用交流電源３０と負荷３１との間に互いに並列に接続されている。負荷３１は、バイパスモジュールＢ０またはパワーモジュールＰから供給される交流電力によって駆動される。
　このような無停電電源装置は「モジュール型無停電電源装置」と称される。モジュール型無停電電源装置は、無停電電源装置の容量に応じた台数のパワーモジュールの並列回路を内部に構築している。無停電電源装置による電源供給にＮ台のパワーモジュールが必要な場合、（Ｎ＋１）台のパワーモジュールを実装し、冗長化を図ることにより、電源品質を向上させることができる。このように単一の無停電電源装置においてモジュール単位で冗長化を図る方式は「ホットスワップ方式」とも称される。ホットスワップ方式とは、無停電電源装置の運用中にパワーモジュールを停止し、当該パワーモジュールを引出および挿入可能な構造を意味する。これによると、パワーモジュールの故障や点検時に無停電電源装置による給電を継続した状態でパワーモジュールＰを交換することができる。
　無停電電源装置１１０は、インバータ給電モードと、バイパス給電モードとを有する。インバータ給電モードは、パワーモジュールＰから負荷３１に交流電力が供給されるモードである。インバータ給電モードでは、商用交流電源３０から供給される交流電力がパワーモジュールＰのコンバータによって直流電力に変換され、その直流電力がインバータによって交流電力に変換されて負荷３１に供給される。バイパス給電モードは、商用交流電源３０からバイパスモジュールＢ０を介して負荷３１に交流電力が供給されるモードである。バイパス給電モードでは、商用交流電源３０から供給される交流電力が、パワーモジュールＰを通さずに負荷３１に供給される。
　図７は、図６に示したバイパスモジュールＢ０およびパワーモジュールＰの構成を示す回路ブロック図である。無停電電源装置１１０は、商用交流電源３０からの三相交流電力を直流電力に変換し、その直流電力を三相交流電力に変換して負荷３１に供給する。図７では、図面および説明の簡単化のため、三相（Ｕ相、Ｖ相、Ｗ相）のうちの一相に対応する部分の回路のみが示されている。
　図７に示すように、バイパスモジュールＢ０は、半導体スイッチ２０と、メインコントローラ８０と、操作部２４とを含む。半導体スイッチ２０は、交流入力端子Ｔ２１と交流出力端子Ｔ２２との間に接続される。半導体スイッチ２０は、例えば、逆並列に接続された一対のサイリスタを有するサイリスタスイッチである。半導体スイッチ２０は、メインコントローラ８０によって制御される。半導体スイッチ２０は、インバータ給電モード時にオフされ、バイパス給電モード時にオンされる。
　操作部２４は、無停電電源装置１１０のユーザによって操作される複数のボタン、種々の情報を表示するディスプレイなどを含む。ユーザが操作部２４を操作することにより、無停電電源装置１１０の電源をオンおよびオフしたり、バイパス給電モードおよびインバータ給電モードのうちの何れか一方のモードを選択したりすることが可能となっている。
　また操作部２４は、通信ネットワークＮＷに接続されており、通信ネットワークＮＷを介して無停電電源装置１１０の外部機器３５との間でデータを遣り取りすることが可能となっている（図８参照）。外部機器３５は、例えば、ＰＣまたはサーバなどを含む。操作部２４は、ＵＳＢコネクタをさらに有していてもよい。この場合、操作部２４は、ＵＳＢコネクタを介して外部機器３５との間でデータを遣り取りする。
　実施の形態１に係る無停電電源装置１００（図１参照）と同様に、無停電電源装置１１０においても、ユーザが操作部２４を直接操作することにより、または、ユーザが外部機器３５を用いて操作部２４を遠隔操作することにより、メインコントローラ８０およびパワーモジュールＰのコントローラ８２の各々にインストールされたプログラムのアップデートを実行することが可能となっている。
　パワーモジュールＰは、電磁接触器Ｓ１～Ｓ３、コンデンサ１，５，１０、リアクトル２，９、コンバータ４、直流ライン６、双方向チョッパ７、インバータ８、電流検出器１３、およびコントローラ８２を備える。
　電磁接触器Ｓ１およびリアクトル２は、交流入力端子Ｔ１１とコンバータ４の入力ノードとの間に直列接続される。コンデンサ１は、電磁接触器Ｓ１とリアクトル２との間のノードＮ１に接続される。電磁接触器Ｓ１は、対応するパワーモジュールＰが運転状態にされた場合にオンされ、対応するパワーモジュールＰが停止状態にされた場合にオフされる。ノードＮ１に現れる交流入力電圧Ｖｉの瞬時値は、コントローラ８２によって検出される。交流入力電圧Ｖｉの瞬時値に基づいて、停電の発生の有無などが判別される。
　コンデンサ１およびリアクトル２は、交流フィルタ３を構成する。交流フィルタ３は、低域通過フィルタであり、商用交流電源３０からコンバータ４に商用周波数の交流電力を通過させ、コンバータ４で発生するスイッチング周波数の信号が商用交流電源３０に通過することを防止する。
　コンバータ４は、コントローラ８２によって制御され、商用交流電源３０から交流電力が供給されている通常時は、交流電力を直流電力に変換して直流ライン６に出力する。商用交流電源３０の停電時には、コンバータ４の運転は停止される。
　コンデンサ５は、直流ライン６に接続され、直流ライン６の電圧を平滑化させる。直流ライン６に現れる直流電圧ＶＤの瞬時値は、コントローラ８２によって検出される。直流ライン６は双方向チョッパ７の高電圧側ノードに接続され、双方向チョッパ７の低電圧側ノードは電磁接触器Ｓ２を介してバッテリ端子Ｔ１２に接続される。
　電磁接触器Ｓ２は、対応するパワーモジュールＰの使用時はオンされ、対応するパワーモジュールＰおよび対応するバッテリ３２のメンテナンス時にオフされる。バッテリ端子Ｔ１２に現れるバッテリ３２の端子間電圧ＶＢの瞬時値は、コントローラ８２によって検出される。
　双方向チョッパ７は、コントローラ８２によって制御され、通常時は、コンバータ４によって生成された直流電力をバッテリ３２に蓄え、商用交流電源３０の停電時は、バッテリ３２の直流電力を、直流ライン６を介してインバータ８に供給する。
　双方向チョッパ７は、直流電力をバッテリ３２に蓄える場合は、直流ライン６の直流電圧ＶＤを降圧してバッテリ３２に与える。また、双方向チョッパ７は、バッテリ３２の直流電力をインバータ８に供給する場合は、バッテリ３２の端子間電圧ＶＢを昇圧して直流ライン６に出力する。直流ライン６は、インバータ８の入力ノードに接続されている。
　インバータ８の出力ノードはリアクトル９の第１の端子に接続され、リアクトル９の第２の端子（ノードＮ２）は電磁接触器Ｓ３を介して交流出力端子Ｔ１３に接続される。コンデンサ１０は、ノードＮ２に接続される。ノードＮ２に現れる交流出力電圧Ｖｏの瞬時値は、コントローラ８２によって検出される。電流検出器１３は、ノードＮ２から電磁接触器Ｓ３を介して交流出力端子Ｔ１３（すなわち負荷３１）に流れる電流Ｉｏの瞬時値を検出し、その検出値を示す信号Ｉｏｆをコントローラ８２に与える。
　リアクトル９およびコンデンサ１０は、交流フィルタ１１を構成する。交流フィルタ１１は、低域通過フィルタであり、インバータ８で生成された商用周波数の交流電力を交流出力端子Ｔ１３に通過させ、インバータ８で発生するスイッチング周波数の信号が交流出力端子Ｔ１３に通過することを防止する。電磁接触器Ｓ３は、コントローラ８２によって制御され、対応するパワーモジュールＰが運転状態にされた場合にオンされ、対応するパワーモジュールＰが停止状態にされた場合にオフされる。
　コントローラ８２は、交流入力電圧Ｖｉ、直流電圧ＶＤ、バッテリ３２の端子間電圧ＶＢ、交流出力電流Ｉｏ、および交流出力電圧Ｖｏなどに基づいて、対応するパワーモジュールＰ全体を制御する。すなわち、コントローラ８２は、交流入力電圧Ｖｉの検出値に基づいて停電が発生したか否かを検出し、交流入力電圧Ｖｉの位相に同期してコンバータ４およびインバータ８を制御する。
　また、コントローラ８２は、通常時は、直流電圧ＶＤが所望の目標電圧ＶＤＴになるようにコンバータ４を制御し、商用交流電源３０の停電時は、コンバータ４の運転を停止させる。
　さらに、コントローラ８２は、通常時は、バッテリ３２の端子間電圧ＶＢが所望の目標バッテリ電圧ＶＢＴになるように双方向チョッパ７を制御し、商用交流電源３０の停電時は、直流電圧ＶＤが所望の目標電圧ＶＤＴになるように双方向チョッパ７を制御する。
　また、コントローラ８２は、メインコントローラ８０および他のパワーモジュールＰのコントローラ８２と通信線１５によって互いに接続され、通信線１５を介してメインコントローラ８０および他のコントローラ８２と情報の授受を行う。メインコントローラ８０および各コントローラ８２間の通信方式として、シリアル通信方式が適用される。コントローラ８２は、複数のパワーモジュールＰの分担電流が等しくなるように、コンバータ４およびインバータ８を制御する。
　メインコントローラ８０は、複数のパワーモジュールＰからの信号などに基づいて、無停電電源装置１１０全体を制御する。各コントローラ８２は、メインコントローラ８０から与えられる制御指令に従って、対応するパワーモジュールＰを制御する。
　具体的には、メインコントローラ８０は、複数の電流検出器１３の出力信号Ｉｏｆに基づいて、複数のパワーモジュールＰの出力電流Ｉｏの和の電流すなわち負荷電流ＩＬを求め、その負荷電流ＩＬを供給するために必要なパワーモジュールＰの適正運転台数を求める。さらに、メインコントローラ８０は、求めた適正運転台数と現在の運転台数とを比較し、その比較結果に基づいて、各パワーモジュールＰを運転状態にさせるか停止状態にさせるかを判別する。メインコントローラ８０は、判別結果を示す信号を、通信線１５を介して各コントローラ８２に対して送信する。
　コントローラ８２は、対応するパワーモジュールＰを停止状態にさせる場合には、対応する電磁接触器Ｓ１，Ｓ３をオフさせるとともに、対応するコンバータ４、双方向チョッパ７およびインバータ８の運転を停止させる。またコントローラ８２は、対応するパワーモジュールＰを運転状態にさせる場合には、対応する電磁接触器Ｓ１，Ｓ３をオン状態に維持させるとともに、対応するコンバータ４、双方向チョッパ７およびインバータ８の運転を継続させる。
　図８は、メインコントローラ８０およびコントローラ８２の構成を示すブロック図である。
　図８を参照して、メインコントローラ８０および複数のコントローラ８２は、通信線１５によって双方向に通信可能に接続されている。通信線１５は、シリアル通信にて双方向にデータを転送するように構成される。図８の例では、メインコントローラ８０および複数のコントローラ８２は、デイジーチェーンで接続されている。なお、メインコントローラ８０および複数のコントローラ８２の接続態様はデイジーチェーンに限定されない。
　メインコントローラ８０は、図２に示したメインコントローラ２２と基本的構成が同じである。すなわち、メインコントローラ８０は、プログラマブルデバイス４０、デバイス４２、セレクタ４４、および通信Ｉ／Ｆ４４を含む。
　複数のコントローラ８２の各々は、図２に示したゲートドライバ６６と基本的構成が同じである。すなわち、コントローラ８２は、プログラマブルデバイス５０、セレクタ５２、ラッチ回路５４、および通信Ｉ／Ｆ５６を含む。
　メインコントローラ８０および各コントローラ８２は、予めメモリに記憶されたプログラムを実行することによって、互いに協働して対応するパワーモジュールＰを制御する。メインコントローラ８０および各コントローラ８２は、無停電電源装置１１０の運用中に双方向通信を行う「通常通信モード」と、各々のメモリに記憶されたプログラムをアップデートするための双方向通信を行う「アップデートモード」との２つの通信モードを有している。通信モードは、通常通信モードがデフォルトとなっている。操作部２４からアップデートの実行指示を受け付けた場合に、メインコントローラ８０および各コントローラ８２は、通信モードを通常通信モードからアップデートモードに遷移する。
　実施の形態２においても、上述した実施の形態１と同様に、通常通信モード時に使用される通信線１５を利用してメインコントローラ８０および各コントローラ８２の間でアップデート用のデータを遣り取りすることにより、メインコントローラ８０のプログラマブルデバイス４０および各コントローラ８２のプログラマブルデバイス５０をアップデートすることができる。
　図９は、通常通信モードにおける双方向通信を説明する図である。図９に示すように、通常通信モード時、メインコントローラ８０のセレクタ４４は、プログラマブルデバイス４０から出力される、通常通信用の送信信号Ｔ１を選択して通信線１５を介して各コントローラ８２へ送信する。各コントローラ８２のセレクタ５２は、プログラマブルデバイス５０から出力される、通常通信用の送信信号Ｔ２を選択して通信線１５を介してメインコントローラ８０へ送信する。すなわち、プログラマブルデバイス４０およびプログラマブルデバイス５０の間の通信を可能にするための通信経路が形成される。無停電電源装置１１０の運用中、当該通信経路を用いてプログラマブルデバイス４０とプログラマブルデバイス５０との間で互いにデータを遣り取りすることにより、各パワーモジュールＰを制御することができる。
　図１０は、アップデートモードにおける双方向通信を説明する図である。アップデートモード時には、メインコントローラ８０のデバイス４２とコントローラ８２のプログラマブルデバイス５０のＲＯＭ（図示せず）とは、通信線１５を介して、プログラマブルデバイス５０のアップデートのためのデータを遣り取りする。なお、通常通信モードからアップデートモードへの遷移は、操作部２４からメインコントローラ８０に入力されるアップデートモード移行フラグＦｕに応じて実行される。
　実施の形態１で説明したように、メインコントローラ８０では、アップデートモード移行フラグＦｕを受信した場合には、セレクタ４４は、デバイス４２から出力されるアップデート用の送信信号Ｔｕ１を選択し、通信線１５を介して各コントローラ８２へ送信する。各コントローラ８２では、通常通信モード中にプログラマブルデバイス５０がアップデートモード移行フラグＦｕを受信した場合には、セレクタ５２は、プログラマブルデバイス５０から出力されるアップデート用の送信信号Ｔｕ２を選択し、通信線１５を介してメインコントローラ８０へ送信する。
　なお、アップデートモード中、プログラマブルデバイス５０は、通常通信用のバッファ回路５０６を無効化する。セレクタ５２に入力されるＨレベルの出力信号ＵＯ１はラッチ回路５４によりラッチされる。
　すなわち、デバイス４２およびプログラマブルデバイス５０の間の通信を可能にするための通信経路が形成される。当該通信経路を用いてデバイス４２とプログラマブルデバイス５０との間で互いにアップデート用のデータを遣り取りすることにより、各プログラマブルデバイス５０をアップデートすることができる。
　＜作用効果＞
　以上説明したように、実施の形態２に係るモジュール型無停電電源装置１１０においても、上述した実施の形態１に係る無停電電源装置１００と同様の効果を得ることができる。すなわち、メインコントローラ８０は、シリアル通信線（通信線１５）を利用して各コントローラ８２にインストールされたプログラムをアップデートすることができる。これによると、各コントローラ８２にプログラミング用のケーブルを介してコンピュータを接続することが不要となる。したがって、簡素化された構成で、メインコントローラ８０に接続されるすべてのコントローラ８２を効率良くアップデートすることが可能となる。
　また、操作部２４を外部機器３５と通信可能に接続し、かつ、メインコントローラ８０が操作部からアップデート用のデータを受けて各コントローラ８２へ送信する構成としたことにより、ユーザは外部機器３５を用いて遠隔から各コントローラ８２をアップデートすることも可能となる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，５，１０　コンデンサ、２，９　リアクトル、３，１１　交流フィルタ、４　コンバータ、６　直流ライン、７　双方向チョッパ、８　インバータ、１２，１３　電流検出器、１４，８２　コントローラ、２２，８０　メインコントローラ、１５　通信線、２０　半導体スイッチ、２４　操作部、３０　商用交流電源、３１　負荷、３２　バッテリ、３３　バイパス交流電源、３５　外部機器、４０，５０　プログラマブルデバイス、４２　デバイス、４４，５２　セレクタ、４６，５６　シリアル通信Ｉ／Ｆ、５４　ラッチ回路、６０，６２，６４　検出器、６６，６８，７０　ゲートドライバ、７２　スイッチＩ／Ｆ、１００，１１０　無停電電源装置、４００，５００　プロセッサ、４０２　メモリ、４６０，５６２　ドライバ、４０６，４２２　通信Ｉ／Ｆ、４０４，４２０　Ｉ／Ｏ回路、４６２，５６０　レシーバ、５０２　ＲＯＭ、５０４　ＲＡＭ、５０６　バッファ回路、Ｂｒ　受信バッファ、Ｂｏ　出力バッファ、Ｂｔ　送信バッファ、Ｂ０　バイパスモジュール、Ｐ１～Ｐｎ　パワーモジュール、Ｓ１～Ｓ４　電磁接触器、Ｆｕ　アップデートモード移行フラグ、Ｔ１１，Ｔ２１　交流入力端子、Ｔ１２　バッテリ端子、Ｔ１３，Ｔ２２　交流出力端子、ＮＷ　通信ネットワーク。

Claims (7)

  1. 　無停電電源装置であって、
    　複数のモジュールと、
    　第１のプログラマブルデバイスを含み、前記複数のモジュールを制御するメインコントローラと、
    　各々が第２のプログラマブルデバイスを含み、前記メインコントローラとの通信により前記複数のモジュールをそれぞれ駆動する複数のコントローラと、
    　前記メインコントローラと前記複数のコントローラとを通信接続するシリアル通信線とを備え、
    　前記メインコントローラは、
    　前記第１のプログラマブルデバイスおよび前記第２のプログラマブルデバイスの各々のアップデート処理を実行するデバイスと、
    　前記第１のプログラマブルデバイスおよび前記デバイスのうちのいずれかを前記シリアル通信線に接続するための第１のセレクタとをさらに含み、
    　前記第２のプログラマブルデバイスは、
    　プログラムを記憶するメモリと、
    　前記メモリに記憶された前記プログラムを実行することにより、対応するモジュールを駆動するプロセッサとを含み、
    　前記複数のコントローラの各々は、前記プロセッサおよび前記メモリのうちのいずれかを前記シリアル通信線に接続するための第２のセレクタをさらに含み、
    　前記第１のセレクタは、前記無停電電源装置の運転時には前記第１のプログラマブルデバイスを前記シリアル通信線に接続し、前記デバイスが前記アップデート処理の実行指示を受け付けたことに応じて、前記デバイスを前記シリアル通信線に接続し、
    　前記第２のセレクタは、前記無停電電源装置の運転時には前記プロセッサを前記シリアル通信線に接続し、前記無停電電源装置の運転中に前記プロセッサが前記第１のプログラマブルデバイスから前記実行指示を受信したことに応じて、前記メモリを前記シリアル通信線に接続する、無停電電源装置。
  2. 　前記デバイスは、前記実行指示を受け付けたことに応じて、前記デバイスの選択指示を前記第１のセレクタに出力するとともに、前記第２のプログラマブルデバイスをアップデートするためのアップデート用データを前記第１のセレクタに出力し、
    　前記メモリは、前記シリアル通信線を介して前記アップデート用データを取得して前記プログラムをアップデートするとともに、当該アップデートにより生成されたデータを前記第２のセレクタに出力する、請求項１に記載の無停電電源装置。
  3. 　前記第２のプログラマブルデバイスは、前記プロセッサに入出力されるデータを一時的に格納するためのバッファ回路をさらに含み、
    　前記プロセッサは、前記実行指示を受信したことに応じて、前記メモリの選択指示を前記バッファ回路を介して前記第２のセレクタに出力するとともに、前記バッファ回路を無効化し、
    　前記コントローラは、前記選択指示をラッチするためのラッチ回路をさらに含む、請求項１または２に記載の無停電電源装置。
  4. 　前記デバイスは、前記実行指示を受け付けたことに応じて、前記第１のプログラマブルデバイスの前記アップデート処理をさらに実行する、請求項１から３のいずれか１項に記載の無停電電源装置。
  5. 　前記複数のモジュールは、
    　交流電源から供給される交流電力を直流電力に変換するコンバータと、
    　前記コンバータまたは電力貯蔵装置から供給される直流電力を交流電力に変換して負荷に供給するインバータと、
    　前記コンバータによって生成される直流電力の一部を前記電力貯蔵装置に蓄える充電動作と、前記電力貯蔵装置の直流電力を前記インバータに供給する放電動作とを選択的に実行する双方向チョッパとを含み、
    　前記複数のコントローラは、前記コンバータ、前記インバータおよび前記双方向チョッパをそれぞれ駆動する複数のゲートドライバを含む、請求項１から４のいずれか１項に記載の無停電電源装置。
  6. 　前記複数のモジュールは、負荷に対して並列に接続される複数の電力変換モジュールを含む、請求項１から４のいずれか１項に記載の無停電電源装置。
  7. 　前記メインコントローラおよび前記複数のコントローラは、前記シリアル通信線によりデイジーチェーン接続を形成する、請求項６に記載の無停電電源装置。
PCT/JP2021/042787 2021-11-22 2021-11-22 無停電電源装置 WO2023089825A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020237020182A KR20230109682A (ko) 2021-11-22 2021-11-22 무정전 전원 장치
US18/259,822 US20240055890A1 (en) 2021-11-22 2021-11-22 Uninterruptible power supply
PCT/JP2021/042787 WO2023089825A1 (ja) 2021-11-22 2021-11-22 無停電電源装置
JP2022530776A JP7303386B1 (ja) 2021-11-22 2021-11-22 無停電電源装置
CN202180086864.8A CN116686185A (zh) 2021-11-22 2021-11-22 不间断电源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/042787 WO2023089825A1 (ja) 2021-11-22 2021-11-22 無停電電源装置

Publications (1)

Publication Number Publication Date
WO2023089825A1 true WO2023089825A1 (ja) 2023-05-25

Family

ID=86396573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/042787 WO2023089825A1 (ja) 2021-11-22 2021-11-22 無停電電源装置

Country Status (5)

Country Link
US (1) US20240055890A1 (ja)
JP (1) JP7303386B1 (ja)
KR (1) KR20230109682A (ja)
CN (1) CN116686185A (ja)
WO (1) WO2023089825A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7452741B1 (ja) 2023-06-13 2024-03-19 富士電機株式会社 無停電電源システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016059247A (ja) * 2014-09-12 2016-04-21 東芝三菱電機産業システム株式会社 無瞬断系統切換装置
JP2018182872A (ja) * 2017-04-11 2018-11-15 富士電機株式会社 電源システム、制御方法、及び制御プログラム
WO2020008549A1 (ja) * 2018-07-04 2020-01-09 東芝三菱電機産業システム株式会社 無停電電源装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242969A (ja) * 2000-02-29 2001-09-07 Japan Storage Battery Co Ltd 無停電電源装置
JP6716481B2 (ja) * 2017-02-24 2020-07-01 京セラ株式会社 電源システム及び電源システムの制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016059247A (ja) * 2014-09-12 2016-04-21 東芝三菱電機産業システム株式会社 無瞬断系統切換装置
JP2018182872A (ja) * 2017-04-11 2018-11-15 富士電機株式会社 電源システム、制御方法、及び制御プログラム
WO2020008549A1 (ja) * 2018-07-04 2020-01-09 東芝三菱電機産業システム株式会社 無停電電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7452741B1 (ja) 2023-06-13 2024-03-19 富士電機株式会社 無停電電源システム

Also Published As

Publication number Publication date
US20240055890A1 (en) 2024-02-15
KR20230109682A (ko) 2023-07-20
JP7303386B1 (ja) 2023-07-04
CN116686185A (zh) 2023-09-01
JPWO2023089825A1 (ja) 2023-05-25

Similar Documents

Publication Publication Date Title
US9013063B2 (en) Uninterruptible power supply system
US7456520B2 (en) Control system, method and product for uninterruptible power supply
US8522077B2 (en) Power supply grid switch
AU2012312715B2 (en) Fault detection for parallel inverters system
JP7303386B1 (ja) 無停電電源装置
US11063470B2 (en) Adaptable redundant power
JP2013149114A (ja) 入出力制御システム
JP6092800B2 (ja) 無停電電源システム
CN114977351A (zh) 储能***和黑启动方法
US10635627B2 (en) Redundant communication system to increase operational reliability
US10742066B2 (en) Communication systems and methods in uninterruptible power supply systems
US11616363B2 (en) Electronic apparatus with detection of an islanding condition
CN111400109B (zh) 基于PCIe高速总线接口的双机冗余备份***
US11990791B2 (en) Power supply device and power supply system
US10855084B2 (en) Power conversion system for power system interconnection
CN104753166A (zh) 多类型多模式自动转换开关装置及其方法
KR102235194B1 (ko) Ess의 통합 제어가 가능한 전력 시스템
US20230231408A1 (en) Adaptable redundant power
CN115843410B (zh) 冗余供电装置、***、不间断电源设备、开关和控制方法
JP2023097846A (ja) 無停電電源システム
US11811219B2 (en) Restoration of fault insulated feeder
WO2024127578A1 (ja) 無停電電源システム
WO2023026357A1 (ja) 無停電電源装置
US20240113553A1 (en) Reversed power and grid support with a modular approach
JP7296241B2 (ja) 電力変換装置及び電力変換システム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2022530776

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20237020182

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180086864.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18259822

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21964839

Country of ref document: EP

Kind code of ref document: A1