CN111400109B - 基于PCIe高速总线接口的双机冗余备份*** - Google Patents

基于PCIe高速总线接口的双机冗余备份*** Download PDF

Info

Publication number
CN111400109B
CN111400109B CN202010268062.6A CN202010268062A CN111400109B CN 111400109 B CN111400109 B CN 111400109B CN 202010268062 A CN202010268062 A CN 202010268062A CN 111400109 B CN111400109 B CN 111400109B
Authority
CN
China
Prior art keywords
machine
fpga
control cpu
main control
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010268062.6A
Other languages
English (en)
Other versions
CN111400109A (zh
Inventor
滕树鹏
沈奇
陆灵君
韦杰
双小川
王志国
纪丙华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai aerospace computer technology research institute
Original Assignee
Shanghai aerospace computer technology research institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai aerospace computer technology research institute filed Critical Shanghai aerospace computer technology research institute
Priority to CN202010268062.6A priority Critical patent/CN111400109B/zh
Publication of CN111400109A publication Critical patent/CN111400109A/zh
Application granted granted Critical
Publication of CN111400109B publication Critical patent/CN111400109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供了一种基于PCIe高速总线接口的双机冗余备份***，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA、从设备FPGA；通过状态监控高可靠反熔丝FPGA对PCIe总线双机冷备份进行切换，若双机为完全功能备份可实现整个通信***可靠性提升，增加***使用寿命；若双机为不同功能，可通过切机实现功能扩展，提高***功能性及灵活性。

Description

基于PCIe高速总线接口的双机冗余备份***
技术领域
本发明涉及通信技术领域，具体地，涉及基于PCIe高速总线接口的双机冗余备份***。
背景技术
随着星载载荷技术的进步，载荷数据量的大大增加。在星载数传领域，传统的低电压差分信号(Low-Voltage Differential Signaling，LVDS)数据传输链路不论从速率上还是通用性上已经不能满足高速数传的需求。而对高速且可靠的总线数传方式的需求越来越高。
但是，若单独开发一种自定义的高速数传总线通信方案，不论从成本上还是可靠性上都是难以实现的。因此，对传统、通用的高速总线进行相应的可靠性设计，保证其在空间环境中的可靠性成为最可行的方案之一。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种基于PCIe高速总线接口的双机冗余备份***。
根据本发明提供的一种基于PCIe(PCIexpress)高速总线接口的双机冗余备份***，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA(Field-Programmable GateArray，现场可编程门阵列)、从设备FPGA；所述A机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述A机主控CPU(中央处理器)供电；所述B机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述B机主控CPU供电；所述从设备FPGA通过PCIe高速总线分别与所述A机主控CPU、B机主控CPU通信连接；其中，所述A机主控CPU和所述B机主控CPU互为备份，且所述A机主控CPU和所述B机主控CPU不同时上电工作。
可选地，所述状态监控高可靠反熔丝FPGA通过第一接口与从设备FPGA启动A机主控CPU程序存储芯片通信连接，所述状态监控高可靠反熔丝FPGA通过第二接口与从设备FPGA启动B机主控CPU程序存储芯片通信连接。
可选地，所述状态监控高可靠反熔丝FPGA与外部电路连接，用于接收外部复位信号或者外部切机指令；
当所述状态监控高可靠反熔丝FPGA接收到外部复位信号时，保持所述A机主控CPU和所述B机主控CPU的当前运行状态；
当所述状态监控高可靠反熔丝FPGA接收到外部切机指令时，对所述A机主控CPU和所述B机主控CPU的当前运行状态进行切换。
可选地，还包括：AC耦合电容；所述AC耦合电容设置在所述PCIe高速总线上，用以防止所述从设备FPGA向所述A机主控CPU、所述B机主控CPU倒灌电压。
可选地，当所述A机主控CPU处于工作状态时，所述状态监控高可靠反熔丝FPGA向所述A机供电模块发送A机供电使能信号为不使能，关闭A机主控CPU；所述状态监控高可靠反熔丝FPGA发送重载指令给所述从设备FPGA；所述状态监控高可靠反熔丝FPGA切换从设备FPGA启动程序B机主控CPU程序存储芯片配置从设备FPGA；所述从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送B机供电使能信号为使能，启动所述B机主控CPU；所述B机主控CPU发起PCIe link请求与所述从设备FPGA建立PCIe总线连接；所述从设备FPGA发送PCIe link成功状态遥测给所述状态监控高可靠反熔丝FPGA。
可选地，当所述B机主控CPU处于工作状态时，所述状态监控高可靠反熔丝FPGA向B机供电模块发送B机供电使能信号为不使能，关闭B机主控CPU；所述状态监控高可靠反熔丝FPGA发送重载指令给从设备FPGA；所述状态监控高可靠反熔丝FPGA切换从设备FPGA启动程序A机主控CPU程序存储芯片配置从设备FPGA；所述从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送A机供电使能信号为使能，启动所述A机主控CPU；所述A机主控CPU发起PCIe link请求与所述从设备FPGA建立PCIe总线连接；所述从设备FPGA发送PCIe link成功状态遥测给所述状态监控高可靠反熔丝FPGA。
与现有技术相比，本发明具有如下的有益效果：
本发明提供的基于PCIe高速总线接口的双机冗余备份***，通过双机冗余冷备份设计提升了产品的可靠性、增加产品寿命，并在对产品扩展性有需求的情况下提升了产品的可扩展性，对于提高星载数传***传输速率、可靠性保障及使用灵活性有着积极的借鉴意义，在航天领域具有较好的实际工程应用价值。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明提供的一种基于PCIe高速总线接口的双机冗余备份***的原理框图；
图2为本发明提供的一种基于PCIe高速总线接口的双机冗余备份***从A机切换为B机的流程示意图；
图3为本发明提供的一种基于PCIe高速总线接口的双机冗余备份***从B机切换为A机的流程示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
图1为本发明提供的一种基于PCIe高速总线接口的双机冗余备份***的原理框图，如图1所示，本实施例的***包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA、从设备FPGA；A机供电模块用于根据状态监控高可靠反熔丝FPGA发送的供电使能信号，向A机主控CPU供电；B机供电模块用于根据状态监控高可靠反熔丝FPGA发送的供电使能信号，向B机主控CPU供电；从设备FPGA通过PCIe高速总线分别与A机主控CPU、B机主控CPU通信连接；其中，A机主控CPU和B机主控CPU互为备份，且A机主控CPU和B机主控CPU不同时上电工作。
本实施例中，A机主控CPU和B机主控CPU构成主控CPU双机，A机供电模块和B机供电模块构成可控的主控CPU供电DC_DC(直流-直流)双机。当前宇航用PCIe总线双机冗余冷备份架构工作模式为：主控CPU及可控的主控CPU供电DC_DC为双机冷备份，即同一时刻仅可开单机工作，双机互不相关，不同时上电；从设备FPGA启动程序存储芯片双机、状态监控高可靠反熔丝FPGA及从设备FPGA为常开机状态。
本实施例中，A/B机功能可完全一致实，现整个***的双冗余备份，提高***寿命及可靠性；A/B机功能也可不一致，实现整个***的功能扩展，每一时刻根据A/B机开关状态不同可以实现不同工作模式间切换，提高***功能性及应用灵活性。
本实施例中，可通过控制使能信号控制相应供电有无，若为不使能则供电输出低，若为使能则输出相应供电；应该符合主控CPU需求的上电时序及断电时序。
可选地，状态监控高可靠反熔丝FPGA通过第一接口与从设备FPGA启动A机主控CPU程序存储芯片通信连接，状态监控高可靠反熔丝FPGA通过第二接口与从设备FPGA启动B机主控CPU程序存储芯片通信连接。
本实施例中，从设备FPGA启动程序存储芯片共需求两片，其中一片存储从设备FPGA启动A机主控CPU程序；另一片存储从设备FPGA启动B机主控CPU程序。从设备FPGA启动A机主控CPU程序存储芯片和从设备FPGA启动B机主控CPU程序存储芯片构成从设备FPGA启动程序存储芯片双机，用于实现对A机主控CPU、B机主控CPU的启动。
进一步地，因宇航用数传接口主要为LVDS及TLK2711等非标准接口，因此从设备FPGA为***提供非标准接口转换成PCIe标准接口功能；又因从设备FPGA实现***对外接口。一般在宇航数传产品中，数传接收载荷数据，而载荷产品大部分为单机设计，无法提供双数据接口，因此在本发明中从设备FPGA产品无法进行双机设计，为单机设计。本实施例中，从设备FPGA应具备两组PCIe从设备接口。
需要说明的是，状态监控高可靠反熔丝FPGA应选择具备空间抗幅指标的宽温高可靠反熔丝FPGA，具备在高辐射，高温差的空间环境中长期可靠工作的特性；能够响应外部复位信号；能够响应切机指令，并根据指令执行权利要求一种所述的切机步骤完成相关操作。
可选地，状态监控高可靠反熔丝FPGA与外部电路连接，用于接收外部复位信号或者外部切机指令。当状态监控高可靠反熔丝FPGA接收到外部复位信号时，保持A机主控CPU和B机主控CPU的当前运行状态。当状态监控高可靠反熔丝FPGA接收到外部切机指令时，对A机主控CPU和B机主控CPU的当前运行状态进行切换。
本实施例中，当基于PCIe高速总线接口的双机冗余备份***可以响应外部复位操作，复位前后不进行A/B机切换，保持复位前A/B机状态。
可选地，还包括：AC耦合电容；AC耦合电容设置在PCIe高速总线上，用以防止从设备FPGA向A机主控CPU、B机主控CPU倒灌电压。
本实施例中，A/B主控CPU与从设备FPGA应该仅有PCIe公共电路，并且PCIe总线需要通过AC耦合电容隔离，防止在从设备FPGA启动而主控CPU未上电时可能存在的倒灌电压；及在主控CPU与从设备FPGA及态监控高可靠反熔丝FPGA间应设计供电隔离，提高***可靠性；A/B主控CPU相关电路需要完全隔离。
图2为本发明提供的一种基于PCIe高速总线接口的双机冗余备份***从A机切换为B机的流程示意图。如图2所示，当A机主控CPU处于工作状态时，状态监控高可靠反熔丝FPGA向A机供电模块发送A机供电使能信号为不使能，关闭A机主控CPU；状态监控高可靠反熔丝FPGA发送重载指令给从设备FPGA；状态监控高可靠反熔丝FPGA切换从设备FPGA启动程序B机主控CPU程序存储芯片配置从设备FPGA；从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送B机供电使能信号为使能，启动B机主控CPU；B机主控CPU发起PCIe link请求与从设备FPGA建立PCIe总线连接；从设备FPGA发送PCIe link成功状态遥测给状态监控高可靠反熔丝FPGA。
图3为本发明提供的一种基于PCIe高速总线接口的双机冗余备份***从B机切换为A机的流程示意图。如图3所示，当B机主控CPU处于工作状态时，状态监控高可靠反熔丝FPGA向B机供电模块发送B机供电使能信号为不使能，关闭B机主控CPU；状态监控高可靠反熔丝FPGA发送重载指令给从设备FPGA；状态监控高可靠反熔丝FPGA切换从设备FPGA启动程序A机主控CPU程序存储芯片配置从设备FPGA；从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送A机供电使能信号为使能，启动A机主控CPU；A机主控CPU发起PCIe link请求与从设备FPGA建立PCIe总线连接；从设备FPGA发送PCIe link成功状态遥测给状态监控高可靠反熔丝FPGA。
本发明采用了工业及商业数传领域应用度最高之一的PCIe总线通信方式为基础，利用其高速、通用及可扩展的特点；同时针对其对主从设备上电时序及不可热插拔的要求；针对宇航领域的高温、高辐射的工作环境特点；兼顾宇航产品在轨不可修复特点，实现PCIe设备的双机冷备份切换，提高***可靠性及***寿命；同时此项发明还可以在***可靠性得到保障基础上提升***的扩展性及使用灵活性。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的***及其各个装置以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的***及其各个装置以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的***及其各项装置可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (4)

1.一种基于PCIe高速总线接口的双机冗余备份***，其特征在于，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA、从设备FPGA；所述A机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述A机主控CPU供电；所述B机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述B机主控CPU供电；所述从设备FPGA通过PCIe高速总线分别与所述A机主控CPU、B机主控CPU通信连接；其中，所述A机主控CPU和所述B机主控CPU互为备份，且所述A机主控CPU和所述B机主控CPU不同时上电工作；
***从A机切换到B机的流程为：所述状态监控高可靠反熔丝FPGA向所述A机供电模块发送A机供电使能信号为不使能，关闭A机主控CPU；所述状态监控高可靠反熔丝FPGA发送重载指令给所述从设备FPGA；所述状态监控高可靠反熔丝FPGA切换从设备FPGA启动B机主控CPU程序存储芯片配置从设备FPGA；所述从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送B机供电使能信号为使能，启动所述B机主控CPU；所述B机主控CPU发起PCIe link请求与所述从设备FPGA建立PCIe总线连接；所述从设备FPGA发送PCIelink成功状态遥测给所述状态监控高可靠反熔丝FPGA。
2.根据权利要求1所述的基于PCIe高速总线接口的双机冗余备份***，其特征在于，所述状态监控高可靠反熔丝FPGA通过第一接口与从设备FPGA启动A机主控CPU程序存储芯片通信连接，所述状态监控高可靠反熔丝FPGA通过第二接口与从设备FPGA启动B机主控CPU程序存储芯片通信连接。
3.根据权利要求1所述的基于PCIe高速总线接口的双机冗余备份***，其特征在于，所述状态监控高可靠反熔丝FPGA与外部电路连接，用于接收外部复位信号或者外部切机指令；
当所述状态监控高可靠反熔丝FPGA接收到外部复位信号时，保持所述A机主控CPU和所述B机主控CPU的当前运行状态；
当所述状态监控高可靠反熔丝FPGA接收到外部切机指令时，对所述A机主控CPU和所述B机主控CPU的当前运行状态进行切换。
4.根据权利要求1-3中任一项所述的基于PCIe高速总线接口的双机冗余备份***，其特征在于，***从B机切换到A机的流程为：所述状态监控高可靠反熔丝FPGA向B机供电模块发送B机供电使能信号为不使能，关闭B机主控CPU；所述状态监控高可靠反熔丝FPGA发送重载指令给从设备FPGA；所述状态监控高可靠反熔丝FPGA切换从设备FPGA启动A机主控CPU程序存储芯片配置从设备FPGA；所述从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送A机供电使能信号为使能，启动所述A机主控CPU；所述A机主控CPU发起PCIe link请求与所述从设备FPGA建立PCIe总线连接；所述从设备FPGA发送PCIe link成功状态遥测给所述状态监控高可靠反熔丝FPGA。
CN202010268062.6A 2020-04-07 2020-04-07 基于PCIe高速总线接口的双机冗余备份*** Active CN111400109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010268062.6A CN111400109B (zh) 2020-04-07 2020-04-07 基于PCIe高速总线接口的双机冗余备份***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010268062.6A CN111400109B (zh) 2020-04-07 2020-04-07 基于PCIe高速总线接口的双机冗余备份***

Publications (2)

Publication Number Publication Date
CN111400109A CN111400109A (zh) 2020-07-10
CN111400109B true CN111400109B (zh) 2023-08-01

Family

ID=71433083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010268062.6A Active CN111400109B (zh) 2020-04-07 2020-04-07 基于PCIe高速总线接口的双机冗余备份***

Country Status (1)

Country Link
CN (1) CN111400109B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113419977B (zh) * 2021-05-28 2023-03-21 济南浪潮数据技术有限公司 一种服务器中pcie设备管理***和服务器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833536A (zh) * 2010-04-16 2010-09-15 北京航空航天大学 一种冗余仲裁机制的可重构星载计算机
CN102331786A (zh) * 2011-07-18 2012-01-25 北京航空航天大学 一种姿轨控计算机双机冷备份***
CN103116285A (zh) * 2011-11-17 2013-05-22 上海航天测控通信研究所 用于深空探测器的双cpu单总线计算机***
CN108762970A (zh) * 2018-06-12 2018-11-06 上海航天计算机技术研究所 一种高可靠星载计算机程序存储设备
CN109739697A (zh) * 2018-12-13 2019-05-10 北京计算机技术及应用研究所 一种基于高速数据交换的强实时性双机同步容错***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833536A (zh) * 2010-04-16 2010-09-15 北京航空航天大学 一种冗余仲裁机制的可重构星载计算机
CN102331786A (zh) * 2011-07-18 2012-01-25 北京航空航天大学 一种姿轨控计算机双机冷备份***
CN103116285A (zh) * 2011-11-17 2013-05-22 上海航天测控通信研究所 用于深空探测器的双cpu单总线计算机***
CN108762970A (zh) * 2018-06-12 2018-11-06 上海航天计算机技术研究所 一种高可靠星载计算机程序存储设备
CN109739697A (zh) * 2018-12-13 2019-05-10 北京计算机技术及应用研究所 一种基于高速数据交换的强实时性双机同步容错***

Also Published As

Publication number Publication date
CN111400109A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN203786723U (zh) 基于x86 pc/104嵌入式cpu模块的双机冗余***
CN103959648B (zh) 节约电荷的功率门控装置和方法
CN103777537A (zh) 一种低功耗控制电路及存储装置
US5608275A (en) Fault tolerant isolation between devices powered by separate power sources
CN104407948B (zh) 一种冷备份冗余星载计算机的加电切换控制***及方法
US11256225B2 (en) Data transmission apparatus of circuit breaker controller
CN111400109B (zh) 基于PCIe高速总线接口的双机冗余备份***
CN112653621A (zh) 一种国产化带双冗余切换功能的lrm千兆网络模块
CN109522259A (zh) 基于空间应用的在轨刷新重注成像***
CN111090325A (zh) 一种基于存储***的热备电切换***
CN112445751B (zh) 适用于多模冗余***的计算机主机接口板
CN110688263B (zh) 基于fpga的硬盘自动切换装置的应用方法
CN111400211B (zh) 基于PCIe总线的通信方法及***
CN217606356U (zh) 一种切换控制电路、主板及电子设备
CN111077764B (zh) 一种兼顾上电和复位的冷热备负载交叉控制方法及电路
CN109818411B (zh) 一种适用于电源突变的电源开关电路、芯片及供电***
CN116129951A (zh) 一种ssd的电源控制装置、ssd及服务器
CN211220711U (zh) 端口锁存冗余测控电路及其机器人
CN112131055B (zh) 多模式三机动态容错***
CN205193723U (zh) 一种硬盘分时上电***
CN109888766A (zh) 总线取电设备及其用电控制方法、装置和***、电器设备
CN216252259U (zh) 一种具有多层次冗余电源的自动切换电路
CN111628651B (zh) 双向电压变换模块、车辆备用供电模块和车辆供电***
CN215990309U (zh) 一种车载T-Box安全供电***
CN220671835U (zh) 一种输出口功能扩展模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant