WO2022263540A1 - Leiterplatte - Google Patents

Leiterplatte Download PDF

Info

Publication number
WO2022263540A1
WO2022263540A1 PCT/EP2022/066361 EP2022066361W WO2022263540A1 WO 2022263540 A1 WO2022263540 A1 WO 2022263540A1 EP 2022066361 W EP2022066361 W EP 2022066361W WO 2022263540 A1 WO2022263540 A1 WO 2022263540A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
printed circuit
coating
edge
board according
Prior art date
Application number
PCT/EP2022/066361
Other languages
English (en)
French (fr)
Inventor
Stanley Buchert
Uwe Waltrich
Original Assignee
Rolls-Royce Deutschland Ltd & Co Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rolls-Royce Deutschland Ltd & Co Kg filed Critical Rolls-Royce Deutschland Ltd & Co Kg
Priority to EP22737402.2A priority Critical patent/EP4356695A1/de
Publication of WO2022263540A1 publication Critical patent/WO2022263540A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another

Definitions

  • the invention relates to a printed circuit board according to the preamble of patent claim 1.
  • preg “preimpregnated fibers”, German: “preimpregnated fibers”
  • copper layers which are connected to one another and structured by lamination and etching processes.
  • prepreg “preimpregnated fibers”, German: “preimpregnated fibers”
  • solid insulation can be assumed between the individual prepreg layers, which is why clearance and creepage distances do not have to be maintained here.
  • failure phenomena can occur, for example due to delamination, so that solid insulation between two potentials cannot be assumed within a layer, but rather a creepage distance must be assumed according to the standard mentioned.
  • a creepage distance is the shortest permitted distance along the surface of an insulating material between two conductive parts.
  • Creepage distances between the layers of a printed circuit board must also be maintained towards the edge of the printed circuit board.
  • a housing or a heat sink often borders the edge of the circuit board, or there are others over the edge of the circuit board Creepage distances to contact surfaces on the printed circuit board surfaces.
  • an unused edge area also has a limiting effect on the thermal spread within a printed circuit board: if active components are integrated or soldered onto the printed circuit board, it is advantageous to form a copper layer as flat as possible below the component in which heat is generated, which absorbs this heat into the surface and thus increases the heat-transferring surface over which heat can be transferred to a heat sink. Due to the creepage distance to the edge area that has to be maintained, such a copper layer that spreads the heat cannot be formed up to the edge area, which limits the heat transfer to a heat sink.
  • circuit board designs therefore require double oversizing, on the one hand oversizing of the circuit board to maintain the necessary air and creepage distances to the edge area and on the other hand oversizing of the assembly and/or the heat sink due to a limited thermal transition.
  • the object of the invention is to provide a printed circuit board that enables effective use of all areas of a printed circuit board.
  • the invention then considers a circuit board that has a plurality of circuit board layers arranged one above the other, comprising a top circuit board layer and a bottom circuit board layer, the top circuit board layer forming a top side of the circuit board and the bottom circuit board layer forming a bottom side of the circuit board.
  • the printed circuit board layers together form a front edge of the printed circuit board, which runs essentially perpendicularly to the top and bottom of the printed circuit board.
  • the board edge has a flease that is substantially equal to the thickness of the board.
  • the printed circuit board edge on the face side is provided with a coating of an insulating material.
  • the invention is based on the idea of reducing or even completely avoiding clearances and creepage distances that have to be maintained to the edge of the printed circuit board by the targeted application of a coating of an insulating material to the front edge of a printed circuit board.
  • the applied coating forms a cohesive solid insulator on the front edge of the circuit board, which prevents the formation of leakage currents.
  • the coating applied to the front edge of the circuit board provides solid insulation within the individual layers of the circuit board.
  • the printed circuit board can thus be equipped with no edge area or with a smaller unused edge area and can be reduced overall in size, so that the required installation space and the use of materials can be reduced.
  • a heat-spreading copper layer in such a printed circuit board extends further to the front edge of the printed circuit board and accordingly forms a larger total area, which improves the thermal connection by increasing the copper content in the printed circuit board and thus enables the realization of smaller components. In this way, the necessary distance between the copper layer and the edge of the circuit board can be minimized as soon as solid insulation can be assumed at the edge of the circuit board.
  • Another advantage associated with the solution according to the invention is an increase in the robustness of the printed circuit board in relation to environmental influences at the critical, e.g. milled or scored edge of the printed circuit board.
  • the edge coating with insulating material prevents moisture from penetrating the circuit board due to its inherent properties of low moisture and air permeability.
  • An insulator material within the meaning of the present invention is any non-conductor and thus any material whose electrical conductivity at 20 °C is less than 10 -8 S-crrr 1 (or which at 20 °C has a specific resistance of more than 10 8 W- cm).
  • An embodiment of the invention provides that the end-side printed circuit board edge is overmoulded with the insulator in the sense that the coating extends beyond the printed circuit board edge to the top and/or the bottom of the printed circuit board.
  • Flierzu is provided, for example, that the coating in addition to the front Circuit board edge is formed in an edge strip on the underside and / or in an edge strip on the top of the circuit board.
  • An edge strip coated with insulating material on the upper side and/or on the underside of the printed circuit board protects the edge of the printed circuit board against environmental influences such as the ingress of moisture in an improved manner.
  • the coated edge strips apply additional mechanical compressive stresses to the edge of the printed circuit board, which counteract delamination of the printed circuit board, which typically starts at the edge, which further increases the service life of the printed circuit board.
  • a further embodiment of the invention provides that the edge area of the printed circuit board is structured in such a way that it forms hollow structures spaced from and/or adjacent to the front edge of the printed circuit board, which are filled with the insulator material. It can be provided that the hollow structures are designed as channels running perpendicular to the top and bottom of the printed circuit board and spaced from the front edge of the printed circuit board, or that the hollow structures are designed as channels running perpendicular to the top and bottom of the printed circuit board, which extend to the front edge of the printed circuit board extend.
  • the hollow structures can be introduced into the printed circuit board, for example, using standard processes in printed circuit board production such as milling or drilling.
  • the hollow structures filled with the insulator material improve the adhesive strength of the insulator material applied at the edge.
  • the insulator material used as a coating can in principle be any insulating material.
  • Exemplary embodiments provide that the coating of insulator material is formed from a material made from silicone, from polyurethane, from an epoxy resin or generally from a plastic.
  • the coating of insulator material consists of a material that belongs to the parylene material group.
  • Parylenes are hydrophobic, chemically resistant, polymeric coating materials with good barrier properties.
  • An example of a parylene material is a plastic with the basic building block poly-p-xylylene, also known as parylene N.
  • halogenated parylenes can be used.
  • An embodiment of the invention provides that the insulator material provides insulation that meets the requirements of protection class 2 according to IEC 60664-3 and/or DIN VDE 0100-410 (VDE 0100-410):2018-10. It is the coating thus according to one embodiment, a protection class 2 coating. This provides a material-to-material solid insulation at the edge of the circuit board.
  • the coating of the front edge of the printed circuit board with an insulating material can in principle be provided by numerous methods.
  • An embodiment of this provides that the coating of insulator material has been produced by chemical vapor deposition.
  • Such a method can be used, for example, when using parylene as an insulator material, with the parylene material being deposited in the gas phase. It is possible to coat the edge of the circuit board with a homogeneous, electrically insulating layer.
  • the coating of insulator material is carried out by thermal spraying (including direct side spraying), by nozzle coating using a nozzle through which the insulator material is applied directly to the surface of the printed circuit board end edge, or by multi-component injection molding, in which the injection molding takes place on the printed circuit board end edge .
  • the insulator material can extend in the circumferential direction of the printed circuit board along the entire front edge of the printed circuit board. According to this configuration, the front edge of the printed circuit board is therefore provided with insulator material over its entire circumference. In other configurations, it can be provided that the insulator material is formed only in sections or at certain points on the front edge of the circuit board, for example at corners of the circuit board or in sections in which components subjected to high voltages are arranged or contacted.
  • the printed circuit board has at least one flat copper layer that is designed and arranged in such a way that it spreads the heat of an active component that is integrated into the printed circuit board or that is soldered onto it into the surface.
  • the flat copper layer essentially extends to the front edge of the circuit board, which improves the thermal connection of the circuit board.
  • the thickness of the coating of the front edge of the circuit board with insulator material basically depends on the materials used, the temperatures that occur, the voltages applied and other parameters. refinements provide that the layer thickness of the coating is in the range between 10 gm and 3 mm. For example, in the case of a coating with parylene or an epoxy resin, the layer thickness can be in the range between 10 gm and 50 gm, for example approximately 30 gm. If the edges are overmoulded with polyurethane, the layer thickness can be in the millimeter range.
  • FIG. 1 is a schematic, sectional representation of an exemplary embodiment of a printed circuit board whose end-face printed circuit board edge is provided with a coating of an insulating material;
  • Figure 2 schematically shows another embodiment of a printed circuit board, the front edge of the printed circuit board with a coating of a
  • Insulator material is provided, with the top and bottom of the printed circuit board being overmolded with the insulator material;
  • Figure 3 schematically shows another embodiment of a printed circuit board, the front edge of the printed circuit board with a coating of a
  • Insulator material is provided, the circuit board edge is additionally structured with hollow structures and Figure 3 shows two possible structures;
  • FIG. 4 shows the exemplary embodiment from FIG. 3 in a sectional view parallel to a circuit board plane
  • FIG. 5 shows a printed circuit board according to the prior art, which is arranged on a heat sink and limited to a housing;
  • FIG. 6 shows a schematic of a printed circuit board which forms a flat copper layer for cooling a soldered-on component
  • FIG. 7 schematically shows a printed circuit board which forms a flat copper layer for cooling a component integrated in the printed circuit board.
  • FIG. 5 shows a printed circuit board 1 which consists of a multiplicity of printed circuit board layers 10 which are arranged one above the other.
  • An uppermost circuit board layer forms an upper side 11 of the circuit board 1 and a lowermost circuit board layer forms an underside 12 of the circuit board 1.
  • All of the circuit board layers 10 form a front circuit board edge 15.
  • the circuit board 1 is arranged, for example, on a heat sink 6 with cooling fins 61, which is typically on lies at the earth potential.
  • the circuit board edge 15 can be arranged at a distance from a housing 6 .
  • the individual printed circuit board layers 10 are formed, for example, by prepreg layers, i.e. glass fiber mats impregnated with epoxy, and copper layers, which are connected to one another and structured in a manner known per se by lamination and etching processes.
  • the contours of the circuit board 1 are realized with milling and drilling processes.
  • solid insulation is assumed between individual prepreg layers (in the vertical direction of FIG. 5), so that no clearances and creepage distances have to be maintained between prepreg layers. However, along a prepreg layer (horizontal plane of FIG.
  • FIG. 5 shows such creepage distances 71 as well as an air gap 72 to the housing 7.
  • the creepage distances 71 can run over the printed circuit board edge 15 on the face side.
  • Creepage distances 71 to be taken into account within a layer 10 must also be observed in each layer 10 to the front edge 15 of the printed circuit board 1 . Accordingly, an edge area A of the printed circuit board 1 towards the front edge 15 is to be kept free of components, conductor tracks and contacts. This leads to a relatively large unused edge area A of the printed circuit board 1 .
  • the edge area A to be kept free also has a limiting influence on the so-called thermal spreading within the printed circuit board 1, as explained with reference to FIGS.
  • Figure 6 shows a circuit board 1 with an active component 5, the is soldered onto the printed circuit board 1.
  • FIG. 7 shows a printed circuit board 1 with an active component 5 which is integrated into the printed circuit board 1.
  • the printed circuit board 1 comprises a flat copper layer 16 as one of its layers 10, which spreads the heat given off by the component 5 over the surface and thus increases the heat-transferring surface.
  • the heat-transferring copper layer 16 cannot be formed in the edge area A either.
  • FIG. 1 shows a first exemplary embodiment of a printed circuit board.
  • the printed circuit board 1 comprises a multiplicity of printed circuit board layers 10 which are arranged one above the other.
  • An uppermost circuit board layer forms an upper side 11 of the circuit board 1 and a lowermost circuit board layer forms an underside 12 of the circuit board 1 .
  • the circuit board 1 is arranged on a heat sink 6 with cooling ribs 61 .
  • the circuit board edge 15 is arranged at a distance from a housing 6 .
  • the printed circuit board layers 10 are thus formed, for example, by prepreg layers and copper layers, between which only a schematic distinction is made in the illustration in FIG.
  • the front edge 15 of the circuit board is provided with a coating 2 made of an insulating material 3 .
  • the insulator material 3 provides solid insulation at the edge of the printed circuit board 1 . This prevents leakage current formation and improves the robustness of the printed circuit board 1 with respect to environmental influences.
  • the insulator material 3 can be formed by any desired non-conductor.
  • it is a coating 2 made of silicone, polyurethane or an epoxy resin.
  • the insulator material 3 provides insulation that meets the requirements of protection class 2 according to IEC 60664-3.
  • the insulator material 3 is formed from a material that belongs to the parylene group of materials.
  • the coating 2 is a parylene coating. This is typically deposited in the gas phase and offers the possibility of electrically insulating coating the circuit board edge 15 with a homogeneous layer thickness in the range, for example, between 10 ⁇ m and 100 ⁇ m. Such a coating 2 prevents current formation due to its insulating properties. In addition, it is resistant to environmental influences such as moisture, harmful gases and temperature and offers a very high level of gap penetration in order to coat even microcracks in the edge of the prepreg layers. Hydrophobicity of the coating material and low moisture and air permeability protect the printed circuit board 1 from the penetration of unwanted moisture or other harmful gases. In particular, damaged glass fibers or microscopic delaminations can be formed on the usually milled edge 15 of the printed circuit board 1, from which the printed circuit board 1 degrades if it is designed without a protective coating 2.
  • the printed circuit board layers 10 can also have at least one flat copper layer 16, which is used to spread the heat of an active component (not shown in FIG. 1) over the surface. Because of the coating 2 of the front area 15 , such a flat copper layer can extend further to the front area 15 than would be possible without the coating 2 . However, this is not shown in more detail in the schematic representation of FIG.
  • the coating 2 made of the insulator material 3 can in principle be applied by means of numerous coating methods. Examples of this are chemical vapor deposition, thermal spraying, nozzle coating or multi-component injection molding.
  • the coating 2 made of insulating material 3 can be formed along the entire circumference of the printed circuit board 1 on the front edge 15, or alternatively only in sections or at certain points.
  • FIG. 2 shows an exemplary embodiment of a printed circuit board 1, the basic structure of which corresponds to the structure of the printed circuit board 1 in FIG. 1, so that reference is made to the relevant statements.
  • the coating 2 extends beyond the printed circuit board edge 15 onto the top side 11 and the underside 12 of the printed circuit board 1 .
  • An upper coating area 21 of the coating 2 covers an upper edge strip 13 of the printed circuit board 1 and a lower coating area 22 of the coating 2 covers a lower edge strip 14 of the printed circuit board 1.
  • Such a configuration further improves the robustness of the printed circuit board 1 with respect to environmental influences.
  • the edge coating 21, 22 of the upper side 11 and the lower side 12 introduces mechanical compressive stresses onto the printed circuit board edge, which additionally counteract any possible delamination of prepreg layers originating from the printed circuit board edge.
  • the application of the coating 2 with the coating regions 21, 22 can take place via deposition from the gas phase, as explained with reference to FIG.
  • provision can be made, for example, for the insulator material 3 to be sprayed around the edge region of the printed circuit board 1 under heat and pressure.
  • the insulator material 3 can be, for example, polyurethane or other plastics or silicone.
  • FIGS. 3 and 4 show an exemplary embodiment which is based on the exemplary embodiment in FIG. In this case, FIGS. 3 and 4 show two different embodiment variants of such structures 41, 42. It goes without saying that an actual form of realization would not necessarily involve both structural variants, but only one of these variants.
  • FIG. 4 shows a sectional illustration along one of the layers 10 of FIG. 3, a layer 10 thus viewed from above, so to speak.
  • a hollow structure 41 is realized, which is formed by bores or channels, which extend perpendicularly at a distance from the printed circuit board edge 15 on the end face.
  • the hollow structures 41 are also filled with insulator material 3 .
  • the hollow structures 41 are filled with insulator material starting from the upper and lower coating areas 21, 22 of the coating 2.
  • a hollow structure 42 is realized on the left-hand side of FIGS. 3 and 4, which is formed by bores or channels, which extend to the printed circuit board edge 15 on the face side and form openings 420 to this.
  • the hollow structures 42 are also filled with insulator material 3 . Due to the openings 420, the hollow structures 42 can be filled with insulator material 3 from the end face 15 without this necessarily takes place via upper and lower coating areas 21 , 22 of the coating 2 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Die Erfindung betrifft eine Leiterplatte (1), die aufweist: eine Mehrzahl von übereinander angeordneten Leiterplattenlagen (10), die eine oberste Leiterplattenlage und eine unterste Leiterplattenlage umfassen, wobei die oberste Leiterplattenlage eine Oberseite (11) der Leiterplatte (1) bildet, die unterste Leiterplattenlage eine Unterseite (12) der Leiterplatte (1) bildet, und die Leiterplattenlagen (10) zusammen einen stirnseitigen Leiterplattenrand (15) bilden, der im Wesentlichen senkrecht zu Oberseite (11) und Unterseite (12) der Leiterplatte (1) verläuft. Es ist vorgesehen, dass der stirnseitige Leiterplattenrand (15) mit einer Beschichtung (2) aus einem Isolatormaterial (3) versehen ist.

Description

Leiterplatte
Beschreibung
Die Erfindung betrifft eine Leiterplatte gemäß dem Oberbegriff des Patentanspruchs 1.
Es ist bekannt, Leiterplatten aus einer Vielzahl an Prepregs (Prepreg = „preimpregnated fibers“, deutsch: „vorimprägnierte Fasern“) und Kupferlagen herzustellen, die durch Laminier- und Ätzprozesse miteinander verbunden und strukturiert werden. Gemäß der Norm EN IEC 60664-1 , die die Auslegung von Luft- und Kriechstrecken betrifft, kann zwischen einzelnen Prepreg-Lagen von einer Feststoffisolierung ausgegangen werden, weshalb hier keine Luft- und Kriechstrecken eingehalten werden müssen. Entlang einer Prepreglage können jedoch beispielsweise durch eine Delamination Ausfallerscheinungen auftreten, so dass innerhalb einer Lage nicht von einer Feststoffisolierung zwischen zwei Potentialen ausgegangen werden darf, sondern gemäß der genannten Norm eine Kriechstrecke anzunehmen ist. Eine Kriechstrecke ist dabei die kürzeste erlaubte Entfernung entlang der Oberfläche eines Isolierstoffes zwischen zwei leitenden Teilen.
Dabei müssen Kriechstrecken zwischen den Lagen einer Leiterplatte auch zum Leiterplattenrand hin eingehalten werden. An den Leiterplattenrand grenzt oftmals ein Gehäuse oder ein Kühlkörper oder es ergeben sich über den Leiterplattenrand weitere Kriechstrecken zu Kontaktflächen auf den Leiterplattenoberflächen. Das Einhalten von Kriechstrecken in den Lagen einer Leiterplatte auch zum Leiterplatten rand hin führt nachteilig zu einem relativ großen ungenutzten Randbereich der Leiterplatte.
Darüber hinaus hat ein ungenutzter Randbereich auch einen begrenzenden Einfluss auf die thermische Spreizung innerhalb einer Leiterplatte: sind aktive Bauteile in die Leiterplatte integriert oder aufgelötet, ist es vorteilhaft, unterhalb des Bauteils, in dem Wärme entsteht, möglichst flächig eine Kupferlage auszubilden, die diese Wärme in die Fläche spreizt und somit die wärmeübertragende Fläche erhöht, über die Wärme an einen Kühlkörper übergeben werden kann. Durch die einzuhaltende Kriechstrecke zum Randbereich kann auch eine solche, die Wärme spreizende Kupferlage nicht bis zum Randbereich hin ausgebildet werden, was die Wärmeübertragung auf einen Kühlkörper beschränkt.
Bekannte Leiterplattendesigns erfordern daher eine zweifache Überdimensionierung, zum einen eine Überdimensionierung der Leiterplatte zur Einhaltung der notwendigen Luft- und Kriechstrecken zum Randbereich hin und zum anderen eine Überdimensionierung der Baugruppe und/oder des Kühlkörpers aufgrund eines limitierten thermischen Übergangs.
Der Erfindung liegt die Aufgabe zugrunde, eine Leiterplatte bereitzustellen, die eine effektive Nutzung sämtlicher Bereiche einer Leiterplatte ermöglicht.
Diese Aufgabe wird durch eine Leiterplatte mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Danach betrachtet die Erfindung eine Leiterplatte, die eine Mehrzahl von übereinander angeordneten Leiterplattenlagen aufweist, die eine oberste Leiterplattenlage und eine unterste Leiterplattenlage umfassen, wobei die oberste Leiterplattenlage eine Oberseite der Leiterplatte bildet und die unterste Leiterplattenlage eine Unterseite der Leiterplatte bildet. Die Leiterplattenlagen bilden zusammen einen stirnseitigen Leiterplattenrand, der im Wesentlichen senkrecht zu Oberseite und Unterseite der Leiterplatte verläuft. Der Leiterplattenrand weist eine Flöhe auf, die im Wesentlichen gleich der Dicke der Leiterplatte ist.
Es ist vorgesehen, dass der stirnseitige Leiterplattenrand mit einer Beschichtung aus einem Isolatormaterial versehen ist. Die Erfindung beruht auf dem Gedanken, durch das gezielte Aufbringen einer Beschichtung aus einem Isolatormaterial auf den stirnseitigen Rand einer Leiterplatte Luft- und Kriechstrecken, die zum Rand der Leiterplatte einzuhalten sind, zu verringern oder sogar vollständig zu vermeiden. Die aufgebrachte Beschichtung bildet einen stoffschlüssigen Feststoffisolator am stirnseitigen Leiterplattenrand, der die Kriechstrombildung unterbindet. Durch die aufgebrachte Beschichtung am stirnseitigen Leiterplattenrand wird eine Feststoffisolation innerhalb der einzelnen Lagen der Leiterplatte bereitgestellt.
Damit kann die Leiterplatte ohne oder mit einem kleineren ungenutzten Randbereich ausgestattet und insgesamt in der Größe reduziert werden, so dass der erforderliche Bauraum und der Materialeinsatz verringert werden können. Darüber hinaus besteht die Möglichkeit, dass eine die Wärme spreizende Kupferlage in einer solchen Leiterplatte sich weiter zum stirnseitigen Leiterplattenrand erstreckt und dementsprechend eine größere Gesamtfläche bildet, was die thermischen Anbindung durch Erhöhung des Kupferanteils in der Leiterplatte verbessert und dadurch die Realisierung kleinerer Bauteile ermöglicht. So kann der notwendige Abstand der Kupferlage zum Leiterplattenrand minimiert werden, sobald am Rand der Leiterplatte von einer Feststoff Isolation ausgegangen werden kann.
Ein weiterer, mit der erfindungsgemäßen Lösung verbundener Vorteil besteht in einer Erhöhung der Robustheit der Leiterplatte gegenüber Umwelteinflüssen am kritischen z.B. gefrästen oder geritzten Leiterplattenrand. Beispielsweise verhindert die Randbeschichtung mit Isolatormaterial aufgrund ihrer inhärenten Eigenschaften einer geringen Feuchte- und Luftdurchlässigkeit das Eindringen von Feuchte in die Leiterplatte.
Ein Isolatormaterial im Sinne der vorliegenden Erfindung ist jeder Nichtleiter und damit jedes Material, dessen elektrische Leitfähigkeit bei 20 °C bei weniger als 10-8 S-crrr1 liegt (bzw. das bei 20 °C einen spezifischen Widerstand von über 108 W-cm aufweist). Dabei ist „S“ die Maßeinheit des elektrischen Leitwerts. Ausgestaltungen sehen vor, dass die durch das Isolatormaterial bereitgestellt Kriechstromfestigkeit einen CTI-Wert (CTI = „Comparative Tracking Index“) aufweist, der bei mindestens 175 und insbesondere im Bereich zwischen 175 und 600, insbesondere im Bereich zwischen 400 und 600 liegt.
Eine Ausgestaltung der Erfindung sieht vor, dass der stirnseitige Leiterplattenrand in dem Sinne mit dem Isolator umspritzt ist, dass die Beschichtung sich über den Leiterplattenrand hinaus auf die Oberseite und/oder die Unterseite der Leiterplatte erstreckt. Flierzu ist beispielsweise vorgesehen, dass die Beschichtung zusätzlich zu dem stirnseitigen Leiterplattenrand in einem Randstreifen auf der Unterseite und/oder in einem Randstreifen auf der Oberseite der Leiterplatte ausgebildet ist. Durch einen mit Isolatormaterial beschichteten Randstreifen an der Oberseite und/oder an der Unterseite der Leiterplatte wird der Leiterplattenrand in verbesserter Weise gegenüber Umwelteinflüssen wie zum Beispiel dem Eindringen von Feuchte geschützt. Darüber hinaus werden durch die beschichteten Randstreifen zusätzliche mechanische Druckspannungen auf den Leiterplattenrand aufgebracht, die einer typischerweise vom Rand ausgehenden Delamination der Leiterplatte entgegenwirken, was die Lebensdauer der Leiterplatte weiter erhöht.
Eine weitere Ausgestaltung der Erfindung sieht vor, dass der Randbereich der Leiterplatte dahingehend strukturiert ist, dass er beabstandet zum und/oder angrenzend an den stirnseitigen Leiterplattenrand Hohlstrukturen ausbildet, die mit dem Isolatormaterial gefüllt sind. Dabei kann vorgesehen sein, dass die Hohlstrukturen als senkrecht zu Oberseite und Unterseite der Leiterplatte verlaufende und von dem stirnseitige Leiterplattenrand beabstandete Kanäle ausgebildet sind, oder dass die Hohlstrukturen als senkrecht zu Oberseite und Unterseite der Leiterplatte verlaufende Kanäle ausgebildet sind, die sich bis zum stirnseitige Leiterplattenrand erstrecken. Die Hohlstrukturen können beispielsweise durch Standardprozesse bei der Leiterplattenfertigung wie Fräsen oder Bohren in die Leiterplatte eingebracht werden. Die mit dem Isolatormaterial gefüllten Hohlstrukturen verbessern die Haftfestigkeit des randseitig aufgebrachten Isolatormaterials.
Das als Beschichtung verwendete Isolatormaterial kann grundsätzlich ein beliebiges isolierendes Material sein. Ausführungsbeispiele sehen vor, dass die Beschichtung aus Isolatormaterial durch ein Material aus Silikon, aus Polyurethan, aus einem Epoxidharz oder allgemein aus einem Kunststoff gebildet ist.
Ein Ausführungsbeispiel sieht vor, dass die Beschichtung aus Isolatormaterial aus einem Material besteht, das zu der Materialgruppe der Parylene gehört. Parylene sind hydrophobe, chemisch resistente, polymere Beschichtungsmaterialien mit guter Barrierewirkung. Ein Beispiel für ein Parylene-Material ist ein Kunststoff mit dem Grundbaustein Poly-p-Xylylene, auch als Parylene N bezeichnet. Des Weiteren können halogenierte Parylene Anwendung finden.
Eine Ausgestaltung der Erfindung sieht vor, dass das Isolatormaterial eine Isolierung bereitstellt, die die Anforderungen der Schutzklasse 2 gemäß IEC 60664-3 und/oder DIN VDE 0100-410 (VDE 0100-410):2018-10 erfüllt. Es handelt sich bei der Beschichtung somit gemäß einer Ausgestaltung um eine Schutzklasse-2-Beschichtung. Diese stellt eine stoffschlüssige Festkörperisolation am Leiterplattenrand bereit.
Die Beschichtung des stirnseitigen Leiterplatten randes mit einem Isolatormaterial kann grundsätzlich durch zahlreiche Verfahren bereitgestellt werden. Ein Ausführungsbeispiel hierzu sieht vor, dass die Beschichtung aus Isolatormaterial durch chemische Gasphasenabscheidung hergestellt worden ist. Ein solches Verfahren kann beispielsweise bei der Verwendung von Parylene als Isolatormaterial eingesetzt werden, wobei das Parylene-Material in der Gasphase abgeschieden wird. Hierbei besteht die Möglichkeit, den Leiterplattenrand mit einer homogenen Schichtdicke elektrisch isolierend zu beschichteten.
In weiteren Ausführungsbeispielen erfolgt die Beschichtung aus Isolatormaterial durch thermisches Spritzen (einschließlich seitliches Direktanspritzen), durch Düsenbeschichtung unter Verwendung einer Düse, durch die das Isolatormaterial direkt auf die Oberfläche des stirnseitigen Leiterplattenrands aufgetragen wird, oder durch Mehrkomponentenspritzguss, wobei der Spritzguss auf den stirnseitigen Leiterplattenrand erfolgt.
Das Isolatormaterial kann sich gemäß einer Ausgestaltung der Erfindung in Umfangsrichtung der Leiterplatte entlang des gesamten stirnseitigen Leiterplattenrands erstrecken. Der stirnseitige Leiterplattenrand ist gemäß dieser Ausgestaltung also über seinen gesamten Umfang mit Isolatormaterial versehen. In anderen Ausgestaltungen kann vorgesehen sein, dass das Isolatormaterial lediglich abschnittsweise oder punktuell am stirnseitigen Leiterplattenrand ausgebildet ist, zum Beispiel an Ecken der Leiterplatte oder in Abschnitten, in denen mit hohen Spannungen beaufschlagte Bauelemente angeordnet oder kontaktiert sind.
Wie bereits angemerkt, kann vorgesehen sein, dass die Leiterplatte mindestens eine flächige Kupferlage aufweist, die derart ausgebildet und angeordnet ist, dass sie die Wärme eines aktiven Bauteils, das in die Leiterplatte integriert oder das auf diese aufgelötet ist, in die Fläche spreizt. Dabei erstreckt sich die flächige Kupferlage im Wesentlichen bis zum stirnseitigen Leiterplattenrand, wodurch die thermischen Anbindung der Leiterplatte verbessert wird.
Die Dicke der Beschichtung des stirnseitigen Leiterplattenrands mit Isolatormaterial ist grundsätzlich abhängig von den verwendeten Materialien, den auftretenden Temperaturen, den anliegenden Spannungen und weiteren Parametern. Ausgestaltungen sehen vor, dass die Schichtdicke der Beschichtung im Bereich zwischen 10 gm und 3 mm liegt. Beispielsweise kann die Schichtdicke bei einer Beschichtung mit Parylene oder einem Epoxidharz im Bereich zwischen 10 gm und 50 gm, zum Beispiel bei ca. 30 gm liegen. Bei einem Umspritzen der Kanten mit Polyurethan kann die Schichtdicke im Millimeterbereich liegen.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnung anhand mehrerer Ausführungsbeispiele näher erläutert. Es zeigen:
Figur 1 schematisch in einer Schnittdarstellung ein Ausführungsbeispiel einer Leiterplatte, deren stirnseitiger Leiterplattenrand mit einer Beschichtung aus einem Isolatormaterial versehen ist;
Figur 2 schematisch ein weiteres Ausführungsbeispiel einer Leiterplatte, deren stirnseitiger Leiterplatten rand mit einer Beschichtung aus einem
Isolatormaterial versehen ist, wobei auch die Oberseite und die Unterseite der Leiterplatte mit dem Isolatormaterial umspritzt sind;
Figur 3 schematisch ein weiteres Ausführungsbeispiel einer Leiterplatte, deren stirnseitiger Leiterplatten rand mit einer Beschichtung aus einem
Isolatormaterial versehen ist, wobei der Leiterplattenrand zusätzlich mit Hohlstrukturen strukturiert ist und die Figur 3 zwei mögliche Strukturierungen zeigt;
Figur 4 das Ausführungsbeispiel der Figur 3 in einer Schnittdarstellung parallel zu einer Leiterplattenebene;
Figur 5 eine Leiterplatte gemäß dem Stand der Technik, die auf einem Kühlkörper angeordnet ist und an ein Gehäuse begrenzt;
Figur 6 schematisch eine Leiterplatte, die zur Kühlung eines aufgelöteten Bauteils eine flächige Kupferlage ausbildet; und
Figur 7 schematisch eine Leiterplatte, die zur Kühlung eines in die Leiterplatte integrierten Bauteils eine flächige Kupferlage ausbildet. Zum besseren Verständnis des Hintergrunds der vorliegenden Erfindung wird zunächst eine Leiterplattenanordnung gemäß dem Stand der Technik anhand der Figuren 5 bis 7 beschrieben.
Die Figur 5 zeigt eine Leiterplatte 1 , die aus einer Vielzahl von Leiterplattenlagen 10 besteht, die übereinander angeordnet sind. Dabei bildet eine oberste Leiterplattenlage eine Oberseite 11 der Leiterplatte 1 und eine unterste Leiterplattenlage eine Unterseite 12 der Leiterplatte 1. Die Gesamtheit der Leiterplattenlagen 10 bildet einen stirnseitigen Leiterplattenrand 15. Die Leiterplatte 1 ist beispielsweise auf einem Kühlkörper 6 mit Kühlrippen 61 angeordnet, der typischerweise auf dem Erdpotenzial liegt. Der Leiterplattenrand 15 kann beabstandet zu einem Gehäuse 6 angeordnet sein.
Die einzelnen Leiterplattenlage 10 sind beispielsweise durch Prepreg-Lagen, d.h. mit Epoxid getränkte Glasfasermatten, und Kupferlagen gebildet, die in an sich bekannter Weise durch Laminier- und Ätzprozesse miteinander verbunden und strukturiert sind. Die Konturen der Leiterplatte 1 werden mit Fräs- und Bohrprozessen realisiert. Gemäß der Norm EN IEC 60664-1 zur Auslegung von Luft- und Kriechstrecken wird zwischen einzelnen Prepreg-Lagen (in vertikaler Richtung der Figur 5) von einer Feststoffisolierung ausgegangen, so dass zwischen Prepreg-Lagen keine Luft- und Kriechstrecken eingehalten werden müssen. Entlang einer Prepreg-Lage (horizontale Ebene der Figur 5) besteht jedoch die Gefahr von Ausfallerscheinungen zum Beispiel durch Delamination der Prepreg-Lagen, so dass nicht von einer Feststoffisolierung zwischen zwei Potentialen innerhalb einer Lage ausgegangen werden darf. Dementsprechend sind innerhalb einer Prepreg-Lage Kriechstrecken zu berücksichtigen, die die kürzeste erlaubte Entfernung entlang der Oberfläche zwischen zwei leitenden Teilen angeben. Die Figur 5 zeigt solche Kriechstrecken 71 sowie eine Luftstrecke 72 zur dem Gehäuse 7. Die Kriechstrecken 71 können dabei über den stirnseitigen Leiterplattenrand 15 verlaufen.
Innerhalb einer Lage 10 zu berücksichtigende Kriechstrecken 71 müssen in jeder Lage 10 auch zum stirnseitigen Rand 15 der Leiterplatte 1 eingehalten werden. Dementsprechend ist ein Randbereich A der Leiterplatte 1 zum stirnseitigen Rand 15 hin von Bauteilen, Leiterbahnen und Kontakten freizuhalten. Dies führt zu einem relativ großen ungenutzten Randbereich A der Leiterplatte 1 .
Der freizuhaltende Randbereich A hat auch einen begrenzenden Einfluss auf die sogenannte thermische Spreizung innerhalb der Leiterplatte 1 , wie anhand der Figuren 6 und 7 erläutert wird. Die Figur 6 zeigt eine Leiterplatte 1 mit einem aktiven Bauteil 5, das auf die Leiterplatte 1 aufgelötet ist. Die Figur 7 zeigt eine Leiterplatte 1 mit einem aktiven Bauteil 5, das in die Leiterplatte 1 integriert ist. In beiden Fällen umfasst die Leiterplatte 1 als eine ihrer Lagen 10 eine flächig ausgebildete Kupferlage 16, die die von dem Bauteil 5 abgegebene Wärme in die Fläche spreizt und somit die wärmeübertragende Fläche erhöht. Auch die wärmeübertragende Kupferlage 16 kann dabei nicht in dem Randbereich A ausgebildet sein.
Die Figur 1 zeigt ein erstes Ausführungsbeispiel einer Leiterplatte. Die Leiterplatte 1 umfasst eine Vielzahl von Leiterplattenlagen 10, die übereinander angeordnet sind. Dabei bildet eine oberste Leiterplattenlage eine Oberseite 11 der Leiterplatte 1 und eine unterste Leiterplattenlage eine Unterseite 12 der Leiterplatte 1. Die Gesamtheit der Leiterplattenlagen 10 bildet einen stirnseitigen Leiterplattenrand 15, dessen Flöhe der Dicke der Leiterplatte 1 entspricht. Die Leiterplatte 1 ist auf einem Kühlkörper 6 mit Kühlrippen 61 angeordnet. Der Leiterplattenrand 15 ist beabstandet zu einem Gehäuse 6 angeordnet. Zur Ausbildung der Leiterplattenlagen 10 wird auf die Beschreibung der Figuren 5-7 hingewiesen. Die Leiterplattenlagen 10 werden somit beispielsweise durch Prepreg-Lagen und Kupferlagen gebildet, zwischen denen in der Darstellung der Figur 1 nur schematisch unterschieden wird.
Der stirnseitige Rand 15 der Leiterplatte ist mit einer Beschichtung 2 aus einem Isolatormaterial 3 versehen. Durch das Isolatormaterial 3 wird eine Feststoffisolation am Rand der Leiterplatte 1 bereitgestellt. Hierdurch werden eine Kriechstrombildung unterbunden und die Robustheit der Leiterplatte 1 gegenüber Umwelteinflüssen verbessert.
Das Isolatormaterial 3 kann grundsätzlich durch einen beliebigen Nichtleiter gebildet sein. Beispielsweise handelt es sich um eine Beschichtung 2 aus Silikon, aus Polyurethan oder aus einem Epoxidharz. Das Isolatormaterial 3 stellt eine Isolierung bereit, die die Anforderungen der Schutzklasse 2 gemäß IEC 60664-3 erfüllt.
In einem Ausführungsbeispiel ist das Isolatormaterial 3 aus einem Material gebildet, das zu der Materialgruppe der Parylene gehört. Dementsprechend handelt es sich bei der Beschichtung 2 um eine Parylenbeschichtung. Diese wird typischerweise in der Gasphase abgeschieden und bietet die Möglichkeit, den Leiterplattenrand 15 mit einer homogenen Schichtdicke im Bereich beispielsweise zwischen 10 pm und 100 pm elektrisch isolierend zu beschichten. Eine solche Beschichtung 2 unterbindet aufgrund ihrer isolierenden Eigenschaften eine Strombildung. Sie ist darüber hinaus beständig gegenüber Umwelteinflüssen wie Feuchte, Schadgasen und Temperatur und bietet eine sehr hohe Spaltgängigkeit, um auch Mikrorisse im Rand der Prepreg-Lagen zu beschichten. Eine Hydrophobizität des Beschichtungsmaterials sowie eine geringe Feuchte- und Luftdurchlässigkeit schützen die Leiterplatte 1 vor dem Eindringen von ungewünschter Feuchtigkeit oder sonstigen Schadgasen. Insbesondere am üblicherweise gefrästen Rand 15 der Leiterplatte 1 können beschädigte Glasfasern oder mikroskopische Delaminationen ausgebildet sein, von denen aus die Leiterplatte 1 degradiert, wenn sie ohne schützende Beschichtung 2 ausgebildet ist.
Gemäß der Figur 1 und unter Bezugnahme auf die Figuren 6 und 7 können die Leiterplattenlagen 10 auch mindestens eine flächige Kupferlage 16 aufweisen, die dazu dient, die Wärme eines aktiven Bauteils (in der Figur 1 nicht dargestellt) in die Fläche zu spreizen. Eine solche flächige Kupferlage kann sich aufgrund der Beschichtung 2 des stirnseitigen Bereichs 15 weiter bis zum stirnseitigen Bereich 15 erstrecken, als dies ohne die Beschichtung 2 möglich wäre. In der schematischen Darstellung der Figur 1 ist dies allerdings nicht näher dargestellt.
Die Beschichtung 2 aus dem Isolatormaterial 3 kann grundsätzlich mittels zahlreicher Beschichtungsverfahren aufgebracht werden. Beispiele hierfür sind eine chemische Gasphasenabscheidung, thermisches Spritzen, eine Düsenbeschichtung oder ein Mehrkomponentenspritzguss.
Die Beschichtung 2 aus Isolatormaterial 3 kann entlang des gesamten Umfangs der Leiterplatte 1 am stirnseitigen Rand 15 ausgebildet sein, oder alternativ lediglich abschnittsweise oder punktuell.
Die Figur 2 zeigt ein Ausführungsbeispiel einer Leiterplatte 1 , deren grundsätzliche Aufbau dem Aufbau der Leiterplatte 1 der Figur 1 entspricht, so dass auf die diesbezüglichen Ausführungen Bezug genommen wird. Zusätzlich zum Ausführungsbeispiel der Figur 1 ist vorgesehen, dass die Beschichtung 2 sich über den Leiterplattenrand 15 hinaus auf die Oberseite 11 und die Unterseite 12 der Leiterplatte 1 erstreckt. Dabei bedecken ein oberer Beschichtungsbereich 21 der Beschichtung 2 einen oberen Randstreifen 13 der Leiterplatte 1 und ein unterer Beschichtungsbereich 22 der Beschichtung 2 einen unteren Randstreifen 14 der Leiterplatte 1. Durch eine solche Ausgestaltung wird die Robustheit der Leiterplatte 1 gegenüber Umwelteinflüssen weiter verbessert. Darüber hinaus verhält es sich so, dass durch die randseitige Beschichtung 21 , 22 der Oberseite 11 und der Unterseite 12 mechanische Druckspannungen auf den Leiterplattenrand eingebracht werden, die einer möglichen, vom Leiterplatten rand ausgehenden Delamination von Prepreg-Lagen zusätzlich entgegenwirken.
Die Anbringung der Beschichtung 2 mit den Beschichtungsbereichen 21 , 22 kann über eine Abscheidung aus der Gasphase erfolgen, wie in Bezug auf die Figur 1 erläutert. Alternativ kann beispielsweise vorgesehen sein, dass das Isolatormaterial 3 unter Temperatur und Druck um den Randbereich der Leiterplatte 1 gespritzt wird. Bei dem Isolatormaterial 3 kann es sich, wie Bezug auf die Figur 1 erläutert, beispielsweise um Polyurethan oder andere Kunststoffe oder Silikon handeln.
Die Figuren 3 und 4 zeigen ein Ausführungsbeispiel, das auf dem Ausführungsbeispiel der Figur 2 aufbaut und bei dem in den Randbereich der Leiterplatte 1 zusätzlich Strukturen 41 , 42 integriert sind, die die Verbindung und Haftfestigkeit der Beschichtung 2 mit der Leiterplatte 1 verbessern. Dabei zeigen die Figuren 3 und 4 zwei unterschiedliche Ausführungsvarianten solcher Strukturen 41 , 42. Es versteht sich, dass eine tatsächliche Realisierungsform nicht notwendigerweise beide Strukturvarianten, sondern nur eine dieser Varianten realisieren würde.
Es wird darauf hingewiesen, dass die Figur 4 eine Schnittdarstellung entlang einer der Lagen 10 der Figur 3 darstellt, eine Lage 10 somit gewissermaßen von oben betrachtet.
Auf der rechten Seite der Figur 3 und 4 ist eine Hohlstruktur 41 realisiert, die durch Bohrungen bzw. Kanäle gebildet ist, die sich beabstandet zum stirnseitigen Leiterplattenrand 15 senkrecht erstrecken. Die Hohlstrukturen 41 sind dabei ebenfalls mit Isolatormaterial 3 gefüllt. Wie anhand der Figur 3 zu erkennen, sind die Hohlstrukturen 41 ausgehend von den oberen und unteren Beschichtungsbereichen 21 , 22 der Beschichtung 2 mit Isolatormaterial gefüllt.
Auf der linken Seite der Figur 3 und 4 ist eine Hohlstruktur 42 realisiert, die durch Bohrungen bzw. Kanäle gebildet ist, die sich bis zum stirnseitigen Leiterplattenrand 15 erstrecken und Öffnungen 420 zu diesem ausbilden. Die Hohlstrukturen 42 sind dabei ebenfalls mit Isolatormaterial 3 gefüllt. Aufgrund der Öffnungen 420 können die Hohlstrukturen 42 von der Stirnseite 15 her mit Isolatormaterial 3 gefüllt werden, ohne dass dies notwendigerweise über obere und untere Beschichtungsbereiche 21 , 22 der Beschichtung 2 erfolgt.
Es versteht sich, dass die Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt ist und verschiedene Modifikationen und Verbesserungen vorgenommen werden können, ohne von den hier beschriebenen Konzepten abzuweichen. Weiter wird darauf hingewiesen, dass beliebige der beschriebenen Merkmale separat oder in Kombination mit beliebigen anderen Merkmalen eingesetzt werden können, sofern sie sich nicht gegenseitig ausschließen. Die Offenbarung dehnt sich auf alle Kombinationen und Unterkombinationen eines oder mehrerer Merkmale aus, die hier beschrieben werden und umfasst diese. Sofern Bereiche definiert sind, so umfassen diese sämtliche Werte innerhalb dieser Bereiche sowie sämtliche Teilbereiche, die in einen Bereich fallen.

Claims

Patentansprüche
1 . Leiterplatte (1 ), die aufweist:
- eine Mehrzahl von übereinander angeordneten Leiterplattenlagen (10), die eine oberste Leiterplattenlage und eine unterste Leiterplattenlage umfassen, wobei
- die oberste Leiterplattenlage eine Oberseite (11) der Leiterplatte (1) bildet,
- die unterste Leiterplattenlage eine Unterseite (12) der Leiterplatte (1) bildet, und
- die Leiterplattenlagen (10) zusammen einen stirnseitigen Leiterplattenrand (15) bilden, der im Wesentlichen senkrecht zu Oberseite (11) und Unterseite (12) der Leiterplatte (1) verläuft, dadurch gekennzeichnet, dass der stirnseitige Leiterplattenrand (15) mit einer Beschichtung (2) aus einem Isolatormaterial (3) versehen ist.
2. Leiterplatte nach Anspruch 1 , dadurch gekennzeichnet, dass der stirnseitige Leiterplattenrand (15) in dem Sinne mit dem Isolatormaterial (3) umspritzt ist, dass die Beschichtung (2) sich über den Leiterplattenrand (15) hinaus auf die Oberseite (11) und/oder die Unterseite (12) der Leiterplatte (1) erstreckt.
3. Leiterplatte nach Anspruch 2, dadurch gekennzeichnet, dass die Beschichtung (2) zusätzlich zu dem stirnseitigen Leiterplattenrand (15) in einem Randstreifen (13) auf der Oberseite und/oder in einem Randstreifen (14) auf der Unterseite der Leiterplatte (1) ausgebildet ist.
4. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Randbereich der Leiterplatte (1) dahingehend strukturiert ist, dass er beabstandet zum und/oder angrenzend an den stirnseitigen Leiterplattenrand (15) Hohlstrukturen (41 , 42) ausbildet, die mit dem Isolatormaterial (3) gefüllt sind.
5. Leiterplatte nach Anspruch 4, dadurch gekennzeichnet, dass die Hohlstrukturen als senkrecht zu Oberseite (11) und Unterseite (12) der Leiterplatte (1) verlaufende und von dem stirnseitige Leiterplattenrand (15) beabstandete Kanäle (41) ausgebildet sind.
6. Leiterplatte nach Anspruch 4, dadurch gekennzeichnet, dass die Hohlstrukturen als senkrecht zu Oberseite (11 ) und Unterseite (12) der Leiterplatte (1 ) verlaufende Kanäle (42) ausgebildet sind, die sich bis zum stirnseitige Leiterplattenrand (15) erstrecken.
7. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Beschichtung (2) aus Isolatormaterial (3) durch ein Material aus Silikon, aus Polyurethan oder aus einem Epoxidharz gebildet ist.
8. Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Beschichtung (2) aus Isolatormaterial (3) aus einem Material, das zu der Materialgruppe der Parylene gehört, besteht.
9. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Isolatormaterial (3) eine Isolierung bereitstellt, die die Anforderungen der Schutzklasse 2 gemäß IEC 60664-3 und/oder DIN VDE 0100-410 (VDE 0100- 410):2018-10 erfüllt.
10. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Beschichtung (2) aus Isolatormaterial (3) durch chemische Gasphasenabscheidung hergestellt worden ist.
11 . Leiterplatte nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Beschichtung (2) aus Isolatormaterial (3) durch thermisches Spritzen, durch Düsenbeschichtung oder durch Mehrkomponentenspritzguss hergestellt worden ist.
12. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Isolatormaterial (3) sich in Umfangsrichtung der Leiterplatte (1) entlang des gesamten stirnseitigen Leiterplattenrands (15) erstreckt.
13. Leiterplatte nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, dass das Isolatormaterial (3) lediglich abschnittsweise oder punktuell am stirnseitigen Leiterplattenrand (15) ausgebildet ist.
14. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterplatte (1) mindestens eine flächige Kupferlage (16) aufweist, die derart ausgebildet und angeordnet ist, dass sie die Wärme eines aktiven Bauteils (5), das in die Leiterplatte (1) integriert oder das auf diese aufgelötet ist, in die Fläche spreizt.
15. Leiterplatte nach Anspruch 14, dadurch gekennzeichnet, dass die flächige Kupferlage (16) sich im Wesentlichen bis zum stirnseitigen Leiterplattenrand (15) erstreckt.
16. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schichtdicke der Beschichtung (2) im Bereich zwischen 10 pm und 3 mm liegt.
PCT/EP2022/066361 2021-06-18 2022-06-15 Leiterplatte WO2022263540A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP22737402.2A EP4356695A1 (de) 2021-06-18 2022-06-15 Leiterplatte

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021115851.6 2021-06-18
DE102021115851.6A DE102021115851A1 (de) 2021-06-18 2021-06-18 Leiterplatte

Publications (1)

Publication Number Publication Date
WO2022263540A1 true WO2022263540A1 (de) 2022-12-22

Family

ID=82385695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/066361 WO2022263540A1 (de) 2021-06-18 2022-06-15 Leiterplatte

Country Status (3)

Country Link
EP (1) EP4356695A1 (de)
DE (1) DE102021115851A1 (de)
WO (1) WO2022263540A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117348A (ja) * 1997-06-25 1999-01-22 Kyocera Corp 配線基板およびその製造方法
JP2009135415A (ja) * 2007-10-29 2009-06-18 Mitsubishi Electric Corp プリント配線板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58214534A (ja) 1982-06-09 1983-12-13 Toray Ind Inc 高強伸度炭素繊維束およびその製法
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
DE102007019098B4 (de) 2007-04-23 2020-02-13 Continental Automotive Gmbh Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
DE102013223542A1 (de) 2013-11-19 2015-05-21 Zf Friedrichshafen Ag Elektronische Einheit mit Leiterplatte
US9848495B2 (en) 2014-06-13 2017-12-19 Hzo, Inc. Impermeable protective coatings through which electrical connections may be established and electronic devices including the impermeable protective coatings
JP2019054116A (ja) 2017-09-15 2019-04-04 日本特殊陶業株式会社 配線基板、及びプレーナトランス
DE102018217349A1 (de) 2018-10-10 2020-04-16 Conti Temic Microelectronic Gmbh Leiterplatte
CN211267263U (zh) 2019-12-23 2020-08-14 珠海智锐科技有限公司 一种软硬结合线路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117348A (ja) * 1997-06-25 1999-01-22 Kyocera Corp 配線基板およびその製造方法
JP2009135415A (ja) * 2007-10-29 2009-06-18 Mitsubishi Electric Corp プリント配線板およびその製造方法

Also Published As

Publication number Publication date
DE102021115851A1 (de) 2022-12-22
EP4356695A1 (de) 2024-04-24

Similar Documents

Publication Publication Date Title
EP2201585B1 (de) Elektrisches vielschichtbauelement
EP0785708B1 (de) Anordnung zum Schutz elektrischer und elektronischer Bauelmente vor elektrostatischen Entladungen
DE102012221002A1 (de) Abwinkelbare und/oder abgewinkelte Leiterplattenstruktur mit zumindest zwei Leiterplattenabschnitten und Verfahren zu deren Herstellung
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
WO1996028736A1 (de) Spannungswandler
DE102010026954B4 (de) Gehäuse einer elektronischen Schaltung für eine Kraftstoffpumpe
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE10301741A1 (de) Bedruckte Leiterplatte mit verbesserter leitfähiger Druckflüssigkeit
WO2022263540A1 (de) Leiterplatte
DE102015114579B4 (de) Halbleiterchip
DE2603360B1 (de) Elektrisch isolierte durchfuehrung
EP3469664A1 (de) Leitungsintegrierter halbleiterschalter und verfahren zu dessen herstellung
DE102018111534B4 (de) Vorrichtung zum Abführen von Wärme aus einer Leiterplatte
DE19959248A1 (de) Isolationsverbesserung bei Hochleistungs-Halbleitermodulen
EP2161974A1 (de) Bifunktionale EMV Beschichtung
DE102022130260A1 (de) Elektrisches Modul
DE102018204408B4 (de) Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist
DE102018101191B4 (de) Verfahren zur Herstellung eines mehrschichtigen Schaltungsträgers
DE102021003748A1 (de) Anordnung zur Kühlung eines Hochvoltbauteils
WO2024033302A1 (de) Leiterplattenanordnung
DE102021127641A1 (de) Leiterplattenanordnung und Verfahren zu dessen Herstellung
DE102022205551A1 (de) Isolier- und Kühlanordnung für eine Batteriezelle
DE10354118A1 (de) Verfahren zur Herstellung von Leiterplatten und Leiterplatte
DE1665131C3 (de) Keramikkondensator
DE1273649B (de) Verfahren zur Herstellung einer gedruckten Schaltung mit Hilfe von Bandleitern

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22737402

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2022737402

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022737402

Country of ref document: EP

Effective date: 20240118