WO2022168485A1 - Capacitor component - Google Patents

Capacitor component Download PDF

Info

Publication number
WO2022168485A1
WO2022168485A1 PCT/JP2021/048096 JP2021048096W WO2022168485A1 WO 2022168485 A1 WO2022168485 A1 WO 2022168485A1 JP 2021048096 W JP2021048096 W JP 2021048096W WO 2022168485 A1 WO2022168485 A1 WO 2022168485A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor component
porous body
groove
holes
electrode
Prior art date
Application number
PCT/JP2021/048096
Other languages
French (fr)
Japanese (ja)
Inventor
善雄 青柳
由 川島
秀俊 増田
宜成 武
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Publication of WO2022168485A1 publication Critical patent/WO2022168485A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 

Definitions

  • the lead conductors 27 electrically connect the first electrode layers 23a to 23d and the connection electrodes 25 provided in the porous body 10 to the external electrodes 21, and the lead conductors 28 connect the internal electrodes of the porous body 10 to each other.
  • the second electrode layers 24 a to 24 d and the connection electrodes 26 provided on the outer electrodes 21 are electrically connected to the external electrodes 21 . Therefore, the first electrode layers 23a to 23d and the connection electrode 25 constitute the first internal electrodes, and the second electrode layers 24a to 24d and the connection electrode 26 constitute the second internal electrodes.
  • a capacitor component 1 according to an embodiment of the present invention is more suitable for use at high temperatures than a capacitor component that uses a thick film resist as a dielectric.
  • a wall portion separating adjacent turns includes two or more through holes 11 along the radial direction of the circumferential groove (direction passing through the coil axis and perpendicular to the coil axis).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

A capacitor component according to one embodiment of the present invention is provided with: a porous main body which has a plurality of through holes that extend in a first direction; a first internal electrode; and a second internal electrode. The porous main body is provided with a first groove which is formed so as to extend in a second direction that is perpendicular to the first direction, while penetrating through the porous main body in the first direction. A first electrode layer, which is contained in the first internal electrode, is buried in the first groove. The porous main body is provided with a second groove which faces the first groove, with a wall part being interposed therebetween. A second electrode layer, which is contained in the second internal electrode, is buried in the second groove. The wall part contains at least two through holes among the plurality of through holes of the porous main body in a third direction that is perpendicular to the first direction and the second direction.

Description

キャパシタ部品capacitor parts
　相互参照
本出願は、日本国特許出願２０２１－０１６０８９（２０２１年２月３日出願）に基づく優先権を主張し、その内容は参照により全体として本明細書に組み込まれる。
　本明細書において開示される発明は、キャパシタ部品に関する。 Cross-reference This application claims priority from Japanese Patent Application No. 2021-016089 (filed February 3, 2021), the content of which is incorporated herein by reference in its entirety.
The invention disclosed herein relates to capacitor components.
　電子機器の小型化に伴い、キャパシタ部品においては単位面積あたりの発生容量を向上させることが求められている。従来から、複数の貫通孔を有する多孔性本体と、この複数の貫通孔の各々に充填された内部電極と、を備えるキャパシタ部品が知られている。この種のキャパシタ部品は、ポーラスコンデンサと呼ばれることがある。ポーラスコンデンサは、隣接する貫通孔内に充填された内部電極の組と、多孔性本体のうち内部電極間に配置された領域とにより容量を発生させる。ポーラスコンデンサは、多孔性本体の厚さ方向に延びる貫通孔に内部電極が設けられるため、積層セラミックコンデンサと比べて単位体積あたりの容量（容量密度）を向上させることができる。従来のポーラスコンデンサは、例えば、特開２０１６－００４８２７号公報、特開２０１５－０８８５８２号公報、及び特開２００９－２１５５３号公報に記載されている。 With the miniaturization of electronic devices, there is a demand for improved capacitance per unit area in capacitor parts. Conventionally, a capacitor component is known that includes a porous body having a plurality of through-holes and internal electrodes filled in each of the plurality of through-holes. This type of capacitor component is sometimes called a porous capacitor. Porous capacitors generate capacitance from sets of internal electrodes filled in adjacent through-holes and regions of the porous body disposed between the internal electrodes. Since the porous capacitor has internal electrodes in through-holes extending in the thickness direction of the porous body, the capacity per unit volume (capacitance density) can be improved compared to the multilayer ceramic capacitor. Conventional porous capacitors are described, for example, in JP-A-2016-004827, JP-A-2015-088582, and JP-A-2009-21553.
　キャパシタ部品用の多孔性本体は、例えば、弁金属の酸化物からなる。多孔性本体は、例えば、弁金属に陽極酸化処理を施すことにより得られる弁金属の酸化物からなる構造体である。多孔性本体に形成される貫通孔は、陽極酸化処理時の条件に応じて数十ｎｍ～数百ｎｍの範囲の直径を有し、隣接する貫通孔と数十ｎｍ～数百ｎｍの間隔だけ離れるように形成される。 A porous body for a capacitor component is made of, for example, an oxide of a valve metal. The porous body is, for example, a structure made of an oxide of a valve metal obtained by anodizing the valve metal. The through-holes formed in the porous body have diameters in the range of several tens of nanometers to several hundreds of nanometers depending on the conditions during the anodizing treatment, and are spaced apart from adjacent through-holes by several tens of nanometers to several hundred nanometers. formed apart.
特開２０１６－００４８２７号公報JP 2016-004827 A 特開２０１５－０８８５８２号公報JP 2015-088582 A 特開２００９－２１５５３号公報JP-A-2009-21553
　ポーラスコンデンサの耐電圧及び静電容量は、対向する内部電極の間隔、即ち隣接する貫通孔の間隔によって影響を受ける。隣接する貫通孔の間隔を大きくすると耐電圧が大きくなる一方で静電容量は小さくなる。逆に、隣接する貫通孔の間隔を小さくすると、静電容量は大きくなる一方で耐電圧は小さくなる。上記のように、隣接する貫通孔の間隔は、数十ｎｍ～数百ｎｍ程度の大きさであるため、ポーラスコンデンサにおいては耐電圧が低いことが問題となる。 The withstand voltage and capacitance of a porous capacitor are affected by the interval between opposing internal electrodes, that is, the interval between adjacent through holes. Increasing the distance between adjacent through-holes increases the withstand voltage but decreases the capacitance. Conversely, if the distance between adjacent through-holes is reduced, the capacitance increases but the withstand voltage decreases. As described above, since the distance between adjacent through holes is on the order of several tens of nanometers to several hundreds of nanometers, the porous capacitor has a problem of low withstand voltage.
　本明細書により開示される発明（以下、「本発明」という。）の目的は、上述した問題の少なくとも一部を解決又は緩和することである。本発明のより具体的な目的の一つは、多孔性本体内に設けられた内部電極を有するキャパシタ部品において静電容量の低下を抑制しつつ耐電圧を向上させることである。 The purpose of the invention disclosed by this specification (hereinafter referred to as "the present invention") is to solve or alleviate at least part of the above-mentioned problems. One of the more specific objects of the present invention is to improve withstand voltage while suppressing a decrease in capacitance in a capacitor component having internal electrodes provided within a porous body.
　本発明の前記以外の目的は、明細書全体の記載を通じて明らかにされる。特許請求の範囲に記載される発明は、「発明を解決しようとする課題」から把握される課題以外の課題を解決するものであってもよい。 Objects of the present invention other than the above will be clarified through the description of the entire specification. The invention described in the claims may solve a problem other than the problem grasped from the "problem to be solved by the invention."
　本発明の一実施形態によるキャパシタ部品は、第１方向に延びる複数の貫通孔を有する多孔性本体と、前記多孔性本体を前記第１方向に貫通し前記第１方向と直交する第２方向に延びるように前記多孔性本体に形成された第１溝に埋め込まれた第１電極層を有する第１内部電極と、前記第１方向及び前記第２方向に直交する第３方向に沿って前記複数の貫通孔のうちの少なくとも２つを含む壁部を介して前記第１溝に対向するように前記多孔性本体に形成された第２溝に埋め込まれた第２電極層を有する第２内部電極と、を備える。 A capacitor part according to one embodiment of the present invention includes a porous body having a plurality of through holes extending in a first direction, and a porous body extending through the porous body in the first direction and extending in a second direction orthogonal to the first direction. a first internal electrode having a first electrode layer embedded in a first groove formed in the porous body so as to extend; a second internal electrode having a second electrode layer embedded in a second groove formed in the porous body so as to face the first groove via a wall portion including at least two of the through-holes of And prepare.
　本発明の一実施形態において、前記第１内部電極の前記第２方向における寸法は、前記貫通孔の直径の２倍よりも大きい。 In one embodiment of the present invention, the dimension of the first internal electrode in the second direction is larger than twice the diameter of the through hole.
　本発明の一実施形態において、前記複数の貫通孔の各々は、空孔である。 　In one embodiment of the present invention, each of the plurality of through-holes is a hole.
　本発明の一実施形態において、前記壁部の前記第３方向における寸法に対する前記第１方向における寸法の比を表すアスペクト比が１０以上５００以下である。 In one embodiment of the present invention, the aspect ratio representing the ratio of the dimension in the first direction to the dimension in the third direction of the wall is 10 or more and 500 or less.
　本発明の一実施形態において、前記壁部は、前記第１方向に対して２５°以内の傾斜角だけ傾斜している。 In one embodiment of the present invention, the wall portion is inclined by an inclination angle of 25° or less with respect to the first direction.
　本発明の一実施形態によるキャパシタ部品は、前記第１内部電極と電気的に接続された第１外部電極と、前記第２内部電極と電気的に接続された第２外部電極と、をさらに備える。 A capacitor component according to one embodiment of the present invention further comprises a first external electrode electrically connected to the first internal electrode and a second external electrode electrically connected to the second internal electrode. .
　本発明の一実施形態において、前記多孔性本体は、弁金属が陽極酸化された酸化物からなる。 In one embodiment of the present invention, the porous body is made of an anodized oxide of a valve metal.
　本発明の一実施形態によるキャパシタ部品の製造方法は、弁金属からなる基材を準備する工程と、前記基材に陽極酸化処理を行うことにより第１方向に延びる複数の貫通孔を有する酸化体を得る工程と、前記酸化体にウェットエッチングを行うことにより、前記酸化体を前記第１方向に貫通し前記第１方向と直交する第２方向に延びる第１溝前記第１方向及び前記第２方向に直交する第３方向において前記第１溝から離間した位置で前記第１溝に対向する第２溝を、前記第１溝と前記第２溝との間に前記第３方向に沿って前記複数の貫通孔のうちの少なくとも２つを含む壁部が残存するように形成する工程と、前記第１溝に第１電極層を形成し、前記第２溝に第２電極層を形成する工程と、を備える。 A method for manufacturing a capacitor component according to one embodiment of the present invention includes steps of preparing a base material made of a valve metal, and anodizing the base material to an oxidized body having a plurality of through holes extending in a first direction. and wet etching the oxidant to form a first groove penetrating the oxidant in the first direction and extending in a second direction orthogonal to the first direction. A second groove facing the first groove at a position spaced apart from the first groove in a third direction orthogonal to the direction perpendicular to the direction is formed between the first groove and the second groove along the third direction. a step of forming a wall portion including at least two of the plurality of through holes so as to remain; and a step of forming a first electrode layer in the first groove and forming a second electrode layer in the second groove. And prepare.
　本発明の実施形態によれば、多孔性本体内に設けられた内部電極を有するキャパシタ部品において静電容量の低下を抑制しつつ耐電圧を向上させることができる。 According to the embodiment of the present invention, it is possible to improve withstand voltage while suppressing a decrease in capacitance in a capacitor component having internal electrodes provided in a porous body.
本発明の一実施形態によるキャパシタ部品を概略的に示す斜視図である。1 is a schematic perspective view of a capacitor component according to an embodiment of the present invention; FIG. 図１のＡ－Ａ線で切断したキャパシタ部品の断面を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing a cross section of the capacitor component taken along line AA of FIG. 1; 図１のＢ－Ｂ線で切断したキャパシタ部品の断面を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing a cross-section of the capacitor component taken along line BB of FIG. 1; 図１のＣ－Ｃ線で切断したキャパシタ部品の断面を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing a cross section of the capacitor component taken along line CC of FIG. 1; 図２のＤ－Ｄ線で切断したキャパシタ部品の断面を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a cross section of the capacitor component taken along line DD of FIG. 2; 図２の領域Ｒ１を拡大して模式的に示す拡大図である。3 is an enlarged view schematically showing an enlarged region R1 of FIG. 2; FIG. 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1; 図１のキャパシタ部品を製造する方法の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing the capacitor component of FIG. 1;
　以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。 Various embodiments of the present invention will be described below with reference to the drawings as appropriate. Components common to a plurality of drawings are denoted by the same reference numerals throughout the plurality of drawings. Please note that each drawing is not necessarily drawn to an exact scale for convenience of explanation.
　図１から図６を参照して、本発明の一実施形態によるキャパシタ部品１について説明する。まず、図１を参照して、本発明の一実施形態によるキャパシタ部品１の概略について説明する。図１は、キャパシタ部品１を概略的に示す斜視図である。 A capacitor component 1 according to an embodiment of the present invention will be described with reference to FIGS. 1 to 6. FIG. First, an outline of a capacitor component 1 according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a perspective view schematically showing a capacitor component 1. FIG.
　図１に示されているように、本発明の一実施形態によるキャパシタ部品１は、多孔性本体１０と、上部保護層４０ａと、下部保護層４０ｂと、外部電極２１と、外部電極２２と、を備える。後述するように、多孔性本体１０には、外部電極２１と接続される第１内部電極及び外部電極２２と接続される第２内部電極が埋め込まれている。多孔性本体１０は、誘電体として機能する。 As shown in FIG. 1, a capacitor component 1 according to an embodiment of the present invention includes a porous body 10, an upper protective layer 40a, a lower protective layer 40b, an external electrode 21, an external electrode 22, Prepare. As will be described later, the porous body 10 is embedded with a first internal electrode connected to the external electrode 21 and a second internal electrode connected to the external electrode 22 . Porous body 10 functions as a dielectric.
　各図には、互いに直交するＬ軸、Ｗ軸、及びＴ軸が記載されている。キャパシタ部品１の各構成要素の配置や寸法は、随時、これらの軸を基準にして説明される。キャパシタ部品１は、Ｌ軸方向の寸法が０．５ｍｍ～１０ｍｍ、幅寸法（Ｗ方向の寸法）が０．５～１０ｍｍ、高さ寸法（Ｔ方向の寸法）が０．０５～１ｍｍとなるように形成される。本発明の一実施形態によるキャパシタ部品１は、後述するようにＬ軸方向に延びる溝（後述する溝１２ａ～１２ｈ）に電極層を埋め込むことにより高い容量密度を実現している。このため、キャパシタ部品１のＴ軸方向の寸法を小さくしても高い静電容量を確保することができる。キャパシタ部品１のＴ軸方向における寸法は、例えば３００μｍ以下であってもよい。 Each figure describes the L-axis, W-axis, and T-axis that are orthogonal to each other. The arrangement and dimensions of each component of the capacitor component 1 will be explained on the basis of these axes at any time. The capacitor component 1 has an L-axis dimension of 0.5 mm to 10 mm, a width dimension (W direction dimension) of 0.5 to 10 mm, and a height dimension (T direction dimension) of 0.05 to 1 mm. formed in A capacitor component 1 according to an embodiment of the present invention achieves a high capacitance density by embedding an electrode layer in grooves (grooves 12a to 12h, which will be described later) extending in the L-axis direction, as will be described later. Therefore, even if the dimension of the capacitor component 1 in the T-axis direction is reduced, a high capacitance can be secured. The dimension of the capacitor component 1 in the T-axis direction may be, for example, 300 μm or less.
　一実施形態において、多孔性本体１０は、上面１０ａ、下面１０ｂ、第１端面１０ｃ、第２端面１０ｄ、第１側面１０ｅ、及び第２側面１０ｆを有する。上面１０ａと下面１０ｂとは互いに対向し、第１端面１０ｃと第２端面１０ｄとは互いに対向し、第１側面１０ｅと第２側面１０ｆとは互いに対向している。多孔性本体１０は、その上面１０ａにおいて上部保護層４０ａと接しており、その下面１０ｂにおいて下部保護層４０ｂと接している。 In one embodiment, the porous body 10 has a top surface 10a, a bottom surface 10b, a first end surface 10c, a second end surface 10d, a first side surface 10e, and a second side surface 10f. The upper surface 10a and the lower surface 10b face each other, the first end face 10c and the second end face 10d face each other, and the first side face 10e and the second side face 10f face each other. The porous body 10 contacts an upper protective layer 40a on its upper surface 10a and contacts a lower protective layer 40b on its lower surface 10b.
　上部保護層４０ａ及び下部保護層４０ｂは、外部から受ける衝撃などの機械的ダメージから容量発生部を保護するために多孔性本体１０の上面１０ａ及び下面１０ｂにそれぞれ設けられる。上部保護層４０ａ及び下部保護層４０ｂの材料として、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、ポリイミド等の樹脂材料、及びこれら以外の絶縁材料を用いることができる。上部保護層４０ａ及び下部保護層４０ｂは、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。上部保護層４０ａ及び下部保護層４０ｂは、これ以外の任意の公知の方法によりバリア層３０の上に設けられる。上部保護層４０ａ及び下部保護層４０ｂはそれぞれ、その膜厚が例えば２００ｎｍ～５０００ｎｍとなるように形成される。上部保護層４０ａ及び下部保護層４０ｂの材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。 The upper protective layer 40a and the lower protective layer 40b are provided on the upper surface 10a and the lower surface 10b of the porous body 10, respectively, to protect the capacitance generating portion from mechanical damage such as external impact. As materials for the upper protective layer 40a and the lower protective layer 40b, silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), resin materials such as polyimide, and other insulating materials can be used. . The upper protective layer 40a and the lower protective layer 40b are formed, for example, by applying photosensitive polyimide by spin coating, exposing, developing, and curing the applied polyimide. Upper protective layer 40a and lower protective layer 40b are provided on barrier layer 30 by any other known method. Each of the upper protective layer 40a and the lower protective layer 40b is formed to have a thickness of, for example, 200 nm to 5000 nm. The materials and film thicknesses of the upper protective layer 40a and the lower protective layer 40b are not limited to those explicitly described herein.
　外部電極２１及び外部電極２２は、保護層４０の外側に、Ｌ軸方向において互いから離間するように設けられる。外部電極２１及び外部電極２２は、保護層４０の外側に、金属材料を含む導体ペーストを塗布することにより形成される。外部電極２１及び外部電極２２は、の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。 The external electrodes 21 and 22 are provided outside the protective layer 40 so as to be separated from each other in the L-axis direction. The external electrodes 21 and 22 are formed by applying a conductor paste containing a metal material to the outside of the protective layer 40 . Materials for the external electrodes 21 and 22 include copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), gold (Au), or A metal material other than , or an alloy material containing one or more of these metal elements can be used.
　キャパシタ部品１は、外部電極２１及び外部電極２２を実装基板に設けられたランドに接合することにより、当該実装基板に実装される。この実装基板は、様々な電子機器に搭載され得る。キャパシタ部品１が実装された実装基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、サーバ、自動車の電装部品、及びこれら以外のキャパシタ部品１が実装された回路基板を備えることができる任意の電子機器が含まれる。外部電極２１及び外部電極２２の形状及び配置は、図示されたものには限定されない。 The capacitor component 1 is mounted on the mounting substrate by bonding the external electrodes 21 and 22 to lands provided on the mounting substrate. This mounting board can be mounted on various electronic devices. Electronic devices equipped with a mounting board on which the capacitor component 1 is mounted include smartphones, mobile phones, tablet terminals, game consoles, servers, electrical components of automobiles, and other circuit boards on which the capacitor component 1 is mounted. includes any electronic device capable of The shape and arrangement of the external electrodes 21 and 22 are not limited to those illustrated.
　続いて、図２から図６を参照して、多孔性本体１０及びその内部に設けられる第１内部電極及び第２内部電極について説明する。図２～図５は、キャパシタ部品１の各切断線における断面図であり、図６は、図２の一部を拡大して示す拡大図である。 Next, referring to FIGS. 2 to 6, the porous body 10 and the first internal electrodes and second internal electrodes provided therein will be described. 2 to 5 are cross-sectional views of the capacitor component 1 along cut lines, and FIG. 6 is an enlarged view showing a part of FIG.
　図２に示されているように、多孔性本体１０は、多数の貫通孔１１を有する多孔性の構造体である。図３から図５に明瞭に示されているように、貫通孔１１の各々は、多孔性本体１０をＴ軸方向に貫通している。つまり、貫通孔１１の各々は、多孔性本体１０の上面１０ａから多孔性本体１０の下面１０ｂまでＴ軸方向に沿って延びている。このため、貫通孔１１のＴ軸方向における寸法は、多孔性本体１０のＴ軸方向における寸法と同じであり、例えば５０～１０００μｍの範囲とされる。本明細書においては、貫通孔１１のＴ軸方向における寸法を貫通孔１１の深さということがある。図２に示されているように、貫通孔１１は、平面視において円形の形状を有していてもよい。貫通孔１１は、多孔性本体１０に規則的に配置されてもよい。隣接する貫通孔１１同士の間隔は、貫通孔１１の直径と同程度であってもよい。 As shown in FIG. 2, the porous body 10 is a porous structure having many through-holes 11 . As clearly shown in FIGS. 3-5, each of the through-holes 11 extends through the porous body 10 in the T-axis direction. That is, each of the through-holes 11 extends from the upper surface 10a of the porous body 10 to the lower surface 10b of the porous body 10 along the T-axis direction. Therefore, the dimension of the through hole 11 in the T-axis direction is the same as the dimension of the porous body 10 in the T-axis direction, and is in the range of 50 to 1000 μm, for example. In this specification, the dimension of the through-hole 11 in the T-axis direction is sometimes referred to as the depth of the through-hole 11 . As shown in FIG. 2, through hole 11 may have a circular shape in plan view. The through-holes 11 may be regularly arranged in the porous body 10 . The distance between adjacent through-holes 11 may be approximately the same as the diameter of the through-holes 11 .
　多孔性本体１０は、弁金属等の金属を陽極酸化して得られた陽極酸化物であってもよい。アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タングステン（Ｗ）等の弁金属に対して陽極酸化処理を施すと、自己組織化によって多数の空孔を有する弁金属の陽極酸化物が得られる。多孔性本体１０の貫通孔１１は、陽極酸化処理によって形成された空孔であってもよい。空孔の径や深さは、陽極酸化処理において、陽極酸化処理における条件（例えば、電圧や処理時間）に応じて調整可能である。貫通孔１１は、例えば、数十～数百ｎｍのオーダーの直径を有する。図示されている貫通孔１１は、説明の便宜のために、その直径が実際の寸法よりも拡大して記載されている。貫通孔１１の直径が数十～数百ｎｍのオーダーである一方、上述したようにキャパシタ部品１のＬ軸方向及びＷ軸方向の寸法は０．５ｍｍ～１０ｍｍ程度の大きさを有するため、多孔性本体１０は、図示されているよりも多い数の貫通孔１１を有することができる。 The porous body 10 may be an anodized oxide obtained by anodizing a metal such as a valve metal. When valve metals such as aluminum (Al), zirconium (Zr), titanium (Ti), and tungsten (W) are anodized, self-organization produces anodic oxide of the valve metals with many pores. can get. The through-holes 11 of the porous body 10 may be pores formed by anodizing. The diameter and depth of the pores can be adjusted in the anodizing treatment according to the conditions (for example, voltage and treatment time) in the anodizing treatment. The through-hole 11 has a diameter on the order of several tens to several hundred nm, for example. The illustrated through-hole 11 is drawn with its diameter larger than its actual size for convenience of explanation. While the diameter of the through-hole 11 is on the order of several tens to several hundreds of nanometers, the dimensions in the L-axis direction and the W-axis direction of the capacitor component 1 are about 0.5 mm to 10 mm as described above. Body 10 can have more through-holes 11 than shown.
　多孔性本体１０は、各々がＬ軸方向に延びる複数の溝を有する。図２に示されている例では、多孔性本体１０は、Ｌ軸方向に延びる溝１２ａ～１２ｈの８つの溝を有している。溝１２ａ～１２ｈの各々は、隣接する溝と対向するように形成されている。また、多孔性本体１０は、Ｗ軸方向に延びる溝１２ｉ、１２ｊを有している。溝１２ｉは、溝１２ａ、１２ｃ、１２ｅ、１２ｇの各々のＬ軸方向の負側の端部と接続されており、溝１２ｊは、溝１２ｂ、１２ｄ、１２ｆ、１２ｈの各々のＬ軸方向の正側の端部と接続されている。多孔性本体１０には、８つより多い又は少ない数のＬ軸方向に延びる溝が形成されてもよい。 The porous body 10 has a plurality of grooves each extending in the L-axis direction. In the example shown in FIG. 2, the porous body 10 has eight grooves 12a-12h extending in the L-axis direction. Each of grooves 12a to 12h is formed to face adjacent grooves. The porous body 10 also has grooves 12i, 12j extending in the W-axis direction. The groove 12i is connected to the negative end of each of the grooves 12a, 12c, 12e, and 12g in the L-axis direction, and the groove 12j is connected to the positive end of each of the grooves 12b, 12d, 12f, and 12h in the L-axis direction. connected to the side end. The porous body 10 may be formed with more or less than eight grooves extending in the L-axis direction.
　溝１２ａ～１２ｈは、Ｌ軸方向における寸法がＷ軸方向における寸法よりも大きくなるように形成される。一実施形態において、溝１２ａ～１２ｈの各々のＬ軸方向における寸法は、キャパシタ部品１のＬ軸方向における寸法の０．５倍～０．８倍に設定されてもよい。溝１２ａ～１２ｈの各々のＬ軸方向における寸法は、例えば２５０～８００μｍの範囲とされる。このように、溝１２ａ～１２ｈの各々のＬ軸方向における寸法は、貫通孔１１の直径や隣接する貫通孔同士の間隔よりも大幅に大きい。溝１２ａ～１２ｈの各々のＷ軸方向における寸法Ｄ１３は、一つの貫通孔１１のＷ軸方向における寸法よりも大きい。例えば、溝１２ａ～１２ｈの各々のＷ軸方向における寸法Ｄ１３は、１００ｎｍ～２０００ｎｍ（２μｍ）とされる。 The grooves 12a to 12h are formed so that the dimension in the L-axis direction is larger than the dimension in the W-axis direction. In one embodiment, the dimension of each of grooves 12a to 12h in the L-axis direction may be set to 0.5 to 0.8 times the dimension of capacitor component 1 in the L-axis direction. The dimension in the L-axis direction of each of the grooves 12a-12h is, for example, in the range of 250-800 μm. Thus, the dimension of each of the grooves 12a to 12h in the L-axis direction is significantly larger than the diameter of the through-hole 11 and the interval between adjacent through-holes. A dimension D13 of each of the grooves 12a to 12h in the W-axis direction is larger than a dimension of one through-hole 11 in the W-axis direction. For example, the dimension D13 in the W-axis direction of each of the grooves 12a-12h is 100 nm-2000 nm (2 μm).
　溝１２ａ～１２ｊは、弁金属を陽極酸化処理して得られた陽極酸化体にレジストをエッチングパターニングし、陽極酸化体のうちレジストによって被覆されていない領域をウェットエッチングにより除去することにより形成されてもよい。 The grooves 12a to 12j are formed by etching and patterning a resist on an anodized body obtained by anodizing a valve metal, and removing areas of the anodized body not covered by the resist by wet etching. good too.
　溝１２ａ、１２ｃ、１２ｅ、１２ｇには、第１電極層２３ａ～２３ｄがそれぞれ充填され、溝１２ｂ、１２ｄ、１２ｆ、１２ｈには、第２電極層２４ａ～２４ｄがそれぞれ充填される。溝１２ｉには、電極層２３ａ～２３ｄを電気的に接続する接続電極２５が充填されており、溝１２ｊには、電極層２４ａ～２４ｄを電気的に接続する接続電極２６が充填されている。第１電極層２３ａ～２３ｄ、第２電極層２４ａ～２４ｄ、及び接続電極２５、２６は、優れた導電性を有する導電性材料、例えば、Ｉｎ、Ｓｎ、Ｐｂ、Ｃｄ、Ｂｉ、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｏ、Ｃｒ、Ｆｅ、Ｚｎ等の金属又はこれらの合金からる。本発明の一実施形態において、貫通孔１１には導電性材料は充填されない。貫通孔１１は空孔であってもよい。貫通孔１１には、合成樹脂等の絶縁性材料が充填されていてもよい。 The grooves 12a, 12c, 12e, and 12g are filled with the first electrode layers 23a-23d, respectively, and the grooves 12b, 12d, 12f, and 12h are filled with the second electrode layers 24a-24d, respectively. The grooves 12i are filled with connection electrodes 25 for electrically connecting the electrode layers 23a to 23d, and the grooves 12j are filled with connection electrodes 26 for electrically connecting the electrode layers 24a to 24d. The first electrode layers 23a to 23d, the second electrode layers 24a to 24d, and the connection electrodes 25 and 26 are made of a conductive material having excellent conductivity, such as In, Sn, Pb, Cd, Bi, Al, Cu, It is made of metals such as Ni, Au, Ag, Pt, Pd, Co, Cr, Fe, Zn or alloys thereof. In one embodiment of the invention, through holes 11 are not filled with a conductive material. The through holes 11 may be holes. The through hole 11 may be filled with an insulating material such as synthetic resin.
　図３～図５に示されているように、接続電極２５と外部電極２１とは引出電極２７で接続され、接続電極２６と外部電極２２とは引出電極２８で接続されている。引出電極２７、２８は、上部保護層４０ａに設けられたコンタクトホールに設けられている。一実施形態において、引出電極２７は、Ｗ軸方向において第１電極層２３ａと第１電極層２３ｄとの間に延在し、引出電極２８は、Ｗ軸方向において第１電極層２４ａと第１電極層２４ｄとの間に延在する。このように、引出導体２７により、多孔性本体１０内に設けられた第１電極層２３ａ～２３ｄ及び接続電極２５が外部電極２１と電気的に接続され、引出導体２８により、多孔性本体１０内に設けられた第２電極層２４ａ～２４ｄ及び接続電極２６が外部電極２１と電気的に接続される。このため、第１電極層２３ａ～２３ｄ及び接続電極２５が第１内部電極を構成し、第２電極層２４ａ～２４ｄ及び接続電極２６が第２内部電極を構成する。 As shown in FIGS. 3 to 5, the connection electrode 25 and the external electrode 21 are connected by the lead electrode 27, and the connection electrode 26 and the external electrode 22 are connected by the lead electrode 28. The extraction electrodes 27 and 28 are provided in contact holes provided in the upper protective layer 40a. In one embodiment, the extraction electrode 27 extends between the first electrode layer 23a and the first electrode layer 23d in the W-axis direction, and the extraction electrode 28 extends between the first electrode layer 24a and the first electrode layer 24a in the W-axis direction. It extends between the electrode layer 24d. In this way, the lead conductors 27 electrically connect the first electrode layers 23a to 23d and the connection electrodes 25 provided in the porous body 10 to the external electrodes 21, and the lead conductors 28 connect the internal electrodes of the porous body 10 to each other. The second electrode layers 24 a to 24 d and the connection electrodes 26 provided on the outer electrodes 21 are electrically connected to the external electrodes 21 . Therefore, the first electrode layers 23a to 23d and the connection electrode 25 constitute the first internal electrodes, and the second electrode layers 24a to 24d and the connection electrode 26 constitute the second internal electrodes.
　溝１２ａ～１２ｊの各々は、貫通孔１１と同様に、多孔性本体１０をＴ軸方向に貫通している。よって、溝１２ａ～１２ｊの各々のＴ軸方向における寸法Ｄ１１（深さＤ１１）は、貫通孔１１のＴ軸方向における寸法と等しい。溝１２ａ～１２ｊの各々のＴ軸方向における寸法Ｄ１１は、例えば５０～１０００μｍの範囲とされる。 Each of the grooves 12a to 12j penetrates the porous body 10 in the T-axis direction, similar to the through hole 11. Therefore, the dimension D11 (depth D11) of each of the grooves 12a to 12j in the T-axis direction is equal to the dimension of the through-hole 11 in the T-axis direction. The dimension D11 in the T-axis direction of each of the grooves 12a-12j is, for example, in the range of 50-1000 μm.
　溝１２ａ～１２ｈのうち隣接する溝同士は、多孔性本体１０の一部である壁部１３によってＷ軸方向に隔てられている。壁部１３は、隣接する溝同士を隔てるように多孔性本体１０の上面１０ａから下面１０ｂまで延びている。また、壁部１３は、Ｌ軸方向において、溝１２ａ～１２ｈよりも大きい寸法を有している。このため溝１２ａ～１２ｈに設けられた第１電極層２３ａ～２３ｄを第２電極層２４ａ～２４ｄから電気的に絶縁することができる。 Adjacent grooves among the grooves 12a to 12h are separated in the W-axis direction by wall portions 13 that are part of the porous body 10. As shown in FIG. The walls 13 extend from the upper surface 10a to the lower surface 10b of the porous body 10 so as to separate adjacent grooves. Moreover, the wall portion 13 has a dimension larger than the grooves 12a to 12h in the L-axis direction. Therefore, the first electrode layers 23a-23d provided in the grooves 12a-12h can be electrically insulated from the second electrode layers 24a-24d.
　本発明の一実施形態において、壁部１３は、Ｗ軸方向に沿って少なくとも２つの貫通孔１１を有する。したがって、図６に示されているように、壁部１３のＷ軸方向における寸法Ｄ１２は、貫通孔１１同士の間隔Ｄ１よりも大きくなる。キャパシタ部品１において第１電極層２３ａと第２電極層２４ａとは、Ｗ軸方向において壁部１３によって距離Ｄ１２だけ隔てられている。この壁部１３のＷ軸方向における寸法Ｄ１２は貫通孔１１の間隔Ｄ１よりも大きく、壁部１３内の貫通孔１１には内部電極は設けられていないので、キャパシタ部品１は、多孔性本体の複数の貫通孔の各々に内部電極が充填される従来のポーラスコンデンサと比べて内部電極間の間隔が大きくなる。よって、本発明の一実施形態によるキャパシタ部品１においては、従来のポーラスコンデンサと比べて耐電圧を高くすることができる。 In one embodiment of the present invention, the wall portion 13 has at least two through holes 11 along the W-axis direction. Therefore, as shown in FIG. 6, the dimension D12 of the wall portion 13 in the W-axis direction is larger than the interval D1 between the through holes 11 . In the capacitor component 1, the first electrode layer 23a and the second electrode layer 24a are separated by the wall portion 13 in the W-axis direction by a distance D12. The dimension D12 of the wall portion 13 in the W-axis direction is larger than the interval D1 between the through holes 11, and the through holes 11 in the wall portion 13 are not provided with internal electrodes. The distance between the internal electrodes is increased compared to conventional porous capacitors in which internal electrodes are filled in each of a plurality of through-holes. Therefore, in the capacitor component 1 according to one embodiment of the present invention, the withstand voltage can be made higher than that of the conventional porous capacitor.
　本明細書においては、壁部１３の前記Ｗ軸方向における寸法Ｄ１２に対するＴ軸方向における寸法Ｄ１１の比であるＤ１１／Ｄ１２をキャパシタ部品１のアスペクト比とする。本発明の一実施形態においては、アスペクト比が１０以上５００以下とされる。 In this specification, the aspect ratio of the capacitor component 1 is D11/D12, which is the ratio of the dimension D11 in the T-axis direction to the dimension D12 in the W-axis direction of the wall portion 13 . In one embodiment of the present invention, the aspect ratio is 10 or more and 500 or less.
　図２に示されているように、多孔性本体１０は、平面視において（Ｔ軸方向から見た視点において）、接続電極２５と体１端面１０ｃとの間の領域に周壁部１４ａを有し、接続電極２６と第２端面１０ｄとの間の領域に周壁部１４ｂを有し、第１電極層２３ａと第１側面１０ｅとの間の領域に周壁部１４ｃを有し、第２電極層２４ｄと第２側面１０ｆとの間に周壁部１４ｄを有する。周壁部１４ａ、１４ｂの各々は、Ｌ軸方向に沿って２つ以上の貫通孔１１を有する。周壁部１４ｃ、１４ｄの各々は、Ｗ軸方向に沿って２つ以上の貫通孔１１を有する。周壁部１４ａ～１４ｄにより、キャパシタ部品１の内部電極と外部の導体との間でショートが発生することを防止できる。また、周壁部１４ａ～１４ｄにより、キャパシタ部品１の耐候性が向上する。 As shown in FIG. 2, the porous body 10 has a peripheral wall portion 14a in a region between the connection electrode 25 and the end face 10c of the body 1 in plan view (viewpoint from the T-axis direction). , has a peripheral wall portion 14b in an area between the connection electrode 26 and the second end surface 10d, has a peripheral wall portion 14c in an area between the first electrode layer 23a and the first side surface 10e, and has a second electrode layer 24d. and the second side surface 10f. Each of the peripheral wall portions 14a and 14b has two or more through holes 11 along the L-axis direction. Each of the peripheral wall portions 14c and 14d has two or more through holes 11 along the W-axis direction. Peripheral wall portions 14a to 14d can prevent short circuits between the internal electrodes of capacitor component 1 and external conductors. Moreover, the weather resistance of the capacitor component 1 is improved by the peripheral wall portions 14a to 14d.
　続いて、図７ａ～図７ｍを参照して、キャパシタ部品１の製造方法の例について説明する。これらの図においては、完成品であるキャパシタ部品１においてＴ軸、Ｗ軸、Ｌ軸となる各軸が図示されており、各部材の配置や方向については各軸を随時参照して説明される。 Next, an example of a method for manufacturing the capacitor component 1 will be described with reference to FIGS. 7a to 7m. In these figures, the T-axis, W-axis, and L-axis of the finished capacitor component 1 are illustrated, and the arrangement and direction of each member will be described with reference to each axis as needed. .
　まず、図７ａに示されているように基材１００を準備する。基材１００は、例えば、弁金属からなる構造体である。基材１００は、概ね直方体形状を有する。基材１００は、例えばアルミニウムからなる構造体である。 First, a substrate 100 is prepared as shown in FIG. 7a. The base material 100 is, for example, a structure made of valve metal. The base material 100 has a substantially rectangular parallelepiped shape. The base material 100 is a structure made of aluminum, for example.
　次に、基材１００に陽極酸化処理を施す。この陽極酸化処理により、基材１００の少なくとも一部が酸化される。基材１００が酸化される酸化体１１０となる。酸化体１１０は、図７ｂに示されているように、Ｔ軸方向に延びる多数の空孔１１ａを有する。空孔１１ａは、陽極酸化処理において、自己組織化作用によって酸化体１１０内に形成される。空孔１１ａは、完成品であるキャパシタ部品１において貫通孔１１となり、酸化体１１０がキャパシタ部品１において多孔性本体１０となる。図示されている酸化体１１０は、説明の便宜のために概略的に記載されている。酸化体１１０は、図示されているよりも多くの数の空孔１１ａを有していてもよい。図７ｂに示した例においては、酸化体１１０の底面には、未酸化の基材１１０が残っている。陽極酸化処理における処理条件を調整することにより、基材１００が残存しないように陽極酸化処理が行われてもよい。陽極酸化処理は、例えば１５℃～２０℃に調整されたシュウ酸（０．１ｍｏｌ／ｌ）溶液中で基材１００を陽極として電圧を印加することにより行うことが可能である。印加電圧は例えば数Ｖ～数１００Ｖ、処理時間は例えば数分～数日とすることができる。基材１００がアルミニウムの場合、酸化体１１０は、酸化アルミニウムからなる。陽極酸化処理の前に基材１００に規則的なピット（凹部）を形成しておき、このピットを基点として空孔１１ａを成長させてもよい。このピットの配置により空孔１１ａの配列を制御することが可能となる。ピットは、例えば基材１００にモールド（型）を押圧することによって形成することが可能である。 Next, the base material 100 is anodized. At least part of the substrate 100 is oxidized by this anodizing treatment. The substrate 100 becomes an oxidant 110 to be oxidized. The oxidant 110 has a large number of holes 11a extending in the T-axis direction, as shown in FIG. 7b. The vacancies 11a are formed in the oxidant 110 by self-organization during the anodizing process. The pores 11 a become the through holes 11 in the capacitor component 1 as a finished product, and the oxidant 110 becomes the porous main body 10 in the capacitor component 1 . The illustrated oxidant 110 is depicted schematically for convenience of explanation. The oxidant 110 may have a greater number of vacancies 11a than shown. In the example shown in FIG. 7b, the bottom surface of the oxidant 110 remains unoxidized substrate 110 . By adjusting the processing conditions in the anodizing treatment, the anodizing treatment may be performed so that the base material 100 does not remain. The anodizing treatment can be performed, for example, by applying a voltage to the substrate 100 as an anode in an oxalic acid (0.1 mol/l) solution adjusted to 15.degree. C. to 20.degree. The applied voltage can be, for example, several volts to several hundred volts, and the treatment time can be, for example, several minutes to several days. When the substrate 100 is aluminum, the oxidant 110 consists of aluminum oxide. Regular pits (recesses) may be formed in the base material 100 before the anodizing treatment, and the holes 11a may be grown from these pits as starting points. This arrangement of pits makes it possible to control the arrangement of the holes 11a. The pits can be formed by pressing a mold against the substrate 100, for example.
　次に、図７ｃに示すように、酸化されていない基材１００を除去する。基材１００は、例えばウェットエッチング等の化学的方法によって除去することができる。基材１００は、やすり、サンドブラスト等の物理的な方法で除去されてもよい。基材１００が除去されると空孔１１ａが酸化体１１０をＴ軸方向に貫通する貫通孔となる。 Next, as shown in FIG. 7c, the non-oxidized base material 100 is removed. The substrate 100 can be removed by chemical methods such as wet etching. The base material 100 may be removed by physical methods such as sandblasting and sandblasting. When the base material 100 is removed, the holes 11a become through holes penetrating the oxidant 110 in the T-axis direction.
　次に、図７ｄに示すように、酸化体１１０の上面（Ｔ軸方向の正側の面）に導電性材料からなる導電体層１１１を形成し、さらに導電体層１１１の上面に補強層１１２を形成する。導電体層１１１は、スパッタ法、真空蒸着法、及びこれら意外の公知の方法によって酸化体１１０の上面に成膜される。補強層１１２は、導電体層１１１をシード層として酸化体１１０の上側の部位に電解めっきを施すことにより形成されてもよい。 Next, as shown in FIG. 7d, a conductive layer 111 made of a conductive material is formed on the upper surface of the oxidant 110 (the surface on the positive side in the T-axis direction), and a reinforcing layer 112 is formed on the upper surface of the conductive layer 111. Next, as shown in FIG. to form Conductive layer 111 is deposited on top of oxidant 110 by sputtering, vacuum deposition, and other known methods. The reinforcement layer 112 may be formed by performing electroplating on the upper portion of the oxidant 110 using the conductor layer 111 as a seed layer.
　次に、図７ｅに示すように、酸化体１１０の下面（Ｔ軸方向の負側の面）の一部領域に、例えばスピンコート法によりエッチングレジスト１１３を設ける。エッチングレジスト１１３は、例えばフォトリソグラフィによってパターニングすることが可能である。エッチングレジスト１１３は、酸化体１１０の下面のうち、平面視において（Ｔ軸方向から見た視点において）、壁部１３及び周壁部１４ａ～１４ｄに対応する領域に設けられる。 Next, as shown in FIG. 7e, an etching resist 113 is provided on a partial region of the lower surface of the oxidant 110 (the surface on the negative side in the T-axis direction) by spin coating, for example. The etching resist 113 can be patterned by photolithography, for example. The etching resist 113 is provided on the lower surface of the oxidant 110 in a region corresponding to the wall portion 13 and the peripheral wall portions 14a to 14d in plan view (viewpoint from the T-axis direction).
　次に、図７ｆに示すように、酸化体１１０のうちエッチングレジスト１１３が設けられていない領域をウェットエッチングにより除去することで多孔性本体１０が得られる。上記のように、エッチングレジスト１１３は、壁部１３及び周壁部１４ａ～１４ｄに対応する領域に設けられているので、酸化体１１０から壁部１３及び周壁部１４ａ～１４ｄ以外の部位が除去される。このウェットエッチングにより除去された領域が多孔性本体１０の溝１２ａ～１２ｊとなる。図７ｆには、多孔性本体１０の溝１２ａ～１２ｊのうち溝１２ｆのみが示されているが、溝１２ｆ以外の溝もウェットエッチング処理により溝１２ｆと並行して形成される。ウェットエッチングにより処理される溝１２ａ～１２ｊは、Ｔ軸方向に平行に延びていてもよいし、Ｔ軸方向に対して２５°以内の傾斜角だけ傾斜していてもよい。 Next, as shown in FIG. 7f, the porous body 10 is obtained by removing the regions of the oxide 110 where the etching resist 113 is not provided by wet etching. As described above, since the etching resist 113 is provided in the regions corresponding to the wall portion 13 and the peripheral wall portions 14a to 14d, the portions other than the wall portion 13 and the peripheral wall portions 14a to 14d are removed from the oxidant 110. . The areas removed by this wet etching become the grooves 12a-12j of the porous body . Although only groove 12f among grooves 12a-12j of porous body 10 is shown in FIG. 7f, grooves other than groove 12f are also formed parallel to groove 12f by a wet etching process. The grooves 12a to 12j processed by wet etching may extend parallel to the T-axis direction, or may be inclined at an inclination angle of 25° or less with respect to the T-axis direction.
　このように、溝１２ａ～１２ｊは、多孔性本体１０の貫通孔１１同士を隔てている隔壁を除去することによって形成されるため、Ｌ軸方向及びＷ軸方向のいずれにおいても貫通孔１１の直径及び貫通孔１１の間隔よりも大きな寸法を有する。多孔性本体１０には、エッチングレジスト１１３により保護されて、壁部１３及び周壁部１４ａ～１４ｄが除去されずに残っている。壁部１３及び周壁部１４ａ～１４ｄの各々は、貫通孔１１を含んでいる。 As described above, the grooves 12a to 12j are formed by removing the partition walls that separate the through holes 11 of the porous body 10, so that the diameter of the through holes 11 in both the L-axis direction and the W-axis direction and a dimension larger than the spacing of the through-holes 11 . The porous body 10 is protected by the etching resist 113, and the wall portion 13 and the peripheral wall portions 14a to 14d remain without being removed. Each of the wall portion 13 and the peripheral wall portions 14a to 14d includes a through hole 11. As shown in FIG.
　次に、図７ｇに示すように、多孔性本体１０の溝１２ａ～１２ｊ内に、導電体層１１１をシード層として電解Ｎｉめっきを施すことによりＮｉめっき導体を成長させる。この溝１２ａ～１２ｊ内に生成されためっき導体が、キャパシタ部品１における第１電極層２３ａ～２３ｄ、第２電極層２４ａ～２４ｄ、接続電極２５、及び接続電極２６に対応する。このめっき処理時に、壁部１３及び周壁部１４ａ～１４ｄに対応する領域にはエッチングレジスト１１３が残存しているため、壁部１３及び周壁部１４ａ～１４ｄに含まれる貫通孔１１にはめっき導体が生成されない。 Next, as shown in FIG. 7g, Ni-plated conductors are grown in the grooves 12a to 12j of the porous body 10 by applying electrolytic Ni plating using the conductor layer 111 as a seed layer. The plated conductors formed in the grooves 12a-12j correspond to the first electrode layers 23a-23d, the second electrode layers 24a-24d, the connection electrodes 25, and the connection electrodes 26 in the capacitor component 1. FIG. Since the etching resist 113 remains in the regions corresponding to the wall portion 13 and the peripheral wall portions 14a to 14d during this plating process, the through holes 11 included in the wall portion 13 and the peripheral wall portions 14a to 14d do not have plated conductors. Not generated.
　次に、図７ｈに示すように、多孔性本体１０の上面１０ａから導電体層１１１及び補強層１１２を除去し、下面１０ｂからエッチングレジスト１１３を除去する。導電体層１１１、補強層１１２、及びエッチングレジスト１１３を除去する処理は、超音波洗浄法、ＣＭＰ（Chemical Mechanical Polishing)法、又はこれら以外の公知の方法により行われる。 Next, as shown in FIG. 7h, the conductive layer 111 and the reinforcing layer 112 are removed from the upper surface 10a of the porous body 10, and the etching resist 113 is removed from the lower surface 10b. The process of removing the conductor layer 111, the reinforcing layer 112, and the etching resist 113 is performed by an ultrasonic cleaning method, a CMP (Chemical Mechanical Polishing) method, or other known methods.
　次に、図７ｉに示すように、多孔性本体１０の上面１０ａに酸化シリコン（ＳｉＯ2）からなる上部保護層４０ａが形成され、孔性本体１０の下面１０ｂに酸化シリコン（ＳｉＯ2）からなる下部保護層４０ｂが形成される。上部保護層４０ａ及び下部保護層４０ｂは、例えばＣＶＤ法により形成される。上部保護層４０ａ及び下部保護層４０ｂは、酸化シリコン（ＳｉＯ2）から形成されてもよいし、ＣＶＤ法以外の当業者に明らかな方法により形成されてもよい。 Next, as shown in FIG. 7i, an upper protective layer 40a made of silicon oxide (SiO 2 ) is formed on the upper surface 10a of the porous body 10, and a lower surface 10b of the porous body 10 is made of silicon oxide (SiO 2 ). A lower protective layer 40b is formed. The upper protective layer 40a and the lower protective layer 40b are formed by, for example, the CVD method. The upper protective layer 40a and the lower protective layer 40b may be formed of silicon oxide (SiO 2 ), or may be formed by a method other than the CVD method that is obvious to those skilled in the art.
　次に、図７ｊに示すように、上部保護層４０ａの上面にエッチングレジスト１１４を例えばスピンコート法により形成する。エッチングレジスト１１４は、上部保護層４０ａの上面に、接続電極２５、２６に対応する領域が開口するようにパターニングされる。 Next, as shown in FIG. 7j, an etching resist 114 is formed on the upper surface of the upper protective layer 40a by, for example, spin coating. The etching resist 114 is patterned so that regions corresponding to the connection electrodes 25 and 26 are opened on the upper surface of the upper protective layer 40a.
　次に、図７ｋに示すように、上部保護層４０ａのうちエッチングレジスト１１４が設けられていない領域を除去することで、上部保護層４０ａにコンタクトホールを形成する。コンタクトホールは、例えば、ＲＩＥ（反応性エッチング）、ＮＬＤ（磁気中性線放電）プラズマによりエッチング等の当業者に明らかな方法により形成される。 Next, as shown in FIG. 7k, contact holes are formed in the upper protective layer 40a by removing regions of the upper protective layer 40a where the etching resist 114 is not provided. The contact holes are formed by methods known to those skilled in the art, such as RIE (reactive etching), NLD (magnetic neutral discharge) plasma etching, and the like.
　次に、図７ｌに示すように、エッチングレジスト１１４を上部保護層４０ａから剥離し、上部保護層４０ａの上面を露出させる。 Next, as shown in FIG. 7L, the etching resist 114 is peeled off from the upper protective layer 40a to expose the upper surface of the upper protective layer 40a.
　次に、図７ｍに示すように、上部保護層４０ａに形成されたコンタクトホールに、スパッタ法、真空蒸着法又はこれら以外の当業者に明らかな方法によって、引出電極２７、２８を形成する。次に、上部保護層４０ａの上面から露出している引出電極２７を覆うように外部電極２１が形成され、上部保護層４０ａの上面から露出している引出電極２８を覆うように外部電極２２が形成される。外部電極２１、２２は、スパッタ法、真空蒸着法又はこれら以外の当業者に明らかな方法により形成される。 Next, as shown in FIG. 7m, extraction electrodes 27 and 28 are formed in the contact holes formed in the upper protective layer 40a by sputtering, vacuum deposition, or other methods obvious to those skilled in the art. Next, an external electrode 21 is formed to cover the extraction electrode 27 exposed from the upper surface of the upper protective layer 40a, and an external electrode 22 is formed to cover the extraction electrode 28 exposed from the upper surface of the upper protective layer 40a. It is formed. The external electrodes 21 and 22 are formed by a sputtering method, a vacuum deposition method, or other methods obvious to those skilled in the art.
　以上のようにして、キャパシタ部品１を製造することが可能である。キャパシタ部品１は、外部電極２１、２２を実装基板のランドと接続することにより、実装基板に実装されてもよい。 It is possible to manufacture the capacitor component 1 as described above. Capacitor component 1 may be mounted on a mounting board by connecting external electrodes 21 and 22 to lands of the mounting board.
　本発明者は、上記の製造方法に従って、Ｗ軸、Ｌ軸、及びＴ軸方向の各々における寸法がそれぞれ４．６ｍｍ、５．１ｍｍ、０．１５ｍｍキャパシタ部品１を試作したところ、その耐電圧及び静電容量はそれぞれ２ｋＶ及び４．７ｎＦであった。ＭＬＣＣタイプのキャパシタ部品において同程度の耐電圧及び静電容量を有するためには、本出願の出願時点の技術水準において、試作した４．６ｘ５．１ｘ０．１５ｍｍのキャパシタ部品１の１０倍程度の体積が必要である。また、本発明の一実施形態によるキャパシタ部品１は、優れた耐電圧及び静電容量を有する。このため、所定の耐電圧及び静電容量を有するキャパシタ部品１は、同程度の耐電圧及び静電容量を有するＭＬＣＣタイプのキャパシタ部品と比べて体積を１／１０程度小型化することができる。 According to the above-described manufacturing method, the present inventor made a prototype capacitor component 1 with dimensions of 4.6 mm, 5.1 mm, and 0.15 mm in each of the W-axis, L-axis, and T-axis directions. The capacitances were 2 kV and 4.7 nF, respectively. In order to have the same level of withstand voltage and capacitance in the MLCC type capacitor part, the volume of about 10 times that of the prototype capacitor part 1 of 4.6 x 5.1 x 0.15 mm was required at the time of filing of this application. is required. Also, the capacitor component 1 according to one embodiment of the present invention has excellent withstand voltage and capacitance. Therefore, the volume of the capacitor component 1 having a predetermined withstand voltage and capacitance can be reduced by about 1/10 compared to the MLCC type capacitor component having a similar withstand voltage and capacitance.
　続いて、上記の実施形態が奏する作用効果について説明する。本発明の一又は複数の実施形態によれば、第１電極層２３ａ～２３ｄと第２電極層２４ａ～２４ｄのうち隣接する組同士が多孔性本体１０の一部である壁部１３によって隔てられている。壁部１３は、Ｗ軸方向に沿って少なくとも２つの貫通孔１１を有するため、壁部１３の厚さ（Ｗ軸方向における寸法）Ｄ１２は、貫通孔１１同士の間隔Ｄ１よりも大きくなる。よって、本発明の一実施形態によるキャパシタ部品１は、多孔性本体の複数の貫通孔の各々に内部電極が充填される従来のポーラスコンデンサと比べて内部電極間の間隔が大きくなる。よって、本発明の一実施形態によるキャパシタ部品１においては、従来のポーラスコンデンサと比べて耐電圧を高くすることができる。 Next, the operational effects of the above embodiment will be described. According to one or more embodiments of the present invention, adjacent pairs of the first electrode layers 23a-23d and the second electrode layers 24a-24d are separated by walls 13 that are part of the porous body 10. ing. Since the wall portion 13 has at least two through-holes 11 along the W-axis direction, the thickness (dimension in the W-axis direction) D12 of the wall portion 13 is larger than the interval D1 between the through-holes 11 . Therefore, in the capacitor part 1 according to the embodiment of the present invention, the distance between the internal electrodes is increased compared to the conventional porous capacitor in which the internal electrodes are filled in each of the plurality of through holes of the porous body. Therefore, in the capacitor component 1 according to one embodiment of the present invention, the withstand voltage can be made higher than that of the conventional porous capacitor.
　本発明の一実施形態によるキャパシタ部品１においては、耐電圧を高めるために第１電極層２３ａ～２３ｄ及び第２電極層２４ａ～２４ｄのうち隣接する層同士の間隔が従来のポーラスコンデンサの内部電極間の間隔よりも大きくなっている。キャパシタ部品１における従来のポーラスコンデンサと比べた内部電極間の距離の増加は、従来のポーラスコンデンサよりもキャパシタ部品１の静電容量を低下させる要因となり得る。他方、キャパシタ部品１においては第１電極層２３ａ～２３ｄ及び第２電極層２４ａ～２４ｄが埋め込まれる溝１２ａ～１２ｈの各々がＬ軸方向に延びるように形成されている。よって、溝１２ａ～１２ｈのＬ軸方向の寸法に応じて、第１電極層２３ａ～２３ｄ及び第２電極層２４ａ～２４ｄのうち隣接する電極層同士の対向面積を大きくすることができる。このため、本発明の一実施形態によるキャパシタ部品１は、第１電極層２３ａ～２３ｄ及び第２電極層２４ａ～２４ｄのうち隣接する電極層同士の間隔が従来のポーラスコンデンサにおける隣接する内部電極間の間隔より大きくても、隣接する電極層同士の対向面積を大きくすることが可能であるから、この電極層同士の対向面積の増加による容量密度の増加によって電極層同士の間隔の増加による容量密度の低下を補うことができる。 In the capacitor component 1 according to one embodiment of the present invention, the distance between the adjacent layers among the first electrode layers 23a to 23d and the second electrode layers 24a to 24d is increased to increase the withstand voltage of the internal electrodes of a conventional porous capacitor. larger than the interval between An increase in the distance between the internal electrodes in the capacitor part 1 as compared with the conventional porous capacitor can be a factor in lowering the capacitance of the capacitor part 1 as compared with the conventional porous capacitor. On the other hand, in the capacitor component 1, grooves 12a-12h in which the first electrode layers 23a-23d and the second electrode layers 24a-24d are embedded are formed to extend in the L-axis direction. Therefore, the facing area between adjacent electrode layers among the first electrode layers 23a to 23d and the second electrode layers 24a to 24d can be increased according to the dimension of the grooves 12a to 12h in the L-axis direction. Therefore, in the capacitor component 1 according to the embodiment of the present invention, the spacing between the adjacent electrode layers among the first electrode layers 23a to 23d and the second electrode layers 24a to 24d is the same as that between adjacent internal electrodes in a conventional porous capacitor. Since it is possible to increase the facing area between adjacent electrode layers even if the distance is larger than the distance of , the capacitance density increases due to the increase in the distance between the electrode layers due to the increase in the facing area between the electrode layers. can compensate for the decline in
　本発明の一又は複数の実施形態によるキャパシタ部品１は、高い耐電圧を有するため、スナバ回路に用いるのに適している。 The capacitor component 1 according to one or more embodiments of the present invention has a high withstand voltage and is therefore suitable for use in snubber circuits.
　本発明の一又は複数の実施形態によるキャパシタ部品１は、優れた容量密度を有するため小型化が可能である。 The capacitor component 1 according to one or more embodiments of the present invention can be miniaturized due to its excellent capacitance density.
　本発明者の知る限り公知とはなっていないが、本発明の一実施形態によるキャパシタ部品１の多孔性本体１０と同様の形状の溝及び貫通孔を有する構造体は、ボッシュプロセスにより作製することが可能と考えられる。しかしながら、ボッシュプロセスにより加工可能な基材は、Ｓｉなどの低誘電率の材料からなる基材に限られるため、ボッシュプロセスにより作製される多孔性本体１０と同様の形状を有する本体を有するキャパシタ部品は、弁金属の酸化物からなる多孔性本体１０を有するキャパシタ部品１と比べて静電容量の点で劣ると考えられる。逆にいうと、本発明の一実施形態によるキャパシタ部品１は、ボッシュプロセスにより作製された同様の形状を有する本体に内部電極を埋め込んで作製されたキャパシタ部品よりも優れた静電容量を有する。 As far as the present inventors know, it is not publicly known, but a structure having grooves and through-holes of the same shape as the porous body 10 of the capacitor component 1 according to one embodiment of the present invention can be manufactured by the Bosch process. is considered possible. However, the substrates that can be processed by the Bosch process are limited to substrates made of low dielectric constant materials such as Si. is inferior in capacitance compared to the capacitor component 1 having the porous body 10 made of valve metal oxide. Conversely, the capacitor component 1 according to one embodiment of the present invention has a capacitance superior to that of a capacitor component manufactured by embedding internal electrodes in a similarly shaped body manufactured by the Bosch process.
　発明者の知る限り公知とはなっていないが、本発明の一実施形態によるキャパシタ部品１の多孔性本体１０と同様の形状の溝及び貫通孔を有する構造体は、厚膜レジストをリソグラフィーによりパターニングすることによって作製することが可能と考えられる。しかしながら、厚膜レジストは樹脂材料から形成されるため、厚膜レジストをパターニングして作製される多孔性本体１０と同様の形状を有する本体を有するキャパシタ部品は、弁金属の酸化物からなる多孔性本体１０を有するキャパシタ部品１と比べて静電容量の点で劣ると考えられる。また、厚膜レジストをパターニングして作製される多孔性本体１０と同様の形状を有する本体を有するキャパシタ部品は、誘電体として機能する厚膜レジストが高温で溶融してしまうため、高温環境での使用に適しないという問題がある。本発明の一実施形態によるキャパシタ部品１は、厚膜レジストを誘電体として機能させるキャパシタ部品よりも高温での使用に適している。 Although not known to the inventors' knowledge, a structure having grooves and through-holes having the same shape as the porous body 10 of the capacitor component 1 according to one embodiment of the present invention can be obtained by patterning a thick film resist by lithography. It is considered possible to fabricate by However, since the thick film resist is made of a resin material, a capacitor component having a body having a shape similar to that of the porous body 10 fabricated by patterning the thick film resist is a porous body made of valve metal oxide. It is considered that the capacitance is inferior to the capacitor component 1 having the main body 10 . In addition, a capacitor component having a body having a shape similar to that of the porous body 10 produced by patterning a thick-film resist cannot be used in a high-temperature environment because the thick-film resist that functions as a dielectric melts at high temperatures. There is a problem that it is not suitable for use. A capacitor component 1 according to an embodiment of the present invention is more suitable for use at high temperatures than a capacitor component that uses a thick film resist as a dielectric.
　キャパシタ部品１の多孔性本体１０は、トレンチキャパシタやインダクタの基体としても使用することができる。多孔性本体１０を基体とするトレンチキャパシタ及びインダクタも本明細書に開示されている発明の一部である。多孔性本体１０をトレンチキャパシタの基体に適用する場合には、弁金属の酸化物からなる酸化体に、ウェットエッチングにより、溝１２ａ～１２ｊに代えてトレンチキャパシタのＭＩＭ構造が埋め込まれる複数のトレンチが形成される。多孔性本体１０に形成されたトレンチの内部及び多孔性本体１０の表面には、公知の手法に従って、正極又は負極の一方となる第１内部電極層が形成され、この内部電極層の上に誘電体層が形成され、この誘電体層の上に第１内部電極層と逆の極性となる第２内部電極層が形成される。多孔性本体１０に形成される複数のトレンチは、隣接するトレンチ間に２以上の貫通孔１１が含まれるように構成される。隣接するトレンチ間に２以上の貫通孔１１が含まれることにより、トレンチ間での絶縁破壊が起こりにくくなる。つまり、トレンチキャパシタの耐電圧を向上させることができる。 The porous body 10 of the capacitor component 1 can also be used as a substrate for trench capacitors and inductors. Trench capacitors and inductors based on the porous body 10 are also part of the invention disclosed herein. When the porous body 10 is applied to the substrate of a trench capacitor, the oxide of the oxide of the valve metal is wet etched to form a plurality of trenches in which the MIM structures of the trench capacitor are filled instead of the trenches 12a-12j. It is formed. In the trenches formed in the porous body 10 and on the surface of the porous body 10, according to known techniques, a first internal electrode layer, which is either a positive electrode or a negative electrode, is formed. A body layer is formed, and a second internal electrode layer having a polarity opposite to that of the first internal electrode layer is formed on the dielectric layer. The plurality of trenches formed in the porous body 10 are configured such that two or more through holes 11 are included between adjacent trenches. By including two or more through holes 11 between adjacent trenches, dielectric breakdown between trenches is less likely to occur. That is, the withstand voltage of the trench capacitor can be improved.
　多孔性本体１０をインダクタの基体に適用する場合には、弁金属の酸化物からなる酸化体に、ウェットエッチングにより、溝１２ａ～１２ｊに代えてコイル導体が埋め込まれる周回溝が形成される。周回溝は、多孔性本体１０の貫通孔１１と平行にＴ軸方向に延びる仮想的なコイル軸の周りに複数ターンだけ周回する渦巻形状に形成される。この周回溝に公知の手法により導電性材料からなるコイル導体が埋め込まれる。この周回溝の隣接するターン間は多孔性本体１０の一部である壁部により隔てられる。隣接するターン間を隔てる壁部は、周回溝の径方向（コイル軸を通り、コイル軸と直交する方向）に沿って２以上の貫通孔１１を含む。周回溝の隣接するターン間に２以上の貫通孔１１が含まれることにより、コイル導体の隣接するターン間での絶縁破壊が起こりにくくなる。つまり、インダクタの耐電圧を向上させることができる。 When the porous body 10 is applied to the substrate of an inductor, the oxidized material of valve metal oxide is wet-etched to form circumferential grooves in which the coil conductors are embedded instead of the grooves 12a to 12j. The circumferential groove is formed in a spiral shape that makes multiple turns around a virtual coil axis extending in the T-axis direction parallel to the through hole 11 of the porous body 10 . A coil conductor made of a conductive material is embedded in this circumferential groove by a known method. Adjacent turns of this circumferential groove are separated by walls that are part of the porous body 10 . A wall portion separating adjacent turns includes two or more through holes 11 along the radial direction of the circumferential groove (direction passing through the coil axis and perpendicular to the coil axis). By including two or more through holes 11 between adjacent turns of the circumferential groove, dielectric breakdown is less likely to occur between adjacent turns of the coil conductor. That is, the withstand voltage of the inductor can be improved.
　本明細書において、ある構成要素を「含む」又は「備える」という場合、特に異なる趣旨の説明がされていない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができるということを意味する。 In this specification, the term "includes" or "comprises" a component does not mean that it excludes other components, unless otherwise specified. It means you can.
　本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれ得る任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。 The dimensions, materials, and arrangements of each component described herein are not limited to those explicitly described in the embodiments, and each component may be included within the scope of the present invention. can be modified to have dimensions, materials, and arrangements of Also, components not explicitly described in this specification may be added to the described embodiments, and some of the components described in each embodiment may be omitted.
１　キャパシタ部品
１０　多孔性本体
１１　貫通孔
１２ａ～１２ｈ　溝
１３　壁部
１４ａ～１４ｄ　周壁部
２１、２２　外部電極
２３ａ～２３ｄ　第１電極層
２４ａ～２４ｄ　第２電極層
２５、２６　接続電極
２７、２８　引出電極 1 Capacitor component 10 Porous main body 11 Through holes 12a to 12h Grooves 13 Walls 14a to 14d Peripheral walls 21, 22 External electrodes 23a to 23d First electrode layers 24a to 24d Second electrode layers 25, 26 Connection electrodes 27, 28 Drawer electrode

Claims (8)

  1. 　第１方向に延びる複数の貫通孔を有する多孔性本体と、
    　前記多孔性本体を前記第１方向に貫通し前記第１方向と直交する第２方向に延びるように前記多孔性本体に形成された第１溝に埋め込まれた第１電極層を有する第１内部電極と、
    　前記第１方向及び前記第２方向に直交する第３方向に沿って前記複数の貫通孔のうちの少なくとも２つを含む壁部を介して前記第１溝に対向するように前記多孔性本体に形成された第２溝に埋め込まれた第２電極層を有する第２内部電極と、
    　を有するキャパシタ部品。     a porous body having a plurality of through holes extending in a first direction;
    a first interior having a first electrode layer embedded in a first groove formed in the porous body to penetrate the porous body in the first direction and extend in a second direction orthogonal to the first direction; an electrode;
    on the porous body so as to face the first groove via a wall portion including at least two of the plurality of through holes along a third direction orthogonal to the first direction and the second direction; a second internal electrode having a second electrode layer embedded in the formed second groove;
    A capacitor component having
  2. 　前記第１内部電極の前記第２方向における寸法は、前記貫通孔の直径の２倍よりも大きい、
    　請求項１に記載のキャパシタ部品。     the dimension of the first internal electrode in the second direction is larger than twice the diameter of the through hole,
    The capacitor component according to claim 1.
  3. 　前記複数の貫通孔の各々は、空孔である、
    　請求項１又は２に記載のキャパシタ部品。     each of the plurality of through-holes is a hole,
    3. The capacitor component according to claim 1 or 2.
  4. 　前記壁部の前記第３方向における寸法に対する前記第１方向における寸法の比を表すアスペクト比が１０以上５００以下である、
    　請求項２に記載のキャパシタ部品。     An aspect ratio representing a ratio of the dimension in the first direction to the dimension in the third direction of the wall is 10 or more and 500 or less.
    3. The capacitor component according to claim 2.
  5. 　前記壁部は、前記第１方向に対して２５°以内の傾斜角だけ傾斜している、
    　請求項１から４のいずれか１項に記載のキャパシタ部品。     The wall portion is inclined at an inclination angle of 25° or less with respect to the first direction,
    A capacitor component according to any one of claims 1 to 4.
  6. 　前記第１内部電極と電気的に接続された第１外部電極と、
    　前記第２内部電極と電気的に接続された第２外部電極と、
    　をさらに備える請求項１から５のいずれか１項に記載のキャパシタ部品。     a first external electrode electrically connected to the first internal electrode;
    a second external electrode electrically connected to the second internal electrode;
    6. The capacitor component according to any one of claims 1 to 5, further comprising:
  7. 　前記多孔性本体は、弁金属が陽極酸化された酸化物からなる、
    　請求項１から６のいずれか１項に記載のキャパシタ部品。     wherein the porous body is made of an anodized oxide of a valve metal;
    A capacitor component according to any one of claims 1 to 6.
  8. 　弁金属からなる基材を準備する工程と、
    　前記基材に陽極酸化処理を行うことにより第１方向に延びる複数の貫通孔を有する酸化体を得る工程と、
    　前記酸化体にウェットエッチングを行うことにより、前記酸化体を前記第１方向に貫通し前記第１方向と直交する第２方向に延びる第１溝前記第１方向及び前記第２方向に直交する第３方向において前記第１溝から離間した位置で前記第１溝に対向する第２溝を、前記第１溝と前記第２溝との間に前記第３方向に沿って前記複数の貫通孔のうちの少なくとも２つを含む壁部が残存するように形成する工程と、
    　前記第１溝に第１電極層を形成し、前記第２溝に第２電極層を形成する工程と、
    　を備えるキャパシタ部品の製造方法。     preparing a substrate made of a valve metal;
    obtaining an oxidized body having a plurality of through-holes extending in a first direction by anodizing the base material;
    By wet-etching the oxidant, a first groove penetrating the oxidant in the first direction and extending in a second direction orthogonal to the first direction is formed in a first groove orthogonal to the first direction and the second direction. a second groove facing the first groove at a position spaced apart from the first groove in three directions; forming a remaining wall portion including at least two of the
    forming a first electrode layer in the first groove and forming a second electrode layer in the second groove;
    A method of manufacturing a capacitor component comprising:
PCT/JP2021/048096 2021-02-03 2021-12-24 Capacitor component WO2022168485A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021016089A JP2022119092A (en) 2021-02-03 2021-02-03 Capacitor component
JP2021-016089 2021-02-03

Publications (1)

Publication Number Publication Date
WO2022168485A1 true WO2022168485A1 (en) 2022-08-11

Family

ID=82742170

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/048096 WO2022168485A1 (en) 2021-02-03 2021-12-24 Capacitor component

Country Status (2)

Country Link
JP (1) JP2022119092A (en)
WO (1) WO2022168485A1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945577A (en) * 1995-08-03 1997-02-14 Murata Mfg Co Ltd Multilayer electronic component manufacturing method
JP2001257316A (en) * 2000-03-14 2001-09-21 Matsushita Electric Ind Co Ltd Semiconductor device
JP2006019443A (en) * 2004-06-30 2006-01-19 Fujitsu Ltd Thin film capacitor, semiconductor device using same, and manufacturing method thereof
JP2009049212A (en) * 2007-08-20 2009-03-05 Taiyo Yuden Co Ltd Capacitor and method for manufacturing same
JP2011023439A (en) * 2009-07-14 2011-02-03 Shinko Electric Ind Co Ltd Capacitor and method of manufacturing the same
JP2014011419A (en) * 2012-07-03 2014-01-20 Taiyo Yuden Co Ltd Capacitor
US20170358395A1 (en) * 2016-06-09 2017-12-14 Point Engineering Co., Ltd. Three-Dimensional Capacitor
JP2018053335A (en) * 2016-09-30 2018-04-05 太陽誘電株式会社 Method for manufacturing fine structure, electronic component, circuit module, and electronic equipment

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945577A (en) * 1995-08-03 1997-02-14 Murata Mfg Co Ltd Multilayer electronic component manufacturing method
JP2001257316A (en) * 2000-03-14 2001-09-21 Matsushita Electric Ind Co Ltd Semiconductor device
JP2006019443A (en) * 2004-06-30 2006-01-19 Fujitsu Ltd Thin film capacitor, semiconductor device using same, and manufacturing method thereof
JP2009049212A (en) * 2007-08-20 2009-03-05 Taiyo Yuden Co Ltd Capacitor and method for manufacturing same
JP2011023439A (en) * 2009-07-14 2011-02-03 Shinko Electric Ind Co Ltd Capacitor and method of manufacturing the same
JP2014011419A (en) * 2012-07-03 2014-01-20 Taiyo Yuden Co Ltd Capacitor
US20170358395A1 (en) * 2016-06-09 2017-12-14 Point Engineering Co., Ltd. Three-Dimensional Capacitor
JP2018053335A (en) * 2016-09-30 2018-04-05 太陽誘電株式会社 Method for manufacturing fine structure, electronic component, circuit module, and electronic equipment

Also Published As

Publication number Publication date
JP2022119092A (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US10497582B2 (en) Capacitor formed in insulated pores of an anodized metal layer
US8064189B2 (en) Capacitor structure to enhance capacitive density and reduce equivalent series inductance
US8023249B2 (en) Capacitor and method of manufacturing the same
US8134826B2 (en) Capacitor and method of manufacturing the same
TWI226812B (en) Capacitor, circuit board with built-in capacitor and method for producing the same
US7903387B2 (en) Capacitor having microstructures
JP4937495B2 (en) Capacitor device, electronic component mounting structure, and method of manufacturing capacitor device
JP4738299B2 (en) Capacitor, manufacturing method thereof, and electronic substrate
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
JP5416840B2 (en) Capacitor and manufacturing method thereof
US9818537B2 (en) Capacitor
US20140009866A1 (en) Capacitor, structure and method of forming capacitor
JP6343529B2 (en) Electronic components, circuit modules and electronic equipment
JP6218660B2 (en) Capacitor
US20090290284A1 (en) Electrical Component and External Contact of an Electrical Component
CN110098054B (en) Capacitor assembly
WO2022168485A1 (en) Capacitor component
US20160233026A1 (en) Capacitor
JP7465547B2 (en) Solid electrolytic capacitor and method for manufacturing the same
JP2018133362A (en) Electronic component built-in substrate
WO2021085573A1 (en) Trench capacitor and trench capacitor production method
JP2009182188A (en) Chip coil and method for manufacturing same
CN114220914A (en) Linear resistive element and preparation method thereof
KR20220146500A (en) Planar High Density Aluminum Capacitors for Lamination and Embedding
JP4599653B2 (en) Sheet capacitor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21924870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21924870

Country of ref document: EP

Kind code of ref document: A1