WO2022145183A1 - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
WO2022145183A1
WO2022145183A1 PCT/JP2021/045087 JP2021045087W WO2022145183A1 WO 2022145183 A1 WO2022145183 A1 WO 2022145183A1 JP 2021045087 W JP2021045087 W JP 2021045087W WO 2022145183 A1 WO2022145183 A1 WO 2022145183A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
transistor
high frequency
frequency signal
amplifier
Prior art date
Application number
PCT/JP2021/045087
Other languages
English (en)
French (fr)
Inventor
勝利 徳田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180087596.1A priority Critical patent/CN116711154A/zh
Publication of WO2022145183A1 publication Critical patent/WO2022145183A1/ja
Priority to US18/340,194 priority patent/US20230336130A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present invention relates to an amplifier that amplifies a high frequency signal.
  • Patent Document 1 describes a high-frequency power amplifier.
  • the high frequency power amplifier described in Patent Document 1 includes a transistor connected by cascode, an input matching circuit, and an output matching circuit.
  • the input matching circuit and the output matching circuit are each composed of a plurality of inductors and capacitors.
  • Patent Document 1 Although a large gain can be obtained by cascode connection of the transistor, it is difficult to realize low loss characteristics in a wide frequency band.
  • an object of the present invention is to provide an amplifier capable of achieving a large gain and low loss characteristics in a wide band.
  • the amplifier of the present invention comprises a cascoded first transistor on the input side of a high frequency signal, a second transistor on the output side of a high frequency signal, an input matching circuit connected to the input end of the first transistor, and a second transistor. It is equipped with an output matching circuit connected to the output end.
  • the input matching circuit includes a first transmission line transformer.
  • the first transmission line transformer includes a first line and a second line. The first line is connected between the input terminal of the high frequency signal and the first transistor.
  • the second line is arranged so that it can be electromagnetically coupled to the first line, one end is connected to the first node between the first line and the input terminal of the high frequency signal, and the other end is connected to the ground potential. Will be done.
  • FIG. 1 is an equivalent circuit diagram of an amplifier according to the first embodiment of the present invention.
  • FIG. 2 is a plan view showing an example of the structure of the transmission line transformer according to the first embodiment of the present invention.
  • FIG. 3 is a graph showing the frequency characteristics of the gain between the present invention and the comparative example.
  • FIG. 4 is an equivalent circuit diagram of the amplifier according to the second embodiment of the present invention.
  • FIG. 5 is a configuration diagram showing a schematic configuration of a transmission line transformer of an amplifier according to a third embodiment of the present invention.
  • FIG. 6 is an equivalent circuit diagram of the amplifier according to the fourth embodiment of the present invention.
  • FIG. 7 is an equivalent circuit diagram of the amplifier according to the fifth embodiment of the present invention.
  • FIG. 1 is an equivalent circuit diagram of an amplifier according to the first embodiment of the present invention.
  • the amplifier 10 is a circuit that amplifies a high frequency signal, and is, for example, an LNA (Low Noise Amplifier).
  • the frequency band of the high frequency signal amplified by the amplifier 10 is, for example, a frequency band of about 5 [GHz] or a frequency band of about 7 [GHz].
  • the amplifier 10 includes a transistor 21, a transistor 22, an input matching circuit 31, an output matching circuit 32, an inductor 51, an inductor 52, a resistor 61, a capacitor 62, and a capacitor 63. Further, the amplifier 10 includes a high frequency signal input terminal P RFin , a high frequency signal output terminal P RF out, a bias input terminal P Bias 1 , a bias input terminal P Bias 2 , and a drive voltage application terminal P DD . Each of these terminals of the amplifier 10 may have a terminal shape that can be connected to an external circuit, or may be a connecting conductor to the external circuit.
  • the transistor 21 and the transistor 22 are, for example, N-channel MOSFETs (Metal Oxide Semiconductor Field Effect Transistor).
  • the transistor 21 corresponds to the "first transistor” of the present invention
  • the transistor 22 corresponds to the "second transistor” of the present invention.
  • the transistor 21 and the transistor 22 may be bipolar transistors. Further, the transistor 21 may be a bipolar transistor, and the transistor 22 may be a MOSFET.
  • the transistor 21 and the transistor 22 are cascode-connected. More specifically, the source of the transistor 21 is connected to the ground potential through the inductor 52. The drain of the transistor 21 and the source of the transistor 22 are connected to each other. The drain of the transistor 22 is connected to the drive voltage application terminal PDD through the inductor 51. The drive voltage application terminal PDD is connected to the ground potential through the capacitor 63.
  • a bias input terminal P Bias 1 is connected to the gate of the transistor 21 through an input matching circuit 31 and a resistor 61. More specifically, the bias input terminal P Bias 1 is connected to the gate of the transistor 21 via a transmission line transformer 41 described later included in the input matching circuit 31. Further, the bias input terminal P Bias 1 is connected to the ground potential through the capacitor 333 of the input matching circuit 31.
  • a bias input terminal P Bias 2 is connected to the gate of the transistor 22.
  • the bias input terminal P Bias 2 is connected to the ground potential through the capacitor 62.
  • the gate of the transistor 22 is grounded at high frequency via the capacitor 62.
  • the high frequency signal input terminal PR Fin is connected to the gate of the transistor 21 through the input matching circuit 31.
  • the drain of the transistor 22 is connected to the high frequency signal output terminal PRFout through the output matching circuit 32.
  • the bias voltage for the transistor 21 is applied from the bias input terminal P Bias 1 .
  • the bias voltage for the transistor 22 is applied from the bias input terminal P Bias 2 .
  • the drive voltage of the transistor 21 and the transistor 22 is applied from the drive voltage application terminal PDD .
  • the amplifier 10 amplifies the high frequency signal input from the high frequency signal input terminal P RFin at a predetermined amplification factor, and outputs the high frequency signal from the high frequency signal output terminal P RF out.
  • the transistor 21 and the transistor 22 are cascode-connected, so that a large gain can be realized.
  • the input matching circuit 31 includes a transmission line transformer 41, an inductor 331, a capacitor 332, and a capacitor 333.
  • the capacitor 332 corresponds to the "first capacitor” of the present invention
  • the capacitor 333 corresponds to the "second capacitor” of the present invention.
  • the transmission line transformer 41 includes a line (inductor) 411 and a line (inductor) 412.
  • the transmission line transformer 41 corresponds to the "first transmission line transformer” of the present invention.
  • the line 411 corresponds to the "first line” of the present invention, and the line 412 corresponds to the "second line” of the present invention.
  • the line 411 and the line 412 may be replaced with lumped constants to form an inductor.
  • the inductor in which the line 411 is replaced with a lumped constant circuit element corresponds to the "first inductor" of the present invention
  • the inductor in which the line 412 is replaced with a lumped constant circuit element corresponds to the "second inductor" of the present invention. handle.
  • the lines 411 and 412 are represented as inductors, respectively. One end of the line 411 and one end of the line 412 are connected. This connection point becomes the node N41. That is, one end of the line 412 is connected to the node N41 between one end of the line 411 and the high frequency signal input terminal PRFin .
  • the node N41 corresponds to the "first node” of the present invention.
  • the line 411 and the line 412 are electromagnetically coupled so that the currents flowing through each other have opposite phases.
  • the node N41 is connected to one end of the capacitor 332. This connection portion becomes the port Pt10 of the transmission line transformer 41.
  • the other end of the capacitor 332 is connected to the high frequency signal input terminal PR Fin .
  • the connection portion between the capacitor 332 and the high frequency signal input terminal PRFin is connected to the ground potential through the inductor 331.
  • the other end of the line 411 is connected to the gate of the transistor 21. This connection portion becomes the port Pt 11 of the transmission line transformer 41.
  • the other end of the line 412 is connected to one end of the capacitor 333. This connection portion becomes the port Pt12 of the transmission line transformer 41.
  • the other end of the capacitor 333 is connected to the ground potential. Further, the port Pt 12 is connected to the bias input terminal P Bias 1 through the resistor 61.
  • the external circuit on the high frequency signal input terminal PR Fin side and the gate of the transistor 21 on the input side of the cascode connection are impedance-matched mainly by the transmission line transformer 41.
  • the transmission line transformer 41 has almost no frequency dependence, and can realize a predetermined impedance ratio (for example, 1: 4 in this case) between the port Pt10 side and the port Pt11 side. Therefore, by using the transmission line transformer 41 for the input matching circuit 31, the external circuit on the high frequency signal input terminal PR Fin side and the transistor 21 are impedance-matched in a wide frequency band.
  • the capacitor 332 is connected in series to the transmission path of the high frequency signal from the high frequency signal input terminal PRFin to the transistor 21, and the inductor 331 is shunt connected. Further, in the input matching circuit 31, a series LC resonance circuit of the line (inductor) 412 of the transmission line transformer 41 and the capacitor 333 is shunted to the transmission path of the high frequency signal from the high frequency signal input terminal PRFin to the transistor 21. Will be done.
  • the input matching circuit 31 constitutes a high-pass filter.
  • the attenuation pole determined by the resonance frequency of the series LC resonance circuit of the line (inductor) 412 of the transmission line transformer 41 and the capacitor 333 can be set in the attenuation region. Therefore, for example, the frequency band of 5 [GHz] or the frequency band of 7 [GHz] and the passing range are set, and the frequency lower than these is set as the attenuation range, and is set to about 2.5 [GHz] or about 3.5 [GHz].
  • a high-pass filter having an attenuation pole can be realized.
  • the numerical values of these frequency bands and the attenuation pole frequency are examples, and can be appropriately set according to the specifications of the amplifier 10.
  • FIG. 3 is a graph showing the frequency characteristics of the gain between the present invention and the comparative example.
  • the solid line in FIG. 3 shows the characteristics of the present invention, and the broken line shows a comparative example.
  • a comparative example has the same configuration as a conventional circuit that employs a matching circuit that does not use a transmission line transformer.
  • the frequency band to be matched can be widened, a high gain can be maintained, and a sufficient amount of attenuation can be obtained at the frequency to be attenuated.
  • the input matching circuit 31 can output the high frequency signal to be amplified to the transistor 21 with low loss, and can suppress unnecessary waves having a lower frequency than the high frequency signal to be amplified. Further, the input matching circuit 31 can greatly attenuate unnecessary waves of a specific frequency by the attenuation pole.
  • the line (inductor) 412 of the transmission line transformer 41 is connected between the transmission path of the high frequency signal from the high frequency signal input terminal P RFin to the transistor 21 and the bias input terminal P Bias1 .
  • the line (inductor) 412 of the transmission line transformer 41 is connected between the transmission path of the high frequency signal from the high frequency signal input terminal P RFin to the transistor 21 and the bias input terminal P Bias1 .
  • the bias input terminal P Bias 1 is connected to the connection portion between the port Pt 12 of the transmission line transformer 41 and the capacitor 333 connected to the ground potential through the resistor 61.
  • the time constant can be optimized by the resistor 61 and the capacitor 333, and the bias voltage can be quickly stabilized.
  • the bias voltage applied to the transistor 21 is the voltage applied to the gate of the transistor 21, and the time constant thereof is the combined capacity of the resistance 61, the capacitors 332, 333, and the gate capacitance of the transistor 21. It is determined by.
  • the output matching circuit 32 includes a transmission line transformer 42, a capacitor 341, and a capacitor 342.
  • the transmission line transformer 42 corresponds to the "second transmission line transformer" of the present invention.
  • the transmission line transformer 42 includes a line 421 and a line 422.
  • the line 421 is an example of the "third line”
  • the line 422 is an example of the "fourth line”.
  • each of the lines 421 and 422 may be replaced with a lumped constant as an inductor.
  • the inductor in which the line 421 is replaced with a lumped constant circuit element corresponds to the "third inductor” of the present invention
  • the inductor in which the line 422 is replaced with a lumped constant circuit element corresponds to the "fourth inductor" of the present invention. handle.
  • the lines 421 and 422 are represented as inductors, respectively. One end of the line 421 and one end of the line 422 are connected. This connection point becomes the node N42.
  • the node N42 corresponds to the "second node” of the present invention.
  • the line 421 and the line 422 are electromagnetically coupled so that the currents flowing through each other have opposite phases.
  • the node N42 is connected to the high frequency signal output terminal PRFout . This connection portion becomes the port Pt 20 of the transmission line transformer 42.
  • the other end of the line 421 is connected to one end of the capacitor 341. This connection portion becomes the port Pt21 of the transmission line transformer 42.
  • the other end of the capacitor 341 is connected to the drain of the transistor 22.
  • the other end of the line 422 is connected to the ground potential. This connection portion becomes the port Pt 22 of the transmission line transformer 42.
  • One end of the capacitor 342 is connected to the port Pt21 of the transmission line transformer 42 and one end of the capacitor 341, and the other end is connected to the port Pt21 of the transmission line transformer 42 and the ground potential.
  • the drain of the transistor 22 on the output side of the cascode connection and the external circuit on the high frequency signal output terminal PR Out side are impedance-matched mainly by the transmission line transformer 42.
  • the transmission line transformer 42 like the transmission line transformer 41, has almost no frequency dependence, and can realize a predetermined impedance ratio between the port Pt21 side and the port Pt20 side. Therefore, by using the transmission line transformer 42 for the output matching circuit 32, the transistor 22 and the external circuit on the high frequency signal output terminal PRFout side are impedance-matched in a wide frequency band.
  • the capacitor 342 can be omitted according to the specifications required by the output matching circuit 32.
  • the amplifier 10 can realize impedance matching in a wide frequency band with respect to the input side by providing the input matching circuit 31. As a result, the amplifier 10 can realize a large gain with low loss over a wide frequency band.
  • the amplifier 10 can realize impedance matching in a wide frequency band with respect to the output side. As a result, the amplifier 10 can realize a large gain with low loss over a wide frequency band.
  • the amplifier 10 can realize impedance matching in a wide frequency band with respect to the input side and the output side. As a result, the amplifier 10 can realize a large gain with low loss over a wide frequency band.
  • the amplifier 10 can suppress the input of unnecessary waves and suppress the deterioration of the noise figure NF by providing the input matching circuit 31 with a high-pass filter. Further, the amplifier 10 can further attenuate unnecessary waves of a specific frequency by providing an attenuation pole in the attenuation region of the high-pass filter of the input matching circuit 31. As a result, the amplifier 10 can further suppress the deterioration of the noise figure NF.
  • the amplifier 10 can improve the rise of the bias current by the above-mentioned configuration. As a result, the amplifier 10 can amplify the high frequency signal quickly and stably from the rising edge.
  • the inductance between the transmission line transformer 41 and the transmission line transformer 42 is not particularly detailed.
  • the inductance of the transmission line transformer 41 may be set according to the impedance ratio between the external circuit on the high frequency signal input terminal PR Fin side and the transistor 21 on the input side of the cascode connection. In other words, the impedance of the transmission line transformer 41 matches the impedance seen from the transistor 21 on the external circuit side of the high frequency signal input terminal PRFin with the impedance seen from the high frequency signal input terminal PRFin on the transistor 21 side. It suffices if it is set to.
  • the inductance of the transmission line transformer 42 may be set according to the impedance ratio between the transistor 22 on the output side of the cascode connection and the external circuit on the high frequency signal output terminal PR Out side.
  • the impedance of the transmission line transformer 42 matches the impedance seen from the transistor 22 on the external circuit side of the high frequency signal output terminal P R Fout with the impedance seen from the high frequency signal output terminal P R Fout on the transistor 22 side. It suffices if it is set to.
  • the amplifier 10 can appropriately realize impedance matching on the input side and impedance matching on the output side.
  • the length of the opposite regions of the two lines (inductors), the thickness of the wiring constituting each of the two lines (inductors), or the two The distance between the inductors may be adjusted.
  • FIG. 2 is a plan view showing an example of the structure of the transmission line transformer according to the first embodiment of the present invention. Note that FIG. 2 shows the code of each port using the transmission line transformer 41 as an example.
  • the transmission line transformer 42 can also be realized by the same configuration as the transmission line transformer 41.
  • the transmission line transformer 41 is formed by, for example, a conductor pattern EC411 and a conductor pattern EC412 formed on an insulating substrate BP.
  • the conductor pattern EC411 and the conductor pattern EC412 are realized by a linear conductor pattern formed in a wound shape on the insulating substrate BP.
  • the wound conductor pattern has intersections at a plurality of points in the middle. The intersections are provided at substantially equal intervals (in the example of FIG. 2, every half circumference of the winding diameter). At the intersection, the intersecting conductor patterns are insulated by an insulator forming an insulating substrate BP.
  • the substantially intermediate position in the extending direction in the wound conductor pattern is the node N41, which is connected to the port Pt10.
  • One end of the wound conductor pattern in the extending direction connects to port Pt11.
  • the other end in the extending direction of the wound conductor pattern connects to port Pt12.
  • the conductor pattern on one end side from the node N41 is the conductor pattern EC411, which forms the line 411.
  • the conductor pattern on the other end side from the node N41 is the conductor pattern EC412, which forms the line 412.
  • the present invention is not limited to this. That is, as described above, if one end of the line 411 and one end of the line 412 are connected and the line 411 and the line 412 are electromagnetically coupled with a predetermined degree of coupling so that a current of opposite phase flows. , Other shapes may be used. However, by using the winding type as shown in FIG. 2, the plane area of the transmission line transformer 41 can be reduced.
  • FIG. 4 is an equivalent circuit diagram of the amplifier according to the second embodiment of the present invention.
  • the amplifier 10A according to the second embodiment is different from the amplifier 10 according to the first embodiment in the configuration of the input matching circuit 31A.
  • Other configurations of the amplifier 10A are the same as those of the amplifier 10, and the description of the same parts will be omitted.
  • the amplifier 10A includes an input matching circuit 31A.
  • the input matching circuit 31A differs from the input matching circuit 31 according to the first embodiment in that a capacitor 334 is added.
  • the capacitor 334 is connected in series with the inductor 331. That is, in the input matching circuit 31A, a series circuit (series LC resonance circuit) of the inductor 331 and the capacitor 334 is shunt-connected to the transmission path of the high frequency signal from the high frequency signal input terminal PRFin to the transistor 21.
  • the inductor 331 is an example of the "fifth inductor”
  • the capacitor 334 is an example of the "third capacitor”.
  • the input matching circuit 31A can further set the attenuation pole determined by the resonance frequency of the series LC resonance circuit of the inductor 331 and the capacitor 334 in the attenuation region of the high-pass filter.
  • the resonance frequency of the series LC resonance circuit of the inductor 331 and the capacitor 334 is set to be different from the resonance frequency of the series LC resonance circuit of the line (inductor) 412 and the capacitor 333.
  • the inductance of the inductor 331 and the inductance of the line (inductor) 412 are made different.
  • the resonance frequency of the series LC resonance circuit can be made different.
  • the resonance frequency of the series LC resonance circuit can be made different by making the capacitance of the capacitor 333 different from the capacitance of the capacitor 334.
  • the input matching circuit 31A can provide the attenuation poles of a plurality of frequencies in the attenuation region of the high-pass filter. Therefore, the input matching circuit 31A can suppress the plurality of unnecessary waves even if there are a plurality of frequencies of the unnecessary waves to be largely attenuated. As a result, the amplifier 10 can further suppress the deterioration of the noise figure NF while realizing a large gain in a wide frequency band.
  • FIG. 5 is a configuration diagram showing a schematic configuration of a transmission line transformer of an amplifier according to a third embodiment of the present invention.
  • the amplifier according to the third embodiment differs from the amplifiers 10 and 10A according to the first and second embodiments in the configuration of the transmission line transformer.
  • Other configurations of the amplifier according to the third embodiment are the same as those of the amplifiers 10 and 10A according to the first and second embodiments, and the description of the same parts will be omitted.
  • the transmission line transformer 41B includes a line (inductor) 411B, a line (inductor) 412B, and a line (inductor) 413B.
  • the line 411B, the line 412B, and the line 413B each have a conductor pattern having a shape extending in a predetermined direction.
  • One end of the line 411B and one end of the line 412B are connected. This connection point becomes the node N41B and becomes the port Pt10 of the transmission line transformer 41B. The other end of the line 412B is the port Pt12 of the transmission line transformer 41B.
  • the other end of the line 411B and one end of the line 413B are connected.
  • the other end of the line 413B becomes the port Pt 11 of the transmission line transformer 41B.
  • the line 411B and the line 412B are electromagnetically coupled so that the currents flowing through each other have opposite phases.
  • the line 413B and the line 412B are electromagnetically coupled so that the currents flowing through each other have opposite phases.
  • the transmission line transformer 41B can realize an impedance ratio different from that of the transmission line transformer 41.
  • the transmission line transformer 41B can realize an impedance ratio of 1: 9.
  • the amplifier can realize a wider variety of impedance matching.
  • FIG. 6 is an equivalent circuit diagram of the amplifier according to the fourth embodiment of the present invention.
  • the amplifier 10C according to the fourth embodiment is different from the amplifier 10 according to the first embodiment in the configuration of the output matching circuit 32C.
  • Other configurations of the amplifier 10C are the same as those of the amplifier 10, and the description of the same parts will be omitted.
  • the amplifier 10C includes an output matching circuit 32C.
  • the output matching circuit 32C includes a capacitor 341C.
  • the capacitor 341C is connected between the drain of the transistor 22 and the high frequency signal output terminal PRF out .
  • the amplifier 10C uses the transmission line transformer 41 only for the matching circuit on the input side of the transistor group connected by cascode. Even with such a configuration, it is possible to realize a large gain and suppression of loss in a wide frequency band as compared with the case where the transmission line transformer is not used for both the input matching circuit and the output matching circuit. Further, in this configuration, the circuit configuration of the output matching circuit 32C is simplified. Therefore, the amplifier 10C can realize a simpler circuit configuration.
  • FIG. 7 is an equivalent circuit diagram of the amplifier according to the fifth embodiment of the present invention.
  • the amplifier 10D according to the fifth embodiment is different from the amplifier 10 according to the first embodiment in the configuration of the input matching circuit 31D.
  • Other configurations of the amplifier 10C are the same as those of the amplifier 10, and the description of the same parts will be omitted.
  • the amplifier 10D includes an input matching circuit 31D.
  • the input matching circuit 31D includes an inductor 331D, a capacitor 332D, and a capacitor 333D.
  • the capacitor 332D is connected between the high frequency signal input terminal PRFin and the gate of the transistor 21.
  • the connection portion between the capacitor 332 and the gate of the transistor 21 is connected to the ground potential through a series LC resonance circuit of the inductor 331D and the capacitor 333D.
  • the amplifier 10D uses the transmission line transformer 42 only for the matching circuit on the output side of the transistor group connected by cascode. Even with such a configuration, it is possible to realize a large gain and suppression of loss in a wide frequency band as compared with the case where the transmission line transformer is not used for both the input matching circuit and the output matching circuit. Further, in this configuration, the circuit configuration of the input matching circuit 31D is simplified. Therefore, the amplifier 10D can realize a simpler circuit configuration. At this time, it is preferable that the input matching circuit 31D has at least the function of a high-pass filter, like the input matching circuit 31. As a result, the input of unnecessary waves to the transistor 21 can be suppressed.
  • the resistor 61 is connected to the bias input terminal P Bias 1 .
  • This resistance 61 can be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

増幅器（１０）は、カスコード接続された高周波信号の入力側のトランジスタ（２１）および高周波信号の出力側のトランジスタ（２２）を備える。増幅器（１０）は、トランジスタ（２１）の入力端に接続された入力整合回路（３１）、および、トランジスタ（２２）の出力端に接続された出力整合回路（３２）を備える。入力整合回路（３１）には、伝送線路トランス（４１）が含まれる。伝送線路トランス（４１）は、線路（４１１）と線路（４１２）とを備える。線路（４１１）は、高周波信号の入力端子とトランジスタ（２１）との間に接続される。線路（４１２）は、線路（４１１）に電磁界結合可能に配置し、一方端が線路（４１１）と高周波信号の入力端子との間のノード（Ｎ４１）に接続され、他方端がグランド電位との間に接続される。

Description

増幅器
　本発明は、高周波信号を増幅する増幅器に関する。
　特許文献１には、高周波電力増幅器が記載されている。特許文献１に記載の高周波電力増幅器は、カスコード接続されたトランジスタ、入力整合回路、および、出力整合回路を備える。
　入力整合回路、および、出力整合回路は、それぞれに、複数のインダクタとキャパシタとによって構成される。
特開２０１２－１４７３０７号公報
　しかしながら、特許文献１に示すような従来の高周波電力増幅器では、トランジスタのカスコード接続によって、大きなゲインを得ることができるが、広い周波数帯域で低損失な特性を実現することが難しかった。
　したがって、本発明の目的は、大きなゲインと広帯域での低損失な特性とを実現可能な増幅器を提供することにある。
　この発明の増幅器は、カスコード接続された高周波信号の入力側の第１トランジスタおよび高周波信号の出力側の第２トランジスタ、第１トランジスタの入力端に接続された入力整合回路、および、第２トランジスタの出力端に接続された出力整合回路を備える。入力整合回路には、第１伝送線路トランスが含まれる。第１伝送線路トランスは、第１線路と第２線路とを備える。第１線路は、高周波信号の入力端子と第１トランジスタとの間に接続される。第２線路は、第１線路に電磁界結合可能に配置し、一方端が第１線路と高周波信号の入力端子との間の第１ノードに接続され、他方端がグランド電位との間に接続される。
　この構成では、第１トランジスタと第２トランジスタのカスコード接続によって、大きなゲインが実現され、整合回路に伝送線路トランスを含むことによって、インピーダンス整合可能な周波数帯域が広くなる。
　この発明によれば、大きなゲインと広帯域での低損失な特性を実現できる。
図１は、本発明の第１の実施形態に係る増幅器の等価回路図である。 図２は、本発明の第１の実施形態に係る伝送線路トランスの構造の一例を示す平面図である。 図３は、本願発明と比較例とのゲインの周波数特性を示すグラフである。 図４は、本発明の第２の実施形態に係る増幅器の等価回路図である。 図５は、本発明の第３の実施形態に係る増幅器の伝送線路トランスの概略的構成を示す構成図である。 図６は、本発明の第４の実施形態に係る増幅器の等価回路図である。 図７は、本発明の第５の実施形態に係る増幅器の等価回路図である。
　［第１の実施形態］
　本発明の第１の実施形態に係る増幅器について、図を参照して説明する。図１は、本発明の第１の実施形態に係る増幅器の等価回路図である。
　（増幅器１０の概略回路構成）
　増幅器１０は、高周波信号を増幅する回路であり、例えば、ＬＮＡ（Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）である。増幅器１０が増幅する高周波信号の周波数帯域は、例えば、約５［ＧＨｚ］の周波数帯域や約７［ＧＨｚ］の周波数帯域である。
　増幅器１０は、トランジスタ２１、トランジスタ２２、入力整合回路３１、出力整合回路３２、インダクタ５１、インダクタ５２、抵抗６１、キャパシタ６２、キャパシタ６３を備える。また、増幅器１０は、高周波信号入力端子ＰＲＦｉｎ、高周波信号出力端子ＰＲＦｏｕｔ、バイアス入力端子ＰＢｉａｓ１、バイアス入力端子ＰＢｉａｓ２、および、駆動電圧印加端子ＰＤＤを備える。なお、増幅器１０のこれらの各端子は、外部回路との接続が可能な端子形状であってもよく、外部回路への接続導体であってもよい。
　トランジスタ２１およびトランジスタ２２は、例えば、ＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。トランジスタ２１が、本発明の「第１トランジスタ」に対応し、トランジスタ２２が、本発明の「第２トランジスタ」に対応する。なお、トランジスタ２１およびトランジスタ２２は、バイポーラトランジスタであってもよい。また、トランジスタ２１は、バイポーラトランジスタとし、トランジスタ２２は、ＭＯＳＦＥＴとしてもよい。
　トランジスタ２１とトランジスタ２２とは、カスコード接続されている。より具体的には、トランジスタ２１のソースは、インダクタ５２を通じてグランド電位に接続されている。トランジスタ２１のドレインと、トランジスタ２２のソースとは、接続されている。トランジスタ２２のドレインは、インダクタ５１を通じて、駆動電圧印加端子ＰＤＤに接続されている。駆動電圧印加端子ＰＤＤは、キャパシタ６３を通じて、グランド電位に接続されている。
　トランジスタ２１のゲートには、入力整合回路３１および抵抗６１を通じて、バイアス入力端子ＰＢｉａｓ１が接続されている。より具体的には、バイアス入力端子ＰＢｉａｓ１は、入力整合回路３１に含まれる後述の伝送線路トランス４１を介して、トランジスタ２１のゲートに接続されている。また、バイアス入力端子ＰＢｉａｓ１は、入力整合回路３１のキャパシタ３３３を通じて、グランド電位に接続されている。
　トランジスタ２２のゲートには、バイアス入力端子ＰＢｉａｓ２が接続されている。バイアス入力端子ＰＢｉａｓ２は、キャパシタ６２を通じて、グランド電位に接続されている。言い換えれば、トランジスタ２２のゲートは、キャパシタ６２を介して高周波的に接地されている。
　高周波信号入力端子ＰＲＦｉｎは、入力整合回路３１を通じて、トランジスタ２１のゲートに接続されている。トランジスタ２２のドレインは、出力整合回路３２を通じて、高周波信号出力端子ＰＲＦｏｕｔに接続されている。
　このような構成において、トランジスタ２１用のバイアス電圧は、バイアス入力端子ＰＢｉａｓ１から印加される。トランジスタ２２用のバイアス電圧は、バイアス入力端子ＰＢｉａｓ２から印加される。トランジスタ２１およびトランジスタ２２の駆動電圧は、駆動電圧印加端子ＰＤＤから印加される。これにより、増幅器１０は、高周波信号入力端子ＰＲＦｉｎから入力された高周波信号を、所定の増幅率で増幅して、高周波信号出力端子ＰＲＦｏｕｔから出力する。
　この際、上述のように、トランジスタ２１とトランジスタ２２とがカスコード接続されていることによって、大きなゲインを実現できる。
　（入力整合回路３１の構成）
　入力整合回路３１は、伝送線路トランス４１、インダクタ３３１、キャパシタ３３２、および、キャパシタ３３３を備える。キャパシタ３３２が、本発明の「第１キャパシタ」に対応し、キャパシタ３３３が、本発明の「第２キャパシタ」に対応する。
　伝送線路トランス４１は、線路（インダクタ）４１１と線路（インダクタ）４１２とを備える。伝送線路トランス４１が、本発明の「第１伝送線路トランス」に対応する。線路４１１が、本発明の「第１線路」に対応し、線路４１２が、本発明の「第２線路」に対応する。なお、線路４１１と線路４１２とは、集中定数にそれぞれ置き換えて、インダクタとしてもよい。この場合、線路４１１を集中定数回路素子に置き換えたインダクタが、本発明の「第１インダクタ」に対応し、線路４１２を集中定数回路素子に置き換えたインダクタが、本発明の「第２インダクタ」に対応する。図中では、線路４１１、４１２をそれぞれインダクタとして表現する。線路４１１の一方端と線路４１２の一方端とは接続する。この接続点がノードＮ４１となる。つまり、線路４１２の一方端は、線路４１１の一方端と高周波信号入力端子ＰＲＦｉｎとの間のノードＮ４１に接続されている。ノードＮ４１が、本発明の「第１ノード」に対応する。線路４１１と線路４１２とは、互いに流れる電流が逆相となるように電磁界結合する。
　ノードＮ４１は、キャパシタ３３２の一方端に接続する。この接続部が、伝送線路トランス４１のポートＰｔ１０となる。
　キャパシタ３３２の他方端は、高周波信号入力端子ＰＲＦｉｎに接続されている。このキャパシタ３３２と高周波信号入力端子ＰＲＦｉｎとの接続部は、インダクタ３３１を通じてグランド電位に接続されている。
　線路４１１の他方端は、トランジスタ２１のゲートに接続されている。この接続部が、伝送線路トランス４１のポートＰｔ１１となる。
　線路４１２の他方端は、キャパシタ３３３の一方端に接続する。この接続部が、伝送線路トランス４１のポートＰｔ１２となる。
　キャパシタ３３３の他方端は、グランド電位に接続されている。また、ポートＰｔ１２は、抵抗６１を通じて、バイアス入力端子ＰＢｉａｓ１に接続されている。
　このような構成では、高周波信号入力端子ＰＲＦｉｎ側の外部回路と、カスコード接続の入力側のトランジスタ２１のゲートとは、主として伝送線路トランス４１によって、インピーダンス整合される。ここで、伝送線路トランス４１は、周波数依存が殆ど無く、ポートＰｔ１０側とポートＰｔ１１側とで、所定のインピーダンス比（例えば、この場合は、１：４）を実現できる。したがって、入力整合回路３１に伝送線路トランス４１を用いることによって、高周波信号入力端子ＰＲＦｉｎ側の外部回路とトランジスタ２１とは、広い周波数帯域でインピーダンス整合される。
　また、入力整合回路３１では、高周波信号入力端子ＰＲＦｉｎからトランジスタ２１への高周波信号の伝送経路に対して、キャパシタ３３２がシリーズ接続され、インダクタ３３１がシャント接続される。さらに、入力整合回路３１は、高周波信号入力端子ＰＲＦｉｎからトランジスタ２１への高周波信号の伝送経路に対して、伝送線路トランス４１の線路（インダクタ）４１２とキャパシタ３３３との直列ＬＣ共振回路がシャント接続される。
　これにより、入力整合回路３１は、ハイパスフィルタを構成する。そして、このハイパスフィルタは、伝送線路トランス４１の線路（インダクタ）４１２とキャパシタ３３３との直列ＬＣ共振回路の共振周波数によって決まる減衰極を、減衰域に設定できる。したがって、例えば、５［ＧＨｚ］の周波数帯域や７［ＧＨｚ］の周波数帯域と通過域とし、これらよりも低い周波数を減衰域とし、略２．５［ＧＨｚ］や略３．５［ＧＨｚ］に減衰極を有するハイパスフィルタを実現できる。なお、これらの周波数帯域および減衰極周波数の数値は一例であり、増幅器１０の仕様に応じて適宜設定できる。
　図３は、本願発明と比較例とのゲインの周波数特性を示すグラフである。図３における実線が本願発明の特性を示し、破線が比較例を示す。比較例は、伝送線路トランスを用いない整合回路を採用した従来回路と同様の構成である。
　図３に示すように、本願発明によって、整合させたい周波数帯域を広帯域にでき、高いゲインを維持でき、且つ、減衰させたい周波数で十分な減衰量を得られる。
　この結果、入力整合回路３１は、増幅対象の高周波信号を低損失でトランジスタ２１に出力し、増幅対象の高周波信号よりも低周波数の不要波を抑制できる。さらに、入力整合回路３１は、減衰極によって特定の周波数の不要波を大きく減衰させることができる。
　また、この構成では、高周波信号入力端子ＰＲＦｉｎからトランジスタ２１への高周波信号の伝送経路とバイアス入力端子ＰＢｉａｓ１との間に、伝送線路トランス４１の線路（インダクタ）４１２が接続されている。これより、高周波信号がバイアス入力端子ＰＢｉａｓ１に漏洩することを抑制できる。
　また、この構成では、伝送線路トランス４１のポートＰｔ１２と、グランド電位に接続されるキャパシタ３３３との接続部に対して、抵抗６１を通じてバイアス入力端子ＰＢｉａｓ１が接続される。これにより、抵抗６１とキャパシタ３３３とによって時定数を適正化でき、バイアス電圧を素早く安定化できる。なお、ここで、トランジスタ２１に印加されるバイアス電圧とは、トランジスタ２１のゲートに印加される電圧のことであり、その時定数は、抵抗６１、キャパシタ３３２、３３３、トランジスタ２１のゲート容量の合成容量で決まるものである。
　（出力整合回路３２の構成）
　出力整合回路３２は、伝送線路トランス４２、キャパシタ３４１、および、キャパシタ３４２を備える。伝送線路トランス４２が、本発明の「第２伝送線路トランス」に対応する。
　伝送線路トランス４２は、線路４２１と線路４２２とを備える。線路４２１が「第３線路」の一例であり、線路４２２が「第４線路」の一例である。なお、線路４２１、４２２のそれぞれは、集中定数に置き換えてインダクタとしてもよい。この場合、線路４２１を集中定数回路素子に置き換えたインダクタが、本発明の「第３インダクタ」に対応し、線路４２２を集中定数回路素子に置き換えたインダクタが、本発明の「第４インダクタ」に対応する。図中では線路４２１、４２２をそれぞれ、インダクタとして表現している。線路４２１の一方端と線路４２２の一方端とは接続する。この接続点がノードＮ４２となる。ノードＮ４２が、本発明の「第２ノード」に対応する。線路４２１と線路４２２とは、互いに流れる電流が逆相となるように電磁界結合する。
　ノードＮ４２は、高周波信号出力端子ＰＲＦｏｕｔに接続されている。この接続部が、伝送線路トランス４２のポートＰｔ２０となる。
　線路４２１の他方端は、キャパシタ３４１の一方端に接続されている。この接続部が、伝送線路トランス４２のポートＰｔ２１となる。
　キャパシタ３４１の他方端は、トランジスタ２２のドレインに接続されている。
　線路４２２の他方端は、グランド電位に接続されている。この接続部が、伝送線路トランス４２のポートＰｔ２２となる。
　キャパシタ３４２の一方端は、伝送線路トランス４２のポートＰｔ２１およびキャパシタ３４１の一方端に接続され、他方端は、伝送線路トランス４２のポートＰｔ２１およびグランド電位に接続されている。
　このような構成では、カスコード接続の出力側のトランジスタ２２のドレインと高周波信号出力端子ＰＲＦｏｕｔ側の外部回路とは、主として伝送線路トランス４２によって、インピーダンス整合される。ここで、伝送線路トランス４２は、伝送線路トランス４１と同様に、周波数依存が殆ど無く、ポートＰｔ２１側とポートＰｔ２０側とで、所定のインピーダンス比を実現できる。したがって、出力整合回路３２に伝送線路トランス４２を用いることによって、トランジスタ２２と高周波信号出力端子ＰＲＦｏｕｔ側の外部回路とは、広い周波数帯域で、インピーダンス整合される。
　なお、キャパシタ３４２は、出力整合回路３２の必要とする仕様に応じて省略することもできる。
　（全体の構成による作用効果）
　以上のように、増幅器１０は、入力整合回路３１を備えることによって、入力側に対して広い周波数帯域でインピーダンス整合を実現できる。これにより、増幅器１０は、広い周波数帯域に対して、低損失で大きなゲインを実現できる。
　また、増幅器１０は、出力整合回路３２を備えることによって、出力側に対して、広い周波数帯域でインピーダンス整合を実現できる。これにより、増幅器１０は、広い周波数帯域に対して、低損失で大きなゲインを実現できる。
　さらに、増幅器１０は、入力整合回路３１と出力整合回路３２とを備えることによって、入力側および出力側に対して広い周波数帯域でインピーダンス整合を実現できる。これにより、増幅器１０は、広い周波数帯域に対して、低損失で大きなゲインを実現できる。
　また、増幅器１０は、入力整合回路３１にハイパスフィルタを備えることによって、不要波の入力を抑制でき、雑音指数ＮＦの劣化を抑制できる。さらに、増幅器１０は、入力整合回路３１のハイパスフィルタの減衰域に減衰極を設けることで、特定の周波数の不要波を、より大きく減衰させることができる。これにより、増幅器１０は、雑音指数ＮＦの劣化をさらに抑制できる。
　また、増幅器１０は、上述の構成によって、バイアス電流の立ち上がりを改善できる。これにより、増幅器１０は、高周波信号の増幅を、立ち上がりから素早く、且つ、安定して行うことができる。
　なお、上述の説明では、伝送線路トランス４１と伝送線路トランス４２とのインダクタンスについて、特に詳細していない。
　伝送線路トランス４１のインダクタンスは、高周波信号入力端子ＰＲＦｉｎ側の外部回路と、カスコード接続の入力側のトランジスタ２１とのインピーダンス比に応じて設定すればよい。言い換えれば、伝送線路トランス４１のインダクタンスは、トランジスタ２１から高周波信号入力端子ＰＲＦｉｎ側の外部回路側を視たインピーダンスと、高周波信号入力端子ＰＲＦｉｎからトランジスタ２１側を視たインピーダンスとが整合するように設定されていればよい。
　伝送線路トランス４２のインダクタンスは、カスコード接続の出力側のトランジスタ２２と高周波信号出力端子ＰＲＦｏｕｔ側の外部回路とのインピーダンス比に応じて設定すればよい。言い換えれば、伝送線路トランス４２のインダクタンスは、トランジスタ２２から高周波信号出力端子ＰＲＦｏｕｔ側の外部回路側を視たインピーダンスと、高周波信号出力端子ＰＲＦｏｕｔからトランジスタ２２側を視たインピーダンスとが整合するように設定されていればよい。
　すなわち、高周波信号入力端子ＰＲＦｉｎ側の外部回路と、高周波信号出力端子ＰＲＦｏｕｔ側の外部回路とが、異なるインピーダンスを有している場合、伝送線路トランス４１のインダクタンスと伝送線路トランス４２のインダクタンスとは、それぞれの外部回路に応じて異なっている。これにより、増幅器１０は、入力側のインピーダンス整合と出力側のインピーダンス整合とを、それぞれに適切に実現できる。
　なお、このように、伝送線路トランスのインダクタンスを変化させる場合、２つの線路（インダクタ）の対向する領域の長さ、２つの線路（インダクタ）のそれぞれを構成する配線の太さ、または、２つのインダクタの間の距離を調整すればよい。
　（伝送線路トランスの構造の一例）
　図２は、本発明の第１の実施形態に係る伝送線路トランスの構造の一例を示す平面図である。なお、図２は、伝送線路トランス４１を例に各ポートの符号を示している。伝送線路トランス４２も、伝送線路トランス４１と同様の構成によって実現できる。
　図２に示すように、伝送線路トランス４１は、例えば、絶縁性基板ＢＰに形成された導体パターンＥＣ４１１と導体パターンＥＣ４１２とによって形成される。導体パターンＥＣ４１１のと導体パターンＥＣ４１２とは、絶縁性基板ＢＰに巻回形に形成された線状の導体パターンによって実現される。図２に示すように、巻回形の導体パターンは、途中の複数箇所で交差部を有する。交差部は、略等間隔（図２の例では、巻回径の半周毎）で設けられている。交差部では、交差する導体パターン間は、絶縁性基板ＢＰを形成する絶縁体で絶縁されている。
　巻回形の導体パターンにおける延びる方向の略中間位置は、ノードＮ４１であり、ポートＰｔ１０に接続する。巻回形の導体パターンの延びる方向の一方端は、ポートＰｔ１１に接続する。巻回形の導体パターンの伸びる方向の他方端は、ポートＰｔ１２に接続する。ノードＮ４１から一方端側の導体パターンが、導体パターンＥＣ４１１であり、線路４１１を形成する。ノードＮ４１から他方端側の導体パターンが、導体パターンＥＣ４１２であり、線路４１２を形成する。
　なお、この構成では、線路４１１を形成する導体パターンＥＣ４１１と、線路４１２を形成する導体パターンＥＣ４１２とが巻回形の場合を示したが、これに限るものではない。すなわち、上述のように、線路４１１の一方端と線路４１２の一方端とが接続し、線路４１１と線路４１２とが逆相の電流が流れるように所定の結合度で電磁界結合していれば、他の形状であってもよい。ただし、図２に示すような巻回形を用いることによって、伝送線路トランス４１の平面面積を小さくできる。
　［第２の実施形態］
　本発明の第２の実施形態に係る増幅器について、図を参照して説明する。図４は、本発明の第２の実施形態に係る増幅器の等価回路図である。
　図４に示すように、第２の実施形態に係る増幅器１０Ａは、第１の実施形態に係る増幅器１０に対して、入力整合回路３１Ａの構成において異なる。増幅器１０Ａの他の構成は、増幅器１０と同様であり、同様の箇所の説明は省略する。
　増幅器１０Ａは、入力整合回路３１Ａを備える。入力整合回路３１Ａは、第１の実施形態に係る入力整合回路３１に対して、キャパシタ３３４を追加した点で異なる。
　キャパシタ３３４は、インダクタ３３１に直列接続されている。すなわち、入力整合回路３１Ａでは、高周波信号入力端子ＰＲＦｉｎからトランジスタ２１への高周波信号の伝送経路に対して、インダクタ３３１とキャパシタ３３４との直列回路（直列ＬＣ共振回路）がシャント接続される。なお、インダクタ３３１が「第５インダクタ」の一例であり、キャパシタ３３４が「第３キャパシタ」の一例である。
　したがって、入力整合回路３１Ａは、インダクタ３３１とキャパシタ３３４との直列ＬＣ共振回路の共振周波数によって決まる減衰極を、ハイパスフィルタの減衰域に、さらに設定できる。この際、インダクタ３３１とキャパシタ３３４との直列ＬＣ共振回路の共振周波数は、線路（インダクタ）４１２とキャパシタ３３３との直列ＬＣ共振回路の共振周波数と異なるように設定されている。例えば、インダクタ３３１のインダクタンスと線路（インダクタ）４１２のインダクタンスとを異ならせる。これにより、直列ＬＣ共振回路の共振周波数を異ならせることができる。また、キャパシタ３３３のキャパシタンスとキャパシタ３３４のキャパシタンスとを異ならせることによっても、直列ＬＣ共振回路の共振周波数を異ならせることができる。
　これにより、入力整合回路３１Ａは、ハイパスフィルタの減衰域に、複数の周波数の減衰極を設けることができる。したがって、入力整合回路３１Ａは、大きく減衰させたい不要波の周波数が複数あっても、これら複数の不要波を抑制できる。この結果、増幅器１０は、広い周波数帯域で大きなゲインを実現しながら、雑音指数ＮＦの劣化をさらに抑制できる。
　［第３の実施形態］
　本発明の第３の実施形態に係る増幅器について、図を参照して説明する。図５は、本発明の第３の実施形態に係る増幅器の伝送線路トランスの概略的構成を示す構成図である。
　第３の実施形態に係る増幅器は、第１、第２の実施形態に係る増幅器１０、１０Ａに対して、伝送線路トランスの構成において異なる。第３の実施形態に係る増幅器の他の構成は、第１、第２の実施形態に係る増幅器１０、１０Ａと同様であり、同様の箇所の説明は省略する。
　図５に示すように、伝送線路トランス４１Ｂは、線路（インダクタ）４１１Ｂ、線路（インダクタ）４１２Ｂ、および、線路（インダクタ）４１３Ｂを備える。線路４１１Ｂ、線路４１２Ｂ、および、線路４１３Ｂは、それぞれに所定方向に延びる形状の導体パターンである。
　線路４１１Ｂの一方端と線路４１２Ｂの一方端とは接続する。この接続点がノードＮ４１Ｂとなり、伝送線路トランス４１ＢのポートＰｔ１０となる。線路４１２Ｂの他方端は、伝送線路トランス４１ＢのポートＰｔ１２となる。
　線路４１１Ｂの他方端と線路４１３Ｂの一方端とは、接続する。線路４１３Ｂの他方端は、伝送線路トランス４１ＢのポートＰｔ１１となる。
　線路４１１Ｂと線路４１２Ｂとは、互いに流れる電流が逆相となるように電磁界結合する。線路４１３Ｂと線路４１２Ｂとは、互いに流れる電流が逆相となるように電磁界結合する。
　このような構成によって、伝送線路トランス４１Ｂは、伝送線路トランス４１とは異なるインピーダンス比を実現できる。例えば、伝送線路トランス４１Ｂは、１：９のインピーダンス比を実現できる。
　このような伝送線路トランス４１Ｂを用いることによって、増幅器は、より多様なインピーダンス整合を実現できる。
　［第４の実施形態］
　本発明の第４の実施形態に係る増幅器について、図を参照して説明する。図６は、本発明の第４の実施形態に係る増幅器の等価回路図である。
　図６に示すように、第４の実施形態に係る増幅器１０Ｃは、第１の実施形態に係る増幅器１０に対して、出力整合回路３２Ｃの構成において異なる。増幅器１０Ｃの他の構成は、増幅器１０と同様であり、同様の箇所の説明は省略する。
　増幅器１０Ｃは、出力整合回路３２Ｃを備える。出力整合回路３２Ｃは、キャパシタ３４１Ｃを備える。キャパシタ３４１Ｃは、トランジスタ２２のドレインと高周波信号出力端子ＰＲＦｏｕｔとの間に接続されている。
　この構成では、増幅器１０Ｃは、カスコード接続されたトランジスタ群の入力側の整合回路のみに伝送線路トランス４１を用いている。このような構成であっても、入力整合回路と出力整合回路の両方に伝送線路トランスを用いない場合よりも、広い周波数帯域での大きなゲインと損失の抑制を実現できる。また、この構成では、出力整合回路３２Ｃの回路構成が簡素化される。したがって、増幅器１０Ｃは、より簡素な回路構成を実現できる。
　［第５の実施形態］
　本発明の第５の実施形態に係る増幅器について、図を参照して説明する。図７は、本発明の第５の実施形態に係る増幅器の等価回路図である。
　図７に示すように、第５の実施形態に係る増幅器１０Ｄは、第１の実施形態に係る増幅器１０に対して、入力整合回路３１Ｄの構成において異なる。増幅器１０Ｃの他の構成は、増幅器１０と同様であり、同様の箇所の説明は省略する。
　増幅器１０Ｄは、入力整合回路３１Ｄを備える。入力整合回路３１Ｄは、インダクタ３３１Ｄ、キャパシタ３３２Ｄ、キャパシタ３３３Ｄを備える。
　キャパシタ３３２Ｄは、高周波信号入力端子ＰＲＦｉｎとトランジスタ２１のゲートとの間に接続されている。このキャパシタ３３２とトランジスタ２１のゲートとの接続部は、インダクタ３３１Ｄとキャパシタ３３３Ｄとの直列ＬＣ共振回路を通じてグランド電位に接続されている。
　この構成では、増幅器１０Ｄは、カスコード接続されたトランジスタ群の出力側の整合回路のみに伝送線路トランス４２を用いている。このような構成であっても、入力整合回路と出力整合回路の両方に伝送線路トランスを用いない場合よりも、広い周波数帯域での大きなゲインと損失の抑制を実現できる。また、この構成では、入力整合回路３１Ｄの回路構成が簡素化される。したがって、増幅器１０Ｄは、より簡素な回路構成を実現できる。この際、入力整合回路３１Ｄは、入力整合回路３１と同様に、少なくとも、ハイパスフィルタの機能を有していることが好ましい。これにより、トランジスタ２１への不要波の入力を抑制できる。
　なお、上述の各実施形態において、バイアス入力端子ＰＢｉａｓ１に抵抗６１が接続されている。この抵抗６１は、省略できる。しかしながら、抵抗６１を備えることによって、上述のように、バイアス電流の立ち上がりを早くできるため、抵抗６１を備えることが好ましい。
１０、１０Ａ、１０Ｃ、１０Ｄ：増幅器
２１、２２：トランジスタ
３１、３１Ａ、３１Ｄ：入力整合回路
３２、３２Ｃ：出力整合回路
４１、４１Ｂ、４２：伝送線路トランス
５１、５２：インダクタ
６１：抵抗
６２、６３：キャパシタ
３３１、３３１Ｄ：インダクタ
３３２、３３２Ｄ、３３３、３３３Ｄ、３３４、３４１、３４１Ｃ、３４２：キャパシタ
４１１、４１１Ｂ、４１２、４１２Ｂ、４１３Ｂ、４２１、４２２：線路 
ＥＣ４１１、ＥＣ４１２：導体パターン
Ｎ４１、Ｎ４１Ｂ、Ｎ４２：ノード
ＰＢｉａｓ１：バイアス入力端子
ＰＢｉａｓ２：バイアス入力端子
ＰＤＤ：駆動電圧印加端子
ＰＲＦｉｎ：高周波信号入力端子
ＰＲＦｏｕｔ：高周波信号出力端子
Ｐｔ１０、Ｐｔ１１、Ｐｔ１２、Ｐｔ２０、Ｐｔ２１、Ｐｔ２２：ポート

Claims (12)

  1. 　カスコード接続された、高周波信号の入力側の第１トランジスタおよび前記高周波信号の出力側の第２トランジスタと、
    　前記第１トランジスタの入力端に接続された入力整合回路と、
    　前記第２トランジスタの出力端に接続された出力整合回路と、
    　を備え、
    　前記入力整合回路には、第１伝送線路トランスが含まれ、
    　前記第１伝送線路トランスは、
    　前記高周波信号の入力端子と前記第１トランジスタとの間に接続された第１線路と、
    　前記第１線路に電磁界結合可能に配置し、一方端が前記第１線路と前記高周波信号の入力端子との間の第１ノードに接続され、他方端がグランド電位との間に接続される第２線路と、
    　を備える、
    　増幅器。
  2. 　カスコード接続された、高周波信号の入力側の第１トランジスタおよび前記高周波信号の出力側の第２トランジスタと、
    　前記第１トランジスタの入力端に接続された入力整合回路と、
    　前記第２トランジスタの出力端に接続された出力整合回路と、
    　を備え、
    　前記出力整合回路には、第２伝送線路トランスが含まれ、
    　前記第２伝送線路トランスは、
    　前記高周波信号の出力端子と前記第２トランジスタとの間に接続された第３線路と、
    　前記第３線路に電磁界結合可能に配置し、一方端が前記第３線路と前記高周波信号の出力端子との間の第２ノードに接続され、他方端がグランド電位との間に接続される第４線路と、
    　を備える、
    　増幅器。
  3. 　前記出力整合回路には、第２伝送線路トランスが含まれ、
    　前記第２伝送線路トランスは、
    　前記高周波信号の出力端子と前記第２トランジスタとの間に接続された第３線路と、
    　前記第３線路に電磁界結合可能に配置し、一方端が前記第３線路と前記高周波信号の出力端子との間の第２ノードに接続され、他方端が前記グランド電位との間に接続される第４線路と、
    　を備える、
    　請求項１に記載の増幅器。
  4. 　前記第１伝送線路トランスのインダクタンスと、前記第２伝送線路トランスのインダクタンスとは、異なる、
    　請求項３に記載の増幅器。
  5. 　前記第１線路のインダクタンスと前記第２線路のインダクタンスとは同じである、
    　請求項１、請求項３、請求項４のいずれかに記載の増幅器。
  6. 　前記第２線路の他方端に、前記第１トランジスタのバイアス入力端子が接続される、
    　請求項５に記載の増幅器。
  7. 　前記第１ノードと前記高周波信号の入力端子との間に直列接続された第１キャパシタを備える、
    　請求項５または請求項６に記載の増幅器。
  8. 　前記第２線路と前記グランド電位との間に接続される第２キャパシタを備える、
    　請求項５乃至請求項７のいずれかに記載の増幅器。
  9. 　前記第１線路は第１インダクタであり、
    　前記第２線路は第２インダクタである、
    　請求項１、請求項３乃至請求項８のいずれかに記載の増幅器。
  10. 　前記第３線路は第３インダクタであり、
    　前記第４線路は第４インダクタである、
    　請求項２に記載の増幅器。
  11. 　前記高周波信号の入力端子と前記グランド電位との間に接続される第５インダクタ及び第３キャパシタの直列回路を備える、
    　請求項１乃至請求項１０のいずれかに記載の増幅器。
  12. 　前記高周波信号の入力端子と前記グランド電位との間に接続される第５インダクタ及び第３キャパシタの直列回路を備え、
    　前記第５インダクタのインダクタンスは、前記第２線路のインダクタンスとは異なる、
    　請求項１、請求項３、請求項４のいずれかに記載の増幅器。
PCT/JP2021/045087 2020-12-28 2021-12-08 増幅器 WO2022145183A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180087596.1A CN116711154A (zh) 2020-12-28 2021-12-08 放大器
US18/340,194 US20230336130A1 (en) 2020-12-28 2023-06-23 Amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020218172 2020-12-28
JP2020-218172 2020-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/340,194 Continuation US20230336130A1 (en) 2020-12-28 2023-06-23 Amplifier

Publications (1)

Publication Number Publication Date
WO2022145183A1 true WO2022145183A1 (ja) 2022-07-07

Family

ID=82260411

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/045087 WO2022145183A1 (ja) 2020-12-28 2021-12-08 増幅器

Country Status (3)

Country Link
US (1) US20230336130A1 (ja)
CN (1) CN116711154A (ja)
WO (1) WO2022145183A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168474A (ja) * 1997-08-11 1999-03-09 Murata Mfg Co Ltd 高周波増幅器
JP2018518889A (ja) * 2015-05-13 2018-07-12 クアルコム，インコーポレイテッド オンチップ整合および一体型チューナブルフィルタを有する無線周波数低雑音増幅器
JP2020038957A (ja) * 2018-09-03 2020-03-12 株式会社村田製作所 伝送線路トランス及び増幅回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168474A (ja) * 1997-08-11 1999-03-09 Murata Mfg Co Ltd 高周波増幅器
JP2018518889A (ja) * 2015-05-13 2018-07-12 クアルコム，インコーポレイテッド オンチップ整合および一体型チューナブルフィルタを有する無線周波数低雑音増幅器
JP2020038957A (ja) * 2018-09-03 2020-03-12 株式会社村田製作所 伝送線路トランス及び増幅回路

Also Published As

Publication number Publication date
CN116711154A (zh) 2023-09-05
US20230336130A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US8779855B2 (en) Power amplification circuit having transformer
US7521996B2 (en) Differential amplifier and radio system with a differential amplifier
JP5109874B2 (ja) 低雑音増幅器
US8093950B2 (en) Power amplifier having transformer
US20160134244A1 (en) High-frequency amplifier
US9419563B2 (en) RF amplifier
JPH10233638A (ja) マイクロ波増幅器
JP2019180059A (ja) 増幅回路
CN112398449A (zh) 射频放大器电路
US11342891B2 (en) Amplifier circuit
US20090219092A1 (en) Highly linear differential amplifier with a novel resistive source degeneration network
US5072199A (en) Broadband N-way active power splitter
CN116888888A (zh) 用于高可靠性应用的高效双驱动功率放大器
US11451195B2 (en) Amplifying apparatus
WO2022145183A1 (ja) 増幅器
US20220224295A1 (en) Methods and apparatus for power amplifier transformers
CN116248056A (zh) 低噪声放大器及射频接收机
JP7336448B2 (ja) 分布型増幅器
JP2005101871A (ja) 分布型増幅器
CN110661494A (zh) 高频放大电路及半导体设备
WO2023149040A1 (ja) 差動電力増幅器
US20230107916A1 (en) High frequency circuit
US20240162870A1 (en) Balanced-unbalanced transformer circuit and amplifier circuit
JP7189910B2 (ja) トランス結合型増幅回路
JPH1084230A (ja) 増幅器、光受信回路および回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21915044

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180087596.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21915044

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP