WO2022100976A1 - Optoelectronic semiconductor component and method for producing same - Google Patents

Optoelectronic semiconductor component and method for producing same Download PDF

Info

Publication number
WO2022100976A1
WO2022100976A1 PCT/EP2021/079178 EP2021079178W WO2022100976A1 WO 2022100976 A1 WO2022100976 A1 WO 2022100976A1 EP 2021079178 W EP2021079178 W EP 2021079178W WO 2022100976 A1 WO2022100976 A1 WO 2022100976A1
Authority
WO
WIPO (PCT)
Prior art keywords
optoelectronic semiconductor
semiconductor component
semiconductor chip
layer
carrier
Prior art date
Application number
PCT/EP2021/079178
Other languages
German (de)
French (fr)
Inventor
Thomas Schwarz
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Publication of WO2022100976A1 publication Critical patent/WO2022100976A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • an optoelectronic semiconductor component and a method for its production are specified.
  • the optoelectronic semiconductor component is a surface-mountable semiconductor component.
  • Semiconductor components which have a rectangular outline.
  • the rectangular outline is often due to the production or separation method with which the semiconductor components are produced.
  • the semiconductor components can be separated from a composite by means of sawing along straight separating lines.
  • the size of the components is also determined by the space required for wire contacts and separating trenches. Due to the circumstances described, the components are usually relatively large. However, large components cause higher production costs and a larger space requirement in the customer's application.
  • one problem to be solved is to specify an area-optimized optoelectronic semiconductor component.
  • Another problem to be solved is to specify a method for producing an area-optimized optoelectronic semiconductor component.
  • an optoelectronic semiconductor component comprises at least one optoelectronic semiconductor chip. Furthermore, the optoelectronic semiconductor component comprises a carrier element on which the at least one optoelectronic semiconductor chip is arranged.
  • the carrier element can have at least one first connection element and at least one second connection element for making electrical contact with the optoelectronic semiconductor component, the at least one optoelectronic semiconductor chip being electrically conductively connected to a first and second connection element of the carrier element.
  • the first connection element serves as an electrical contact of a first polarity
  • the second connection element serves as an electrical contact of a second polarity different from the first. Electrical contact can preferably be made with the optoelectronic semiconductor component from the outside by means of a first and second connection element.
  • the optoelectronic semiconductor component has a housing which at least partially surrounds the at least one optoelectronic semiconductor chip.
  • the housing is located on surfaces of the semiconductor chip that are not covered by the carrier element.
  • the optoelectronic semiconductor component advantageously has a polygonal, non-rectangular outline.
  • the floor plan has a polygonal shape, which is suitable for arranging several optoelectronic semiconductor components in a row without gaps.
  • a transition between two semiconductor components lined up next to one another takes place essentially without a gap, it being possible for gaps that are small in relation to the size of the semiconductor components to occur due to manufacturing fluctuations and roughness.
  • the “floor plan” is to be understood as meaning a two-dimensional image of an element, for example the semiconductor component, in a mounting plane of the optoelectronic semiconductor component along a component axis running transversely, in particular perpendicularly, to the mounting plane.
  • the outline of the optoelectronic semiconductor component is hexagonal.
  • the outline preferably corresponds to an equilateral hexagon, particularly preferably a regular hexagon.
  • This form not only enables the semiconductor components to be lined up without gaps, but also to reduce the component area or production area, as will be explained in more detail below in connection with the figures.
  • the outline of the optoelectronic semiconductor component can correspond to the shape of part of a hexagon.
  • the hexagon can be divided into identical pieces, for example into two identical pentagons or into two or six identical non-rectangular quadrilaterals or into six or twelve identical triangles.
  • the floor plan of the optoelectronic The semiconductor component can therefore also correspond to a triangle, a non-rectangular square or a pentagon.
  • the carrier element has a polygonal, non-rectangular outline.
  • the carrier element has an outline that corresponds to the outline of the optoelectronic semiconductor component in terms of shape and preferably also in size and thus has the features already described in connection with the outline of the optoelectronic semiconductor component.
  • the carrier element can have a prismatic shape.
  • a first and second main surface of the carrier element, which extend essentially parallel to a mounting plane of the semiconductor component, are polygonal, for example triangular, quadrangular, pentagonal or hexagonal.
  • the carrier element is preferably a structured layer or layer sequence. During the structuring of the initially continuous layer or layer sequence, the first and second connection elements are produced, which are spaced apart from one another by an intermediate space. More preferably, the layer or layer sequence is formed from at least one metal and/or a metal compound. In particular, solderable metals or metal compounds with at least one of the following materials come into consideration for the carrier element: Cu, Ti, Pt, Au. Furthermore, the carrier element can contain a mirror layer, which is arranged on a side of the carrier element that faces the semiconductor chip. The mirror layer can contain or consist of Ag, for example. Furthermore, the housing according to at least one
  • the housing has a floor plan that corresponds to the floor plan of the optoelectronic semiconductor component or carrier element in terms of shape and preferably also in size and thus has the features already described in connection with the floor plan of the optoelectronic semiconductor component.
  • the housing does not protrude laterally, that is to say in directions parallel to the mounting plane, essentially, that is to say within the framework of normal manufacturing tolerances, not beyond the carrier element.
  • the housing has a layer or a plurality of layers arranged one above the other, which is/are applied to the carrier element.
  • the housing is therefore preferably not a self-supporting element, but an element arranged in a form-fitting manner on the carrier element.
  • Plastic materials such as silicones, epoxides or epoxy resins can be used for the housing.
  • the housing can also contain particles, such as converter particles for wavelength conversion of part of the radiation emitted by the semiconductor chip and/or reflective particles for deflecting part of the radiation emitted by the semiconductor chip and/or absorbing particles for absorbing part of the radiation emitted by the semiconductor chip.
  • the layer or layers of the housing each have at least one inwardly curved side surface.
  • the housing has a first area and a second area adjoining the first area, with the first and second areas being formed from different materials.
  • the first and second areas can have different functionalities and accordingly have materials suitable for this purpose.
  • the specific configuration of the first and second area depends, for example, on what type of emission characteristic, for example an isotropic or anisotropic emission characteristic, is desired in the semiconductor component.
  • the first area is preferably an area generated first and the second area is an area generated subsequently.
  • the second region is surrounded by the first region in a plan view of the semiconductor component.
  • the first area is arranged laterally downstream of the second area, starting from the semiconductor chip.
  • the second area is arranged in a cavity of the first area.
  • the cavity can have a constant diameter or a diameter that tapers in the direction of the carrier element.
  • the first area can protrude vertically, ie perpendicularly to the mounting plane, beyond the second area.
  • the first and second areas can be flush with one another.
  • the second area can protrude beyond the first area.
  • the second area can be convexly curved.
  • the first area can be designed to be radiation-transmissive, for example.
  • the second area can be a wavelength-converting or reflecting area be .
  • the semiconductor chip is advantageously arranged in the second area.
  • the first area can be a reflective or radiation-absorbing area.
  • the second region can be designed to be radiation-transmissive.
  • the semiconductor chip is advantageously arranged in the first area.
  • the second area is arranged on the first area.
  • the first area can be a reflective or radiation-absorbing area, while the second area is preferably radiation-transmissive.
  • the semiconductor chip is advantageously arranged in the first region.
  • the housing has a spacer on its front side facing away from the carrier element.
  • the spacer preferably protrudes from a main surface of the housing on the front side of the housing facing away from the carrier element.
  • the spacer can be arranged circumferentially or selectively in a plan view of the front side.
  • the first and/or second connecting means is/are not covered laterally by the spacer.
  • the spacer can protect the connecting means(s) from mechanical loads during the assembly of the semiconductor component. In particular, the spacer protects against pressure from above by forces from above being directed past the connecting means(s) by means of the spacer.
  • the semiconductor chip comprises a semiconductor body and a first and second connection contact for making electrical contact with the semiconductor body.
  • the semiconductor body has a first main area and a second main area opposite the first main area and at least one side area which connects the first main area to the second main area.
  • the semiconductor chip can be connected to the carrier element on the second main area.
  • the semiconductor chip or semiconductor body can have a prismatic shape.
  • the first and second main surfaces are polygonal, for example triangular, quadrangular, in particular rectangular, or hexagonal.
  • the three-dimensional shape of the semiconductor chip can differ from the three-dimensional shape of the optoelectronic semiconductor component.
  • the optoelectronic semiconductor chip can have a layout that differs from the layout of the optoelectronic semiconductor component.
  • the optoelectronic semiconductor chip can have a rectangular, in particular square, outline.
  • the semiconductor chip it is also conceivable for the semiconductor chip to have a triangular or hexagonal outline.
  • the semiconductor body comprises a carrier substrate and a first and second semiconductor region of different conductivity, which are arranged on the carrier substrate, and an active zone arranged between the first and second semiconductor region.
  • the carrier substrate is a growth substrate on which the first and second semiconductor regions are deposited epitaxially.
  • Deposited epitaxially on the growth substrate is understood in the present context to mean that the growth substrate is used for the deposition and/or growth of the first and second semiconductor region.
  • the second semiconductor region is in direct contact with the growth substrate. After the first and second semiconductor regions have been grown, the growth substrate can remain in the semiconductor body or be detached.
  • the first semiconductor region has p conductivity, while the second semiconductor region has n conductivity.
  • the first semiconductor region can be arranged on the first main area and the second semiconductor region can be arranged on the second main area.
  • nitride compound semiconductors Materials based on nitride compound semiconductors are preferably suitable for the first and second semiconductor region of the semiconductor body. "Based on nitride compound semiconductors" means in the present context that at least one layer of the semiconductor regions comprises a nitride III/V compound semiconductor material, preferably Al n Ga m Inin nm N, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n+m ⁇ 1. This material does not necessarily have to have a mathematically exact composition according to the above formula.
  • the carrier or growth substrate preferably includes or consists of sapphire, SiC and/or GaN.
  • a sapphire substrate is transparent to short-wavelength visible radiation, particularly in the blue to green range.
  • the semiconductor component is preferably a radiation-emitting component, the active zone being provided for generating electromagnetic radiation.
  • electromagnetic radiation is used here to mean, in particular, infrared, visible and/or ultraviolet radiation.
  • part of the radiation generated preferably passes through the first main surface of the semiconductor body. Another part of the radiation can pass through the at least one side surface of the semiconductor body are decoupled.
  • the semiconductor chip can be a volume emitter, which emits the generated radiation essentially isotropically, or a surface emitter, which emits the generated radiation essentially anisotropically, in particular on the first main surface.
  • the semiconductor component can also be a volume emitter or surface emitter.
  • the first and second connection contact can be arranged on the same surface, for example on the first or second main surface, or on different surfaces, for example on the first and second main surface.
  • the optoelectronic semiconductor chip is preferably electrically conductively connected to the first connection element by means of a first connection means and to the second connection element by means of a second connection means.
  • the first and second connecting means it is in each case a bonding wire or an electrically conductive connecting layer, in particular a planar, electrically conductive connecting layer (so-called "planar interconnect").
  • At least the first connection element, to which the optoelectronic semiconductor chip is electrically conductively connected, can be partially laterally covered by the optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip can be arranged completely on the first connection element and partially cover it.
  • the optoelectronic semiconductor chip is arranged partially on the first and partially on the second connection element and spans the gap between the first and second connection element, with each part of the connection elements being covered by the semiconductor chip.
  • the optoelectronic semiconductor component has a delimiting layer which partially covers the carrier element on its side facing away from the optoelectronic semiconductor chip.
  • the first and second connection elements are uncovered by the delimiting layer in some areas.
  • the delimiting layer is preferably a soldering stop layer which is intended to prevent a soldering material from flowing when the semiconductor component is soldered onto an assembly support, for example a printed circuit board.
  • the semiconductor component on a plurality of optoelectronic semiconductor chips.
  • the semiconductor component also has in this case several first and / or second connection elements.
  • At least two of the semiconductor chips preferably emit radiation of different colors during operation.
  • the method described below is suitable for producing an optoelectronic semiconductor component as described above or a plurality of optoelectronic semiconductor components as described above. Additional features described in connection with the semiconductor component can therefore also be used for the method and vice versa.
  • this comprises the following steps:
  • At least one housing which at least partially surrounds the at least one optoelectronic semiconductor chip, by applying one or more layers, the one layer or more layers being applied following a structure or being structured after the application.
  • the process steps are preferably carried out in the order given.
  • Frollowing a structure means here in particular that the layer or multiple layers are applied not continuously but with interruptions.
  • the layer or layer sequence can be formed from at least one metal and/or a metal compound.
  • the carrier can be a glass, ceramic or metal carrier.
  • the metal support can contain or consist of steel, FeNi, Mo or MoCu, for example.
  • the carrier can be a printed circuit board (so-called "PCB").
  • an adhesion layer is arranged between the carrier and the carrier element, which provides a mechanical connection between the carrier and the carrier element during manufacture.
  • the adhesion layer is preferably a detachable layer which can be detached from the carrier element, for example by means of a laser lift-off method or a peel-off method.
  • a silicon nitride is preferably considered for the adhesion layer.
  • a polymer such as polydimethylsiloxane (“PDMS”) is particularly suitable for the adhesion layer.
  • PDMS polydimethylsiloxane
  • the layer or layer sequence for producing the at least one carrier element can be applied continuously, ie without interruption, to the carrier and then structured.
  • the layer or layer sequence is preferably structured by means of photolithography.
  • the carrier elements After the carrier elements have been produced, they are advantageously present in isolated form on the carrier, so that the associated semiconductor components can be self-separated by detaching the carrier.
  • one of the following methods is used to produce the housing: lithography, additive manufacturing.
  • the housing is preferably produced from a single layer of starting material, with the layer being structured after application.
  • the housing is preferably produced from a plurality of layers of a starting material, with the layers particularly preferably being structured in each case after application.
  • a stereolithographic process is preferably used in additive manufacturing.
  • a photostructurable material such as a photoresist, for example a negative resist
  • a photoresist for example a negative resist
  • the negative resist is crosslinked in the areas that are exposed. Because the exposure of takes place at the top, cross-linking decreases downwards due to light absorption. Developing removes the less crosslinked material below, resulting in an undercut.
  • the housing can have an undercut or at least one inwardly curved side face on a side edge.
  • a plurality of optoelectronic semiconductor components are advantageously present as separate components on the carrier without a further isolation step.
  • the carrier can be detached to separate the optoelectronic semiconductor components.
  • an intermediate carrier can be applied to the front sides of the housings before separation and the carrier can be detached.
  • a delimiting layer can be applied to the carrier element or the carrier elements, which partially covers them on their side facing away from the optoelectronic semiconductor chip. The intermediate carrier is then detached in order to separate the optoelectronic semiconductor components.
  • the optoelectronic semiconductor component is particularly suitable for general lighting, for vehicle applications, for displays, sensor applications and signaling devices.
  • FIG. 1A shows a schematic cross-sectional view
  • FIG. 1B shows a schematic plan view of an assembly of optoelectronic semiconductor components according to a first exemplary embodiment
  • FIGS. 2A to 5A schematic cross-sectional views and FIGS. 2B to 5B schematic plan views of various steps of a method for producing an optoelectronic semiconductor component as illustrated in FIGS. 6A to 6C according to a second exemplary embodiment
  • FIG. 7A shows a schematic plan view of a front side
  • FIG. 7B shows a schematic cross-sectional view
  • FIG. 7C shows a schematic plan view of a rear side of an optoelectronic semiconductor component according to a third exemplary embodiment
  • FIG. 8A shows a schematic cross-sectional view
  • FIG. 8B shows a schematic plan view of an assembly of optoelectronic semiconductor components according to a fourth exemplary embodiment
  • FIG. 9A shows a schematic cross-sectional view and FIG. 9B shows a schematic top view of an assembly of optoelectronic semiconductor components according to a fifth exemplary embodiment
  • FIGS. 10 to 15 schematic cross-sectional views of optoelectronic semiconductor components according to further exemplary embodiments
  • FIG. 16A shows a schematic top view of a comparative example of an optoelectronic semiconductor component
  • FIG. 16B shows a schematic top view of an optoelectronic semiconductor component described here
  • FIG. 17 is a table showing production areas and area savings of the semiconductor component described here compared to the comparative example for different chip edge lengths
  • FIGS. 18 to 21 schematic top views of optoelectronic semiconductor components according to further exemplary embodiments
  • FIGS. 22A to 22H show different exemplary embodiments of outlines of an optoelectronic semiconductor component described here.
  • FIGS. 1A and 1B show a plurality of optoelectronic semiconductor components 1 according to a first exemplary embodiment, which are present in the composite, with the optoelectronic semiconductor components 1 being arranged on a common carrier 12 .
  • the optoelectronic semiconductor components 1 each have an optoelectronic semiconductor chip 2 .
  • the respective optoelectronic semiconductor component 1 comprises a carrier element 3 on which the optoelectronic semiconductor chip 2 is arranged.
  • the carrier element 3 has a first connection element 4 and a second connection element 5, the optoelectronic semiconductor chip 2 being connected to the first connection element 4 by means of a first connection means 7, which is a bonding wire, and by means of a second connection means 8, in which it which is also a bonding wire, is electrically conductively connected to the second connection element 5 .
  • the first connection element 4 is an anode and the second connection element 5 is a cathode of the semiconductor component 1 .
  • the optoelectronic semiconductor chip 2 comprises a semiconductor body 9 and a first, in particular parabola-shaped, and second, in particular rectilinear, connection contact 10 , 11 , the first connection means 7 being attached to the first connection contact 10 and the second connection means 8 to the second connection contact 11 .
  • the first connection contact 10 is an anode and the second connection contact 11 is a cathode of the semiconductor chip 2 .
  • the first and second connection contacts 10 , 11 are arranged on a first main surface 9A of the semiconductor body 9 .
  • a first main surface 9A of the semiconductor body 9 On a second, opposite the first main surface 9A Main surface 9B is the semiconductor body 9 respectively
  • the optoelectronic semiconductor component 1 has a housing 6 which partially surrounds the optoelectronic semiconductor chip 2 , the housing 6 being arranged on the first main surface 9A and on side surfaces 9C of the semiconductor body 9 or semiconductor chip 2 .
  • the semiconductor components 1 are radiation-emitting components, with the semiconductor body 9 each having an active zone that is provided for generating electromagnetic radiation.
  • electromagnetic radiation is understood to mean, in particular, infrared, visible and/or ultraviolet electromagnetic radiation.
  • part of the radiation generated preferably passes through the first main surface 9A of the semiconductor body 9 .
  • Another part of the radiation can be coupled out through the side areas 9C of the semiconductor body 9 .
  • the semiconductor components 1 are preferably volume emitters with isotropic emission characteristics.
  • the optoelectronic semiconductor components 1 each have a hexagonal ground plan G.
  • This outline shape is advantageously suitable for arranging the optoelectronic semiconductor components 1 in a row without gaps.
  • under the "floor plan G" is a two-dimensional image of an element, for example the semiconductor component 1, in a mounting plane E of the optoelectronic semiconductor component 1 along a transverse, in particular perpendicular to the mounting plane E
  • the semiconductor chip 2 or semiconductor body 9 can have a cuboid shape and also a rectangular outline G, so that the outline shape of the semiconductor chip 2 differs from the outline shape of the optoelectronic semiconductor component 1 .
  • the carrier element 3 has a hexagonal outline G, the outline G of the carrier element 3 corresponding to the outline G of the optoelectronic semiconductor component 1 in its shape and preferably also in its size.
  • the carrier element 3 is preferably a structured layer sequence, with the carrier element 3 having a first, preferably solderable layer 3A facing the carrier 12 and a second layer 3B facing away from the carrier 12, which is preferably a mirror layer.
  • the first and second connection elements 4 , 5 are produced, which are spaced apart from one another by an intermediate space S.
  • the first and second connecting element 4 , 5 each have a pentagonal outline G .
  • the structuring is preferably carried out by means of lithography, as a result of which the intermediate space S can be produced with the smallest possible width B between in particular 50 ⁇ m and 100 ⁇ m.
  • a width B that is as small as possible reduces radiation losses in the intermediate space S .
  • the layers 3A, 3B are preferably formed from at least one metal and/or a metal compound, a TiPtAu compound being suitable for example for the solderable layer 3A and Ag for example being suitable for the mirror layer 3B.
  • the optoelectronic semiconductor chip 2 is arranged partly on the first and partly on the second connection element 4, 5, with the semiconductor chip 2 spanning the gap S between the first and second connection elements 4, 5 and in each case a part of the connection elements 4 , 5 is covered by the semiconductor chip 2 .
  • the housing 6 has a hexagonal layout G, with the layout G of the housing 6 corresponding in particular to the layout G of the optoelectronic semiconductor component 1 and the layout G of the carrier element 3 in terms of shape and preferably also the size.
  • the housing 6 protrudes laterally, ie in directions parallel to the mounting plane E, essentially, ie within the scope of usual manufacturing tolerances, not beyond the carrier element 3 and is preferably flush with the carrier element 3 .
  • the housing 6 can be formed from one layer or from a plurality of layers arranged one above the other, which is/are applied to the semiconductor chip 2 and the carrier element 3 .
  • Plastic materials such as silicones, epoxides or epoxy resins can be used for the housing 6 .
  • the housing 6 can contain converter particles for the wavelength conversion of part of the radiation emitted by the semiconductor body 9 .
  • the semiconductor components 1 are separated from one another by separating regions T whose widths 2t are as small as possible, preferably between 50 ⁇ m and 100 ⁇ m. With conventional sawing, blade widths of 100 or even 200 gm are usually used. In terms of manufacturing technology, the small widths 2t can be realized in particular by using lithographic or stereolithographic methods when producing the housings 6 . As a result, the production areas P2 of the semiconductor components 1 can be reduced and thus the production costs can be reduced.
  • a carrier 12 is provided, to which a layer sequence 3A, 3B is applied, which initially covers the carrier 12 in particular continuously and is then structured (cf. FIGS. 2A and 2B). It is advantageous to use a particularly large carrier 12, for example with an area of 300 mm ⁇ 450 mm, in order to enable cost-effective production.
  • the carrier 12 can be a glass, ceramic or metal carrier.
  • the metal support can contain or consist of steel, FeNi, Mo or MoCu, for example.
  • the carrier 12 can be a printed circuit board (so-called “PCB”).
  • the materials already mentioned in connection with FIGS. 1A and 1B are suitable for the layer sequence 3A, 3B.
  • the layer sequence 3A, 3B is structured in such a way that a plurality of hexagonal carrier elements 3 are formed, each of which has a first, for example pentagonal, connection element 4 and a second, for example, pentagonal, connection element 5, which are separated from one another by a space S. Furthermore, each two adjacent carrier elements 3 are separated from one another by a separating region T.
  • the layer sequence 3A, 3B is structured in particular by means of photolithography.
  • An adhesion layer 13 is arranged between the carrier 12 and the layer sequence 3A, 3B or the carrier elements 3, which provides a mechanical connection between the carrier 12 and the layer sequence 3A, 3B or the carrier elements 3 during production.
  • the adhesion layer 13 is preferably a detachable layer which can be detached from the layer sequence 3A, 3B or the carrier elements 3, for example by means of a laser lift-off method or a peel-off method.
  • a silicon nitride is preferably suitable for the adhesion layer 13 .
  • a polymer such as polydimethylsiloxane (“PDMS”) is particularly suitable for the adhesion layer 13 .
  • a respective semiconductor chip 2 is arranged on the carrier elements 3 .
  • the semiconductor chips 2 can each be attached to the associated carrier element 3 by means of a connecting layer 14 which is, for example, a stamped, printed or phototechnically structured adhesive layer.
  • the semiconductor chips 2 are electrically conductively connected in each case by means of a first and second connecting means 7, 8 to the first and second connection element 4, 5 of the carrier element 3 on which they are arranged (cf. FIGS. 3A and 3B).
  • the connecting means 7 , 8 are bonding wires here.
  • housings 6 are produced, each of which partially surrounds an optoelectronic semiconductor chip 2 (cf. FIGS. 4A and 4B).
  • the housings 6 can be produced from a single layer of starting material, with the layer being structured photolithographically after application.
  • the starting material is preferably a photostructurable material, for example a negative lacquer, which can lead to an undercut or one or more inwardly curved side surfaces 6B on a side edge of each housing 6 .
  • the negative resist is crosslinked in the areas that are exposed. Since exposure is from above, crosslinking decreases downwards due to light absorption. Developing removes the less crosslinked material below, resulting in an undercut.
  • the optoelectronic semiconductor components 1 are advantageously present as individual components on the carrier 12 .
  • the separating areas T are free from the material of the carrier elements
  • the carrier 12 is detached after the step illustrated in FIGS. 4A and 4B, which leads to the isolation of the optoelectronic semiconductor components 1.
  • an intermediate carrier 15 can be applied to the front sides of the housings 6 before the carrier 12 is detached or before the separation.
  • a delimiting layer 16 can be applied to the carrier elements 3 in each case, which partially covers them on their side facing away from the optoelectronic semiconductor chip 2 .
  • the delimiting layer 16 surrounds the carrier element 3 and covers the intermediate space S between the connection elements 4 , 5 .
  • the delimiting layer 16 is designed to be reflective, so that radiation losses in the intermediate space S can be reduced.
  • a wider configuration of the intermediate space S in particular with a width B of more than 200 ⁇ m, is advantageous in order to enable the surface mounting of the semiconductor component 1 .
  • the barrier layer 16 is a white solder resist.
  • the intermediate carrier 15 is detached in order to separate the optoelectronic semiconductor components 1 .
  • FIG. 6C front plan view
  • FIG. 6C rear plan view
  • the optoelectronic semiconductor component 1 additionally has a delimiting layer 16 which partially covers the carrier element 3 on its side facing away from the optoelectronic semiconductor chip 2 .
  • the carrier element 3 is covered by the boundary layer 16 at the side edge and in the region of the intermediate space S.
  • the delimiting layer 16 is preferably a solder stop layer which is intended to prevent a solder material from flowing when the semiconductor component 1 is soldered onto a mounting support, for example a printed circuit board.
  • the delimiting layer 16 particularly preferably has reflective properties, so that radiation losses on the rear side can be reduced.
  • FIGS. 7A top view of the front side
  • 7B cross-sectional view
  • 7C top view of the rear side
  • the semiconductor chip 2 has its two connection contacts 10 , 11 on the main surface 9B of the semiconductor body 9 facing the carrier element 3 .
  • the semiconductor chip 2 is preferably a flip chip, in which in particular the first semiconductor region of the semiconductor body 9 is arranged on the second main surface 9B and the second semiconductor region is arranged on the first main surface 9A.
  • the two connection contacts 10 , 11 are each electrically conductively connected to the associated connection element 4 , 5 by means of a connection means 7 , 8 (not shown), which is in particular a connection layer here.
  • the semiconductor chip 2 according to the third embodiment differs from the rectangular outline according to the first and second embodiment by its hexagonal outline shape corresponding to the carrier element 3 and the housing 6 .
  • FIGS. 8A and 8B show different views of an assembly of optoelectronic semiconductor components 1 according to a fourth exemplary embodiment.
  • the housing 6 has a first area 61 and a second area 62 adjoining the first area 61, with the first and second areas 61, 62 being formed from different materials.
  • the first region 61 is preferably designed to be radiation-permeable, that is to say translucent.
  • the second area 62 is advantageously a wavelength-converting area.
  • the semiconductor chip 2 is arranged in the second region 62, with part of the radiation emitted by the semiconductor chip 2 passing through the second region 62 and being at least partially wavelength-converted before the radiation reaches the first region 61 and can be coupled out of the semiconductor component 1.
  • the second region 62 is surrounded by the first region 61 in a plan view of the semiconductor component 1 (cf. FIG. 8B). This means that the first region 61 is arranged laterally downstream of the second region 62 starting from the semiconductor chip 2 .
  • the second area 62 is arranged in a cavity of the first area 61, the cavity having a substantially constant diameter, that is to say within the scope of normal manufacturing tolerances. In this case, the first area 61 protrudes vertically, that is to say perpendicularly to the mounting plane, beyond the second area 62 .
  • the first area 61 possibly also the second area 62 of the housing 6 is formed from a plurality of layers 60A, 60B, 60C, 60D arranged one on top of the other, which are each applied to the carrier element 3 .
  • the housing 6 can be produced by means of additive manufacturing, with the layers 60A, 60B, 60C, 60D each being structured after application.
  • the starting material for the layers 60A, 60B, 60C, 60D is in particular a photostructurable material, preferably a negative resist, which leads to an undercut or a plurality of inwardly curved side faces 6B on a side edge of each layer 60A, 60B, 60C, 60D.
  • a stereolithographic process is preferably used in additive manufacturing.
  • the housing 6 has on its front side facing away from the carrier element 3 a spacer 17 which is formed in particular from the layer 60D.
  • the spacer 17 protrudes from a main surface 6A of the housing 6 on the front side and is arranged circumferentially in a plan view of the front side (cf. FIG. 8B).
  • the first and second connecting means 7 , 8 are not laterally covered by the spacer 17 .
  • the Spacers 17 can protect the connecting means 7, 8 from mechanical stress during the assembly of the semiconductor component 1, in particular from pressure from above, as is the case with surface mounting, and can divert the acting forces laterally, so that the bonding wires are not bent.
  • FIGS. 9A and 9B show different views of an assembly of optoelectronic semiconductor components 1 according to a fifth exemplary embodiment.
  • the cavity of the first area 61 in which the second area 62 is arranged has a diameter that tapers in the direction of the carrier element 3 .
  • the second region 62 can be reflective and, in particular, can be formed from white casting.
  • the first region 61 can be transparent to radiation.
  • the semiconductor chip 2 is preferably a surface-emitting chip which emits a substantial part of the radiation generated at the first main surface 9A.
  • the semiconductor chip 2 is arranged on the first connection element 4 and is electrically conductively connected thereto at its first connection contact 10 (not shown) by means of a connection means 7, in particular a connection layer.
  • the first connection element 4 is partially laterally covered by the entire optoelectronic semiconductor chip 2 .
  • the semiconductor chip 2 has a second connection contact 11 on the first main area 9A, which is electrically conductively connected to the second connection element 5 by means of a connecting means 8 , in particular a bonding wire.
  • a connecting means 8 in particular a bonding wire.
  • the semiconductor chip 2 is arranged in the first area 61 of the housing 6 .
  • the first area 61 is reflective and formed in particular from a white encapsulation, while the second area 62 is transparent to radiation.
  • these optoelectronic semiconductor components 1 have an anisotropic emission, in particular in the vertical direction V, while the optoelectronic semiconductor component 1 according to the fourth exemplary embodiment has an isotropic emission characteristic.
  • the first and second areas 61 , 62 on the front side of the semiconductor component 1 end flush with one another.
  • the second area 62 is arranged on the first area 61 .
  • the second area 62 is arranged in a cavity of the first area 61 , which has a diameter that tapers in the direction of the carrier element 3 , and protrudes beyond the first area 61 .
  • the second area 62 is convexly curved and in particular has the effect of a lens.
  • the first area 61 advantageously has a stop layer 61A surrounding the cavity, which restricts the spread of a material used for the production of the second area 62 in a targeted manner during the production of the second area 62, preferably by means of dispensing.
  • FIG. 12 the second area 62 is arranged in a cavity of the first area 61 , which has a diameter that tapers in the direction of the carrier element 3 , and protrudes beyond the first area 61 .
  • the second area 62 is convexly curved and in particular has the effect of a lens.
  • the first area 61 advantageously has a stop layer 61A surrounding the cavity, which restricts the spread of a material used for the production of
  • the semiconductor chip 2 which is preferably a surface-emitting chip, has a conversion element 18, such as a small ceramic plate, on the first main surface 9A for wavelength conversion of the radiation emitted by the semiconductor body 9.
  • the semiconductor chip 2 is arranged in the second area 62 which is located in a cavity of the first area 61 .
  • the housing 6 can be manufactured as described in connection with the fourth exemplary embodiment, with the second area 62 preferably being formed from a reflective material, for example a white filling.
  • the optoelectronic semiconductor component 1 has in particular an isotropic emission characteristic. Otherwise, the statements made on the previous exemplary embodiments apply.
  • the semiconductor chip 2 which is preferably a surface-emitting chip, is arranged in the first area 61 of the housing 6 .
  • the first region 61 contains absorbent particles for absorbing part of the radiation emitted by the semiconductor body 9 .
  • the second area 62 of the housing 6 is arranged on the first area 61 and is designed as a preferably radiation-transmissive spacer 17 .
  • the two areas 61 , 62 can each be produced in layers by means of stereolithography. For the rest, the explanations given for the previous exemplary embodiments apply.
  • the semiconductor component 1 in contrast to that in Figure 14
  • the illustrated embodiment has a flat second connecting means 8, a so-called “planar interconnect".
  • the "planar interconnect” is equivalent to the electrical contacts in the so-called “eWLP” (embedded wafer level packaging).
  • the connecting means 8 is preferably embedded in the second area 62 of the housing 6, with the second area 62 being arranged as a continuous, flat layer on the first area 61.
  • Figure 16A shows a schematic top view of a square semiconductor component 1
  • Figure 16B shows a schematic top view of a hexagonal semiconductor component 1, each having a base or chip area CI or C2, which correspond in size in particular to the first and second main areas 9A, 9B, and a component area Dl or Have D2, the component area D1, D2 being increased by a space required for the connecting means 7, 8 compared to the chip area C1, C2.
  • the component area D1, D2 corresponds in particular to the size of the floor plan G.
  • a production area P1, P2 required for the respective component 1 results from the component area D1, D2 plus the width t of the separating area T.
  • the production area P2 of the hexagonal semiconductor device 1 which is a regular hexagon, can be calculated as follows: where "r” corresponds to a height of the equilateral triangles included in the hexagonal semiconductor chip 2 and "r+b" corresponds to a height of the equilateral triangles included in the hexagonal semiconductor device 1.
  • the optoelectronic semiconductor components 1 have a plurality of semiconductor chips 2A, 2B, 2C, with at least two of the semiconductor chips 2A, 2B, 2C emitting radiation of different colors during operation.
  • the optoelectronic semiconductor components 1 preferably emit white light during operation.
  • the carrier element 3 has a hexagonal outline and a plurality of first and a plurality of second connection elements 4 , 5 which are spaced apart from one another by intermediate spaces S.
  • the semiconductor chips 2A which preferably emit red and infrared radiation, are arranged on a common first connection element 4 and are each electrically conductively connected to a separate second connection element 5 by means of a second connection means 8, in particular a bonding wire.
  • the differently colored semiconductor chip 2B for example green, is arranged on a separate second connection element 5 and is electrically conductively connected to a separate first connection element 4 by means of a first connection means 7, in particular a bonding wire.
  • the semiconductor chips 2A, 2B can each be electrically controlled separately.
  • the semiconductor chips 2A are on a common first one as in the embodiment shown in FIG. 19, the semiconductor chips 2A are on a common first one as in the embodiment shown in FIG. 19,
  • connection element 4 arranged while the differently colored Semiconductor chip 2B is arranged on a separate second connection element 5 . Furthermore, the second connection means 8 of the semiconductor chips 2A are electrically conductively connected to the same second connection element 5 and are therefore connected in parallel. The differently colored semiconductor chip 2B is electrically conductively connected by means of the first connecting means 7 to the first connection element 4 on which the semiconductor chips 2A are arranged.
  • the optoelectronic semiconductor component 1 has three differently colored semiconductor chips 2A, for example red, 2B, for example blue, 2C, for example green, with the semiconductor chips 2A, 2B, 2C being connected to a common first connection element 4 are arranged and are each electrically conductively connected to a separate second connection element 5 by means of second connecting means 8, so that the semiconductor chips 2A, 2B, 2C are electrically controllable separately.
  • the carrier element 3 is not hexagonal but triangular, while the semiconductor chips 2A, 2B, 2C are square.
  • the differently colored semiconductor chips 2A, 2B, 2C are interconnected and arranged in the same way as in the exemplary embodiment shown in FIG.
  • the semiconductor chips 2A, 2B, 2C have a triangular outline shape and the carrier element 3 has a quadrangular outline shape.
  • FIGS. 22A to 22H illustrate possible outline shapes of the optoelectronic semiconductor components described here
  • the ground plan G can be a hexagon (cf. Figure 22H), in particular a regular hexagon (cf.
  • Figure 22A a quadrilateral created by bisecting a hexagon along an axis of symmetry X (see Figures 22B and 22D), a pentagon created by bisecting a hexagon along an axis of symmetry X (see Figure 22C) or a hexagon created by dividing a hexagon along several axes of symmetry X resulting triangle (see. Figures 22E and 22G) or square (see. Figure 22F).
  • the invention is not limited by the description based on the exemplary embodiments. Rather, the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.

Abstract

The invention relates to an optoelectronic semiconductor component (1), comprising: - at least one optoelectronic semiconductor chip (2), - a carrier element (3), which has at least one first connection element (4) and at least one second connection element (5) for the electrical contacting of the optoelectronic semiconductor component (1) from outside, the at least one optoelectronic semiconductor chip (2) being disposed on the carrier element (3) and being electrically connected to one first and one second connection element (4, 5) of the carrier element (3), - a housing (6), which extends at least partly around the at least one optoelectronic semiconductor chip (2). The optoelectronic semiconductor component (1) has a polygonal, non-rectangular base area (G). The invention further relates to a method for producing at least one optoelectronic semiconductor component (1).

Description

Beschreibung description
OPTOELEKTRONISCHES HALBLEITERBAUTEIL UND DESSEN VERFAHREN ZUR HERSTELLUNG OPTOELECTRONIC SEMICONDUCTOR COMPONENT AND ITS PROCESS FOR MANUFACTURE
Es werden ein optoelektronisches Halbleiterbauteil und ein Verfahren zu dessen Herstellung angegeben . Beispielsweise handelt es sich bei dem optoelektronischen Halbleiterbauteil um ein oberflächenmontierbares Halbleiterbauteil . An optoelectronic semiconductor component and a method for its production are specified. For example, the optoelectronic semiconductor component is a surface-mountable semiconductor component.
Es sind Halbleiterbauteile bekannt , die einen rechteckigen Grundriss aufweisen . Der rechteckige Grundriss ist oftmals durch die Herstellungs- beziehungsweise Vereinzelungsmethode bedingt , mit welcher die Halbleiterbauteile hergestellt werden . Beispielsweise können die Halbleiterbauteile mittels Sägen entlang gerader Trennlinien aus einem Verbund vereinzelt werden . Ferner wird eine Größe der Bauteile von einem Platzbedarf für Drahtkontakte und Trenngräben mitbestimmt . Durch die beschriebenen Gegebenheiten sind die Bauteile meist relativ groß ausgeführt . Große Bauteile verursachen j edoch höhere Herstellungskosten und einen größeren Platzbedarf in der Anwendung beim Kunden . Semiconductor components are known which have a rectangular outline. The rectangular outline is often due to the production or separation method with which the semiconductor components are produced. For example, the semiconductor components can be separated from a composite by means of sawing along straight separating lines. Furthermore, the size of the components is also determined by the space required for wire contacts and separating trenches. Due to the circumstances described, the components are usually relatively large. However, large components cause higher production costs and a larger space requirement in the customer's application.
Eine zu lösende Aufgabe besteht vorliegend darin, ein flächenoptimiertes optoelektronisches Halbleiterbauteil anzugeben . Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines flächenoptimierten optoelektronischen Halbleiterbauteils anzugeben . In the present case, one problem to be solved is to specify an area-optimized optoelectronic semiconductor component. Another problem to be solved is to specify a method for producing an area-optimized optoelectronic semiconductor component.
Diese Aufgaben werden unter anderem durch ein optoelektronisches Halbleiterbauteil und ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit den Merkmalen der unabhängigen Ansprüche gelöst . These tasks are achieved, among other things, by an optoelectronic semiconductor component and a method for Production of an optoelectronic semiconductor component solved with the features of the independent claims.
Gemäß zumindest einer Aus führungs form eines optoelektronischen Halbleiterbauteils umfasst dieses zumindest einen optoelektronischen Halbleiterchip . Weiterhin umfasst das optoelektronische Halbleiterbauteil ein Trägerelement , an oder auf dem der zumindest eine optoelektronische Halbleiterchip angeordnet ist . According to at least one embodiment of an optoelectronic semiconductor component, this comprises at least one optoelectronic semiconductor chip. Furthermore, the optoelectronic semiconductor component comprises a carrier element on which the at least one optoelectronic semiconductor chip is arranged.
Das Trägerelement kann zur elektrischen Kontaktierung des optoelektronischen Halbleiterbauteils zumindest ein erstes Anschlusselement und zumindest ein zweites Anschlusselement aufweisen, wobei der zumindest eine optoelektronische Halbleiterchip mit einem ersten und zweiten Anschlusselement des Trägerelements elektrisch leitend verbunden ist . Insbesondere dient das erste Anschlusselement als elektrischer Kontakt einer ersten Polarität , während das zweite Anschlusselement als elektrischer Kontakt einer zweiten, von der ersten verschiedenen Polarität dient . Vorzugsweise ist das optoelektronische Halbleiterbauteil mittels eines ersten und zweiten Anschlusselements von außen elektrisch kontaktierbar . The carrier element can have at least one first connection element and at least one second connection element for making electrical contact with the optoelectronic semiconductor component, the at least one optoelectronic semiconductor chip being electrically conductively connected to a first and second connection element of the carrier element. In particular, the first connection element serves as an electrical contact of a first polarity, while the second connection element serves as an electrical contact of a second polarity different from the first. Electrical contact can preferably be made with the optoelectronic semiconductor component from the outside by means of a first and second connection element.
Ferner weist das optoelektronische Halbleiterbauteil eine Einhausung auf , die den zumindest einen optoelektronischen Halbleiterchip zumindest teilweise umgibt . Insbesondere befindet sich die Einhausung an Oberflächen des Halbleiterchips , die nicht von dem Trägerelement bedeckt sind . Furthermore, the optoelectronic semiconductor component has a housing which at least partially surrounds the at least one optoelectronic semiconductor chip. In particular, the housing is located on surfaces of the semiconductor chip that are not covered by the carrier element.
Mit Vorteil weist das optoelektronische Halbleiterbauteil einen polygonalen, nicht-rechteckigen Grundriss auf . Insbesondere weist der Grundriss eine polygonale Form auf , die dazu geeignet ist , mehrere optoelektronische Halbleiterbauteile lückenlos aneinanderzureihen . In anderen Worten erfolgt ein Übergang zwischen zwei aneinandergereihten Halbleiterbauteilen im Wesentlichen ohne Lücke , wobei es aufgrund von Fertigungsschwankungen und Rauheiten zu im Verhältnis zur Größe der Halbleiterbauteile kleinen Lücken kommen kann . The optoelectronic semiconductor component advantageously has a polygonal, non-rectangular outline. In particular, the floor plan has a polygonal shape, which is suitable for arranging several optoelectronic semiconductor components in a row without gaps. In other words, a transition between two semiconductor components lined up next to one another takes place essentially without a gap, it being possible for gaps that are small in relation to the size of the semiconductor components to occur due to manufacturing fluctuations and roughness.
Vorliegend ist unter dem „Grundriss" eine zweidimensionale Abbildung eines Elementes , etwa des Halbleiterbauteils , in eine Montageebene des optoelektronischen Halbleiterbauteils entlang einer quer, insbesondere senkrecht zur Montageebene verlaufenden Bauteilachse zu verstehen . In the present case, the “floor plan” is to be understood as meaning a two-dimensional image of an element, for example the semiconductor component, in a mounting plane of the optoelectronic semiconductor component along a component axis running transversely, in particular perpendicularly, to the mounting plane.
Gemäß zumindest einer Aus führungs form ist der Grundriss des optoelektronischen Halbleiterbauteils sechseckig . In accordance with at least one embodiment, the outline of the optoelectronic semiconductor component is hexagonal.
Vorzugsweise entspricht der Grundriss einem gleichseitigen, besonders bevorzugt einem regelmäßigen Sechseck . Diese Form ermöglicht nicht nur eine lückenlose Aneinanderreihung der Halbleiterbauteile , sondern auch eine Reduzierung der Bauteil fläche beziehungsweise Produktions fläche , wie im Zusammenhang mit den Figuren nachfolgend näher erläutert wird . The outline preferably corresponds to an equilateral hexagon, particularly preferably a regular hexagon. This form not only enables the semiconductor components to be lined up without gaps, but also to reduce the component area or production area, as will be explained in more detail below in connection with the figures.
Weiterhin kann der Grundriss des optoelektronischen Halbleiterbauteils der Form eines Teils eines Sechsecks entsprechen . Insbesondere kann das Sechseck in identische Stücke aufgeteilt werden, etwa in zwei identische Fünfecke oder in zwei beziehungsweise sechs identische , nichtrechteckige Vierecke oder in sechs beziehungsweise zwöl f identische Dreiecke . Der Grundriss des optoelektronischen Halbleiterbauteils kann also auch einem Dreieck, einem nichtrechteckigen Viereck oder einem Fünfeck entsprechen . Furthermore, the outline of the optoelectronic semiconductor component can correspond to the shape of part of a hexagon. In particular, the hexagon can be divided into identical pieces, for example into two identical pentagons or into two or six identical non-rectangular quadrilaterals or into six or twelve identical triangles. The floor plan of the optoelectronic The semiconductor component can therefore also correspond to a triangle, a non-rectangular square or a pentagon.
Gemäß zumindest einer Aus führungs form weist das Trägerelement einen polygonalen, nicht-rechteckigen Grundriss auf . According to at least one embodiment, the carrier element has a polygonal, non-rectangular outline.
Insbesondere weist das Trägerelement einen Grundriss auf , der dem Grundriss des optoelektronischen Halbleiterbauteils hinsichtlich der Form und vorzugsweise auch der Größe entspricht und damit die bereits im Zusammenhang mit dem Grundriss des optoelektronischen Halbleiterbauteils beschriebenen Merkmale aufweist . Das Trägerelement kann eine prismatische Gestalt aufweisen . Insbesondere sind dabei eine erste und zweite Hauptfläche des Trägerelements , die sich im Wesentlichen parallel zu einer Montageebene des Halbleiterbauteils erstrecken, vieleckig, beispielsweise dreieckig, viereckig, fünfeckig oder sechseckig, ausgebildet . In particular, the carrier element has an outline that corresponds to the outline of the optoelectronic semiconductor component in terms of shape and preferably also in size and thus has the features already described in connection with the outline of the optoelectronic semiconductor component. The carrier element can have a prismatic shape. In particular, a first and second main surface of the carrier element, which extend essentially parallel to a mounting plane of the semiconductor component, are polygonal, for example triangular, quadrangular, pentagonal or hexagonal.
Vorzugsweise handelt es sich bei dem Trägerelement um eine strukturierte Schicht oder Schichtenfolge . Bei der Strukturierung der zunächst durchgehenden Schicht oder Schichtenfolge werden das erste und zweite Anschlusselement erzeugt , die durch einen Zwischenraum voneinander beabstandet sind . Weiter bevorzugt ist die Schicht oder Schichtenfolge aus zumindest einem Metall und/oder einer Metallverbindung gebildet . Dabei kommen für das Trägerelement insbesondere lötbare Metalle oder Metallverbindungen mit zumindest einem der folgenden Materialien in Frage : Cu, Ti , Pt , Au . Weiterhin kann das Trägerelement eine Spiegelschicht enthalten, die auf einer dem Halbleiterchip zugewandten Seite des Trägerelements angeordnet ist . Die Spiegelschicht kann beispielsweise Ag enthalten oder daraus bestehen . Ferner weist die Einhausung gemäß zumindest einerThe carrier element is preferably a structured layer or layer sequence. During the structuring of the initially continuous layer or layer sequence, the first and second connection elements are produced, which are spaced apart from one another by an intermediate space. More preferably, the layer or layer sequence is formed from at least one metal and/or a metal compound. In particular, solderable metals or metal compounds with at least one of the following materials come into consideration for the carrier element: Cu, Ti, Pt, Au. Furthermore, the carrier element can contain a mirror layer, which is arranged on a side of the carrier element that faces the semiconductor chip. The mirror layer can contain or consist of Ag, for example. Furthermore, the housing according to at least one
Aus führungs form des optoelektronischen Halbleiterbauteils einen polygonalen, nicht-rechteckigen Grundriss auf . Insbesondere weist die Einhausung einen Grundriss auf , der dem Grundriss des optoelektronischen Halbleiterbauteils beziehungsweise Trägerelements hinsichtlich der Form und vorzugsweise auch der Größe entspricht und damit die bereits im Zusammenhang mit dem Grundriss des optoelektronischen Halbleiterbauteils beschriebenen Merkmale aufweist . Insbesondere ragt die Einhausung lateral , das heißt in Richtungen parallel zur der Montageebene , im Wesentlichen, das heißt im Rahmen üblicher Herstellungstoleranzen, nicht über das Trägerelement hinaus . From embodiment of the optoelectronic semiconductor component a polygonal, non-rectangular outline. In particular, the housing has a floor plan that corresponds to the floor plan of the optoelectronic semiconductor component or carrier element in terms of shape and preferably also in size and thus has the features already described in connection with the floor plan of the optoelectronic semiconductor component. In particular, the housing does not protrude laterally, that is to say in directions parallel to the mounting plane, essentially, that is to say within the framework of normal manufacturing tolerances, not beyond the carrier element.
Bei einer vorteilhaften Ausgestaltung weist die Einhausung eine Schicht oder mehrere übereinander angeordnete Schichten auf , die auf das Trägerelement aufgebracht ist/ sind . Bei der Einhausung handelt es sich also vorzugsweise nicht um ein selbsttragendes Element , sondern um ein formschlüssig auf dem Trägerelement angeordnetes Element . Für die Einhausung kommen Kunststof fmaterialien wie etwa Silikone , Epoxide oder Epoxidharze in Frage . Weiterhin kann die Einhausung Partikel , etwa Konverterpartikel zur Wellenlängenkonversion eines Teils einer vom Halbleiterchip emittierten Strahlung und/oder reflektierende Partikel zur Umlenkung eines Teils der vom Halbleiterchip emittierten Strahlung und/oder absorbierende Partikel zur Absorption eines Teils der vom Halbleiterchip emittierten Strahlung enthalten . In an advantageous embodiment, the housing has a layer or a plurality of layers arranged one above the other, which is/are applied to the carrier element. The housing is therefore preferably not a self-supporting element, but an element arranged in a form-fitting manner on the carrier element. Plastic materials such as silicones, epoxides or epoxy resins can be used for the housing. The housing can also contain particles, such as converter particles for wavelength conversion of part of the radiation emitted by the semiconductor chip and/or reflective particles for deflecting part of the radiation emitted by the semiconductor chip and/or absorbing particles for absorbing part of the radiation emitted by the semiconductor chip.
Gemäß einer bevorzugten Ausgestaltung weist die Schicht oder weisen die Schichten der Einhausung j eweils zumindest eine nach innen gewölbte Seitenfläche auf . Eine vorteilhafte Ausgestaltung sieht vor, dass die Einhausung einen ersten Bereich und einen zweiten, an den ersten Bereich angrenzenden Bereich aufweist , wobei der erste und zweite Bereich aus unterschiedlichen Materialien gebildet sind . Der erste und zweite Bereich können verschiedene Funktionalitäten aufweisen und entsprechend dafür geeignete Materialien aufweisen . Die konkrete Ausgestaltung des ersten und zweiten Bereichs richtet sich beispielsweise danach, welche Art von Abstrahlcharakteristik, beispielse eine isotrope oder anisotrope Abstrahlcharakteristik, bei dem Halbleiterbauteil gewünscht ist . Vorzugsweise handelt es sich bei dem ersten Bereich um einen als erstes erzeugten Bereich und bei dem zweiten Bereich um einen nachfolgend erzeugten Bereich . According to a preferred embodiment, the layer or layers of the housing each have at least one inwardly curved side surface. An advantageous embodiment provides that the housing has a first area and a second area adjoining the first area, with the first and second areas being formed from different materials. The first and second areas can have different functionalities and accordingly have materials suitable for this purpose. The specific configuration of the first and second area depends, for example, on what type of emission characteristic, for example an isotropic or anisotropic emission characteristic, is desired in the semiconductor component. The first area is preferably an area generated first and the second area is an area generated subsequently.
Bei einer vorteilhaften Ausgestaltung wird der zweite Bereich in Draufsicht auf das Halbleiterbauteil von dem ersten Bereich umschlossen . Das heißt , der erste Bereich ist dem zweiten Bereich ausgehend vom Halbleiterchip lateral nachgeordnet . Insbesondere ist der zweite Bereich in einer Kavität des ersten Bereichs angeordnet . Die Kavität kann einen konstanten Durchmesser oder einen sich in Richtung des Trägerelements verj üngenden Durchmesser aufweisen . Dabei kann der erste Bereich vertikal , das heißt senkrecht zur Montageebene , über den zweiten Bereich hinausragen . Es ist j edoch auch möglich, dass der erste und zweite Bereich bündig miteinander abschließen . Weiterhin kann der zweite Bereich über den ersten Bereich hinausragen . Der zweite Bereich kann dabei konvex gekrümmt sein . In an advantageous configuration, the second region is surrounded by the first region in a plan view of the semiconductor component. This means that the first area is arranged laterally downstream of the second area, starting from the semiconductor chip. In particular, the second area is arranged in a cavity of the first area. The cavity can have a constant diameter or a diameter that tapers in the direction of the carrier element. In this case, the first area can protrude vertically, ie perpendicularly to the mounting plane, beyond the second area. However, it is also possible for the first and second areas to be flush with one another. Furthermore, the second area can protrude beyond the first area. The second area can be convexly curved.
Der erste Bereich kann beispielsweise strahlungsdurchlässig ausgebildet sein . Dabei kann der zweite Bereich ein wellenlängenkonvertierender oder reflektierender Bereich sein . Hierbei ist der Halbleiterchip mit Vorteil in dem zweiten Bereich angeordnet . The first area can be designed to be radiation-transmissive, for example. In this case, the second area can be a wavelength-converting or reflecting area be . In this case, the semiconductor chip is advantageously arranged in the second area.
Weiterhin kann der erste Bereich ein reflektierender oder strahlungsabsorbierender Bereich sein . Dabei kann der zweite Bereich strahlungsdurchlässig ausgebildet sein . Hierbei ist der Halbleiterchip mit Vorteil in dem ersten Bereich angeordnet . Furthermore, the first area can be a reflective or radiation-absorbing area. In this case, the second region can be designed to be radiation-transmissive. In this case, the semiconductor chip is advantageously arranged in the first area.
Eine andere Variante sieht vor, dass der zweite Bereich auf dem ersten Bereich angeordnet ist . Dabei kann der erste Bereich ein reflektierender oder strahlungsabsorbierender Bereich sein, während der zweite Bereich vorzugsweise strahlungsdurchlässig ist . Der Halbleiterchip ist hierbei mit Vorteil in dem ersten Bereich angeordnet . Another variant provides that the second area is arranged on the first area. In this case, the first area can be a reflective or radiation-absorbing area, while the second area is preferably radiation-transmissive. In this case, the semiconductor chip is advantageously arranged in the first region.
Gemäß zumindest einer Aus führungs form weist die Einhausung auf ihrer von dem Trägerelement abgewandten Vorderseite einen Abstandshalter auf . Vorzugsweise steht der Abstandshalter auf der von dem Trägerelement abgewandten Vorderseite der Einhausung aus einer Hauptfläche der Einhausung hervor . Dabei kann der Abstandstandhalter in Draufsicht auf die Vorderseite umlaufend oder punktuell angeordnet sein . Weiter bevorzugt wird/werden das erste und/oder zweite Verbindungsmittel von dem Abstandshalter lateral nicht überdeckt . Der Abstandshalter kann das/die Verbindungsmittel bei der Montage des Halbleiterbauteils vor mechanischen Belastungen schützen . Insbesondere schützt der Abstandshalter bei Druck von oben, indem Kräfte von oben mittels des Abstandshalters an dem/den Verbindungsmittel (n) vorbei geleitet werden . According to at least one embodiment, the housing has a spacer on its front side facing away from the carrier element. The spacer preferably protrudes from a main surface of the housing on the front side of the housing facing away from the carrier element. In this case, the spacer can be arranged circumferentially or selectively in a plan view of the front side. More preferably, the first and/or second connecting means is/are not covered laterally by the spacer. The spacer can protect the connecting means(s) from mechanical loads during the assembly of the semiconductor component. In particular, the spacer protects against pressure from above by forces from above being directed past the connecting means(s) by means of the spacer.
Gemäß zumindest einer Aus führungs form umfasst der Halbleiterchip einen Halbleiterkörper sowie einen ersten und zweiten Anschlusskontakt zur elektrischen Kontaktierung des Halbleiterkörpers . Insbesondere weist der Halbleiterkörper eine erste Hauptfläche und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche sowie mindestens eine Seitenfläche auf , welche die erste Hauptfläche mit der zweiten Hauptfläche verbindet . An der zweiten Hauptfläche kann der Halbleiterchip mit dem Trägerelement verbunden sein . According to at least one embodiment, the semiconductor chip comprises a semiconductor body and a first and second connection contact for making electrical contact with the semiconductor body. In particular, the semiconductor body has a first main area and a second main area opposite the first main area and at least one side area which connects the first main area to the second main area. The semiconductor chip can be connected to the carrier element on the second main area.
Der Halbleiterchip beziehungsweise Halbleiterkörper kann eine prismatische Gestalt aufweisen . Insbesondere sind dabei die erste und zweite Hauptfläche vieleckig, beispielsweise dreieckig, viereckig, insbesondere rechteckig, oder sechseckig, ausgebildet . Dabei kann sich die dreidimensionale Form des Halbleiterchips von der dreidimensionalen Form des optoelektronischen Halbleiterbauteils unterscheiden . The semiconductor chip or semiconductor body can have a prismatic shape. In particular, the first and second main surfaces are polygonal, for example triangular, quadrangular, in particular rectangular, or hexagonal. In this case, the three-dimensional shape of the semiconductor chip can differ from the three-dimensional shape of the optoelectronic semiconductor component.
Insbesondere kann der optoelektronische Halbleiterchip einen Grundriss aufweisen, der sich von dem Grundriss des optoelektronischen Halbleiterbauteils unterscheidet . Beispielsweise kann der optoelektronische Halbleiterchip einen rechteckigen, insbesondere quadratischen, Grundriss aufweisen . Es ist j edoch auch denkbar, dass der Halbleiterchip einen dreieckigen oder sechseckigen Grundriss aufweist . In particular, the optoelectronic semiconductor chip can have a layout that differs from the layout of the optoelectronic semiconductor component. For example, the optoelectronic semiconductor chip can have a rectangular, in particular square, outline. However, it is also conceivable for the semiconductor chip to have a triangular or hexagonal outline.
Gemäß zumindest einer Aus führungs form umfasst der Halbleiterkörper ein Trägersubstrat sowie einen ersten und zweiten Halbleiterbereich unterschiedlicher Leitfähigkeit , die auf dem Trägersubstrat angeordnet sind, und eine zwischen dem ersten und zweiten Halbleiterbereich angeordnete aktive Zone . Beispielsweise handelt es sich bei dem Trägersubstrat um ein Aufwachssubstrat , auf dem der erste und zweite Halbleiterbereich epitaktisch abgeschieden sind . Unter " epitaktisch auf dem Aufwachssubstrat abgeschieden" versteht man im vorliegenden Zusammenhang, dass das Aufwachssubstrat zur Abscheidung und/oder zum Aufwachsen des ersten und zweiten Halbleiterbereichs dient . Beispielsweise steht der zweite Halbleiterbereich mit dem Aufwachssubstrat in direktem Kontakt . Das Aufwachssubstrat kann nach dem Aufwachsen des ersten und zweiten Halbleiterbereichs im Halbleiterkörper verbleiben oder abgelöst werden . Insbesondere weist der erste Halbleiterbereich eine p-Leitfähigkeit auf , während der zweite Halbleiterbereich eine n-Leit f ähigkeit aufweist . Der erste Halbleiterbereich kann an der ersten Hauptfläche und der zweite Halbleiterbereich an der zweiten Hauptfläche angeordnet sein . In accordance with at least one embodiment, the semiconductor body comprises a carrier substrate and a first and second semiconductor region of different conductivity, which are arranged on the carrier substrate, and an active zone arranged between the first and second semiconductor region. For example, the carrier substrate is a growth substrate on which the first and second semiconductor regions are deposited epitaxially. Under “Deposited epitaxially on the growth substrate” is understood in the present context to mean that the growth substrate is used for the deposition and/or growth of the first and second semiconductor region. For example, the second semiconductor region is in direct contact with the growth substrate. After the first and second semiconductor regions have been grown, the growth substrate can remain in the semiconductor body or be detached. In particular, the first semiconductor region has p conductivity, while the second semiconductor region has n conductivity. The first semiconductor region can be arranged on the first main area and the second semiconductor region can be arranged on the second main area.
Für den ersten und zweiten Halbleiterbereich des Halbleiterkörpers kommen vorzugsweise auf Nitrid- Verbindungshalbleitern basierende Materialien in Betracht . „Auf Nitrid-Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass zumindest eine Schicht der Halbleiterbereiche ein Nitrid- I I I /V- Verbindungshalbleitermaterial , vorzugsweise AlnGamIni-n-mN umfasst , wobei 0 < n < 1 , 0 < m < 1 und n + m < 1 . Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen . Vielmehr kann es einen oder mehrere Dotierstof fe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIni-n-mN-Materials im Wesentlichen nicht ändern . Der Einfachheit halber beinhaltet obige Formel j edoch nur die wesentlichen Bestandteile des Kristallgitters (Al , Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stof fe ersetzt sein können . Das Träger- beziehungsweise Aufwachssubstrat umfasst oder besteht vorzugsweise aus Saphir, SiC und/oder GaN . Ein Saphirsubstrat ist transparent für kurzwellige sichtbare Strahlung, insbesondere im blauen bis grünen Bereich . Materials based on nitride compound semiconductors are preferably suitable for the first and second semiconductor region of the semiconductor body. "Based on nitride compound semiconductors" means in the present context that at least one layer of the semiconductor regions comprises a nitride III/V compound semiconductor material, preferably Al n Ga m Inin nm N, where 0<n<1, 0<m<1 and n+m<1. This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it can have one or more dopants and additional components that have the characteristic physical properties of Al n Ga m Inin- nm N- For the sake of simplicity, the above formula only includes the essential components of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced by small amounts of other substances. The carrier or growth substrate preferably includes or consists of sapphire, SiC and/or GaN. A sapphire substrate is transparent to short-wavelength visible radiation, particularly in the blue to green range.
Bei dem Halbleiterbauteil handelt es sich vorzugsweise um ein Strahlung emittierendes Bauelement , wobei die aktive Zone zur Erzeugung von elektromagnetischer Strahlung vorgesehen ist . Unter dem Begri f f „elektromagnetische Strahlung" versteht man vorliegend insbesondere eine infrarote , sichtbare und/oder ultraviolette Strahlung . Im Betrieb tritt vorzugsweise ein Teil der erzeugten Strahlung durch die erste Hauptfläche des Halbleiterkörpers hindurch . Ein weiterer Teil der Strahlung kann durch die mindestens eine Seitenfläche des Halbleiterkörpers ausgekoppelt werden . The semiconductor component is preferably a radiation-emitting component, the active zone being provided for generating electromagnetic radiation. The term “electromagnetic radiation” is used here to mean, in particular, infrared, visible and/or ultraviolet radiation. During operation, part of the radiation generated preferably passes through the first main surface of the semiconductor body. Another part of the radiation can pass through the at least one side surface of the semiconductor body are decoupled.
Bei dem Halbleiterchip kann es sich um einen Volumenemitter, der die erzeugte Strahlung im Wesentlichen isotrop abgibt , oder um einen Oberflächenemitter handeln, der die erzeugte Strahlung im Wesentlichen anisotrop, insbesondere an der ersten Hauptfläche , abgibt . Auch bei dem Halbleiterbauteil kann es sich um einen Volumenemitter oder Oberflächenemitter handeln . The semiconductor chip can be a volume emitter, which emits the generated radiation essentially isotropically, or a surface emitter, which emits the generated radiation essentially anisotropically, in particular on the first main surface. The semiconductor component can also be a volume emitter or surface emitter.
Der erste und zweite Anschlusskontakt können auf derselben Oberfläche , beispielsweise auf der ersten oder zweiten Hauptfläche , oder auf verschiedenen Oberflächen, zum Beispiel auf der ersten und zweiten Hauptfläche , angeordnet sein . Der optoelektronische Halbleiterchip ist vorzugsweise mittels eines ersten Verbindungsmittels mit dem ersten Anschlusselement und mittels eines zweiten Verbindungsmittels mit dem zweiten Anschlusselement elektrisch leitend verbunden . Bei dem ersten und zweiten Verbindungsmittel kann es sich j eweils um einen Bonddraht oder eine elektrisch leitende Verbindungsschicht , insbesondere eine planare , elektrisch leitende Verbindungsschicht ( sog . „planar interconnect" ) , handeln . The first and second connection contact can be arranged on the same surface, for example on the first or second main surface, or on different surfaces, for example on the first and second main surface. The optoelectronic semiconductor chip is preferably electrically conductively connected to the first connection element by means of a first connection means and to the second connection element by means of a second connection means. In the case of the first and second connecting means it is in each case a bonding wire or an electrically conductive connecting layer, in particular a planar, electrically conductive connecting layer (so-called "planar interconnect").
Zumindest das erste Anschlusselement , mit dem der optoelektronische Halbleiterchip elektrisch leitend verbunden ist , kann von dem optoelektronischen Halbleiterchip teilweise lateral überdeckt werden . Beispielsweise kann der optoelektronische Halbleiterchip vollständig auf dem ersten Anschlusselement angeordnet sein und dieses teilweise bedecken . Weiterhin ist es möglich, dass der optoelektronische Halbleiterchip teilweise auf dem ersten und teilweise auf dem zweiten Anschlusselement angeordnet ist und den Zwischenraum zwischen dem ersten und zweiten Anschlusselement überspannt , wobei j eweils ein Teil der Anschlusselemente von dem Halbleiterchip bedeckt ist . At least the first connection element, to which the optoelectronic semiconductor chip is electrically conductively connected, can be partially laterally covered by the optoelectronic semiconductor chip. For example, the optoelectronic semiconductor chip can be arranged completely on the first connection element and partially cover it. Furthermore, it is possible that the optoelectronic semiconductor chip is arranged partially on the first and partially on the second connection element and spans the gap between the first and second connection element, with each part of the connection elements being covered by the semiconductor chip.
Bei einer vorteilhaften Ausgestaltung weist das optoelektronische Halbleiterbauteil eine Begrenzungsschicht auf , welche das Trägerelement auf seiner von dem optoelektronischen Halbleiterchip abgewandten Seite teilweise bedeckt . Insbesondere sind das erste und zweite Anschlusselement bereichsweise unbedeckt von der Begrenzungsschicht . Vorzugsweise handelt es sich bei der Begrenzungsschicht um eine Lötstoppschicht , die beim Auflöten des Halbleiterbauteils auf einen Montageträger, beispielsweise eine Leiterplatte , ein Verfließen eines Lotmaterials verhindern soll . In an advantageous configuration, the optoelectronic semiconductor component has a delimiting layer which partially covers the carrier element on its side facing away from the optoelectronic semiconductor chip. In particular, the first and second connection elements are uncovered by the delimiting layer in some areas. The delimiting layer is preferably a soldering stop layer which is intended to prevent a soldering material from flowing when the semiconductor component is soldered onto an assembly support, for example a printed circuit board.
Gemäß zumindest einer Aus führungs form weist dasAccording to at least one embodiment, this
Halbleiterbauteil mehrere optoelektronische Halbleiterchips auf . Insbesondere weist das Halbleiterbauteil hierbei auch mehrere erste und/oder zweite Anschlusselemente auf . Semiconductor component on a plurality of optoelectronic semiconductor chips. In particular, the semiconductor component also has in this case several first and / or second connection elements.
Vorzugsweise emittieren zumindest zwei der Halbleiterchips im Betrieb Strahlung verschiedener Farbe . At least two of the semiconductor chips preferably emit radiation of different colors during operation.
Das nachfolgend beschriebene Verfahren ist für die Herstellung eines oben beschriebenen optoelektronischen Halbleiterbauteils oder einer Mehrzahl von oben beschriebenen optoelektronischen Halbleiterbauteilen geeignet . Im Zusammenhang mit dem Halbleiterbauteil beschriebene Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt . The method described below is suitable for producing an optoelectronic semiconductor component as described above or a plurality of optoelectronic semiconductor components as described above. Features described in connection with the semiconductor component can therefore also be used for the method and vice versa.
Gemäß zumindest einer Aus führungs form eines Verfahrens zur Herstellung zumindest eines optoelektronischen Halbleiterbauteils umfasst dieses folgende Schritte : According to at least one embodiment of a method for producing at least one optoelectronic semiconductor component, this comprises the following steps:
- Bereitstellen eines Trägers , - providing a carrier,
- Aufbringen einer Schicht oder Schichtenfolge auf den Träger, - Application of a layer or layer sequence to the carrier,
- Strukturierung der Schicht oder Schichtenfolge derart , dass zumindest ein Trägerelement ausgebildet wird, das zumindest ein erstes Anschlusselement und zumindest ein zweites Anschlusselement aufweist , - Structuring of the layer or layer sequence in such a way that at least one carrier element is formed, which has at least one first connection element and at least one second connection element,
- Anordnen zumindest eines optoelektronischen Halbleiterchips auf dem Trägerelement , - arranging at least one optoelectronic semiconductor chip on the carrier element,
- elektrisch leitendes Verbinden des optoelektronischen Halbleiterchips mit einem ersten und zweiten Anschlusselement des Trägerelements , - electrically conductive connection of the optoelectronic semiconductor chip to a first and second connection element of the carrier element,
- Erzeugen zumindest einer Einhausung, die den zumindest einen optoelektronischen Halbleiterchip zumindest teilweise umgibt , durch Aufbringen einer oder mehrerer Schichten, wobei die eine Schicht oder mehreren Schichten einer Struktur folgend aufgebracht werden oder nach dem Aufbringen strukturiert werden . Vorzugsweise werden die Verfahrensschritte in der angegebenen Reihenfolge durchgeführt . - Generating at least one housing, which at least partially surrounds the at least one optoelectronic semiconductor chip, by applying one or more layers, the one layer or more layers being applied following a structure or being structured after the application. The process steps are preferably carried out in the order given.
„Einer Struktur folgend" bedeutet hierbei insbesondere , dass die Schicht oder mehreren Schichten nicht durchgehend, sondern mit Unterbrechungen aufgebracht werden . "Following a structure" means here in particular that the layer or multiple layers are applied not continuously but with interruptions.
Die Schicht oder Schichtenfolge kann, wie bereits weiter oben im Zusammenhang mit dem Trägerelement erwähnt , aus zumindest einem Metall und/oder einer Metallverbindung gebildet werden . As already mentioned above in connection with the carrier element, the layer or layer sequence can be formed from at least one metal and/or a metal compound.
Für den Träger kommen verschiedene Varianten in Frage . Beispielsweise kann es sich bei dem Träger um einen Glas- , Keramik- oder Metallträger handeln . Der Metallträger kann zum Beispiel Stahl , FeNi , Mo oder MoCu enthalten oder daraus bestehen . Ferner kann es sich bei dem Träger um eine Leiterplatte ( sog . „PCB" ) handeln . Various variants are possible for the carrier. For example, the carrier can be a glass, ceramic or metal carrier. The metal support can contain or consist of steel, FeNi, Mo or MoCu, for example. Furthermore, the carrier can be a printed circuit board (so-called "PCB").
Gemäß zumindest einer Aus führungs form ist zwischen dem Träger und dem Trägerelement eine Adhäsionsschicht angeordnet , die bei der Herstellung eine mechanische Verbindung zwischen dem Träger und dem Trägerelement vermittelt . Vorzugsweise handelt es sich bei der Adhäsionsschicht um eine lösbare Schicht , die beispielsweise mittels eines Laser-Li ft-Of f-Verfahrens oder eines Peel-Of f-Verfahrens von dem Trägerelement abgelöst werden kann . Im Falle einer Ablösung durch ein Laser-Li ft- Of f-Verfahren kommt vorzugsweise ein Sili ziumnitrid für die Adhäsionsschicht in Frage . Im Falle einer Ablösung durch ein Peel-Of f-Verfahren eignet sich insbesondere ein Polymer wie Polydimethylsiloxan ( „PDMS" ) für die Adhäsionsschicht . Die Schicht oder Schichtenfolge zur Erzeugung des zumindest einen Trägerelements kann durchgehend, das heißt unterbrechungs frei , auf den Träger aufgebracht und anschließend strukturiert werden . Die Strukturierung der Schicht oder Schichtenfolge erfolgt vorzugsweise mittels Fotolithografie . According to at least one embodiment, an adhesion layer is arranged between the carrier and the carrier element, which provides a mechanical connection between the carrier and the carrier element during manufacture. The adhesion layer is preferably a detachable layer which can be detached from the carrier element, for example by means of a laser lift-off method or a peel-off method. In the case of a detachment by a laser lift-off method, a silicon nitride is preferably considered for the adhesion layer. In the case of detachment by a peel-off method, a polymer such as polydimethylsiloxane (“PDMS”) is particularly suitable for the adhesion layer. The layer or layer sequence for producing the at least one carrier element can be applied continuously, ie without interruption, to the carrier and then structured. The layer or layer sequence is preferably structured by means of photolithography.
Nach der Herstellung der Trägerelemente liegen diese mit Vorteil vereinzelt auf dem Träger vor, so dass durch Ablösen des Trägers eine Selbstvereinzelung der zugehörigen Halbleiterbauteile stattfinden kann . After the carrier elements have been produced, they are advantageously present in isolated form on the carrier, so that the associated semiconductor components can be self-separated by detaching the carrier.
Gemäß zumindest einer Aus führungs form wird zum Erzeugen der Einhausung eines der folgenden Verfahren verwendet : Lithografie , additive Fertigung . According to at least one embodiment, one of the following methods is used to produce the housing: lithography, additive manufacturing.
Bei der Herstellung mittels Lithografie wird die Einhausung vorzugsweise aus einer einzigen Schicht eines Ausgangsmaterials erzeugt , wobei die Schicht nach dem Aufbringen strukturiert wird . In the case of production by means of lithography, the housing is preferably produced from a single layer of starting material, with the layer being structured after application.
Bei der Herstellung mittels additiver Fertigung wird die Einhausung vorzugsweise aus mehreren Schichten eines Ausgangsmaterials erzeugt , wobei die Schichten besonders bevorzugt j eweils nach dem Aufbringen strukturiert werden . Bei der additiven Fertigung kommt vorzugsweise ein stereolithografisches Verfahren zum Einsatz . In the case of production by means of additive manufacturing, the housing is preferably produced from a plurality of layers of a starting material, with the layers particularly preferably being structured in each case after application. A stereolithographic process is preferably used in additive manufacturing.
Vorzugsweise wird als Ausgangsmaterial für die Einhausung beziehungsweise für die Schicht oder Schichten der Einhausung ein fotostrukturierbares Material , etwa ein Fotolack, zum Beispiel ein Negativlack, verwendet . Der Negativlack vernetzt an den Stellen, die belichtet werden . Da die Belichtung von oben erfolgt , nimmt aufgrund der Lichtabsorption die Vernetzung nach unten ab . Beim Entwickeln wird das weniger stark vernetzte Material unten entfernt und führt zu einem Unterschnitt . Entsprechend kann die Einhausung an einem Seitenrand einen Unterschnitt beziehungsweise zumindest eine nach innen gewölbte Seitenfläche aufweisen . A photostructurable material, such as a photoresist, for example a negative resist, is preferably used as the starting material for the housing or for the layer or layers of the housing. The negative resist is crosslinked in the areas that are exposed. Because the exposure of takes place at the top, cross-linking decreases downwards due to light absorption. Developing removes the less crosslinked material below, resulting in an undercut. Correspondingly, the housing can have an undercut or at least one inwardly curved side face on a side edge.
Vorteilhaftweise liegen nach der Fertigstellung einer Mehrzahl von Einhausungen eine Mehrzahl von optoelektronischen Halbleiterbauteilen ohne weiteren Vereinzelungsschritt als separate Bauteile auf dem Träger vor . After the completion of a plurality of housings, a plurality of optoelectronic semiconductor components are advantageously present as separate components on the carrier without a further isolation step.
Der Träger kann zur Vereinzelung der optoelektronischen Halbleiterbauteile abgelöst werden . Alternativ kann vor der Vereinzelung ein Zwischenträger auf die Vorderseiten der Einhausungen aufgebracht und der Träger abgelöst werden . Auf der Seite des abgelösten Trägers kann eine Begrenzungsschicht auf das Trägerelement oder die Trägerelemente aufgebracht werden, welche diese ( s ) auf ihrer/ seiner von dem optoelektronischen Halbleiterchip abgewandten Seite teilweise bedeckt . Zur Vereinzelung der optoelektronischen Halbleiterbauteile wird dann der Zwischenträger abgelöst . The carrier can be detached to separate the optoelectronic semiconductor components. Alternatively, an intermediate carrier can be applied to the front sides of the housings before separation and the carrier can be detached. On the side of the detached carrier, a delimiting layer can be applied to the carrier element or the carrier elements, which partially covers them on their side facing away from the optoelectronic semiconductor chip. The intermediate carrier is then detached in order to separate the optoelectronic semiconductor components.
Das optoelektronische Halbleiterbauteil eignet sich besonders für die Allgemeinbeleuchtung, für Fahrzeuganwendungen, für Displays , Sensoranwendungen und Signaleinrichtungen . The optoelectronic semiconductor component is particularly suitable for general lighting, for vehicle applications, for displays, sensor applications and signaling devices.
Weitere Vorteile , vorteilhafte Aus führungs formen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Aus führungsbeispielen . Es zeigen : Further advantages, advantageous embodiments and further developments result from the exemplary embodiments described below in connection with the figures. Show it :
Figur 1A eine schematische Querschnittsansicht und Figur 1B eine schematische Draufsicht eines Verbunds von optoelektronischen Halbleiterbauteilen gemäß einem ersten Aus führungsbeispiel , FIG. 1A shows a schematic cross-sectional view and FIG. 1B shows a schematic plan view of an assembly of optoelectronic semiconductor components according to a first exemplary embodiment,
Figuren 2A bis 5A schematische Querschnittsansichten sowie Figuren 2B bis 5B schematische Draufsichten verschiedener Schritte eines Verfahrens zur Herstellung eines wie in den Figuren 6A bis 6C dargestellten optoelektronischen Halbleiterbauteils gemäß einem zweiten Aus führungsbeispiel , 2A to 5A schematic cross-sectional views and FIGS. 2B to 5B schematic plan views of various steps of a method for producing an optoelectronic semiconductor component as illustrated in FIGS. 6A to 6C according to a second exemplary embodiment,
Figur 7A eine schematische Draufsicht einer Vorderseite , Figur 7B eine schematische Querschnittsansicht und Figur 7C eine schematische Draufsicht einer Rückseite eines optoelektronischen Halbleiterbauteils gemäß einem dritten Aus führungsbeispiel , FIG. 7A shows a schematic plan view of a front side, FIG. 7B shows a schematic cross-sectional view, and FIG. 7C shows a schematic plan view of a rear side of an optoelectronic semiconductor component according to a third exemplary embodiment,
Figur 8A eine schematische Querschnittsansicht und Figur 8B eine schematische Draufsicht eines Verbunds von optoelektronischen Halbleiterbauteilen gemäß einem vierten Aus führungsbeispiel , FIG. 8A shows a schematic cross-sectional view and FIG. 8B shows a schematic plan view of an assembly of optoelectronic semiconductor components according to a fourth exemplary embodiment,
Figur 9A eine schematische Querschnittsansicht und Figur 9B eine schematische Draufsicht eines Verbunds von optoelektronischen Halbleiterbauteilen gemäß einem fünften Aus führungsbeispiel , FIG. 9A shows a schematic cross-sectional view and FIG. 9B shows a schematic top view of an assembly of optoelectronic semiconductor components according to a fifth exemplary embodiment,
Figuren 10 bis 15 schematische Querschnittsansichten von optoelektronischen Halbleiterbauteilen gemäß weiteren Aus führungsbeispielen, Figur 16A eine schematische Draufsicht eines Vergleichsbeispiels eines optoelektronischen Halbleiterbauteils und Figur 16B eine schematische Draufsicht eines hier beschriebenen optoelektronischen Halbleiterbauteils , FIGS. 10 to 15 schematic cross-sectional views of optoelectronic semiconductor components according to further exemplary embodiments, FIG. 16A shows a schematic top view of a comparative example of an optoelectronic semiconductor component and FIG. 16B shows a schematic top view of an optoelectronic semiconductor component described here,
Figur 17 eine Tabelle , welche für verschiedene Chipkantenlängen Produktions flächen und Flächenersparnis des hier beschriebenen Halbleiterbauteils gegenüber dem Vergleichsbeispiel darstellt , FIG. 17 is a table showing production areas and area savings of the semiconductor component described here compared to the comparative example for different chip edge lengths,
Figuren 18 bis 21 schematische Draufsichten von optoelektronischen Halbleiterbauteilen gemäß weiteren Aus führungsbeispielen, FIGS. 18 to 21 schematic top views of optoelectronic semiconductor components according to further exemplary embodiments,
Figuren 22A bis 22H verschiedene Aus führungsbeispiele von Grundrissen eines vorliegend beschriebenen optoelektronischen Halbleiterbauteils . FIGS. 22A to 22H show different exemplary embodiments of outlines of an optoelectronic semiconductor component described here.
In den Aus führungsbeispielen und Figuren können gleiche , gleichartige oder gleich wirkende Elemente j eweils mit denselben Bezugs zeichen versehen sein . Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht notwendigerweise als maßstabsgerecht anzusehen; vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein . In the exemplary embodiments and figures, elements which are the same, of the same type or have the same effect can each be provided with the same reference symbols. The elements shown and their proportions to one another are not necessarily to be regarded as true to scale; Rather, individual elements can be shown in an exaggerated size for better representation and/or for better understanding.
Figuren 1A und 1B zeigen mehrere optoelektronische Halbleiterbauteile 1 gemäß einem ersten Aus führungsbeispiel , die im Verbund vorliegen, wobei die optoelektronischen Halbleiterbauteile 1 auf einem gemeinsamen Träger 12 angeordnet sind . Die optoelektronischen Halbleiterbauteile 1 weisen j eweils einen optoelektronischen Halbleiterchip 2 auf . Weiterhin umfasst das j eweilige optoelektronische Halbleiterbauteil 1 ein Trägerelement 3 , auf dem der optoelektronische Halbleiterchip 2 angeordnet ist . FIGS. 1A and 1B show a plurality of optoelectronic semiconductor components 1 according to a first exemplary embodiment, which are present in the composite, with the optoelectronic semiconductor components 1 being arranged on a common carrier 12 . The optoelectronic semiconductor components 1 each have an optoelectronic semiconductor chip 2 . Furthermore, the respective optoelectronic semiconductor component 1 comprises a carrier element 3 on which the optoelectronic semiconductor chip 2 is arranged.
Das Trägerelement 3 weist ein erstes Anschlusselement 4 und ein zweites Anschlusselement 5 auf , wobei der optoelektronische Halbleiterchip 2 mittels eines ersten Verbindungsmittels 7 , bei dem es sich um einen Bonddraht handelt , mit dem ersten Anschlusselement 4 und mittels eines zweiten Verbindungsmittels 8 , bei dem es sich ebenfalls um einen Bonddraht handelt , mit dem zweiten Anschlusselement 5 elektrisch leitend verbunden ist . Insbesondere handelt es sich bei dem ersten Anschlusselement 4 um eine Anode und bei dem zweiten Anschlusselement 5 um eine Kathode des Halbleiterbauteils 1 . The carrier element 3 has a first connection element 4 and a second connection element 5, the optoelectronic semiconductor chip 2 being connected to the first connection element 4 by means of a first connection means 7, which is a bonding wire, and by means of a second connection means 8, in which it which is also a bonding wire, is electrically conductively connected to the second connection element 5 . In particular, the first connection element 4 is an anode and the second connection element 5 is a cathode of the semiconductor component 1 .
Der optoelektronische Halbleiterchip 2 umfasst einen Halbleiterkörper 9 sowie einen ersten, insbesondere parabel förmigen, und zweiten, insbesondere geradlinigen, Anschlusskontakt 10 , 11 , wobei das erste Verbindungsmittel 7 an dem ersten Anschlusskontakt 10 und das zweite Verbindungsmittel 8 an dem zweiten Anschlusskontakt 11 angebracht ist . Insbesondere handelt es sich bei dem ersten Anschlusskontakt 10 um eine Anode und bei dem zweiten Anschlusskontakt 11 um eine Kathode des Halbleiterchips 2 . The optoelectronic semiconductor chip 2 comprises a semiconductor body 9 and a first, in particular parabola-shaped, and second, in particular rectilinear, connection contact 10 , 11 , the first connection means 7 being attached to the first connection contact 10 and the second connection means 8 to the second connection contact 11 . In particular, the first connection contact 10 is an anode and the second connection contact 11 is a cathode of the semiconductor chip 2 .
Der erste und zweite Anschlusskontakt 10 , 11 sind auf einer ersten Hauptfläche 9A des Halbleiterkörpers 9 angeordnet . An einer zweiten, der ersten Hauptfläche 9A gegenüberliegenden Hauptfläche 9B ist der Halbleiterkörper 9 beziehungsweiseThe first and second connection contacts 10 , 11 are arranged on a first main surface 9A of the semiconductor body 9 . On a second, opposite the first main surface 9A Main surface 9B is the semiconductor body 9 respectively
Halbleiterchip 2 mit dem Trägerelement 3 verbunden . Semiconductor chip 2 connected to the carrier element 3 .
Ferner weist das optoelektronische Halbleiterbauteil 1 eine Einhausung 6 auf , die den optoelektronischen Halbleiterchip 2 teilweise umgibt , wobei die Einhausung 6 auf der ersten Hauptfläche 9A sowie auf Seitenflächen 9C des Halbleiterkörpers 9 beziehungsweise Halbleiterchips 2 angeordnet ist . Furthermore, the optoelectronic semiconductor component 1 has a housing 6 which partially surrounds the optoelectronic semiconductor chip 2 , the housing 6 being arranged on the first main surface 9A and on side surfaces 9C of the semiconductor body 9 or semiconductor chip 2 .
Bei den Halbleiterbauteilen 1 handelt es sich um Strahlung emittierende Bauelemente , wobei der Halbleiterkörper 9 j eweils eine aktive Zone aufweist , die zur Erzeugung von elektromagnetischer Strahlung vorgesehen ist . Unter dem Begri f f " elektromagnetische Strahlung" versteht man vorliegend insbesondere eine infrarote , sichtbare und/oder ultraviolette elektromagnetische Strahlung . Im Betrieb tritt vorzugsweise ein Teil der erzeugten Strahlung durch die erste Hauptfläche 9A des Halbleiterkörpers 9 hindurch . Ein weiterer Teil der Strahlung kann durch die Seitenflächen 9C des Halbleiterkörpers 9 ausgekoppelt werden . Vorzugsweise handelt es sich bei den Halbleiterbauteilen 1 um Volumenemitter mit isotroper Abstrahlcharakteristik . The semiconductor components 1 are radiation-emitting components, with the semiconductor body 9 each having an active zone that is provided for generating electromagnetic radiation. In the present case, the term “electromagnetic radiation” is understood to mean, in particular, infrared, visible and/or ultraviolet electromagnetic radiation. During operation, part of the radiation generated preferably passes through the first main surface 9A of the semiconductor body 9 . Another part of the radiation can be coupled out through the side areas 9C of the semiconductor body 9 . The semiconductor components 1 are preferably volume emitters with isotropic emission characteristics.
Wie aus Figur 1B hervorgeht , weisen die optoelektronischen Halbleiterbauteile 1 j eweils einen sechseckigen Grundriss G auf . Diese Grundriss form ist mit Vorteil dafür geeignet , die optoelektronischen Halbleiterbauteile 1 lückenlos aneinanderzureihen . Vorliegend ist unter dem „Grundriss G" eine zweidimensionale Abbildung eines Elements , etwa des Halbleiterbauteils 1 , in eine Montageebene E des optoelektronischen Halbleiterbauteils 1 entlang einer quer, insbesondere senkrecht zur Montageebene E verlaufendenAs can be seen from FIG. 1B, the optoelectronic semiconductor components 1 each have a hexagonal ground plan G. This outline shape is advantageously suitable for arranging the optoelectronic semiconductor components 1 in a row without gaps. In the present case, under the "floor plan G" is a two-dimensional image of an element, for example the semiconductor component 1, in a mounting plane E of the optoelectronic semiconductor component 1 along a transverse, in particular perpendicular to the mounting plane E
Bauteilachse A zu verstehen . To understand component axis A.
Der Halbleiterchip 2 beziehungsweise Halbleiterkörper 9 kann eine quaderförmige Gestalt und ferner einen rechteckigen Grundriss G aufweisen, so dass sich die Grundriss form des Halbleiterchips 2 von der Grundriss form des optoelektronischen Halbleiterbauteils 1 unterscheidet . The semiconductor chip 2 or semiconductor body 9 can have a cuboid shape and also a rectangular outline G, so that the outline shape of the semiconductor chip 2 differs from the outline shape of the optoelectronic semiconductor component 1 .
Weiterhin weist das Trägerelement 3 einen sechseckigen Grundriss G auf , wobei der Grundriss G des Trägerelements 3 dem Grundriss G des optoelektronischen Halbleiterbauteils 1 in seiner Form und vorzugsweise auch in seiner Größe entspricht . Furthermore, the carrier element 3 has a hexagonal outline G, the outline G of the carrier element 3 corresponding to the outline G of the optoelectronic semiconductor component 1 in its shape and preferably also in its size.
Vorzugsweise handelt es sich bei dem Trägerelement 3 um eine strukturierte Schichtenfolge , wobei das Trägerelement 3 eine dem Träger 12 zugewandte erste , vorzugsweise lötbare Schicht 3A und eine von dem Träger 12 abgewandte , zweite Schicht 3B, die vorzugsweise eine Spiegelschicht ist , aufweist . Bei der Strukturierung der zunächst durchgehenden Schichtenfolge werden das erste und zweite Anschlusselement 4 , 5 erzeugt , die durch einen Zwischenraum S voneinander beabstandet sind . Dabei weisen das erste und zweite Anschlusselement 4 , 5 j eweils einen fünfeckigen Grundriss G auf . The carrier element 3 is preferably a structured layer sequence, with the carrier element 3 having a first, preferably solderable layer 3A facing the carrier 12 and a second layer 3B facing away from the carrier 12, which is preferably a mirror layer. During the structuring of the initially continuous layer sequence, the first and second connection elements 4 , 5 are produced, which are spaced apart from one another by an intermediate space S. The first and second connecting element 4 , 5 each have a pentagonal outline G .
Vorzugsweise wird die Strukturierung mittels Lithografie durchgeführt , wodurch der Zwischenraum S mit einer möglichst kleinen Breite B zwischen insbesondere 50 pm und 100 pm hergestellt werden kann . Eine möglichst kleine Breite B reduziert Strahlungsverluste im Zwischenraum S . Die Schichten 3A, 3B sind vorzugsweise aus zumindest einem Metall und/oder einer Metallverbindung gebildet , wobei für die lötbare Schicht 3A beispielsweise eine TiPtAu-Verbindung und für die Spiegelschicht 3B beispielsweise Ag in Frage kommt . The structuring is preferably carried out by means of lithography, as a result of which the intermediate space S can be produced with the smallest possible width B between in particular 50 μm and 100 μm. A width B that is as small as possible reduces radiation losses in the intermediate space S . The layers 3A, 3B are preferably formed from at least one metal and/or a metal compound, a TiPtAu compound being suitable for example for the solderable layer 3A and Ag for example being suitable for the mirror layer 3B.
Bei dem ersten Aus führungsbeispiel ist der optoelektronische Halbleiterchip 2 teilweise auf dem ersten und teilweise auf dem zweiten Anschlusselement 4 , 5 angeordnet , wobei der Halbleiterchip 2 den Zwischenraum S zwischen dem ersten und zweiten Anschlusselement 4 , 5 überspannt und j eweils ein Teil der Anschlusselemente 4 , 5 von dem Halbleiterchip 2 bedeckt ist . In the first exemplary embodiment, the optoelectronic semiconductor chip 2 is arranged partly on the first and partly on the second connection element 4, 5, with the semiconductor chip 2 spanning the gap S between the first and second connection elements 4, 5 and in each case a part of the connection elements 4 , 5 is covered by the semiconductor chip 2 .
Ferner weist die Einhausung 6 einen sechseckigen Grundriss G auf , wobei der Grundriss G der Einhausung 6 insbesondere hinsichtlich der Form und vorzugsweise auch der Größe dem Grundriss G des optoelektronischen Halbleiterbauteils 1 und dem Grundriss G des Trägerelements 3 entspricht . Dabei ragt die Einhausung 6 lateral , das heißt in Richtungen parallel zur der Montageebene E , im Wesentlichen, das heißt im Rahmen üblicher Herstellungstoleranzen, nicht über das Trägerelement 3 hinaus und schließt vorzugsweise bündig mit dem Trägerelement 3 ab . Furthermore, the housing 6 has a hexagonal layout G, with the layout G of the housing 6 corresponding in particular to the layout G of the optoelectronic semiconductor component 1 and the layout G of the carrier element 3 in terms of shape and preferably also the size. The housing 6 protrudes laterally, ie in directions parallel to the mounting plane E, essentially, ie within the scope of usual manufacturing tolerances, not beyond the carrier element 3 and is preferably flush with the carrier element 3 .
Die Einhausung 6 kann aus einer Schicht oder mehreren übereinander angeordneten Schichten gebildet sein, die auf den Halbleiterchip 2 und das Trägerelement 3 aufgebracht ist/ sind . Für die Einhausung 6 kommen Kunststof fmaterialien wie etwa Silikone , Epoxide oder Epoxidharze in Frage . Weiterhin kann die Einhausung 6 Konverterpartikel zur Wellenlängenkonversion eines Teils der vom Halbleiterkörper 9 emittierten Strahlung enthalten . Die Halbleiterbauteile 1 sind durch Trennbereiche T voneinander getrennt , deren Breiten 2t möglichst klein sind, vorzugsweise zwischen 50 pm und 100 pm . Beim konventionellen Sägen werden üblicherweise Blattbreiten von 100 oder gar 200 gm verwendet . Herstellungstechnisch lassen sich die geringen Breiten 2t insbesondere durch den Einsatz lithografischer oder stereolithografischer Verfahren bei der Erzeugung der Einhausungen 6 realisieren . Infolgedessen können die Produktions flächen P2 der Halbleiterbauteile 1 verkleinert und damit die Herstellungskosten gesenkt werden . The housing 6 can be formed from one layer or from a plurality of layers arranged one above the other, which is/are applied to the semiconductor chip 2 and the carrier element 3 . Plastic materials such as silicones, epoxides or epoxy resins can be used for the housing 6 . Furthermore, the housing 6 can contain converter particles for the wavelength conversion of part of the radiation emitted by the semiconductor body 9 . The semiconductor components 1 are separated from one another by separating regions T whose widths 2t are as small as possible, preferably between 50 μm and 100 μm. With conventional sawing, blade widths of 100 or even 200 gm are usually used. In terms of manufacturing technology, the small widths 2t can be realized in particular by using lithographic or stereolithographic methods when producing the housings 6 . As a result, the production areas P2 of the semiconductor components 1 can be reduced and thus the production costs can be reduced.
In Verbindung mit den Figuren 2 bis 5 werden verschiedene Schritte eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils 1 näher erläutert . Various steps of a method for producing an optoelectronic semiconductor component 1 are explained in more detail in connection with FIGS.
Zunächst wird ein Träger 12 bereitgestellt , auf den eine Schichtenfolge 3A, 3B aufgebracht wird, die den Träger 12 zunächst insbesondere durchgehend bedeckt und anschließend strukturiert wird (vgl . Figuren 2A und 2B ) . Vorteilhaft ist die Verwendung eines besonders großen Trägers 12 , beispielsweise mit einer Fläche von 300 mm x 450 mm, um eine kostengünstige Produktion zu ermöglichen . First, a carrier 12 is provided, to which a layer sequence 3A, 3B is applied, which initially covers the carrier 12 in particular continuously and is then structured (cf. FIGS. 2A and 2B). It is advantageous to use a particularly large carrier 12, for example with an area of 300 mm×450 mm, in order to enable cost-effective production.
Bei dem Träger 12 kann es sich um einen Glas- , Keramik- oder Metallträger handeln . Der Metallträger kann zum Beispiel Stahl , FeNi , Mo oder MoCu enthalten oder daraus bestehen . Ferner kann es sich bei dem Träger 12 um eine Leiterplatte ( sog . „PCB" ) handeln . The carrier 12 can be a glass, ceramic or metal carrier. The metal support can contain or consist of steel, FeNi, Mo or MoCu, for example. Furthermore, the carrier 12 can be a printed circuit board (so-called “PCB”).
Für die Schichtenfolge 3A, 3B kommen die bereits in Verbindung mit den Figuren 1A und 1B genannten Materialien in Frage . Die Schichtenfolge 3A, 3B wird derart strukturiert , dass mehrere sechseckige Trägerelemente 3 ausgebildet werden, die j eweils ein erstes , beispielsweise fünfeckiges Anschlusselement 4 und ein zweites , beispielsweise fünfeckiges Anschlusselement 5 aufweisen, die durch einen Zwischenraum S voneinander getrennt sind . Ferner sind j eweils zwei benachbarte Trägerelemente 3 durch einen Trennbereich T voneinander getrennt . Hinsichtlich der Merkmale des Zwischenraums S und des Trennbereichs T wird auf die im Zusammenhang mit dem ersten Aus führungsbeispiel gemachten Aus führungen verwiesen . Die Strukturierung der Schichtenfolge 3A, 3B erfolgt bei diesem Aus führungsbeispiel insbesondere mittels Fotolithografie . The materials already mentioned in connection with FIGS. 1A and 1B are suitable for the layer sequence 3A, 3B. The layer sequence 3A, 3B is structured in such a way that a plurality of hexagonal carrier elements 3 are formed, each of which has a first, for example pentagonal, connection element 4 and a second, for example, pentagonal, connection element 5, which are separated from one another by a space S. Furthermore, each two adjacent carrier elements 3 are separated from one another by a separating region T. With regard to the features of the intermediate space S and the separating area T, reference is made to the statements made in connection with the first exemplary embodiment. In this exemplary embodiment, the layer sequence 3A, 3B is structured in particular by means of photolithography.
Zwischen dem Träger 12 und der Schichtenfolge 3A, 3B beziehungsweise den Trägerelementen 3 ist eine Adhäsionsschicht 13 angeordnet , die bei der Herstellung eine mechanische Verbindung zwischen dem Träger 12 und der Schichtenfolge 3A, 3B beziehungsweise den Trägerelementen 3 vermittelt . Vorzugsweise handelt es sich bei der Adhäsionsschicht 13 um eine lösbare Schicht , die beispielsweise mittels eines Laser-Li ft-Of f-Verfahrens oder eines Peel-Of f-Verfahrens von der Schichtenfolge 3A, 3B beziehungsweise den Trägerelementen 3 abgelöst werden kann . Im Falle einer Ablösung durch ein Laser-Li ft-Of f-Verfahren kommt vorzugsweise ein Sili ziumnitrid für die Adhäsionsschicht 13 in Frage . Im Falle einer Ablösung durch ein Peel-Of f-Verfahren eignet sich insbesondere ein Polymer wie Polydimethylsiloxan ( „PDMS" ) für die Adhäsionsschicht 13 . An adhesion layer 13 is arranged between the carrier 12 and the layer sequence 3A, 3B or the carrier elements 3, which provides a mechanical connection between the carrier 12 and the layer sequence 3A, 3B or the carrier elements 3 during production. The adhesion layer 13 is preferably a detachable layer which can be detached from the layer sequence 3A, 3B or the carrier elements 3, for example by means of a laser lift-off method or a peel-off method. In the case of a detachment by a laser lift-off method, a silicon nitride is preferably suitable for the adhesion layer 13 . In the case of detachment by a peel-off method, a polymer such as polydimethylsiloxane (“PDMS”) is particularly suitable for the adhesion layer 13 .
In einem nächsten Schritt wird auf den Trägerelementen 3 j eweils ein Halbleiterchip 2 angeordnet . Die Halbleiterchips 2 können j eweils mittels einer Verbindungsschicht 14 , bei der es sich zum Beispiel um eine gestempelte , gedruckte oder fototechnisch strukturierte Klebeschicht handelt , an dem zugehörigen Trägerelement 3 befestigt werden . Weiterhin werden die Halbleiterchips 2 j eweils mittels eines ersten und zweiten Verbindungsmittels 7 , 8 mit dem ersten und zweiten Anschlusselement 4 , 5 des Trägerelements 3 , auf dem sie angeordnet sind, elektrisch leitend verbunden (vgl . Figuren 3A und 3B ) . Bei den Verbindungsmitteln 7 , 8 handelt es sich hier um Bonddrähte . In a next step, a respective semiconductor chip 2 is arranged on the carrier elements 3 . The semiconductor chips 2 can each be attached to the associated carrier element 3 by means of a connecting layer 14 which is, for example, a stamped, printed or phototechnically structured adhesive layer. Furthermore, the semiconductor chips 2 are electrically conductively connected in each case by means of a first and second connecting means 7, 8 to the first and second connection element 4, 5 of the carrier element 3 on which they are arranged (cf. FIGS. 3A and 3B). The connecting means 7 , 8 are bonding wires here.
In einem weiteren Schritt werden Einhausungen 6 erzeugt , die j eweils einen optoelektronischen Halbleiterchip 2 teilweise umgeben (vgl . Figuren 4A und 4B ) . Die Einhausungen 6 können dabei aus einer einzigen Schicht eines Ausgangsmaterials erzeugt werden, wobei die Schicht nach dem Aufbringen fotolithografisch strukturiert wird . Vorzugsweise handelt es sich bei dem Ausgangsmaterial um ein fotostrukturierbares Material , etwa einen Negativlack, was an einem Seitenrand j eder Einhausung 6 zu einem Unterschnitt beziehungsweise einer oder mehreren nach innen gewölbten Seitenflächen 6B führen kann . Der Negativlack vernetzt an den Stellen, die belichtet werden . Da die Belichtung von oben erfolgt , nimmt aufgrund der Lichtabsorption die Vernetzung nach unten ab . Beim Entwickeln wird das weniger stark vernetzte Material unten entfernt , was zu einem Unterschnitt führt . In a further step, housings 6 are produced, each of which partially surrounds an optoelectronic semiconductor chip 2 (cf. FIGS. 4A and 4B). The housings 6 can be produced from a single layer of starting material, with the layer being structured photolithographically after application. The starting material is preferably a photostructurable material, for example a negative lacquer, which can lead to an undercut or one or more inwardly curved side surfaces 6B on a side edge of each housing 6 . The negative resist is crosslinked in the areas that are exposed. Since exposure is from above, crosslinking decreases downwards due to light absorption. Developing removes the less crosslinked material below, resulting in an undercut.
Vorteilhaftweise liegen nach der Fertigstellung der Einhausungen 6 die optoelektronischen Halbleiterbauteile 1 als einzelne Bauteile auf dem Träger 12 vor . Insbesondere sind die Trennbereiche T frei vom Material der TrägerelementeAfter the housings 6 have been completed, the optoelectronic semiconductor components 1 are advantageously present as individual components on the carrier 12 . In particular, the separating areas T are free from the material of the carrier elements
3 und Einhausungen 6 . Zur Herstellung einer Mehrzahl von Halbleiterbauteilen 1 gemäß dem ersten Aus führungsbeispiel wird nach dem in den Figuren 4A und 4B dargestellten Schritt der Träger 12 abgelöst , was zur Vereinzelung der optoelektronischen Halbleiterbauteile 1 führt . 3 and enclosures 6 . To produce a plurality of semiconductor components 1 according to the first exemplary embodiment, the carrier 12 is detached after the step illustrated in FIGS. 4A and 4B, which leads to the isolation of the optoelectronic semiconductor components 1.
Alternativ kann, wie in den Figuren 5A und 5B dargestellt , vor der Ablösung des Trägers 12 beziehungsweise vor der Vereinzelung ein Zwischenträger 15 auf Vorderseiten der Einhausungen 6 aufgebracht werden . Nach Ablösung des Trägers 12 kann auf die Trägerelemente 3 j eweils eine Begrenzungsschicht 16 aufgebracht werden, welche diese auf ihrer von dem optoelektronischen Halbleiterchip 2 abgewandten Seite teilweise bedeckt . Wie die in Figur 5B dargestellte Draufsicht der Rückseite der Halbleiterbauteile 1 zeigt , umsäumt die Begrenzungsschicht 16 das Trägerelement 3 und bedeckt den Zwischenraum S zwischen den Anschlusselementen 4 , 5 . Insbesondere ist die Begrenzungsschicht 16 reflektierend ausgebildet , so dass Strahlungsverluste in dem Zwischenraum S reduziert werden können . In diesem Fall ist eine breitere Ausgestaltung des Zwischenraums S insbesondere mit einer Breite B von mehr als 200 pm vorteilhaft , um die Oberflächenmontage des Halbleiterbauteils 1 zu ermöglichen . Vorzugsweise handelt es sich bei der Begrenzungsschicht 16 um einen weißen Lötstopplack . Alternatively, as shown in FIGS. 5A and 5B, an intermediate carrier 15 can be applied to the front sides of the housings 6 before the carrier 12 is detached or before the separation. After the carrier 12 has been detached, a delimiting layer 16 can be applied to the carrier elements 3 in each case, which partially covers them on their side facing away from the optoelectronic semiconductor chip 2 . As the top view of the rear side of the semiconductor components 1 shown in FIG. 5B shows, the delimiting layer 16 surrounds the carrier element 3 and covers the intermediate space S between the connection elements 4 , 5 . In particular, the delimiting layer 16 is designed to be reflective, so that radiation losses in the intermediate space S can be reduced. In this case, a wider configuration of the intermediate space S, in particular with a width B of more than 200 μm, is advantageous in order to enable the surface mounting of the semiconductor component 1 . Preferably, the barrier layer 16 is a white solder resist.
Zur Vereinzelung der optoelektronischen Halbleiterbauteile 1 wird der Zwischenträger 15 abgelöst . The intermediate carrier 15 is detached in order to separate the optoelectronic semiconductor components 1 .
Figuren 6A ( Querschnittsansicht ) , 6B ( Draufsicht derFigures 6A (cross-sectional view), 6B (top view of the
Vorderseite ) und 6C ( Draufsicht der Rückseite ) zeigen verschiedene Ansichten eines optoelektronischen Halbleiterbauteils 1 , das gemäß dem vorausgehend beschriebenen Verfahren hergestellt werden kann . Front ) and Fig. 6C (rear plan view) show different views of an optoelectronic Semiconductor device 1, which can be manufactured according to the method described above.
Für das optoelektronische Halbleiterbauteil 1 gelten insbesondere die bereits im Zusammenhang mit dem ersten Aus führungsbeispiel gemachten Aus führungen . Im Vergleich zu dem ersten Aus führungsbeispiel weist das optoelektronische Halbleiterbauteil 1 gemäß dem zweiten Aus führungsbeispiel zusätzlich eine Begrenzungsschicht 16 auf , welche das Trägerelement 3 auf seiner von dem optoelektronischen Halbleiterchip 2 abgewandten Seite teilweise bedeckt . Insbesondere wird das Trägerelement 3 am Seitenrand und im Bereich des Zwischenraums S von der Begrenzungsschicht 16 bedeckt . Vorzugsweise handelt es sich bei der Begrenzungsschicht 16 um eine Lötstoppschicht , die beim Auflöten des Halbleiterbauteils 1 auf einen Montageträger, beispielsweise eine Leiterplatte , ein Verfließen eines Lotmaterials verhindern soll . Besonders bevorzugt hat die Begrenzungsschicht 16 reflektierende Eigenschaften, so dass Strahlungsverluste an der Rückseite reduziert werden können . The statements already made in connection with the first exemplary embodiment apply in particular to the optoelectronic semiconductor component 1 . In comparison to the first exemplary embodiment, the optoelectronic semiconductor component 1 according to the second exemplary embodiment additionally has a delimiting layer 16 which partially covers the carrier element 3 on its side facing away from the optoelectronic semiconductor chip 2 . In particular, the carrier element 3 is covered by the boundary layer 16 at the side edge and in the region of the intermediate space S. The delimiting layer 16 is preferably a solder stop layer which is intended to prevent a solder material from flowing when the semiconductor component 1 is soldered onto a mounting support, for example a printed circuit board. The delimiting layer 16 particularly preferably has reflective properties, so that radiation losses on the rear side can be reduced.
Figuren 7A ( Draufsicht der Vorderseite ) , 7B ( Querschnittsansicht ) und 7C ( Draufsicht der Rückseite ) zeigen verschiedene Ansichten eines optoelektronischen Halbleiterbauteils 1 gemäß einem dritten Aus führungsbeispiel . Im Unterschied zu dem ersten und zweiten Aus führungsbeispiel weist der Halbleiterchip 2 seine beiden Anschlusskontakte 10 , 11 an der dem Trägerelement 3 zugewandten Hauptfläche 9B des Halbleiterkörpers 9 auf . Vorzugsweise handelt es ich bei dem Halbleiterchip 2 um einen Flip-Chip, bei dem insbesondere der erste Halbleiterbereich des Halbleiterkörpers 9 an der zweiten Hauptfläche 9B und der zweite Halbleiterbereich an der ersten Hauptfläche 9A angeordnet ist . Die beiden Anschlusskontakte 10 , 11 sind j eweils mittels eines Verbindungsmittels 7 , 8 (nicht dargestellt ) , bei dem es sich hier insbesondere um eine Verbindungsschicht handelt , mit dem zugehörigen Anschlusselement 4 , 5 elektrisch leitend verbunden . FIGS. 7A (top view of the front side), 7B (cross-sectional view) and 7C (top view of the rear side) show different views of an optoelectronic semiconductor component 1 according to a third exemplary embodiment. In contrast to the first and second exemplary embodiment, the semiconductor chip 2 has its two connection contacts 10 , 11 on the main surface 9B of the semiconductor body 9 facing the carrier element 3 . The semiconductor chip 2 is preferably a flip chip, in which in particular the first semiconductor region of the semiconductor body 9 is arranged on the second main surface 9B and the second semiconductor region is arranged on the first main surface 9A. The two connection contacts 10 , 11 are each electrically conductively connected to the associated connection element 4 , 5 by means of a connection means 7 , 8 (not shown), which is in particular a connection layer here.
Ferner unterscheidet sich der Halbleiterchip 2 gemäß dem dritten Aus führungsbeispiel durch seine dem Trägerelement 3 und der Einhausung 6 entsprechende , sechseckige Grundriss form von den rechteckigen Grundriss formen gemäß dem ersten und zweiten Aus führungsbeispiel . Furthermore, the semiconductor chip 2 according to the third embodiment differs from the rectangular outline according to the first and second embodiment by its hexagonal outline shape corresponding to the carrier element 3 and the housing 6 .
Figuren 8A und 8B zeigen verschiedene Ansichten eines Verbunds von optoelektronischen Halbleiterbauteilen 1 gemäß einem vierten Aus führungsbeispiel . Im Unterschied zu den vorausgehenden Aus führungsbeispielen weist die Einhausung 6 einen ersten Bereich 61 und einen zweiten, an den ersten Bereich 61 angrenzenden Bereich 62 auf , wobei der erste und zweite Bereich 61 , 62 aus unterschiedlichen Materialien gebildet sind . Der erste Bereich 61 ist vorzugsweise strahlungsdurchlässig, das heißt transluzent , ausgebildet . Weiterhin ist der zweite Bereich 62 mit Vorteil ein wellenlängenkonvertierender Bereich . Der Halbleiterchip 2 ist in dem zweiten Bereich 62 angeordnet , wobei ein Teil der von dem Halbleiterchip 2 emittierten Strahlung den zweiten Bereich 62 durchläuft und zumindest teilweise wellenlängenkonvertiert wird, bevor die Strahlung in den ersten Bereich 61 gelangt und aus dem Halbleiterbauteil 1 auskoppeln kann . FIGS. 8A and 8B show different views of an assembly of optoelectronic semiconductor components 1 according to a fourth exemplary embodiment. In contrast to the previous exemplary embodiments, the housing 6 has a first area 61 and a second area 62 adjoining the first area 61, with the first and second areas 61, 62 being formed from different materials. The first region 61 is preferably designed to be radiation-permeable, that is to say translucent. Furthermore, the second area 62 is advantageously a wavelength-converting area. The semiconductor chip 2 is arranged in the second region 62, with part of the radiation emitted by the semiconductor chip 2 passing through the second region 62 and being at least partially wavelength-converted before the radiation reaches the first region 61 and can be coupled out of the semiconductor component 1.
Der zweite Bereich 62 ist in Draufsicht auf das Halbleiterbauteil 1 von dem ersten Bereich 61 umschlossen (vgl . Figur 8B ) . Das heißt , der erste Bereich 61 ist dem zweiten Bereich 62 ausgehend vom Halbleiterchip 2 lateral nachgeordnet . Der zweite Bereich 62 ist in einer Kavität des ersten Bereichs 61 angeordnet , wobei die Kavität einen im Wesentlichen, das heißt im Rahmen üblicher Herstellungstoleranzen, konstanten Durchmesser aufweist . Hierbei ragt der erste Bereich 61 vertikal , das heißt senkrecht zur Montageebene , über den zweiten Bereich 62 hinaus . The second region 62 is surrounded by the first region 61 in a plan view of the semiconductor component 1 (cf. FIG. 8B). This means that the first region 61 is arranged laterally downstream of the second region 62 starting from the semiconductor chip 2 . The second area 62 is arranged in a cavity of the first area 61, the cavity having a substantially constant diameter, that is to say within the scope of normal manufacturing tolerances. In this case, the first area 61 protrudes vertically, that is to say perpendicularly to the mounting plane, beyond the second area 62 .
Insbesondere der erste Bereich 61 , gegebenenfalls auch der zweite Bereich 62 der Einhausung 6 ist aus mehreren übereinander angeordneten Schichten 60A, 60B, 60C, 60D gebildet , die j eweils auf das Trägerelement 3 aufgebracht sind . Beispielsweise kann die Einhausung 6 mittels additiver Fertigung erzeugt werden, wobei die Schichten 60A, 60B, 60C, 60D j eweils nach dem Aufbringen strukturiert werden . Hierbei wird als Ausgangsmaterial für die Schichten 60A, 60B, 60C, 60D insbesondere ein fotostrukturierbares Material , vorzugsweise ein Negativlack verwendet , der an einem Seitenrand j eder Schicht 60A, 60B, 60C, 60D zu einem Unterschnitt beziehungsweise mehreren nach innen gewölbten Seitenflächen 6B führt . Bei der additiven Fertigung kommt vorzugsweise ein stereolithografisches Verfahren zum Einsatz . In particular, the first area 61 , possibly also the second area 62 of the housing 6 is formed from a plurality of layers 60A, 60B, 60C, 60D arranged one on top of the other, which are each applied to the carrier element 3 . For example, the housing 6 can be produced by means of additive manufacturing, with the layers 60A, 60B, 60C, 60D each being structured after application. In this case, the starting material for the layers 60A, 60B, 60C, 60D is in particular a photostructurable material, preferably a negative resist, which leads to an undercut or a plurality of inwardly curved side faces 6B on a side edge of each layer 60A, 60B, 60C, 60D. A stereolithographic process is preferably used in additive manufacturing.
Die Einhausung 6 weist auf ihrer von dem Trägerelement 3 abgewandten Vorderseite einen Abstandshalter 17 auf , der insbesondere aus der Schicht 60D gebildet ist . Der Abstandshalter 17 steht an der Vorderseite aus einer Hauptfläche 6A der Einhausung 6 hervor und ist in Draufsicht auf die Vorderseite umlaufend angeordnet (vgl . Figur 8B ) . Dabei werden das erste und zweite Verbindungsmittel 7 , 8 von dem Abstandshalter 17 lateral nicht überdeckt . Der Abstandshalter 17 kann die Verbindungsmittel 7 , 8 bei der Montage des Halbleiterbauteils 1 vor mechanischen Belastungen, insbesondere vor Druck von oben, wie es bei der Oberflächenmontage der Fall ist , schützen und die einwirkenden Kräfte seitlich ableiten, so dass die Bonddrähte nicht verbogen werden . The housing 6 has on its front side facing away from the carrier element 3 a spacer 17 which is formed in particular from the layer 60D. The spacer 17 protrudes from a main surface 6A of the housing 6 on the front side and is arranged circumferentially in a plan view of the front side (cf. FIG. 8B). In this case, the first and second connecting means 7 , 8 are not laterally covered by the spacer 17 . Of the Spacers 17 can protect the connecting means 7, 8 from mechanical stress during the assembly of the semiconductor component 1, in particular from pressure from above, as is the case with surface mounting, and can divert the acting forces laterally, so that the bonding wires are not bent.
Figuren 9A und 9B zeigen verschiedene Ansichten eines Verbunds von optoelektronischen Halbleiterbauteilen 1 gemäß einem fünften Aus führungsbeispiel . Im Unterschied zu dem vierten Aus führungsbeispiel weist die Kavität des ersten Bereichs 61 , in welcher der zweite Bereich 62 angeordnet ist , einen sich in Richtung des Trägerelements 3 verj üngenden Durchmesser auf . Hierbei kann der zweite Bereich 62 reflektierend und insbesondere aus einem weißen Verguss gebildet sein . Weiterhin kann der erste Bereich 61 strahlungsdurchlässig sein . FIGS. 9A and 9B show different views of an assembly of optoelectronic semiconductor components 1 according to a fifth exemplary embodiment. In contrast to the fourth exemplary embodiment, the cavity of the first area 61 in which the second area 62 is arranged has a diameter that tapers in the direction of the carrier element 3 . In this case, the second region 62 can be reflective and, in particular, can be formed from white casting. Furthermore, the first region 61 can be transparent to radiation.
Bei dem Halbleiterchip 2 handelt es sich vorzugsweise um einen oberflächenemittierenden Chip, der einen wesentlichen Teil der erzeugten Strahlung an der ersten Hauptfläche 9A emittiert . Der Halbleiterchip 2 ist auf dem ersten Anschlusselement 4 angeordnet und mittels eines Verbindungsmittels 7 , insbesondere einer Verbindungsschicht , an seinem ersten Anschlusskontakt 10 (nicht dargestellt ) mit diesem elektrisch leitend verbunden . Dabei wird das erste Anschlusselement 4 von dem ganzen optoelektronischen Halbleiterchip 2 teilweise lateral überdeckt . Weiterhin weist der Halbleiterchip 2 auf der ersten Hauptfläche 9A einen zweiten Anschlusskontakt 11 auf , der mittels eines Verbindungsmittels 8 , insbesondere einem Bonddraht , mit dem zweiten Anschlusselement 5 elektrisch leitend verbunden ist . Bei den in den Figuren 10 bis 12 dargestellten Aus führungsbeispielen handelt es sich wie bei dem fünften Aus führungsbeispiel vorzugsweise um einen oberflächenemittierenden Chip . Allerdings ist der Halbleiterchip 2 im ersten Bereich 61 der Einhausung 6 angeordnet . Dabei ist der erste Bereich 61 reflektierend und insbesondere aus einem weißen Verguss gebildet , während der zweite Bereich 62 strahlungsdurchlässig ist . Im Unterschied zu dem vierten Aus führungsbeispiel erfolgt bei diesen optoelektronischen Halbleiterbauteilen 1 eine anisotrope Abstrahlung, insbesondere in vertikaler Richtung V, während das optoelektronische Halbleiterbauteil 1 gemäß dem vierten Aus führungsbeispiel eine isotrope Abstrahlcharakteristik aufweist . The semiconductor chip 2 is preferably a surface-emitting chip which emits a substantial part of the radiation generated at the first main surface 9A. The semiconductor chip 2 is arranged on the first connection element 4 and is electrically conductively connected thereto at its first connection contact 10 (not shown) by means of a connection means 7, in particular a connection layer. In this case, the first connection element 4 is partially laterally covered by the entire optoelectronic semiconductor chip 2 . Furthermore, the semiconductor chip 2 has a second connection contact 11 on the first main area 9A, which is electrically conductively connected to the second connection element 5 by means of a connecting means 8 , in particular a bonding wire. As in the fifth exemplary embodiment, the exemplary embodiments illustrated in FIGS. 10 to 12 are preferably a surface-emitting chip. However, the semiconductor chip 2 is arranged in the first area 61 of the housing 6 . In this case, the first area 61 is reflective and formed in particular from a white encapsulation, while the second area 62 is transparent to radiation. In contrast to the fourth exemplary embodiment, these optoelectronic semiconductor components 1 have an anisotropic emission, in particular in the vertical direction V, while the optoelectronic semiconductor component 1 according to the fourth exemplary embodiment has an isotropic emission characteristic.
Bei dem in Figur 10 dargestellten Aus führungsbeispiel schließen der erste und zweite Bereich 61 , 62 an der Vorderseite des Halbleiterbauteils 1 bündig miteinander ab . In the exemplary embodiment illustrated in FIG. 10, the first and second areas 61 , 62 on the front side of the semiconductor component 1 end flush with one another.
Bei dem in Figur 11 dargestellten Aus führungsbeispiel ist der zweite Bereich 62 auf dem ersten Bereich 61 angeordnet . In the exemplary embodiment shown in FIG. 11, the second area 62 is arranged on the first area 61 .
Bei dem in Figur 12 dargestellten Aus führungsbeispiel ist der zweite Bereich 62 in einer Kavität des ersten Bereichs 61 , die einen sich in Richtung des Trägerelements 3 verj üngenden Durchmesser aufweist , angeordnet und ragt über den ersten Bereich 61 hinaus . Der zweite Bereich 62 ist dabei konvex gekrümmt und weist insbesondere die Wirkung einer Linse auf . Der erste Bereich 61 weist mit Vorteil eine die Kavität umrandende Stoppschicht 61A auf , die bei der Herstellung des zweiten Bereichs 62 , vorzugsweise mittels Dispensen, eine Ausbreitung eines für die Herstellung des zweiten Bereichs 62 verwendeten Materials gezielt einschränkt . Bei dem in Figur 13 dargestellten Aus führungsbeispiel weist der Halbleiterchip 2 , bei dem es sich vorzugsweise um einen oberflächenemittierenden Chip handelt , auf der ersten Hauptfläche 9A ein Konversionselement 18 , etwa ein Keramikplättchen, zur Wellenlängenkonversion der von dem Halbleiterkörper 9 emittierten Strahlung auf . Dabei ist der Halbleiterchip 2 in dem zweiten Bereich 62 angeordnet , der sich in einer Kavität des ersten Bereichs 61 befindet . Die Einhausung 6 kann wie im Zusammenhang mit dem vierten Aus führungsbeispiel beschrieben hergestellt werden, wobei der zweite Bereich 62 vorzugsweise aus einem reflektierenden Material , zum Beispiel einer weißen Füllung, gebildet wird . Das optoelektronische Halbleiterbauteil 1 weist insbesondere eine isotrope Abstrahlcharakteristik auf . Im Übrigen gelten die zu den vorherigen Aus führungsbeispielen gemachten Aus f ührungen . In the exemplary embodiment shown in FIG. 12, the second area 62 is arranged in a cavity of the first area 61 , which has a diameter that tapers in the direction of the carrier element 3 , and protrudes beyond the first area 61 . The second area 62 is convexly curved and in particular has the effect of a lens. The first area 61 advantageously has a stop layer 61A surrounding the cavity, which restricts the spread of a material used for the production of the second area 62 in a targeted manner during the production of the second area 62, preferably by means of dispensing. In the exemplary embodiment illustrated in FIG. 13, the semiconductor chip 2, which is preferably a surface-emitting chip, has a conversion element 18, such as a small ceramic plate, on the first main surface 9A for wavelength conversion of the radiation emitted by the semiconductor body 9. In this case, the semiconductor chip 2 is arranged in the second area 62 which is located in a cavity of the first area 61 . The housing 6 can be manufactured as described in connection with the fourth exemplary embodiment, with the second area 62 preferably being formed from a reflective material, for example a white filling. The optoelectronic semiconductor component 1 has in particular an isotropic emission characteristic. Otherwise, the statements made on the previous exemplary embodiments apply.
Bei dem in Figur 14 dargestellten Aus führungsbeispiel ist der Halbleiterchip 2 , bei dem es sich vorzugsweise um einen oberflächenemittierenden Chip handelt , in dem ersten Bereich 61 der Einhausung 6 angeordnet . Der erste Bereich 61 enthält absorbierende Partikel zur Absorption eines Teils der vom Halbleiterkörper 9 emittierten Strahlung . Weiterhin ist der zweite Bereich 62 der Einhausung 6 auf dem ersten Bereich 61 angeordnet und als vorzugsweise strahlungsdurchlässiger Abstandshalter 17 ausgebildet . Die beiden Bereiche 61 , 62 können j eweils schichtweise mittels Stereolithografie erzeugt werden . Im Übrigen gelten die zu den vorherigen Aus führungsbeispielen gemachten Aus führungen . In the exemplary embodiment illustrated in FIG. 14, the semiconductor chip 2 , which is preferably a surface-emitting chip, is arranged in the first area 61 of the housing 6 . The first region 61 contains absorbent particles for absorbing part of the radiation emitted by the semiconductor body 9 . Furthermore, the second area 62 of the housing 6 is arranged on the first area 61 and is designed as a preferably radiation-transmissive spacer 17 . The two areas 61 , 62 can each be produced in layers by means of stereolithography. For the rest, the explanations given for the previous exemplary embodiments apply.
Bei dem in Figur 15 dargestellten Aus führungsbeispiel weist das Halbleiterbauteil 1 im Unterschied zu dem in Figur 14 dargestellten Ausführungsbeispiel ein ebenes zweites Verbindungsmittel 8, ein sog. „planar interconnect", auf. Der „planar interconnect" ist den elektrischen Kontakten beim sog. „eWLP" (embedded wafer level packaging) gleichzusetzen. In the embodiment shown in Figure 15, the semiconductor component 1, in contrast to that in Figure 14 The illustrated embodiment has a flat second connecting means 8, a so-called "planar interconnect". The "planar interconnect" is equivalent to the electrical contacts in the so-called "eWLP" (embedded wafer level packaging).
Vorzugsweise ist das Verbindungsmittel 8 in den zweiten Bereich 62 der Einhausung 6 eingebettet, wobei der zweite Bereich 62 als durchgehende, ebene Schicht auf dem ersten Bereich 61 angeordnet ist. Im Übrigen gelten die zu den vorherigen Ausführungsbeispielen, insbesondere die zu Figur 14 gemachten Ausführungen. The connecting means 8 is preferably embedded in the second area 62 of the housing 6, with the second area 62 being arranged as a continuous, flat layer on the first area 61. For the rest, the statements made with regard to the previous exemplary embodiments, in particular the statements made with regard to FIG. 14, apply.
Figur 16A zeigt eine schematische Draufsicht eines quadratischen Halbleiterbauteils 1 und Figur 16B eine schematische Draufsicht eines sechseckigen Halbleiterbauteils 1, die jeweils eine Grund- beziehungsweise Chipfläche CI beziehungsweise C2, die größenmäßig insbesondere der ersten und zweiten Hauptfläche 9A, 9B entsprechen, und eine Bauteilfläche Dl beziehungsweise D2 aufweisen, wobei die Bauteilfläche Dl, D2 um einen für die Verbindungsmittel 7, 8 benötigten Platz gegenüber der Chipfläche Cl, C2 vergrößert ist. Die Bauteilfläche Dl, D2 entspricht insbesondere der Größe des Grundrisses G. Eine für das jeweilige Bauteil 1 benötigte Produktionsfläche Pl, P2 ergibt sich aus der Bauteilfläche Dl, D2 plus der Breite t des Trennbereichs T. Figure 16A shows a schematic top view of a square semiconductor component 1 and Figure 16B shows a schematic top view of a hexagonal semiconductor component 1, each having a base or chip area CI or C2, which correspond in size in particular to the first and second main areas 9A, 9B, and a component area Dl or Have D2, the component area D1, D2 being increased by a space required for the connecting means 7, 8 compared to the chip area C1, C2. The component area D1, D2 corresponds in particular to the size of the floor plan G. A production area P1, P2 required for the respective component 1 results from the component area D1, D2 plus the width t of the separating area T.
Die Produktionsfläche PI des quadratischen HalbleiterbauteilsThe production area PI of the square semiconductor device
1 lässt sich nun wie folgt berechnen: 1 can now be calculated as follows:
P = (a + 2b)2 wobei „a" eine Kantenlänge des quadratischen HalbleiterchipsP = (a + 2b) 2 where "a" is an edge length of the square semiconductor chip
2 und „b" einen Abstand der Chipkanten vom Rand des2 and "b" a distance of the chip edges from the edge of the
Trennbereichs T angibt. Weiterhin lässt sich die Produktionsfläche P2 des sechseckigen Halbleiterbauteils 1, bei dem es sich um ein regelmäßiges Sechseck handelt, wie folgt berechnen:
Figure imgf000035_0001
wobei „r" einer Höhe der in dem sechseckigen Halbleiterchip 2 enthaltenen gleichseitigen Dreiecke und „r + b" einer Höhe der in dem sechseckigen Halbleiterbauteil 1 enthaltenen gleichseitigen Dreiecke entspricht. Separation area T indicates. Furthermore, the production area P2 of the hexagonal semiconductor device 1, which is a regular hexagon, can be calculated as follows:
Figure imgf000035_0001
where "r" corresponds to a height of the equilateral triangles included in the hexagonal semiconductor chip 2 and "r+b" corresponds to a height of the equilateral triangles included in the hexagonal semiconductor device 1.
Bei gleich großen Chipflächen, also für Cl = C2, gilt:
Figure imgf000035_0002
With chip areas of the same size, i.e. for Cl = C2, the following applies:
Figure imgf000035_0002
In der in Figur 17 dargestellten Tabelle sind für drei verschiedene Ausführungsbeispiele eines Halbleiterchips, dessen Kantenlänge beim ersten Ausführungsbeispiel a = 0,3 mm (vgl. erste Tabellenzeile) , beim zweiten Ausführungsbeispiel a = 0,5 mm (zweite Tabellenzeile) und beim dritten Ausführungsbeispiel a = 1,0 mm (vgl. dritte Tabellenzeile) beträgt, während der Abstand b gleich bleibt und 0,5 mm beträgt, die verschiedenen Produktionsflächen PI für das in Figur 16A dargestellte quadratische Halbleiterbauteil sowie die verschiedenen Produktionsflächen P2 für das in Figur 16B dargestellte sechseckige Halbleiterbauteil gemäß den oben genannten Formeln angegeben. The table shown in FIG. 17 shows three different exemplary embodiments of a semiconductor chip whose edge length is a=0.3 mm in the first exemplary embodiment (cf. first row of the table), in the second exemplary embodiment a=0.5 mm (second row in the table) and in the third exemplary embodiment a = 1.0 mm (see third row of the table), while the distance b remains the same and is 0.5 mm, the different production areas PI for the square semiconductor component shown in FIG. 16A and the different production areas P2 for that shown in FIG. 16B given hexagonal semiconductor device according to the above formulas.
Wie das Verhältnis der Produktionsflächen P2/P1 beziehungsweise 1-P2/P1 zeigt, kann mittels der sechseckigenAs the ratio of the production areas P2/P1 or 1-P2/P1 shows, the hexagonal
Bauteilfläche beziehungsweise mittels des sechseckigen Grundrisses eine Flächenersparnis von mindestens 6 , 8 % erzielt werden . Component area or by means of the hexagonal floor plan, a space saving of at least 6.8% can be achieved.
Bei den in den Figuren 18 bis 21 dargestellten Aus führungsbeispielen weisen die optoelektronischen Halbleiterbauteile 1 mehrere Halbleiterchips 2A, 2B, 2C auf , wobei zumindest zwei der Halbleiterchips 2A, 2B, 2C im Betrieb Strahlung verschiedener Farbe emittieren . Vorzugsweise emittieren die optoelektronischen Halbleiterbauteile 1 im Betrieb weißes Licht . In the exemplary embodiments illustrated in FIGS. 18 to 21, the optoelectronic semiconductor components 1 have a plurality of semiconductor chips 2A, 2B, 2C, with at least two of the semiconductor chips 2A, 2B, 2C emitting radiation of different colors during operation. The optoelectronic semiconductor components 1 preferably emit white light during operation.
Bei dem in Figur 18 dargestellten Aus führungsbeispiel weist das Trägerelement 3 einen sechseckigen Grundriss und mehrere erste und mehrere zweite Anschlusselemente 4 , 5 auf , die durch Zwischenräume S voneinander beabstandet sind . Dabei sind die Halbleiterchips 2A, die vorzugsweise rote und infrarote Strahlung emittieren, auf einem gemeinsamen ersten Anschlusselement 4 angeordnet und j eweils mittels eines zweiten Verbindungsmittels 8 , insbesondere eines Bonddrahts , mit einem separaten zweiten Anschlusselement 5 elektrisch leitend verbunden . Ferner ist der anders farbige Halbleiterchip 2B, beispielsweise grün, auf einem separaten zweiten Anschlusselement 5 angeordnet und mittels eines ersten Verbindungsmittels 7 , insbesondere eines Bonddrahts , mit einem separaten ersten Anschlusselement 4 elektrisch leitend verbunden . Bei diesem Aus führungsbeispiel sind die Halbleiterchips 2A, 2B j eweils separat elektrisch ansteuerbar . In the exemplary embodiment illustrated in FIG. 18, the carrier element 3 has a hexagonal outline and a plurality of first and a plurality of second connection elements 4 , 5 which are spaced apart from one another by intermediate spaces S. The semiconductor chips 2A, which preferably emit red and infrared radiation, are arranged on a common first connection element 4 and are each electrically conductively connected to a separate second connection element 5 by means of a second connection means 8, in particular a bonding wire. Furthermore, the differently colored semiconductor chip 2B, for example green, is arranged on a separate second connection element 5 and is electrically conductively connected to a separate first connection element 4 by means of a first connection means 7, in particular a bonding wire. In this exemplary embodiment, the semiconductor chips 2A, 2B can each be electrically controlled separately.
Bei dem in Figur 19 dargestellten Aus führungsbeispiel sind die Halbleiterchips 2A wie bei dem in Figur 18 dargestellten Aus führungsbeispiel auf einem gemeinsamen erstenIn the embodiment shown in FIG. 19, the semiconductor chips 2A are on a common first one as in the embodiment shown in FIG
Anschlusselement 4 angeordnet , während der anders farbige Halbleiterchip 2B auf einem separaten zweiten Anschlusselement 5 angeordnet ist . Weiterhin sind die zweiten Verbindungsmittel 8 der Halbleiterchips 2A mit demselben zweiten Anschlusselement 5 elektrisch leitend verbunden und damit parallel geschaltet . Der anders farbige Halbleiterchip 2B ist mittels des ersten Verbindungsmittels 7 mit dem ersten Anschlusselement 4 , auf dem die Halbleiterchips 2A angeordnet sind, elektrisch leitend verbunden . Connection element 4 arranged while the differently colored Semiconductor chip 2B is arranged on a separate second connection element 5 . Furthermore, the second connection means 8 of the semiconductor chips 2A are electrically conductively connected to the same second connection element 5 and are therefore connected in parallel. The differently colored semiconductor chip 2B is electrically conductively connected by means of the first connecting means 7 to the first connection element 4 on which the semiconductor chips 2A are arranged.
Bei dem in Figur 20 dargestellten Aus führungsbeispiel weist das optoelektronische Halbleiterbauteil 1 drei verschiedenfarbige Halbleiterchips 2A, zum Beispiel rot , 2B, zum Beispiel blau, 2C, zum Beispiel grün, auf , wobei die Halbleiterchips 2A, 2B, 2C auf einem gemeinsamen ersten Anschlusselement 4 angeordnet sind und mittels zweiten Verbindungsmitteln 8 j eweils mit einem separaten zweiten Anschlusselement 5 elektrisch leitend verbunden sind, so dass die Halbleiterchips 2A, 2B, 2C getrennt elektrisch ansteuerbar sind . Im Unterschied zu den in den Figuren 18 und 19 dargestellten Aus führungsbeispielen ist das Trägerelement 3 nicht sechseckig, sondern dreieckig, während die Halbleiterchips 2A, 2B, 2C quadratisch sind . In the exemplary embodiment illustrated in Figure 20, the optoelectronic semiconductor component 1 has three differently colored semiconductor chips 2A, for example red, 2B, for example blue, 2C, for example green, with the semiconductor chips 2A, 2B, 2C being connected to a common first connection element 4 are arranged and are each electrically conductively connected to a separate second connection element 5 by means of second connecting means 8, so that the semiconductor chips 2A, 2B, 2C are electrically controllable separately. In contrast to the exemplary embodiments shown in FIGS. 18 and 19, the carrier element 3 is not hexagonal but triangular, while the semiconductor chips 2A, 2B, 2C are square.
Bei dem in Figur 21 dargestellten Aus führungsbeispiel sind die verschiedenfarbigen Halbleiterchips 2A, 2B, 2C in gleicher Weise verschaltet und angeordnet wie bei dem in Figur 20 dargestellten Aus führungsbeispiel . Allerdings weisen die Halbleiterchips 2A, 2B, 2C eine dreieckige Grundriss form und das Trägerelement 3 eine viereckige Grundriss form auf . In the exemplary embodiment shown in FIG. 21, the differently colored semiconductor chips 2A, 2B, 2C are interconnected and arranged in the same way as in the exemplary embodiment shown in FIG. However, the semiconductor chips 2A, 2B, 2C have a triangular outline shape and the carrier element 3 has a quadrangular outline shape.
Die Figuren 22A bis 22H illustrieren mögliche Grundriss formen der hier beschriebenen optoelektronischen HalbleiterbauteileFIGS. 22A to 22H illustrate possible outline shapes of the optoelectronic semiconductor components described here
1 . Beispielsweise kann der Grundriss G ein Sechseck (vgl . Figur 22H) , insbesondere ein regelmäßiges Sechseck (vgl . 1 . For example, the ground plan G can be a hexagon (cf. Figure 22H), in particular a regular hexagon (cf.
Figur 22A) , ein durch Halbierung eines Sechsecks entlang einer Symmetrieachse X entstandenes Viereck (vgl . Figuren 22B und 22D) , ein durch Halbierung eines Sechsecks entlang einer Symmetrieachse X enstandenes Fünfeck (vgl . Figur 22C ) oder ein durch Zerteilung eines Sechsecks entlang mehrerer Symmetrieachsen X entstandenes Dreieck (vgl . Figuren 22E und 22G) oder Viereck (vgl . Figur 22 F) sein . Figure 22A), a quadrilateral created by bisecting a hexagon along an axis of symmetry X (see Figures 22B and 22D), a pentagon created by bisecting a hexagon along an axis of symmetry X (see Figure 22C) or a hexagon created by dividing a hexagon along several axes of symmetry X resulting triangle (see. Figures 22E and 22G) or square (see. Figure 22F).
Die Erfindung ist nicht durch die Beschreibung anhand der Aus führungsbeispiele beschränkt . Vielmehr umfasst die Erfindung j edes neue Merkmal sowie j ede Kombination von Merkmalen, was insbesondere j ede Kombination von Merkmalen in den Patentansprüchen beinhaltet , auch wenn dieses Merkmal oder diese Kombination selbst nicht expli zit in den Patentansprüchen oder Aus führungsbeispielen angegeben ist . The invention is not limited by the description based on the exemplary embodiments. Rather, the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102020130211 . 8 , deren Of fenbarungsgehalt hiermit durch Rückbezug aufgenommen wird . This patent application claims the priority of German patent application 102020130211. 8, the disclosure content of which is hereby incorporated by reference.
Bezugs zeichenliste reference character list
I optoelektronisches Halbleiterbauteil I optoelectronic semiconductor component
2 , 2A, 2B, 2C optoelektronischer Halbleiterchip2, 2A, 2B, 2C optoelectronic semiconductor chip
3 Trägerelement 3 carrier element
3A erste Schicht 3A first layer
3B zweite Schicht 3B second layer
4 erstes Anschlusselement 4 first connection element
5 zweites Anschlusselement 5 second connection element
6 Einhausung 6 enclosure
6A Hauptfläche 6A main surface
6B Seitenfläche 6B side surface
7 erstes Verbindungsmittel 7 first connecting means
8 zweites Verbindungsmittel 8 second lanyard
9 Halbleiterkörper 9 semiconductor bodies
9A erste Hauptfläche 9A first major surface
9B zweite Hauptfläche 9B second major surface
9C Seitenfläche 9C side surface
10 erster Anschlusskontakt 10 first connection contact
I I zweiter Anschlusskontakt I I second connection contact
12 Träger 12 carriers
13 Adhäsionsschicht 13 adhesion layer
14 Verbindungsschicht 14 connection layer
15 Zwischenträger 15 subcarriers
16 Begrenzungsschicht 16 Confinement Layer
17 Abstandshalter 17 spacers
18 Konversionselement 18 conversion element
60A, 60B, 60C, 60D Schicht der Einhausung60A, 60B, 60C, 60D layer of enclosure
61 erster Bereich der Einhausung 61 first area of the enclosure
61A Stoppschicht 61A stop layer
62 zweiter Bereich der Einhausung a Kantenlänge b Abstand r Höhe t Breite 62 second area of the enclosure a edge length b distance r height t width
A Bauteilachse B Breite A component axis B width
Cl, C2 Chipfläche Cl, C2 chip area
Dl, D2 Bauteilfläche Dl, D2 component area
E Montageebene E mounting level
G Grundriss Pl, P2 ProduktionsflächeG floor plan Pl, P2 production area
S Zwischenraum S space
T Trennbereich T separation area
V vertikale Richtung V vertical direction
X Symmetrieachse X axis of symmetry

Claims

39 Patentansprüche 39 patent claims
1. Optoelektronisches Halbleiterbauteil (1) umfassend 1. Optoelectronic semiconductor component (1) comprising
- zumindest einen optoelektronischen Halbleiterchip (2) ,- At least one optoelectronic semiconductor chip (2),
- ein Trägerelement (3) , das zumindest ein erstes Anschlusselement (4) und zumindest ein zweites Anschlusselement (5) zur elektrischen Kontaktierung des optoelektronischen Halbleiterbauteils (1) von außen aufweist, wobei der zumindest eine optoelektronische Halbleiterchip (2) an dem Trägerelement (3) angeordnet und mit einem ersten und zweiten Anschlusselement (4, 5) des Trägerelements (3) elektrisch leitend verbunden ist,- a carrier element (3), which has at least one first connection element (4) and at least one second connection element (5) for electrically contacting the optoelectronic semiconductor component (1) from the outside, the at least one optoelectronic semiconductor chip (2) being attached to the carrier element (3 ) and is electrically conductively connected to a first and second connection element (4, 5) of the carrier element (3),
- eine Einhausung (6) , die den zumindest einen optoelektronischen Halbleiterchip (2) zumindest teilweise umgibt, wobei das optoelektronische Halbleiterbauteil (1) einen polygonalen, nicht-rechteckigen Grundriss (G) aufweist. - A housing (6) which at least partially surrounds the at least one optoelectronic semiconductor chip (2), the optoelectronic semiconductor component (1) having a polygonal, non-rectangular outline (G).
2. Optoelektronisches Halbleiterbauteil (1) gemäß dem vorhergehenden Anspruch, wobei der Grundriss (G) eine polygonale Form aufweist, die dazu geeignet ist, mehrere optoelektronische Halbleiterbauteile (1) lückenlos aneinanderzureihen . 2. Optoelectronic semiconductor component (1) according to the preceding claim, wherein the outline (G) has a polygonal shape which is suitable for a plurality of optoelectronic semiconductor components (1) to be lined up without gaps.
3. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei der Grundriss (G) sechseckig ist oder der Form eines Teils eines Sechsecks entspricht. 3. Optoelectronic semiconductor component (1) according to any one of the preceding claims, wherein the outline (G) is hexagonal or corresponds to the shape of part of a hexagon.
4. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei das Trägerelement (3) einen polygonalen, nicht-rechteckigen Grundriss (G) aufweist. 40 4. Optoelectronic semiconductor component (1) according to any one of the preceding claims, wherein the carrier element (3) has a polygonal, non-rectangular outline (G). 40
5. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei die Einhausung (6) einen polygonalen, nicht-rechteckigen Grundriss (G) aufweist. 5. Optoelectronic semiconductor component (1) according to one of the preceding claims, wherein the housing (6) has a polygonal, non-rectangular outline (G).
6. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei die Einhausung (6) eine Schicht oder mehrere übereinander angeordnete Schichten (60A, 60B, 60C, 60D) aufweist, die auf das Trägerelement (3) aufgebracht ist/sind. 6. Optoelectronic semiconductor component (1) according to one of the preceding claims, wherein the housing (6) has a layer or a plurality of layers arranged one above the other (60A, 60B, 60C, 60D) which is/are applied to the carrier element (3).
7. Optoelektronisches Halbleiterbauteil (1) gemäß dem vorhergehenden Anspruch, wobei die Schicht oder Schichten (60A, 60B, 60C, 60D) jeweils zumindest eine nach innen gewölbte Seitenfläche (6B) aufweisen. 7. Optoelectronic semiconductor component (1) according to the preceding claim, wherein the layer or layers (60A, 60B, 60C, 60D) each have at least one inwardly curved side surface (6B).
8. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei die Einhausung (6) einen ersten Bereich (61) und einen zweiten, an den ersten Bereich (61) angrenzenden Bereich (62) aufweist, und der erste und zweite Bereich (61, 62) aus unterschiedlichen Materialien gebildet sind. 8. The optoelectronic semiconductor component (1) according to any one of the preceding claims, wherein the housing (6) has a first area (61) and a second area (62) adjoining the first area (61), and the first and second areas ( 61, 62) are formed from different materials.
9. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei der zumindest eine optoelektronische Halbleiterchip (2) mittels eines ersten Verbindungsmittels (7) mit dem ersten Anschlusselement (4) und mittels eines zweiten Verbindungsmittels (8) mit dem zweiten Anschlusselement (5) elektrisch leitend verbunden ist, und wobei die Einhausung (6) auf ihrer von dem Trägerelement (3) abgewandten Vorderseite einen Abstandshalter (17) aufweist, der das erste und/oder zweite Verbindungsmittel (7, 8) lateral nicht überdeckt. 41 9. The optoelectronic semiconductor component (1) according to any one of the preceding claims, wherein the at least one optoelectronic semiconductor chip (2) is connected to the first connection element (4) by means of a first connection means (7) and to the second connection element (5) by means of a second connection means (8). ) is connected in an electrically conductive manner, and wherein the housing (6) has a spacer (17) on its front side facing away from the carrier element (3) which does not laterally cover the first and/or second connecting means (7, 8). 41
10. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei zumindest das erste Anschlusselement (4) , mit dem der optoelektronische Halbleiterchip (2) elektrisch leitend verbunden ist, von dem optoelektronischen Halbleiterchip (2) zumindest teilweise lateral überdeckt wird. 10. Optoelectronic semiconductor component (1) according to one of the preceding claims, wherein at least the first connection element (4) to which the optoelectronic semiconductor chip (2) is electrically conductively connected is at least partially laterally covered by the optoelectronic semiconductor chip (2).
11. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, das eine Begrenzungsschicht (16) aufweist, welche das Trägerelement (3) auf seiner von dem optoelektronischen Halbleiterchip (2) abgewandten Seite teilweise bedeckt. 11. Optoelectronic semiconductor component (1) according to one of the preceding claims, which has a boundary layer (16) which partially covers the carrier element (3) on its side facing away from the optoelectronic semiconductor chip (2).
12. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei das Trägerelement (3) eine strukturierte Schicht oder Schichtenfolge (3A, 3B) ist, die aus zumindest einem Metall und/oder einer Metallverbindung gebildet ist. 12. Optoelectronic semiconductor component (1) according to one of the preceding claims, wherein the carrier element (3) is a structured layer or layer sequence (3A, 3B) which is formed from at least one metal and/or a metal compound.
13. Optoelektronisches Halbleiterbauteil (1) gemäß einem der vorhergehenden Ansprüche, wobei der optoelektronische Halbleiterchip (2) einen Grundriss (G) aufweist, der sich von dem Grundriss (G) des optoelektronischen Halbleiterbauteils (1) unterscheidet. 13. Optoelectronic semiconductor component (1) according to one of the preceding claims, wherein the optoelectronic semiconductor chip (2) has an outline (G) which differs from the outline (G) of the optoelectronic semiconductor component (1).
14. Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauteils (1) gemäß einem der vorhergehenden Ansprüche umfassend die Schritte: 14. A method for producing at least one optoelectronic semiconductor component (1) according to any one of the preceding claims, comprising the steps:
- Bereitstellen eines Trägers (12) , - Providing a carrier (12),
- Aufbringen einer Schicht oder Schichtenfolge (3A, 3B) auf den Träger ( 12 ) , - Application of a layer or layer sequence (3A, 3B) to the carrier (12),
- Strukturierung der Schicht oder Schichtenfolge (3A, 3B) derart, dass zumindest ein Trägerelement (3) ausgebildet wird, das zumindest ein erstes Anschlusselement (4) und zumindest ein zweites Anschlusselement (5) aufweist, - Structuring of the layer or layer sequence (3A, 3B) such that at least one carrier element (3) is formed which has at least one first connection element (4) and at least one second connection element (5),
- Anordnen zumindest eines optoelektronischen Halbleiterchips (2) auf dem Trägerelement (3) , - Arranging at least one optoelectronic semiconductor chip (2) on the carrier element (3),
- elektrisch leitendes Verbinden des optoelektronischen Halbleiterchips (2) mit einem ersten und zweiten Anschlusselement (4, 5) des Trägerelements (3) , - electrically conductive connection of the optoelectronic semiconductor chip (2) to a first and second connection element (4, 5) of the carrier element (3),
- Erzeugen zumindest einer Einhausung (6) , die den zumindest einen optoelektronischen Halbleiterchip (2) zumindest teilweise umgibt, durch Aufbringen einer oder mehrerer Schichten (60A, 60B, 60C, 60D) , wobei die eine Schicht oder mehreren Schichten (60A, 60B, 60C, 60D) einer Struktur folgend aufgebracht werden oder nach dem Aufbringen strukturiert werden. - Creating at least one housing (6) which at least partially surrounds the at least one optoelectronic semiconductor chip (2) by applying one or more layers (60A, 60B, 60C, 60D), wherein the one layer or more layers (60A, 60B, 60C, 60D) are applied following a structure or are structured after the application.
15. Verfahren gemäß dem vorhergehenden Anspruch, wobei zum Erzeugen der Einhausung (6) eines der folgenden Verfahren verwendet wird: Lithografie, additive Fertigung. 15. The method according to the preceding claim, wherein one of the following methods is used to produce the housing (6): lithography, additive manufacturing.
16. Verfahren gemäß einem der beiden vorhergehenden Ansprüche, wobei nach der Fertigstellung einer Mehrzahl von Einhausungen (6) eine Mehrzahl von optoelektronischen Halbleiterbauteilen (1) ohne weiteren Vereinzelungsschritt als separate Bauteile auf dem Träger (12) vorliegen. 16. The method according to claim 1, wherein after the completion of a plurality of housings (6), a plurality of optoelectronic semiconductor components (1) are present as separate components on the carrier (12) without a further isolation step.
PCT/EP2021/079178 2020-11-16 2021-10-21 Optoelectronic semiconductor component and method for producing same WO2022100976A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020130211.8 2020-11-16
DE102020130211.8A DE102020130211A1 (en) 2020-11-16 2020-11-16 Optoelectronic semiconductor component and method for producing at least one optoelectronic semiconductor component

Publications (1)

Publication Number Publication Date
WO2022100976A1 true WO2022100976A1 (en) 2022-05-19

Family

ID=78372026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/079178 WO2022100976A1 (en) 2020-11-16 2021-10-21 Optoelectronic semiconductor component and method for producing same

Country Status (2)

Country Link
DE (1) DE102020130211A1 (en)
WO (1) WO2022100976A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022121519A1 (en) 2022-08-25 2024-03-07 Ams-Osram International Gmbh RADIATION-EMITTING SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING RADIATION-EMITTING SEMICONDUCTOR COMPONENTS

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027157A (en) * 2005-07-12 2007-02-01 Akita Denshi Systems:Kk Light emitting diode device, its manufacturing method, and illumination apparatus
WO2014173623A1 (en) * 2013-04-24 2014-10-30 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and optoelectronic semiconductor component
US20150155435A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Light emitting device and illumination system having the same
WO2016016460A1 (en) * 2014-07-31 2016-02-04 Infiniled Limited A colour iled display on silicon
KR101618244B1 (en) * 2014-12-30 2016-05-09 한국광기술원 Method of fabricating a white light emitting device utilizing 3D printing, and a white light emitting device fabricated by the method
WO2017072294A1 (en) * 2015-10-28 2017-05-04 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing same
DE202017106116U1 (en) * 2017-02-15 2017-11-02 Foshan Nationstar Optoelectronics Co., Ltd. Triangle combination LED circuit board, triangular LED device and display
WO2019135589A1 (en) * 2018-01-02 2019-07-11 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114197B1 (en) 2010-08-09 2012-02-22 엘지이노텍 주식회사 Light emitting device and lighing system
DE102013206225A1 (en) 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelectronic component and method for its production
JP6418042B2 (en) 2015-04-08 2018-11-07 日亜化学工業株式会社 Light emitting device and light source device
DE102015115796A1 (en) 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Method for forming one or more three-dimensional objects

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027157A (en) * 2005-07-12 2007-02-01 Akita Denshi Systems:Kk Light emitting diode device, its manufacturing method, and illumination apparatus
WO2014173623A1 (en) * 2013-04-24 2014-10-30 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and optoelectronic semiconductor component
US20150155435A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Light emitting device and illumination system having the same
WO2016016460A1 (en) * 2014-07-31 2016-02-04 Infiniled Limited A colour iled display on silicon
KR101618244B1 (en) * 2014-12-30 2016-05-09 한국광기술원 Method of fabricating a white light emitting device utilizing 3D printing, and a white light emitting device fabricated by the method
WO2017072294A1 (en) * 2015-10-28 2017-05-04 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing same
DE202017106116U1 (en) * 2017-02-15 2017-11-02 Foshan Nationstar Optoelectronics Co., Ltd. Triangle combination LED circuit board, triangular LED device and display
WO2019135589A1 (en) * 2018-01-02 2019-07-11 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022121519A1 (en) 2022-08-25 2024-03-07 Ams-Osram International Gmbh RADIATION-EMITTING SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING RADIATION-EMITTING SEMICONDUCTOR COMPONENTS

Also Published As

Publication number Publication date
DE102020130211A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
WO2017037010A1 (en) Method for producing light-emitting diode filaments, and light-emitting diode filament
DE112018005740B4 (en) Production of optoelectronic components and optoelectronic component
EP1982360B1 (en) Light-emitting diode comprising a housing
WO2014060355A2 (en) Method for producing a multiplicity of optoelectronic semiconductor components
EP2638575A1 (en) Optoelectronic semiconductor chip and method for producing same
WO2015036231A1 (en) Optoelectronic semiconductor component and method for fabricating an optoelectronic semiconductor component
WO2010040337A1 (en) Optoelectronic semiconductor body
DE102018111637A1 (en) OPTOELECTRONIC SEMICONDUCTOR CHIP, METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT AND OPTOELECTRONIC COMPONENT
DE102014117983A1 (en) Conversion element, optoelectronic semiconductor component and method for producing conversion elements
WO2016180897A1 (en) Method for producing optoelectronic components, and surface-mountable optoelectronic component
DE102014102184A1 (en) Production of an optoelectronic component
EP2486604B1 (en) Contacting an optoelectronic semiconductor component through a conversion element
WO2016074914A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
WO2020064943A1 (en) Optoelectronic semiconductor chip having contact elements, and method for producing same
WO2022100976A1 (en) Optoelectronic semiconductor component and method for producing same
EP2304816B1 (en) Electroluminescent device and method for producing an electroluminescent device
DE102018125506A1 (en) Optoelectronic device and method for producing optoelectronic devices
WO2022248247A1 (en) Optoelectronic semiconductor component and panel
DE102013221429A1 (en) Optoelectronic component and method for its production
WO2017174647A1 (en) Production of a semiconductor component
WO2017012956A1 (en) Optoelectronic component, assembly of optoelectronic components, and method for producing an optoelectronic component
DE102016105491A1 (en) MANUFACTURE OF SEMICONDUCTOR COMPONENTS
DE102014116080A1 (en) Optoelectronic component and method for its production
DE102015115900A1 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102019220215A1 (en) Method of manufacturing semiconductor components and semiconductor components

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21798358

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21798358

Country of ref document: EP

Kind code of ref document: A1