WO2022050655A1 - 저저항 발광 다이오드 - Google Patents

저저항 발광 다이오드 Download PDF

Info

Publication number
WO2022050655A1
WO2022050655A1 PCT/KR2021/011672 KR2021011672W WO2022050655A1 WO 2022050655 A1 WO2022050655 A1 WO 2022050655A1 KR 2021011672 W KR2021011672 W KR 2021011672W WO 2022050655 A1 WO2022050655 A1 WO 2022050655A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
type semiconductor
type
light emitting
emitting diode
Prior art date
Application number
PCT/KR2021/011672
Other languages
English (en)
French (fr)
Inventor
이성남
백승혜
Original Assignee
한국산업기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교 산학협력단 filed Critical 한국산업기술대학교 산학협력단
Publication of WO2022050655A1 publication Critical patent/WO2022050655A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Definitions

  • the present invention relates to a light emitting diode, and more particularly, to a low resistance light emitting diode having a plurality of breakdown inductive conductive channels.
  • a light emitting diode is a type of diode made of a semiconductor. When a voltage is applied to the terminals of both electrodes, current is injected in only one direction and a part of the energy is converted into light by recombination of electrons and holes to emit light. do.
  • a light emitting diode is generally manufactured through an n-p junction using an n-type semiconductor and a p-type semiconductor.
  • a forward bias is applied to the light emitting diode, electrons are supplied from the n-type semiconductor and holes are supplied from the p-type semiconductor, and the electrons and holes recombine at the junction to emit light.
  • nitride-based semiconductors such as gallium nitride (GaN) have been widely used in the manufacture of light emitting diodes.
  • GaN gallium nitride
  • an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are formed on a sapphire substrate, which is an insulating substrate.
  • a sapphire substrate which is an insulating substrate, is used, mesa etching is performed thereon, so that the contact layer between the n-type semiconductor and the p-type semiconductor is exposed on the sapphire substrate.
  • the pp electrode type light emitting diode and the np type light emitting diode have the same light emitting area. Therefore, while having similar light intensity characteristics (Fig. 2a), it can be seen that the pp electrode type light emitting diode has a very high resistance compared to the np type light emitting diode (Fig. 2b).
  • Prior literature 1 Baek Seung-Hye. A study on GaN-based planar light emitting diodes using breakdown-induced conductive channels. Korea Polytechnic University master's thesis. Siheung: Korea Polytechnic University General graduate School, 2020.02.
  • An object of the present invention is to provide a light emitting diode having a resistance similar to that of an n-p type light emitting diode having a conventional mesa structure by reducing the resistance of the light emitting diode including a breakdown induction conductive channel.
  • a substrate an n-type semiconductor layer on the substrate; a first active layer and a second active layer spaced apart from each other on the n-type semiconductor layer; a first p-type semiconductor layer on the first active layer; a second p-type semiconductor layer on the second active layer; a first transparent electrode on the first p-type semiconductor layer; a second transparent electrode on the second p-type semiconductor layer; a plurality of first p-type electrodes on the first transparent electrode; and one second p-type electrode on the second transparent electrode, and provides a light emitting diode including a plurality of breakdown-induced conductive channels that are broken down by applying a bias greater than or equal to a negative critical bias.
  • the yield-inducing conductive channel is formed over the first p-type electrode, the first transparent electrode, the first p-type semiconductor layer, the first active layer, and the n-type semiconductor layer, and the yield-inducing conductive channel includes: Two to four electrodes may be included, and one electrode covering all of the plurality of first p-type electrodes may be additionally stacked on the plurality of first p-type electrodes.
  • a distance between the plurality of first p-type electrodes may be 5 ⁇ m or more greater than a diameter of the yield-inducing conductive channel.
  • a mesa structure region in which the n-type semiconductor layer is exposed by mesa etching may exist between the plurality of first p-type electrodes, and an epoxy or oxide layer may be filled in the mesa structure region.
  • a plurality of the light emitting diodes are arranged in parallel and may emit light using an AC power source.
  • a substrate an n-type semiconductor layer on the substrate; an active layer on the n-type semiconductor layer; a p-type semiconductor layer on the active layer; a transparent electrode on the p-type semiconductor layer; and a plurality of first p-type electrodes and one second p-type electrode on the transparent electrode, and a light emitting diode including a plurality of breakdown-induced conductive channels that are broken down by applying a bias greater than or equal to a negative critical bias
  • the yield-inducing conductive channel is formed over the first p-type electrode, the transparent electrode, the p-type semiconductor layer, the active layer, and the n-type semiconductor layer, and the yield-inducing conductive channel includes 2 to 4, , a single electrode covering all of the plurality of first p-type electrodes may be additionally stacked on the plurality of first p-type electrodes.
  • a distance between the plurality of first p-type electrodes may be 5 ⁇ m or more greater than a diameter of the yield-inducing conductive channel.
  • a mesa structure region in which the n-type semiconductor layer is exposed by mesa etching may exist between the plurality of first p-type electrodes, and an epoxy or oxide layer may be filled in the mesa structure region.
  • a plurality of the light emitting diodes are arranged in parallel and may emit light using an AC power source.
  • a substrate a p-type semiconductor layer on the substrate; a first active layer and a second active layer spaced apart from each other on the p-type semiconductor layer; a first n-type semiconductor layer on the first active layer; a second n-type semiconductor layer on the second active layer; a first transparent electrode on the first n-type semiconductor layer; a second transparent electrode on the second n-type semiconductor layer; a plurality of first n-type electrodes on the first transparent electrode; and one second n-type electrode on the second transparent electrode, the light emitting diode including a plurality of breakdown-induced conductive channels that are broken down by applying a bias greater than or equal to a positive critical bias.
  • the yield-inducing conductive channel is formed over the first n-type electrode, the first transparent electrode, the first n-type semiconductor layer, the first active layer, and the first p-type semiconductor layer, and the yield-inducing conductivity
  • Two to four channels may be included, and one electrode covering all of the plurality of first n-type electrodes may be additionally stacked on the plurality of first n-type electrodes.
  • a distance between the plurality of first n-type electrodes may be 5 ⁇ m or more greater than a diameter of the yield-inducing conductive channel.
  • a mesa structure region in which the p-type semiconductor layer is exposed by mesa etching may exist between the plurality of first n-type electrodes, and an epoxy or oxide layer may be filled in the mesa structure region.
  • a plurality of the light emitting diodes are arranged in parallel and may emit light using an AC power source.
  • a substrate a p-type semiconductor layer on the substrate; an active layer on the p-type semiconductor layer; an n-type semiconductor layer on the active layer; a transparent electrode on the n-type semiconductor layer; and a plurality of first n-type electrodes and one second n-type electrode on the transparent electrode, and a light emitting diode including a plurality of breakdown-induced conductive channels that are broken down by applying a bias greater than or equal to a negative critical bias; can provide
  • the yield-inducing conductive channel is formed over the first n-type electrode, the transparent electrode, the n-type semiconductor layer, the active layer, and the p-type semiconductor layer, and the yield-inducing conductive channel includes 2 to 4, ,
  • One electrode covering all of the plurality of first n-type electrodes may be additionally stacked on the plurality of first n-type electrodes.
  • a distance between the plurality of first n-type electrodes may be 5 ⁇ m or more greater than a diameter of the yield-inducing conductive channel.
  • a mesa structure region in which the p-type semiconductor layer is exposed by mesa etching may exist between the plurality of first n-type electrodes, and an epoxy or oxide layer may be filled in the mesa structure region.
  • a plurality of the light emitting diodes are arranged in parallel and may emit light using an AC power source.
  • the resistance is reduced by using a plurality of breakdown induction conductive channels, so that the resistance can be similar to that of the n-p electrode type light emitting diode.
  • the resistance is reduced by using a plurality of breakdown induction conductive channels, so that the resistance can be similar to that of the n-p electrode type light emitting diode.
  • FIG. 1 is a view showing a conventional p-p electrode type light emitting diode.
  • FIG. 2A is a current-light intensity graph of an n-p type light emitting diode having a mesa structure and a p-p electrode type light emitting diode
  • FIG. 2B is a voltage-current graph.
  • FIG. 3 is a diagram illustrating a p-p electrode type light emitting diode including a plurality of breakdown inductive conductive channels according to the first embodiment of the present invention.
  • FIG. 4 is a diagram illustrating resistance characteristics of a light emitting diode according to the number of breakdown-induced conductive channels.
  • FIG. 5 is a diagram illustrating output efficiency and voltage efficiency of a light emitting diode according to the number of breakdown-induced conductive channels.
  • FIG. 6 is a diagram illustrating a light emitting diode in which a plurality of light emitting diodes are arranged in parallel according to the first embodiment of the present invention and can emit light using an AC power source.
  • FIG. 7 is a diagram illustrating voltage-current graphs of a p-p electrode type light emitting diode for AC having a single breakdown induction conductive channel and a p-p electrode type light emitting diode for AC having a plurality of breakdown induction conductive channels.
  • FIG. 8 is a diagram illustrating a p-p electrode type light emitting diode including a plurality of breakdown induction conductive channels according to a second embodiment of the present invention.
  • FIG. 9 is a diagram illustrating a p-p electrode type light emitting diode including a plurality of breakdown induction conductive channels according to a third embodiment of the present invention.
  • FIG. 10 is a diagram illustrating a p-p electrode type light emitting diode including a plurality of breakdown inductive conductive channels according to a fourth embodiment of the present invention.
  • FIG. 11 is a diagram illustrating an n-n electrode type light emitting diode including a plurality of breakdown inductive conductive channels according to a fifth embodiment of the present invention.
  • FIG. 12 is a diagram illustrating an n-n electrode type light emitting diode including a plurality of breakdown induction conductive channels according to a sixth embodiment of the present invention.
  • FIG. 13 is a diagram illustrating an n-n electrode type light emitting diode including a plurality of breakdown induction conductive channels according to a seventh embodiment of the present invention.
  • FIG. 14 is a diagram illustrating an n-n electrode type light emitting diode including a plurality of breakdown inductive conductive channels according to an eighth embodiment of the present invention.
  • the substrate used in the present invention may include at least one of sapphire, diamond, InP, AlGaN, LiAlO2, InN, GaP, Ge, InAs, AlAs, SiO2, Si, SiC, GaN, and GaAs.
  • the semiconductor layer used in the present invention is GaN, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, AlGaN, AlGaP, AlGaAs, AlGaSb, InGaN, GaInP, GaInAs, GaInSb, AlInN, AlInP, It may include at least one of AlInAs, AlInSb, AlGaInN, AlGaInP, AlGaInAs, and AlGaInSb.
  • the active layer used in the present invention is a region in which light is generated, and may include a single or multiple quantum well structure.
  • Active layer is GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, AlGaN, AlGaP, AlGaAs, AlGaSb, InGaN, GaInP, GaInAs, GaInSb, AlInN, AlInP, AlInAs, AlInSb, It may include at least one of AlGaInN, AlGaInP, AlGaInAs, and AlGaInSb.
  • the transparent electrode used in the present invention is ITO (Indium Tin Oxide), ZITO (Zinc-doped Indium Tin Oxide), ZIO (Zinc Indium Oxide), GIO (Gallium Indium Oxide), ZTO (Zinc Tin Oxide), FTO (Fluorine-) doped tin oxide), aluminum-doped zinc oxide (AZO), gallium-doped zinc oxide (GZO), and transparent conductive oxide (TCO).
  • the metal electrode used in the present invention includes at least one of Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni and Au. can do.
  • p-p electrode type light emitting diode of mesa structure including a plurality of breakdown inductive conductive channels
  • the pp electrode type light emitting diode 100 including a plurality of breakdown induction conductive channels 180 includes a substrate 110 , an n-type semiconductor layer 120 , and a first active layer. 130a and the second active layer 130b, the first p-type semiconductor layer 140a and the second p-type semiconductor layer 140b, the first transparent electrode 150a and the second transparent electrode 150b, and the first It includes a metal electrode 160a and a second metal electrode 160b.
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, a (-) power supply is connected to the first metal electrode 160a and a (+) power supply is connected to the second metal electrode 160b, and then the bonded first p-type semiconductor layer 140a; When a bias greater than or equal to a negative critical bias is applied in the reverse direction of the first active layer 130a and the n-type semiconductor layer 120 to the extent that complete breakdown does not occur, the first p-type semiconductor layer 140a and the first active layer A local breakdown phenomenon occurs in (130a) and the n-type semiconductor layer 120 , and a breakdown-inducing conductive channel 180 is formed in a region to which a ( ⁇ ) power is connected. That is, the breakdown induction conductive channel 180 includes a first metal electrode 160a, the first transparent electrode 150a, a first p-type semiconductor layer 140a, a first active layer 130a, and an n-type semiconductor layer ( 120) is formed
  • the first metal electrode 160a is designed to be divided to form a plurality of first metal electrodes 160a, and in this case, an interval of each electrode is 20 ⁇ m or more, or is formed Make it 5 ⁇ m or more larger than the diameter of the yield-inducing conductive channel.
  • the number of electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and FIG. 3 shows a light emitting diode in which two electrodes 161a and 162a are formed as an example.
  • an electrode 170 having a size including all electrodes may be additionally deposited.
  • each of the breakdown-inducing conductive channels is formed.
  • the number of breakdown-inducing conductive channels formed may be equal to the number of divided electrodes.
  • FIG. 4 shows the resistance characteristics of a light emitting diode according to the number of breakdown-inducing conductive channels. As shown in FIG. 4, it can be seen that the resistance decreases as the number of breakdown-inducing conductive channels increases, and when the number of breakdown-inducing conductive channels is 4, it has a resistance similar to that of a conventional np-type light emitting diode. Able to know. This is presumed to be because as the number of breakdown-induced conductive channels increases, the number of paths through which electrons move increases.
  • FIG. 5 shows the output efficiency and voltage efficiency of a light emitting diode according to the number of breakdown-induced conductive channels. As shown in FIG. 5 , it can be seen that the output efficiency and voltage efficiency increase as the number of breakdown-inducing conductive channels increases.
  • pp electrode type light emitting diode for alternating current having a single breakdown induction conductive channel (1p * -1p * ) and a pp electrode type light emitting diode for AC having a plurality of breakdown induction conductive channels (2p * -2p * ) It is a voltage-current graph. Referring to FIG. 7 , it can be seen that the pp light emitting diode for AC including two breakdown induction conductive channels at the same voltage has a higher current, and resistance is lowered when a plurality of breakdown induction conductive channels are used. .
  • a p-p electrode type light emitting diode having a mesa structure including a plurality of breakdown inductive conductive channels, including a mesa structure between divided electrodes
  • the pp electrode type light emitting diode 200 having a mesa structure including a plurality of breakdown induction conductive channels according to the second embodiment includes a plurality of breakdown induction conductive channels according to the first embodiment.
  • the pp electrode type light emitting diode 100 there is a mesa structure region 290 where the n-type semiconductor layer is exposed by mesa etching between the plurality of electrodes, and the mesa structure region 290 is filled with an epoxy resin or an oxide film. it's a diode
  • the first active layer 230a, the first p-type semiconductor layer 240a, and the first transparent electrode 250a are each separated into two regions by mesa etching to form a mesa structure region.
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, a (-) power supply is connected to the first metal electrode 260a and a (+) power supply is connected to the second metal electrode 260b, and then the bonded p-type semiconductor layer 240a, the first In the reverse direction of the active layer 230a and the n-type semiconductor layer 220, when a bias greater than or equal to a negative critical bias to the extent that complete breakdown does not occur is applied, the p-type semiconductor layer 240a, the first active layer 230a, and A local breakdown phenomenon occurs in the n-type semiconductor layer 220 , and a breakdown-inducing conductive channel 280 is formed in a region to which a ( ⁇ ) power is connected. That is, the breakdown induction conductive channel 280 is formed over the first metal electrode 260a, the first transparent electrode 250a, the p-type semiconductor layer 240a, the active layer 230a, and the n
  • the first metal electrode 260a is designed to be divided to form a plurality of first metal electrodes 260a, and in this case, the interval between the divided electrodes is 20 ⁇ m or more, or It should be 5 ⁇ m or more larger than the diameter of the yield-inducing conductive channel to be formed.
  • the number of electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and FIG. 8 shows a light emitting diode in which electrodes 261a and 262a divided into two are formed as an example.
  • an electrode 270 having a size including all of the divided electrodes may be additionally deposited.
  • each of the breakdown-inducing conductive channels is formed.
  • the number of breakdown-inducing conductive channels formed may be equal to the number of divided electrodes.
  • a p-p electrode type light emitting diode having a flat structure including a plurality of breakdown inductive conductive channels
  • the pp electrode type light emitting diode 300 having a flat structure including a plurality of breakdown induction conductive channels includes a substrate 310 , an n-type semiconductor layer 320 , and an active layer 330 . ), a p-type semiconductor layer 340 , a transparent electrode 350 , a first metal electrode 360a , and a second metal electrode 360b .
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, after connecting a (-) power source to the first metal electrode 360a and a (+) power source to the second metal electrode 360b, the bonded p-type semiconductor layer 340, the first In the reverse direction of the active layer 330 and the n-type semiconductor layer 320, when a bias greater than or equal to a critical bias positive enough to prevent complete breakdown is applied, the p-type semiconductor layer 340, the first active layer 330, and A local breakdown phenomenon occurs in the n-type semiconductor layer 320 , and a breakdown-inducing conductive channel 380 is formed in a region to which a ( ⁇ ) power is connected. That is, the breakdown-induced conductive channel 380 is formed over the first metal electrode 360a , the transparent electrode 350 , the p-type semiconductor layer 340 , the active layer 330 , and the n-type semiconductor layer 320 .
  • the first metal electrode 360a is designed to be divided to form a plurality of first metal electrodes 360a, and in this case, the interval between the divided electrodes is 20 ⁇ m or more, or It should be 5 ⁇ m or more larger than the diameter of the yield-inducing conductive channel to be formed.
  • the number of divided electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and in FIG. 9, as an example, a light emitting diode having electrodes 361a and 362a divided into two indicates.
  • an electrode 370 having a size including all of the divided electrodes may be additionally deposited.
  • each of the breakdown-inducing conductive channels is formed.
  • the number of breakdown-inducing conductive channels formed may be equal to the number of divided electrodes.
  • a p-p electrode type light emitting diode having a flat structure including a plurality of breakdown inductive conductive channels, including a mesa structure between divided electrodes
  • the pp electrode type light emitting diode 400 including a plurality of breakdown induction conductive channels according to the fourth embodiment is a pp electrode type light emitting diode 400 including a plurality of breakdown induction conductive channels according to the third embodiment.
  • a mesa structure region where the n-type semiconductor layer is exposed by mesa etching between the plurality of electrodes is present, and the mesa structure region is a light emitting diode filled with an epoxy resin or an oxide film.
  • the first active layer 430 , the first p-type semiconductor layer 440 , and the transparent electrode 450 are separated into two regions by mesa etching to form a mesa structure region.
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, after connecting a (-) power source to the first metal electrode 460a and a (+) power source to the second metal electrode 460b, the bonded p-type semiconductor layer 440, the first In the reverse direction of the active layer 430 and the n-type semiconductor layer 420, when a bias greater than or equal to a negative critical bias is applied to the extent that complete breakdown does not occur, the p-type semiconductor layer 440, the first active layer 430 and A local breakdown phenomenon occurs in the n-type semiconductor layer 420 , and a breakdown-inducing conductive channel 480 is formed in a region to which a ( ⁇ ) power is connected. That is, the breakdown-inducing conductive channel 480 is formed over the first metal electrode 460a , the transparent electrode, the p-type semiconductor layer 440 , the active layer 430 , and the n-type semiconductor layer 420 .
  • the first metal electrode 460a is designed to be divided to form a plurality of first metal electrodes 460a, and in this case, an interval between the divided electrodes is 20 ⁇ m or more, or It should be 5 ⁇ m or more larger than the diameter of the yield-inducing conductive channel to be formed.
  • the number of divided electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and in FIG. indicates.
  • an electrode 470 having a size including all of the divided electrodes may be additionally deposited.
  • each of the breakdown-inducing conductive channels is formed.
  • the number of breakdown-inducing conductive channels formed may be equal to the number of divided electrodes.
  • n-n electrode type light emitting diode of mesa structure including a plurality of breakdown inductive conductive channels
  • the nn electrode type light emitting diode 500 including a plurality of breakdown induction conductive channels 580 includes a substrate 510 , a p-type semiconductor layer 520 , and a first active layer. 530a and a second active layer 530b, a first n-type semiconductor layer 540a and a second n-type semiconductor layer 540b, a first transparent electrode 550a and a second transparent electrode 550b, and a first It includes a metal electrode 560a and a second metal electrode 560b.
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, a (+) power supply is connected to the first metal electrode 560a and a (-) power supply is connected to the second metal electrode 560b, and then the bonded first n-type semiconductor layer 540a; When a bias greater than or equal to a critical bias sufficient to prevent complete breakdown is applied in the reverse direction of the first active layer 530a and the p-type semiconductor layer 520 , the first n-type semiconductor layer 540a and the first active layer A local breakdown phenomenon occurs in 530a and the p-type semiconductor layer 520 , so that a breakdown-inducing conductive channel 580 is formed in a region to which a (+) power is connected.
  • the breakdown-induced conductive channel 580 includes a first metal electrode 560a , a first transparent electrode 560a , a first n-type semiconductor layer 540a , a first active layer 530a , and a p-type semiconductor layer 520 . ) is formed over
  • the first metal electrode 560a is designed to be divided to form a plurality of first metal electrodes 560a, and in this case, an interval between each electrode is 20 ⁇ m or more, or is formed Make it 5 ⁇ m or more larger than the diameter of the yield-inducing conductive channel.
  • the number of electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and FIG. 11 shows a light emitting diode in which two electrodes 561a and 562a are formed as an example.
  • an electrode 570 having a size including all electrodes may be additionally deposited.
  • a yield-inducing conductive channel is respectively formed.
  • the number of breakdown-inducing conductive channels formed may be equal to the number of electrodes.
  • n-n electrode type light emitting diode having a mesa structure including a plurality of breakdown inductive conductive channels, including a mesa structure between divided electrodes
  • the nn-electrode type light emitting diode 600 having a mesa structure including a plurality of breakdown induction conductive channels according to the sixth embodiment includes a plurality of breakdown induction conductive channels according to the fifth embodiment.
  • a mesa structure region where the p-type semiconductor layer is exposed by mesa etching between the plurality of electrodes is present, and the mesa structure region is a light emitting diode in which an epoxy resin or an oxide film is filled.
  • the first active layer, the first p-type semiconductor layer, and the first transparent electrode are each separated into two regions to form a mesa structure region.
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, a (+) power supply is connected to the first metal electrode 660a and a (-) power supply is connected to the second metal electrode 660b, and then the bonded n-type semiconductor layer 640a, the first In the reverse direction of the active layer 630a and the p-type semiconductor layer 620, when a bias greater than or equal to a critical bias positive enough to prevent complete breakdown is applied, the n-type semiconductor layer 640a, the first active layer 630a, and A local breakdown phenomenon occurs in the p-type semiconductor layer 620 , and a breakdown-inducing conductive channel 680 is formed in a region to which a (+) power is connected. That is, the breakdown-induced conductive channel 680 is formed over the first metal electrode 660a, the first transparent electrode 650a, the n-type semiconductor layer 640a, the active layer 630a, and the p-type semiconductor layer
  • the first metal electrode 660a is designed to be divided to form a plurality of first metal electrodes 660a, and in this case, the interval between the divided electrodes is 20 ⁇ m or more; Alternatively, it is made larger than the diameter of the yield-inducing conductive channel to be formed by 5 ⁇ m or more.
  • the number of divided electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and in FIG. 12, as an example, a light emitting diode having two divided electrodes 661a and 662a indicates.
  • an electrode 670 having a size including all of the divided electrodes may be additionally deposited.
  • each of the yield-inducing conductive channels is formed.
  • the number of breakdown inducing conductive channels formed may be equal to the number of electrodes.
  • n-n electrode type light emitting diode of flat structure including a plurality of breakdown inductive conductive channels
  • the nn-electrode type light emitting diode 700 having a flat structure including a plurality of breakdown induction conductive channels includes a substrate 710 , a p-type semiconductor layer 720 , and an active layer 730 . ), an n-type semiconductor layer 740 , a transparent electrode 750 , a first metal electrode 760a , and a second metal electrode 760b .
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, after a (+) power supply is connected to the first metal electrode 760a and a (-) power supply is connected to the second metal electrode 760b, the bonded n-type semiconductor layer 740, the first In the reverse direction of the active layer 730 and the p-type semiconductor layer 720, when a bias greater than or equal to a critical bias positive enough to prevent complete breakdown is applied, the n-type semiconductor layer 740, the first active layer 730, and A local breakdown phenomenon occurs in the p-type semiconductor layer 720 , and a breakdown-inducing conductive channel 780 is formed in a region to which a (+) power is connected. That is, the breakdown-inducing conductive channel 780 is formed over the first metal electrode 760a , the transparent electrode 750 , the n-type semiconductor layer 740 , the active layer 730 , and the p-type semiconductor layer 720
  • the first metal electrode 760a is designed to be divided to form a plurality of first metal electrodes 760a, and in this case, the interval between the divided electrodes is 20 ⁇ m or more; Alternatively, it is made larger than the diameter of the yield-inducing conductive channel to be formed by 5 ⁇ m or more.
  • the number of divided electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and in FIG. 13, as an example, a light emitting diode in which electrodes 761a and 762a divided into two are formed. indicates.
  • an electrode 770 having a size including all the divided electrodes may be additionally deposited.
  • each of the breakdown-inducing conductive channels is formed.
  • the number of breakdown-inducing conductive channels formed may be equal to the number of divided electrodes.
  • n-n electrode type light emitting diode including a plurality of breakdown inductive conductive channels, including a mesa structure between divided electrodes
  • an nn-electrode type light emitting diode 800 including a plurality of breakdown-inducing conductive channels is an nn-electrode-type light emitting diode 800 including a plurality of breakdown-inducing conductive channels according to the seventh embodiment.
  • the light emitting diode 700 there is a mesa structure region where the n-type semiconductor layer is exposed by mesa etching between the plurality of electrodes, and the mesa structure region is a light emitting diode filled with an epoxy resin or an oxide film.
  • the first active layer 830 , the first p-type semiconductor layer 840 , and the transparent electrode 850 are separated into two regions by mesa etching to form a mesa structure region.
  • the breakdown-induced conductive channel is formed by a reverse breakdown phenomenon between the n-type semiconductor layer and the p-type semiconductor layer. More specifically, after a (+) power supply is connected to the first metal electrode 860a and a (-) power supply is connected to the second metal electrode 860b, the bonded n-type semiconductor layer 840, the first In the reverse direction of the active layer 830 and the p-type semiconductor layer 820, when a bias greater than or equal to a critical bias positive enough to prevent complete breakdown is applied, the n-type semiconductor layer 840, the first active layer 830, and A local breakdown phenomenon occurs in the p-type semiconductor layer 820 , and a breakdown-inducing conductive channel 870 is formed in a region to which a (+) power is connected. That is, the breakdown-induced conductive channel 870 is formed over the first metal electrode 860a , the transparent electrode 850 , the n-type semiconductor layer 840 , the active layer 830 , and the p-type semiconductor layer 820 .
  • the first metal electrode 860a is designed to be divided to form a plurality of first metal electrodes 860a, and in this case, the interval between the divided electrodes is 20 ⁇ m or more, or It should be 5 ⁇ m or more larger than the diameter of the yield-inducing conductive channel to be formed.
  • the number of divided electrodes is not particularly limited, but is 2 to 8, 2 to 6, preferably 2 to 4, and in FIG. 14, as an example, a light emitting diode having two divided electrodes 861a and 862a is formed. indicates.
  • an electrode 870 having a size including all of the divided electrodes may be additionally deposited.
  • each of the breakdown-inducing conductive channels is formed.
  • the number of breakdown-inducing conductive channels formed may be equal to the number of divided electrodes.
  • 100 p-p electrode type light emitting diode 110 substrate; 120 n-type semiconductor layer; 130a first active layer; 130b second active layer; 140a first p-type semiconductor layer; 140b second p-type semiconductor layer; 150a first transparent electrode; 150b second transparent electrode; 160a first metal electrode; 160b second metal electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 기판; 상기 기판 상의 n형 반도체층; 상기 n형 반도체층 상에서 서로 이격되어 배치되어 있는 제1 활성층 및 제2 활성층; 제1 활성층 상의 제1 p형 반도체층; 상기 제2 활성층 상의 제2 p형 반도체층; 상기 제1 p형 반도체층 상의 제1 투명 전극; 상기 제2 p형 반도체층 상의 제2 투명 전극; 상기 제1 투명 전극 상의 복수개의 제1 p형 전극; 및 상기 제2 투명 전극 상의 1개의 제2 p형 전극을 포함하고, 음의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드를 제공한다.

Description

저저항 발광 다이오드
본 발명은 발광 다이오드에 관한 것으로, 보다 상세하게는, 복수개의 항복 유도 전도성 채널을 갖는 저저항 발광 다이오드에 관한 것이다.
발광 다이오드는 반도체로 제작된 다이오드의 일종으로, 양 전극의 단자에 전압을 인가하면 한 방향으로만 전류가 주입되고 전자와 정공의 재결합에 의해 그 일부의 에너지가 빛으로 변환되는 원리를 이용하여 발광한다.
발광 다이오드는 일반적으로 N형 반도체와 P형 반도체를 이용하여 n-p 접합을 통해 제작된다. 발광 다이오드에 순방향 바이어스가 인가되면 n형 반도체에서 전자가 공급되고 p형 반도체에서 정공이 공급되어, 그 접합부에서 전자와 정공이 재결합하면서 발광하는 구조를 갖는다.
근래에는 질화갈륨(GaN)과 같은 질화물계 반도체가 발광 다이오드의 제조에 널리 사용되고 있는데, 질화물계 반도체를 이용한 발광 다이오드의 경우, 절연기판인 사파이어 기판 상에 n형 반도체층, 활성층 및 p형 반도체층이 형성되는 구조를 갖고, 절연기판인 사파이어 기판을 이용하기 때문에 상부에 메사 식각을 진행하여, n형 반도체와 p형 반도체로의 접촉층이 사파이어 기판의 상부에 노출되는 형태로 제작된다.
최근에는, 도 1에 나타낸 바와 같이, n형 전극을 사용하지 않고, 다이오드의 역방향 항복 현상을 이용한 항복 유도 전도성 채널을 이용하여 n형 전극이 존재하지 않고, p형 전극으로만 형성된 p-p 전극형 발광 다이오드가 연구되었다(선행문헌 1).
그러나, 도 2에 나타낸 바와 같이, 메사 구조를 갖는 n-p형 발광 다이오드와 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드를 비교하면, p-p 전극형 발광 다이오드와 n-p형 발광 다이오드는 발광영역이 동일하기 때문에 유사한 광 세기 특성을 갖는 반면(도 2a), p-p 전극형 발광 다이오드가 n-p형 발광 다이오드에 비해 매우 높은 저항을 갖는 것을 확인할 수 있다(도 2b).
[선행기술문헌]
선행문헌 1: 백승혜. 항복 유도 전도성 채널을 이용한 GaN 기반의 평판형 발광 다이오드에 대한 연구. 한국산업기술대학교 석사학위논문. 시흥:한국산업기술대학교 일반대학원, 2020.02.
본 발명은, 항복 유도 전도성 채널이 포함된 발광 다이오드의 저항을 감소시켜, 기존의 메사 구조를 갖는 n-p형 발광 다이오드와 유사한 저항을 갖는 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명의 일 양태는, 기판; 상기 기판 상의 n형 반도체층; 상기 n형 반도체층 상에서 서로 이격되어 배치되어 있는 제1 활성층 및 제2 활성층; 제1 활성층 상의 제1 p형 반도체층; 상기 제2 활성층 상의 제2 p형 반도체층; 상기 제1 p형 반도체층 상의 제1 투명 전극; 상기 제2 p형 반도체층 상의 제2 투명 전극; 상기 제1 투명 전극 상의 복수개의 제1 p형 전극; 및 상기 제2 투명 전극 상의 1개의 제2 p형 전극을 포함하고, 음의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드를 제공한다.
상기 항복 유도 전도성 채널은, 상기 제1 p형 전극, 상기 제1 투명 전극, 상기 제1 p형 반도체층, 상기 제1 활성층 및 상기 n형 반도체층에 걸쳐 형성되어 있고, 상기 항복 유도 전도성 채널은 2~4개 포함되며, 상기 복수개의 제1 p형 전극 상에는 상기 복수개의 제1 p형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있을 수 있다.
상기 복수개의 제1 p형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 클 수 있다.
상기 복수개의 제1 p형 전극 사이에는 메사 식각에 의해 상기 n형 반도체층이 노출된 메사 구조 영역이 존재하고, 상기 메사 구조 영역에는 에폭시 또는 산화막이 채워질 수 있다.
복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있다.
본 발명의 일 양태는, 기판; 상기 기판 상의 n형 반도체층; 상기 n형 반도체층 상의 활성층; 상기 활성층 상의 p형 반도체층; 상기 p형 반도체층 상의 투명 전극; 및 상기 투명 전극 상의 복수개의 제1 p형 전극 및 1개의 제2 p형 전극을 포함하고, 음의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드일 수 있다.
상기 항복 유도 전도성 채널은, 상기 제1 p형 전극, 상기 투명 전극, 상기 p형 반도체층, 상기 활성층 및 상기 n형 반도체층에 걸쳐 형성되어 있고, 상기 항복 유도 전도성 채널은 2~4개 포함되며, 상기 복수개의 제1 p형 전극 상에는 상기 복수개의 제1 p형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있을 수 있다.
상기 복수개의 제1 p형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 클 수 있다.
상기 복수개의 제1 p형 전극 사이에는 메사 식각에 의해 상기 n형 반도체층이 노출된 메사 구조 영역이 존재하고, 상기 메사 구조 영역에는 에폭시 또는 산화막이 채워질 수 있다.
복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있다.
본 발명의 일 양태는, 기판; 상기 기판 상의 p형 반도체층; 상기 p형 반도체층 상에서 서로 이격되어 배치되어 있는 제1 활성층 및 제2 활성층; 상기 제1 활성층 상의 제1 n형 반도체층; 상기 제2 활성층 상의 제2 n형 반도체층; 상기 제1 n형 반도체층 상의 제1 투명 전극; 상기 제2 n형 반도체층 상의 제2 투명 전극; 상기 제1 투명 전극 상의 복수개의 제1 n형 전극; 및 상기 제2 투명 전극 상의 1개의 제2 n형 전극을 포함하고, 양의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드를 제공할 수 있다.
상기 항복 유도 전도성 채널은, 상기 제1 n형 전극, 상기 제1 투명 전극, 상기 제1 n형 반도체층, 상기 제1 활성층 및 상기 제1 p형 반도체층에 걸쳐 형성되어 있고, 상기 항복 유도 전도성 채널은 2~4개 포함되며, 상기 복수개의 제1 n형 전극 상에는 상기 복수개의 제1 n형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있을 수 있다.
상기 복수개의 제1 n형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 클 수 있다.
상기 복수개의 제1 n형 전극 사이에는 메사 식각에 의해 상기 p형 반도체층이 노출된 메사 구조 영역이 존재하고, 상기 메사 구조 영역에는 에폭시 또는 산화막이 채워질 수 있다.
복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있다.
본 발명의 일 양태는, 기판; 상기 기판 상의 p형 반도체층; 상기 p형 반도체층 상의 활성층; 상기 활성층 상의 n형 반도체층; 상기 n형 반도체층 상의 투명 전극; 및 상기 투명 전극 상의 복수개의 제1 n형 전극 및 1개의 제2 n형 전극을 포함하고, 음의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드를 제공할 수 있다.
상기 항복 유도 전도성 채널은, 상기 제1 n형 전극, 상기 투명 전극, 상기 n형 반도체층, 상기 활성층 및 상기 p형 반도체층에 걸쳐 형성되어 있고, 상기 항복 유도 전도성 채널은 2~4개 포함되며, 상기 복수개의 제1 n형 전극 상에는 상기 복수개의 제1 n형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있을 수 있다.
상기 복수개의 제1 n형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 클 수 있다.
상기 복수개의 제1 n형 전극 사이에는 메사 식각에 의해 상기 p형 반도체층이 노출된 메사 구조 영역이 존재하고, 상기 메사 구조 영역에는 에폭시 또는 산화막이 채워질 수 있다.
복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있다.
본 발명은 종래 p-p 전극형 발광 다이오드에 있어서, 다수의 항복 유도 전도성 채널을 이용하여 저항을 감소시켜, n-p 전극형 발광 다이오드와 유사한 저항을 가질 수 있다.
본 발명은 종래 n-n 전극형 발광 다이오드에 있어서, 다수의 항복 유도 전도성 채널을 이용하여 저항을 감소시켜, n-p 전극형 발광 다이오드와 유사한 저항을 가질 수 있다.
도 1은 기존의 p-p 전극형 발광 다이오드를 나타낸 도이다.
도 2a는 메사 구조를 갖는 n-p형 발광 다이오드와 p-p 전극형 발광 다이오드의 전류-광 세기 그래프이고, 도 2b는 전압-전류 그래프이다.
도 3은 본 발명의 제1 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드를 나타낸 도이다.
도 4는 항복 유도 전도성 채널의 개수에 따른 발광 다이오드의 저항 특성을 나타낸 도이다.
도 5는 항복 유도 전도성 채널의 개수에 따른 발광 다이오드의 출력 효율 및 전압 효율을 나타내는 도이다.
도 6은 본 발명의 제1 실시예에 따른 발광 다이오드가 복수개 병렬로 배치되어, 교류 전원을 이용하여 발광할 수 있는 발광 다이오드를 나타낸 도이다.
도 7은 단일 항복 유도 전도성 채널을 갖는 교류용 p-p 전극형 발광 다이오드와, 복수개의 항복 유도 전도성 채널을 갖는 교류용 p-p 전극형 발광 다이오드의 전압-전류 그래프를 나타낸 도이다.
도 8은 본 발명의 제2 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드를 나타낸 도이다.
도 9는 본 발명의 제3 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드를 나타낸 도이다.
도 10은 본 발명의 제4 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드를 나타낸 도이다.
도 11은 본 발명의 제5 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 n-n 전극형 발광 다이오드를 나타낸 도이다.
도 12는 본 발명의 제6 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 n-n 전극형 발광 다이오드를 나타낸 도이다.
도 13은 본 발명의 제7 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 n-n 전극형 발광 다이오드를 나타낸 도이다.
도 14는 본 발명의 제8 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 n-n 전극형 발광 다이오드를 나타낸 도이다.
본 발명에서 사용되는 기판은 사파이어, 다이아몬드, InP, AlGaN, LiAlO2, InN, GaP, Ge, InAs, AlAs, SiO2, Si, SiC, GaN 및 GaAs 중 적어도 하나를 포함할 수 있다.
본 발명에서 사용되는 반도체층은 GaN, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, AlGaN, AlGaP, AlGaAs, AlGaSb, InGaN, GaInP, GaInAs, GaInSb, AlInN, AlInP, AlInAs, AlInSb, AlGaInN, AlGaInP, AlGaInAs 및 AlGaInSb 중 적어도 하나를 포함할 수 있다.
본 발명에서 사용되는 활성층은 광이 발생되는 영역으로, 단일 또는 다중 양자우물 구조를 포함할 수 있다. 활성층은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, AlGaN, AlGaP, AlGaAs, AlGaSb, InGaN, GaInP, GaInAs, GaInSb, AlInN, AlInP, AlInAs, AlInSb, AlGaInN, AlGaInP, AlGaInAs 및 AlGaInSb 중 적어도 하나를 포함할 수 있다.
본 발명에서 사용되는 투명 전극은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc Tin Oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminum-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide) 및 TCO(Transparent Conductive Oxide) 중 적어도 하나를 포함할 수 있다.
본 발명에서 사용되는 금속 전극은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni 및 Au 중 적어도 하나를 포함할 수 있다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 따른 실시예들에 대해 상세히 설명한다. 본 발명에 따른 실시예들을 설명하는데 있어 동일한 구성요소에 대해서는 동일한 참조번호를 사용하여 설명하며, 필요에 따라 그 설명은 생략할 수 있다.
이하의 실시예는 본 발명을 설명하기 위한 바람직한 예시일 뿐, 본 발명을 하기 실시예에 의해 한정하여 해석해서는 안된다.
제1 실시예: 복수개의 항복 유도 전도성 채널을 포함하는 메사 구조의 p-p 전극형 발광 다이오드
도 3을 참조하면, 제1 실시예에 따른 복수개의 항복 유도 전도성 채널(180)을 포함하는 p-p 전극형 발광 다이오드(100)는, 기판(110), n형 반도체층(120), 제1 활성층(130a) 및 제2 활성층(130b), 제1 p형 반도체층(140a) 및 제2 p형 반도체층(140b), 제1 투명 전극(150a) 및 제2 투명 전극(150b), 그리고 제1 금속 전극(160a) 및 제2 금속 전극(160b)을 포함한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(160a)에 (-) 전원을 연결하고, 제2 금속 전극 (160b)에 (+) 전원을 연결한 후, 접합된 제1 p형 반도체층(140a), 제1 활성층(130a) 및 n형 반도체층(120)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 음의 임계 바이어스 이상의 바이어스를 인가하게 되면, 제1 p형 반도체층(140a), 제1 활성층(130a) 및 n형 반도체층(120)에서 국부적 항복 현상이 발생하여, (-) 전원이 연결된 영역에 항복 유도 전도성 채널(180)이 형성된다. 즉, 항복 유도 전도성 채널(180)은, 제1 금속 전극(160a), 상기 제1 투명 전극(150a), 제1 p형 반도체층(140a), 제1 활성층(130a) 및 n형 반도체층(120)에 걸쳐 형성된다.
이후 제1 금속 전극(160a)에 (-) 전원을 연결하고, 제2 금속 전극(160b)에 (+) 전원을 연결하면, 전자가 항복 유도 전도성 채널을 통해 n형 반도체층(120)을 거쳐, 제2 금속 전극(160b)의 하부의 제2 활성층(130b)에서 제2 p형 반도체층(140b)의 캐리어인 정공과 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(160a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(160a)을 형성하고, 이때, 각 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 3에는 일례로서 2개의 전극(161a, 162a)이 형성된 발광 다이오드를 나타낸다.
복수개의 전극 상에는, 전극을 모두 포함하는 크기의 전극(170)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 분할된 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 분할된 전극의 수와 동일할 수 있다.
도 4는 항복 유도 전도성 채널의 개수에 따른 발광 다이오드의 저항 특성을 나타낸다. 도 4에 나타낸 바와 같이, 항복 유도 전도성 채널의 개수가 증가함에 따라 저항이 감소하는 것을 알 수 있고, 항복 유도 전도성 채널의 개수가 4개인 경우 기존의 n-p 형 발광 다이오드와 유사한 정도의 저항을 갖는 것을 알 수 있다. 이는, 항복 유도 전도성 채널의 개수가 증가함에 따라 전자가 이동하는 경로가 많아지기 때문인 것으로 추정된다.
도 5는 항복 유도 전도성 채널의 개수에 따른 발광 다이오드의 출력 효율 및 전압 효율을 나타낸다. 도 5에 나타낸 바와 같이, 항복 유도 전도성 채널의 개수가 증가함에 따라 출력 효율 및 전압 효율이 증가하는 것을 알 수 있다.
도 6을 참조하면, 제1 실시예에 따른 p-p 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
도 7은 종래 단일 항복 유도 전도성 채널을 갖는 교류용 p-p 전극형 발광 다이오드(1p*-1p*)와, 복수개의 항복 유도 전도성 채널을 갖는 교류용 p-p 전극형 발광 다이오드(2p*-2p*)의 전압-전류 그래프이다. 도 7을 참조하면, 동일 전압에서 2개의 항복 유도 전도성 채널을 포함하는 교류용 p-p 발광 다이오드가 더 높은 전류를 갖고 있는 바, 복수개의 항복 유도 전도성 채널을 사용하는 경우 저항이 낮아지는 것을 알 수 있다.
제2 실시예: 분할된 전극 사이에 메사 구조가 포함되어 있는, 복수개의 항복 유도 전도성 채널을 포함하는 메사 구조의 p-p 전극형 발광 다이오드
도 8을 참조하면, 제2 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 메사 구조의 p-p 전극형 발광 다이오드(200)는, 상기 제1 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드(100)에 있어서, 복수개의 전극 사이에 메사 식각되어 n형 반도체층이 노출된 메사 구조 영역(290)이 존재하며, 메사 구조 영역(290)에는 에폭시 수지 또는 산화막이 채워진 발광 다이오드다.
보다 구체적으로는, 메사 식각에 의해, 제1 활성층(230a), 제1 p형 반도체층(240a), 제1 투명 전극(250a)이 각각 2개의 영역으로 분리되어 메사 구조 영역을 형성한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(260a)에 (-) 전원을 연결하고, 제2 금속 전극 (260b)에 (+) 전원을 연결한 후, 접합된 p형 반도체층(240a), 제1 활성층(230a) 및 n형 반도체층(220)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 음의 임계 바이어스 이상의 바이어스를 인가하게 되면, p형 반도체층(240a), 제1 활성층(230a) 및 n형 반도체층(220)에서 국부적 항복 현상이 발생하여, (-) 전원이 연결된 영역에 항복 유도 전도성 채널(280)이 형성된다. 즉, 항복 유도 전도성 채널(280)은, 제1 금속 전극(260a), 제1 투명 전극(250a), p형 반도체층(240a), 활성층(230a) 및 n형 반도체층(220)에 걸쳐 형성된다.
이후 제1 금속 전극(260a)에 (-) 전원을 연결하고, 제2 금속 전극(260b)에 (+) 전원을 연결하면, 전자가 항복 유도 전도성 채널을 통해 n형 반도체층(220)을 거쳐, 제2 금속 전극(260b)의 하부의 활성층(230b)에서 p형 반도체층(240b)의 캐리어인 정공과 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(260a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(260a)을 형성하고, 이때, 분할된 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 8에는 일례로서 2개로 분할된 전극(261a, 262a)이 형성된 발광 다이오드를 나타낸다.
분할된 전극 상에는, 분할된 전극을 모두 포함하는 크기의 전극(270)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 분할된 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 분할된 전극의 수와 동일할 수 있다.
제2 실시예에 따른 p-p 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
제3 실시예: 복수개의 항복 유도 전도성 채널을 포함하는 플랫 구조의 p-p 전극형 발광 다이오드
도 9를 참조하면, 제3 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 플랫 구조의 p-p 전극형 발광 다이오드(300)는, 기판(310), n형 반도체층(320), 활성층(330), p형 반도체층(340), 투명 전극(350), 제1 금속 전극(360a) 및 제2 금속 전극(360b)을 포함한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(360a)에 (-) 전원을 연결하고, 제2 금속 전극 (360b)에 (+) 전원을 연결한 후, 접합된 p형 반도체층(340), 제1 활성층(330) 및 n형 반도체층(320)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 양의 임계 바이어스 이상의 바이어스를 인가하게 되면, p형 반도체층(340), 제1 활성층(330) 및 n형 반도체층(320)에서 국부적 항복 현상이 발생하여, (-) 전원이 연결된 영역에 항복 유도 전도성 채널(380)이 형성된다. 즉, 항복 유도 전도성 채널(380)은, 제1 금속 전극(360a), 투명 전극(350), p형 반도체층(340), 활성층(330) 및 n형 반도체층(320)에 걸쳐 형성된다.
이후 제1 금속 전극(360a)에 (-) 전원을 연결하고, 제2 금속 전극(360b)에 (+) 전원을 연결하면, 전자가 항복 유도 전도성 채널을 통해 n형 반도체층(320)을 거쳐, 제2 금속 전극(360b)의 하부의 활성층(330)에서 p형 반도체층(340)의 캐리어인 정공과 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(360a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(360a)을 형성하고, 이때, 분할된 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
분할된 전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 9에는 일례로서 2개로 분할된 전극(361a, 362a)이 형성된 발광 다이오드를 나타낸다.
분할된 전극 상에는, 분할된 전극을 모두 포함하는 크기의 전극(370)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 분할된 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 분할된 전극의 수와 동일할 수 있다.
제3 실시예에 따른 p-p 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
제4 실시예: 분할된 전극 사이에 메사 구조가 포함되어 있는, 복수개의 항복 유도 전도성 채널을 포함하는 플랫 구조의 p-p 전극형 발광 다이오드
도 10을 참조하면, 제4 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드(400)는, 상기 제3 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 p-p 전극형 발광 다이오드(300)에 있어서, 복수개의 전극 사이에 메사 식각되어 n형 반도체층이 노출된 메사 구조 영역이 존재하며, 메사 구조 영역에는 에폭시 수지 또는 산화막이 채워진 발광 다이오드다.
보다 구체적으로는, 메사 식각에 의해, 제1 활성층(430), 제1 p형 반도체층(440), 투명 전극(450)이 각각 2개의 영역으로 분리되어 메사 구조 영역을 형성한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(460a)에 (-) 전원을 연결하고, 제2 금속 전극 (460b)에 (+) 전원을 연결한 후, 접합된 p형 반도체층(440), 제1 활성층(430) 및 n형 반도체층(420)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 음의 임계 바이어스 이상의 바이어스를 인가하게 되면, p형 반도체층(440), 제1 활성층(430) 및 n형 반도체층(420)에서 국부적 항복 현상이 발생하여, (-) 전원이 연결된 영역에 항복 유도 전도성 채널(480)이 형성된다. 즉, 항복 유도 전도성 채널(480)은, 제1 금속 전극(460a), 투명 전극, p형 반도체층(440), 활성층(430) 및 n형 반도체층(420)에 걸쳐 형성된다.
이후 제1 금속 전극(460a)에 (-) 전원을 연결하고, 제2 금속 전극(460b)에 (+) 전원을 연결하면, 전자가 항복 유도 전도성 채널을 통해 n형 반도체층(420)을 거쳐, 제2 금속 전극(460b)의 하부의 활성층(430)에서 p형 반도체층(440)의 캐리어인 정공과 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(460a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(460a)을 형성하고, 이때, 분할된 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
분할된 전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 10에는 일례로서 2개로 분할된 전극(461a, 462a)이 형성된 발광 다이오드를 나타낸다.
분할된 전극 상에는, 분할된 전극을 모두 포함하는 크기의 전극(470)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 분할된 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 분할된 전극의 수와 동일할 수 있다.
제4 실시예에 따른 p-p 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
제5 실시예: 복수개의 항복 유도 전도성 채널을 포함하는 메사 구조의 n-n 전극형 발광 다이오드
도 11을 참조하면, 제5 실시예에 따른 복수개의 항복 유도 전도성 채널(580)을 포함하는 n-n 전극형 발광 다이오드(500)는, 기판(510), p형 반도체층(520), 제1 활성층(530a) 및 제2 활성층(530b), 제1 n형 반도체층(540a) 및 제2 n형 반도체층(540b), 제1 투명 전극(550a) 및 제2 투명 전극(550b), 그리고 제1 금속 전극(560a) 및 제2 금속 전극(560b)을 포함한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(560a)에 (+) 전원을 연결하고, 제2 금속 전극 (560b)에 (-) 전원을 연결한 후, 접합된 제1 n형 반도체층(540a), 제1 활성층(530a) 및 p형 반도체층(520)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 양의 임계 바이어스 이상의 바이어스를 인가하게 되면, 제1 n형 반도체층(540a), 제1 활성층(530a) 및 p형 반도체층(520)에서 국부적 항복 현상이 발생하여, (+) 전원이 연결된 영역에 항복 유도 전도성 채널(580)이 형성된다. 즉, 항복 유도 전도성 채널(580)은, 제1 금속 전극(560a), 제1 투명 전극(560a), 제1 n형 반도체층(540a), 제1 활성층(530a) 및 p형 반도체층(520)에 걸쳐 형성된다.
이후 제1 금속 전극(560a)에 (+) 전원을 연결하고, 제2 금속 전극(560b)에 (-) 전원을 연결하면, 정공이 항복 유도 전도성 채널을 통해 p형 반도체층(520)을 거쳐, 제2 금속 전극(560b)의 하부의 제2 활성층(530b)에서 제2 n형 반도체층(540b)의 캐리어인 전자와 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(560a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(560a)을 형성하고, 이때, 각 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 11에는 일례로서 2개의 전극(561a, 562a)이 형성된 발광 다이오드를 나타낸다.
복수개의 전극 상에는, 전극을 모두 포함하는 크기의 전극(570)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 복수의 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 전극의 수와 동일할 수 있다.
제5 실시예에 따른 n-n 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
제6 실시예: 분할된 전극 사이에 메사 구조가 포함되어 있는, 복수개의 항복 유도 전도성 채널을 포함하는 메사 구조의 n-n 전극형 발광 다이오드
도 12를 참조하면, 제6 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 메사 구조의 n-n 전극형 발광 다이오드(600)는, 상기 제5 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 n-n 전극형 발광 다이오드(500)에 있어서, 복수개의 전극 사이에 메사 식각되어 p형 반도체층이 노출된 메사 구조 영역이 존재하며, 메사 구조 영역에는 에폭시 수지 또는 산화막이 채워진 발광 다이오드다.
보다 구체적으로는, 메사 식각에 의해, 제1 활성층, 제1 p형 반도체층, 제1 투명 전극이 각각 2개의 영역으로 분리되어 메사 구조 영역을 형성한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(660a)에 (+) 전원을 연결하고, 제2 금속 전극 (660b)에 (-) 전원을 연결한 후, 접합된 n형 반도체층(640a), 제1 활성층(630a) 및 p형 반도체층(620)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 양의 임계 바이어스 이상의 바이어스를 인가하게 되면, n형 반도체층(640a), 제1 활성층(630a) 및 p형 반도체층(620)에서 국부적 항복 현상이 발생하여, (+) 전원이 연결된 영역에 항복 유도 전도성 채널(680)이 형성된다. 즉, 항복 유도 전도성 채널(680)은, 제1 금속 전극(660a), 제1 투명 전극(650a), n형 반도체층(640a), 활성층(630a) 및 p형 반도체층(620)에 걸쳐 형성된다.
이후 제1 금속 전극(660a)에 (+) 전원을 연결하고, 제2 금속 전극(660b)에 (-) 전원을 연결하면, 정공이 항복 유도 전도성 채널을 통해 p형 반도체층(620)을 거쳐, 제2 금속 전극(660b)의 하부의 활성층(630b)에서 n형 반도체층(640b)의 캐리어인 전자와 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(660a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(660a)을 형성하고, 이 때, 분할된 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
분할된 전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 12에는 일례로서 2개로 분할된 전극(661a, 662a)이 형성된 발광 다이오드를 나타낸다.
복수의 전극 상에는, 분할된 전극을 모두 포함하는 크기의 전극(670)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 복수의 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 전극의 수와 동일할 수 있다.
제6 실시예에 따른 n-n 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
제7 실시예: 복수개의 항복 유도 전도성 채널을 포함하는 플랫 구조의 n-n 전극형 발광 다이오드
도 13을 참조하면, 제7 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 플랫 구조의 n-n 전극형 발광 다이오드(700)는, 기판(710), p형 반도체층(720), 활성층(730), n형 반도체층(740), 투명 전극(750), 제1 금속 전극(760a) 및 제2 금속 전극(760b)을 포함한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(760a)에 (+) 전원을 연결하고, 제2 금속 전극 (760b)에 (-) 전원을 연결한 후, 접합된 n형 반도체층(740), 제1 활성층(730) 및 p형 반도체층(720)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 양의 임계 바이어스 이상의 바이어스를 인가하게 되면, n형 반도체층(740), 제1 활성층(730) 및 p형 반도체층(720)에서 국부적 항복 현상이 발생하여, (+) 전원이 연결된 영역에 항복 유도 전도성 채널(780)이 형성된다. 즉, 항복 유도 전도성 채널(780)은, 제1 금속 전극(760a), 투명 전극(750), n형 반도체층(740), 활성층(730) 및 p형 반도체층(720)에 걸쳐 형성된다.
이후 제1 금속 전극(760a)에 (+) 전원을 연결하고, 제2 금속 전극(760b)에 (-) 전원을 연결하면, 정공이 항복 유도 전도성 채널을 통해 n형 반도체층(720)을 거쳐, 제2 금속 전극(760b)의 하부의 활성층(730)에서 n형 반도체층(740)의 캐리어인 전자와 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(760a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(760a)을 형성하고, 이 때, 분할된 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
분할된 전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 13에는 일례로서 2개로 분할된 전극(761a, 762a)이 형성된 발광 다이오드를 나타낸다.
분할된 전극 상에는, 분할된 전극을 모두 포함하는 크기의 전극(770)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 분할된 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 분할된 전극의 수와 동일할 수 있다.
제7 실시예에 따른 n-n 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
제8 실시예: 분할된 전극 사이에 메사 구조가 포함되어 있는, 복수개의 항복 유도 전도성 채널을 포함하는 플랫 구조의 n-n 전극형 발광 다이오드
도 14를 참조하면, 제8 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 n-n 전극형 발광 다이오드(800)는, 상기 제7 실시예에 따른 복수개의 항복 유도 전도성 채널을 포함하는 n-n 전극형 발광 다이오드(700)에 있어서, 복수개의 전극 사이에 메사 식각되어 n형 반도체층이 노출된 메사 구조 영역이 존재하며, 메사 구조 영역에는 에폭시 수지 또는 산화막이 채워진 발광 다이오드다.
보다 구체적으로는, 메사 식각에 의해, 제1 활성층(830), 제1 p형 반도체층(840), 투명 전극(850)이 각각 2개의 영역으로 분리되어 메사 구조 영역을 형성한다.
항복 유도 전도성 채널은, n형 반도체층과 p형 반도체층 사이에서 역방향 항복(breakdown) 현상에 의해 형성된다. 보다 구체적으로는, 제1 금속 전극(860a)에 (+) 전원을 연결하고, 제2 금속 전극 (860b)에 (-) 전원을 연결한 후, 접합된 n형 반도체층(840), 제1 활성층(830) 및 p형 반도체층(820)의 역방향으로, 완전 항복 현상이 일어나지 않을 정도의 양의 임계 바이어스 이상의 바이어스를 인가하게 되면, n형 반도체층(840), 제1 활성층(830) 및 p형 반도체층(820)에서 국부적 항복 현상이 발생하여, (+) 전원이 연결된 영역에 항복 유도 전도성 채널(870)이 형성된다. 즉, 항복 유도 전도성 채널(870)은, 제1 금속 전극(860a), 투명 전극(850), n형 반도체층(840), 활성층(830) 및 p형 반도체층(820)에 걸쳐 형성된다.
이후 제1 금속 전극(860a)에 (+) 전원을 연결하고, 제2 금속 전극(860b)에 (-) 전원을 연결하면, 정공이 항복 유도 전도성 채널을 통해 p형 반도체층(820)을 거쳐, 제2 금속 전극(860b)의 하부의 활성층(830)에서 n형 반도체층(840)의 캐리어인 전자와 재결합하여 발광 현상이 나타난다.
복수개의 항복 유도 전도성 채널을 형성하기 위해, 제1 금속 전극(860a)이 분할되도록 설계하여, 복수개의 제1 금속 전극(860a)을 형성하고, 이때, 분할된 전극의 간격은 20㎛ 이상, 또는 형성되는 항복 유도 전도성 채널의 직경보다 5㎛ 이상 크게 한다.
분할된 전극의 수는 특별한 제한은 없으나, 2~8개, 2~6개, 바람직하게는 2~4개이며, 도 14에는 일례로서 2개로 분할된 전극(861a, 862a)이 형성된 발광 다이오드를 나타낸다.
분할된 전극 상에는, 분할된 전극을 모두 포함하는 크기의 전극(870)을 추가적으로 증착할 수 있다.
상기 항복 유도 전도성 채널 형성 방법과 동일하게, 분할된 전극에 대해, 각각 항복 유도 전도성 채널을 형성한다. 형성된 항복 유도 전도성 채널의 수는 분할된 전극의 수와 동일할 수 있다.
제8 실시예에 따른 n-n 전극형 발광 다이오드를 복수개 병렬로 배치함으로써, 교류 전원을 이용하여 발광할 수 있다. 어느 하나의 발광 다이오드에 (+) 전원을 연결하고, 다른 하나의 발광 다이오드에 (-) 전원을 연결하면, (+) 전원을 연결한 발광 다이오드가 발광한다. 따라서, 교류 전원을 이용하는 경우, 양쪽의 발광 다이오드는 번갈아가면서 발광하게 된다.
[부호의 설명]
100 p-p 전극형 발광 다이오드; 110 기판; 120 n형 반도체층; 130a 제1 활성층; 130b 제2 활성층; 140a 제1 p형 반도체층; 140b 제2 p형 반도체층; 150a 제1 투명 전극; 150b 제2 투명 전극; 160a 제1 금속 전극; 160b 제2 금속 전극

Claims (20)

  1. 기판;
    상기 기판 상의 n형 반도체층;
    상기 n형 반도체층 상에서 서로 이격되어 배치되어 있는 제1 활성층 및 제2 활성층;
    제1 활성층 상의 제1 p형 반도체층;
    상기 제2 활성층 상의 제2 p형 반도체층;
    상기 제1 p형 반도체층 상의 제1 투명 전극;
    상기 제2 p형 반도체층 상의 제2 투명 전극;
    상기 제1 투명 전극 상의 복수개의 제1 p형 전극; 및
    상기 제2 투명 전극 상의 1개의 제2 p형 전극을 포함하고,
    음의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 항복 유도 전도성 채널은, 상기 제1 p형 전극, 상기 제1 투명 전극, 상기 제1 p형 반도체층, 상기 제1 활성층 및 상기 n형 반도체층에 걸쳐 형성되어 있고,
    상기 항복 유도 전도성 채널은 2~4개 포함되며,
    상기 복수개의 제1 p형 전극 상에는 상기 복수개의 제1 p형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있는 발광 다이오드.
  3. 제 2 항에 있어서,
    상기 복수개의 제1 p형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 큰 발광 다이오드.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수개의 제1 p형 전극 사이에는 메사 식각에 의해 상기 n형 반도체층이 노출된 메사 구조 영역이 존재하고,
    상기 메사 구조 영역에는 에폭시 또는 산화막이 채워진 발광 다이오드.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있는 발광 다이오드.
  6. 기판;
    상기 기판 상의 n형 반도체층;
    상기 n형 반도체층 상의 활성층;
    상기 활성층 상의 p형 반도체층;
    상기 p형 반도체층 상의 투명 전극; 및
    상기 투명 전극 상의 복수개의 제1 p형 전극 및 1개의 제2 p형 전극을 포함하고,
    음의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드.
  7. 제 6 항에 있어서,
    상기 항복 유도 전도성 채널은, 상기 제1 p형 전극, 상기 투명 전극, 상기 p형 반도체층, 상기 활성층 및 상기 n형 반도체층에 걸쳐 형성되어 있고,
    상기 항복 유도 전도성 채널은 2~4개 포함되며,
    상기 복수개의 제1 p형 전극 상에는 상기 복수개의 제1 p형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있는 발광 다이오드.
  8. 제 7 항에 있어서,
    상기 복수개의 제1 p형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 큰 발광 다이오드.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 복수개의 제1 p형 전극 전극 사이에는 메사 식각에 의해 상기 n형 반도체층이 노출된 메사 구조 영역이 존재하고,
    상기 메사 구조 영역에는 에폭시 또는 산화막이 채워진 발광 다이오드.
  10. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있는 발광 다이오드.
  11. 기판;
    상기 기판 상의 p형 반도체층;
    상기 p형 반도체층 상에서 서로 이격되어 배치되어 있는 제1 활성층 및 제2 활성층;
    상기 제1 활성층 상의 제1 n형 반도체층;
    상기 제2 활성층 상의 제2 n형 반도체층;
    상기 제1 n형 반도체층 상의 제1 투명 전극;
    상기 제2 n형 반도체층 상의 제2 투명 전극;
    상기 제1 투명 전극 상의 복수개의 제1 n형 전극; 및
    상기 제2 투명 전극 상의 1개의 제2 n형 전극을 포함하고,
    양의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드.
  12. 제 11 항에 있어서,
    상기 항복 유도 전도성 채널은, 상기 제1 n형 전극, 상기 제1 투명 전극, 상기 제1 n형 반도체층, 상기 제1 활성층 및 상기 제1 p형 반도체층에 걸쳐 형성되어 있고,
    상기 항복 유도 전도성 채널은 2~4개 포함되며,
    상기 복수개의 제1 n형 전극 상에는 상기 복수개의 제1 n형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있는 발광 다이오드.
  13. 제 12 항에 있어서,
    상기 복수개의 제1 n형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 큰 발광 다이오드.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 복수개의 제1 n형 전극 사이에는 메사 식각에 의해 상기 p형 반도체층이 노출된 메사 구조 영역이 존재하고,
    상기 메사 구조 영역에는 에폭시 또는 산화막이 채워진 발광 다이오드.
  15. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있는 발광 다이오드.
  16. 기판;
    상기 기판 상의 p형 반도체층;
    상기 p형 반도체층 상의 활성층;
    상기 활성층 상의 n형 반도체층;
    상기 n형 반도체층 상의 투명 전극; 및
    상기 투명 전극 상의 복수개의 제1 n형 전극 및 1개의 제2 n형 전극을 포함하고,
    음의 임계 바이어스 이상의 바이어스가 인가되어 항복(breakdown)된 항복 유도 전도성 채널을 복수개 포함하고 있는 발광 다이오드.
  17. 제 16 항에 있어서,
    상기 항복 유도 전도성 채널은, 상기 제1 n형 전극, 상기 투명 전극, 상기 n형 반도체층, 상기 활성층 및 상기 p형 반도체층에 걸쳐 형성되어 있고,
    상기 항복 유도 전도성 채널은 2~4개 포함되며,
    상기 복수개의 제1 n형 전극 상에는 상기 복수개의 제1 n형 전극을 모두 덮고 있는 하나의 전극이 추가로 적층되어 있는 발광 다이오드.
  18. 제 17 항에 있어서,
    상기 복수개의 제1 n형 전극 사이의 간격은 항복 유도 전도성 채널의 직경보다 5㎛ 이상 큰 발광 다이오드.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 복수개의 제1 n형 전극 사이에는 메사 식각에 의해 상기 p형 반도체층이 노출된 메사 구조 영역이 존재하고,
    상기 메사 구조 영역에는 에폭시 또는 산화막이 채워진 발광 다이오드.
  20. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    복수개의 상기 발광 다이오드가 병렬로 배치되고, 교류 전원을 이용하여 발광할 수 있는 발광 다이오드.
PCT/KR2021/011672 2020-09-03 2021-08-31 저저항 발광 다이오드 WO2022050655A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0112228 2020-09-03
KR1020200112228A KR102375592B1 (ko) 2020-09-03 2020-09-03 저저항 발광 다이오드

Publications (1)

Publication Number Publication Date
WO2022050655A1 true WO2022050655A1 (ko) 2022-03-10

Family

ID=80491219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/011672 WO2022050655A1 (ko) 2020-09-03 2021-08-31 저저항 발광 다이오드

Country Status (2)

Country Link
KR (1) KR102375592B1 (ko)
WO (1) WO2022050655A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011056A (ko) * 2009-04-28 2012-02-06 오스람 옵토 세미컨덕터스 게엠베하 발광다이오드 및 발광다이오드의 제조 방법
KR101219290B1 (ko) * 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법
US20130334551A1 (en) * 2012-06-14 2013-12-19 Epistar Corporation Light-emitting device and method for manufacturing the same
KR20160091109A (ko) * 2015-01-23 2016-08-02 한국산업기술대학교산학협력단 p-p 전극형의 발광 다이오드 및 n-n 전극형의 발광 다이오드
KR20170009359A (ko) * 2015-07-16 2017-01-25 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011056A (ko) * 2009-04-28 2012-02-06 오스람 옵토 세미컨덕터스 게엠베하 발광다이오드 및 발광다이오드의 제조 방법
KR101219290B1 (ko) * 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법
US20130334551A1 (en) * 2012-06-14 2013-12-19 Epistar Corporation Light-emitting device and method for manufacturing the same
KR20160091109A (ko) * 2015-01-23 2016-08-02 한국산업기술대학교산학협력단 p-p 전극형의 발광 다이오드 및 n-n 전극형의 발광 다이오드
KR20170009359A (ko) * 2015-07-16 2017-01-25 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
KR102375592B1 (ko) 2022-03-21
KR20220031784A (ko) 2022-03-14

Similar Documents

Publication Publication Date Title
WO2020101381A1 (en) Light emitting diode, manufacturing method of light emitting diode and display device including light emitting diode
WO2014092448A1 (ko) 광추출 효율이 향상된 발광다이오드
WO2011083940A2 (ko) 발광 다이오드 및 그것을 제조하는 방법
WO2017014512A1 (ko) 발광 소자
WO2011126248A2 (en) Light emitting diode and method of fabricating the same
WO2014065571A1 (ko) 발광소자
WO2016105146A1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
WO2009126010A2 (ko) 발광 소자
WO2012023662A1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2009139603A2 (ko) 반도체 발광소자
WO2014058224A1 (ko) 발광소자
WO2016018109A1 (ko) 발광 다이오드
WO2009125953A2 (ko) 발광 소자
WO2016195286A1 (ko) 발광 다이오드
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2017065566A1 (ko) 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
WO2016003205A1 (ko) 발광 소자
WO2016190665A1 (ko) 발광소자
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
EP3652792A1 (en) Light emitting diode and manufacturing method thereof
WO2016018010A1 (ko) 발광소자 및 조명시스템
WO2017052344A1 (ko) 발광소자, 발광소자 패키지 및 발광장치
WO2016104958A1 (ko) 적색 발광소자 및 조명장치
WO2022050655A1 (ko) 저저항 발광 다이오드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21864615

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21864615

Country of ref document: EP

Kind code of ref document: A1