WO2022019346A1 - 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치 - Google Patents
반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치 Download PDFInfo
- Publication number
- WO2022019346A1 WO2022019346A1 PCT/KR2020/009585 KR2020009585W WO2022019346A1 WO 2022019346 A1 WO2022019346 A1 WO 2022019346A1 KR 2020009585 W KR2020009585 W KR 2020009585W WO 2022019346 A1 WO2022019346 A1 WO 2022019346A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- light emitting
- semiconductor light
- layer
- emitting device
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 475
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 9
- 230000003746 surface roughness Effects 0.000 claims description 8
- 239000012780 transparent material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 287
- 239000000758 substrate Substances 0.000 description 232
- 238000001338 self-assembly Methods 0.000 description 48
- 230000008569 process Effects 0.000 description 45
- 239000012530 fluid Substances 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 27
- 230000005684 electric field Effects 0.000 description 16
- 239000000696 magnetic material Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000003825 pressing Methods 0.000 description 10
- 239000003086 colorant Substances 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000005484 gravity Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 5
- -1 region Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004205 dimethyl polysiloxane Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 230000009871 nonspecific binding Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010454 slate Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- AIRCTMFFNKZQPN-UHFFFAOYSA-N AlO Inorganic materials [Al]=O AIRCTMFFNKZQPN-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
- H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Definitions
- the present invention relates to a semiconductor light emitting device, particularly, a semiconductor light emitting device having a size of several to several tens of ⁇ m, and a display device using the same.
- LCDs liquid crystal displays
- OLEDs organic light emitting device displays
- semiconductor light emitting device displays are competing to implement large-area displays in the display technology field.
- micro LED semiconductor light emitting device having a cross-sectional area of 100 ⁇ m or less
- very high efficiency can be provided because the display does not absorb light using a polarizing plate or the like.
- millions of semiconductor light emitting devices are required to implement a large-area display, the transfer process is difficult compared to other types of displays.
- micro LEDs can be transferred by pick-and-place, laser lift-off, or self-assembly.
- the self-assembly method is the most advantageous method for realizing a large-area display device in a way in which the semiconductor light emitting devices find their own positions in a fluid.
- the self-assembly method includes a method of directly assembling the semiconductor light emitting devices to the final substrate to be used in the product (direct transfer method) and a method of assembling the semiconductor light emitting devices on the assembly substrate and then transferring the semiconductor light emitting devices to the final substrate through an additional transfer process (hybrid transfer). method) is there.
- the direct transfer method is efficient in terms of process, and the hybrid transfer method has an advantage in that structures for self-assembly can be added without limitation, so the two methods are selectively used.
- An object of the present invention is to provide a semiconductor light emitting device having a structure capable of improving self-assembly yield and a display device including the semiconductor light emitting device.
- Another object of the present invention is to provide a display device with improved light extraction efficiency.
- a semiconductor light emitting device includes: a first conductive type electrode; a first conductivity type semiconductor layer having the first conductivity type electrode formed on one surface and an undoped semiconductor layer formed on the other surface; an active layer formed on one surface of the first conductivity-type semiconductor layer; a second conductivity-type semiconductor layer formed on the active layer; and a second conductivity-type electrode formed on the second conductivity-type semiconductor layer, wherein a light-transmitting layer formed of an electrically conductive material on the other surface of the surface on which the first conductivity-type semiconductor layer is formed based on the undoped semiconductor layer It is characterized in that it includes.
- the light transmitting layer is characterized in that at least one surface is formed to have a surface roughness.
- the light transmitting layer is characterized in that it is a transparent electrode layer.
- the light transmitting layer is characterized in that it is formed to a thickness of 30nm to 500nm.
- the light transmitting layer is characterized in that the semiconductor layer doped with an n-type dopant.
- the light-transmitting layer is characterized in that it is formed to have the same electrical conductivity as the electrical conductivity of the first conductivity-type semiconductor layer or greater than the electrical conductivity of the first conductivity-type semiconductor layer.
- the light-transmitting layer is characterized in that it is formed to a thickness of 50 nm or more and 200 nm or less.
- a display device includes: a base; a semiconductor light emitting device disposed on the base portion and including a conductive electrode; and a wiring electrode disposed on the base portion and electrically connected to the conductive electrode of the semiconductor light emitting device, wherein the semiconductor light emitting device includes: a first conductive electrode; a first conductivity type semiconductor layer having the first conductivity type electrode formed on one surface and an undoped semiconductor layer formed on the other surface; an active layer formed on one surface of the first conductivity-type semiconductor layer; a second conductivity-type semiconductor layer formed on the active layer; and a second conductivity-type electrode formed on the second conductivity-type semiconductor layer, wherein a light-transmitting layer formed of an electrically conductive material on the other surface of the surface on which the first conductivity-type semiconductor layer is formed based on the undoped semiconductor layer It is characterized in that it includes.
- the semiconductor light emitting device is characterized in that the light-transmitting layer is disposed to face the base portion.
- the base portion is characterized in that it further includes a reflective layer at least at a position corresponding to a position where the semiconductor light emitting device is disposed.
- the semiconductor light emitting device further includes a connection electrode extending from the first conductivity-type electrode and the second conductivity-type electrode to the wiring electrode, wherein the connection electrode is formed of a transparent material.
- the base portion is characterized in that it is formed of a light-transmitting material.
- the light transmitting layer is characterized in that at least one surface is formed to have a surface roughness.
- the light transmitting layer is characterized in that it is a transparent electrode layer.
- the light transmitting layer is characterized in that the semiconductor layer doped with an n-type dopant.
- the dielectrophoretic force is increased, and thus the assembly rate of the semiconductor light emitting device can be improved.
- the dielectrophoretic force of the semiconductor light emitting device is increased by the light transmitting layer, there is an effect that the light extraction efficiency of the display device using the semiconductor light emitting device can be improved.
- FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
- FIG. 2 is an enlarged view of a portion A of the display device of FIG. 1 .
- FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2 .
- FIG. 4 is a view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
- 5A to 5E are conceptual views for explaining a new process of manufacturing the above-described semiconductor light emitting device.
- FIG. 6 is a conceptual diagram illustrating an embodiment of an apparatus for self-assembling a semiconductor light emitting device according to the present invention.
- FIG. 7 is a block diagram of the self-assembly apparatus of FIG. 6 .
- 8A to 8E are conceptual views illustrating a process of self-assembling semiconductor light emitting devices on a substrate using the self-assembly apparatus of FIG. 6 .
- FIGS. 8A to 8E are diagrams illustrating an embodiment of a semiconductor light emitting device used in the self-assembly process of FIGS. 8A to 8E .
- 10A to 10C are conceptual views for explaining another transfer process of the semiconductor light emitting device after the self-assembly process according to the present invention.
- 11 to 13 are flowcharts illustrating a method of manufacturing a display device including semiconductor light emitting devices emitting red, green, and blue light.
- FIG. 14 is a view showing another embodiment of a conventional semiconductor light emitting device used in the self-assembly process of FIGS. 8A to 8E .
- FIG. 15 is a view showing an embodiment of a semiconductor light emitting device according to the present invention used in a self-assembly process.
- FIG. 16 is a conceptual diagram illustrating a process of manufacturing the semiconductor light emitting device according to FIG. 15 .
- FIG. 17 is a view showing another embodiment of a semiconductor light emitting device according to the present invention used in a self-assembly process.
- FIG. 18 is a conceptual diagram illustrating a process of manufacturing the semiconductor light emitting device according to FIG. 17 .
- 19 is a graph showing the comparison of the dielectrophoretic force of a semiconductor light emitting device according to the present invention and a conventional semiconductor light emitting device.
- FIG. 20 is a view showing a conventional display device using the semiconductor light emitting device of FIG. 14 .
- 21 is a view showing an embodiment of a display device according to the present invention using the semiconductor light emitting device of FIG. 15 or 17 .
- FIG. 22 is a view showing another embodiment of a display device according to the present invention using the semiconductor light emitting device of FIG. 15 or 17 .
- the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC.
- PDA personal digital assistant
- PMP portable multimedia player
- slate PC slate PC
- slate PC tablet PC
- ultrabook ultrabook
- digital TV digital TV
- desktop computer desktop computer
- the configuration according to the embodiment described in this specification can be applied as long as it can include a display even in a new product form to be developed later.
- FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention
- FIG. 2 is an enlarged view of part A of the display device of FIG. 1
- FIG. 3 is a view showing the semiconductor light emitting device of FIG. 2 It is an enlarged view
- FIG. 4 is a view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
- information processed by the control unit of the display apparatus 100 may be output through the display module 140 .
- the closed-loop case 101 surrounding the edge of the display module 140 may form a bezel of the display device 100 .
- the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 includes a micro-sized semiconductor light emitting device 150 and a wiring board 110 on which the semiconductor light emitting device 150 is mounted. can be provided.
- a wiring may be formed on the wiring board 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150 .
- the semiconductor light emitting device 150 may be provided on the wiring board 110 as an individual pixel that emits light.
- the image displayed on the panel 141 is visual information and is realized by independently controlling the light emission of unit pixels arranged in a matrix form through the wiring.
- a micro LED Light Emitting Diode
- the micro LED may be a light emitting diode formed in a small size of 100 ⁇ m or less.
- blue, red, and green colors are respectively provided in the light emitting region, and a unit pixel may be implemented by a combination thereof. That is, the unit pixel means a minimum unit for realizing one color, and at least three micro LEDs may be provided in the unit pixel.
- the semiconductor light emitting device 150 may have a vertical structure.
- the semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to be implemented as a high output light emitting device that emits various lights including blue.
- GaN gallium nitride
- Al aluminum
- the vertical semiconductor light emitting device includes a p-type electrode 156 , a p-type semiconductor layer 155 formed on the p-type electrode 156 , an active layer 154 formed on the p-type semiconductor layer 155 , and an active layer 154 . It includes an n-type semiconductor layer 153 formed thereon, and an n-type electrode 152 formed on the n-type semiconductor layer 153 .
- the lower p-type electrode 156 may be electrically connected to the p-electrode 111 of the wiring board, and the upper n-type electrode 152 is connected to the n-electrode 112 and the upper side of the semiconductor light emitting device. may be electrically connected.
- the vertical semiconductor light emitting device 150 has a great advantage in that it is possible to reduce the chip size because electrodes can be arranged up and down.
- the semiconductor light emitting device may be a flip chip type light emitting device.
- the semiconductor light emitting device 250 includes a p-type electrode 256 , a p-type semiconductor layer 255 on which the p-type electrode 256 is formed, and an active layer 254 formed on the p-type semiconductor layer 255 . , an n-type semiconductor layer 253 formed on the active layer 254 , and an n-type electrode 252 spaced apart from the p-type electrode 256 in the horizontal direction on the n-type semiconductor layer 253 .
- both the p-type electrode 256 and the n-type electrode 252 may be electrically connected to the p-electrode and the n-electrode of the wiring board under the semiconductor light emitting device.
- the vertical semiconductor light emitting device and the flip chip type semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device, respectively.
- gallium nitride (GaN) is mainly used, and indium (In) and/or aluminum (Al) are added together to implement a high output light emitting device that emits green or blue light.
- the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, InGan, etc.
- the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN.
- the p-type semiconductor layer may be P-type GaAs, and the n-type semiconductor layer may be N-type GaAs.
- the p-type semiconductor layer may be P-type GaN doped with Mg on the p-electrode side
- the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
- the above-described semiconductor light emitting devices may be semiconductor light emitting devices without an active layer.
- the light emitting diode is very small, unit pixels that emit light can be arranged in a high definition in the display panel, thereby realizing a high-definition display device.
- the semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
- the micro-sized semiconductor light emitting device 150 formed on the wafer must be transferred to a predetermined position on the substrate of the display panel.
- There is a pick and place method as such transfer technology but the success rate is low and it requires a lot of time.
- there is a technique of transferring several devices at a time using a stamp or a roll but it is not suitable for a large screen display due to a limitation in yield.
- the present invention proposes a new manufacturing method and manufacturing apparatus of a display device that can solve these problems.
- 5A to 5E are conceptual views for explaining a new process of manufacturing the above-described semiconductor light emitting device.
- a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified.
- PM passive matrix
- AM active matrix
- the self-assembly method described in this specification may be applied to both a horizontal type semiconductor light emitting device and a vertical type semiconductor light emitting device.
- a first conductivity type semiconductor layer 153 , an active layer 154 , and a second conductivity type semiconductor layer 155 are grown on a growth substrate 159 , respectively ( FIG. 5A ).
- first conductivity type semiconductor layer 153 After the first conductivity type semiconductor layer 153 is grown, an active layer 154 is grown on the first conductivity type semiconductor layer 153 , and then a second conductivity type semiconductor is grown on the active layer 154 . Layer 155 is grown. In this way, when the first conductivity type semiconductor layer 153, the active layer 154, and the second conductivity type semiconductor layer 155 are sequentially grown, as shown in FIG. 5A, the first conductivity type semiconductor layer 153 , the active layer 154 and the second conductive semiconductor layer 155 form a stacked structure.
- the first conductivity type semiconductor layer 153 may be an n-type semiconductor layer
- the second conductivity type semiconductor layer 155 may be a p-type semiconductor layer.
- the present invention is not necessarily limited thereto, and examples in which the first conductivity type is p-type and the second conductivity type is n-type are also possible.
- the p-type semiconductor layer may be P-type GaN doped with Mg
- the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
- the growth substrate 159 may be formed of a material having a light-transmitting property, for example, any one of sapphire (Al2O3), GaN, ZnO, and AlO, but is not limited thereto.
- the growth substrate 1059 may be formed of a material suitable for semiconductor material growth, a carrier wafer. It may be formed of a material having excellent thermal conductivity, and, including a conductive substrate or an insulating substrate, for example, a SiC substrate having higher thermal conductivity than a sapphire (Al2O3) substrate or at least one of Si, GaAs, GaP, InP, Ga2O3 can be used
- the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are removed to form a plurality of semiconductor light emitting devices ( FIG. 5B ).
- isolation is performed so that the plurality of light emitting devices form a light emitting device array. That is, the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are vertically etched to form a plurality of semiconductor light emitting devices.
- the active layer 154 and the second conductivity type semiconductor layer 155 are partially removed in the vertical direction so that the first conductivity type semiconductor layer 153 is exposed to the outside.
- An exposed mesa process, followed by an isolation of the first conductive semiconductor layer to form a plurality of semiconductor light emitting device arrays by etching may be performed.
- second conductivity type electrodes 156 are respectively formed on one surface of the second conductivity type semiconductor layer 155 ( FIG. 5C ).
- the second conductive electrode 156 may be formed by a deposition method such as sputtering, but the present invention is not limited thereto. However, when the first conductive semiconductor layer and the second conductive semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, the second conductive electrode 156 may be an n-type electrode.
- the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
- the growth substrate 1059 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method ( FIG. 5D ).
- FIG. 5E a step of mounting the semiconductor light emitting devices 150 on a substrate in a chamber filled with a fluid is performed.
- the semiconductor light emitting devices 150 and the substrate are put in a chamber filled with a fluid, and the semiconductor light emitting devices are self-assembled on the substrate 1061 using flow, gravity, surface tension, and the like.
- the substrate may be the assembly substrate 161 .
- the substrate may be a wiring substrate.
- the substrate is provided as the assembly substrate 161 to exemplify that the semiconductor light emitting devices 1050 are seated.
- Cells in which the semiconductor light emitting devices 150 are inserted may be provided on the assembly substrate 161 to facilitate mounting of the semiconductor light emitting devices 150 on the assembly substrate 161 .
- cells in which the semiconductor light emitting devices 150 are seated are formed on the assembly substrate 161 at positions where the semiconductor light emitting devices 150 are aligned with the wiring electrodes.
- the semiconductor light emitting devices 150 are assembled to the cells while moving in the fluid.
- the assembly substrate 161 may be referred to as a temporary substrate.
- the present invention proposes a method and apparatus for minimizing the influence of gravity or frictional force and preventing non-specific binding in order to increase the transfer yield.
- a magnetic material is disposed on the semiconductor light emitting device to move the semiconductor light emitting device using magnetic force, and the semiconductor light emitting device is seated at a preset position using an electric field during the movement process.
- FIG. 6 is a conceptual diagram illustrating an example of a self-assembly apparatus for a semiconductor light emitting device according to the present invention
- FIG. 7 is a block diagram of the self-assembly apparatus of FIG. 6
- 8A to 8D are conceptual views illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly apparatus of FIG. 6
- FIG. 9 is a conceptual diagram for explaining the semiconductor light emitting device of FIGS. 8A to 8D .
- the self-assembly apparatus 160 of the present invention may include a fluid chamber 162 , a magnet 163 and a position control unit 164 .
- the fluid chamber 162 has a space for accommodating a plurality of semiconductor light emitting devices.
- the space may be filled with a fluid, and the fluid may include water as an assembly solution.
- the fluid chamber 162 may be a water tank and may be configured as an open type.
- the present invention is not limited thereto, and the fluid chamber 162 may be of a closed type in which the space is a closed space.
- the substrate 161 may be disposed in the fluid chamber 162 so that an assembly surface on which the semiconductor light emitting devices 150 are assembled faces downward.
- the substrate 161 may be transferred to an assembly position by a transfer unit, and the transfer unit may include a stage 165 on which the substrate is mounted. The position of the stage 165 is adjusted by the controller, and through this, the substrate 161 can be transferred to the assembly position.
- the assembly surface of the substrate 161 faces the bottom of the fluid chamber 150 .
- the assembly surface of the substrate 161 is disposed to be immersed in the fluid in the fluid chamber 162 . Accordingly, the semiconductor light emitting device 150 moves to the assembly surface in the fluid.
- the substrate 161 is an assembled substrate capable of forming an electric field, and may include a base portion 161a, a dielectric layer 161b, and a plurality of electrodes 161c.
- the base portion 161a may be made of an insulating material, and the plurality of electrodes 161c may be a thin film or a thick film bi-planar electrode patterned on one surface of the base portion 161a.
- the electrode 161c may be formed of, for example, a stack of Ti/Cu/Ti, Ag paste, ITO, or the like.
- the dielectric layer 161b is made of an inorganic material such as SiO2, SiNx, SiON, Al2O3, TiO2, HfO2, or the like. Alternatively, the dielectric layer 161b may be configured as a single layer or multi-layer as an organic insulator. The dielectric layer 161b may have a thickness of several tens of nm to several ⁇ m.
- the substrate 161 according to the present invention includes a plurality of cells 161d partitioned by barrier ribs.
- the cells 161d are sequentially arranged in one direction and may be made of a polymer material.
- the partition walls 161e forming the cells 161d are shared with the neighboring cells 161d.
- the partition wall 161e protrudes from the base portion 161a, and the cells 161d may be sequentially disposed along one direction by the partition wall 161e. More specifically, the cells 161d are sequentially arranged in the column and row directions, respectively, and may have a matrix structure.
- a groove for accommodating the semiconductor light emitting device 150 is provided, and the groove may be a space defined by the partition wall 161e.
- the shape of the groove may be the same as or similar to that of the semiconductor light emitting device.
- the groove may have a rectangular shape.
- the grooves formed in the cells may have a circular shape.
- each of the cells is configured to accommodate a single semiconductor light emitting device. That is, one semiconductor light emitting device is accommodated in one cell.
- the plurality of electrodes 161c may include a plurality of electrode lines disposed at the bottom of each of the cells 161d, and the plurality of electrode lines may extend to adjacent cells.
- the plurality of electrodes 161c are disposed below the cells 161d, and different polarities are applied to each other to generate an electric field in the cells 161d.
- the dielectric layer may form the bottom of the cells 161d while covering the plurality of electrodes 161c with the dielectric layer.
- the electrodes of the substrate 161 are electrically connected to the power supply unit 171 .
- the power supply unit 171 applies power to the plurality of electrodes to generate the electric field.
- the self-assembly apparatus may include a magnet 163 for applying a magnetic force to the semiconductor light emitting devices.
- the magnet 163 is spaced apart from the fluid chamber 162 to apply a magnetic force to the semiconductor light emitting devices 150 .
- the magnet 163 may be disposed to face the opposite surface of the assembly surface of the substrate 161 , and the position of the magnet is controlled by the position controller 164 connected to the magnet 163 .
- the semiconductor light emitting device 1050 may include a magnetic material to move in the fluid by the magnetic field of the magnet 163 .
- a semiconductor light emitting device including a magnetic material, a first conductivity type electrode 1052 , a second conductivity type electrode 1056 , and a first conductivity type semiconductor layer in which the first conductivity type electrode 1052 are disposed (1053), a second conductivity type semiconductor layer 1055 overlapping the first conductivity type semiconductor layer 1052 and on which the second conductivity type electrode 1056 is disposed, and the first and second conductivity type semiconductors an active layer 1054 disposed between the layers 1053 and 1055 .
- the first conductivity type may be p-type
- the second conductivity type may be n-type
- the semiconductor light emitting device without the active layer may be used.
- the first conductive electrode 1052 may be generated after the semiconductor light emitting device is assembled on the wiring board by self-assembly of the semiconductor light emitting device.
- the second conductive electrode 1056 may include the magnetic material.
- the magnetic material may mean a magnetic metal.
- the magnetic material may be Ni, SmCo, or the like, and as another example, may include a material corresponding to at least one of Gd-based, La-based, and Mn-based materials.
- the magnetic material may be provided on the second conductive electrode 1056 in the form of particles.
- a conductive electrode including a magnetic material one layer of the conductive electrode may be formed of a magnetic material.
- the second conductive electrode 1056 of the semiconductor light emitting device 1050 may include a first layer 1056a and a second layer 1056b.
- the first layer 1056a may include a magnetic material
- the second layer 1056b may include a metal material rather than a magnetic material.
- the first layer 1056a including a magnetic material may be disposed to contact the second conductivity-type semiconductor layer 1055 .
- the first layer 1056a is disposed between the second layer 1056b and the second conductivity type semiconductor layer 1055 .
- the second layer 1056b may be a contact metal connected to the second electrode of the wiring board.
- the present invention is not necessarily limited thereto, and the magnetic material may be disposed on one surface of the first conductivity type semiconductor layer.
- the self-assembly device includes a magnet handler that can be moved automatically or manually in the x, y, and z axes on the upper part of the fluid chamber, or the magnet 163 . It may be provided with a motor capable of rotating the. The magnet handler and the motor may constitute the position control unit 164 . Through this, the magnet 163 rotates in a horizontal direction, clockwise or counterclockwise direction with the substrate 161 .
- a light-transmitting bottom plate 166 may be formed in the fluid chamber 162 , and the semiconductor light emitting devices may be disposed between the bottom plate 166 and the substrate 161 .
- An image sensor 167 may be disposed to face the bottom plate 166 to monitor the inside of the fluid chamber 162 through the bottom plate 166 .
- the image sensor 167 is controlled by the controller 172 and may include an inverted type lens and a CCD to observe the assembly surface of the substrate 161 .
- the self-assembly apparatus described above is made to use a combination of a magnetic field and an electric field, and using this, the semiconductor light emitting devices are seated at a predetermined position on the substrate by an electric field in the process of moving by a change in the position of the magnet.
- the assembly process using the self-assembly apparatus described above will be described in more detail.
- a plurality of semiconductor light emitting devices 1050 including a magnetic material are formed through the process described with reference to FIGS. 5A to 5C .
- a magnetic material may be deposited on the semiconductor light emitting device.
- the substrate 161 is transferred to an assembly position, and the semiconductor light emitting devices 1050 are put into the fluid chamber 162 ( FIG. 8A ).
- the assembly position of the substrate 161 will be a position in which the fluid chamber 162 is disposed such that the assembly surface of the substrate 161 on which the semiconductor light emitting devices 1050 are assembled faces downward.
- some of the semiconductor light emitting devices 1050 may sink to the bottom of the fluid chamber 162 and some may float in the fluid.
- some of the semiconductor light emitting devices 1050 may sink to the bottom plate 166 .
- a magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 vertically float in the fluid chamber 162 ( FIG. 8B ).
- the semiconductor light emitting devices 1050 float toward the substrate 161 in the fluid.
- the original position may be a position deviated from the fluid chamber 162 .
- the magnet 163 may be configured as an electromagnet. In this case, electricity is supplied to the electromagnet to generate an initial magnetic force.
- the separation distance between the assembly surface of the substrate 161 and the semiconductor light emitting devices 1050 may be controlled.
- the separation distance is controlled using the weight, buoyancy, and magnetic force of the semiconductor light emitting devices 1050 .
- the separation distance may be several millimeters to several tens of micrometers from the outermost surface of the substrate.
- a magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 move in one direction in the fluid chamber 162 .
- the magnet 163 moves in a direction horizontal to the substrate, clockwise or counterclockwise ( FIG. 8C ).
- the semiconductor light emitting devices 1050 move in a direction parallel to the substrate 161 at a position spaced apart from the substrate 161 by the magnetic force.
- an electric field is generated by supplying power to the bi-planar electrode of the substrate 161 , and assembly is induced only at a preset position using this. That is, by using the selectively generated electric field, the semiconductor light emitting devices 1050 are self-assembled at the assembly position of the substrate 161 . To this end, cells in which the semiconductor light emitting devices 1050 are inserted may be provided on the substrate 161 .
- the unloading process of the substrate 161 is performed, and the assembly process is completed.
- the substrate 161 is an assembly substrate
- a post-process for realizing a display device by transferring the semiconductor light emitting devices arranged as described above to a wiring board may be performed.
- the magnet after guiding the semiconductor light emitting devices 1050 to the predetermined position, the magnet so that the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162 .
- the 163 may be moved in a direction away from the substrate 161 ( FIG. 8D ).
- the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162 .
- the recovered semiconductor light emitting devices 1050 can be reused.
- the self-assembly apparatus and method described above uses a magnetic field to concentrate distant parts near a predetermined assembly site to increase the assembly yield in fluidic assembly, and applies a separate electric field to the assembly site so that the parts are selectively transferred only to the assembly site. to be assembled.
- the assembly board is placed on the upper part of the water tank and the assembly surface is directed downward to minimize the effect of gravity due to the weight of the parts and prevent non-specific binding to eliminate defects. That is, to increase the transfer yield, the assembly substrate is placed on the upper part to minimize the effect of gravity or frictional force, and to prevent non-specific binding.
- the present invention it is possible to pixelate a semiconductor light emitting device in a large amount on a small-sized wafer and then transfer it to a large-area substrate. Through this, it is possible to manufacture a large-area display device at a low cost.
- the present invention provides a structure and method of an assembling substrate for increasing the yield of the above-described self-assembly process and the process yield after self-assembly.
- the present invention is limited when the substrate 161 is used as an assembly substrate. That is, the assembly board, which will be described later, is not used as a wiring board of the display device. Accordingly, the substrate 161 will be referred to as an assembly substrate 161 hereinafter.
- the present invention improves the process yield in two respects. First, according to the present invention, an electric field is strongly formed at an unwanted position, and thus the semiconductor light emitting device is prevented from being seated at an unwanted position. Second, the present invention prevents the semiconductor light emitting devices from remaining on the assembly substrate when transferring the semiconductor light emitting devices seated on the assembly substrate to another substrate.
- 10A to 10C are conceptual views illustrating a state in which a semiconductor light emitting device is transferred after the self-assembly process according to the present invention.
- the semiconductor light emitting devices are seated at a preset position of the assembly substrate 161 .
- the semiconductor light emitting devices seated on the assembly substrate 161 are transferred to another substrate at least once.
- an embodiment in which the semiconductor light emitting devices mounted on the assembly substrate 161 are transferred twice is not limited thereto, and the semiconductor light emitting devices mounted on the assembly substrate 161 are transferred once or three times. It can be transferred to another substrate.
- the assembly surface of the assembly substrate 161 is facing downward (or in the direction of gravity).
- the assembly substrate 161 may be turned 180 degrees in a state in which the semiconductor light emitting device is seated.
- a voltage must be applied to the plurality of electrodes 161c (hereinafter assembly electrodes) while the assembly substrate 161 is turned over. The electric field formed between the assembly electrodes prevents the semiconductor light emitting device from being separated from the assembly substrate 161 while the assembly substrate 161 is turned over.
- the assembly substrate 161 After the self-assembly process, if the assembly substrate 161 is turned over by 180 degrees, the shape shown in FIG. 10A is obtained. Specifically, as shown in FIG. 10A , the assembly surface of the assembly substrate 161 is in a state facing upward (or in a direction opposite to gravity). In this state, the transfer substrate 400 is aligned above the assembly substrate 161 .
- the transfer substrate 400 is a substrate for transferring the semiconductor light emitting devices seated on the assembly substrate 161 to the wiring substrate by detaching them.
- the transfer substrate 400 may be formed of a polydimethylsiloxane (PDMS) material. Accordingly, the transfer substrate 400 may be referred to as a PDMS substrate.
- PDMS polydimethylsiloxane
- the transfer substrate 400 is pressed to the assembly substrate 161 after being aligned with the assembly substrate 161 . Thereafter, when the transfer substrate 400 is transferred to the upper side of the assembly substrate 161 , the semiconductor light emitting devices 350 disposed on the assembly substrate 161 are formed by the adhesion of the transfer substrate 400 to the transfer substrate. (400).
- the surface energy between the semiconductor light emitting device 350 and the transfer substrate 400 should be higher than the surface energy between the semiconductor light emitting device 350 and the dielectric layer 161b.
- the semiconductor light emitting device 350 is removed from the assembly substrate 161 . Since the probability of separation increases, it is preferable that the difference between the two surface energies is larger.
- the transfer substrate 400 when the transfer substrate 400 is pressed against the assembly substrate 161 , the transfer substrate 400 includes a plurality of the transfer substrate 400 so that the pressure applied by the transfer substrate 400 is concentrated on the semiconductor light emitting device 350 . It may include a protrusion 410 . The protrusions 410 may be formed at the same spacing as the semiconductor light emitting devices seated on the assembly substrate 161 . When the projection 410 is aligned to overlap the semiconductor light emitting devices 350 and then the transfer substrate 400 is pressed against the assembly substrate 161 , the pressure by the transfer substrate 400 is applied to the semiconductor light emitting device. Only the elements 350 may be concentrated. Through this, the present invention increases the probability that the semiconductor light emitting device is separated from the assembly substrate 161 .
- the semiconductor light emitting device is exposed to the outside of the groove while the semiconductor light emitting device is seated on the assembly substrate 161 .
- the pressure of the transfer substrate 400 is not concentrated on the semiconductor light emitting devices 350 so that the semiconductor light emitting devices 350 are separated from the assembly substrate 161 . may be less likely to do so.
- a protrusion 510 may be formed on the wiring board 500 .
- the transfer substrate 400 and the wiring substrate 500 are aligned so that the semiconductor light emitting devices 350 disposed on the transfer substrate 400 and the protrusion 510 overlap each other. Thereafter, when the transfer substrate 400 and the wiring substrate 500 are compressed, the probability that the semiconductor light emitting devices 350 are separated from the transfer substrate 400 may increase due to the protrusion 510 . have.
- the surface energy between the semiconductor light emitting device 350 and the wiring board 500 is applied to the semiconductor light emitting device. It should be higher than the surface energy between 350 and the transfer substrate 400 . As the difference between the surface energy between the semiconductor light emitting device 350 and the wiring board 500 and the surface energy between the semiconductor light emitting device 350 and the transfer substrate 400 increases, the semiconductor light emitting device 350 is transferred to the transfer substrate 400 . ), the greater the difference between the two surface energies, the more preferable.
- the structure of the wiring electrode and the method of forming the electrical connection may vary depending on the type of the semiconductor light emitting device 350 .
- an anisotropic conductive film may be disposed on the wiring board 500 .
- an electrical connection may be formed between the semiconductor light emitting devices 350 and the wiring electrodes formed on the wiring board 500 only by pressing the transfer substrate 400 and the wiring board 500 .
- FIGS. 10A to 10C when manufacturing a display device including semiconductor light emitting devices that emit light of different colors, the method described with reference to FIGS. 10A to 10C may be implemented in various ways. Hereinafter, a method of manufacturing a display device including a semiconductor light emitting device that emits red (R), green (G), and blue (B) light will be described.
- 11 to 13 are flowcharts illustrating a method of manufacturing a display device including a semiconductor light emitting device that emits red (R), green (G), and blue (B) light.
- the semiconductor light emitting devices emitting different colors may be individually assembled on different assembly substrates.
- the assembly substrate 161 includes a first assembly substrate on which semiconductor light emitting devices emitting a first color are mounted, a second assembly substrate on which semiconductor light emitting devices emitting a second color different from the first color are mounted, and a third assembly substrate on which semiconductor light emitting devices emitting a third color different from the first and second colors are mounted.
- Different types of semiconductor light emitting devices are assembled on each assembly substrate according to the method described with reference to FIGS. 8A to 8E .
- each of the semiconductor light emitting devices emitting red (R), green (G), and blue (B) light may be assembled on each of the first to third assembly substrates.
- each of a RED chip, a green chip, and a BLUE chip may be assembled on each of the first to third assembly substrates RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE.
- each of the RED chip, the green chip, and the BLUE chip may be transferred to the wiring board by different transfer boards.
- the step of transferring the semiconductor light emitting devices seated on the assembly substrate to the wiring board includes pressing the first transfer substrate (stamp (R)) on the first assembly substrate (RED TEMPLATE) to emit the first color.
- the semiconductor light emitting devices (GREEN chip) emitting the second color are transferred from the second assembly substrate (GREEN TEMPLATE) to the second transfer substrate (stamp (G))
- Step and pressing a third transfer substrate (stamp (B)) on the third assembling substrate (BLUE TEMPLATE) to apply the semiconductor light emitting devices (BLUE chips) emitting light of the third color to the third assembling substrate (BLUE TEMPLATE) ) to the third transfer substrate (stamp (B)) may include the step of transferring.
- three types of assembly substrates and three types of transfer substrates are required to manufacture a display device including a RED chip, a green chip, and a BLUE chip.
- each of a RED chip, a green chip, and a BLUE chip may be assembled on each of the first to third assembly substrates RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE.
- each of the RED chip, the GREEN chip, and the BLUE chip may be transferred to the wiring board by the same transfer board.
- the step of transferring the semiconductor light emitting devices seated on the assembly substrate to the wiring board includes pressing the transfer substrate (RGB integrated stamp) to the first assembly substrate (RED TEMPLATE) to emit the first color.
- alignment positions between each of the first to third assembly substrates and the transfer substrate may be different from each other.
- the relative position of the transfer substrate with respect to the first assembly substrate and the relative position of the transfer substrate with respect to the second assembly substrate may be different from each other.
- the transfer substrate may shift the alignment position by the PITCH of the SUB PIXEL whenever the type of assembly substrate is changed. In this way, when the transfer substrate is sequentially pressed to the first to third assembly substrates, all three types of chips may be transferred to the transfer substrate.
- a step of transferring the semiconductor light emitting devices emitting light of the first to third colors from the transfer substrate to the wiring substrate is performed by pressing the transfer substrate to the wiring substrate.
- a display device including a RED chip, a green chip, and a BLUE chip.
- each of the RED chip, the green chip, and the BLUE chip may be assembled on one assembly substrate (RGB integrated TEMPLATE). In this state, each of the RED chip, the GREEN chip, and the BLUE chip may be transferred to the wiring board by the same transfer board (RGB integrated stamp).
- one type of assembly substrate and one type of transfer substrate are required to manufacture a display device including a RED chip, a green chip, and a BLUE chip.
- the manufacturing method may be implemented in various ways.
- the semiconductor light emitting device is seated on the assembly substrate by dielectrophoretic force.
- the electrical conductivity of the surface on which the semiconductor light emitting device is seated on the assembly substrate should be high.
- FIG. 14 is a view showing another embodiment of a conventional semiconductor light emitting device used in the self-assembly process of FIGS. 8A to 8E .
- FIG. 14 shows a semiconductor light emitting device 1150 used in a self-assembly process in which electrical conductivity of a surface mounted on an assembly substrate is improved.
- a semiconductor light emitting device having a symmetrical structure such as a circle or an oval is used, and the semiconductor light emitting devices used in the self-assembly process to be described below may have a circular or oval shape.
- the semiconductor light emitting devices may include a conductive electrode including a magnetic material, for example, Ni.
- the semiconductor light emitting device 1150 includes a first conductivity type electrode 1156 , a first conductivity type semiconductor layer 1155 on which the first conductivity type electrode 1156 is disposed, and a first conductivity type semiconductor layer ( 1155) comprising an active layer 1154 formed on the active layer 1154, a second conductivity type semiconductor layer 1153 formed on the active layer 1154, and a second conductivity type electrode 1152 formed on the second conductivity type semiconductor layer 1153, , the passivation layer 1151 has a structure covering the surface.
- the semiconductor light emitting device 1150 may further include a conductive layer 1158 on the corresponding surface to improve electrical conductivity of the surface mounted on the assembly board.
- the conductive layer 1158 may be formed on opposite sides of the first and second conductivity-type electrodes 1156 and 1152 with respect to the first conductivity-type semiconductor layer 1155 .
- the conductive layer 1158 may be a metal layer formed by depositing a metal such as Ti, In, Sn, Au, Cr, or Mo. Alternatively, after depositing the metal as described above, an oxide film may be further formed on the surface by treatment with plasma and O 2 . In this case, the conductive layer 1158 may be composed of a multi-layer of a metal layer and a metal oxide layer.
- an undoped semiconductor layer (or buffer layer) 1157 may be disposed between the first conductivity type semiconductor layer 1155 and the conductive layer 1158 .
- the conductive layer 1158 may be formed on the undoped semiconductor layer 1157 to be electrically insulated from the epitaxial layer.
- the electrical conductivity of the surface mounted on the assembly board may be improved to improve the assembly rate, but the wavelength of the light generated by the semiconductor light emitting device 1150 may be improved. Since it has a reflectivity of 90% or less in an area (visible light area), there is a problem in that light extraction efficiency is lowered.
- the conductive layer 1158 is formed of Ag, Al, etc. having high reflectivity of 90% or more, the light extraction efficiency may be improved, but the solvent used to disperse the semiconductor light emitting device in a fluid, etc. There is a risk of corrosion, and the bonding strength with the undoped semiconductor layer 1157 is not good, so it can be easily peeled off from the semiconductor light emitting device 1150 .
- the present invention is to solve the above-described problems, and proposes a semiconductor light emitting device of a new structure having a surface that is seated on an assembly substrate has high electrical conductivity.
- a semiconductor light emitting device of a new structure having a surface that is seated on an assembly substrate has high electrical conductivity.
- FIGS. 15 to 18 the structure of the semiconductor light emitting device according to the present invention will be described with reference to FIGS. 15 to 18 .
- FIG. 15 is a diagram illustrating an embodiment of a semiconductor light emitting device according to the present invention used in a self-assembly process
- FIG. 16 is a conceptual diagram illustrating a process of manufacturing the semiconductor light emitting device according to FIG. 15
- 17 is a view showing another embodiment of a semiconductor light emitting device according to the present invention used in a self-assembly process
- FIG. 18 is a conceptual diagram illustrating a process of manufacturing the semiconductor light emitting device according to FIG. 17 .
- the semiconductor light emitting devices 2050 and 3050 include first conductivity type electrodes 2056 and 3056 and first conductivity type semiconductor layers 2055 on which first conductivity type electrodes 2056 and 3056 are formed. 3055), the active layers 2054 and 3054 formed on the first conductivity type semiconductor layers 2055 and 3055, the second conductivity type semiconductor layers 2053 and 3053 formed on the active layers 2054 and 3054, the second conductivity type semiconductor Second conductivity-type electrodes 2052 and 3052 formed on the layers 2053 and 3053 may be included.
- the first conductivity type electrodes 2056 and 3056 and the active layers 2054 and 3054 are formed on one surface of the first conductivity type semiconductor layers 2055 and 3055 , and the first conductivity type semiconductor layers 2055 and 3055 are formed. ), undoped semiconductor layers (or buffer layers) 2057 and 3057 may be formed on the other surface. In addition, light-transmitting layers 2058 and 3058 may be formed on opposite sides of the first conductivity-type semiconductor layers 2055 and 3055 with respect to the undoped semiconductor layers 2057 and 3057 .
- first conductive semiconductor layers 2055 and 3055 are formed on one surface of the undoped semiconductor layers 2057 and 3057
- light transmitting layers 2058 and 3058 are formed on the other surfaces of the undoped semiconductor layers 2057 and 3057 .
- the light-transmitting layers 2058 and 3058 are provided to improve the dielectrophoretic force of the semiconductor light emitting devices 2050 and 3050, and may be formed of an electrically conductive material, and are formed on the surface to be seated on the assembly substrate during self-assembly. It can be a layer.
- the light-transmitting layer may be the transparent electrode layer 2058 .
- the transparent electrode layer 2058 may be formed of a material having a light transmittance of 90% or more in a visible light region and an electrical conductivity of 1 S/m or more.
- ITO indium tin oxide
- IGZO indium gallium zinc oxide
- IZO indium zinc oxide
- IZTO indium zinc tin oxide
- the transparent electrode layer 2058 may be formed to a thickness of 30 nm to 500 nm. If the transparent electrode layer 2058 is formed to be thinner than 30 nm, electric conductivity is low, and thus does not affect the increase in dielectrophoretic force, and when the transparent electrode layer 2058 is formed to be thicker than 500 nm, light transmittance is decreased.
- the transparent electrode layer 2058 may be formed in the form of a thin film or patterned to include a plurality of protrusions to have a surface roughness.
- a method of manufacturing the semiconductor light emitting device 2050 according to an embodiment of the present invention is as follows.
- an epitaxial layer is grown on a growth substrate (wafer) and electrodes are formed to form a plurality of semiconductor light emitting devices 2050 .
- the growth substrate (wafer) may be an insulating substrate made of a light-transmitting material such as a glass substrate or a sapphire substrate.
- the growth substrate (wafer) may be selected from Si, SiC, GaN, GaP, GaAs, InP, InAs, etc. having excellent thermal conductivity.
- the first conductivity type semiconductor layer 2055 , the active layer 2054 , and the second conductivity type semiconductor layer 2053 may correspond to the epitaxial layer.
- the first conductivity type semiconductor layer 2055 , the active layer 2054 , and the second conductivity type semiconductor layer 2053 may be sequentially formed on a growth substrate (wafer).
- the first conductivity type may be n-type
- the second conductivity type may be p-type
- the blue semiconductor light emitting device and the green semiconductor light emitting device may be formed of gallium nitride (GaN) in various layers to which indium (In) and/or aluminum (Al) are added.
- the red semiconductor light emitting device may be formed of various layers mainly made of gallium arsenide (GaAs).
- the undoped semiconductor layer 2057 is formed on a growth substrate (wafer)
- the above-described epitaxial layer may be formed.
- a plurality of semiconductor light emitting devices 2050 may be formed through mesa and isolation etching processes.
- the first conductivity type electrode 2056 may be formed on the portion where the first conductivity type semiconductor layer 2055 is exposed, and the second conductivity type electrode 2052 may be formed on the second conductivity type semiconductor layer 2053 . have.
- any one of the first conductivity type electrode 2056 and the second conductivity type electrode 2052 may be formed to include a magnetic layer.
- the first conductivity type electrode 2056 may include a Ni layer having a thickness of 100 nm or more.
- the semiconductor light emitting devices 2050 may be separated from the growth substrate (wafer). Specifically, in a state in which the semiconductor light emitting devices 2050 are transferred to one surface of the temporary substrate 4000, a laser beam is irradiated to a portion where the semiconductor light emitting devices 2050 are formed on the rear surface of the growth substrate to emit semiconductor light. The devices 2050 may be separated from the growth substrate (wafer).
- a transparent electrode layer 2058 may be deposited on one surface of the temporary substrate 4000 to which the semiconductor light emitting devices 2050 are transferred. Accordingly, the transparent electrode layer 2058 may be formed on the undoped semiconductor layer 2057 .
- the transparent electrode layer 2058 may be formed of a material such as ITO, E-beam, sputtering, plasma-enhanced chemical vapor deposition (PECVD), chemical vapor deposition (CVD, Chemical Vapor Deposition), atomic layer It may be deposited to a thickness of 30 to 500 nm through an atomic layer deposition (ALD) or the like.
- the transparent electrode layer 2058 may be formed in the form of a thin film or in a pattern including a plurality of protrusions. When the transparent electrode layer 2058 is formed, the semiconductor light emitting devices 2050 may be separated from the temporary substrate 4000 and dispersed in a fluid.
- the light transmitting layer may be a semiconductor layer doped with an n-type dopant (hereinafter referred to as a semiconductor layer) 3058 .
- the semiconductor layer 3058 may be formed to have an electrical conductivity equal to or greater than that of the first conductivity-type semiconductor layer 3055 .
- the semiconductor layer 3058 may be a semiconductor layer doped with an n-type dopant, for example, Si at a high concentration.
- the semiconductor layer 3058 may be formed to have an electrical conductivity of 100 S/m or more and 40000 S/m or less.
- the semiconductor layer 3058 may be formed to a thickness of 50 nm or more and 200 nm or less. If the semiconductor layer 3058 is formed to be thinner than 50 nm, the electrical conductivity is low and thus does not affect the increase in dielectrophoretic force. In addition, the semiconductor layer 3058 may be formed in the form of a thin film or may be formed in an irregular pattern to have a surface roughness.
- a method of manufacturing the semiconductor light emitting device 3050 according to another embodiment of the present invention is as follows.
- a semiconductor layer 3058 doped with an n-type dopant on a growth substrate (wafer) an undoped semiconductor layer 3057 and It is possible to form the epitaxial layer described above.
- the semiconductor layer 3058 may be formed to have the same electrical conductivity as the first conductivity type semiconductor layer 3055 of the epitaxial layer or to be formed to have a greater electrical conductivity, and thus the n-type dopant may be a highly doped layer. have.
- the semiconductor layer 3058 may be formed to a thickness of 50 to 200 nm through MOCVD, MBE, CVD, PVD, HVPE, or the like.
- the semiconductor layer 3058 may be formed in the form of a thin film or may be formed to have a surface roughness. In particular, when the semiconductor layer 3058 is grown at a low temperature, the semiconductor layer 3058 may be formed to have a surface roughness or may have a discontinuous island structure.
- an undoped semiconductor layer 3057 and an epitaxial layer are sequentially grown on the semiconductor layer 3058 , and electrodes are formed to form a plurality of semiconductor light emitting devices 3050 .
- This process and subsequent processes are replaced by the contents described above.
- 19 is a graph showing the comparison of the dielectrophoretic force of a semiconductor light emitting device according to the present invention and a conventional semiconductor light emitting device.
- A is the semiconductor light emitting device according to FIG. 14 (including Ti layer)
- B is the semiconductor light emitting device according to FIG. 15 (including ITO layer)
- C is the semiconductor light emitting device according to FIG. 17 (including an n-GaN layer)
- D is It is a semiconductor light emitting device including only a doped semiconductor layer.
- the dielectrophoretic force is improved when a layer having electrical conductivity is additionally included compared to the semiconductor light emitting device (D) including only the undoped semiconductor layer.
- the dielectrophoretic power is improved by about 2.5 times or more compared to the semiconductor light emitting device (D) including only an undoped semiconductor layer, The dielectrophoretic force was higher than that of the semiconductor light emitting device (A).
- the semiconductor light emitting device according to the present invention has the effect of improving the self-assembly rate through the structure in which the dielectrophoretic force is increased.
- FIG. 20 is a view showing a conventional display device using the semiconductor light emitting device of FIG. 14 .
- the display apparatus 1000 is electrically connected to the base part (or substrate) 1010 , the wiring electrodes 1020 disposed on the base part 1010 , and the wiring electrodes 1020 on the base part 1010 . It may include disposed semiconductor light emitting devices 1150 .
- the base portion 1010 may be a flexible substrate, and may be formed of an insulating and flexible material to implement the flexibility.
- PI glass or polyimide
- PEN polyethylene naphthalate
- PET polyethylene terephthalate
- the base part 1010 may be made of either a transparent material or an opaque material.
- Wire electrodes 1020 and semiconductor light emitting devices 1150 may be disposed on the base portion 1010 . Also, an insulating layer 1030 or the like may be disposed between the wiring electrodes 1020 and the semiconductor light emitting devices 1150 .
- the wiring electrodes 1020 and the semiconductor light emitting devices 1150 disposed on the base portion 1010 may be electrically connected to each other. Specifically, the wiring electrodes 1020 may be electrically connected to the first conductivity type electrode 1156 and the second conductivity type electrode 1152 of the semiconductor light emitting device. As an embodiment, in the case of a horizontal type semiconductor light emitting device, as shown in the drawings, it may be connected to the wiring electrode 1020 through connection electrodes 1060 respectively extending from the conductive electrode of the semiconductor light emitting device.
- the display apparatus 1000 may include a planarization layer 1040 covering upper surfaces of the semiconductor light emitting devices 1150 in a state in which the semiconductor light emitting devices 1150 are disposed.
- the planarization layer 1040 may be formed of a light-transmitting transparent organic layer material.
- the display apparatus 1000 including the semiconductor light emitting devices according to FIG. 14 may have a top emission structure. Specifically, a portion of the light generated by the semiconductor light emitting device 1150 is directed toward the front surface of the substrate, and the light directed to the rear surface of the substrate is reflected from the conductive layer (or metal layer) 1158 formed on the rear surface of the semiconductor light emitting device and is reflected back to the front surface. It may have an extractable structure.
- the connection electrode 1060 connecting the wiring electrodes 1020 and the conductive electrodes 1156 and 1152 of the semiconductor light emitting device may be formed of a transparent electrode.
- the conductive layer 1158 is a layer provided to improve the electrical conductivity of the surface on which the semiconductor light emitting device 1150 is seated on the assembly board through self-assembly, and is made of metal such as Ti, In, Sn, Au, Cr, Mo. It may include a metal layer formed by deposition. However, metals forming the conductive layer 1158 may have a low reflectivity of 90% or less with respect to visible light generated by the semiconductor light emitting device 1150 , and thus significant light loss may occur. In addition, in consideration of light leaking to the side of the semiconductor light emitting device 1150 in addition to the light lost from the rear side, there is a problem in that the overall light extraction efficiency of the display apparatus 1000 is lowered.
- the present invention is to solve the above problems, and proposes a display device including a semiconductor light emitting device having a novel structure capable of improving light extraction efficiency while enabling efficient self-assembly.
- a structure of a display device according to the present invention will be described with reference to FIGS. 21 and 22 .
- FIG. 21 is a view showing an embodiment of a display device according to the present invention using the semiconductor light emitting device of FIG. 15 or 17
- FIG. 22 is a display according to the present invention using the semiconductor light emitting device of FIG. 15 or 17 . It is a diagram showing another embodiment of the device.
- the display apparatuses 2000 and 3000 include base parts 2010 and 3010, wiring electrodes 2020 and 3020 and semiconductor light emitting devices 2050 and 3050 disposed on the base parts 2010 and 3010. ) may be included.
- the wiring electrodes 2020 and 3020 may be electrically connected to the conductivity-type electrodes of the semiconductor light emitting devices, that is, the first conductivity-type electrodes 2056 and 3056 and the second conductivity-type electrodes 2052 and 3052 .
- An insulating layer 2030 may be disposed between the wiring electrodes 2020 and 3020 and the semiconductor light emitting devices 2050 and 3050 .
- the structure shown in the drawings is for explaining the present invention, and the arrangement of the wiring electrode in the actual display device, the electrical connection structure of the semiconductor light emitting device and the wiring electrode, etc. depend on the driving method of the display device and the shape of the semiconductor light emitting device, etc. It may be formed in various ways, and is not limited to any one form.
- the display apparatuses 2000 and 30000 may include planarization layers 2040 and 3040 covering upper surfaces of the semiconductor light emitting devices 2050 and 3050 in a state in which the semiconductor light emitting devices 2050 and 3050 are disposed.
- the display apparatuses 2000 and 3000 according to the present invention may include the semiconductor light emitting devices 2050 and 3050 having a structure different from that of the conventional display apparatus 1000 described above.
- the semiconductor light emitting devices 2050 and 3050 are formed on the first conductivity type semiconductor layers 2055 and 3055 on which the first conductivity type electrodes 2056 and 3056 are formed, and on the first conductivity type semiconductor layers 2055 and 3055 .
- Active layers 2054 and 3054, second conductivity type semiconductor layers 2053 and 3053 formed on active layers 2054 and 3054, second conductivity type electrodes 2052 formed on second conductivity type semiconductor layers 2053 and 3053; 3052) may be included.
- the first conductivity type electrodes 2056 and 3056 and the active layers 2054 and 3054 are formed on one surface of the first conductivity type semiconductor layers 2055 and 3055 , and the first conductivity type semiconductor layers 2055 and 3055 are formed. ), undoped semiconductor layers (or buffer layers) 2057 and 3057 may be formed on the other surface. In addition, light-transmitting layers 2058 and 3058 may be formed on opposite sides of the first conductivity-type semiconductor layers 2055 and 3055 with respect to the undoped semiconductor layers 2057 and 3057 .
- first conductive semiconductor layers 2055 and 3055 are formed on one surface of the undoped semiconductor layers 2057 and 3057
- light transmitting layers 2058 and 3058 are formed on the other surfaces of the undoped semiconductor layers 2057 and 3057 .
- the light-transmitting layers 2058 and 3058 are provided to improve the dielectrophoretic force of the semiconductor light emitting devices 2050 and 3050, and may be formed of an electrically conductive material, and are formed on the surface to be seated on the assembly substrate during self-assembly. It can be a layer.
- the light transmitting layers 2058 and 3058 may be disposed to face the base portions 2010 and 3010, and the light transmitting layers 2058 and 3058 are the base portions 2010, It may not be electrically connected to the wiring electrodes 2020 and 3020 disposed on the 3010 .
- the light transmitting layer is a transparent electrode layer 2058 formed of Indium Tin Oxide (ITO), Indium Gallium Zinc Oxide (IGZO), Indium Zinc Oxide (IZO), Indium Zinc Tin Oxide (IZTO), or the like, or n
- the type dopant may be a highly doped semiconductor layer (hereinafter, referred to as a semiconductor layer) 3058 .
- the semiconductor layer 3058 forming the light transmitting layer may have the same electrical conductivity as the first conductivity type semiconductor layer 3055 or higher than that of the first conductivity type semiconductor layer 3055 .
- the display device may implement a structure in which light is emitted from the front surface of the substrate and a structure to emit light from the rear surface of the substrate.
- the display apparatus 2000 may further include a reflective layer 2070 on the base part 2010 to realize top emission.
- the reflective layer 2070 may be formed on the entire surface of the base portion 2010 or may be formed at a position corresponding to at least a position where the semiconductor light emitting devices 2050 and 3050 are disposed. Accordingly, the light passing through the light transmitting layers 2058 and 3058 of the semiconductor light emitting devices 2050 and 3050 may be reflected back toward the front in the reflective layer 2070 disposed under the light transmitting layers 2058 and 3058 again. have.
- the reflective layer 2070 is formed of Ag, Al, etc. having excellent reflectivity with respect to visible light, so that light loss can be minimized.
- the planarization layer 2040 may be formed of a transparent organic film material, and the connection electrode 2060 for electrically connecting the conductive electrode and the wiring electrode of the semiconductor light emitting device is a transparent material, for example, It may be formed as a transparent electrode.
- the second conductivity type electrode 2052 of the semiconductor light emitting device may be formed of a transparent electrode.
- the display device 3000 may implement a bottom emission in which light is extracted toward the substrate, and for this purpose, the base unit 3010 may be made of a light-transmitting material.
- the planarization layer 3040 may be formed by being coated with a material having a high reflectance, for example, a white insulator or a reflective non-conductive material, and the second conductive electrode (3060) and the semiconductor light emitting device ( 3052) may also be formed of a metal having high reflectivity, such as Ag, Al, or the like.
- the light directed toward the back side of the substrate among the light generated by the semiconductor light emitting devices 2050 and 3050 transmits the light transmitting layer 3058 and the base portion 3010 to enable light extraction from the substrate side
- Light directed toward the front surface of the substrate may be reflected from the connection electrode 3060 and/or the planarization layer 3040 toward the rear surface of the substrate.
- the display device according to the present invention may be a passive matrix (PM) type display device or an active matrix (AM) type display device.
- PM passive matrix
- AM active matrix
- the display device described above is not limited to the configuration and method of the embodiments, but all or some of the embodiments may be selectively combined so that various modifications may be made.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 발명에 따른 반도체 발광소자는 제1 도전형 전극; 일면 상에는 상기 제1 도전형 전극이 형성되고, 타면 상에는 언도프드 반도체층이 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하고, 상기 언도프드 반도체층을 기준으로 상기 제1 도전형 반도체층이 형성된 면의 타면에 전기 전도성 있는 물질로 형성된 광투과층을 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 발광소자, 특히, 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자 및 이를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위해 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 반도체 발광소자 디스플레이 등이 경쟁하고 있다.
디스플레이에 100㎛ 이하의 단면적을 갖는 반도체 발광소자(이하, 마이크로 LED)를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대면적 디스플레이를 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 종류의 디스플레이들에 비해 전사 공정이 어려운 문제가 있다.
현재 마이크로 LED는 픽앤플레이스(pick&place), 레이저 리프트 오프법(laser lift-off) 또는 자가조립(self-assembly) 방식으로 전사될 수 있다. 이 중에서 자가조립 방식은 유체 내에서 반도체 발광소자들이 스스로 위치를 찾아가는 방식으로 대면적의 디스플레이 장치를 구현하는데 가장 유리한 방식이다.
한편, 자가조립 방식에는 반도체 발광소자들을 제품에 사용될 최종 기판에 직접 조립하는 방식(직접 전사 방식) 및 반도체 발광소자들을 조립 기판에 조립한 후 추가 전사 공정을 통해 최종 기판으로 전사하는 방식(하이브리드 전사 방식)이 있다. 직접 전사 방식은 공정 측면에서 효율적이며, 하이브리드 전사 방식은 자가조립을 위한 구조를 제한없이 추가할 수 있는 점에서 장점이 있어, 두 가지 방식이 선택적으로 사용되고 있다.
본 발명은 자가조립 수율을 향상시킬 수 있는 구조의 반도체 발광소자와 상기 반도체 발광소자들로 구성된 디스플레이 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 광 추출 효율이 향상된 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 발광소자는, 제1 도전형 전극; 일면 상에는 상기 제1 도전형 전극이 형성되고, 타면 상에는 언도프드 반도체층이 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하고, 상기 언도프드 반도체층을 기준으로 상기 제1 도전형 반도체층이 형성된 면의 타면에 전기 전도성 있는 물질로 형성된 광투과층을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, 적어도 일면이 표면 거칠기를 갖도록 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, 투명 전극층인 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, 30nm 내지 500nm의 두께로 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, n형 도펀트로 도핑된 반도체층인 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, 상기 제1 도전형 반도체층의 전기 전도도와 동일하거나 상기 제1 도전형 반도체층의 전기 전도도보다 큰 전기 전도도를 갖도록 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, 50nm 이상 200nm 이하의 두께로 형성된 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치는, 베이스부; 상기 베이스부 상에 배치되며, 도전형 전극을 포함하는 반도체 발광소자; 상기 베이스부 상에 배치되며, 상기 반도체 발광소자의 도전형 전극과 전기적으로 연결되는 배선 전극을 포함하고, 상기 반도체 발광소자는, 제1 도전형 전극; 일면 상에는 상기 제1 도전형 전극이 형성되고, 타면 상에는 언도프드 반도체층이 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며, 상기 언도프드 반도체층을 기준으로 상기 제1 도전형 반도체층이 형성된 면의 타면에 전기 전도성 있는 물질로 형성된 광투과층을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 반도체 발광소자는, 상기 광투과층이 상기 베이스부를 향하도록 배치되는 것을 특징으로 한다.
본 발명에 따르면, 상기 베이스부는, 적어도 상기 반도체 발광소자가 배치되는 위치와 대응되는 위치에 반사층을 더 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 반도체 발광소자의 제1 도전형 전극 및 제2 도전형 전극에서 상기 배선 전극으로 연장되는 연결 전극을 더 포함하며, 상기 연결 전극은, 투명한 재질로 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 베이스부는, 광투과성 재질로 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, 적어도 일면이 표면 거칠기를 갖도록 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, 투명 전극층인 것을 특징으로 한다.
본 발명에 따르면, 상기 광투과층은, n형 도펀트로 도핑된 반도체층인 것을 특징으로 한다.
본 발명에 따른 반도체 발광소자는 자가조립 시 유전 영동력이 증가되며, 이에 반도체 발광소자의 조립율은 향상될 수 있는 효과가 있다. 또한, 본 발명에 따르면, 반도체 발광소자의 유전 영동력은 광투과층에 의해 증가되므로, 상기 반도체 발광소자를 이용한 디스플레이 장치의 광 추출 효율이 개선될 수 있는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이다.
도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자 자가조립 장치의 일 실시예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자들을 기판에 자가조립 하는 공정을 나타내는 개념도들이다.
도 9는 도 8a 내지 도 8e의 자가조립 공정에 사용되는 반도체 발광소자의 일 실시예를 나타낸 도면이다.
도 10a 내지 도 10c는 본 발명에 따른 자가조립 공정 후 반도체 발광소자의 또 다른 전사 공정을 설명하기 위한 개념도들이다.
도 11 내지 도 13은 적색, 녹색, 청색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치의 제조방법을 나타내는 순서도이다.
도 14는 도 8a 내지 도 8e의 자가조립 공정에 사용되는 종래 반도체 발광소자의 다른 실시예를 나타낸 도면이다.
도 15는 자가조립 공정에 사용되는 본 발명에 따른 반도체 발광소자의 일 실시예를 나타낸 도면이다.
도 16은 도 15에 따른 반도체 발광소자를 제작하는 공정을 나타내는 개념도들이다.
도 17은 자가조립 공정에 사용되는 본 발명에 따른 반도체 발광소자의 다른 실시예를 나타낸 도면이다.
도 18은 도 17에 따른 반도체 발광소자를 제작하는 공정을 나타내는 개념도들이다.
도 19는 본 발명에 따른 반도체 발광소자와 종래 반도체 발광소자의 유전 영동력을 비교하여 나타낸 그래프이다.
도 20은 도 14에 따른 반도체 발광소자를 이용한 종래 디스플레이 장치를 나타낸 도면이다.
도 21은 도 15 또는 도 17에 따른 반도체 발광소자를 이용한 본 발명에 따른 디스플레이 장치의 일 실시예를 나타낸 도면이다.
도 22는 도 15 또는 도 17에 따른 반도체 발광소자를 이용한 본 발명에 따른 디스플레이 장치의 다른 실시예를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이고, 도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)을 통해 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)는 상기 디스플레이 장치(100)의 베젤(bezel)을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는
단위 화소의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100㎛ 이하의 작은 크기로 형성되는 발광다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되며, 이들의 조합으로 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의
p전극(111)과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서
n전극(112)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서, 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다.
이 경우, p형 전극(256)과 n형 전극(252)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와
플립 칩 타입의 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위 화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되며, 메사 및 아이솔레이션을 통해 형성된 반도체 발광소자가 개별 화소로 이용된다. 웨이퍼 상에 형성된 마이크로 크기의 반도체 발광소자(150)는 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프(stamp)나 롤(roll)을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하에서 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 본 명세서에서 설명하는 자가조립 방식은 수평형 반도체 발광소자 및 수직형 반도체 발광소자에 모두 적용될 수 있다.
먼저, 디스플레이 장치의 제조방법을 살펴보면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 n형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 p형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 p형이 되고 제2도전형이 n형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 본 발명은 상술한 자가 조립 공정의 수율 및 자가 조립 이후 공정 수율을 높이기 위한 조립 기판의 구조 및 방법을 제공한다. 본 발명은 상기 기판(161)이 조립 기판으로 사용될 때로 한정된다. 즉, 후술할 조립 기판은 디스플레이 장치의 배선 기판으로 사용되는 것이 아니다. 이에, 이하에서는 상기 기판(161)을 조립 기판(161)이라 칭한다.
본 발명은 두 가지 관점에서 공정 수율을 향상시킨다. 첫 번째, 본 발명은 원하지 않는 위치에 전기장이 강하게 형성되어, 반도체 발광소자가 원하지 않는 위치에 안착되는 것을 방지한다. 두 번째, 본 발명은 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사할 때, 반도체 발광소자가 조립 기판 상에 잔류하는 것을 방지한다.
상술한 해결과제는 서로 다른 구성 요소에 의해 개별적으로 달성되는 것이 아니다. 상술한 두 가지 해결과제는 후술할 구성요소와 기 설명한 조립 기판 (161)의 유기적인 결합에 의해 달성될 수 있다.
본 발명에 대하여 구체적으로 설명하기에 앞서, 자가 조립 후 디스플레이 장치를 제조하기 위한 후공정에 대하여 설명한다.
도 10a 내지 10c는 본 발명에 따른 자가 조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 8a 내지 8e에서 설명한 자가 조립 공정이 종료되면, 조립 기판(161)의 기설정된 위치에는 반도체 발광소자들이 안착된 상태가 된다. 상기 조립 기판(161)에 안착된 반도체 발광소자들은 적어도 한 번 다른 기판으로 전사된다. 본 명세서에서는 상기 조립 기판(161)에 안착된 반도체 발광소자들이 2회 전사되는 일 실시 예에 대하여 설명하지만 이에 한정되지 않고, 상기 조립 기판(161)에 안착된 반도체 발광소자들은 1회 또는 3회 이상 다른 기판으로 전사될 수 있다.
한편, 자가 조립 공정이 종료된 직후에는 조립 기판(161)의 조립면이 하측 방향(또는 중력 방향)을 향하고 있는 상태이다. 자가 조립 후 공정을 위해 상기 조립 기판(161)은 반도체 발광소자가 안착된 상태로 180도 뒤집어질 수 있다. 이 과정에서 반도체 발광소자가 조립 기판(161)으로부터 이탈할 위험이 있기 때문에, 상기 조립 기판(161)을 뒤집는 동안 상기 복수의 전극들(161c, 이하 조립 전극들)에는 전압이 인가되어야 한다. 상기 조립 전극들간에 형성되는 전기장은 상기 조립 기판(161)이 뒤집어지는 동안 반도체 발광소자가 조립 기판(161)으로부터 이탈하는 것을 방지한다.
자가 조립 공정 후 조립 기판(161)을 180도로 뒤집으면 도 10a와 같은 형상이 된다. 구체적으로, 도 10a와 같이, 조립 기판(161)의 조립면은 상측(또는 중력의 반대 방향)을 향하는 상태가 된다. 이 상태에서, 전사 기판(400)이 상기 조립 기판(161) 상측에 얼라인 된다.
상기 전사 기판(400)은 상기 조립 기판(161)에 안착된 반도체 발광소자들을 이탈시켜 배선 기판으로 전사하기 위한 기판이다. 상기 전사 기판 (400)은 PDMS(polydimethylsiloxane) 재질로 형성될 수 있다. 따라서, 상기 전사 기판(400)은 PDMS 기판으로 지칭될 수 있다.
상기 전사 기판(400)은 상기 조립 기판(161)에 얼라인된 후 상기 조립 기판(161)에 압착된다. 이후, 상기 전사 기판(400)을 상기 조립 기판(161)의 상측으로 이송하면, 전사 기판(400)의 부착력에 의하여, 조립 기판(161)에 배치된 반도체 발광소자들(350)은 상기 전사 기판(400)으로 이동하게 된다.
이를 위해, 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지는 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지와 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
한편, 상기 전사 기판(400)을 상기 조립 기판(161)에 압착시킬 때, 전사 기판(400)에 의해 가해지는 압력이 반도체 발광소자(350)에 집중되도록, 상기 전사 기판(400)은 복수의 돌기부(410)를 포함할 수 있다. 상기 돌기부(410)는 상기 조립 기판(161)에 안착된 반도체 발광소자들과 동일한 간격으로 형성될 수 있다. 상기 돌기부(410)가 상기 반도체 발광소자들(350)과 오버랩되도록 얼라인 한 후, 상기 전사 기판(400)을 조립 기판(161)에 압착시킬 경우, 전사 기판 (400)에 의한 압력이 반도체 발광소자들(350)에만 집중될 수 있다. 이를 통해, 본 발명은 반도체 발광소자가 조립 기판(161)으로부터 이탈될 확률을 증가시킨다.
한편, 상기 반도체 발광소자들이 상기 조립 기판(161)에 안착된 상태에서 반도체 발광소자의 일부는 홈 외부로 노출되는 것이 바람직하다. 반도체 발광소자들(350)이 홈 외부로 노출되지 않는 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에 집중되지 않아 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈할 확률이 낮아질 수 있다.
마지막으로, 도 10c를 참조하면, 상기 전사 기판(400)을 배선 기판(500)에 압착시켜, 반도체 발광소자들(350)을 상기 전사 기판(400)에서 상기 배선 기판 (500)으로 전사시키는 단계가 진행된다. 이때, 상기 배선 기판(500)에는 돌출부(510)가 형성될 수 있다. 상기 전사 기판(400)에 배치된 반도체 발광소자들(350)과 상기 돌출부(510)가 오버랩되도록, 상기 전사 기판(400)과 상기 배선 기판(500)을 얼라인 시킨다. 이후, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시킬 경우, 상기 돌출부(510)로 인하여 상기 반도체 발광소자들(350)이 상기 전사 기판(400)으로부터 이탈할 확률이 증가할 수 있다.
한편, 전사 기판(400)에 배치된 반도체 발광소자들(350)이 배선 기판 (500)으로 전사되기 위해서는, 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지가 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 상기 배선 기판 (500) 간의 표면 에너지와 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 전사 기판(400)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
상기 배선 기판(500)으로 상기 전사 기판(400)에 배치된 반도체 발광소자를(350) 모두 전사한 후, 상기 반도체 발광소자들(350)과 배선 기판에 형성된 배선 전극 간에 전기적 연결을 형성하는 단계가 진행될 수 있다. 상기 배선 전극의 구조 및 전기적 연결을 형성하는 방법은 반도체 발광소자(350)의 종류에 따라 달라질 수 있다.
한편, 도시되지 않았지만, 상기 배선 기판(500)에는 이방성 전도성 필름이 배치될 수 있다. 이 경우, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시키는것 만으로 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극들간에 전기적 연결이 형성될 수 있다.
한편, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 도 10a 내지 10c에서 설명한 방법은 다양한 방식으로 구현될 수 있다. 이하, 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법에 대하여 설명한다.
도 11 내지 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
서로 다른 색을 발광하는 반도체 발광소자들은 서로 다른 조립 기판에 개별적으로 조립될 수 있다. 구체적으로, 상기 조립 기판(161)은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판, 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판, 상기 제1색 및 제2색과 다른 제3색을 발광하는 반도체 발광소자들이 안착되는 제3조립 기판을 포함할 수 있다. 각각의 조립 기판에는 도 8a 내지 8e에서 설명한 방법에 따라, 서로 다른 종류의 반도체 발광소자들이 조립된다. 예를 들어, 제1 내지 제3조립 기판 각각에는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자 각각이 조립될 수 있다.
도 11을 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 서로 다른 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 조립 기판에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 제1전사 기판 (스탬프(R))을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 제1전사 기판(스탬프(R))으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 제2전사 기판 (스탬프(G))을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 제2전사 기판(스탬프(G))으로 전사시키는 단계 및 상기 제3조립 기판(BLUE TEMPLATE)에 제3전사 기판 (스탬프(B))을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 제3전사 기판(스탬프(B))으로 전사시키는 단계를 포함할 수 있다.
이후, 상기 제1 내지 제3전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 제1 내지 제3전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 11에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 한다.
이와 달리, 도 12를 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제3조립 기판(BLUE TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계를 포함한다.
이 경우, 상기 제1 내지 제3조립 기판 각각과 상기 전사 기판 간의 얼라인 위치가 서로 달라질 수 있다. 예를 들어, 조립 기판과 전사 기판 간의 얼라인이 완료되었을 때, 상기 제1조립 기판에 대한 상기 전사 기판의 상대적 위치와 상기 제2조립 기판에 대한 상기 전사 기판의 상대적 위치는 서로 다를 수 있다. 상기 전사 기판은 조립 기판의 종류가 바뀔 때마다, SUB PIXEL의 PITCH 만큼 얼라인 위치를 쉬프트할 수 있다. 이러한 방식을 통해, 상기 전사 기판을 상기 제1 내지 제3조립 기판에 순차적으로 압착시켰을 때, 세 종류의 칩이 모두 상기 전사 기판으로 전사되도록 할 수 있다.
이 후, 도 11과 마찬가지로, 상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 12에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 도 11 및 12와는 달리, 도 13에 따르면, 하나의 조립 기판(RGB 통합 TEMPLATE)에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판(RGB 통합 스탬프)에 의해 배선 기판으로 전사될 수 있다.
도 13에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 한 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 바와 같이, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 그 제조방법은 다양한 방식으로 구현될 수 있다.
한편, 도 8a 내지 도 8e에 나타난 자가조립 공정에 따르면, 반도체 발광소자는 유전영동력(Dielectrophoretic force)에 의해 조립기판에 안착된다. 이 때, 반도체 발광소자의 조립력을 향상시키기 위해서는, 반도체 발광소자에서 조립기판에 안착되는 면의 전기 전도도가 높아야 한다.
도 14는 도 8a 내지 도 8e의 자가조립 공정에 사용되는 종래 반도체 발광소자의 다른 실시예를 나타낸 도면이다.
도 14는 조립기판에 안착되는 면의 전기 전도도를 향상시킨 자가조립 공정에 사용되는 반도체 발광소자(1150)를 나타낸다.
자가조립 공정에는 원형, 타원형 등 대칭형 구조의 반도체 발광소자가 사용되며, 이하에서 설명하는 자가조립 공정에 사용되는 반도체 발광소자들은 원형 또는 타원형 형상일 수 있다. 또한, 상기 반도체 발광소자들은 자성체, 예를 들어, Ni을 포함하는 도전형 전극을 포함할 수 있다.
도 14를 참조하면, 반도체 발광소자(1150)는 제1 도전형 전극(1156), 제1 도전형 전극(1156)이 배치되는 제1 도전형 반도체층(1155), 제1 도전형 반도체층(1155) 상에 형성된 활성층(1154), 활성층(1154) 상에 형성된 제2 도전형 반도체층(1153) 및 제2 도전형 반도체층(1153) 상에 형성된 제2 도전형 전극(1152)을 포함하며, 패시베이션층(1151)이 표면을 덮는 구조를 갖는다.
도 14에 따르면, 반도체 발광소자(1150)는 조립기판에 안착되는 면의 전기 전도도를 향상시키기 위해 해당 면에 전도성층(1158)을 더 포함할 수 있다. 전도성층(1158)은 제1 도전형 반도체층(1155)을 기준으로 제1 및 제2 도전형 전극(1156, 1152)과 반대측에 형성될 수 있다. 전도성층(1158)은 Ti, In, Sn, Au, Cr, Mo 등과 같은 금속을 증착하여 형성된 금속층일 수 있다. 또는 상기와 같은 금속을 증착한 후, 플라즈마 및 O
2 처리하여 표면에 산화막을 더 형성할 수 있다. 이 경우, 전도성층(1158)은 금속층 및 금속 산화물층의 멀티 레이어로 구성될 수 있다. 한편, 제1 도전형 반도체층(1155)과 전도성층(1158) 사이에는 언도프드 반도체층(또는 버퍼층)(1157)이 배치될 수 있다. 전도성층(1158)은 언도프드 반도체층(1157) 상에 형성되어 에피층(epitaxial layer)과 전기적으로 절연될 수 있다.
한편, 도 14에 나타난 구조에 따른 반도체 발광소자(1150)는 전술한 것과 같이 조립기판에 안착되는 면의 전기 전도도가 향상되어 조립율이 개선될 수 있으나, 반도체 발광소자(1150)에서 생성된 광의 파장 영역(가시광 영역)에서 90% 이하의 반사도를 가지므로 광 추출 효율이 저하되는 문제가 있다. 이를 해결하기 위해, 90% 이상의 높은 반사도를 갖는 Ag, Al 등으로 전도성층(1158)을 형성하는 경우, 광 추출 효율은 개선될 수 있으나, 유체 중에 반도체 발광소자를 분산시키기 위해 사용되는 용매 등에 의해 부식될 우려가 있고, 언도프드 반도체층(1157)과의 접합력이 좋지 않아 반도체 발광소자(1150)로부터 쉽게 박리될 수 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 조립기판에 안착되는 면이 높은 전기 전도도를 갖는 새로운 구조의 반도체 발광소자를 제안한다. 이하에서는, 도 15 내지 도 18을 참조하여, 본 발명에 따른 반도체 발광소자의 구조에 대해 설명한다.
도 15는 자가조립 공정에 사용되는 본 발명에 따른 반도체 발광소자의 일 실시예를 나타낸 도면이고, 도 16은 도 15에 따른 반도체 발광소자를 제작하는 공정을 나타내는 개념도들이다. 도 17은 자가조립 공정에 사용되는 본 발명에 따른 반도체 발광소자의 다른 실시예를 나타낸 도면이고, 도 18은 도 17에 따른 반도체 발광소자를 제작하는 공정을 나타내는 개념도들이다.
도 15 및 도 17을 참조하면, 반도체 발광소자(2050, 3050)는 제1 도전형 전극(2056, 3056), 제1 도전형 전극(2056, 3056)이 형성된 제1 도전형 반도체층(2055, 3055), 제1 도전형 반도체층(2055, 3055) 상에 형성된 활성층(2054, 3054), 활성층(2054, 3054) 상에 형성된 제2 도전형 반도체층(2053, 3053), 제2 도전형 반도체층(2053, 3053) 상에 형성된 제2 도전형 전극(2052, 3052)을 포함할 수 있다. 구체적으로, 제1 도전형 반도체층(2055, 3055)의 일면에는 전술한 제1 도전형 전극(2056, 3056)과 활성층(2054, 3054)이 형성되고, 제1 도전형 반도체층(2055, 3055)의 타면에는 언도프드 반도체층(또는 버퍼층)(2057, 3057)이 형성될 수 있다. 또한, 언도프드 반도체층(2057, 3057)을 기준으로 제1 도전형 반도체층(2055, 3055)의 반대측에는 광투과층(2058, 3058)이 형성될 수 있다. 즉, 언도프드 반도체층(2057, 3057)의 일면에는 제1 도전형 반도체층(2055, 3055)이 형성되고, 언도프드 반도체층(2057, 3057)의 타면에는 광투과층(2058, 3058)이 형성될 수 있다. 광투과층(2058, 3058)은 반도체 발광소자(2050, 3050)의 유전 영동력을 향상시키기 위해 구비된 것으로, 전기 전도성 있는 물질로 형성될 수 있으며, 자가조립 시 조립기판에 안착되는 면에 형성된 층일 수 있다.
일 실시예로, 광투과층은 투명 전극층(2058)일 수 있다. 투명 전극층(2058)은 가시광 영역에서 90% 이상의 광 투과도를 가지면서, 전기 전도도는 1S/m 이상인 소재로 형성될 수 있다. 이를 위해, ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide) 등이 투명 전극층(2058)을 형성할 수 있다.
본 실시예에서, 투명 전극층(2058)은 30nm 내지 500nm의 두께로 형성될 수 있다. 만일, 투명 전극층(2058)이 30nm보다 얇게 형성되는 경우에는 전기 전도도가 낮아 유전 영동력 증가에 영향을 미치지 못하게 되며, 500nm보다 두껍게 형성되는 경우에는 광투과도가 감소하게 된다. 또한, 투명 전극층(2058)은 박막 형태로 형성되거나, 복수의 돌기들을 포함하도록 패턴화 되어 표면 거칠기를 가질 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자(2050)를 제조하는 방법은 다음과 같다.
먼저, 성장기판(wafer) 상에 에피층을 성장시키고 전극을 형성하여 복수의 반도체 발광소자들(2050)을 형성할 수 있다. 성장기판(wafer)은 유리 기판, 사파이어 기판과 같이 광투과성 재질의 절연성 기판일 수 있다. 또한, 성장기판(wafer)은 열 전도성이 우수한 Si, SiC, GaN, GaP, GaAs, InP, InAs 등에서 선택된 것일 수 있다.
성장기판(wafer) 상에는 유기금속 화학 증착법(MOCVD, Metal-Organic Chemical Vapor Deposition), 분자선 성장법(MBE, Molecular Beam Epitaxy), 화학적 기상 증착법(CVD, Chemical Vapor Deposition), 물리적 기상 증착법(PVD, Physical Vapor Deposition), 수소 기상 성장법(HVPE, Hydride Vapor Phase Epitaxy) 등을 통해 에피층을 성장시킬 수 있다. 본 실시예에서, 제1 도전형 반도체층(2055), 활성층(2054) 및 제2 도전형 반도체층(2053)이 에피층에 해당할 수 있다. 제1 도전형 반도체층(2055), 활성층(2054) 및 제2 도전형 반도체층(2053)은 성장기판(wafer) 상에 순차적으로 형성될 수 있다. 이 때, 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있다. 예를 들어, 청색 반도체 발광소자와 녹색 반도체 발광소자는 질화갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 첨가된 다양한 계층으로 형성될 수 있다. 반면, 적색 반도체 발광소자는 갈륨비소(GaAs)를 주로 하는 다양한 계층들로 형성될 수 있다. 한편, 본 발명에 따르면, 성장기판(wafer)에는 언도프드 반도체층(2057)이 형성된 후 전술한 에피층이 형성될 수 있다.
성장기판(wafer) 상에 에피층이 형성된 상태에서, 메사 및 아이솔레이션 식각 공정을 통해 복수의 반도체 발광소자들(2050)을 형성할 수 있다. 또한, 제1 도전형 반도체층(2055)이 노출된 부분에는 제1 도전형 전극(2056)을 형성하고, 제2 도전형 반도체층(2053) 상에는 제2 도전형 전극(2052)을 형성할 수 있다. 이 때, 자가조립을 위해 제1 도전형 전극(2056) 및 제2 도전형 전극(2052) 중 어느 하나는 자성층을 포함하도록 형성될 수 있다. 예를 들어, 제1 도전형 전극(2056)은 100nm 이상의 두께를 갖는 Ni층을 포함할 수 있다.
다음으로, 성장기판(wafer) 상에 형성된 반도체 발광소자들(2050)의 일면에 임시기판(4000)을 압착시킨 후, 반도체 발광소자들(2050)을 성장기판(wafer)으로부터 분리시킬 수 있다. 구체적으로, 임시기판(4000)의 일면에 반도체 발광소자들(2050)이 전사된 상태에서, 성장기판(wafer)의 후면에서 반도체 발광소자들(2050)이 형성된 부분에 레이저 빔을 조사하여 반도체 발광소자들(2050)을 성장기판(wafer)으로부터 분리시킬 수 있다.
다음으로, 반도체 발광소자들(2050)이 전사된 임시기판(4000)의 일면 상에 투명 전극층(2058)을 증착할 수 있다. 따라서, 투명 전극층(2058)은 언도프드 반도체층(2057) 상에 형성될 수 있다. 투명 전극층(2058)은 ITO 등의 소재로 형성될 수 있으며, E-beam, 스퍼터링, 플라즈마 화학 기상 증착법(PECVD, Plasma-Enhanced Chemical Vapor deposition), 화학적 기상 증착법(CVD, Chemical Vapor Deposition), 원자층 적층법(ALD, Atomic Layer Deposition) 등을 통해 30 내지 500nm의 두께로 증착될 수 있다. 투명 전극층(2058)은 박막 형태로 형성되거나 또는 복수의 돌기들을 포함하는 패턴으로 형성될 수 있다. 투명 전극층(2058)이 형성되면, 반도체 발광소자들(2050)은 임시기판(4000)으로부터 분리되어 유체 중에 분산될 수 있다.
다른 실시예로, 광 투과층은 n형 도펀트로 도핑된 반도체층(이하, 반도체층)(3058)일 수 있다. 반도체층(3058)은 제1 도전형 반도체층(3055)의 전기 전도도와 동일하거나 제1 도전형 반도체층(3055)의 전기 전도도보다 큰 전기 전도도를 갖도록 형성될 수 있다. 따라서, 반도체층(3058)은 n형 도펀트, 예를 들어, Si 등이 고농도로 도핑된 반도체층일 수 있다. 예를 들어, 반도체층(3058)은 100S/m 이상 40000S/m 이하의 전기 전도도를 갖도록 형성될 수 있다.
본 실시예에서, 반도체층(3058)은 50nm 이상 200nm 이하의 두께로 형성될 수 있다. 만일, 반도체층(3058)이 50nm보다 얇게 형성되는 경우에는 전기 전도도가 낮아 유전 영동력 증가에 영향을 미치지 못하게 되며, 200nm보다 두껍게 형성되는 경우에는 후속 에피층 성장에 방해가 될 수 있다. 또한, 반도체층(3058)은 박막 형태로 형성되거나, 불규칙한 패턴으로 형성되어 표면 거칠기를 가질 수 있다.
본 발명의 다른 실시예에 따른 반도체 발광소자(3050)를 제조하는 방법은 다음과 같다.
본 실시예에 따르면, 성장기판(wafer) 상에 n형 도펀트로 도핑된 반도체층(이하, 반도체층)(3058)을 형성한 후, 반도체층(3058) 상에 언도프드 반도체층(3057) 및 전술한 에피층을 형성할 수 있다. 자세하게, 반도체층(3058)은 에피층의 제1 도전형 반도체층(3055)과 동일한 전기 전도도를 갖거나 또는 더 큰 전기 전도도를 갖도록 형성될 수 있으며, 따라서 n형 도펀트가 고농도로 도핑된 층일 수 있다. 반도체층(3058)은 MOCVD, MBE, CVD, PVD, HVPE 등을 통해 50 내지 200nm의 두께로 형성될 수 있다. 반도체층(3058)은 박막 형태로 형성되거나 표면 거칠기를 갖도록 형성될 수 있다. 특히, 반도체층(3058)은 저온에서 성장한 경우, 표면 거칠기를 갖도록 형성될 수 있으며, 불연속적인 아일랜드(island) 구조로 형성될 수도 있다.
다음으로, 반도체층(3058) 상에 언도프드 반도체층(3057) 및 에피층을 차례로 성장시키고, 전극을 형성하여 복수의 반도체 발광소자들(3050)을 형성할 수 있다. 해당 과정 및 이후의 과정들은 앞에서 설명한 내용으로 갈음한다.
도 19는 본 발명에 따른 반도체 발광소자와 종래 반도체 발광소자의 유전 영동력을 비교하여 나타낸 그래프이다.
자가조립이 진행되는 교류 전압 주파수(10
4 내지 10
6 Hz)를 인가하였을 때, 지름 50㎛인 원형의 반도체 발광소자들(A 내지 D)의 유전 영동력을 측정하였다. A는 도 14에 따른 반도체 발광소자(Ti층 포함), B는 도 15에 따른 반도체 발광소자(ITO층 포함), C는 도 17에 따른 반도체 발광소자(n-GaN층 포함), D는 언도프된 반도체층만 포함하는 반도체 발광소자이다.
구분 | 유전율 | 전기 전도도 (단위: S/m) | 두께(단위: nm) |
A | 1 | 1.8e 6 | 30 |
B | 9.7 | 2e 4 내지 4e 4 | 30 |
C | 3.5 | 20 | 30 |
D | 9.7 | 0.00238 | - |
그래프에 따르면, 언도프된 반도체층만 포함하는 반도체 발광소자(D) 대비 전기 전도성을 갖는 층을 추가로 포함하는 경우, 유전 영동력이 개선됨을 확인할 수 있다. 특히, n-GaN층을 포함하는 반도체 발광소자(C)의 경우, 언도프된 반도체층만 포함하는 반도체 발광소자(D) 대비 유전 영동력이 약 2.5배 이상 개선되었으며, 종래 Ti층을 포함하는 반도체 발광소자(A) 보다도 유전 영동력이 높게 나타났다.
즉, 본 발명에 따른 반도체 발광소자는 유전 영동력이 증가된 구조를 통해 자가조립율을 향상시킬 수 있는 효과가 있다.
다음으로는, 본 발명에 따른 반도체 발광소자를 이용한 디스플레이 장치에 대해 설명한다. 이에 앞서, 도 20을 참조하여, 종래 디스플레이 장치의 구조가 갖는 문제점에 대해 설명한다.
도 20은 도 14에 따른 반도체 발광소자를 이용한 종래 디스플레이 장치를 나타낸 도면이다.
디스플레이 장치(1000)는 베이스부(또는 기판)(1010), 베이스부(1010) 상에 배치되는 배선 전극들(1020) 및 베이스부(1010) 상에 배선 전극들(1020)과 전기적으로 연결되도록 배치되는 반도체 발광소자들(1150)을 포함할 수 있다.
베이스부(1010)는 플랙서블 기판일 수 있으며, 플랙서블을 구현할 수 있도록 절연성 및 유연성 있는 재질로 형성될 수 있다. 예를 들어, 유리 또는 폴리이미드(Polyimide, PI)를 포함할 수 있으며, PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등이 사용될 수도 있다. 또한, 베이스부(1010)는 투명한 재질, 불투명한 재질 어느 것이나 될 수 있다.
베이스부(1010) 상에는 배선 전극들(1020) 및 반도체 발광소자들(1150)이 배치될 수 있다. 또한, 배선 전극들(1020)과 반도체 발광소자들(1150) 사이에는 절연층(1030) 등이 배치될 수 있다.
베이스부(1010) 상에 배치된 배선 전극들(1020)과 반도체 발광소자들(1150)은 서로 전기적으로 연결될 수 있다. 구체적으로, 배선 전극들(1020)은 반도체 발광소자의 제1 도전형 전극(1156) 및 제2 도전형 전극(1152)과 전기적으로 연결될 수 있다. 일 실시예로, 수평형 타입의 반도체 발광소자의 경우, 도면에 도시된 것과 같이 반도체 발광소자의 도전형 전극에서 각각 연장되는 연결 전극(1060)을 통해 배선 전극(1020)과 연결될 수 있다.
또한, 디스플레이 장치(1000)는 반도체 발광소자(1150)가 배치된 상태에서, 반도체 발광소자(1150)들의 상면을 덮는 평탄화층(1040)을 포함할 수 있다. 예를 들어, 평탄화층(1040)은 광투과성의 투명 유기막 재료로 형성될 수 있다.
종래 도 14에 따른 반도체 발광소자들로 구성된 디스플레이 장치(1000)는 전면 발광 구조를 가질 수 있다. 구체적으로, 반도체 발광소자(1150)에서 생성된 광의 일부는 기판의 전면을 향하고, 기판의 후면을 향하는 광은 반도체 발광소자의 후면에 형성된 전도성층(또는 금속층)(1158)에서 반사되어 다시 전면으로 추출되는 구조를 가질 수 있다. 이 때, 배선 전극들(1020)과 반도체 발광소자의 도전형 전극(1156, 1152)을 연결하는 연결 전극(1060)은 투명 전극으로 형성될 수 있다.
전도성층(1158)은 자가조립을 통해 반도체 발광소자(1150)가 조립기판에 안착되는 면의 전기 전도도를 향상시키기 위해 구비된 층으로, Ti, In, Sn, Au, Cr, Mo 등의 금속을 증착하여 형성된 금속층을 포함할 수 있다. 그러나 전도성층(1158)을 형성하는 금속들은 반도체 발광소자(1150)에서 생성되는 가시광에 대하여 90% 이하의 낮은 반사도를 가져 상당한 광 손실이 일어날 수 있다. 또한, 후면 측에서 손실되는 광 외에도 반도체 발광소자(1150)의 측면으로 누설되는 광 등을 고려하였을 때, 전반적으로 디스플레이 장치(1000)의 광 추출 효율이 저하되는 문제가 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 효율적인 자가조립이 가능하면서, 광 추출 효율도 향상시킬 수 있는 새로운 구조의 반도체 발광소자를 포함하는 디스플레이 장치를 제안한다. 이하에서는, 도 21 및 도 22를 참조하여, 본 발명에 따른 디스플레이 장치의 구조에 대해 설명한다.
도 21은 도 15 또는 도 17에 따른 반도체 발광소자를 이용한 본 발명에 따른 디스플레이 장치의 일 실시예를 나타낸 도면이고, 도 22는 도 15 또는 도 17에 따른 반도체 발광소자를 이용한 본 발명에 따른 디스플레이 장치의 다른 실시예를 나타낸 도면이다.
본 발명에 따르면, 디스플레이 장치(2000, 3000)는 베이스부(2010, 3010)와, 베이스부(2010, 3010) 상에 배치되는 배선 전극들(2020, 3020) 및 반도체 발광소자들(2050, 3050)을 포함할 수 있다. 배선 전극들(2020, 3020)은 반도체 발광소자들의 도전형 전극, 즉, 제1 도전형 전극(2056, 3056) 및 제2 도전형 전극(2052, 3052)과 전기적으로 연결될 수 있다. 배선 전극들(2020, 3020)과 반도체 발광소자들(2050, 3050) 사이에는 절연층(2030)이 배치될 수 있다. 한편, 도면에 도시된 구조는 본 발명을 설명하기 위한 것으로, 실제 디스플레이 장치에서 배선 전극의 배치, 반도체 발광소자와 배선 전극의 전기적 연결 구조 등은 디스플레이 장치의 구동 방식 및 반도체 발광소자의 형태 등에 따라 다양하게 형성될 수 있으며, 어느 하나의 형태로 한정되지 않는다. 또한, 디스플레이 장치(2000, 30000)는 반도체 발광소자(2050, 3050)가 배치된 상태에서, 반도체 발광소자(2050, 3050)들의 상면을 덮는 평탄화층(2040, 3040)을 포함할 수 있다.
한편, 본 발명에 따른 디스플레이 장치(2000, 3000)는 전술한 종래 디스플레이 장치(1000)와 상이한 구조의 반도체 발광소자들(2050, 3050)을 포함할 수 있다. 구체적으로, 반도체 발광소자(2050, 3050)는 제1 도전형 전극(2056, 3056)이 형성된 제1 도전형 반도체층(2055, 3055), 제1 도전형 반도체층(2055, 3055) 상에 형성된 활성층(2054, 3054), 활성층(2054, 3054) 상에 형성된 제2 도전형 반도체층(2053, 3053), 제2 도전형 반도체층(2053, 3053) 상에 형성된 제2 도전형 전극(2052, 3052)을 포함할 수 있다.
구체적으로, 제1 도전형 반도체층(2055, 3055)의 일면에는 전술한 제1 도전형 전극(2056, 3056)과 활성층(2054, 3054)이 형성되고, 제1 도전형 반도체층(2055, 3055)의 타면에는 언도프드 반도체층(또는 버퍼층)(2057, 3057)이 형성될 수 있다. 또한, 언도프드 반도체층(2057, 3057)을 기준으로 제1 도전형 반도체층(2055, 3055)의 반대측에는 광투과층(2058, 3058)이 형성될 수 있다. 즉, 언도프드 반도체층(2057, 3057)의 일면에는 제1 도전형 반도체층(2055, 3055)이 형성되고, 언도프드 반도체층(2057, 3057)의 타면에는 광투과층(2058, 3058)이 형성될 수 있다. 광투과층(2058, 3058)은 반도체 발광소자(2050, 3050)의 유전 영동력을 향상시키기 위해 구비된 것으로, 전기 전도성 있는 물질로 형성될 수 있으며, 자가조립 시 조립기판에 안착되는 면에 형성된 층일 수 있다.
본 발명에 따른 디스플레이 장치(2000, 3000)에서 광투과층(2058, 3058)은 베이스부(2010, 3010)를 향하도록 배치될 수 있으며, 광투과층(2058, 3058)은 베이스부(2010, 3010) 상에 배치된 배선 전극들(2020, 3020)과 전기적으로 연결되지 않을 수 있다.
본 발명에 따르면, 광투과층은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide) 등으로 형성된 투명 전극층(2058)이거나, 또는 n형 도펀트가 고농도로 도핑된 반도체층(이하, 반도체층)(3058)일 수 있다. 광투과층을 형성하는 반도체층(3058)은 제1 도전형 반도체층(3055)과 동일하거나 제1 도전형 반도체층(3055)보다 높은 전기 전도도를 가질 수 있다.
본 발명에 따르면, 디스플레이 장치는 기판의 전면으로 발광되는 구조와 기판의 배면으로 발광되는 구조를 구현할 수 있다. 일 실시예로, 디스플레이 장치(2000)는 전면 발광을 구현하기 위해 베이스부(2010) 상에 반사층(2070)을 더 포함할 수 있다. 반사층(2070)은 베이스부(2010) 상의 전면에 형성되거나 또는 적어도 반도체 발광소자(2050, 3050)가 배치되는 위치와 대응되는 위치에 형성될 수 있다. 따라서, 반도체 발광소자(2050, 3050)의 광투과층(2058, 3058)을 통과한 광이 광투과층(2058, 3058)의 하부에 배치된 반사층(2070)에서 다시 전면을 향하여 재반사될 수 있다. 이 때, 반사층(2070)은 가시광에 대한 반사도가 우수한 Ag, Al 등으로 형성되어, 광손실을 최소화할 수 있다. 본 실시예에 따르면, 평탄화층(2040)은 투명 유기막 재료로 형성될 수 있으며, 반도체 발광소자의 도전형 전극과 배선 전극을 전기적으로 연결하는 연결 전극(2060)은 투명한 재질, 예를 들어, 투명 전극으로 형성될 수 있다. 또한, 반도체 발광소자의 제2 도전형 전극(2052)도 투명 전극으로 형성될 수 있다.
다른 실시예로, 디스플레이 장치(3000)는 기판 측으로 광이 추출되는 배면 발광을 구현할 수 있으며, 이를 위해 베이스부(3010)는 광투과성 재질로 구비될 수 있다. 또한, 평탄화층(3040)은 높은 반사율을 갖는 물질, 예를 들어, 화이트 절연체 또는 반사성 있는 비전도성 물질로 코팅되어 형성될 수 있으며, 연결 전극(3060) 및 반도체 발광소자의 제2 도전형 전극(3052) 또한 반사도가 높은 Ag, Al 등과 같은 금속으로 형성될 수 있다.
본 실시예에 따르면, 반도체 발광소자(2050, 3050)에서 생성된 광 중 기판의 후면을 향하는 광은 광투과층(3058) 및 베이스부(3010)를 투과하여 기판 측에서 광 추출이 가능하며, 기판의 전면을 향하는 광은 연결 전극(3060) 및/또는 평탄화층(3040)에서 기판의 후면 측으로 반사될 수 있다.
본 발명에 따른 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 디스플레이 장치 또는 액티브 매트릭스(Active Matrix, AM) 방식의 디스플레이 장치일 수 있다.
이상에서 설명한 디스플레이 장치는 상기 실시예들의 구성과 방법으로 한정되는 것이 아니라, 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
Claims (15)
- 제1 도전형 전극;일면 상에는 상기 제1 도전형 전극이 형성되고, 타면 상에는 언도프드 반도체층이 형성된 제1 도전형 반도체층;상기 제1 도전형 반도체층의 일면 상에 형성된 활성층;상기 활성층 상에 형성된 제2 도전형 반도체층; 및상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하고,상기 언도프드 반도체층을 기준으로 상기 제1 도전형 반도체층이 형성된 면의 타면에 전기 전도성 있는 물질로 형성된 광투과층을 포함하는 것을 특징으로 하는, 반도체 발광소자.
- 제1항에 있어서,상기 광투과층은, 적어도 일면이 표면 거칠기를 갖도록 형성된 것을 특징으로 하는, 반도체 발광소자.
- 제1항에 있어서,상기 광투과층은, 투명 전극층인 것을 특징으로 하는, 반도체 발광소자.
- 제3항에 있어서,상기 광투과층은, 30nm 내지 500nm의 두께로 형성되는 것을 특징으로 하는, 반도체 발광소자.
- 제1항에 있어서,상기 광투과층은, n형 도펀트로 도핑된 반도체층인 것을 특징으로 하는, 반도체 발광소자.
- 제5항에 있어서,상기 광투과층은, 상기 제1 도전형 반도체층의 전기 전도도와 동일하거나 상기 제1 도전형 반도체층의 전기 전도도보다 큰 전기 전도도를 갖도록 형성된 것을 특징으로 하는, 반도체 발광소자.
- 제5항에 있어서,상기 광투과층은, 50nm 이상 200nm 이하의 두께로 형성된 것을 특징으로 하는, 반도체 발광소자.
- 베이스부;상기 베이스부 상에 배치되며, 도전형 전극을 포함하는 반도체 발광소자;상기 베이스부 상에 배치되며, 상기 반도체 발광소자의 도전형 전극과 전기적으로 연결되는 배선 전극을 포함하고,상기 반도체 발광소자는, 제1 도전형 전극;일면 상에는 상기 제1 도전형 전극이 형성되고, 타면 상에는 언도프드 반도체층이 형성된 제1 도전형 반도체층;상기 제1 도전형 반도체층의 일면 상에 형성된 활성층;상기 활성층 상에 형성된 제2 도전형 반도체층; 및상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며,상기 언도프드 반도체층을 기준으로 상기 제1 도전형 반도체층이 형성된 면의 타면에 전기 전도성 있는 물질로 형성된 광투과층을 포함하는 것을 특징으로 하는, 디스플레이 장치.
- 제8항에 있어서,상기 반도체 발광소자는, 상기 광투과층이 상기 베이스부를 향하도록 배치되는 것을 특징으로 하는, 디스플레이 장치.
- 제9항에 있어서,상기 베이스부는, 적어도 상기 반도체 발광소자가 배치되는 위치와 대응되는 위치에 반사층을 더 포함하는 것을 특징으로 하는, 디스플레이 장치.
- 제10항에 있어서,상기 반도체 발광소자의 제1 도전형 전극 및 제2 도전형 전극에서 상기 배선 전극으로 연장되는 연결 전극을 더 포함하며,상기 연결 전극은, 투명한 재질로 형성된 것을 특징으로 하는, 디스플레이 장치.
- 제9항에 있어서,상기 베이스부는, 광투과성 재질로 형성된 것을 특징으로 하는, 디스플레이 장치.
- 제8항에 있어서,상기 광투과층은, 적어도 일면이 표면 거칠기를 갖도록 형성된 것을 특징으로 하는, 반도체 발광소자.
- 제8항에 있어서,상기 광투과층은, 투명 전극층인 것을 특징으로 하는, 반도체 발광소자.
- 제8항에 있어서,상기 광투과층은, n형 도펀트로 도핑된 반도체층인 것을 특징으로 하는, 반도체 발광소자.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20946378.5A EP4187623A4 (en) | 2020-07-21 | 2020-07-21 | LIGHT-EMITTING SEMICONDUCTOR DEVICE AND DISPLAY DEVICE COMPRISING THE LIGHT-EMITTING SEMICONDUCTOR DEVICE |
PCT/KR2020/009585 WO2022019346A1 (ko) | 2020-07-21 | 2020-07-21 | 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치 |
US18/017,357 US20230327062A1 (en) | 2020-07-21 | 2020-07-21 | Semiconductor light-emitting device and display device using semiconductor light-emitting device |
KR1020227042368A KR20230009413A (ko) | 2020-07-21 | 2020-07-21 | 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2020/009585 WO2022019346A1 (ko) | 2020-07-21 | 2020-07-21 | 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022019346A1 true WO2022019346A1 (ko) | 2022-01-27 |
Family
ID=79729181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/KR2020/009585 WO2022019346A1 (ko) | 2020-07-21 | 2020-07-21 | 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230327062A1 (ko) |
EP (1) | EP4187623A4 (ko) |
KR (1) | KR20230009413A (ko) |
WO (1) | WO2022019346A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024096154A1 (ko) * | 2022-11-02 | 2024-05-10 | 엘지전자 주식회사 | 반도체 발광 소자 및 디스플레이 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100706796B1 (ko) * | 2005-08-19 | 2007-04-12 | 삼성전자주식회사 | 질화물계 탑에미트형 발광소자 및 그 제조 방법 |
US20100285621A1 (en) * | 2001-10-22 | 2010-11-11 | Yoo Myung Cheol | Method of making diode having reflective layer |
KR101784849B1 (ko) * | 2013-01-04 | 2017-10-13 | 삼성전자주식회사 | 다층 투명 전극을 갖는 발광 소자 및 그 제조 방법 |
KR20180081378A (ko) * | 2017-01-06 | 2018-07-16 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
KR20180117352A (ko) * | 2017-04-19 | 2018-10-29 | 전북대학교산학협력단 | 질화갈륨 계열 발광 다이오드의 제조방법 및 이로부터 제조된 질화갈륨 계열 발광 다이오드 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9269878B2 (en) * | 2011-05-27 | 2016-02-23 | Lg Innotek Co., Ltd. | Light emitting device and light emitting apparatus |
EP4044234A4 (en) * | 2019-10-07 | 2023-08-02 | LG Electronics Inc. | DISPLAY DEVICE USING A MICRO-LED AND METHOD FOR MAKING IT |
KR20200021966A (ko) * | 2020-02-11 | 2020-03-02 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
-
2020
- 2020-07-21 EP EP20946378.5A patent/EP4187623A4/en active Pending
- 2020-07-21 KR KR1020227042368A patent/KR20230009413A/ko unknown
- 2020-07-21 US US18/017,357 patent/US20230327062A1/en active Pending
- 2020-07-21 WO PCT/KR2020/009585 patent/WO2022019346A1/ko unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100285621A1 (en) * | 2001-10-22 | 2010-11-11 | Yoo Myung Cheol | Method of making diode having reflective layer |
KR100706796B1 (ko) * | 2005-08-19 | 2007-04-12 | 삼성전자주식회사 | 질화물계 탑에미트형 발광소자 및 그 제조 방법 |
KR101784849B1 (ko) * | 2013-01-04 | 2017-10-13 | 삼성전자주식회사 | 다층 투명 전극을 갖는 발광 소자 및 그 제조 방법 |
KR20180081378A (ko) * | 2017-01-06 | 2018-07-16 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
KR20180117352A (ko) * | 2017-04-19 | 2018-10-29 | 전북대학교산학협력단 | 질화갈륨 계열 발광 다이오드의 제조방법 및 이로부터 제조된 질화갈륨 계열 발광 다이오드 |
Non-Patent Citations (1)
Title |
---|
See also references of EP4187623A4 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024096154A1 (ko) * | 2022-11-02 | 2024-05-10 | 엘지전자 주식회사 | 반도체 발광 소자 및 디스플레이 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20230327062A1 (en) | 2023-10-12 |
EP4187623A1 (en) | 2023-05-31 |
KR20230009413A (ko) | 2023-01-17 |
EP4187623A4 (en) | 2024-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021167149A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
WO2021177673A1 (en) | A substrate for manufacturing display device and a manufacturing method using the same | |
WO2021107237A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
WO2020262752A1 (ko) | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 | |
WO2021145499A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
WO2021149861A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
WO2021149856A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
WO2017142315A1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 | |
WO2020256203A1 (ko) | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 | |
WO2021095938A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 | |
WO2020091252A1 (ko) | 반도체 발광소자의 자가조립 장치 및 방법 | |
WO2021162155A1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 | |
WO2020130521A1 (en) | Display device using semiconductor light emitting device and method for manufacturing the same | |
WO2020251136A1 (en) | Method for manufacturing display device and substrate for manufacturing display device | |
WO2020117032A2 (ko) | 반도체 발광소자의 자가조립용 기판 척 | |
WO2021162152A1 (ko) | 반도체 발광소자의 자가조립 장치 및 방법 | |
WO2021107271A1 (ko) | 마이크로 엘이디를 이용한 디스플레이 장치 | |
WO2021100947A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 및 이에 사용되는 자가조립 장치 | |
WO2021261627A1 (ko) | 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법 | |
WO2021153833A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
WO2021049692A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
WO2021117956A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
WO2022039309A1 (ko) | 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치 | |
WO2022045392A1 (ko) | 디스플레이 장치 제조용 기판 | |
WO2021141168A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20946378 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20227042368 Country of ref document: KR Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2020946378 Country of ref document: EP Effective date: 20230221 |