WO2021229063A1 - Bauelement und verfahren zur herstellung eines bauelements - Google Patents

Bauelement und verfahren zur herstellung eines bauelements Download PDF

Info

Publication number
WO2021229063A1
WO2021229063A1 PCT/EP2021/062851 EP2021062851W WO2021229063A1 WO 2021229063 A1 WO2021229063 A1 WO 2021229063A1 EP 2021062851 W EP2021062851 W EP 2021062851W WO 2021229063 A1 WO2021229063 A1 WO 2021229063A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
semiconductor chip
carrier
semiconductor
layer
Prior art date
Application number
PCT/EP2021/062851
Other languages
English (en)
French (fr)
Inventor
Matthias Goldbach
Georg Bogner
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/788,238 priority Critical patent/US20230021522A1/en
Priority to DE112021002786.7T priority patent/DE112021002786A5/de
Publication of WO2021229063A1 publication Critical patent/WO2021229063A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • a component in particular a component for backlighting, is specified. Furthermore, a method for producing a component is specified.
  • LEDs small light-emitting diodes
  • a component with a large number of LEDs must be expected with increased costs.
  • LEDs emitting 360 ° are desired, which can be mounted in particular on lead frames.
  • Such a component often has a width or a length of several centimeters and is not particularly suitable for many applications.
  • One object is to specify a compact, reduced-size component with improved optical properties. Another object is to provide a simplified and cost-effective method for producing a component.
  • a component has an electrically insulating and radiation-permeable carrier and at least one semiconductor chip arranged on the carrier.
  • the semiconductor chip is set up to generate electromagnetic radiation and has a front side and a rear side facing away from the front side.
  • the front side of the semiconductor chip faces the carrier and is also designed as a radiation exit area of the semiconductor chip.
  • the rear side of the semiconductor chip faces away from the carrier, the semiconductor chip being able to be electrically contacted externally via the rear side.
  • Such a component can have a plurality of radiation-emitting semiconductor chips.
  • the component is set up in particular for backlighting. If the semiconductor chip or the plurality of semiconductor chips is arranged on the carrier, the component can be designed to be particularly stable and robust against shear forces.
  • the individual semiconductor chip or the plurality of semiconductor chips can have a 360 ° light emission, with the emission being able to be designed, for example due to the arrangement of the semiconductor chips, so that a homogeneous illumination in brightness and color is aimed at a display to be illuminated.
  • the component it is designed as a light film.
  • the component can thus be used as a kind of thin light film (English: backlight film), in which the surface of the component or the light film is colored warm-white, cold-white or even colored, for example in the case of components with RGB semiconductor chips or with converter layers, be designed.
  • the The component or the light film has a total vertical thickness of less than 5 mm, 3 mm, 2 mm, 1 mm or less than 0.5 mm, for example between 0.1 mm and 1 mm inclusive, or between 0.1 mm and 0 inclusive, 5 mm.
  • the carrier has a transmittance of visible light between 15% and 95%, 15% and 85%, 15% and 75%, 15% and 65%, 15% and 55% or between 15 inclusive % and 45% up.
  • electromagnetic radiation is coupled into the carrier on a main surface of the carrier facing the semiconductor chip and is decoupled from the carrier on a main surface of the carrier facing away from the semiconductor chip.
  • the remaining light coupled into the carrier can be emitted on the side surfaces of the carrier.
  • the carrier has a transmittance of 30% ⁇ 15%, 30% ⁇ 10%, 30% ⁇ 5% with respect to visible light.
  • the carrier is, for example, a pane of glass or a glass substrate.
  • the carrier has a structured surface facing the semiconductor chip, the transmittance of the carrier being set by the structuring of the surface.
  • the semiconductor chip has a converter layer with phosphors, the phosphors being designed to convert short-wave radiation components into long-wave radiation components.
  • the front side of the semiconductor chip is formed by a surface of the converter layer.
  • the semiconductor chip has a semiconductor body with a first semiconductor layer of a first charge carrier type, a second semiconductor layer of a second charge carrier type and an active zone arranged between the semiconductor layers.
  • the active zone is set up in particular to generate electromagnetic radiation and can be a pn junction zone.
  • the semiconductor chip can have a first contact layer for making electrical contact with the first semiconductor layer and / or a second contact layer for making electrical contact with the second semiconductor layer.
  • the semiconductor chip has a via which extends in the vertical direction through the first semiconductor layer and the active zone into the second semiconductor layer, the via being set up to make electrical contact with the second semiconductor layer.
  • the plated-through hole is connected in an electrically conductive manner, in particular, to the second contact layer.
  • a vertical direction is understood to mean a direction that is, in particular, perpendicular to a main extension surface of the carrier.
  • a lateral direction is understood to mean a direction which runs in particular parallel to the main extension surface of the carrier. The vertical direction and the lateral direction are approximately orthogonal to each other.
  • the component has at least one electrically insulating molded body which is arranged on the carrier and encloses the semiconductor chip in lateral directions, in particular completely encloses it.
  • the semiconductor chip is spaced apart from the molded body in lateral directions by an intermediate region, it being possible for the intermediate region to be filled with an electrically insulating and / or radiation-reflecting material.
  • connection pads In accordance with at least one embodiment of the component, it has at least a first connection pad and a second connection pad, with each of the connection pads covering the molded body and the semiconductor chip at least in regions in a plan view of the carrier.
  • the connection pads can each be connected in an electrically conductive manner to one of the contact layers of the semiconductor chip.
  • the connection pads are formed by planar contact structures which, in particular, are designed to be flat and, for example, have no vertical branches.
  • the connection pads are formed in particular as planar contacting (English: Planar Inter-Connect) of the component.
  • a solder ball is arranged on each of the connection pads.
  • the solder balls are designed in particular to establish a mechanical and electrical connection between the component and a target mounting surface and, at the same time, to compensate for height differences on the rear side of the component.
  • the component has a plurality of radiation-emitting semiconductor chips which are arranged next to one another on the carrier.
  • the one here in connection with a Features disclosed for a component having at least one semiconductor chip can also be used for a component having a plurality of radiation-emitting semiconductor chips.
  • a prefabricated semiconductor chip or a plurality of prefabricated semiconductor chips is glued to the carrier.
  • the semiconductor chip or the plurality of semiconductor chips is wrapped at least laterally with an electrically insulating material to form a molded body.
  • a plurality of connection pads can be formed on the molded body and on the rear side of the semiconductor chip, each of the connection pads being able to cover the molded body and the semiconductor chip in areas in a plan view of the carrier.
  • Each of the connection pads can be connected in an electrically conductive manner to one of the contact layers of the semiconductor chip or the plurality of semiconductor chips.
  • the connection pads each have a larger cross section than the associated contact layers of the semiconductor chips.
  • connection pads are produced by means of planar electrical contacting.
  • the shaped body is formed by means of a shaping method, in particular by means of a film-assisted shaping method.
  • various molding processes can also be used, in particular for producing the converter layer and / or one, for example semitransparent and reflective cover layer and / or the molded body can be used.
  • the method described above for producing a component is particularly suitable for producing a component described here with at least one semiconductor chip or with a plurality of semiconductor chips.
  • the features described in connection with the component can therefore also be used for the method and vice versa.
  • the invention can provide the following solutions.
  • the semiconductor chips for example in the form of thin-film flipchips, in particular in the form of thin-film LEDs, can be mounted with their light-emitting sides on the carrier, for example in the form of a glass pane, glass plate or glass foil, the carrier already being designed so that the light distribution is optimally adapted to the requirements for direct backlighting.
  • White light-emitting LEDs are preferred for RGB displays.
  • blue light-emitting thin-film LEDs with an additional converter layer are used.
  • the thin-film LEDs can be manufactured in such a way that the required converter layer is applied to a thin-film flip-chip wafer in the wafer process.
  • the flipchips can then be separated and applied to an in particular transparent, milky glass plate, for example with 30% transparency.
  • the glass pane or the glass plate can have a surface treatment show that regulates transparency. Coupled light that is not coupled out on a front side of the carrier can be absorbed by the carrier or emerge from the component on side surfaces of the carrier.
  • Separation gaps can be formed between the LEDs, which are filled with plastic, photoresist and / or with reflective particles, for example by coating or by a film-assisted molding process. For example, a white reflective layer is deposited first, with the separating gaps in a subsequent one
  • Process step are filled with photoresist, for example with Peterslack.
  • connection pads can be formed, for example by means of a so-called planar interconnect method (PICOS).
  • PICOS planar interconnect method
  • the electrical contact layers of the semiconductor chip can be enlarged by the PlCOS process.
  • surfaces such as Cu surfaces of the planar interconnect layers can be protected by an organic coating.
  • the connection pads can be provided with solder balls at designated locations so that a kind of ball grid array is formed. With these solder balls, height differences can be compensated and an optimal soldering behavior can be achieved. If necessary, the components can be separated and measured.
  • the carrier can be produced in any size, for example in the form of a pane of glass, and adapted to the optimal beam distribution, and there are connection pads, in particular planar, on the carrier in any size can be designed, several optimal properties of the component can be combined with one another.
  • an inexpensive substrate with optimized light coupling-out properties can be used for the carrier.
  • the thin film technology without loss of light to the side can be used.
  • inexpensive electrical contacting options can be achieved, for example due to the planar contacting.
  • the enlargement of the electrical connection points of the semiconductor chip is thus carried out in a cost-efficient manner.
  • the ball grid arrangement creates a compensation during assembly, which makes it possible to place the semiconductor chips, for example in the form of flip chips, on inexpensive carriers or foils, while still ensuring the required high mechanical stability of the component.
  • Figures 1A and 1B schematic representations of an embodiment of a component
  • FIG. 2 shows a schematic representation of a further exemplary embodiment of a component in a sectional view
  • FIGS. 3A and 3B show schematic representations of a further exemplary embodiment of a component in a sectional view and in a plan view. Identical, identical or identically acting elements are provided with the same reference symbols in the figures. The figures are each schematic representations and are therefore not necessarily true to scale. Rather, comparatively small elements and, in particular, layer thicknesses can be shown exaggeratedly large for the sake of clarity.
  • FIG. 1A shows a component 100 in a sectional view.
  • the component 100 has a carrier 9 on which a semiconductor chip 10 is arranged.
  • the semiconductor chip 10 is in particular a radiation-emitting flip chip.
  • the carrier 9 is designed to be radiation-permeable and can be a pane of glass.
  • the semiconductor chip 10 is arranged on the carrier 9 in such a way that a front side 11 of the semiconductor chip 10, in particular as
  • the carrier 9 faces.
  • the front side 11 of the semiconductor chip 10 can directly adjoin the carrier 9, for example a rear side 92 of the carrier 9.
  • the carrier 9 has a front side 91, which in particular as
  • the front side 91 and / or the rear side 92 can be structured.
  • the semiconductor chip 10 has a semiconductor body 2 and a converter layer 3 arranged on the semiconductor body 2.
  • the front side 11 of the semiconductor chip 10 is formed by a surface of the converter layer 3.
  • the semiconductor body 2 has a first semiconductor layer 21, a second semiconductor layer 22 and one between the first semiconductor layer 21 and the second semiconductor layer 22 arranged active zone 23.
  • the second semiconductor layer 21 faces away from the carrier 9.
  • first semiconductor layer 21 faces the carrier 9. It is possible for the first semiconductor layer 21 to be n-conductive and the second semiconductor layer 22 to be p-conductive, or vice versa. Both the first semiconductor layer 21 and the second semiconductor layer 22 can be embodied as a single layer or as a layer sequence.
  • An active zone 23 of the semiconductor body 2 is to be understood as an active region in the semiconductor body 2 which is set up in particular to generate electromagnetic radiation.
  • the active zone 23 is set up, for example, to generate electromagnetic radiation in the ultraviolet, visible, for example in the blue, or in the infrared spectral range.
  • the active zone 23 comprises a pn junction zone or a collection of quantum structures which is / are provided for generating electrical radiation.
  • the semiconductor chip 10 has a first electrical contact layer 41 and a second electrical contact layer 42 on its rear side 12.
  • the contact layers 41 and 42 are assigned to different electrical polarities of the semiconductor chip 10.
  • the first electrical contact layer 41 is set up for making electrical contact with the first semiconductor layer 21.
  • the second electrical contact layer 42 is set up for making electrical contact with the second semiconductor layer 22.
  • the semiconductor chip 10 has a plated-through hole 40 which, for example, is electrically conductively connected to the second electrical contact layer 42 and thus for making electrical contact with the second Semiconductor layer 22 is set up.
  • the via 40 can extend along the vertical direction through the first semiconductor layer 21 and the active zone 23 into the second semiconductor layer 22.
  • the component 100 has a shaped body 8 which is arranged on the carrier 9.
  • the semiconductor chip 10 can be partially or completely enclosed by the molded body 8 in lateral directions. It is possible for the component 100 to have a plurality of semiconductor chips 10, each of which is partially or completely enclosed in lateral directions by the molded body 8.
  • the molded body 8 can have openings in which the semiconductor chips 10 are arranged.
  • intermediate regions 7 can be located between the molded body 8 and the semiconductor chip 10.
  • the intermediate regions 7 can be filled with electrically insulating materials, radiation-reflecting particles and / or with photoresist.
  • An insulation layer 81 can be formed in the intermediate regions 7 between the molded body 8 and the semiconductor chip 10. In FIG. 1A, an insulation layer 81 is arranged in the vertical direction in areas between the molded body 8 and the carrier 9.
  • the component 100 has a first connection pad 51 and a second connection pad 52 on its rear side.
  • the first connection pad 51 is in particular connected in an electrically conductive manner to the first contact layer 41.
  • the second connection pad 52 is connected in an electrically conductive manner to the second contact layer 42, for example.
  • the connection pads 51 and 52 cover both the molded body 8 and the contact layer 41 or 42.
  • the connection pads 51 and 52 have in particular larger cross-sections than the associated contact layers 41 and 42.
  • an insulation layer 80 is arranged between the first contact pad 51 and the second connection pad 52.
  • solder balls 61 and 62 can be arranged on the respective connection pads 51 and 52. According to FIG. 1B, two solder balls 61 are arranged on the first connection pad 51. Two solder balls 62 are also arranged on the second connection pad 52. In particular, the solder balls 61 and 62 form a ball grid arrangement.
  • the component 100 shown in FIG. 1A or 1B can have a total vertical height of less than 5 mm, 3 mm, 1 mm or less than 0.5 mm.
  • the vertical height is between 200 ⁇ m and 5 mm inclusive, between 200 ⁇ m and 1 mm inclusive or between 200 ⁇ m and 500 ⁇ m inclusive, for example between 300 ⁇ m and 400 ⁇ m inclusive.
  • the component 100 can have a lateral length or a lateral width which is smaller than 5 mm, 3 mm, 1 mm, 0.5 mm, for example between 0.5 mm and 5 mm inclusive.
  • the component 100 has a cross section of approx.
  • the component 100 has a cross section smaller than 1.5 mm x 1.5 mm, 1.5 mm x 2 mm, 1.5 mm x 3 mm,
  • the component 100 shown in FIG. 2 essentially corresponds to the component 100 shown schematically in FIG. 1A.
  • the component 100 have a plurality of semiconductor chips 10 instead of a single semiconductor chip 10. It is possible for the component 100 to have a plurality of semiconductor chips 10 which are arranged in rows and columns on the carrier 9.
  • the molded body 8 can have a plurality of separate subregions which each laterally enclose at least one semiconductor chip 10, in particular completely enclose it. There are therefore separating gaps between the subregions of the molded body 8.
  • the component 100 can be separated into a plurality of smaller components 100 at the separating gaps.
  • the molded body 8 it is possible for the molded body 8 to be designed in a coherent manner. All of the features described in connection with the component 100 shown in FIG. 1A can also be used for the component 100 shown in FIG.
  • the component 100 shown in FIGS. 3A and 3B essentially corresponds to the exemplary embodiment of a component 100 shown in FIGS. 1A and 1B.
  • the component 100 has a plurality of semiconductor chips 2, which are shown schematically in a manner similar to that in FIG .
  • no separating gaps are formed between the subregions of the molded body 8.
  • the molded body 8 according to FIGS. 3A and 3B is designed in particular to be coherent and in one piece.
  • connection pad 52 Two adjacent semiconductor chips 10 or two adjacent rows of semiconductor chips 10 can have a common connection pad 52, which is shown schematically in FIG. 1B, for example. Due to the height differences between the molded body 8 and the semiconductor chip 10, a Connection pad 51 or 52 have the shape of a step in some areas. All of the features described in connection with the component 100 shown in FIGS. 1A, 1B and 2 can also be used for the component 100 shown in FIGS. 3A and 3B, or vice versa.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Bauelement (100) mit einem elektrisch isolierenden und strahlungsdurchlässig ausgeführten Träger (9) und zumindest einem auf dem Träger (9) angeordneten Halbleiterchip (10) angegeben. Der Halbleiterchip (10) ist zur Erzeugung elektromagnetischer Strahlung eingerichtet und weist eine Vorderseite (11) sowie eine der Vorderseite (11) abgewandte Rückseite (12) auf, wobei die Vorderseite (11) des Halbleiterchips (10) dem Träger (9) zugewandt und als Strahlungsaustrittsfläche des Halbleiterchips (10) ausgeführt ist, und wobei die Rückseite (12) des Halbleiterchips (10) dem Träger (9) abgewandt ist, wobei der Halbleiterchip (10) über die Rückseite (12) extern elektrisch kontaktierbar ist. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauelements angegeben.

Description

Beschreibung
BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES BAUELEMENTS
Es wird ein Bauelement, insbesondere ein Bauelement für Hintergrundbeleuchtung, angegeben. Des Weiteren wird ein Verfahren zur Herstellung eines Bauelements angegeben.
Für direkte Hintergrundbeleuchtung werden oft kleine Licht emittierende Dioden (LED) in großer Anzahl zur Erzielung einer homogenen Ausleuchtung eingesetzt. Unter Umständen ist ein Bauelement mit einer hohen Anzahl an LEDs allerdings mit erhöhten Kosten zu rechnen. Oft sind mehrere 360° emittierende LEDs erwünscht, die insbesondere auf Leiterrahmen montiert werden können. Ein solches Bauelement weist allerdings oft eine Breite oder eine Länge von mehreren Zentimetern auf und ist für viele Anwendungen nicht besonders geeignet.
Eine Aufgabe ist es, ein kompaktes verkleinertes Bauelement mit verbesserten optischen Eigenschaften anzugeben. Eine weitere Aufgabe besteht darin, ein vereinfachtes und kosteneffizientes Verfahren zur Herstellung eines Bauelements anzugeben.
Diese Aufgaben werden durch das Bauelement und durch das Verfahren zur Herstellung eines Bauelements gemäß den unabhängigen Ansprüchen gelöst. Weitere Ausgestaltungen und Weiterbildungen des Verfahrens oder des Bauelements sind Gegenstand der weiteren Ansprüche. In mindestens einer Ausführungsform eines Bauelements weist dieses einen elektrisch isolierenden und strahlungsdurchlässig ausgeführten Träger und zumindest einen auf dem Träger angeordneten Halbleiterchip auf. Der Halbleiterchip ist zur Erzeugung elektromagnetischer Strahlung eingerichtet und weist eine Vorderseite sowie eine der Vorderseite abgewandte Rückseite auf. Die Vorderseite des Halbleiterchips ist dem Träger zugewandt und zudem als Strahlungsaustrittsfläche des Halbleiterchips ausgeführt. Die Rückseite des Halbleiterchips ist dem Träger abgewandt, wobei der Halbleiterchip über die Rückseite extern elektrisch kontaktierbar ist.
Ein solches Bauelement kann eine Mehrzahl von strahlungsemittierenden Halbleiterchips aufweisen. Das Bauelement ist insbesondere für Hintergrundbeleuchtung eingerichtet. Ist der Halbleiterchip oder die Mehrzahl der Halbleiterchips auf dem Träger angeordnet, kann das Bauelement besonders stabil und robust gegen Scherkräfte ausgebildet sein. Der einzelne Halbleiterchip oder die Mehrzahl der Halbleiterchips kann eine 360°-Licht-Emission aufweisen, wobei die Emission zum Beispiel aufgrund der Anordnung der Halbleiterchips so gestaltet sein kann, dass auf einem zu beleuchtenden Display eine homogene Ausleuchtung in Helligkeit und Farbe zielt wird.
Gemäß zumindest einer Ausführungsform des Bauelements ist dieses als Lichtfilm ausgeführt. Das Bauelement kann somit als eine Art dünner Lichtfilm (Englisch: backlight film) eingesetzt werden, bei dem die Oberfläche des Bauelements oder des Lichtfilms farbig warm-weiß, kalt-weiß oder auch bunt, etwa bei Bauelement mit RGB-Halbleiterchips oder mit Konverterschichten, gestaltet sein. Zum Beispiel weist das Bauelement oder der Lichtfilm eine vertikale Gesamtdicke kleiner als 5 mm, 3 mm, 2 mm, 1 mm oder kleiner als 0,5 mm auf, etwa zwischen einschließlich 0,1 mm und 1 mm, oder zwischen einschließlich 0,1 mm und 0,5 mm.
Gemäß zumindest einer Ausführungsform des Bauelements weist der Träger bezüglich des sichtbaren Lichts einen Transmissionsgrad zwischen einschließlich 15 % und 95 %, 15 % und 85 %, 15 % und 75 %, 15 % und 65 %, 15 % und 55 % oder zwischen einschließlich 15 % und 45 % auf. Zum Beispiel wird elektromagnetische Strahlung an einer dem Halbleiterchip zugewandten Hauptfläche des Trägers in den Träger eingekoppelt und an einer dem Halbleiterchip abgewandten Hauptfläche des Trägers aus dem Träger ausgekoppelt. Das restliche in den Träger eingekoppelte Licht kann an den Seitenflächen des Trägers emittiert werden. Zum Beispiel weist der Träger bezüglich des sichtbaren Lichts einen Transmissionsgrad von 30 % ± 15 %, 30 % ± 10 %, 30 % ± 5 % auf. Der Träger ist zum Beispiel eine Glasscheibe oder ein Glassubstrat.
Gemäß zumindest einer Ausführungsform des Bauelements weist der Träger eine dem Halbleiterchip zugewandte strukturierte Oberfläche auf, wobei der Transmissionsgrad des Trägers durch die Strukturierung der Oberfläche eingestellt ist.
Gemäß zumindest einer Ausführungsform des Bauelements weist der Halbleiterchip eine Konverterschicht mit Leuchtstoffen auf, wobei die Leuchtstoffe zur Umwandung kurzwelliger Strahlungsanteile in langwellige Strahlungsanteile eingerichtet sind. Zum Beispiel ist die Vorderseite des Halbleiterchips durch eine Oberfläche der Konverterschicht gebildet. Gemäß zumindest einer Ausführungsform des Bauelements weist der Halbleiterchip einen Halbleiterkörper mit einer ersten Halbleiterschicht eines ersten Ladungsträgertyps, einer zweiten Halbleiterschicht eines zweiten Ladungsträgertyps und einer zwischen den Halbleiterschichten angeordneten aktiven Zone auf. Die aktive Zone ist insbesondere zur Erzeugung elektromagnetischer Strahlung eingerichtet und kann eine pn- Übergangszone sein. Der Halbleiterchip kann auf der Rückseite eine erste Kontaktschicht zur elektrischen Kontaktierung der ersten Halbleiterschicht und/oder eine zweite Kontaktschicht zur elektrischen Kontaktierung der zweiten Halbleiterschicht aufweisen.
Gemäß zumindest einer Ausführungsform des Bauelements weist der Halbleiterchip eine Durchkontaktierung auf, die sich entlang vertikaler Richtung durch die erste Halbleiterschicht und die aktive Zone hindurch in die zweite Halbleiterschicht hineinerstreckt, wobei die Durchkontaktierung zur elektrischen Kontaktierung der zweiten Halbleiterschicht eingerichtet ist. Die Durchkontaktierung ist insbesondere mit der zweiten Kontaktschicht elektrisch leitend verbunden.
Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu einer Haupterstreckungsfläche des Trägers ist. Unter einer lateralen Richtung wird eine Richtung verstanden, die insbesondere parallel zu der Haupterstreckungsfläche des Trägers verläuft. Die vertikale Richtung und die laterale Richtung sind etwa orthogonal zueinander.
Gemäß zumindest einer Ausführungsform des Bauelements weist dieses zumindest einen elektrisch isolierenden Formkörper auf, der auf dem Träger angeordnet ist und in lateralen Richtungen den Halbleiterchip umschließt, insbesondere vollständig umschließt. Insbesondere ist der Halbleiterchip in lateralen Richtungen durch einen Zwischenbereich von dem Formkörper beabstandet, wobei der Zwischenbereich mit einem elektrisch isolierenden und/oder strahlungsreflektierenden Material gefüllt sein kann.
Gemäß zumindest einer Ausführungsform des Bauelements weist dieses zumindest ein erstes Anschlusspad und ein zweites Anschlusspad auf, wobei in Draufsicht auf den Träger jedes der Anschlusspads den Formkörper und den Halbleiterchip zumindest bereichsweise überdeckt. Die Anschlusspads können jeweils mit einer der Kontaktschichten des Halbleiterchips elektrisch leitend verbunden sein. Zum Beispiel sind die Anschlusspads durch planare Kontaktsstrukturen gebildet, die insbesondere flach ausgeführt sind und etwa keine vertikalen Abzweigungen aufweisen. Die Anschlusspads sind insbesondere als planare Kontaktierung (Englisch: Planar Inter-Connect) des Bauelements gebildet.
Gemäß zumindest einer Ausführungsform des Bauelements ist auf jedem der Anschlusspads eine Lotkugel angeordnet. Die Lotkugeln sind insbesondere zur Herstellung einer mechanischen und elektrischen Verbindung des Bauelements mit einer Zielmontagefläche und zugleich zum Ausgleich von Höhenunterschieden auf der Rückseite des Bauelements eingerichtet .
Gemäß zumindest einer Ausführungsform des Bauelements weist dieses eine Mehrzahl von strahlungsemittierenden Halbleiterchips auf, die nebeneinander auf dem Träger angeordnet sind. Die hier im Zusammenhang mit einem Bauelement, das zumindest einen Halbleiterchip aufweist, offenbarten Merkmale können auch für ein Bauelement aufweisend eine Mehrzahl von strahlungsemittierenden Halbleiterchips herangezogen werden.
In einer Ausführungsform zur Herstellung eines Bauelements, insbesondere eines hier beschriebenen Bauelements wird ein vorgefertigter Halbleiterchip oder eine Mehrzahl von vorgefertigten Halbleiterchips auf dem Träger verklebt. Der Halbleiterchip oder die Mehrzahl der Halbleiterchips wird zur Bildung eines Formkörpers mit einem elektrisch isolierenden Material zumindest lateral umhüllt. Mehrere Anschlusspads können auf dem Formkörper und auf der Rückseite des Halbleiterchips gebildet werden, wobei in Draufsicht auf den Träger jedes der Anschlusspads den Formkörper und den Halbleiterchip bereichsweise überdecken kann. Jedes der Anschlusspads kann mit einer der Kontaktschichten des Halbleiterchips oder der Mehrzahl der Halbleiterchips elektrisch leitend verbunden sein. Insbesondere weisen die Anschlusspads jeweils einen größeren Querschnitt auf als die zugehörigen Kontaktschichten der Halbleiterchips.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Anschlusspads mittels planarer elektrischer Kontaktierung hergestellt .
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Formkörper mittels eines Formgebungsverfahrens, insbesondere mittels eines Folien assistierten Formgebungsverfahrens, gebildet. Zur Formgebung des Bauelements und Erzielung geeigneter Abstrahlcharakteristik können auch verschiedene Gießprozesse (English: molding processes) insbesondere zur Herstellung der Konverterschicht und/oder einer zum Beispiel semitransparenten und reflektierenden Abdeckschicht und/oder des Formkörpers angewandt werden.
Das oben beschriebene Verfahren zur Herstellung eines Bauelements ist für die Herstellung eines hier beschriebenen Bauelements mit zumindest einem Halbleiterchip oder mit mehreren Halbleiterchips besonders geeignet. Die im Zusammenhang mit dem Bauelement beschriebenen Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt .
In allen hier beschriebenen Ausführungsbeispielen eines Bauelements oder eines Verfahrens zur Herstellung eines Bauelements kann die Erfindung folgende Lösungen vorsehen.
Die Halbleiterchips etwa in Form von Dünnfilm-Flipchips, insbesondere in Form von Dünnfilm-LEDs können mit ihren Licht emittierenden Seiten auf dem Träger zum Beispiel in Form einer Glasscheibe, Glasplatte oder Glasfolie montiert sein, wobei der Träger bereits so gestaltet ist, dass die Lichtverteilung optimal an die Anforderungen für direkte Hintergrundbeleuchtung angepasst ist.
Für RGB-Displays sind weißes Licht emittierende LEDs bevorzugt. Zum Beispiel werden blaues Licht emittierende Dünnfilm-LEDs mit zusätzlicher Konverterschicht verwendet. Die Dünnfilm-LEDs können derart hergestellt sein, dass auf einem Dünnfilm-Flipchip-Wafer die benötigte Konverterschicht im Wafer-Prozess aufgebracht wird. Anschließend können die Flipchips vereinzelt und auf eine insbesondere transparente, milchige Glasplatte zum Beispiel mit 30 % Transparenz aufgebracht werden. Die Glasscheibe oder die Glasplatte kann eine Oberflächenbearbeitung aufzeigen, die die Transparenz regelt. Eingekoppeltes Licht, das nicht an einer Vorderseite des Trägers ausgekoppelt wird, kann vom Träger absorbiert werden oder an Seitenflächen des Trägers aus dem Bauelement austreten.
Es können Trennspalten zwischen den LEDs gebildet werden, die mit Kunststoff, Photolack und/oder mit reflektierenden Partikeln etwa durch Beschichtung oder durch einen Folien assistierten Moldprozess aufgefüllt werden. Zum Beispiel wird eine weiße reflektierende Schicht zunächst abgeschieden, wobei die Trennspalten in einem nachfolgenden
Verfahrensschritt mit Photolack, zum Beispiel mit Peterslack, aufgefüllt werden.
Elektrische Kontaktschichten des Halbleiterchips können freigelegt und Anschlusspads können gebildet werden, zum Beispiel mittels eines sogenannten Planar-Interconnect- Verfahrens (PICOS). Durch das PlCOS-Verfahren können die elektrischen Kontaktschichten des Halbleiterchips vergrößert werden. Zum Beispiel können Oberflächen, etwa Cu-Oberflächen der Planar-Interconnect-Lagen durch eine organische Beschichtung geschützt werden. Auf vorgesehenen Stellen können die Anschlusspads mit Lotkugeln versehen werden, sodass eine Art Kugelgitteranordnung (Englisch: Ball grid array) gebildet wird. Mit diesen Lotkugeln können Höhenunterschiede ausgeglichen und ein optimales Lötverhalten erreicht werden. Gegebenenfalls können die Bauelemente vereinzelt und gemessen werden.
Da der Träger etwa in Form einer Glasscheibe in beliebiger Größe hergestellt und auf die optimale Strahlverteilung angepasst werden kann, und da die insbesondere planar ausgeführten Anschlusspads auf dem Träger in beliebiger Größe gestaltbar sind, können mehrere optimale Eigenschaften des Bauelements miteinander kombiniert werden. Zum Beispiel kann für den Träger ein kostengünstiges Substrat mit optimierten Lichtauskoppeleigenschaften verwendet werden. Die Dünnfilm- Technologie ohne Lichtverlust zur Seite kann angewandt werden. Durch die Benutzung großflächiger Substrate können kostengünstige elektrische Kontaktierungsmöglichkeiten zum Beispiel aufgrund der planaren Kontaktierung erzielt werden. Die Vergrößerung der elektrischen Anschlussstellen des Halbleiterchips erfolgt somit auf kosteneffiziente Art und Weise. Durch die Kugelgitteranordnung wird bei der Montage ein Ausgleich geschaffen, der es ermöglicht, die Halbleiterchips etwa in Form von Flipchips auch auf kostengünstigen Träger oder Folien zu setzen und dabei trotzdem die erforderliche hohe mechanische Stabilität des Bauelements zu gewährleisten.
Weitere bevorzugte Ausführungsformen und Weiterbildungen des Bauelements sowie des Verfahrens zur Herstellung des Bauelements oder einer Mehrzahl von Bauelementen ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1A bis 3B erläuterten Ausführungsbeispielen. Es zeigen:
Figuren 1A und 1B schematische Darstellungen eines Ausführungsbeispiels eines Bauelements,
Figur 2 schematische Darstellung eines weiteren Ausführungsbeispiels eines Bauelements in Schnittansicht, und
Figuren 3A und 3B schematische Darstellungen eines weiteren Ausführungsbeispiels eines Bauelements in Schnittansicht und in Draufsicht. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt werden.
Figur 1A zeigt ein Bauelement 100 in Schnittansicht. Das Bauelement 100 weist einen Träger 9 auf, auf dem ein Halbleiterchip 10 angeordnet ist. Der Halbleiterchip 10 ist insbesondere ein strahlungsemittierender Flipchip. Der Träger 9 ist strahlungsdurchlässig ausgeführt und kann eine Glasscheibe sein. Der Halbleiterchip 10 ist derart auf dem Träger 9 angeordnet, dass eine Vorderseite 11 des Halbleiterchips 10, die insbesondere als
Strahlungsaustrittsfläche des Halbleiterchips 10 ausgeführt ist, dem Träger 9 zugewandt ist. Insbesondere bis auf eine Verbindungsschicht kann die Vorderseite 11 des Halbleiterchips 10 unmittelbar an den Träger 9, etwa an eine Rückseite 92 des Trägers 9 angrenzen. Der Träger 9 weist eine Vorderseite 91 auf, die insbesondere als
Strahlungsaustrittsfläche des Bauelements 100 ausgeführt ist. Zur Einstellung des Transmissionsgrads des Trägers 9 können/kann die Vorderseite 91 und/oder die Rückseite 92 strukturiert ausgeführt sein.
Der Halbleiterchip 10 weist einen Halbleiterkörper 2 und eine auf dem Halbleiterkörper 2 angeordnete Konverterschicht 3 auf. Die Vorderseite 11 des Halbleiterchips 10 ist durch eine Oberfläche der Konverterschicht 3 gebildet. Der Halbleiterkörper 2 weist eine erste Halbleiterschicht 21, eine zweite Halbleiterschicht 22 und eine zwischen der ersten Halbleiterschicht 21 und der zweiten Halbleiterschicht 22 angeordnete aktive Zone 23 auf. Die erste Halbleiterschicht
21 ist dem Träger 9 abgewandt. Die zweite Halbleiterschicht
22 ist dem Träger 9 zugewandt. Es ist möglich, dass die erste Halbleiterschicht 21 n-leitend und die zweite Halbleiterschicht 22 p-leitend ausgeführt sind, oder umgekehrt. Sowohl die erste Halbleiterschicht 21 als auch die zweite Halbleiterschicht 22 können als einzige Schicht oder als Schichtenfolge ausgeführt sein.
Unter einer aktiven Zone 23 des Halbleiterkörpers 2 ist eine aktive Region im Halbleiterkörper 2 zu verstehen, die insbesondere zur Erzeugung elektromagnetischer Strahlung eingerichtet ist. Im Betrieb des Bauelements 100 ist die aktive Zone 23 zum Beispiel zur Erzeugung elektromagnetischer Strahlung im ultravioletten, sichtbaren, etwa im blauen, oder im infraroten Spektralbereich eingerichtet. Zum Beispiel umfasst die aktive Zone 23 eine pn-Übergangszone oder eine Ansammlung von Quantenstrukturen, die zur Erzeugung elektrischer Strahlung vorgesehen ist/sind.
Der Halbleiterchip 10 weist auf seiner Rückseite 12 eine erste elektrische Kontaktschicht 41 und eine zweite elektrische Kontaktschicht 42 auf. Die Kontaktschichten 41 und 42 sind unterschiedlichen elektrischen Polaritäten des Halbleiterchips 10 zugeordnet. Insbesondere ist die erste elektrische Kontaktschicht 41 zur elektrischen Kontaktierung der ersten Halbleiterschicht 21 eingerichtet. Die zweite elektrische Kontaktschicht 42 ist zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 eingerichtet. Des Weiteren weist der Halbleiterchip 10 eine Durchkontaktierung 40 auf, die zum Beispiel mit der zweiten elektrischen Kontaktschicht 42 elektrisch leitend verbunden und somit zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 eingerichtet ist. Entlang der vertikalen Richtung kann sich die Durchkontaktierung 40 durch die erste Halbleiterschicht 21 und die aktive Zone 23 hindurch in die zweite Halbleiterschicht 22 hinein erstrecken.
Das Bauelement 100 weist einen Formkörper 8 auf, der auf dem Träger 9 angeordnet ist. Der Halbleiterchip 10 kann in lateralen Richtungen von dem Formkörper 8 teilweise oder vollständig umschlossen sein. Es ist möglich, dass das Bauelement 100 eine Mehrzahl von Halbleiterchips 10 aufweist, die jeweils in lateralen Richtungen von dem Formkörper 8 teilweise oder vollständig umschlossen sind. In Draufsicht auf die Rückseite des Bauelements 100 kann der Formkörper 8 Öffnungen aufweisen, in denen die Halbleiterchips 10 angeordnet sind. In lateralen Richtungen können sich Zwischenbereiche 7 zwischen dem Formkörper 8 und dem Halbleiterchip 10 befinden. Die Zwischenbereiche 7 können von elektrisch isolierende Materialien, strahlungsreflektierenden Partikeln und/oder vom Photolack aufgefüllt sein. Eine Isolierungsschicht 81 kann in den Zwischenbereichen 7 zwischen dem Formkörper 8 und dem Halbleiterchip 10 gebildet sein. In der Figur 1A ist eine Isolierungsschicht 81 in vertikalen Richtung bereichsweise zwischen dem Formkörper 8 und dem Träger 9 angeordnet.
Das Bauelement 100 weist auf seiner Rückseite ein erstes Anschlusspad 51 und ein zweites Anschlusspad 52 auf. Das erste Anschlusspad 51 ist insbesondere mit der ersten Kontaktschicht 41 elektrisch leitend verbunden. Das zweite Anschlusspad 52 ist etwa mit der zweiten Kontaktschicht 42 elektrisch leitend verbunden. In Draufsicht bedecken die Anschlusspads 51 und 52 sowohl den Formkörper 8 als auch die Kontaktschicht 41 oder 42. Die Anschlusspads 51 und 52 weisen insbesondere größere Querschnitte auf als die zugehörigen Kontaktschichten 41 und 42. Zur elektrischen Isolierung ist eine Isolierungsschicht 80 zwischen dem ersten Kontaktpad 51 und dem zweiten Anschlusspad 52 angeordnet.
In Figur 1B ist das Bauelement 100 gemäß Figur 1A in Draufsicht schematisch dargestellt. Auf den jeweiligen Anschlusspads 51 und 52 können Lotkugeln 61 und 62 angeordnet sein. Gemäß Figur 1B sind auf dem ersten Anschlusspad 51 zwei Lotkugeln 61 angeordnet. Auf dem zweiten Anschlusspad 52 sind ebenfalls zwei Lotkugeln 62 angeordnet. Insbesondere bilden die Lotkugeln 61 und 62 eine Kugelgitteranordnung.
Das in der Figur 1A oder 1B dargestellte Bauelement 100 kann eine vertikale Gesamthöhe kleiner als 5 mm, 3 mm, 1 mm oder kleiner als 0,5 mm aufweisen. Zum Beispiel beträgt die vertikale Höhe zwischen einschließlich 200 gm und 5 mm, zwischen einschließlich 200 pm und 1 mm oder zwischen einschließlich 200 pm und 500 pm, zum Beispiel zwischen einschließlich 300 pm und 400 pm. Das Bauelement 100 kann eine laterale Länge oder eine laterale Breite aufweisen, die kleiner als 5 mm, 3 mm, 1 mm, 0,5 mm ist, etwa zwischen einschließlich 0,5 mm und 5 mm. Zum Beispiel weist das Bauelement 100 einen Querschnitt von ca. 500 pm x 500 pm, 500 pm x 1 mm, 500 pm x 2 mm, 500 pm x 3 mm, 500 pm x 5 mm oder 1 mm x 1 mm, 1 mm x 2 mm, 1 mm x 3 mm oder 1 mm x 5 mm auf.
Insbesondere weist das Bauelement 100 einen Querschnitt kleiner als 1,5 mm x 1,5 mm, 1,5 mm x 2 mm, 1,5 mm x 3 mm,
1,5 mm x 5 mm oder 1,5 mm x 5 mm auf.
Das in der Figur 2 dargestellte Bauelement 100 entspricht im Wesentlichen dem in der Figur 1A schematisch dargestellten Bauelement 100. Im Unterschied hierzu kann das Bauelement 100 anstatt eines einzigen Halbleiterchips 10 mehrere Halbleiterchips 10 aufweisen. Es ist möglich, dass das Bauelement 100 eine Mehrzahl von Halbleiterchips 10 aufweist, die in Reihen und Spalten auf dem Träger 9 angeordnet sind.
Gemäß Figur 2 kann der Formkörper 8 eine Mehrzahl von getrennten Teilbereichen aufweisen, die jeweils zumindest einen Halbleiterchip 10 lateral umschließen, insbesondere vollständig umschließen. Es befindet sich also Trennspalten zwischen den Teilbereichen des Formkörpers 8. An den Trennspalten kann das Bauelement 100 in eine Mehrzahl von kleineren Bauelementen 100 vereinzelt werden. Abweichend von der Figur 2 ist es möglich, dass der Formkörper 8 zusammenhängend ausgebildet ist. Alle im Zusammenhang mit dem in der Figur 1A dargestellten Bauelement 100 beschriebenen Merkmale können auch für das in der Figur 2 dargestellte Bauelement 100 herangezogen werden.
Das in den Figuren 3A und 3B dargestellte Bauelement 100 entspricht im Wesentlichen dem in den Figuren 1A und 1B dargestellten Ausführungsbeispiel eines Bauelements 100. Im Unterschied hierzu weist das Bauelement 100 eine Mehrzahl von Halbleiterchips 2 auf, die ähnlich wie in der Figur 2 schematisch dargestellt sind. Im Unterschied hierzu sind keine Trennspalten zwischen den Teilbereichen des Formkörpers 8 gebildet. Der Formkörper 8 gemäß den Figuren 3A und 3B ist insbesondere zusammenhängend und einstückig ausgeführt.
Zwei benachbarte Halbleiterchips 10 oder zwei benachbarte Reihen von Halbleiterchips 10 können ein gemeinsames Anschlusspad 52 aufweisen, das zum Beispiel in der Figur 1B schematisch dargestellt ist. Aufgrund der Höhenunterschiede zwischen dem Formkörper 8 und dem Halbleiterchip 10 kann ein Anschlusspad 51 oder 52 bereichsweise die Form einer Stufe aufweisen. Alle im Zusammenhang mit dem in den Figur 1A, 1B und 2 dargestellten Bauelement 100 beschriebenen Merkmale können auch für das in den Figuren 3A und 3B dargestellte Bauelement 100 herangezogen werden, oder umgekehrt.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 102020 113 237.9, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
100 Bauelement
10 Halbleiterchip
11 Vorderseite des Halbleiterchips
12 Rückseite des Halbleiterchips
2 Halbleiterkörper
21 erste Halbleiterschicht
22 zweite Halbleiterschicht
23 aktive Zone
3 Konverterschicht
40 Durchkontaktierung
41 erste Kontaktschicht
42 zweite Kontaktschicht
51 erstes Anschlusspad
52 zweites Anschlusspad
61 Lotkugel
62 Lotkugel
7 Zwischenbereich
8 Formkörper
80 Isolierungsschicht
81 Isolierungsschicht
9 Träger
91 Oberfläche/ Vorderseite des Trägers
92 Oberfläche/ Rückseite des Trägers

Claims

Patentansprüche
1. Bauelement (100) mit einem elektrisch isolierenden und strahlungsdurchlässig ausgeführten Träger (9) und zumindest einem auf dem Träger (9) angeordneten Halbleiterchip (10), wobei
- der Halbleiterchip (10) zur Erzeugung elektromagnetischer Strahlung eingerichtet ist und eine Vorderseite (11) sowie eine der Vorderseite (11) abgewandte Rückseite (12) aufweist,
- die Vorderseite (11) des Halbleiterchips (10) dem Träger (9) zugewandt und als Strahlungsaustrittsfläche des Halbleiterchips (10) ausgeführt ist, und
- die Rückseite (12) des Halbleiterchips (10) dem Träger (9) abgewandt ist, wobei der Halbleiterchip (10) über die Rückseite (12) extern elektrisch kontaktierbar ist.
2. Bauelement (100) nach Anspruch 1, bei dem der Träger (9) eine Glasscheibe ist, die bezüglich des sichtbaren Lichts einen Transmissionsgrad zwischen einschließlich 15 % und 95 % aufweist.
3. Bauelement (100) nach einem der vorhergehenden Ansprüche, bei dem der Träger (9) bezüglich des sichtbaren Lichts einen Transmissionsgrad von 30 % ± 15 % aufweist.
4. Bauelement (100) nach einem der vorhergehenden Ansprüche, bei dem der Träger (9) eine dem Halbleiterchip (10) zugewandte strukturierte Oberfläche (92) aufweist, wobei der Transmissionsgrad des Trägers (9) durch die Strukturierung der Oberfläche (92) eingestellt ist.
5. Bauelement (100) nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterchip (10) eine Konverterschicht (3) mit Leuchtstoffen aufweist, wobei die Leuchtstoffe zur Umwandung kurzwelliger Strahlungsanteile in langwellige Strahlungsanteile eingerichtet sind, und wobei die Vorderseite (11) des Halbleiterchips (10) durch eine Oberfläche der Konverterschicht (3) gebildet ist.
6. Bauelement (100) nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterchip (10) einen Halbleiterkörper (2) mit einer ersten Halbleiterschicht (21) eines ersten Ladungsträgertyps, einer zweiten Halbleiterschicht (22) eines zweiten Ladungsträgertyps und einer zwischen den Halbleiterschichten (21, 22) angeordneten aktive Zone (23) aufweist, wobei der Halbleiterchip (10) auf der Rückseite (12) eine erste Kontaktschicht (41) zur elektrischen Kontaktierung der ersten Halbleiterschicht (21) und eine zweite Kontaktschicht (42) zur elektrischen Kontaktierung der zweiten Halbleiterschicht (22) aufweist.
7. Bauelement (100) nach dem vorhergehenden Anspruch, bei dem der Halbleiterchip (10) eine Durchkontaktierung (40) aufweist, die sich entlang vertikaler Richtung durch die erste Halbleiterschicht (21) und die aktive Zone (23) hindurch in die zweite Halbleiterschicht (22) hineinerstreckt, wobei die Durchkontaktierung (40) zur elektrischen Kontaktierung der zweiten Halbleiterschicht (22) eingerichtet und mit der zweiten Kontaktschicht (42) elektrisch leitend verbunden ist.
8. Bauelement (100) nach einem der vorhergehenden Ansprüche, das zumindest einen elektrisch isolierenden Formkörper (8) aufweist, der auf dem Träger (9) angeordnet ist und in lateralen Richtungen den Halbleiterchip (10) vollständig umschließt .
9. Bauelement (100) nach dem vorhergehenden Anspruch, bei dem der Halbleiterchip (10) in lateralen Richtungen durch einen Zwischenbereich (7) von dem Formkörper (8) beabstandet ist, wobei der Zwischenbereich (7) mit einem elektrisch isolierenden und/oder strahlungsreflektierenden Material gefüllt ist.
10. Bauelement (100) nach einem der Ansprüche 8 bis 9, das zumindest ein erstes Anschlusspad (51) und ein zweites Anschlusspad (52) aufweist, wobei in Draufsicht auf den Träger (9) jedes der Anschlusspads (51, 52) den Formkörper (8) und den Halbleiterchip (10) bereichsweise überdeckt.
11. Bauelement (100) nach dem vorhergehenden Anspruch, bei dem auf jedem der Anschlusspads (51, 52) zumindest eine Lotkugel (61, 62) angeordnet ist, wobei die Lotkugeln (61,
62) zur Herstellung einer mechanischen und elektrischen Verbindung des Bauelements (100) mit einer Zielmontagefläche und zugleich zum Ausgleich von Höhenunterschieden auf einer Rückseite des Bauelements (100) eingerichtet sind.
12. Bauelement (100) nach einem der vorhergehenden Ansprüche, das eine Mehrzahl von strahlungsemittierenden Halbleiterchips (10) aufweist, die nebeneinander auf dem Träger (9) angeordnet sind.
13. Verfahren zur Herstellung eines Bauelements (100) gemäß einem der vorhergehenden Ansprüche, bei dem
- der vorgefertigte Halbleiterchip (10) auf dem Träger (9) verklebt wird, - der Halbleiterchip (10) zur Bildung eines Formkörpers (8) mit einem elektrisch isolierenden Material zumindest lateral umhüllt wird, und
- Anschlusspads (51, 52) auf dem Formkörper (8) und auf der Rückseite (12) des Halbleiterchips (10) gebildet werden, wobei in Draufsicht auf den Träger (9) jedes der Anschlusspads (51, 52) den Formkörper (8) und den Halbleiterchip (10) bereichsweise überdeckt.
14. Verfahren nach Anspruch 13, bei dem die Anschlusspads (51, 52) mittels planarer elektrischer Kontaktierung hergestellt werden.
15. Verfahren nach Anspruch 13, bei dem der Formkörper (8) mittels eines
Formgebungsverfahrens, insbesondere mittels eines Folien assistierten Formgebungsverfahrens, gebildet wird.
PCT/EP2021/062851 2020-05-15 2021-05-14 Bauelement und verfahren zur herstellung eines bauelements WO2021229063A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/788,238 US20230021522A1 (en) 2020-05-15 2021-05-14 Component and method for producing a component
DE112021002786.7T DE112021002786A5 (de) 2020-05-15 2021-05-14 Bauelement für hintergrundbeleuchtung und verfahren zur herstellung eines bauelements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020113237 2020-05-15
DE102020113237.9 2020-05-15

Publications (1)

Publication Number Publication Date
WO2021229063A1 true WO2021229063A1 (de) 2021-11-18

Family

ID=76034626

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/062851 WO2021229063A1 (de) 2020-05-15 2021-05-14 Bauelement und verfahren zur herstellung eines bauelements

Country Status (3)

Country Link
US (1) US20230021522A1 (de)
DE (1) DE112021002786A5 (de)
WO (1) WO2021229063A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511918A (ja) * 2011-11-02 2015-04-23 コーニング インコーポレイテッド 輝度制御方法及び輝度制御方法による製品
JP2017055037A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体発光装置およびその製造方法
US20200043903A1 (en) * 2018-08-03 2020-02-06 Nichia Corporation Light-emitting module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511918A (ja) * 2011-11-02 2015-04-23 コーニング インコーポレイテッド 輝度制御方法及び輝度制御方法による製品
JP2017055037A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体発光装置およびその製造方法
US20200043903A1 (en) * 2018-08-03 2020-02-06 Nichia Corporation Light-emitting module

Also Published As

Publication number Publication date
DE112021002786A5 (de) 2023-02-23
US20230021522A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2007115523A1 (de) Optoelektronischer scheinwerfer, verfahren zum herstellen eines optoelektronischen scheinwerfers und lumineszenzdiodenchip
WO2009039841A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
DE102014116529A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102008028886A1 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
DE102020004863A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
DE102021200044A1 (de) Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers
DE102017102619A1 (de) Led-einheit
WO2021229063A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102018100946A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102014110719A1 (de) Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013104132A1 (de) Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
DE102019104978B4 (de) Bauteil mit homogenisierter leuchtfläche
DE102016112857A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
EP2195865A1 (de) Strahlungsemittierendes halbleiterbauelement, aufnahme für ein strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
WO2019121020A1 (de) Verfahren zur herstellung eines konversionselements und konversionselement
DE102008015551A1 (de) Optoelektronisches Bauelement mit planarer Kontaktierung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21726877

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112021002786

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21726877

Country of ref document: EP

Kind code of ref document: A1