WO2021210397A1 - 半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法 - Google Patents

半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法 Download PDF

Info

Publication number
WO2021210397A1
WO2021210397A1 PCT/JP2021/013750 JP2021013750W WO2021210397A1 WO 2021210397 A1 WO2021210397 A1 WO 2021210397A1 JP 2021013750 W JP2021013750 W JP 2021013750W WO 2021210397 A1 WO2021210397 A1 WO 2021210397A1
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
pattern
semiconductor substrate
manufacturing
growth
Prior art date
Application number
PCT/JP2021/013750
Other languages
English (en)
French (fr)
Inventor
忠昭 金子
大地 堂島
Original Assignee
学校法人関西学院
豊田通商株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人関西学院, 豊田通商株式会社 filed Critical 学校法人関西学院
Priority to CN202180028166.2A priority Critical patent/CN115398045A/zh
Priority to EP21788223.2A priority patent/EP4137621A4/en
Priority to JP2022515292A priority patent/JPWO2021210397A1/ja
Priority to US17/919,194 priority patent/US20230160100A1/en
Publication of WO2021210397A1 publication Critical patent/WO2021210397A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate and a method for suppressing the introduction of dislocations into the semiconductor substrate and the growth layer.
  • Patent Document 1 by providing a groove in a silicon carbide (SiC) substrate, which is an example of a base substrate, crystal growth progresses along a direction orthogonal to the c-axis direction, and the crystal grows in the SiC substrate and exists in the c-axis direction.
  • SiC silicon carbide
  • the above invention has room for improvement from the viewpoint of suppressing the introduction of new dislocations that may occur in the joining of crystal growth planes that proceed along the direction orthogonal to the c-axis direction. Can be done.
  • the problem to be solved by the present invention is to provide a new technique capable of suppressing the introduction of dislocations into the growth layer.
  • the present invention for solving the above-mentioned problems includes a processing step of removing a part of the base substrate to form a pattern including a recessed angle, and a crystal growth step of forming a growth layer on the base substrate on which the pattern is formed. , Is a method for manufacturing a semiconductor substrate.
  • the introduction of dislocations into the growth layer can be suppressed by performing crystal growth on the underlying substrate having a pattern including inferior angles.
  • zippering bonding is performed on the base substrate to form the growth layer.
  • a zippering junction capable of suppressing the introduction of new dislocations by performing crystal growth on a substrate substrate having a pattern including inferior angles.
  • the crystal growth step forms the growth layer by performing crystal growth that progresses along the c-axis direction and crystal growth that progresses along the a-axis direction.
  • the present invention can form a region in which dislocations of the underlying substrate are not inherited.
  • the crystal growth step is a step of growing by a physical vapor phase transport method.
  • the present invention can realize the formation of a growth layer based on the transportation of raw materials, which is driven by a temperature gradient or a chemical potential.
  • the processing step includes a through hole forming step of removing a part of the base substrate to form a through hole, and a strain layer removing step of removing the strain layer introduced by the through hole forming step. And have.
  • the present invention facilitates the formation of a temperature gradient in the a-axis direction, which is a driving force in crystal growth progressing along the a-axis direction.
  • the through hole forming step is a step of forming a through hole by irradiating the base substrate with a laser.
  • the present invention can form a pattern including inferior angles based on the processing of the base substrate without machining.
  • the base substrate is silicon carbide
  • the strain layer removing step is a step of etching the base substrate in a silicon atmosphere.
  • the present invention can flatten the upper wall and the side wall in the pattern including the inferior angle.
  • the pattern is a regular m-square, where m is a natural number greater than 2.
  • the pattern includes a center of gravity of the reference figure and a third line segment connecting the intersections of two adjacent second line segments.
  • the present invention is a method of suppressing the introduction of dislocations into a growth layer including a processing step of removing a part of the base substrate to form a pattern including inferior angles before forming the growth layer on the base substrate. ..
  • FIG. 10 It is an observation image of the base substrate 10 which concerns on Example 2.
  • FIG. It is an observation image of the growth layer 20 after KOH etching which concerns on Example 2.
  • FIG. It is an observation image of the base substrate 10 which concerns on a comparative example.
  • the present specification may be referred to as "upper” or “lower” based on the upper and lower parts of the drawing for the purpose of explaining the invention, but the upper and lower parts are not limited in relation to the usage mode of the semiconductor substrate of the present invention. ..
  • the method for manufacturing a semiconductor substrate according to the embodiment includes a processing step S10 in which a part of the base substrate 10 is removed to form a pattern 100 including an inferior angle, and a growth layer 20 is formed on the base substrate 10 on which the pattern 100 is formed.
  • the crystal growth step S20 to be formed is included.
  • the processing step S10 is a step of removing a part of the base substrate 10 to form the pattern 100 including the inferior angle.
  • removing a part of the base substrate 10 in the description in the present specification means removing the part including at least the surface layer of the base substrate 10 by a method or the like described later.
  • the formation of the through hole 11 in the base substrate 10 facilitates the formation of the temperature gradient in the a-axis direction.
  • the temperature gradient it is possible to realize crystal growth that progresses along the a-axis direction using the temperature gradient as a driving force.
  • the processing step S10 removes the through hole forming step S11 for forming the through hole 11 in the base substrate 10 and the strain layer 12 introduced by the through hole forming step S11.
  • the strain layer removing step S12 is included.
  • the base substrate 10 can be naturally adopted as long as it is a material generally used when manufacturing a semiconductor substrate.
  • the material of the base substrate 10 is, for example, an oxide material such as aluminum oxide (Al 2 O 3 ) and gallium oxide (Ga 2 O 3 ).
  • the through hole forming step S11 is a step of removing a part of the base substrate 10 to form the through hole 11.
  • a means for forming the through hole 11 by irradiating the base substrate 10 with the laser L can be exemplified.
  • the through hole forming step S11 forms the through hole 11 by scanning the focus of the laser L from the surface (corresponding to the upper surface) of the base substrate 10 to the bottom surface (corresponding to the lower surface).
  • the base substrate 10 is patterned with a hard mask and the base substrate 10 is provided with a hard mask.
  • Known dry etching corresponding to plasma etching
  • Deep-RIE Deep-RIE
  • the material of the hard mask can be appropriately selected from known materials such as SiN x according to the material of the base substrate 10.
  • the etchant in the dry etching can be appropriately selected from a known gas such as SF 6 according to the material of the base substrate 10.
  • strain layer removing step S12 a means capable of removing the strain layer 12 can be adopted.
  • the strain layer removing step S12 use a method of etching the base substrate 10 in a silicon atmosphere (corresponding to a Si atmosphere).
  • the material of the growth layer 20 may be the same material as the base substrate 10 (corresponding to homoepitaxial growth) or a material different from that of the base substrate 10 (corresponding to heteroepitaxial growth).
  • the material of the growth layer 20 may be a material of the base substrate 10, a known material that can be adopted as a material of the base substrate 10, and a known material that can be epitaxially grown on the base substrate 10. good.
  • the materials of the base substrate 10 and the growth layer 20 are, for example, SiC and AlN, respectively.
  • the base substrate 10 is a SiC substrate.
  • the growth layer 20 is an AlN layer.
  • the "quasi-closed space" in the present specification corresponds to a space in which the inside of the container can be evacuated, but at least a part of the vapor generated in the container can be confined.
  • the vapor composed of the atomic species sublimated from the semiconductor material 40 is transported by diffusing in the raw material transport space 31, and is transported on the base substrate 10 whose temperature is set lower than that of the semiconductor material 40. It becomes supersaturated and condenses.
  • the zippering bonding corresponds to the bonding between the crystal growth planes along the center line that equally divides the angle formed by the two adjacent sides in the pattern 100.
  • the pattern 100 in which the zippering junction occurs refers to, for example, the pattern 100 in which the angle ⁇ is set so that the area 101a becomes large.
  • FIG. 4 is an explanatory diagram illustrating the pattern 100 according to the embodiment.
  • the line segment indicated by the pattern 100 is the base substrate 10. There is no limit to the width of the line segment.
  • Pattern 100 preferably contains inferior angles.
  • the pattern 100 may have a configuration in which predetermined figures are periodically arranged. Further, the pattern 100 may have a configuration in which the predetermined figure and the figure obtained by inverting or rotating the predetermined figure are arranged.
  • the pattern 100 includes a regular m-square as an example.
  • m is a natural number and is larger than 2.
  • m is, for example, 3 or 6.
  • the pattern 100 includes, as an example, a regular hexagonal displacement type that is three-fold symmetric.
  • regular hexagonal displacement type in the description in the present specification will be described in detail with reference to FIG.
  • the regular hexagonal displacement type is a dodecagon.
  • the regular hexagonal displacement type is composed of 12 line segments having the same length and being linear.
  • the pattern 100 exhibiting a regular hexagonal displacement shape is a regular triangle and includes a reference figure 101 having an area of 101a and including three vertices 104.
  • the three vertices 104 are included in the vertices of the pattern 100.
  • the three vertices 104 may be located on the line segment constituting the pattern 100.
  • the pattern 100 includes a line segment 102 (corresponding to the first line segment) extending from the apex 104 and including the apex 104, and a line segment 103 (second line segment) not extending from the apex 104 and not including the apex 104 and adjacent to the line segment 102. Corresponds to a line segment.) And.
  • the angle ⁇ formed by the two adjacent line segments 102 in the pattern 100 is constant, and is equal to the angle ⁇ formed by the two adjacent line segments 103 in the pattern 100.
  • regular hexagonal displacement type in the description of the present specification means that the regular hexagon is displaced (deformed) while maintaining the area of the regular hexagon based on the angle ⁇ indicating the degree of unevenness. It can be grasped that it is a dodecagon.
  • the angle ⁇ is preferably larger than 60 °, preferably 66 ° or more, preferably 80 ° or more, preferably 83 ° or more, and preferably 120 ° or more, and preferably 120 ° or more. It is 150 ° or more, and preferably 155 ° or more.
  • the angle ⁇ is preferably 180 ° or less, preferably 155 ° or less, preferably 150 ° or less, preferably 120 ° or less, and preferably 83 ° or less. Further, it is preferably 80 ° or less, and preferably 66 ° or less.
  • the pattern 100 according to the embodiment may have a configuration of a regular dodecagonal displacement type having 6-fold symmetry instead of the regular hexagonal displacement type having 3-fold symmetry.
  • the regular dodecagon displacement type is a 24-sided type.
  • the regular dodecagonal displacement type is composed of 24 line segments having the same length and being linear.
  • the pattern 100 exhibiting a regular dodecagonal displacement shape is a regular hexagon, has an area of 101a, and includes a reference figure 101 including six vertices 104.
  • the six vertices 104 are included in the vertices of the pattern 100.
  • the area 101a in the regular hexagon may be equal to or different from the area 101a in the equilateral triangle.
  • the angle ⁇ formed by the two adjacent line segments 102 in the pattern 100 in the regular dodecagonal displacement type is constant, and is formed by the two adjacent line segments 103 in the pattern 100. Equal to the angle ⁇ .
  • the regular dodecagon is displaced (deformed) while maintaining the area of the regular dodecagon based on the angle ⁇ indicating the degree of unevenness. It can be grasped that it is a dodecagon.
  • the pattern 100 exhibits a 2n square displacement shape, which is a 4n square in which the regular 2n square is displaced (deformed) while maintaining the area of the regular 2n square based on the angle ⁇ indicating the degree of unevenness.
  • the 2n polygonal displacement type includes a regular n-sided polygon (corresponding to the reference figure 101).
  • the regular n-sided polygon includes n vertices.
  • the regular 2n square displacement type exhibits a regular 2n square.
  • the pattern 100 according to the embodiment may have a configuration including a regular 2n square displacement type (including a regular hexagonal displacement type and a regular dodecagonal displacement type).
  • the pattern 100 is a line segment connecting the center of gravity of the reference figure 101 and the intersection of two adjacent line segments 103 in the regular 2n square displacement shape, in addition to the line segment constituting the regular 2n square displacement shape (the first line segment). It may further include at least one of (corresponding to three line segments).
  • the pattern 100 is a line connecting the intersections of the vertices 104 forming the reference figure 101 and the two adjacent line segments 103 in the regular 2n square displacement shape, in addition to the line segments forming the regular 2n square displacement shape. It may further include at least one of the minutes.
  • the pattern 100 may further include at least one line segment constituting the reference figure 101 included in the regular 2n square displacement shape, in addition to the line segment constituting the regular 2n square displacement shape.
  • the base substrate is silicon carbide (SiC).
  • SiC silicon carbide
  • the base substrate 10 is a SiC substrate and the growth layer 20 is an aluminum nitride growth layer.
  • Example 1 shows an example in which a growth layer 20 which is an AlN layer is formed on a base substrate 10 which is a SiC substrate.
  • the base substrate 10 according to the first embodiment has a pattern 100 including a inferior angle and including the above-mentioned regular hexagonal deformation.
  • Example 2 shows an example in which a growth layer 20 which is an AlN layer is formed on a base substrate 10 which is a SiC substrate.
  • the base substrate 10 according to the second embodiment has a pattern 100 including a inferior angle and an equilateral triangle deformation.
  • a comparative example shows an example in which a growth layer 20 which is an AlN layer is formed on a base substrate 10 which is a SiC substrate.
  • the base substrate 10 according to the second embodiment has a pattern 100 that does not include inferior angles.
  • the processing step S10 according to the first embodiment is a step of removing a part of the base substrate 10 to form the pattern 100 including the inferior angle under the following conditions.
  • the through hole forming step S11 is a step of irradiating the base substrate 10 with the laser L to form the through hole 11.
  • FIG. 5 is an explanatory diagram illustrating the pattern 100 of the through hole 11 formed in the through hole forming step S11 according to the first embodiment.
  • the region shown in black indicates the portion of the through hole 11, and the region shown in white is left as the base substrate 10.
  • the pattern 100 according to the first embodiment has a width of about 100 ⁇ m.
  • the strain layer removing step S12 is a step of removing the strain layer 12 formed on the base substrate 10 by the through hole forming step S11 by thermal etching.
  • SiC container 50 Material: Polycrystalline SiC Container size: diameter 60 mm x height 4 mm Distance between the base substrate 10 and the bottom surface of the SiC container 50: 2 mm
  • the SiC container 50 is a fitting container including an upper container 51 and a lower container 52 that can be fitted to each other.
  • a minute gap 53 is formed in the fitting portion between the upper container 51 and the lower container 52, and the inside of the SiC container 50 can be exhausted (evacuated) from the gap 53.
  • the SiC container 50 is formed by facing a part of the SiC container 50 arranged on the low temperature side of the temperature gradient and the base substrate 10 in a state where the base substrate 10 is arranged on the high temperature side of the temperature gradient. It has an etching space 54.
  • the etching space 54 is a space for transporting and etching Si atoms and C atoms from the base substrate 10 to the SiC container 50 by using a temperature difference provided between the base substrate 10 and the bottom surface of the SiC container 50 as a driving force.
  • the SiC container 50 does not need to be provided with the substrate holder 55 depending on the direction of the temperature gradient of the heating furnace.
  • the substrate holder 55 is not provided and the base substrate 10 is arranged on the bottom surface of the lower container 52. You can do it.
  • TaC container 60 Material: TaC Container size: diameter 160 mm x height 60 mm Si steam source 64 (Si compound): TaSi 2
  • the TaC container 60 is a fitting container including an upper container 61 and a lower container 62 that can be fitted to each other, and is configured to be able to accommodate the SiC container 50.
  • the TaC container 60 has a Si vapor supply source 64 capable of supplying the vapor pressure of a vapor phase species containing a Si element in the TaC container 60.
  • the Si steam supply source 64 may have a configuration in which the vapor pressure of the vapor phase species containing the Si element is generated in the TaC container 60 during the heat treatment.
  • Heating conditions The base substrate 10 arranged under the above-mentioned conditions was heat-treated under the following conditions. Heating temperature: 1800 ° C Etching amount: 8 ⁇ m In the strain layer removing step S12, the heating time and the temperature gradient are appropriately set in order to realize the following etching amount.
  • the crystal growth step S20 is a step of forming the growth layer 20 on the base substrate 10 after the processing step S10.
  • FIG. 7 is an explanatory diagram illustrating the crystal growth step S20 according to the first embodiment.
  • the crystal growth step S20 according to the first embodiment is a step of accommodating the base substrate 10 in the crucible 30 and heating it relative to the semiconductor material 40.
  • (Crucible 30) Material TaC Container size: 10 mm x 10 mm x 1.5 mm Distance between base substrate 10 and semiconductor material 40: 1 mm
  • the crucible 30 has a raw material transport space 31 between the base substrate 10 and the semiconductor material 40.
  • the raw material is transported from the semiconductor material 40 onto the base substrate 10 through the raw material transport space 31.
  • FIG. 7A is an example of the crucible 30 used in the crystal growth step S20.
  • the crucible 30 is a fitting container including an upper container 32 and a lower container 33 that can be fitted to each other.
  • a minute gap 34 is formed in the fitting portion between the upper container 32 and the lower container 33, and is configured to allow exhaust (evacuation) in the crucible 30 from the gap 34.
  • the crucible 30 has a substrate holder 35 that forms a raw material transport space 31.
  • the substrate holder 35 is provided between the base substrate 10 and the semiconductor material 40, and the semiconductor material 40 is arranged on the high temperature side and the base substrate 10 is arranged on the low temperature side to form a raw material transport space 31.
  • FIGS. 7 (b) and 7 (c) are other examples of the crucible 30 used in the crystal growth step S20.
  • the temperature gradients of FIGS. 7 (b) and 7 (c) are set to be opposite to those of FIG. 7 (a), and the base substrate 10 is arranged on the upper side. That is, similarly to FIG. 7A, the semiconductor material 40 is arranged on the high temperature side and the base substrate 10 is arranged on the low temperature side to form the raw material transport space 31.
  • FIG. 7B shows an example in which the raw material transport space 31 is formed between the base substrate 10 and the semiconductor material 40 by fixing the base substrate 10 to the upper container 32 side.
  • FIG. 7C shows an example in which a raw material transport space 31 is formed between the upper container 32 and the semiconductor material 40 by forming a through window and arranging the base substrate 10. Further, as shown in FIG. 7C, the raw material transport space 31 may be formed by providing the intermediate member 36 between the upper container 32 and the lower container 33.
  • the material of the crucible 30 may be a high melting point material such as W (tungsten) instead of TaC.
  • the AlN sintered body of the semiconductor material 40 was produced by the following procedure.
  • the base substrate 10 and the semiconductor material 40 were placed in the crucible 30 and heated under the following heating conditions.
  • FIG. 10 is an SEM observation image of the surface of the wing portion 22 of the growth layer 20 formed under the above conditions, in which the dislocations of the wing portion 22 are expressed by the etch pit method.
  • the etch pit method was performed based on KOH wet etching.
  • Example 2 >> Hereinafter, the second embodiment will be described in detail. In this specification, the description of the configuration and conditions common to those of the first embodiment and the embodiments will be omitted.
  • the base substrate 10 and the semiconductor material 40 were placed in the crucible 30 and heated under the following heating conditions.
  • FIG. 12 is an observation image obtained by SEM observation of the surface of the growth layer 20 formed under the above conditions in which the dislocations of the growth layer 20 are expressed by the etch pit method.
  • the etch pit method was performed based on KOH wet etching.
  • the base substrate 10 according to the comparative example has a recess instead of the through hole 11 as in the second embodiment.
  • the pattern 100 according to the comparative example does not include inferior angles and intersections.
  • the line segments forming the pattern 100 according to the comparative example are parallel to each other.
  • the line segment constituting the pattern 100 has a width of about 60 ⁇ m.
  • the dislocation density in the joint region of the crystal growth plane in the blade portion 22 (corresponding to the central region of the blade portion 22 in FIGS. 12 and 14) according to the second embodiment is compared. It can be grasped that it is suppressed lower than that of Example 1.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明の解決しようとする課題は、成長層への転位の導入を抑制可能な新規の技術を提供することにある。 上述した課題を解決する本発明は、下地基板の一部を除去し劣角を含むパターンを形成する加工工程と、前記パターンが形成された前記下地基板上に成長層を形成する結晶成長工程と、を含む、半導体基板の製造方法である。また、本発明は、下地基板上に成長層を形成する前に、前記下地基板の一部を除去し劣角を含むパターンを形成する加工工程を含む、成長層への転位の導入を抑制する方法である。

Description

半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法
　本発明は、半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法に関する。
　従来、半導体基板の製造方法においては、下地基板上に半導体材料を結晶成長（いわゆる、エピタキシャル成長。）させることにより、所望の半導体材料からなる半導体基板を製造することが行われている。
　上記エピタキシャル成長では、下地基板が有する転位が成長層に引き継がれることで成長層に転位が導入されることが問題視されてきた。
　特許文献１では、下地基板の一例である炭化ケイ素（ＳｉＣ）基板に溝部を設けることにより、ｃ軸方向と直交する方向に沿って進行する結晶成長を行い、当該ＳｉＣ基板に存在しｃ軸方向に伝播する貫通転位の引き継ぎを抑制する発明が開示されている。
特開２００７－２２３８２１号公報
　しかしながら、上記発明は、ｃ軸方向と直交する方向に沿って進行する結晶成長面同士の接合において発生し得る新たな転位の導入を抑制する、という観点において改善の余地がある、と把握することができる。
　本発明の解決しようとする課題は、成長層への転位の導入を抑制可能な新規の技術を提供することにある。
　上述した課題を解決する本発明は、下地基板の一部を除去し劣角を含むパターンを形成する加工工程と、前記パターンが形成された前記下地基板上に成長層を形成する結晶成長工程と、を含む、半導体基板の製造方法である。
　このように、本発明は、劣角を含むパターンを有する下地基板上で結晶成長を行うことにより成長層への転位の導入を抑制することができる。
　本発明の好ましい形態では、前記結晶成長工程は、前記下地基板上でｚｉｐｐｅｒｉｎｇ接合を行い前記成長層を形成する。このように、本発明は、劣角を含むパターンを有する下地基板上で結晶成長を行うことにより、新たな転位の導入を抑制可能なｚｉｐｐｅｒｉｎｇ接合を実現することができる。
　本発明の好ましい形態では、前記結晶成長工程は、ｃ軸方向に沿って進行する結晶成長を行いａ軸方向に沿って進行する結晶成長を行うことで前記成長層を形成する。このように、本発明は、成長層の形成において、下地基板の転位を引き継がない領域を形成することができる。
　本発明の好ましい形態では、前記結晶成長工程は、物理気相輸送法で成長させる工程である。このように、本発明は、温度勾配や化学ポテンシャルを駆動力とするような原料輸送に基づく成長層の形成を実現することができる。
　本発明の好ましい形態では、前記下地基板と前記成長層は異なる材料である。
　本発明の好ましい形態では、前記加工工程は、前記下地基板の一部を除去し貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程により導入された歪層を除去する歪層除去工程と、を有する。このように、本発明は、ａ軸方向に沿って進行する結晶成長における駆動力となるａ軸方向の温度勾配を形成し易くなる。
　本発明の好ましい形態では、前記貫通孔形成工程は、レーザーを前記下地基板に照射することにより貫通孔を形成する工程である。このように、本発明は、機械加工を伴わない下地基板の加工に基づき劣角を含むパターンを形成することができる。
　本発明の好ましい形態では、前記歪層除去工程は、熱処理することにより前記下地基板の歪層を除去する工程である。このように、本発明は、劣角を含むパターンにおける欠陥密度を低減することができる。
　本発明の好ましい形態では、前記下地基板は炭化ケイ素であり、前記歪層除去工程は、前記下地基板をシリコン雰囲気下でエッチングする工程である。このように、本発明は、劣角を含むパターンにおける上壁及び側壁を平坦化することができる。
　本発明の好ましい形態では、前記パターンは、正ｍ角形であり、当該ｍは２より大きい自然数である。
　本発明の好ましい形態では、前記パターンは、４ｎ角形であり、正ｎ角形であり前記パターンの頂点に含まれるｎ個の頂点を含む基準図形を内包し、当該ｎ個の頂点のそれぞれから延伸する第１線分、及び、当該ｎ個の頂点の何れかから延伸せず前記第１線分と隣接する第２線分を含み、当該ｎは２より大きい自然数であり、前記パターンにおける２つの隣接し合う前記第１線分がなす角度は、一定であり、前記パターンにおける２つの隣接し合う前記第２線分がなす角度と等しい。このように、本発明は、下地基板における成長層への転位導入の蓋然性と、下地基板の機械強度と、の調整を角度の設定に基づき実現することができる。
　本発明の好ましい形態では、前記パターンは、前記基準図形の重心、及び、２つの隣接し合う前記第２線分の交点を結ぶ第３線分を含む。
　本発明は、下地基板上に成長層を形成する前に、前記下地基板の一部を除去し劣角を含むパターンを形成する加工工程を含む成長層への転位の導入を抑制する方法である。
　開示した技術によれば、成長層への転位の導入を抑制可能な新規の技術を提供することができる。
　他の課題、特徴及び利点は、図面及び特許請求の範囲と共に取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
実施の形態にかかる半導体基板の製造方法の工程を説明する説明図である。 実施の形態にかかる半導体基板の製造方法の工程を説明する説明図である。 実施の形態にかかる結晶成長工程を説明する説明図である。 実施の形態にかかるパターンの説明図である。 実施例１にかかるパターンの説明図である。 実施例１にかかる歪層除去工程の説明図である。 実施例１にかかる結晶成長工程の説明図である。 実施例１にかかる成長層２０のラマン分光測定結果である。 実施例１にかかるＫＯＨエッチング後の陸部の観察像である。 実施例１にかかるＫＯＨエッチング後の翼部の観察像である。 実施例２にかかる下地基板１０の観察像である。 実施例２にかかるＫＯＨエッチング後の成長層２０の観察像である。 比較例にかかる下地基板１０の観察像である。 比較例にかかるＫＯＨエッチング後の成長層２０の観察像である。
　以下に添付図面を参照して、この発明にかかる半導体基板の製造方法の好適な実施の形態を詳細に説明する。
　本発明の技術的範囲は、添付図面に示した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。
　本明細書に添付の図面は概念図であり、各部材の相対的な寸法等は、本発明を限定するものではない。
　本明細書は、発明の説明の目的で、図面の上下に基づいて、上または下と指称する場合があるが、本発明の半導体基板の使用態様等との関係で上下を限定するものではない。
　なお、以下の実施の形態の説明及び添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
《半導体基板の製造方法》
　図１及び図２は、実施の形態にかかる半導体基板の製造方法の工程を示している。
　実施の形態にかかる半導体基板の製造方法は、下地基板１０の一部を除去し劣角を含むパターン１００を形成する加工工程Ｓ１０と、パターン１００が形成された下地基板１０上に成長層２０を形成する結晶成長工程Ｓ２０と、を含む。
　なお、実施の形態にかかる加工工程Ｓ１０は、例として、下地基板１０の強度を低下させる脆加工工程に相当する、と把握することができる。
　また、この実施の形態は、下地基板１０上に成長層２０を形成する前に、下地基板１０の一部を除去し劣角を含むパターンを形成する加工工程を含むことにより、成長層２０への転位の導入を抑制する方法である、と把握することができる。
　以下、実施の形態の各工程について詳細に説明する。
〈加工工程Ｓ１０〉
　加工工程Ｓ１０は、下地基板１０の一部を除去し劣角を含むパターン１００を形成する工程である。
　また、加工工程Ｓ１０は、下地基板１０の一部を除去し周期配列パターンであるパターン１００を形成する工程である、と把握することができる。
　なお、本明細書中の説明における「下地基板１０の一部を除去する」とは、下地基板１０の表面層を少なくとも含む当該一部を後述の手法等により除去することを指す。
　本明細書における「劣角」とは、１８０°より小さく、鋭角又は鈍角を指す。なお、本明細書中の説明における「劣角を含むパターン１００」とは、パターン１００を構成する角度の少なくとも１つが劣角であるパターン１００に相当する。
　実施の形態にかかる加工工程Ｓ１０は、下地基板１０に貫通孔１１を形成することにより、ａ軸方向における温度勾配の形成が容易となる。これにより、当該温度勾配を駆動力とするようなａ軸方向に沿って進行する結晶成長を実現することができる。
　また、加工工程Ｓ１０は、貫通孔１１に代えて又は加えて凹部を形成する構成であってよい。このとき、加工工程Ｓ１０は、下地基板１０の表面をメサ状に加工する。
　図２に示すように、実施の形態にかかる加工工程Ｓ１０は、下地基板１０に貫通孔１１を形成する貫通孔形成工程Ｓ１１と、この貫通孔形成工程Ｓ１１により導入された歪層１２を除去する歪層除去工程Ｓ１２と、を含む。
　下地基板１０は、半導体基板を製造する際に、一般的に用いられる材料であれば当然に採用することができる。
　下地基板１０の材料は、例として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ダイヤモンド（Ｃ）等の既知のＩＶ族材料である。
　また、下地基板１０の材料は、例として、ＳｉＣ等の既知のＩＶ－ＩＶ族化合物材料である。
　また、下地基板１０の材料は、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、硫化カドミウム（ＣｄＳ）、テルル化カドミウム（ＣｄＴｅ）等の既知のＩＩ－ＶＩ族化合物材料である。
　また、下地基板１０の材料は、例として、窒化ホウ素（ＢＮ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、アンチモン化インジウム（ＩｎＳｂ）等の既知のＩＩＩ－Ｖ族化合物材料である。
　また、下地基板１０の材料は、例として、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）等の酸化物材料である。
　また、下地基板１０の材料は、例として、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料である。
　なお、下地基板１０は、その材料に応じて用いられる既知の添加原子が適宜、添加されている構成であってよい。
　また、下地基板１０は、バルク結晶から加工したウェハや基板であってよく、エピタキシャル成長により形成した成長層を含む基板であってよい。
〈貫通孔形成工程Ｓ１１〉
　貫通孔形成工程Ｓ１１は、下地基板１０の一部を除去し貫通孔１１を形成する工程である。この貫通孔形成工程Ｓ１１として、レーザーＬを下地基板１０に照射することにより貫通孔１１を形成する手段を例示することができる。
　このとき、貫通孔形成工程Ｓ１１は、レーザーＬの焦点を下地基板１０の表面（上面に相当。）から底面（下面に相当。）へと走査することにより、貫通孔１１を形成する。
　また、貫通孔形成工程Ｓ１１は、レーザーＬを下地基板１０の面内方向に走査させながら、レーザーＬを下地基板１０に照射する。
　また、貫通孔形成工程Ｓ１１は、下地基板１０に貫通孔１１を形成する手段として、下地基板１０へのレーザーＬの照射に代えて、下地基板１０への既知のイオンビームの照射（ＦＩＢ加工に相当。）を採用することができる。
　このとき、上記イオンビームのイオン種は、Ｇａ＋等の既知のイオン種から適宜、選択され得る。また、このとき、貫通孔形成工程Ｓ１１は、原料ガス、液体金属イオン源等の既知のイオン源から適宜、加速電圧を印加しながら当該イオンビームを引き出してよい。
　また、貫通孔形成工程Ｓ１１は、下地基板１０に貫通孔１１を形成する手段として、下地基板１０へのレーザーＬの照射に代えて、下地基板１０へのハードマスクのパターニング、及び、ハードマスク付き下地基板１０に対するＤｅｅｐ－ＲＩＥ等の既知のドライエッチング（プラズマエッチングに相当。）を採用することができる。
　このとき、上記ハードマスクの材料は、ＳｉＮｘ等の既知の材料から下地基板１０の材料に応じて適宜、選択され得る。また、このとき、ドライエッチングにおけるエッチャントは、ＳＦ６等の既知のガスから下地基板１０の材料に応じて適宜、選択され得る。
〈歪層除去工程Ｓ１２〉
　歪層除去工程Ｓ１２は、貫通孔形成工程Ｓ１１により下地基板１０に形成された歪層１２を除去する工程である。
　また、歪層除去工程Ｓ１２は、下地基板１０を熱処理することにより下地基板１０をエッチングする手段を採用することができる。
　また、歪層除去工程Ｓ１２は、歪層１２を除去可能な手段を採用することができる。
　また、歪層除去工程Ｓ１２は、好ましくは、熱エッチングにより歪層１２を除去する工程である。
　貫通孔形成工程Ｓ１１及び歪層除去工程Ｓ１２は、それぞれ、下地基板１０の材料に適した手法を採用することが望ましい。
　例えば、下地基板１０がＳｉＣである場合、歪層除去工程Ｓ１２は、下地基板１０をシリコン雰囲気下（Ｓｉ雰囲気下に相当。）でエッチングする手法を用いることが望ましい。
　また、例えば、下地基板１０がＳｉＣである場合、歪層除去工程Ｓ１２は、下地基板１０を水素雰囲気でエッチングする手法を用いる構成であってよい。
〈結晶成長工程Ｓ２０〉
　結晶成長工程Ｓ２０は、加工工程Ｓ１０後の下地基板１０上に成長層２０を形成する工程である。
　成長層２０の材料は、下地基板１０と同じ材料であってもよいし（ホモエピタキシャル成長に相当。）、下地基板１０と異なる材料であってもよい（ヘテロエピタキシャル成長に相当。）。
　成長層２０の材料は、一般にエピタキシャル成長させる材料であってよい。
　また、成長層２０の材料は、下地基板１０の材料であってよく、下地基板１０の材料として採用され得る既知の材料であってよく、下地基板１０上にエピタキシャル成長され得る既知の材料であってよい。
　下地基板１０及び成長層２０の材料はそれぞれ、例として、ＳｉＣ及びＡｌＮである。換言すると、下地基板１０は、ＳｉＣ基板である。また、換言すると、成長層２０は、ＡｌＮ層である。
　また、結晶成長工程Ｓ２０は、好ましくは、物理気相輸送法（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｔｒａｎｓｐｏｒｔ:ＰＶＴ）に基づき成長層２０を形成する工程である。
　結晶成長工程Ｓ２０は、成長層２０の成長手法として、ＰＶＴ、昇華再結晶法、改良レイリー法、化学気相輸送法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｔｒａｎｓｐｏｒｔ：ＣＶＴ）等の既知の気相成長法（気相エピタキシャル法に相当。）を採用することができる。
　なお、結晶成長工程Ｓ２０は、ＰＶＴに代えて、物理気相成長法（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ:ＰＶＤ）を採用することができる。なお、結晶成長工程Ｓ２０は、ＣＶＴに代えて、化学気相成長法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ:ＣＶＤ）を採用することができる。
　また、結晶成長工程Ｓ２０は、成長層２０の成長手法として、ＴＳＳＧ法（Ｔｏｐ－Ｓｅｅｄｅｄ　Ｓｏｌｕｔｉｏｎ　Ｇｒｏｗｔｈ法）、準安定溶媒エピタキシー法（Ｍｅｔａｓｔａｂｌｅ　Ｓｏｌｖｅｎｔ　Ｅｐｉｔａｘｙ:ＭＳＥ）等の既知の液相成長法（液相エピタキシャル法に相当。）を採用することができる。
　また、結晶成長工程Ｓ２０は、成長層２０の成長手法として、ＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ法）を採用することができる。
　結晶成長工程Ｓ２０は、下地基板１０及び成長層２０のそれぞれの材料に応じて適宜、成長手法を選択し採用することができる。
　図３に示すように、実施の形態にかかる結晶成長工程Ｓ２０は、下地基板１０と、成長層２０の原料となる半導体材料４０とを、準閉鎖空間を有した坩堝３０内に相対（対峙）させて配置し加熱する工程である。
　なお、本明細書における「準閉鎖空間」とは、容器内の真空引きは可能であるが、容器内に発生した蒸気の少なくとも一部を閉じ込め可能な空間に相当する。
　この坩堝３０（下地基板１０及び半導体材料４０）を加熱することにより、半導体材料４０から下地基板１０上へ原料輸送空間３１を介して原料が輸送される。
　また、結晶成長工程Ｓ２０は、下地基板１０及び半導体材料４０間において原料を輸送する駆動力として、温度勾配を採用することができる。
　ここで、結晶成長工程Ｓ２０では、半導体材料４０から昇華した原子種からなる蒸気が、原料輸送空間３１中を拡散することにより輸送され、半導体材料４０より温度が低く設定された下地基板１０上に過飽和となって凝結する。
　また、結晶成長工程Ｓ２０は、上記駆動力として、下地基板１０及び半導体材料４０間の化学ポテンシャル差を採用することができる。
　ここで、結晶成長工程Ｓ２０では、半導体材料４０から昇華した原子種からなる蒸気が、原料輸送空間３１中を拡散することにより輸送され、半導体材料４０より化学ポテンシャルの低い下地基板１０上に過飽和となって凝結する。
　また、結晶成長工程Ｓ２０は、下地基板１０からｃ軸方向に沿って結晶成長（ｃ軸優勢成長に相当。）を行うことで陸部２１を形成し、陸部２１からａ軸方向に沿って結晶成長（ａ軸優勢成長に相当。）を行うことで翼部２２を形成し、成長層２０を形成する工程である。なお、ａ軸優勢成長は、貫通孔１１の側面又は凹部の側面からａ軸方向に沿った結晶成長を含み得る。
　なお、成長層２０は、陸部２１及び翼部２２を含む。実施の形態にかかる貫通孔１１又は凹部は、翼部２２の直下に位置している。
　本明細書中の説明における「ｃ軸優勢成長」及び「ａ軸優勢成長」は、結晶成長工程Ｓ２０における加熱条件に基づき適宜、制御され得る。
　上記加熱条件は、例として、ｃ軸方向及びａ軸方向の温度勾配であり、その履歴を含み得る。当該履歴とは、加熱中の温度勾配の推移や変化に相当する。
　また、上記加熱条件は、例として、窒素ガスを含む不活性ガスの背圧や分圧であり、その履歴を含み得る。当該履歴とは、加熱中の背圧等の推移や変化に相当する。
　また、上記加熱条件は、例として、加熱温度であり、その履歴を含み得る。当該履歴とは、加熱中の加熱温度等の推移や変化に相当する。
　なお、結晶成長工程Ｓ２０は、ｃ軸優勢成長、及び、ａ軸優勢成長の切替を、例として、Ｄ．Ｄｏｊｉｍａ，ｅｔ　ａｌ.，Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ，４８３，２０６（２０１８）に記載の条件や手法等に基づき行ってよい。
　なお、結晶成長工程Ｓ２０は、ドーピングガスを用いて成長層２０のドーピング濃度を調整してよい。なお、結晶成長工程Ｓ２０は、下地基板１０と異なるドーピング濃度の半導体材料４０を採用することで、成長層２０のドーピング濃度を調整してよい。
　また、結晶成長工程Ｓ２０は、下地基板１０上でｚｉｐｐｅｒｉｎｇ接合を行い、成長層２０を形成する工程である。
　また、ｚｉｐｐｅｒｉｎｇ接合とは、パターン１００において隣り合う２辺がなす角度を等分割するような中心線に沿って結晶成長面同士の接合が行われることに相当する。
　ここで、ｚｉｐｐｅｒｉｎｇ接合では、上記２辺の交点に相当する箇所から徐々に結晶成長面同士の接合が行われる、と把握することができる。
　また、ｚｉｐｐｅｒｉｎｇ接合では、例として、結晶成長面同士の接合が行われている箇所から徐々に結晶成長面同士の接合の箇所が拡大していく、と把握することができる。
　なお、結晶成長工程Ｓ２０は、好ましくは、ｚｉｐｐｅｒｉｎｇ接合が発生するようなパターン１００を有する下地基板１０を用いて、成長層２０を形成する工程である。
　ここで、ｚｉｐｐｅｒｉｎｇ接合が発生するようなパターン１００とは、例として、面積１０１ａが大きくなるよう角度θが設定なされたパターン１００を指す。
　図４は、実施の形態にかかるパターン１００を説明する説明図である。
　パターン１００が示す線分は、下地基板１０である。なお、線分の幅に制限はない。
　パターン１００は、好ましくは、劣角を含む。
　また、パターン１００は、所定の図形が周期配列されてなる構成であってよい。また、パターン１００は、当該所定の図形と、当該所定の図形が反転又は回転した図形と、が配列されてなる構成であってよい。
　また、パターン１００は、例として、正ｍ角形を含む。このとき、ｍは自然数であり、２より大きい。ｍは、例として、３又は６である。
　また、パターン１００は、例として、３回対称である正６角形変位形を含む。本明細書中の説明における「正６角形変位形」を、図４を交え、詳細に説明する。
　正６角形変位形は、１２角形である。また、正６角形変位形は、等しい長さを呈し直線状である１２個の線分により構成される。
　正６角形変位形を呈するパターン１００は、正３角形であり面積１０１ａを有し３個の頂点１０４を含む基準図形１０１を内包する。当該３個の頂点１０４は、パターン１００の頂点に含まれる。ここで、当該３個の頂点１０４は、パターン１００を構成する線分上に位置する場合がある、と把握することができる。
　パターン１００は、頂点１０４から延伸し頂点１０４を含む線分１０２（第１線分に相当。）と、頂点１０４から延伸せず頂点１０４を含まず線分１０２と隣接する線分１０３（第２線分に相当。）と、を含む。
　ここで、パターン１００における２つの隣接し合う線分１０２がなす角度θは、一定であり、パターン１００における２つの隣接し合う線分１０３がなす角度θと等しい。
　なお、本明細書中の説明における「正６角形変位形」は、正６角形が、凹凸の程度を示す角度θに基づき、当該正６角形の面積を維持しながら変位（変形）されてなる１２角形である、と把握することができる。
　角度θは、好ましくは６０°より大きく、また好ましくは６６°以上であり、また好ましくは８０°以上であり、また好ましくは８３°以上であり、また好ましくは１２０°以上であり、また好ましくは１５０°以上であり、また好ましくは１５５°以上である。
　また、角度θは、好ましくは１８０°以下であり、また好ましくは１５５°以下であり、また好ましくは１５０°以下であり、また好ましくは１２０°以下であり、また好ましくは８３°以下であり、また好ましくは８０°以下であり、また好ましくは６６°以下である。
　実施の形態にかかるパターン１００は、３回対称である正６角形変位形に代えて、６回対称である正１２角形変位形である構成であってよい。
　正１２角形変位形は、２４角形である。また、正１２角形変位形は、等しい長さを呈し直線状である２４個の線分により構成される。
　正１２角形変位形を呈するパターン１００は、正６角形であり面積１０１ａを有し６個の頂点１０４を含む基準図形１０１を内包する。当該６個の頂点１０４は、パターン１００の頂点に含まれる。なお、当該正６角形における面積１０１ａは、上記正３角形における面積１０１ａと等しくてよく、異なっていてよい。
　なお、正６角形変位形と同様、正１２角形変位形におけるパターン１００における２つの隣接し合う線分１０２がなす角度θは、一定であり、パターン１００における２つの隣接し合う線分１０３がなす角度θと等しい。
　つまり、本明細書中の説明における「正１２角形変位形」は、正１２角形が、凹凸の程度を示す角度θに基づき、当該正１２角形の面積を維持しながら変位（変形）されてなる２４角形である、と把握することができる。
　なお、パターン１００は、正２ｎ角形が、凹凸の程度を示す角度θに基づき、当該正２ｎ角形の面積を維持しながら変位（変形）されてなる４ｎ角形である２ｎ角形変位形を呈する。
　このとき、２ｎ角形変位形は正ｎ角形（基準図形１０１に相当。）を内包する、と把握することができる。ここで、正ｎ角形は、ｎ個の頂点を含む、と把握することができる。なお、角度θ＝１８０°である場合、正２ｎ角形変位形は、正２ｎ角形を呈する。
　実施の形態にかかるパターン１００は、正２ｎ角形変位形（正６角形変位形、正１２角形変位形を含む。）を含む構成であってよい。
　また、パターン１００は、正２ｎ角形変位形を構成する線分に加えて、基準図形１０１の重心、及び、正２ｎ角形変位形における隣接し合う２つの線分１０３の交点を結ぶ線分（第３線分に相当。）の少なくとも１つをさらに含んでよい。
　また、パターン１００は、正２ｎ角形変位形を構成する線分に加えて、基準図形１０１を構成する頂点１０４、及び、正２ｎ角形変位形における隣接し合う２つの線分１０３の交点を結ぶ線分の少なくとも１つをさらに含んでよい。
　また、パターン１００は、正２ｎ角形変位形を構成する線分に加えて、正２ｎ角形変位形に含まれる基準図形１０１を構成する線分の少なくとも１つをさらに含んでよい。
　なお、本発明の一形態として、前記下地基板は炭化ケイ素（ＳｉＣ）である形態が挙げられる。なお、本発明の一形態として、下地基板１０がＳｉＣ基板であり成長層２０が窒化アルミニウム成長層である形態が挙げられる。ここで、本発明の一形態として、下地基板１０がＳｉＣ基板であり成長層２０が窒化アルミニウム成長層である形態を含まない形態が挙げられる。
　実施例１、実施例２及び比較例を挙げて本発明をより具体的に説明する。
　実施例１は、ＳｉＣ基板である下地基板１０に、ＡｌＮ層である成長層２０を形成する実施例を示している。実施例１にかかる下地基板１０は、劣角を含み上記正６角形変形を含むパターン１００を有する。
　実施例２は、ＳｉＣ基板である下地基板１０に、ＡｌＮ層である成長層２０を形成する実施例を示している。実施例２にかかる下地基板１０は、劣角を含み正３角形変形を含むパターン１００を有する。
　比較例は、ＳｉＣ基板である下地基板１０に、ＡｌＮ層である成長層２０を形成する実施例を示している。実施例２にかかる下地基板１０は、劣角を含まないパターン１００を有する。
《実施例１》
　以下、実施例１について詳細に説明する。
〈加工工程〉
　実施例１にかかる加工工程Ｓ１０は、以下の条件で下地基板１０の一部を除去し劣角を含むパターン１００を形成する工程である。
（下地基板１０）
　半導体材料:４Ｈ－ＳｉＣ
　基板サイズ:横幅１０ｍｍ×縦幅１０ｍｍ×厚み５２４μｍ
　成長面：Ｓｉ－ｆａｃｅ
　オフ角：ｏｎ－ａｘｉｓ
（貫通孔形成工程Ｓ１１）
　実施例１にかかる貫通孔形成工程Ｓ１１は、下地基板１０にレーザーＬを照射して、貫通孔１１を形成する工程である。
（レーザー加工条件）
　波長：５３２ｎｍ
　出力パワー：３Ｗ／ｃｍ２
　スポット径：４０μｍ
（パターンの詳細）
　図５は、実施例１にかかる貫通孔形成工程Ｓ１１で形成した貫通孔１１のパターン１００を説明する説明図である。黒く示した領域が貫通孔１１の部分を示し、白く示した領域が下地基板１０として残されている。
　なお、図５に例示されるパターン１００は、正６角形変位形であり、角度θ＝８０°であり、隣接し合う２つの線分１０３の交点、及び、基準図形１０１の重心を結ぶ線分を含む、と把握することができる。
　ここで、実施例１にかかるパターン１００は、１００μｍ程度の幅を有する。
（歪層除去工程Ｓ１２）
　実施例１にかかる歪層除去工程Ｓ１２は、貫通孔形成工程Ｓ１１により下地基板１０に形成された歪層１２を、熱エッチングにより除去する工程である。
　図６は、実施例１にかかる歪層除去工程Ｓ１２を説明する説明図である。実施例１にかかる歪層除去工程Ｓ１２は、下地基板１０をＳｉＣ容器５０内に収容し、さらにＳｉＣ容器５０をＴａＣ容器６０に収容し加熱している。
（ＳｉＣ容器５０）
　材料:多結晶ＳｉＣ
　容器サイズ:直径６０ｍｍ×高さ４ｍｍ
　下地基板１０とＳｉＣ容器５０の底面との距離：２ｍｍ
（ＳｉＣ容器５０の詳細）
　ＳｉＣ容器５０は、図６に示すように、互いに嵌合可能な上容器５１と下容器５２とを備える嵌合容器である。
　上容器５１と下容器５２の嵌合部には、微小な間隙５３が形成されており、この間隙５３からＳｉＣ容器５０内の排気（真空引き）が可能なよう構成されている。
　ＳｉＣ容器５０は、下地基板１０が温度勾配の高温側に配置された状態で、温度勾配の低温側に配置されるＳｉＣ容器５０の一部と、下地基板１０とを相対させることで形成されるエッチング空間５４を有する。
　エッチング空間５４は、下地基板１０とＳｉＣ容器５０の底面の間に設けられた温度差を駆動力として、下地基板１０からＳｉＣ容器５０へＳｉ原子及びＣ原子を輸送しエッチングする空間である。
　また、ＳｉＣ容器５０は、下地基板１０を中空に保持してエッチング空間５４を形成する基板保持具５５を有する。
　なお、ＳｉＣ容器５０は、加熱炉の温度勾配の方向によっては、基板保持具５５を設けなくてよい。
　例えば、ＳｉＣ容器５０は、加熱炉が下容器５２から上容器５１に向かって温度が下がるよう温度勾配を形成する場合、基板保持具５５を設けず、下容器５２の底面に下地基板１０を配置してよい。
（ＴａＣ容器６０）
　材料:ＴａＣ
　容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
　Ｓｉ蒸気供給源６４（Ｓｉ化合物）:ＴａＳｉ２
（ＴａＣ容器６０の詳細）
　ＴａＣ容器６０は、ＳｉＣ容器５０と同様に、互いに嵌合可能な上容器６１と下容器６２とを備える嵌合容器であり、ＳｉＣ容器５０を収容可能に構成されている。
　上容器６１と下容器６２の嵌合部には、微小な間隙６３が形成されており、この間隙６３からＴａＣ容器６０内の排気（真空引き）が可能なよう構成されている。
　ＴａＣ容器６０は、ＴａＣ容器６０内にＳｉ元素を含む気相種の蒸気圧を供給可能なＳｉ蒸気供給源６４を有する。
　Ｓｉ蒸気供給源６４は、加熱処理時にＳｉ元素を含む気相種の蒸気圧をＴａＣ容器６０内に発生させる構成であればよい。
（加熱条件）
　上述した条件で配置した下地基板１０を、以下の条件で加熱処理した。
　加熱温度：１８００℃
　エッチング量：８μｍ
　なお、歪層除去工程Ｓ１２は、以下のエッチング量を実現するために適宜、加熱時間及び温度勾配を設定している。
〈結晶成長工程Ｓ２０〉
　実施例１にかかる結晶成長工程Ｓ２０は、加工工程Ｓ１０後の下地基板１０上に成長層２０を形成する工程である。
　図７は、実施例１にかかる結晶成長工程Ｓ２０を説明する説明図である。実施例１にかかる結晶成長工程Ｓ２０は、下地基板１０を坩堝３０内に収容し、半導体材料４０と相対させて加熱する工程である。
（坩堝３０）
　材料：ＴａＣ
　容器サイズ：１０ｍｍ×１０ｍｍ×１．５ｍｍ
　下地基板１０－半導体材料４０間距離：１ｍｍ
（坩堝３０の詳細）
　坩堝３０は、下地基板１０と半導体材料４０との間に原料輸送空間３１を有する。この原料輸送空間３１を介して、半導体材料４０から原料が下地基板１０上に輸送される。
　図７（ａ）は、結晶成長工程Ｓ２０で用いる坩堝３０の一例である。この坩堝３０は、ＳｉＣ容器５０及びＴａＣ容器６０と同様に、互いに嵌合可能な上容器３２と下容器３３とを備える嵌合容器である。上容器３２と下容器３３の嵌合部には、微小な間隙３４が形成されており、この間隙３４から坩堝３０内の排気（真空引き）が可能なよう構成されている。
　さらに、坩堝３０は、原料輸送空間３１を形成する基板保持具３５を有している。この基板保持具３５は、下地基板１０と半導体材料４０との間に設けられ、半導体材料４０を高温側に、下地基板１０を低温側に配置して原料輸送空間３１を形成している。
　図７（ｂ）及び図７（ｃ）は、結晶成長工程Ｓ２０で用いる坩堝３０の他の例である。この図７（ｂ）及び図７（ｃ）の温度勾配は、図７（ａ）の温度勾配と逆に設定されており、下地基板１０が上側に配置されている。すなわち、図７（ａ）と同様に、半導体材料４０を高温側に、下地基板１０を低温側に配置して原料輸送空間３１を形成している。
　図７（ｂ）は、下地基板１０を上容器３２側に固定することで、半導体材料４０との間に原料輸送空間３１を形成する例を示している。
　図７（ｃ）は、上容器３２に貫通窓を形成し下地基板１０を配置することで、半導体材料４０との間に原料輸送空間３１を形成する例を示している。また、この図７（ｃ）に示すように、上容器３２と下容器３３との間に中間部材３６を設けることで、原料輸送空間３１を形成しても良い。
　なお、坩堝３０の材料は、ＴａＣに代えて、Ｗ（タングステン）等の高融点材料であってよい。
（半導体材料４０）
　材料：ＡｌＮ焼結体
　サイズ:横幅２０ｍｍ×縦幅２０ｍｍ×厚み５ｍｍ
（半導体材料４０の詳細）
　半導体材料４０のＡｌＮ焼結体は、以下の手順により作製した。
　先ず、実施例１では、ＡｌＮ粉末がＴａＣブロックの枠内に入れられた。次に、実施例１では、当該ＡｌＮ粉末に対して外力が機械的に加えられることで、当該ＡｌＮ粉末が押し固められた。次に、実施例１では、押し固められたＡｌＮ粉末及びＴａＣブロックが熱分解炭素坩堝に収納され、以下の条件で加熱した。
　結晶成長工程Ｓ２０は、坩堝３０内に下地基板１０及び半導体材料４０を配置して以下の加熱条件で加熱した。
（加熱条件）
　加熱温度：２０４０℃
　加熱時間:７０ｈ
　成長厚み：５００μｍ
　温度勾配:６．７Ｋ／ｍｍ
　Ｎ２ガス圧力：１０ｋＰａ
　図８は、上記条件で形成された成長層２０について、ラマン分光測定により得られたＥ２ピークの全半値幅（ＦＷＨＭ）をマッピングしたものである。
　図８によれば、陸部２１において結晶性が悪いＡｌＮ層が形成され、翼部２２において結晶性が良いＡｌＮ層が形成されている、と把握することができる。なお、当該陸部２１は、パターン１００の線分と対応する、と把握することができる。
　図９は、上記条件で形成された成長層２０の陸部２１について、エッチピット法で陸部２１の転位を表出させた表面のＳＥＭ観察像である。当該エッチピット法は、ＫＯＨウェットエッチングに基づき行われた。
　図９によれば、実施例１にかかる陸部２１は、１．５×１０８ｃｍ－２の転位密度（エッチピット密度に相当。）を有する、と把握することができる。
　図１０は、上記条件で形成された成長層２０の翼部２２について、上記エッチピット法で翼部２２の転位を表出させた表面のＳＥＭ観察像である。当該エッチピット法は、ＫＯＨウェットエッチングに基づき行われた。
　図１０によれば、実施例１にかかる翼部２２は、１．２×１０６ｃｍ－２の転位密度（エッチピット密度に相当。）を有する、と把握することができる。
　図９及び図１０によれば、下地基板１０上の成長層２０の形成において、翼部２２への転位の導入が抑制されている、と把握することができる。
《実施例２》
　以下、実施例２について詳細に説明する。なお、本明細書は、実施例１や実施の形態と共通する構成や条件については、その記載を省略する。
　実施例２にかかる下地基板１０は、貫通孔１１に代えて凹部を有する。
　実施例２にかかるパターン１００は、正３角形を含む。ここで、パターン１００を構成する線分は、～６０μｍの幅を有する。
　図１１は、実施例２にかかる加工工程Ｓ１０後の下地基板１０のＳＥＭ観察像である。
　結晶成長工程Ｓ２０は、坩堝３０内に下地基板１０及び半導体材料４０を配置して以下の加熱条件で加熱した。
（加熱条件）
　加熱温度：１８４０℃
　Ｎ２ガス圧力：５０ｋＰａ
　図１２は、上記条件で形成された成長層２０について、エッチピット法で成長層２０の転位を表出させた表面をＳＥＭ観察することで得られた観察像である。当該エッチピット法は、ＫＯＨウェットエッチングに基づき行われた。
　図１２によれば、劣角を含むパターン１００を有する下地基板１０上の成長層２０の形成において、翼部２２への転位の導入が抑制されている、と把握することができる。
《比較例》
　以下、比較例について詳細に説明する。なお、本明細書は、実施例１や実施の形態と共通する構成や条件については、その記載を省略する。
　比較例にかかる下地基板１０は、実施例２と同様、貫通孔１１に代えて凹部を有する。
　比較例にかかるパターン１００は、劣角及び交点を含まない。比較例にかかるパターン１００を構成する線分は互いに平行である。ここで、パターン１００を構成する線分は、～６０μｍの幅を有する。
　図１３は、比較例にかかる加工工程Ｓ１０後の下地基板１０のＳＥＭ観察像である。
　結晶成長工程Ｓ２０は、坩堝３０内に下地基板１０及び半導体材料４０を配置して以下の加熱条件で加熱した。
（加熱条件）
　加熱温度：１８４０℃
　Ｎ２ガス圧力：５０ｋＰａ
　図１４は、上記条件で形成された成長層２０について、エッチピット法で成長層２０の転位を表出させた表面をＳＥＭ観察することで得られた観察像である。当該エッチピット法は、ＫＯＨウェットエッチングに基づき行われた。
　図１４によれば、劣角を含まないパターン１００を有する下地基板１０上の成長層２０の形成において、翼部２２への転位の導入が特に図１４中の翼部２２の中央部分（結晶成長面の接合箇所に相当。）にて生じている、と把握することができる。
　なお、図１２及び図１４によれば、実施例２にかかる翼部２２中の結晶成長面の接合領域（図１２及び図１４中の翼部２２の中央領域に相当。）における転位密度について比較例１と比べて低く抑えられている、と把握することができる。
　図１２におけるａ軸優勢成長では、成長層２０の形成における結晶成長面の接合がｚｉｐｐｅｒｉｎｇ接合の態様で行われたため、結晶成長面の接合に起因する新たな転位の導入が抑制された、と把握することができる。
　本発明によれば、下地基板１０の一部を除去し劣角を含むパターン１００を形成する加工工程Ｓ１０と、パターン１００が形成された下地基板１０上に成長層２０を形成する結晶成長工程Ｓ２０と、を含むことにより、成長層２０への転位の導入を抑制することができる。
　１０　下地基板
　１１　貫通孔
　１２　歪層
　２０　成長層
　２１　陸部
　２２　翼部
　３０　坩堝
　３１　原料輸送空間
　４０　半導体材料
　５０　ＳｉＣ容器
　６０　ＴａＣ容器
　Ｓ１０　加工工程
　Ｓ１１　貫通孔形成工程
　Ｓ１２　歪層除去工程
　Ｓ２０　結晶成長工程

 

Claims (14)

  1. 　下地基板の一部を除去し劣角を含むパターンを形成する加工工程と、前記パターンが形成された前記下地基板上に成長層を形成する結晶成長工程と、を含む半導体基板の製造方法。
  2. 　前記結晶成長工程は、前記下地基板上でｚｉｐｐｅｒｉｎｇ接合を行い前記成長層を形成する請求項１に記載の半導体基板の製造方法。
  3. 　前記結晶成長工程は、ｃ軸方向に沿って進行する結晶成長を行いａ軸方向に沿って進行する結晶成長を行うことで前記成長層を形成する請求項１又は請求項２に記載の半導体基板の製造方法。
  4. 　前記結晶成長工程は、物理気相輸送法で成長させる工程である請求項１～３の何れか一項に記載の半導体基板の製造方法。
  5. 　前記下地基板と前記成長層は異なる材料である請求項１～４の何れか一項に記載の半導体基板の製造方法。
  6. 　前記加工工程は、前記下地基板の一部を除去し貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程により導入された歪層を除去する歪層除去工程と、を有する請求項１～５の何れか一項に記載の半導体基板の製造方法。
  7. 　前記貫通孔形成工程は、レーザーを前記下地基板に照射することにより貫通孔を形成する工程である請求項６に記載の半導体基板の製造方法。
  8. 　前記歪層除去工程は、熱処理することにより前記下地基板の歪層を除去する工程である請求項６又は請求項７に記載の半導体基板の製造方法。
  9. 　前記下地基板は炭化ケイ素であり、前記歪層除去工程は、前記下地基板をシリコン雰囲気下でエッチングする工程である請求項６～８の何れか一項に記載の半導体基板の製造方法。
  10. 　前記パターンは、正ｍ角形を含み、当該ｍは２より大きい自然数である請求項１～９の何れか一項に記載の半導体基板の製造方法。
  11. 　前記パターンは、４ｎ角形を含み、正ｎ角形であり前記パターンの頂点に含まれるｎ個の頂点を含む基準図形を内包し、当該ｎ個の頂点のそれぞれから延伸する第１線分、及び、当該ｎ個の頂点の何れかから延伸せず前記第１線分と隣接する第２線分を含み、当該ｎは２より大きい自然数であり、前記パターンにおける２つの隣接し合う前記第１線分がなす角度は、一定であり、前記パターンにおける２つの隣接し合う前記第２線分がなす角度と等しい請求項１～９の何れか一項に記載の半導体基板の製造方法。
  12. 　前記パターンは、前記基準図形の重心、及び、２つの隣接し合う前記第２線分の交点を結ぶ第３線分を含む請求項１１に記載の半導体基板の製造方法。
  13. 　請求項１～１２の何れか一項に記載の製造方法により製造された半導体基板。
  14. 　下地基板上に成長層を形成する前に前記下地基板の一部を除去し劣角を含むパターンを形成する加工工程を含む成長層への転位の導入を抑制する方法。
PCT/JP2021/013750 2020-04-14 2021-03-30 半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法 WO2021210397A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180028166.2A CN115398045A (zh) 2020-04-14 2021-03-30 半导体衬底的制造方法、半导体衬底以及抑制位错向生长层引入的方法
EP21788223.2A EP4137621A4 (en) 2020-04-14 2021-03-30 METHOD FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR SUBSTRATE AND METHOD FOR SUPPRESSING THE INTRODUCTION OF DISPLACEMENT TO A GROWTH LAYER
JP2022515292A JPWO2021210397A1 (ja) 2020-04-14 2021-03-30
US17/919,194 US20230160100A1 (en) 2020-04-14 2021-03-30 Method for manufacturing semiconductor substrate, semiconductor substrate, and method for suppressing introduction of displacement to growth layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020072554 2020-04-14
JP2020-072554 2020-04-14

Publications (1)

Publication Number Publication Date
WO2021210397A1 true WO2021210397A1 (ja) 2021-10-21

Family

ID=78084236

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/013750 WO2021210397A1 (ja) 2020-04-14 2021-03-30 半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法

Country Status (6)

Country Link
US (1) US20230160100A1 (ja)
EP (1) EP4137621A4 (ja)
JP (1) JPWO2021210397A1 (ja)
CN (1) CN115398045A (ja)
TW (1) TW202147399A (ja)
WO (1) WO2021210397A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007223821A (ja) 2006-02-21 2007-09-06 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びこれらの製造方法
JP2007254258A (ja) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
JP2009231496A (ja) * 2008-03-21 2009-10-08 Toyota Motor Corp 半導体装置の製造方法
JP2010042950A (ja) * 2008-08-11 2010-02-25 Sumitomo Electric Ind Ltd ＡｌＮ結晶の製造方法、ＡｌＮ基板の製造方法および圧電振動子の製造方法
WO2016147786A1 (ja) * 2015-03-18 2016-09-22 住友化学株式会社 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2018056551A (ja) * 2016-09-21 2018-04-05 豊田合成株式会社 発光素子及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
WO2012093601A1 (ja) * 2011-01-07 2012-07-12 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
WO2015193955A1 (ja) * 2014-06-16 2015-12-23 株式会社サイオクス 窒化物半導体単結晶基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007254258A (ja) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
JP2007223821A (ja) 2006-02-21 2007-09-06 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びこれらの製造方法
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
JP2009231496A (ja) * 2008-03-21 2009-10-08 Toyota Motor Corp 半導体装置の製造方法
JP2010042950A (ja) * 2008-08-11 2010-02-25 Sumitomo Electric Ind Ltd ＡｌＮ結晶の製造方法、ＡｌＮ基板の製造方法および圧電振動子の製造方法
WO2016147786A1 (ja) * 2015-03-18 2016-09-22 住友化学株式会社 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2018056551A (ja) * 2016-09-21 2018-04-05 豊田合成株式会社 発光素子及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D. DOJIMA ET AL., JOURNAL OF CRYSTAL GROWTH, vol. 483, 2018, pages 206
See also references of EP4137621A4

Also Published As

Publication number Publication date
JPWO2021210397A1 (ja) 2021-10-21
EP4137621A1 (en) 2023-02-22
US20230160100A1 (en) 2023-05-25
TW202147399A (zh) 2021-12-16
CN115398045A (zh) 2022-11-25
EP4137621A4 (en) 2024-05-22

Similar Documents

Publication Publication Date Title
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
JP4741506B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP4603386B2 (ja) 炭化珪素単結晶の製造方法
JP3750622B2 (ja) エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
JP3776374B2 (ja) ＳｉＣ単結晶の製造方法，並びにエピタキシャル膜付きＳｉＣウエハの製造方法
JP2015163566A (ja) β−Ｇａ２Ｏ３系単結晶基板
US10508361B2 (en) Method for manufacturing semiconductor wafer
JP4690906B2 (ja) 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶の製造方法
US20230197456A1 (en) Silicon carbide substrate manufacturing method, silicon carbide substrate, and method of removing strain layer introduced into silicon carbide substrate by laser processing
RU2162902C1 (ru) Монокристаллический карбид кремния sic и способ его получения (варианты)
WO2021210390A1 (ja) 半導体基板の製造方法、半導体基板、及び、成長層におけるクラックの発生を抑制する方法
WO2021210397A1 (ja) 半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法
WO2021210398A1 (ja) 窒化アルミニウム基板の製造方法、窒化アルミニウム基板及び窒化アルミニウム成長層への転位の導入を抑制する方法
Rojo et al. Single-crystal aluminum nitride substrate preparation from bulk crystals
WO2021210392A1 (ja) 半導体基板の製造方法、半導体基板、及び、成長層を形成する方法
JP2023510554A (ja) 高品質ｉｉｉ族金属窒化物種結晶およびその製造方法
JP2004035360A (ja) ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板及びその製造方法
JP7194407B2 (ja) 単結晶の製造方法
US20230304186A1 (en) Method for manufacturing aluminum nitride substrate, aluminum nitride substrate, and method for forming aluminum nitride layer
JP2018203587A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JPH0536602A (ja) 六方晶半導体の結晶成長方法
JP3560180B2 (ja) ＺｎＳｅホモエピタキシャル単結晶膜の製造法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21788223

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022515292

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021788223

Country of ref document: EP

Effective date: 20221114