WO2021198208A1 - Schaltanordnung zum schalten elektrischer ströme mit parallelen armen bestehend aus serienschaltungen von schaltern - Google Patents
Schaltanordnung zum schalten elektrischer ströme mit parallelen armen bestehend aus serienschaltungen von schaltern Download PDFInfo
- Publication number
- WO2021198208A1 WO2021198208A1 PCT/EP2021/058206 EP2021058206W WO2021198208A1 WO 2021198208 A1 WO2021198208 A1 WO 2021198208A1 EP 2021058206 W EP2021058206 W EP 2021058206W WO 2021198208 A1 WO2021198208 A1 WO 2021198208A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- switch
- switching
- switches
- arrangement
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0043—Converters switched with a phase shift, i.e. interleaved
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Definitions
- the invention relates to a switch arrangement for switching electrical currents, in particular for high-frequency switching of electrical currents in an electrical power converter, and a method for operating a switch arrangement.
- Such a switch arrangement and such a method can be used, for example, for clocking a DC voltage converter or an inverter bridge in a consumer or a power generation plant.
- Power converters for converting electrical power are known from the prior art.
- Conventional power converters have switch arrangements with a number of semiconductor switches. Even a single semiconductor switch, in conjunction with a diode and an inductance, can form a DC voltage converter, e.g. a step-up converter.
- Several semiconductor switches can in particular be arranged in a bridge arrangement and form a rectifier or inverter bridge, if necessary in cooperation with an inductance and / or an intermediate circuit capacitance.
- the semiconductor switch (s) of a power converter are operated regularly in a clocked manner, whereby a pulse duty factor between the switch-on and switch-off times of the switch or switches can be varied, e.g. to set a voltage transformation ratio between the connections of the power converter.
- Switching the switches usually results in a clock frequency variation of a voltage and / or a current at the connections of the power converter.
- This clock frequency variation is mostly undesirable and must be reduced by suitable means, in particular with filter components.
- filter components in particular capacitors and / or chokes, can be designed to be smaller and more cost-effective, the higher the frequency of the undesired variation. It is therefore generally desirable to clock the semiconductor switches of a power converter with the highest possible frequency, in particular in the range of a few dozen kilohertz to a few megahertz.
- the advantages of high clock frequencies are particularly clear when passive components such as chokes and capacitors are expensive or large compared to semiconductor switches and a smaller dimension therefore brings cost and volume advantages with it.
- Switching a semiconductor switch while a power converter is in operation generates losses that are converted into heat in the semiconductor switch.
- a basic distinction must be made between switching losses that occur when switching on and off and transmission losses that occur when electrical power is passed through.
- Increasing the switching frequency increases the switching losses, while the conduction losses only depend on the current that is actually passed through. For a given current to be conducted, the switching frequency can therefore only be increased to the extent that the additional heat loss that occurs can be dissipated from the semiconductor switch so that the semiconductor switch does not overheat.
- the maximum permitted switching frequency of the IGBTs is largely used, so that the clock frequency of such power converters is limited as a result.
- semiconductor switches can be optimized for minimal switching losses or minimal conduction losses.
- optimized IGBTs can have very low on-state losses and therefore conduct high currents with little loss
- gallium-nitride-based semiconductor switches GaN switches
- IGBTs have comparatively high switching losses, which limit their switching frequency
- GaN switches have comparatively high forward losses, as a result of which the maximum currents that can be passed through are limited.
- DE 102012209 188 A1 discloses switch arrangements with a number of parallel branches, in each of which a transistor is arranged, so that the load paths of the transistors are connected in parallel and form a load path of the switch arrangement.
- EP 1 304 802 A1 discloses a multiplexer circuit with several data paths connected in parallel, in which each data path can have several transistors.
- the invention is therefore based on the object of providing an improved switch arrangement and an improved method for its operation.
- a switch arrangement for switching electrical currents has a plurality of branches arranged in parallel between a first connection and a second connection, each branch having a series connection of a first switch and a second switch.
- a branch conducts an electrical current, that is, it realizes a pass-through phase when both switches of this branch are in a conductive state, that is, switched on or closed.
- the switch arrangement also has a driver circuit which is set up to convert a switching signal, which defines the switch-on phases and switch-off phases of the switch arrangement, into individual clock signals for the first and second switches of the parallel branches.
- An individual clock signal for one of the switches specifies the switch-on cycles of this switch, that is, periods of time in which the switch is switched on.
- the switching signal is converted into clock signals for the switches in such a way that the switching frequency of the switch arrangement is higher than an achievable clock frequency of an individual switch, i.e. in particular higher than a specified maximum frequency with which the individual switches can switch a rated current.
- the driver circuit feeds the clock signals to the switches in order to control them.
- the clock signal for an individual switch can also include switch-off cycles of the switch in order to specify periods of time in which the switch is open.
- the switches are designed as semiconductor switches.
- the switch arrangement can be viewed as a switching cell that can replace individual switches, in particular semiconductor switches, for example a power converter.
- a switching cell has the above-described series-parallel connection from the plurality of switches.
- a switch-on phase of the switch arrangement is implemented when at least one branch passes through.
- a switch-on phase of the switch arrangement is preferably implemented when exactly one branch passes through.
- a switch-off phase of the switch arrangement is implemented by none of the parallel branches.
- the driver circuit controls the switches of a respective branch in a suitable manner.
- the switching cell is set up in particular to “act as a switch”, that is to say to establish and interrupt a load current between its connections or to connect and disconnect the connections, in particular by the switch arrangement implementing a specification that is given to a driver unit of the switch arrangement .
- the specification can in particular include a pulse duty factor.
- a connection between the external connections of the switch arrangement exists when both switches of a series connection of at least one branch are switched on and the load current flows via the series connection of this at least one branch.
- a connection between the connections is realized exclusively in that both switches of a series circuit are switched to be conductive in exactly one branch, and the load current only flows via the series circuit in precisely this one branch.
- the switch arrangement according to the invention thus comprises a parallel connection of at least two series connections each with at least two switches, in particular semiconductor switches.
- the parallel connection comprises exactly two series connections with exactly two switches each, that is to say a total of four switches, in particular four semiconductor switches.
- semiconductor switches can preferably be used which are optimized for minimal conduction losses, for example IGBTs. Due to their relatively high switching losses, these particularly benefit from the fact that the switch arrangement according to the invention can be used to increase the clock frequency in a power converter without increasing the switching frequency of the IGBTs themselves.
- the power loss incurred in a switching cell with several semiconductor switches is distributed over a larger area than with an equivalent single semiconductor switch, which enables improved heat dissipation.
- successive switch-on phases of the switch arrangement are implemented by pass-through phases of different branches of the plurality of branches.
- the driver circuit controls the to implement the through phases of the branches Switch suitable on.
- the driver circuit is set up to implement a pass-through phase of a branch by first activating the first switch of the branch with a switch-on signal and then activating the second switch of the branch with a switch-on signal. In response to the switch-on signal, the first and the second switch each switch on with a time delay. The branch is in the pass-through phase as soon as both switches are switched on.
- the driver circuit is further designed to end the pass-through phase to control the first switch of the branch with a switch-off signal and then to control the second switch of the branch with a switch-off signal. In response to the switch-off signal, the first and the second switch each switch off with a time delay.
- the pass-through phase is already ended when the first switch is switched off.
- the switches it is possible for the switches to be switched off after a predeterminable period of time after they have been switched on. This means that the switch is not switched off in response to an explicit switch-off signal, but rather after the predefinable period of time after the switch-on signal.
- the driver circuit is set up to implement two successive pass-through phases of a branch by first supplying a respective switch-on signal to the first switch of the branch and then to the second switch. The first and second switches each turn on in response to the respective switch-on signal.
- the branch is in the pass-through phase as soon as both switches are switched on.
- the driver circuit is also set up to supply a switch-off signal to the first switch of the branch. The first switch then switches off and the branch is no longer conductive.
- the pass-through phase has ended.
- the second switch remains switched on.
- a switch-on signal is then fed to the first switch.
- both switches of the branch are switched on again and the branch is in a pass-through phase.
- a switch-off signal is then fed to the second switch, whereupon the second switch switches off and the pass-through phase of the branch is ended.
- the first switch can remain switched on.
- the advantage of this embodiment is that the frequency of the clock signal of the individual switches can be further reduced compared to the switching frequency of the switch arrangement.
- the switches it is possible for the switches to be switched off after a predeterminable period of time after they have been switched on. This means that the switch is not opened in response to an explicit switch-off signal, but rather after the predefinable period of time after the switch-on signal.
- successive pass-through phases of an individual branch are implemented in that the switching sequences of the first and second switches are swapped. As a result, the two switches are switched on alternately, while the other is already switched on.
- the advantage of this embodiment is that the clock frequency of the individual switches can be further reduced compared to the switching frequency of the switch arrangement.
- the individual switches of the switch arrangement have the same clock frequency.
- the individual switches are preferably also largely structurally identical to one another. This allows the number of different components to be used to be reduced.
- the switching frequency of the application for example a power converter with conduction-optimized semiconductor switches, can be doubled by replacing a semiconductor switch operated at the maximum permissible clock frequency with a switching cell with four largely identical semiconductor switches.
- the four semiconductor switches that are largely identical to one another can, in one embodiment, be largely identical to the semiconductor switch that they can replace.
- the switching arrangement can be controlled in such a way that the clock signals generated by the driver circuit for the semiconductor switches have the same clock frequency, but the clock signals are offset from one another by a quarter of the clock period, i.e. 90 degrees.
- the semiconductor switches of the switching arrangement interact in such a way that a voltage or a current is switched between the external connections of the switching arrangement at a switching frequency that is twice the clock frequency of the individual semiconductor switches.
- a clock frequency of, for example, an inverter bridge can be achieved that is twice as high as that of the inverter bridge before the original switch was replaced.
- the design effort for the necessary filter components can be essentially halved.
- the switching frequency can be increased further proportionally without the clock pulse to change the frequency of the individual switches of the switch arrangement. Only a phase offset should be provided between the control signals of the individual switches, that is to say the clock signals, which corresponds, for example, to the switching period divided by the number of series connections connected in parallel.
- the series connections of the switch arrangement connected in parallel can also each comprise more than two switches.
- the clock frequency of the individual switches can be further reduced or the switching frequency of the switch arrangement can be further increased at a given clock frequency.
- the clock signals for controlling the individual switches have the same pulse duty factor. This has the advantage - especially with identical switches - that all switches are evenly loaded.
- the total number of switching operations of the individual semiconductor switches in a switch arrangement is lower than when using a single semiconductor switch with a corresponding clock frequency, for example only about half as large, which can have a positive effect on the service life of the semiconductor switch .
- switching and conduction losses during operation are distributed to the semiconductor switches of the switch arrangement instead of occurring in a single semiconductor switch, so that the temperature of the semiconductor switches of the switch arrangement at a given clock frequency is lower than the temperature of a conventional individual semiconductor switch if it has the same clock frequency would switch electricity.
- This reduction in the effective temperature load on the individual semiconductor switches of the switch arrangement makes it possible to switch higher powers with the switch arrangement than with a corresponding individual semiconductor switch.
- the switch arrangement can be structurally combined in a switch module.
- the switch module can be designed to be compatible with conventional switch modules, in particular with regard to design and electrical connections, so that the switch arrangement according to the invention can replace a conventional switch arrangement that only allows a lower switching frequency or in which considerably more expensive switch types are used in order to be able to achieve a desired switching frequency.
- a power converter can have a switching element which comprises such a switch arrangement according to the invention.
- the switching element can be arranged in a topology known per se instead of a single conventional semiconductor switch.
- individual or all semiconductor switches can be connected by switching elements Switch assemblies according to the invention are replaced.
- Switch assemblies according to the invention are replaced.
- a higher switching frequency can be achieved even if the semiconductor switches of the replacing switching elements are of the same type as the semiconductor switches being replaced, that is to say without having to use a different switch technology.
- the sensible adjustable clock frequency of a known gallium-nitrite semiconductor switch (GaN switch) in a power converter is a maximum of about 150 kHz
- a switching frequency of the power converter of about 300 kHz can be achieved with a switch arrangement according to the invention, without the topology of the underlying Change converter circuit; it is only necessary to use switching elements with switch arrangements each consisting of four GaN switches instead of the individual GaN switches of the inverter.
- a switch arrangement with four semiconductor switches enables a switching frequency that is twice the clock frequency of the semiconductor switches of the switch arrangement.
- a switch arrangement comprises eight semiconductor switches. For this purpose, for example, four branches, each with a first and a second switch, are provided in series. With a switch arrangement with eight semiconductor switches, it is then possible, for example, to achieve a switching frequency which is four times the clock frequency of the individual semiconductor switches of the switch arrangement. Analogous to the aforementioned example, a clock frequency of approximately 600 kHz can be achieved with a switch arrangement of GaN switches, while the individual GaN switches of the switch arrangement are only controlled at the permitted 150 kHz.
- the power converter can have a control unit which is connected to a control input of the switching element.
- a switching signal applied to the control input of the switching element is processed by the driver circuit of the switching element.
- the driver circuit then outputs the clock signals with which the individual switches of the switching elements are controlled.
- a method for operating a switch arrangement can be carried out in the driver circuit of the switching element.
- the switching signal for the switch arrangement is received and converted into clock signals for the individual switches.
- the clock signals specify at least the switch-on clocks of the switches and are fed to the switches.
- the switches are controlled in accordance with the clock signals, the switch arrangement converting the switch-on and switch-off phases of the switching signal, and a switching frequency of the switch arrangement being higher than an achievable clock frequency of an individual switch.
- the clock signals each have the same duty cycles.
- the clock signals are preferably phase-shifted with respect to one another, that is to say the periodically recurring elements, in particular the switch-on clocks of the clock signals, are within the period staggered in time.
- the shift i.e. the phase offset, depends on the pulse duty factor of the switching signal.
- the clock signals from two switches of a branch are each offset by half the switching period, that is, by 180 degrees from one another.
- Fig. 1a shows a conventional semiconductor switch A
- FIG. 1b shows a switch arrangement B according to the invention, also called a switch cell
- Fig. 2 shows a signal CA for driving a conventional semiconductor switch A, in comparison clock signals CB1, CB2, CB3, CB4 for driving a switching cell B according to the invention and resulting switching pulses corresponding to the switching signal CB for a switching cell B according to the invention with a factor of two increased switching frequency compared to the signal CA for driving the conventional semiconductor switch A;
- FIG. 3 shows clock signals CB1, CB2, CB3, CB4 and resulting switching pulses corresponding to the switching signal CB with a pulse length that is shorter than that of FIG. 2;
- FIG. 4 shows a further embodiment of clock signals CB1, CB2, CB3, CB4 and resulting switching pulses for a switching cell B according to the invention with a switching frequency increased by a factor of four compared to the signal CA for driving the conventional semiconductor switch A;
- FIG. 1a shows a conventional semiconductor switch A with the connections 1 and 2 and with a driver circuit TA.
- the driver circuit TA is set up to output a signal CA to the switch A.
- the switch A turns on and off in response to the signal CA.
- the first branch 14 has a series connection of a first switch B1 and a second switch B2.
- the second branch 16 has a series connection of a first switch B3 and a second switch B4.
- a driver circuit TB is set up to receive a switching signal CB and the switch B1 by means of a clock signal CB1, the switch B2 to control by means of a clock signal CB2, the switch B3 by means of a clock signal CB3 and the switch B4 by means of a clock signal CB4.
- CB4 can either assume the status "on” or the status "off”. If a switch B1, B2, B3, B4 is triggered with a switch-on cycle, it switches on; if a switch B1, B2, B3, B4 is triggered with a switch-off cycle, it switches off.
- Fig. 2 shows a switching signal CA, plotted against time t, with which a semiconductor switch A, for example, can be controlled.
- Fig. 2 also shows clock signals CB1, CB2, CB3, CB4 and the corresponding switching signal CB for the switching cell B according to the invention.
- a switching period of the individual switch A is 2Ts and comprises a switching pulse of length Ts.
- the switching period of the switching cell B is also 2Ts, but comprises two switching pulses with a reduced pulse duration of Ta.
- the pass-through phases of the branches connected in parallel are each shifted by 2Ta against each other.
- the clock signals CB1 and CB2 for the switches B1 and B2 of branch 14 each have the same shape, but are out of phase with one another.
- the clock signals CB3 and CB4 for the switches B3 and B4 of branch 16 each have the same form as that of the clock signals CB1 and CB2, but are phase-shifted both with respect to one another and with respect to CB1 and CB2.
- the corresponding switching signal CB has switch-on clocks which correspond to the switch-on clocks of CA. However, the clock frequency of CB is twice that of CA.
- two successive pass-through phases are implemented by initially supplying a switch-on signal to first switch B1 at time ti, then supplying a switch-on signal to second switch B2 at time t 2 , and then supplying first switch B1 to Time t 3, a switch-off signal is supplied, then a switch-off signal is supplied to the second switch B2 at time t, and then the above cycle is repeated.
- Successive pass-through phases of branch 16 are implemented in the same way, but with a phase shift.
- a pass-through phase of branch 14 is followed by a pass-through phase of branch 16, followed by another pass-through phase of branch 14, and so on.
- 4 shows a further exemplary embodiment of signal CA and switching signal CB.
- the clock signals CB1, CB2, CB3, CB4 each have the same form as the signal CA, so that the switches B1, B2, B3, B4 are switched with the same clock frequency that corresponds to the switching frequency of the individual switch A.
- the clock signals CB1 and CB2 for the switches B1 and B2 of branch 14 each have the same shape, but are phase-shifted with respect to one another.
- the clock signals CB3 and CB4 for the switches B3 and B4 of branch 16 each have the same form as that of the clock signals CB1 and CB2, but are phase-shifted both with respect to one another and with respect to CB1 and CB2.
- the switching signal CB for the switch arrangement B has a significantly higher switching frequency. This is possible without clocking individual switches higher - with the advantages described above.
- two successive pass-through phases are implemented in that a switch-on signal is first fed to the first switch B1, then a switch-on signal is fed to the second switch B2 at time t 5 , and then to the first switch B1 at time t 6 Switch-off signal is supplied, then a further switch-on signal is supplied to the first switch B1 at time t 7 , then a switch-off signal is supplied to the second switch B2 at time t 8 , and then the above cycle is repeated, with switch B1 already switched on and that the first-mentioned switch-on signal is omitted.
- Fig. 5 shows a method for operating a switch arrangement B, with the steps:
- Switch-on phases define phases in which the switch arrangement can pass a current between the connections 10, 12.
- Switch-off phases define phases in which the switch arrangement B is blocked and cannot pass any current.
- Steps of the method are preferably carried out by a driver circuit TB of the switch arrangement B.
- the driver circuit TB is set up to carry out steps of the method.
- the switches B1, B2, B3, B4 can be switched on by the beginning of a clock signal and switched off by the end of a clock signal.
- the resulting pulse length of the switching cell B can be set via an offset of the switch-on periods of the semiconductor switches B1, B2, B3, B4 of a series connection of a branch 14, 16.
- a fixed pulse duty factor of approximately 1: 1 can be used to control the individual switches B1, B2, B3, B4.
- the time when switching cell B is switched off is already defined by switching on the first semiconductor switch B1, B3 of a series circuit, while the time when switching cell B is switched on coincides with the later switching on of the second semiconductor switch B2, B4 of the switching cell.
- the pulse length of the switching cell B is thus defined by the switch-on times of the semiconductor switches B1, B2, B3, B4 involved in a series connection of a branch 14, 16 of the switching cell B in conjunction with the optionally fixed switch-on duration of the semiconductor switches B1, B2, B3, B4; the switch-off time of the semiconductor switch B1, B2, B3, B4 that was switched on first and thus the switch-off time of the switching cell B results from this without any further action and in particular does not have to be specified directly.
- a "classic" pulse width modulation PWM could be applied to the switch arrangement B by the first switch B1, B3 of a series connection of the switch arrangement being switched on “automatically” at the beginning of a cycle, then the switch-on signal for the switch arrangement to the second switch B2, B4 Series connection goes, which remains on for a defined period of time, and ultimately the switch-off signal of the PWM acts again on the first switch B1, B3.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Die Erfindung betrifft eine Schalteranordnung (B) zum Schalten elektrischer Ströme mit einer Mehrzahl von zwischen einem ersten Anschluss (10) und einem zweiten Anschluss (12) parallel angeordneten Ästen (14, 16), wobei jeder Ast (14, 16) eine Reihenschaltung eines ersten Schalters (B1, B3) und eines zweiten Schalters (B2, B4) aufweist, und mit einer Treiberschaltung (TB), welche dazu eingerichtet ist, ein Schaltsignal (CB), das Einschaltphasen und Ausschaltphasen der Schalteranordnung (B) definiert, in individuelle, Einschalttakte der Schalter (B1, B2, B3, B4) definierende Taktsignale (CB1, CB2, CB3, CB4) derart umzuwandeln und den Schaltern (B1, B2, B3, B4) zuzuführen, dass die Schalteranordnung (B) die Einschaltphasen und Ausschaltphasen des Schaltsignals (CB) umsetzt, wobei eine Schaltfrequenz der Schalteranordnung (B) höher ist als eine erreichbare Taktfrequenz eines einzelnen Schalters (B1, B2, B3, B4). Ein Leistungswandler kann eine solche Schalteranordnung (B) aufweisen. Die Erfindung betrifft weiter ein Verfahren zum Betrieb einer solchen Schalteranordnung (B).
Description
SCHALTANORDNUNG ZUM SCHALTEN ELEKTRISCHER STRÖME MIT PARALLELEN ARMEN BESTEHEND AUS SERIENSCHALTUNGEN
VON SCHALTERN
TECHNISCHES GEBIET DER ERFINDUNG
Die Erfindung betrifft eine Schalteranordnung zum Schalten elektrischer Ströme, insbesondere zum hochfrequenten Schalten elektrischer Ströme in einem elektrischen Leistungswandler, sowie ein Verfahren zum Betrieb einer Schalteranordnung.
Eine solche Schalteranordnung und ein solches Verfahren kann beispielsweise zum Takten eines Gleichspannungswandlers oder einer Wechselrichter-Brücke in einem Verbraucher oder einer Energieerzeugungsanlage Anwendung finden.
STAND DER TECHNIK
Aus dem Stand der Technik sind Leistungswandler zum Umwandeln elektrischer Leistung bekannt. Herkömmliche Leistungswandler weisen Schalteranordnungen mit einer Anzahl an Halbleiterschaltern auf. Bereits ein einzelner Halbleiterschalter kann in Verbindung mit einer Diode und einer Induktivität einen Gleichspannungswandler ausbilden, z.B. einen Hochsetz steller. Mehrere Halbleiterschalter können insbesondere in einer Brückenanordnung angeordnet sein und eine Gleichrichter- oder Wechselrichterbrücke ausbilden, gegebenen falls in Zusammenwirken mit einer Induktivität und/oder einer Zwischenkreis-Kapazität. Der beziehungsweise die Halbleiterschalter eines Leistungswandlers werden regelmäßig getaktet betrieben, wobei ein Tastverhältnis zwischen Einschalt- und Ausschaltdauer des Schalters beziehungsweise der Schalter variiert werden kann, z.B. um ein Spannungsübersetzungs verhältnis zwischen Anschlüssen des Leistungswandlers einzustellen.
Durch das Schalten der Schalter entsteht in der Regel eine taktfrequente Variation einer Spannung und/oder eines Stroms an den Anschlüssen des Leistungswandlers. Diese taktfrequente Variation ist meist unerwünscht und muss mit geeigneten Mitteln, insbesondere mit Filterbauteilen reduziert werden. Solche Filterbauteile, insbesondere Kondensatoren und/oder Drosseln können umso kleiner und kostengünstiger ausgelegt werden, je höher die Frequenz der unerwünschten Variation ist. Daher ist es grundsätzlich erstrebenswert, die Halbleiterschalter eines Leistungswandlers mit möglichst hoher Frequenz zu takten, insbesondere im Bereich einiger Dutzend Kilohertz bis einiger Megahertz. Die Vorteile hoher Taktfrequenzen sind besonders deutlich, wenn passive Bauteile wie Drosseln und Kondensatoren im Vergleich zu Halbleiterschaltern teuer oder groß sind und eine geringere Dimensionierung daher Kosten- und Volumenvorteile mit sich bringt.
Das Schalten eines Halbleiterschalters im Betrieb eines Leistungswandlers erzeugt Verluste, die im Halbleiterschalter in Wärme umgewandelt werden. Grundsätzlich ist zu unterscheiden zwischen Schaltverlusten, die beim Ein- und Ausschalten auftreten, und Durchlassverlusten, die beim Durchleiten elektrischer Leistung entstehen. Durch eine Erhöhung der Schalt frequenz steigen die Schaltverluste, während die Durchlassverluste lediglich vom tatsächlich durchgeleiteten Strom abhängen. Die Schaltfrequenz kann daher bei einem gegebenen durchzuleitenden Strom nur soweit erhöht werden, wie die zusätzlich entstehende Verlust wärme aus dem Halbleiterschalter abgeführt werden kann, so dass der Halbleiterschalter nicht überhitzt. Tatsächlich wird insbesondere in herkömmlichen Leistungswandlern mit IGBTs als Halbleiterschalter die maximal erlaubte Schaltfrequenz der IGBTs weitgehend ausgenutzt, so dass die Taktfrequenz derartiger Leistungswandler dadurch begrenzt ist.
Abhängig von der konkreten Halbleitertechnologie können Halbleiterschalter auf minimale Schaltverluste oder minimale Durchlassverluste optimiert werden. Beispielsweise können optimierte IGBTs sehr geringe Durchlassverluste aufweisen und daher hohe Ströme verlust arm durchleiten, während Gallium-Nitrid-basierte Halbleiterschalter (GaN-Schalter) auf vergleichsweise geringe Schaltverluste optimiert werden können. Andererseits weisen IGBTs vergleichsweise hohe Schaltverluste auf, die deren Schaltfrequenz begrenzen, während GaN-Schalter vergleichsweise hohe Durchlassverluste aufweisen, wodurch die maximal durchleitbaren Ströme begrenzt werden.
Die DE 102012209 188 A1 offenbart Schalteranordnungen mit einer Anzahl an parallelen Ästen, in denen jeweils ein Transistor angeordnet ist, so dass die Laststrecken der Transistoren parallelgeschaltet sind und eine Laststrecke der Schalteranordnung bilden. Aus der EP 1 304 802 A1 ist eine Multiplexer-Schaltung mit mehreren parallel geschalteten Datenpfaden bekannt, bei der jeder Datenpfad mehrere Transistoren aufweisen kann.
AUFGABE DER ERFINDUNG
Der Erfindung liegt daher die Aufgabe zugrunde, eine verbesserte Schalteranordnung und ein verbessertes Verfahren zu deren Betrieb bereitzustellen.
LÖSUNG
Die Aufgabe wird durch eine Schalteranordnung mit den Merkmalen des Patentanspruchs 1 und durch ein Verfahren mit den Merkmalen des Patentanspruchs 14 gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Patentansprüchen angegeben.
BESCHREIBUNG DER ERFINDUNG
Eine Schalteranordnung zum Schalten elektrischer Ströme weist eine Mehrzahl von zwischen einem ersten Anschluss und einem zweiten Anschluss parallel angeordneten Ästen auf, wobei jeder Ast eine Reihenschaltung eines ersten Schalters und eines zweiten Schalters aufweist. Ein Ast leitet dabei einen elektrischen Strom durch, das heißt realisiert eine Durchleitphase, wenn beide Schalter dieses Astes in einem leitenden Zustand, das heißt eingeschaltet oder geschlossen sind.
Die Schalteranordnung weist weiter eine Treiberschaltung auf, welche dazu eingerichtet ist, ein Schaltsignal, welches Einschaltphasen und Ausschaltphasen der Schalteranordnung definiert, in individuelle Taktsignale für die ersten und zweiten Schalter der parallelen Äste umzuwandeln. Ein individuelles Taktsignal für einen der Schalter gibt dabei Einschalttakte dieses Schalters vor, das heißt Zeiträume, in denen der Schalter eingeschaltet ist. Die Umsetzung des Schaltsignals in Taktsignale für die Schalter erfolgt dabei so, dass die Schaltfrequenz der Schalteranordnung höher ist als eine erreichbare Taktfrequenz eines einzelnen Schalters, das heißt insbesondere höher als eine spezifizierte maximale Frequenz, mit der die einzelnen Schalter einen Nennstrom schalten können. Die Treiberschaltung führt die Taktsignale den Schaltern zu, um sie anzusteuern.
Optional kann das Taktsignal für einen individuellen Schalter dabei ebenfalls Ausschalttakte des Schalters umfassen, um Zeiträume vorzugeben, in denen der Schalter geöffnet ist.
In einer besonders bevorzugten Ausführungsform sind die Schalter als Halbleiterschalter ausgeführt. Die Schalteranordnung kann dabei als eine Schaltzelle betrachtet werden, die einzelne Schalter, insbesondere Halbleiterschalter, zum Beispiel eines Leistungswandlers ersetzen kann. Eine Schaltzelle weist dabei die oben beschriebene Reihen-Parallelschaltung aus der Mehrzahl von Schaltern auf. Durch eine geeignete Ansteuerung der Schalter einer solchen Schaltzelle mit Taktsignalen für die einzelnen Schalter kann mit einer gegebenen Taktfrequenz für die einzelnen Schalter eine effektive Schaltfrequenz der Durchleitung zwischen den Anschlüssen der Schaltzelle erreicht werden, die höher als die Taktfrequenz der einzelnen Schalter selbst ist. Anders ausgedrückt kann eine gewünschte Schaltfrequenz zwischen den Anschlüssen der Schaltzelle erreicht werden, indem die einzelnen Schalter selbst mit einer niedrigeren Taktfrequenz geschaltet werden.
Eine Einschaltphase der Schalteranordnung wird realisiert, wenn zumindest ein Ast durchleitet. Bevorzugt wird eine Einschaltphase der Schalteranordnung realisiert, wenn genau ein Ast durchleitet. Eine Ausschaltphase der Schalteranordnung wird realisiert, indem keiner der
parallelen Äste durchleitet. Zur Realisierung der Durchleitphasen der Äste steuert die Treiberschaltung die Schalter eines jeweiligen Astes geeignet an.
Die Schaltzelle ist insbesondere dazu eingerichtet, „als ein Schalter zu wirken“, das heißt einen Laststrom zwischen ihren Anschlüssen herzustellen und zu unterbrechen beziehungsweise die Anschlüsse zu verbinden und zu trennen, insbesondere indem die Schalteranordnung eine Vorgabe umsetzt, die einer Treibereinheit der Schalteranordnung vorgegeben wird. Die Vorgabe kann dabei insbesondere ein Tastverhältnis umfassen.
Eine Verbindung zwischen den äußeren Anschlüssen der Schalteranordnung besteht dann, wenn beide Schalter einer Reihenschaltung mindestens eines Astes leitend geschaltet sind, und der Laststrom über die Reihenschaltung dieses mindestens einen Astes fließt. In einer bevorzugten Ausführungsform wird eine Verbindung zwischen den Anschlüssen ausschließlich dadurch realisiert, dass beide Schalter einer Reihenschaltung genau eines Astes leitend geschaltet sind, und der Laststrom nur über die Reihenschaltung genau dieses einen Astes fließt.
Die erfindungsgemäße Schalteranordnung umfasst insofern eine Parallelschaltung aus mindestens zwei Reihenschaltungen mit je mindestens zwei Schaltern, insbesondere Halbleiterschaltern. In einer bevorzugten Ausführungsform umfasst die Parallelschaltung genau zwei Reihenschaltungen mit jeweils genau zwei Schaltern, also insgesamt vier Schaltern, insbesondere vier Halbleiterschalter.
Dadurch, dass der von einer Schaltzelle geschaltete Strom in Einschaltphasen, sogenannten Durchlassphasen eines Astes, immer mindestens zwei Schalter passiert, treten für den Fall von Halbleiterschaltern zwar mindestens doppelt so hohe Durchlassverluste wie in einem einzelnen Halbleiterschalter auf. Dieser Nachteil wird jedoch in Kauf genommen und überwogen durch die Vorteile, die durch die Verdopplung der Taktfrequenz erzielt werden.
Zudem können bevorzugt Halbleiterschalter verwendet werden, die auf minimale Durchlassverluste optimiert sind, beispielsweise IGBTs. Diese profitieren aufgrund ihrer relativ hohen Schaltverluste besonders davon, dass mittels der erfindungsgemäßen Schalteranordnung die Taktfrequenz in einem Leistungswandler erhöht werden kann, ohne die Schaltfrequenz der IGBTs selbst zu erhöhen. Im Übrigen verteilt sich die anfallende Verlustleistung einer Schaltzelle mit mehreren Halbleiterschaltern auf eine größere Fläche als bei einem äquivalenten einzelnen Halbleiterschalter, was eine verbesserte Wärmeableitung ermöglicht.
In einer Ausführungsform werden aufeinanderfolgende Einschaltphasen der Schalteranordnung durch Durchleitphasen von unterschiedlichen Ästen der Mehrzahl von Ästen realisiert. Zur Realisierung der Durchleitphasen der Äste steuert die Treiberschaltung die
Schalter geeignet an. Diese Ausführungsform bietet den Vorteil, dass durch die Parallelisierung der Äste die einzelnen Schalter auf den Ästen - gesteuert durch die Treiberschaltung - mit einer Frequenz geschaltet werden können, die deutlich unterhalb der Schaltfrequenz der gesamten Schalteranordnung liegt. Zudem wird die Belastung der Schalter paritätisch zwischen den Ästen aufgeteilt, so dass die einzelnen Schalter im Wesentlichen gleichmäßig altern.
Gemäß einer Ausführungsform ist die Treiberschaltung dazu eingerichtet, eine Durchleit phase eines Astes zu realisieren, indem der erste Schalter des Astes zunächst mit einem Einschaltsignal angesteuert wird und dann der zweite Schalter des Astes mit einem Einschaltsignal angesteuert wird. In Reaktion auf des Einschaltsignal schalten der erste und der zweite Schalter jeweils zeitversetzt ein. Der Ast ist in der Durchleitphase, sobald beide Schalter eingeschaltet sind. Die Treiberschaltung ist weiter eingerichtet, zur Beendigung der Durchleitphase den ersten Schalter des Astes mit einem Ausschaltsignal anzusteuern und danach den zweiten Schalter des Astes mit einem Ausschaltsignal anzusteuern. In Reaktion auf das Ausschaltsignal schalten der erste und der zweite Schalter jeweils zeitversetzt aus. Die Durchleitphase ist dabei bereits mit dem Ausschalten des ersten Schalters beendet. In weiteren Ausführungsformen ist es möglich, dass das Ausschalten der Schalter nach einem vorgebbaren Zeitraum nach dem Einschalten erfolgt. Dies bedeutet, dass der Schalter nicht in Reaktion auf ein explizites Ausschaltsignal ausgeschaltet wird, sondern nach der vorgebbaren Zeitdauer nach dem Einschaltsignal.
Gemäß einer Ausführungsform ist die Treiberschaltung dazu eingerichtet, zwei aufeinander folgende Durchleitphasen eines Astes zu realisieren, indem zunächst dem ersten Schalter des Astes und dann dem zweiten Schalter ein jeweiliges Einschaltsignal zugeführt wird. In Reaktion auf des jeweilige Einschaltsignal schalten der erste und der zweite Schalter jeweils ein. Der Ast ist damit in der Durchleitphase, sobald beide Schalter eingeschaltet sind. Die Treiberschaltung ist weiter eingerichtet, dem ersten Schalter des Astes ein Ausschaltsignal zuzuführen. Der erste Schalter schaltet daraufhin aus und der Ast ist nicht mehr leitend. Die Durchleitphase ist beendet. Der zweite Schalter bleibt hierbei eingeschaltet. Bei der nächsten gewünschten Durchleitphase des Astes wird dann dem ersten Schalter ein Einschaltsignal zugeführt. Dann sind wieder beider Schalter des Astes eingeschaltet und der Ast in einer Durchleitphase. Zur Beendigung der Durchleitphase wird dann dem zweiten Schalter ein Ausschaltsignal zugeführt, worauf der zweite Schalter ausschaltet und die Durchleitphase des Astes beendet ist. Der erste Schalter kann hierbei eingeschaltet bleiben. Der Vorteil dieser Ausführungsform ist, dass die Frequenz des Taktsignals der einzelnen Schalter im Vergleich zur Schaltfrequenz der Schalteranordnung weiter reduzieren lässt.
In weiteren Ausführungsformen ist es möglich, dass das Ausschalten der Schalter nach einem vorgebbaren Zeitraum nach dem Einschalten erfolgt. Dies bedeutet, dass der Schalter nicht in Reaktion auf ein explizites Ausschaltsignal geöffnet wird, sondern nach der vorgebbaren Zeitdauer nach dem Einschaltsignal.
In einer Ausführungsform werden aufeinanderfolgende Durchleitphasen eines einzelnen Astes dadurch realisiert, dass die Schaltreihenfolgen des ersten und des zweiten Schalters getauscht werden. Dadurch werden die beiden Schalter wechselweise eingeschaltet, während der jeweils andere bereits eingeschaltet ist. Der Vorteil dieser Ausführungsform ist, dass die Taktfrequenz der einzelnen Schalter im Vergleich zur Schaltfrequenz der Schalteranordnung weiter reduzierbar ist.
In einer Ausführungsform der Erfindung weisen die einzelnen Schalter der Schalteranordnung die gleiche Taktfrequenz auf. Bevorzugt sind die einzelnen Schalter auch weitgehend baugleich untereinander. Dadurch lässt sich die Anzahl der zu verwendenden unterschiedlichen Bauteile verringern. Bei Anwendung in zum Beispiel einem Leistungswandler lässt sich die Schaltfrequenz der Anwendung, zum Beispiel eines Leistungswandlers mit durchlassoptimierten Halbleiterschaltern, verdoppeln, indem ein zum Beispiel bei maximal zulässiger Taktfrequenz betriebener Halbleiterschalter durch eine Schaltzelle mit vier untereinander weitgehend baugleichen Halbleiterschaltern ersetzt wird. Die vier untereinanderweitgehend baugleichen Halbleiterschalter können in einer Ausführungsform wiederum weitgehend baugleich mit dem Halbleiterschalter sein, den sie ersetzen können.
In einer Ausführungsform der Schalteranordnung mit vier Halbleiterschaltern kann eine Ansteuerung der Schaltanordnung derart eingerichtet werden, dass die von der Treiberschaltung generierten Taktsignale für die Halbleiterschalter dieselbe Taktfrequenz aufweisen, wobei die Taktsignale jedoch jeweils um ein Viertel der Taktperiode also um 90 Grad gegeneinander versetzt sind. Mit einer solchen Ansteuerung wirken die Halbleiterschalter der Schaltanordnung derart zusammen, dass eine Spannung beziehungsweise ein Strom zwischen den äußeren Anschlüssen der Schaltanordnung mit einer Schaltfrequenz geschaltet wird, die das Doppelte der Taktfrequenz der einzelnen Halbleiterschalter beträgt.
Auf diese Weise kann eine Taktfrequenz von zum Beispiel einer Wechselrichter-Brücke erreicht werden, die doppelt so hoch ist wie die der Wechselrichter-Brücke vor Ersetzung der ursprünglichen Schalter. Analog dazu kann der konstruktive Aufwand für die erforderlichen Filterbauteile im Wesentlichen halbiert werden.
Durch Hinzufügen weiterer Reihenschaltungen zur Parallelschaltung in einer Schalteranordnung kann die Schaltfrequenz weiter proportional erhöht werden, ohne die Takt-
frequenz der einzelnen Schalter der Schalteranordnung zu verändern. Es sollte lediglich ein Phasenversatz zwischen den Ansteuersignalen der einzelnen Schalter, also den Takt signalen, vorgesehen werden, der zum Beispiel der Schaltperiode geteilt durch die Anzahl der parallel geschalteten Reihenschaltungen entspricht.
Alternativ oder zusätzlich können die parallel geschalteten Reihenschaltungen der Schalter anordnung auch jeweils mehr als zwei Schalter umfassen. Hierdurch kann die Taktfrequenz der einzelnen Schalter weiter reduziert beziehungsweise die Schaltfrequenz der Schalter anordnung bei gegebener Taktfrequenz weiter erhöht werden.
In einer Ausführungsform weisen die Taktsignale zur Ansteuerung der einzelnen Schalter das gleiche Tastverhältnis auf. Dies bietet - insbesondere bei baugleichen Schaltern - den Vorteil, dass alle Schalter gleichmäßig belastet werden.
Für den Fall der Ausführung der Schalter mit Halbleiterschaltern ist die gesamte Anzahl der Schaltvorgänge der einzelnen Halbleiterschalter einer Schalteranordnung im Vergleich zur Verwendung eines einzelnen Halbleiterschalters mit entsprechender Taktfrequenz geringer, zum Beispiel nur etwa halb so groß, was positive Auswirkungen auf die Lebenszeit der Halbleiterschalter haben kann. Zudem werden Schalt- und Durchlassverluste im Betrieb auf die Halbleiterschalter der Schalteranordnung verteilt statt in einem einzelnen Halbleiter schalter anzufallen, so dass die Temperatur der Halbleiterschalter der Schalteranordnung bei einer gegebenen Taktfrequenz geringer ausfällt als die Temperatur eines herkömmlichen einzelnen Halbleiterschalter, wenn dieser mit derselben Taktfrequenz denselben Strom schalten würde. Diese Reduktion der effektiven Temperaturbelastung der einzelnen Halbleiterschalter der Schalteranordnung ermöglicht es, mit der Schalteranordnung höhere Leistungen als mit einem entsprechenden einzelnen Halbleiterschalter zu schalten.
In einer vorteilhaften Ausführung kann die Schalteranordnung in einem Schaltmodul baulich zusammengefasst sein. Das Schaltmodul kann insbesondere hinsichtlich Bauform und elektrischen Anschlüssen kompatibel zu konventionellen Schaltmodulen ausgeführt sein, so dass die erfindungsgemäße Schalteranordnung eine konventionelle Schalteranordnung ersetzen kann, die nur eine geringere Schaltfrequenz erlaubt oder in der erheblich teurere Schaltertypen eingesetzt werden, um eine gewünschte Schaltfrequenz erreichen zu können.
Ein Leistungswandler kann ein Schaltelement aufweisen, welches eine solche erfindungs gemäße Schalteranordnung umfasst. Das Schaltelement kann dabei in einer an sich bekannten Topologie anstelle eines einzelnen herkömmlichen Halbleiterschalters angeordnet sein. Beispielsweise in einem Gleichspannungswandler (DC/DC-Wandlers) oder einer Wechselrichterbrücke können einzelne oder alle Halbleiterschalter durch Schaltelemente mit
erfindungsgemäßen Schalteranordnungen ersetzt werden. Dadurch kann eine höhere Schaltfrequenz erzielt werden, selbst wenn die Halbleiterschalter der ersetzenden Schalt elemente von demselben Typ sind wie die ersetzten Halbleiterschalter, das heißt, ohne eine andere Schaltertechnologie verwenden zu müssen. Wenn beispielsweise die sinnvoll einstellbare Taktfrequenz eines bekannten Gallium-Nitrit-Halbleiterschaltern (GaN-Schalter) in einem Leistungswandler maximal etwa 150 kHz beträgt, lässt sich mit einer erfindungs gemäßen Schalteranordnung eine Schaltfrequenz des Leistungswandlers von etwa 300 kHz erzielen, ohne die Topologie der zugrunde liegenden Wandlerschaltung zu ändern; es müssen lediglich Schaltelements mit Schalteranordnungen aus je vier GaN-Schaltern anstelle der einzelnen GaN-Schalter des Wechselrichters eingesetzt werden.
Eine Schalteranordnung mit vier Halbleiterschaltern ermöglicht eine Schaltfrequenz, die das Doppelte der Taktfrequenz der Halbleiterschalter der Schalteranordnung beträgt. Es ist auch möglich, dass eine Schalteranordnung acht Halbleiterschalter umfasst. Hierfür sind dann zum Beispiel vier Äste mit jeweils einem ersten und einem zweiten Schalter in Reihe vorgesehen. Mit einer Schalteranordnung mit acht Halbleiterschaltern kann dann zum Beispiel eine Schaltfrequenz erzielt werden, die das Vierfache der Taktfrequenz der einzelnen Halbleiterschalter der Schalteranordnung beträgt. Analog zum vorgenannten Beispiel kann dadurch mit einer Schalteranordnung aus GaN-Schaltern eine Taktfrequenz von etwa 600 kHz erzielt werden, während die einzelnen GaN-Schalter der Schalteranordnung lediglich mit den erlaubten 150 kHz angesteuert werden.
Der Leistungswandler kann eine Steuereinheit aufweisen, die mit einem Steuereingang des Schaltelements verbunden ist. Ein am Steuereingang des Schaltelements anliegendes Schaltsignal wird von der Treiberschaltung des Schaltelements verarbeitet. Die Treiber schaltung gibt dann die Taktsignale aus, mit denen die einzelnen Schalter des Schalt elements angesteuert werden.
Ein Verfahren zum Betrieb einer Schalteranordnung kann in der Treiberschaltung des Schaltelements ausgeführt werden. Dabei wird das Schaltsignal für die Schalteranordnung empfangen und in Taktsignale für die einzelnen Schalter umgewandelt. Die Taktsignale geben zumindest die Einschalttakte der Schalter vor und werden den Schaltern zugeführt. Die Schalter werden gemäß der Taktsignale angesteuert, wobei die Schalteranordnung die Ein- und Ausschaltphasen des Schaltsignals umsetzt und wobei eine Schaltfrequenz der Schalteranordnung höher ist als eine erreichbare Taktfrequenz eines einzelnen Schalters.
In einer Ausführungsform weisen die Taktsignale jeweils die gleichen Tastverhältnisse auf. Die Taktsignale sind bevorzugt gegeneinander phasenverschoben, das heißt die periodisch wiederkehrenden Elemente, insbesondere die Einschalttakte der Taktsignale, sind innerhalb
der Periode zeitlich versetzt angeordnet. Die Verschiebung, das heißt der Phasenversatz hängt dabei vom Tastverhältnis des Schaltsignals ab. In einem möglichen Ausführungsbeispiel sind die Taktsignale von zwei Schaltern eines Astes jeweils um die Hälfte der Schaltperiode also um 180 Grad gegeneinander versetzt.
KURZBESCHREIBUNG DER FIGUREN
Im Folgenden wird die Erfindung anhand in den Figuren dargestellter Ausführungsbeispiele weiter erläutert und beschrieben.
Fig. 1a zeigt einen herkömmlichen Halbleiterschalter A;
Fig. 1b zeigt eine erfindungsgemäße Schalteranordnung B, auch Schaltzelle genannt;
Fig. 2 zeigt ein Signal CA zum Ansteuern für einen herkömmlichen Halbleiterschalter A, im Vergleich Taktsignale CB1 , CB2, CB3, CB4 zum Ansteuern für eine erfindungsgemäße Schaltzelle B und resultierende Schaltpulse entsprechend dem Schaltsignal CB für eine erfindungsgemäße Schaltzelle B mit einer um den Faktor zwei erhöhten Schaltfrequenz im Vergleich zum Signal CA zum Ansteuern für den herkömmlichen Halbleiterschalter A;
Fig. 3 zeigt Taktsignale CB1 , CB2, CB3, CB4 und resultierende Schaltpulse entsprechend dem Schaltsignal CB mit einer gegenüber Fig. 2 verringerten Pulslänge; und
Fig. 4 zeigt eine weitere Ausführungsform von Taktsignalen CB1 , CB2, CB3, CB4 und resultierenden Schaltpulsen für eine erfindungsgemäße Schaltzelle B mit einer um den Faktor vier erhöhten Schaltfrequenz im Vergleich zum Signal CA zum Ansteuern für den herkömmlichen Halbleiterschalter A; und
Fig. 5 ein Verfahren zum Betrieb der Schalteranordnung.
FIGURENBESCHREIBUNG
Fig. 1a zeigt einen herkömmlichen Halbleiterschalter A mit den Anschlüssen 1 und 2 und mit einer Treiberschaltung TA. Die Treiberschaltung TA ist eingerichtet, ein Signal CA an den Schalter A auszugeben. Der Schalter A schaltet in Reaktion auf das Signal CA ein und aus.
Fig. 1b zeigt eine erfindungsgemäße Schalteranordnung oder Schaltzelle B mit den Anschlüssen 10, 12, zwischen denen die parallelen Äste 14 und 16 angeordnet sind. Der erste Ast 14 weist eine Reihenschaltung eines ersten Schalters B1 und eines zweiten Schalters B2 auf. Der zweite Ast 16 weist eine Reihenschaltung eines ersten Schalters B3 und eines zweiten Schalters B4 auf. Eine Treiberschaltung TB ist eingerichtet, ein Schaltsignal CB zu empfangen und den Schalter B1 mittels eines Taktsignals CB1 , den Schalter
B2 mittels eines Taktsignals CB2, den Schalter B3 mittels eines Taktsignals CB3 und den Schalter B4 mittels eines Taktsignals CB4 anzusteuern. Die Taktsignale CB1 , CB2, CB3,
CB4 können entweder den Zustand „an“ oder den Zustand „aus“ annehmen. Wird ein Schalter B1 , B2, B3, B4 mit einem Einschalttakt angesteuert, so schaltet er an, wird ein Schalter B1 , B2, B3, B4 mit einem Ausschalttakt angesteuert, so schaltet er aus.
Fig. 2 zeigt ein Schaltsignal CA, aufgetragen über die Zeit t, mit dem z.B. ein Halbleiter schalter A angesteuert werden kann. Fig. 2 zeigt weiter Taktsignale CB1 , CB2, CB3, CB4 und das korrespondierende Schaltsignal CB für die erfindungsgemäße Schaltzelle B.
Eine Schaltperiode des einzelnen Schalters A beträgt 2Ts und umfasst einen Schaltpuls der Länge Ts. Die Schaltperiode der Schaltzelle B ist ebenfalls 2Ts, umfasst jedoch zwei Schalt pulse mit einer verminderten Pulsdauer von Ta.
Bei dem in Fig. 2 gezeigten Ausführungsbeispiel lässt sich eine Schaltfrequenz mit einer Periode von 2Ta durch eine Parallelschaltung von N = Ts/Ta Reihenschaltungen realisieren. Dabei sind die Durchleitphasen der parallel geschalteten Äste jeweils um 2Ta gegeneinander verschoben.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel von Signal CA und Schaltsignal CB. Die Takt signale CB1 und CB2 für die Schalter B1 und B2 von Ast 14 weisen jeweils die gleiche Form auf, sind jedoch gegeneinander phasenverschoben. Die Taktsignale CB3 und CB4 für die Schalter B3 und B4 von Ast 16 weisen jeweils die gleiche Form auf wie die der T aktsignale CB1 und CB2, sind jedoch sowohl gegeneinander als auch gegenüber CB1 und CB2 phasenverschoben. Das korrespondierende Schaltsignal CB weist Einschalttakte auf, die den Einschalttakten von CA entsprechen. Die Taktfrequenz von CB ist jedoch doppelt so groß wie die von CA.
In diesem Ausführungsbeispiel werden zwei aufeinander folgende Durchleitphasen zum Beispiel des Astes 14 realisiert, indem dem ersten Schalter B1 zum Zeitpunkt ti zunächst ein Einschaltsignal zugeführt wird, dann dem zweiten Schalter B2 zum Zeitpunkt t2 ein Einschalt signal zugeführt wird, dann dem ersten Schalter B1 zum Zeitpunkt t3 ein Ausschaltsignal zugeführt wird, dann dem zweiten Schalter B2 zum Zeitpunkt t ein Ausschaltsignal zugeführt wird, und dann der obige Zyklus wiederholt wird. Daraus resultiert eine Einschaltphase der Schalteranordnung B zwischen den Zeitpunkten t2 und t3, entsprechend dem Schaltersignal CB. Aufeinanderfolgende Durchleitphasen des Astes 16 werden in gleicher Weise - jedoch phasenverschoben - realisiert. Auf eine Durchleitphase des Astes 14 folgt eine Durchleit phase des Astes 16, daraufhin folgt wieder eine Durchleitphase des Astes 14 und so weiter.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel von Signal CA und Schaltsignal CB. Die Takt signale CB1 , CB2, CB3, CB4 weisen jeweils die gleiche Form auf wie das Signal CA, so dass die Schalter B1 , B2, B3, B4 mit der gleichen Taktfrequenz geschaltet werden, die der Schaltfrequenz des einzelnen Schalters A entspricht.
Die Taktsignale CB1 und CB2 für die Schalter B1 und B2 von Ast 14 weisen jeweils die gleiche Form auf, sind jedoch gegeneinander phasenverschoben. Die Taktsignale CB3 und CB4 für die Schalter B3 und B4 von Ast 16 weisen jeweils die gleiche Form auf wie die der Taktsignale CB1 und CB2, sind jedoch sowohl gegeneinander als auch gegenüber CB1 und CB2 phasenverschoben.
Das Schaltsignal CB für den die Schalteranordnung B weist dagegen eine wesentlich höhere Schaltfrequenz auf. Dies ist möglich, ohne einzelne Schalter höher zu takten - mit den oben beschriebenen Vorteilen.
In diesem Ausführungsbeispiel werden zwei aufeinanderfolgende Durchleitphasen zum Beispiel eines Astes 14 realisiert, indem dem ersten Schalter B1 zunächst ein Einschalt signal zugeführt wird, dann dem zweiten Schalter B2 zum Zeitpunkt t5 ein Einschaltsignal zugeführt wird, dann dem ersten Schalter B1 zum Zeitpunkt t6 ein Ausschaltsignal zugeführt wird, dann dem ersten Schalter B1 zum Zeitpunkt t7 ein weiteres Einschaltsignal zugeführt wird, dann dem zweiten Schalter B2 zum Zeitpunkt t8 ein Ausschaltsignal zugeführt wird, und dann der obige Zyklus widerholt wird, wobei der Schalter B1 bereits eingeschaltet ist und das erstgenannte Einschaltsignal entfällt. Daraus resultierten zwei Einschaltphasen der Schalter anordnung B, und zwar zwischen den Zeitpunkten t5 und t6 sowie zwischen den Zeitpunkten t7 und t8, jeweils entsprechend dem Schaltersignal CB. Aufeinanderfolgende Durchleitphasen des Astes 16 werden in gleicher Weise - jedoch phasenverschoben - realisiert, so dass eine der Durchleitphasen des Astes 16 zwischen die beiden oben beschriebenen Durchleitphasen des Astes 14 fällt. Auf eine Durchleitphase des Astes 14 folgt eine Durchleitphase des Astes 16, daraufhin folgt wieder eine Durchleitphase des Astes 14 und so weiter.
Fig. 5 zeigt ein Verfahren zum Betrieb einer Schalteranordnung B, mit den Schritten:
S1 : Empfang eines Schaltsignals CB, das Einschaltphasen und Ausschaltphasen der Schalteranordnung B definiert. Einschaltphasen definieren dabei Phasen, in denen die Schalteranordnung einen Strom zwischen den Anschlüssen 10, 12 durchleiten kann. Ausschaltphasen definieren dabei Phasen, in denen die Schalteranordnung B gesperrt ist und keinen Strom durchleiten kann.
S2: Umwandeln des Schaltsignals CB in individuelle, Einschalttakte der einzelnen Schalter B1 , B2, B3, B4 definierende Taktsignale CB1 , CB2, CB3, CB4
S3: Zuführen der Taktsignale CB1 , CB2, CB3, CB4 zu den Schaltern B1 , B2, B3, B4.
S4: Ansteuern der Schalter B1 , B2, B3, B4 mittels der Taktsignale CB1 , CB2, CB3, CB4, wobei die Schalteranordnung B die Einschaltphasen und Ausschaltphasen des Schaltsignals CB umsetzt, und wobei eine Schaltfrequenz der Schalteranordnung B höher ist als eine erreichbare Taktfrequenz eines einzelnen Schalters B1 , B2, B3, B4.
Schritte des Verfahrens werden bevorzugt durch eine Treiberschaltung TB der Schalteranordnung B ausgeführt. Die Treiberschaltung TB ist dabei eingerichtet, Schritte des Verfahrens auszuführen. Die Schalter B1 , B2, B3, B4 können dabei durch den Beginn eines Taktsignals eingeschaltet und durch das Ende eines Taktsignals ausgeschaltet werden.
Weitere Ausführungsformen sind denkbar. Insbesondere kann die resultierende Pulslänge der Schaltzelle B über einen Versatz der Einschaltzeiträume der Halbleiterschalter B1 , B2, B3, B4 einer Reihenschaltung eines Astes 14, 16 eingestellt werden. Dabei kann zur Ansteuerung der einzelnen Schalter B1 , B2, B3, B4 ein festes Tastverhältnis von etwa 1 :1 verwendet werden. In diesem Beispiel ist der Zeitpunkt des Ausschalten der Schaltzelle B bereits durch das Einschalten des ersten Halbleiterschalters B1 , B3 einer Reihenschaltung definiert, während der Zeitpunkt des Einschaltens der Schaltzelle B mit dem zeitlich späteren Einschalten des zweiten Halbleiterschalters B2, B4 der Schaltzelle zusammenfällt. Die Pulslänge der erfindungsgemäßen Schaltzelle B ist somit durch den Einschaltzeitpunkte der beteiligten Halbleiterschalter B1 , B2, B3, B4 einer Reihenschaltung eines Astes 14, 16 der Schaltzelle B in Verbindung mit der gegebenenfalls festen Einschaltdauer der Halbleiterschalter B1 , B2, B3, B4 definiert; der Ausschaltzeitpunkt des zuerst eingeschalteten Halbleiterschalters B1 , B2, B3, B4 und damit der Ausschaltzeitpunkt der Schaltzelle B ergibt sich daraus ohne weiteres Zutun und muss insbesondere nicht direkt vorgegeben werden. Daher ist es möglich, das Verfahren so auszugestalten und die Treiberschaltung TB so auszuführen, dass die einzelnen Halbleiterschalter B1 , B2, B3, B4 nicht explizit durch ein Ausschaltsignal ausgeschaltet werden, sondern das Ausschalten der Halbleiterschalter B1 , B2, B3, B4 bereits durch den Zeitpunkt des Einschaltsignals vorgegeben ist.
Alternativ könnte eine "klassische" Pulsweitenmodulation PWM auf die Schalteranordnung B angewendet werden, indem der erste Schalter B1 , B3 einer Reihenschaltung der Schalteranordnung "automatisch" zu Beginn eines Taktes eingeschaltet wird, dann das Einschaltsignal für die Schalteranordnung an den zweiten Schalter B2, B4 der Reihenschaltung geht, der eine definierte Zeitspanne an bleibt, und letztlich das Ausschaltsignal der PWM wieder auf den ersten Schalter B1 , B3 wirkt.
BEZUGSZEICHENLISTE
A Schalter
B Schalteranordnung
1 , 2 Anschlüsse von A 10, 12 Anschlüsse von B 14, 16 Äste
B1 , B2, B3, B3 Schalter
TA Treiberschaltung von A
TB Treiberschaltung von B
CA Signal für A
CB1 , CB2, CB3, CB4 Taktsignale CB Schaltsignal für B
Ts, Ta halbe Schaltperiode t Zeit t1 , t2, t3, t4 Zeitpunkte S1 , S2, S3, S4 Verfahrensschritte
Claims
1. Schalteranordnung (B) zum Schalten elektrischer Ströme mit einer Mehrzahl von zwischen einem ersten Anschluss (10) und einem zweiten Anschluss (12) parallel angeordneten Ästen (14, 16), wobei jeder Ast (14, 16) eine Reihenschaltung eines ersten Schalters (B1 , B3) und eines zweiten Schalters (B2, B4) aufweist, und mit einer Treiberschaltung (TB), welche dazu eingerichtet ist, ein Schaltsignal (CB), das Einschaltphasen und Ausschaltphasen der Schalteranordnung (B) definiert, in individuelle, Einschalttakte der Schalter (B1 , B2, B3, B4) definierende Taktsignale (CB1 , CB2, CB3, CB4) derart umzuwandeln und den Schaltern (B1 , B2, B3, B4) zuzuführen, dass die Schalteranordnung (B) die Einschaltphasen und Ausschaltphasen des Schaltsignals (CB) umsetzt, wobei eine Schaltfrequenz der Schalteranordnung (B) höher ist als eine erreichbare Taktfrequenz eines einzelnen Schalters (B1 , B2, B3, B4).
2. Schalteranordnung nach Anspruch 1 , wobei die Treiberschaltung (TB) dazu eingerichtet ist, eine Einschaltphase der Schalteranordnung (B) durch eine Durchleitphase eines Astes (14, 16) der Mehrzahl von Ästen (14, 16) zu realisieren.
3. Schalteranordnung nach Anspruch 1 oder 2, wobei die Treiberschaltung (TB) dazu eingerichtet ist, aufeinanderfolgende Einschaltphasen der Schalteranordnung (B) durch Durchleitphasen von unterschiedlichen Ästen (14, 16) der Mehrzahl von Ästen (14, 16) zu realisieren.
4. Schalteranordnung nach Anspruch 1 , 2 oder 3, wobei die Treiberschaltung (TB) dazu eingerichtet ist, eine Durchleitphase eines Astes (14, 16) zu realisieren, indem dem ersten Schalter (B1 , B3) zunächst ein Einschaltsignal zugeführt wird, dann dem zweiten Schalter (B2, B4) ein Einschaltsignal zugeführt wird, dann dem ersten Schalter (B1 , B3) ein Ausschaltsignal zugeführt wird, und dann dem zweiten Schalter (B2, B4) ein Ausschaltsignal zugeführt wird.
5. Schalteranordnung nach Anspruch 1 , 2 oder 3, wobei die Treiberschaltung (TB) dazu eingerichtet ist, zwei aufeinanderfolgende Durchleitphasen eines Astes (14, 16) zu realisieren, indem dem ersten Schalter (B1 , B3) zunächst ein Einschaltsignal zugeführt wird, dann dem zweiten Schalter (B2, B4) ein Einschaltsignal zugeführt wird, dann dem ersten Schalter (B1 , B3) ein Ausschaltsignal zugeführt wird, dann dem ersten Schalter (B1 , B3) ein weiteres Einschaltsignal zugeführt wird, und dann dem zweiten Schalter (B2, B4) ein Ausschaltsignal zugeführt wird.
6. Schalteranordnung nach Anspruch 4 oder 5, wobei die Treiberschaltung (TB) dazu eingerichtet ist, aufeinanderfolgende Durchleitphasen eines Astes (14, 16) zu realisieren, indem die Schaltreihenfolgen des ersten Schalters (B1 , B3) und des zweiten Schalters (B2, B4) getauscht werden, so dass wechselweise beide Schalter (B1 , B2, B3, B4) diejenigen sind, die eingeschaltet werden, wenn der jeweils andere Schalter (B1 , B2, B3, B4) bereits eingeschaltet ist.
7. Schalteranordnung nach einem der vorhergehenden Ansprüche, wobei die Taktsignale der einzelnen Schalter (B1 , B2, B3, B4) die gleiche Taktfrequenz aufweisen und insbesondere baugleich sind.
8. Schalteranordnung nach einem der vorhergehenden Ansprüche, wobei die Schalteranordnung (B) zwei Äste (14, 16) aufweist und/oder jeder Ast (14, 16) neben dem ersten und dem zweiten Schalter (B1 , B2, B3, B4) weitere Schalter aufweist.
9. Schalteranordnung nach einem der vorhergehenden Ansprüche, wobei die Taktsignale (CB1 , CB2, CB3, CB4) die gleichen Tastverhältnisse aufweisen.
10. Leistungswandler mit mindestens einem Schaltelement zum getakteten Herstellen und Unterbrechen eines Laststroms, wobei das Schaltelement eine Schalteranordnung (B) nach einem der vorhergehenden Ansprüche umfasst.
11. Leistungswandler nach Anspruch 10, wobei das Schaltelement in einem DC/DC- Wandler des Leistungswandlers angeordnet ist.
12. Leistungswandler nach Anspruch 10, wobei das Schaltelement in einer wechselrichtenden und/oder gleichrichtenden Brückenschaltung des Leistungswandlers angeordnet ist.
13. Leistungswandler nach einem der Ansprüche 10 bis 12, wobei das Schaltelement einen Steuereingang aufweist, der mit einer Steuereinheit des Leistungswandlers verbunden ist, und wobei die Treiberschaltung (TB) der Schalteranordnung (B) dazu eingerichtet ist, die Schalter (B1 , B2, B3, B4) der Schalteranordnung (B) in Abhängigkeit des am Steuereingang des Schaltelements anliegenden Schaltsignals (CB) anzusteuern.
14. Verfahren zum Betrieb einer Schalteranordnung (B) nach einem der Ansprüche 1 bis 9, wobei das Verfahren folgende Schritte umfasst:
- Empfang eines Schaltsignals (CB), das Einschaltphasen und Ausschaltphasen der Schalteranordnung (B) definiert,
- Umwandeln des Schaltsignals (CB) in individuelle, Einschalttakte der einzelnen Schalter (B1 , B2, B3, B4) definierende Taktsignale (CB1 , CB2, CB3, CB4)
- Zuführen der Taktsignale (CB1 , CB2, CB3, CB4) zu den Schaltern (B1 , B2, B3, B4)
- Ansteuern der Schalter (B1 , B2, B3, B4) mittels der Taktsignale (CB1 , CB2, CB3, CB4), wobei die Schalteranordnung (B) die Einschaltphasen und Ausschaltphasen des Schaltsignals (CB) umsetzt, und wobei eine Schaltfrequenz der Schalteranordnung (B) höher ist als eine erreichbare Taktfrequenz eines einzelnen Schalters (B1 , B2, B3, B4).
15. Verfahren nach Anspruch 13, wobei eine Einschaltphase der Schalteranordnung (B) durch eine Durchleitphase eines Astes (14, 16) der Mehrzahl von Ästen (14, 16) realisiert wird.
16. Verfahren nach Anspruch 14 oder 15, wobei die Taktsignale (CB1 , CB2, CB3, CB4) die gleichen Tastverhältnisse aufweisen.
17. Verfahren nach Anspruch 14, 15 oder 16, wobei die Taktsignale (CB1 , CB2, CB3, CB4) der Schalter (B1 , B2, B3, B4) eines Astes (14, 16) der Schalteranordnung (B) gegeneinander phasenverschoben sind, wobei ein Phasenversatz in Abhängigkeit von einem Tastverhältnis des Schaltsignals (CB) eingestellt wird.
18. Verfahren nach einem der Ansprüche 14 bis 17, wobei aufeinanderfolgende Einschaltphasen der Schalteranordnung (B) durch Durchleitphasen von unterschiedlichen Ästen (14, 16) der Mehrzahl von Ästen (14, 16) realisiert werden.
19. Verfahren nach einem der Ansprüche 14 bis 18, wobei die Durchleitphasen der Äste (14, 16) der Schalteranordnung (B) um 180 Grad gegeneinander phasenverschoben sind.
20. Verfahren nach einem der Ansprüche 14 bis 19, wobei die Schaltfrequenz der Schalteranordnung (B) doppelt so hoch ist wie die Taktfrequenz der Schalter (B1 , B2, B3, B4).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020108695.4 | 2020-03-30 | ||
DE102020108695.4A DE102020108695B4 (de) | 2020-03-30 | 2020-03-30 | Schalteranordnung zum schalten elektrischer ströme und verfahren zum betrieb einer schalteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021198208A1 true WO2021198208A1 (de) | 2021-10-07 |
Family
ID=75377750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/EP2021/058206 WO2021198208A1 (de) | 2020-03-30 | 2021-03-29 | Schaltanordnung zum schalten elektrischer ströme mit parallelen armen bestehend aus serienschaltungen von schaltern |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102020108695B4 (de) |
WO (1) | WO2021198208A1 (de) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1304802A1 (de) | 2001-10-19 | 2003-04-23 | Fujitsu Limited | Multiplexerschaltung für einen schnellen getakteten Parallel/Serien-Wandler |
DE102012209188A1 (de) | 2011-05-31 | 2012-12-06 | Infineon Technologies Austria Ag | Schaltungsanordnung mit einem einstellbaren Transistorbauelement |
WO2017179305A1 (ja) * | 2016-04-15 | 2017-10-19 | 株式会社明電舎 | 共振負荷用電力変換装置、共振負荷用電力変換システムにおける電力バランス制御装置、共振負荷用電力変換装置の時分割運転方法および共振負荷用電力変換システムにおける電力バランス制御方法 |
JP2017192241A (ja) * | 2016-04-15 | 2017-10-19 | 株式会社明電舎 | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 |
US20180375442A1 (en) * | 2015-12-16 | 2018-12-27 | Meidensha Corporation | Resonant load power conversion device and time division operation method for resonant load power conversion device |
-
2020
- 2020-03-30 DE DE102020108695.4A patent/DE102020108695B4/de active Active
-
2021
- 2021-03-29 WO PCT/EP2021/058206 patent/WO2021198208A1/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1304802A1 (de) | 2001-10-19 | 2003-04-23 | Fujitsu Limited | Multiplexerschaltung für einen schnellen getakteten Parallel/Serien-Wandler |
DE102012209188A1 (de) | 2011-05-31 | 2012-12-06 | Infineon Technologies Austria Ag | Schaltungsanordnung mit einem einstellbaren Transistorbauelement |
US20180375442A1 (en) * | 2015-12-16 | 2018-12-27 | Meidensha Corporation | Resonant load power conversion device and time division operation method for resonant load power conversion device |
WO2017179305A1 (ja) * | 2016-04-15 | 2017-10-19 | 株式会社明電舎 | 共振負荷用電力変換装置、共振負荷用電力変換システムにおける電力バランス制御装置、共振負荷用電力変換装置の時分割運転方法および共振負荷用電力変換システムにおける電力バランス制御方法 |
JP2017192241A (ja) * | 2016-04-15 | 2017-10-19 | 株式会社明電舎 | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102020108695A1 (de) | 2021-09-30 |
DE102020108695B4 (de) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2580858B1 (de) | Schaltungstopologie für einen phasenanschluss eines wechselrichters | |
EP3028376B1 (de) | Hochsetzsteller, entsprechender wechselrichter und betriebsverfahren | |
DE202017105332U1 (de) | Schaltschwingkreis-Wandler | |
EP2451064A2 (de) | Hochsetzsteller | |
DE102013105791A1 (de) | Schaltnetzteil und ein Zweiphasen-DC-DC-Wandler | |
EP2863528B1 (de) | Einsatz eines Wechselrichters als Gleichstrom-Wander | |
EP3840980B1 (de) | Ladevorrichtung mit steuerbarer zwischenkreismittelpunktsspannung sowie antriebssystem mit einer derartigen ladevorrichtung | |
EP2709257A2 (de) | Stromrichterschaltung und Verfahren zur Steuerung der Stromrichterschaltung | |
EP1852959A1 (de) | Stromversorgung für einen Mittelfrequenz-Plasmagenerator | |
DE102013105541A1 (de) | Schaltnetzteil und ein verfahren zum betreiben eines schaltnetzteils | |
DE102012204046B3 (de) | Multizellenkonverter | |
DE102013102433A1 (de) | Wechselrichter für eine variable Eingangsgleichspannung | |
DE102011116593B4 (de) | Wechselrichter mit asymmetrischen Drosseln und einer Steuereinheit zum asymmetrischen Betrieb der Drosseln | |
WO2003041248A2 (de) | Spannungswandler | |
EP3257145B1 (de) | Dc/dc-wandler mit fliegendem kondensator | |
EP3304718B1 (de) | Gleichspannungswandler für hohe spannungen | |
DE102013007056A1 (de) | Gleichspannungswandler | |
DE102020108695B4 (de) | Schalteranordnung zum schalten elektrischer ströme und verfahren zum betrieb einer schalteranordnung | |
EP3131194B1 (de) | Wechselrichter mit einem entlastungskondensator und photovoltaikanlage umfassend einen wechselrichter | |
DE102013220940A1 (de) | Wechselrichter | |
DE2641183A1 (de) | Einrichtung ohne prinzipbedingte verluste zur entlastung elektrischer oder elektronischer einwegschalter von ihrer verlustleistungsbeanspruchung beim ausschalten | |
DE4430078A1 (de) | Schaltungsanordnung zur Vermeidung von Schaltverlusten eines Zweigpaares eines selbstgeführten Stromrichters mit eingeprägter Zwischenkreisgleichspannung | |
AT526768B1 (de) | Gleichspannungswandler mit quadratischem Hoch- und Tiefsetzverhalten | |
WO2007017415A1 (de) | Dc/dc-wandler mit mehreren spannungsausgängen | |
EP3571758A1 (de) | Modularer wechselrichter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21716317 Country of ref document: EP Kind code of ref document: A1 |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 21716317 Country of ref document: EP Kind code of ref document: A1 |