WO2021177777A1 - 회로 기판 및 이를 포함하는 전자 장치 - Google Patents

회로 기판 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
WO2021177777A1
WO2021177777A1 PCT/KR2021/002743 KR2021002743W WO2021177777A1 WO 2021177777 A1 WO2021177777 A1 WO 2021177777A1 KR 2021002743 W KR2021002743 W KR 2021002743W WO 2021177777 A1 WO2021177777 A1 WO 2021177777A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
signal
openings
ground plane
circuit board
Prior art date
Application number
PCT/KR2021/002743
Other languages
English (en)
French (fr)
Inventor
심종완
김소영
한영봉
배범희
양광모
김호용
Original Assignee
삼성전자 주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자 주식회사
Publication of WO2021177777A1 publication Critical patent/WO2021177777A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance

Definitions

  • Various embodiments of the present invention relate to a circuit board and an electronic device including the same.
  • Electronic devices are being provided in various forms such as smart phones, tablet personal computers (PCs), or personal digital assistants (PDA) with the development of digital technology. Electronic devices are also being developed in a form that can be worn by a user so as to improve portability and user accessibility. BACKGROUND Electronic devices are commonly used in daily life, and thus, the use of content is increasing. In a situation where electronic components that respond at a high speed are being developed and multimedia technology is being developed, a technology for transmitting data at a higher speed without errors is required.
  • the electronic device may include a printed circuit board (PCB) or a flexible printed circuit (FPCB) including signal lines for transmitting signals (or data) between electronic components.
  • PCB printed circuit board
  • FPCB flexible printed circuit
  • An electric field may be formed in a signal line through which a signal is transmitted due to the flow of current, and this electric field may cause electromagnetic interference (EMI), or crosstalk, by applying noise to a signal transmitted to another adjacent signal line.
  • EMI electromagnetic interference
  • crosstalk by applying noise to a signal transmitted to another adjacent signal line.
  • An embodiment of the present invention may provide a circuit board for reducing electromagnetic interference between a plurality of signal lines and securing reliability (eg, signal integrity) of signal transmission, and an electronic device including the same.
  • an electronic device comprises a first electrical component and a second electrical component, and a circuit board for transmitting a signal of a specified or selected frequency between the first electrical component and the second electrical component,
  • a first dielectric layer comprising a first surface and a second surface positioned opposite to the first surface, first and second signal lines positioned on the first surface, and a second surface positioned on the second surface a circuit board including a first ground plane, wherein the first ground plane is disposed between the first signal line and the second signal line when viewed from above the second surface. It may include a plurality of first openings arranged along the second signal line.
  • an electronic device comprises a first electrical component and a second electrical component, and a circuit board for transmitting a signal of a specified or selected frequency between the first electrical component and the second electrical component, a first ground plane comprising a plurality of first openings, a second ground plane comprising a plurality of second openings, a dielectric positioned between the first ground plane and the second ground plane, and the first ground plane and and a circuit board including a first signal line and a second signal line positioned in the dielectric spaced apart from the second ground plane, wherein the plurality of first openings include: when viewed from above the first ground plane arranged along the first signal line or the second signal line between the first signal line and the second signal line, the plurality of second openings, when viewed from above the second ground plane, the first signal line and the second signal line It may be arranged along the first signal line or the second signal line between them.
  • the plurality of openings formed in the ground plane of the circuit board can reduce crosstalk or electromagnetic interference between the signal lines while reducing or substantially eliminating the impedance effect on the signal lines, thereby Due to this, the transmission performance with respect to the circuit board may be improved.
  • a frequency of a signal transmittable through signal lines while reducing transmission loss and/or power loss may be varied due to a plurality of openings formed in the ground plane of the circuit board.
  • FIG. 1 is a block diagram of an electronic device in a network environment according to an exemplary embodiment.
  • FIG. 2 is a plan view of a portion of a circuit board according to an embodiment.
  • FIG. 3 is a cross-sectional view taken along line A-A' in the circuit board of FIG. 2 according to an exemplary embodiment.
  • FIG. 4 is a plan view of the first ground plane of FIG. 2 or 3 according to an exemplary embodiment.
  • FIG. 5 is a cross-sectional view taken along line B-B' in the circuit board of FIG. 4 according to an exemplary embodiment.
  • FIG. 6 is an enlarged view of a portion in a cross-sectional view of the circuit board shown in FIG. 5 according to an exemplary embodiment.
  • FIG. 7 is a graph illustrating a loss on a frequency distribution for the circuit board of FIG. 5 according to an exemplary embodiment.
  • 8A, 8B, 8C, 8D, and 8E are diagrams for explaining an operation related to differential signaling according to an embodiment.
  • FIG. 9 shows an eye diagram for differential signaling when the circuit board of FIG. 2 is utilized as a transmission line, according to one embodiment.
  • FIG. 10 shows an eye diagram for differential signaling when, for example, a circuit board is implemented and utilized as a transmission line without a plurality of first openings in a first ground plane and a plurality of second openings in a second ground plane; do.
  • FIG. 11 is a cross-sectional view of a circuit board according to another embodiment.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to an embodiment.
  • the electronic device 101 communicates with the electronic device 102 through a first network 198 (eg, a short-range wireless communication network), or 2 may communicate with the electronic device 104 or the server 108 through the network 199 (eg, a remote wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input device 150 , a sound output device 155 , a display device 160 , an audio module 170 , and a sensor module ( 176 , interface 177 , haptic module 179 , camera module 180 , power management module 188 , battery 189 , communication module 190 , subscriber identification module 196 , or antenna module 197 . ) may be included. According to some embodiments, at least one of these components (eg, the display device 160 or the camera module 180 ) may be omitted or one or more other components may be added to the electronic device 101 . In some embodiments, some of these components may be implemented as one integrated circuit. For example, the sensor module 176 (eg, a fingerprint sensor, an iris sensor, or an illuminance sensor) may be implemented while being embedded in the display device 160 (eg, a display).
  • the sensor module 176 eg, a fingerprint sensor, an iris sensor, or an illuminance
  • the processor 120 executes software (eg, the program 140) to execute at least one other component (eg, hardware or software component) of the electronic device 101 connected to the processor 120 . It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be loaded into the volatile memory 132 , process commands or data stored in the volatile memory 132 , and store the resulting data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be loaded into the volatile memory 132 , process commands or data stored in the volatile memory 132 , and store the resulting data in the non-volatile memory 134 .
  • the processor 120 includes a main processor 121 (eg, a central processing unit or an application processor), and a secondary processor 123 (eg, a graphic processing unit, an image signal processor) that can operate independently or together with the main processor 121 . , a sensor hub processor, or a communication processor). Additionally or alternatively, the auxiliary processor 123 may be configured to use less power than the main processor 121 or to be specialized for a designated function. The auxiliary processor 123 may be implemented separately from or as a part of the main processor 121 .
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, an image signal processor
  • the auxiliary processor 123 may be configured to use less power than the main processor 121 or to be specialized for a designated function.
  • the auxiliary processor 123 may be implemented separately from or as a part of the main processor 121 .
  • the auxiliary processor 123 may be, for example, on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or when the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display device 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the coprocessor 123 eg, an image signal processor or a communication processor
  • may be implemented as part of another functionally related component eg, the camera module 180 or the communication module 190. have.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176 ) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include, for example, a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input device 150 may receive a command or data to be used by a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input device 150 may include, for example, a microphone, a mouse, a keyboard, or a digital pen (eg, a stylus pen).
  • the sound output device 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output device 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback, and the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display device 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display device 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the corresponding device.
  • the display device 160 may include a touch circuitry configured to sense a touch or a sensor circuit (eg, a pressure sensor) configured to measure the intensity of a force generated by the touch. .
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input device 150 , or an external electronic device (eg, a sound output device 155 ) connected directly or wirelessly with the electronic device 101 . The sound may be output through the electronic device 102 (eg, a speaker or headphones).
  • an external electronic device eg, a sound output device 155
  • the sound may be output through the electronic device 102 (eg, a speaker or headphones).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a local area network (LAN) communication module, or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : It may include a local area network (LAN) communication module, or a power line communication module.
  • a corresponding communication module is a first network 198 (eg, a short-range communication network such as Bluetooth, WiFi direct, or IrDA (infrared data association)) or a second network 199 (eg, a cellular network, the Internet, or It may communicate with an external electronic device via a computer network (eg, a telecommunication network such as a LAN or WAN).
  • a computer network eg, a telecommunication network such as a LAN or WAN.
  • These various types of communication modules may be integrated into one component (eg, a single chip) or may be implemented as a plurality of components (eg, multiple chips) separate from each other.
  • the wireless communication module 192 uses the subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • the electronic device 101 may be identified and authenticated.
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module may include one antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas. In this case, at least one antenna suitable for a communication scheme used in a communication network such as the first network 198 or the second network 199 is selected from a plurality of antennas by, for example, the communication module 190 . can be A signal or power may be transmitted or received between the communication module 190 and an external electronic device through at least one selected antenna.
  • other components eg, RFIC
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the electronic devices 102 and 104 may be the same as or different from the electronic device 101 .
  • all or a part of operations executed in the electronic device 101 may be executed in one or more of the external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • the one or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing, distributed computing, or client-server computing technology may be used.
  • the electronic device may have various types of devices.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a wearable device e.g., a smart bracelet
  • a home appliance device e.g., a home appliance
  • first”, “second”, or “first” or “second” may simply be used to distinguish the component from other such components, and refer to the component in another aspect (e.g., importance or order) is not limited.
  • One (eg, first) component is referred to as “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”.
  • module may include a unit implemented in hardware, software, or firmware, and may be used interchangeably with terms such as, for example, logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more instructions stored in a storage medium (eg, internal memory 136 or external memory 138) readable by a machine (eg, electronic device 101).
  • a machine eg, electronic device 101
  • the processor eg, the processor 120
  • the device eg, the electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not contain a signal (eg, electromagnetic wave), and this term is used in cases where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided as included in a computer program product.
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a machine-readable storage medium (eg compact disc read only memory (CD-ROM)), or via an application store (eg Play Store TM ) or on two user devices ( It can be distributed (eg downloaded or uploaded) directly, online between smartphones (eg: smartphones).
  • a part of the computer program product may be temporarily stored or temporarily created in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component eg, a module or a program of the above-described components may include a singular or a plurality of entities.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, or omitted. or one or more other operations may be added.
  • the electronic device 101 may include, for example, a bus including a circuit that connects components to each other and transmits communication (eg, control message or data) between the components.
  • the bus may include a circuit board including a plurality of signal lines.
  • the bus may include, for example, a printed circuit board (PCB) or a flexible printed circuit board (FPCB).
  • FIG. 2 is a plan view of a portion of the circuit board 200 according to an embodiment.
  • 3 is a cross-sectional view taken along line A-A' in the circuit board 200 of FIG. 2 according to an exemplary embodiment.
  • the circuit board 200 includes a plurality of insulating layers 311 , 312 , 313 , 314 , 315 , 316 , 317 , and a plurality of signal lines 211 , 212 , 213 . , 214 , 215 , 216 , 217 , 218 , 219 ), a plurality of ground planes 341 , 342 , 343 , 344 , 345 , 346 , 347 , a first non-conductive material 318 , or a second non-conductive material (319) may be included.
  • 3 shows a cross-sectional view including the first signal line 211 .
  • a cross-sectional view including the second signal line 212 , the third signal line 213 , the fourth signal line 214 , the fifth signal line 215 , or the sixth signal line 216 is substantially the same as that of FIG. 3 . can do.
  • the sixth insulating layer 316 may be positioned between the seventh insulating layer 317 and the second insulating layer 312 .
  • the second insulating layer 312 may be positioned between the sixth insulating layer 316 and the first insulating layer 311 .
  • the first insulating layer 311 may be positioned between the second insulating layer 312 and the third insulating layer 313 .
  • the third insulating layer 313 may be positioned between the first insulating layer 311 and the fourth insulating layer 314 .
  • the fourth insulating layer 314 may be positioned between the third insulating layer 313 and the fifth insulating layer 315 .
  • the first ground plane 341 may be positioned between the first insulating layer 311 and the third insulating layer 313 .
  • the second ground plane 342 may be positioned between the second insulating layer 312 and the sixth insulating layer 316 .
  • the third ground plane 343 may be positioned between the third insulating layer 313 and the fourth insulating layer 314 .
  • the fourth ground plane 344 may be positioned between the fourth insulating layer 314 and the fifth insulating layer 315 .
  • the fifth ground plane 345 may be positioned opposite to the fourth ground plane 414 with the fifth insulating layer 315 interposed therebetween.
  • the sixth ground plane 346 may be positioned between the sixth insulating layer 316 and the seventh insulating layer 317 .
  • the seventh ground plane 347 may be positioned opposite to the sixth ground plane 346 with the seventh insulating layer 317 interposed therebetween.
  • the circuit board 200 may be used as a transmission line, for example.
  • a transmission line is a structure for transmitting a frequency signal (voltage, current), and may be a conductor system that uses a wave propagation action by electrical parameters (eg, resistance, inductance, conductance, or capacitance per unit length).
  • the circuit board 200 may be disposed in the electronic device 101 of FIG. 1 , and the first electrical element and the second electrical element of the electronic device 101 are connected to a plurality of signal lines 211 and 212 . , 213, 214, 215, 216, 217, 218, 219) may transmit a signal of a designated or selected frequency.
  • the circuit board 200 may form an impedance corresponding to a specified or selected frequency.
  • the circuit board 200 may form an impedance that is substantially the same or included in a critical range in all sections between one end connected to the first electrical element and the other end connected to the second electric element.
  • Impedance matching between all sections between one end and the other end of the circuit board 200 is performed at a specified or selected frequency through the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , and 218 . It is possible to reduce power loss and/or transmission loss when a signal is transmitted. Signal integrity may be secured due to impedance matching between all sections between one end and the other end of the circuit board 200 .
  • the circuit board 200 may be implemented based on a strip line 300 (refer to FIG. 3 ).
  • the strip line 300 includes a conductor (eg, a plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 ) including a dielectric substrate (eg, a first insulating layer 311 ) and It is contained in an insulating layer including the second insulating layer 312), and ground planes (eg, the first ground plane 341 and the second ground plane 342) are attached above and below the dielectric substrate.
  • a conductor eg, a plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218
  • a dielectric substrate eg, a first insulating layer 311
  • ground planes eg, the first ground plane 341 and the second ground plane 342
  • the circuit board 200 is not limited to the embodiment of FIG. 3 and may further include an additional insulating layer or an additional ground plane.
  • the number of signal lines included in the strip line 300 is not limited to the embodiment of FIG. 2 and may vary.
  • the circuit board 200 is not limited to the embodiment of FIG. 3 and may be implemented with various multi-layered boards based on the strip line 300 .
  • the circuit board 200 may include a plurality of conductive vias (not shown).
  • the plurality of ground planes 341 , 342 , 343 , 344 , 345 , 346 , and 347 positioned on different layers may be electrically connected through a plurality of conductive vias.
  • Conductive vias include conductive holes drilled for the purpose of placing connecting leads for electrically connecting a plurality of ground planes 341 , 342 , 343 , 344 , 345 , 346 and 347 located in different layers. can do.
  • the conductive via may be, for example, a plated through hole (PTH).
  • At least some of the plurality of ground planes 341 , 342 , 343 , 344 , 345 , 346 , 347 are electrically through a laser via hole (LVH), a buried via hole (BVH), or a stacked via. may be connected to The plurality of ground planes 341 , 342 , 343 , 344 , 345 , 346 , and 347 and a plurality of conductive vias electrically connecting them may form a ground structure having a corresponding potential.
  • the ground structure is not shorted with the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 , so that the plurality of signal lines 211 , 212 , 213 , 214 , 215 is not shorted. , 216, 217, 218, 219) may be maintained.
  • the ground structure forms a shielding structure that at least partially surrounds the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 , so that external electromagnetic noise is prevented from being transmitted to the plurality of signal lines 211 and 212 .
  • the circuit board 200 may be implemented as a flexible printed circuit board (FPCB).
  • FPCB flexible printed circuit board
  • the first insulating layer 311 , the second insulating layer 312 , the third insulating layer 313 , the fourth insulating layer 314 , the fifth insulating layer 315 , and the sixth insulating layer 316 . ), or the seventh insulating layer 317 may be formed of various dielectric materials having flexibility.
  • the circuit board 200 may be formed based on a flexible copper clad laminate (FCCL).
  • FCCL flexible copper clad laminate
  • a flexible copper clad laminate is a laminate used for a printed circuit and may include a structure in which copper foil is attached to one or both surfaces of an insulating layer including various insulating material substrates (eg, resin) and a binder.
  • the insulating layer of the flexible copper clad laminate may be formed of various dielectric materials such as a flexible polyester film or a polyimide film.
  • the circuit board 200 may be fabricated through a series of flows including, for example, circuit printing, etching, and resist stripping, based on a flexible copper clad laminate.
  • the flexible copper clad laminate for forming the circuit board 200 may be implemented with a material capable of responding to high-speed signal transmission, and may include, for example, a flexible copper clad laminate for high frequency.
  • the circuit board 200 implemented based on the flexible copper clad laminate may include a plurality of signal lines 211, 212, 213, 214, 215, 216, 217, 218, 219) can support high propagation rates.
  • the circuit board 200 may be implemented as a rigid printed circuit board.
  • the circuit board 200 may be manufactured based on a flexible copper clad laminate (CCL).
  • CCL flexible copper clad laminate
  • the first insulating layer 311 may include, for example, a first surface 311a and a second surface 311b positioned opposite to the first surface 311a.
  • the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 may be positioned on the first surface 311a.
  • the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 may be positioned between the first insulating layer 311 and the second insulating layer 312 .
  • the first ground plane 341 may be positioned on the second surface 311b.
  • the first non-conductive material 318 may at least partially cover the fifth ground plane 345 . Since the fifth ground plane 415 is not exposed to the outside by the first non-conductive material 318 , oxidation thereof can be prevented. The first non-conductive material 318 may prevent the fifth ground plane 345 from being shorted with other metal objects around the circuit board 200 .
  • the second non-conductive material 319 may at least partially cover the seventh ground plane 347 . Since the seventh ground plane 347 is not exposed to the outside by the second non-conductive material 319 , oxidation thereof can be prevented. The second non-conductive material 319 may prevent the seventh ground plane 347 from being short-circuited with other metal objects around the circuit board 200 .
  • the first non-conductive material 318, or the second non-conductive material may include various insulating materials or dielectrics.
  • FIG. 4 is a plan view of the first ground plane 341 of FIG. 2 or 3 according to an exemplary embodiment.
  • the first ground plane 341 may include a plurality of first openings 400 .
  • the plurality of first openings 400 When viewed in the z-axis direction (or when viewed from above the first surface 311a or the second surface 311b of FIG. 3 ), the plurality of first openings 400 are connected to the plurality of signal lines 211 , 212 , 213, 214, 215, 216, 217, 218, 219) may not overlap.
  • the plurality of first openings 400 when viewed in the z-axis direction, a first array of openings positioned between the first signal line 211 and the second signal line 212 (array of openings, or an opening array) 401 .
  • the first opening array 401 may include a plurality of first openings 411 , 412 , and 413 that do not overlap the first signal line 211 and the second signal line 212 when viewed in the z-axis direction.
  • have. 2 or 4 only shows three first openings 411 , 412 , 413 as a part of the first opening array 401 in order to easily explain the technical content and help understand the embodiment, and limit the scope of the embodiment.
  • the first opening array 401 will be described based on the plurality of first openings 411 , 412 , and 413 , and all changes or modifications derived based on this will be included in the scope of various embodiments. should be interpreted As will be described later, the second opening array 402 , the third opening array 403 , the fourth opening array 404 , the fifth opening array 405 , the sixth opening array 406 , and the seventh off-in array 407 . ), or the eighth opening array 408, this interpretation can also be applied.
  • the x-axis direction is defined as a horizontal direction of the circuit board 200
  • the y-axis direction is defined as a vertical direction of the circuit board 200
  • the plurality of first openings 411 , 412 , and 413 included in the first opening array 401 may be repeatedly formed at regular intervals in the y-axis direction.
  • the plurality of first openings 411 , 412 , and 413 may be periodically formed.
  • the plurality of first openings 411 , 412 , and 413 may have substantially the same shape and may be arranged in the y-axis direction.
  • the plurality of first openings 411 , 412 , and 413 may be formed in a rectangular or slit shape having a width extending in the y-axis direction greater than a width extending in the x-axis direction.
  • the plurality of first openings 411 , 412 , 413 may be referred to as a plurality of first slits, and the plurality of first opening arrays 401 may be referred to as a first array of slits.
  • the present invention is not limited thereto, and the circuit board 200 is not limited thereto. may extend in a curved or bent shape, and accordingly, the plurality of first openings 411 , 412 , and 413 may be arranged in the extending direction of the circuit board 200 .
  • some of the plurality of first openings 411 , 412 , and 413 included in the first opening array 401 may be implemented in different shapes from other portions.
  • the spacing between the plurality of first openings 411 , 412 , and 413 included in the first opening array 401 may not be uniform.
  • the at least one first opening 411 , 412 , or 413 included in the first opening array 401 is, when viewed in the z-axis direction, the embodiment of FIG. 2 or 4 . It may be implemented as a slit of various other shapes instead of a straight slit according to .
  • the at least one first opening 411 , 412 , or 413 may be formed as a slit having a zigzag shape when viewed in the z-axis direction.
  • at least one first opening 411 , 412 , or 413 included in the first opening array 401 may be implemented in a meander shape when viewed in the z-axis direction.
  • a meander shape may include, for example, a series of sinuous curves, bends, loops, turns, or windings. have.
  • at least one first opening 411 , 412 , or 413 included in the first opening array 401 may be formed as a corrugated slit when viewed in the z-axis direction.
  • the plurality of first openings 411 , 412 , and 413 included in the first opening array 401 may be implemented as a circle or various polygons when viewed in the z-axis direction. may be In this case, the first opening array 401 or the plurality of first openings 411 , 412 , 413 may be referred to by various other terms corresponding to their shape.
  • the first opening array 401 may be located, for example, spaced apart from the first signal line 211 by a first distance in the x-axis direction.
  • the first opening array 401 may be positioned to be spaced apart from the second signal line 212 by a second distance in the x-axis direction.
  • the first distance and the second distance may be substantially the same.
  • the first distance and the second distance may be implemented differently.
  • the plurality of first openings 400 when viewed in the z-axis direction, are located between the second signal line 212 and the third signal line 213 .
  • opening array 402 may include a plurality of first openings 421 , 422 , and 423 that do not overlap the second and third signal lines 212 and 213 when viewed in the z-axis direction. have.
  • the second opening array 402 for the second signal line 212 and the third signal line 213 is the first opening array 401 for the first signal line 211 and the second signal line 212 .
  • the plurality of first openings 400 includes a third opening array 403 positioned between the third signal line 213 and the fourth signal line 214 when viewed in the z-axis direction. can do.
  • the third opening array 403 may include a plurality of first openings 431 , 432 , and 433 that do not overlap the third signal line 213 and the fourth signal line 214 when viewed in the z-axis direction. have.
  • the third opening array 403 for the third signal line 213 and the fourth signal line 214 is the first opening array 401 for the first signal line 211 and the second signal line 212 . ) may be formed in at least some similar or substantially the same manner as
  • the plurality of first openings 400 includes a fourth opening array 404 positioned between the fourth signal line 214 and the fifth signal line 215 when viewed in the z-axis direction. can do.
  • the fourth opening array 404 may include a plurality of first openings 441 , 442 , 443 that do not overlap the fourth signal line 214 and the fifth signal line 215 when viewed in the z-axis direction. have.
  • the fourth opening array 404 for the fourth signal line 214 and the fifth signal line 215 is the first opening array 401 for the first signal line 211 and the second signal line 212 . ) may be formed in at least some similar or substantially the same manner as
  • the plurality of first openings 400 includes a fifth opening array 405 positioned between the fifth signal line 215 and the sixth signal line 216 when viewed in the z-axis direction. can do.
  • the fifth opening array 405 may include a plurality of first openings 451 , 452 , and 453 that do not overlap the fifth signal line 215 and the sixth signal line 216 when viewed in the z-axis direction. have.
  • the fifth opening array 405 for the fifth signal line 215 and the sixth signal line 216 is the first opening array 401 for the first signal line 211 and the second signal line 212 . ) may be formed in at least some similar or substantially the same manner as
  • the plurality of first openings 400 includes a sixth opening array 406 positioned between the sixth signal line 216 and the seventh signal line 217 when viewed in the z-axis direction. can do.
  • the sixth opening array 406 may include a plurality of first openings 461 , 462 , and 463 that do not overlap the sixth signal line 216 and the seventh signal line 217 when viewed in the z-axis direction. have.
  • the sixth opening array 406 for the sixth signal line 216 and the seventh signal line 217 is the first opening array 401 for the first signal line 211 and the second signal line 212 . ) may be formed in at least some similar or substantially the same manner as
  • the plurality of first openings 400 includes a seventh opening array 407 positioned between the seventh signal line 217 and the eighth signal line 218 when viewed in the z-axis direction. can do.
  • the seventh opening array 407 may include a plurality of first openings 471 , 472 , and 473 that do not overlap the seventh signal line 217 and the eighth signal line 218 when viewed in the z-axis direction. have.
  • the seventh opening array 407 for the seventh signal line 217 and the eighth signal line 218 is the first opening array 401 for the first signal line 211 and the second signal line 212 . ) may be formed in at least some similar or substantially the same manner as
  • the plurality of first openings 400 includes an eighth opening array 408 positioned between the eighth signal line 218 and the ninth signal line 219 when viewed in the z-axis direction. can do.
  • the eighth opening array 408 may include a plurality of first openings 481 , 482 , and 483 that do not overlap the eighth signal line 218 and the ninth signal line 219 when viewed in the z-axis direction. have.
  • the eighth opening array 408 for the eighth signal line 218 and the ninth signal line 219 is the first opening array 401 for the first signal line 211 and the second signal line 212 . ) may be formed in at least some similar or substantially the same manner as
  • a gap in which the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 are arranged in the x-axis direction may be constant.
  • a gap between a pair of adjacent signal lines among the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 is spaced apart from each other in the x-axis direction.
  • the second ground plane 342 of FIG. 3 may include a plurality of second openings (not shown).
  • the plurality of second openings formed in the second ground plane 342 may at least partially overlap the plurality of first openings 400 formed in the first ground plane 341 of FIG. 2 or 4 .
  • the plurality of second openings may be formed to be substantially the same as the plurality of first openings 400 when viewed from above the second surface 311b.
  • the second ground plane 342 may be implemented in substantially the same shape as the first ground plane 341 of FIG. 4 , and a detailed description thereof will be omitted.
  • the first ground plane 341 including the plurality of first openings 400 and the second ground plane 342 including the plurality of second openings may include the plurality of signal lines 211 , 212 , and 213 . , 214, 215, 216, 217, 218, 219) may be disposed symmetrically to each other with interposed therebetween.
  • FIG. 5 is a cross-sectional view taken along line B-B' in the circuit board 200 of FIG. 4 according to an exemplary embodiment.
  • the circuit board 200 includes a plurality of insulating layers 311 , 312 , 313 , 314 , 315 , 316 , 317 , and a plurality of signal lines 211 , 212 , 213 , 214 . , 215 , 216 , 217 , 218 , 219 ), a plurality of ground planes 341 , 342 , 343 , 344 , 345 , 346 , 347 , a first non-conductive material 318 , a second non-conductive material 319 ). , an eighth ground plane 504 , or a ninth ground plane 505 .
  • a duplicate description of some of the reference numerals in FIG. 5 will be omitted.
  • the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 may be positioned between the first insulating layer 311 and the second insulating layer 312 .
  • the first ground plane 341 may be positioned between the first insulating layer 311 and the third insulating layer 313 , and may include a plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 . , 481) may be included.
  • the second ground plane 342 may be positioned between the second insulating layer 342 and the sixth insulating layer 346 , and a plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 . , 581).
  • the plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 , and 581 are, when viewed in the z-axis direction, the plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 . , 471, 481) may at least partially overlap.
  • the plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 , and 581 are connected to the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 and 217 when viewed in the z-axis direction. , 218, 219) may not overlap.
  • the pair of first openings 411 and second openings 511 may overlap at least partially between the first signal line 211 and the second signal line 212 when viewed in the z-axis direction.
  • a pair of the first opening 421 and the second opening 521 may at least partially overlap between the second signal line 212 and the third signal line 213 when viewed in the z-axis direction.
  • the pair of first openings 431 and second openings 531 may at least partially overlap between the third signal line 213 and the fourth signal line 214 when viewed in the z-axis direction.
  • a pair of the first opening 441 and the second opening 541 may at least partially overlap between the fourth signal line 214 and the fifth signal line 215 when viewed in the z-axis direction.
  • the pair of first openings 451 and second openings 551 may at least partially overlap between the fifth signal line 215 and the sixth signal line 216 when viewed in the z-axis direction.
  • the pair of first openings 461 and second openings 561 may at least partially overlap between the sixth signal line 216 and the seventh signal line 217 when viewed in the z-axis direction.
  • the pair of first openings 471 and second openings 571 may at least partially overlap between the seventh signal line 217 and the eighth signal line 218 when viewed in the z-axis direction.
  • the pair of first openings 481 and second openings 581 may at least partially overlap between the eighth signal line 218 and the ninth signal line 219 when viewed in the z-axis direction.
  • the first opening structure 591 including a pair of first openings 411 and second openings 511 is formed by the first signal line 211 in the x-axis direction.
  • the distance spaced apart from the second signal line 212 may be substantially the same.
  • the second opening structure 592 including a pair of first and second openings 421 and 521 is spaced apart from the second signal line 212 in the x-axis direction by a second 3
  • the distances spaced apart from the signal line 213 may be substantially the same.
  • the third opening structure 593 including a pair of first and second openings 431 and 531 is spaced apart from the third signal line 213 in the x-axis direction by a second 4
  • the distances spaced apart from the signal line 214 may be substantially the same.
  • the fourth opening structure 594 including a pair of first openings 441 and second openings 541 is spaced apart from the fourth signal line 214 in the x-axis direction by a second 5
  • the distance from the signal line 215 may be substantially the same.
  • the fifth opening structure 595 including a pair of first openings 451 and second openings 551 is spaced apart from the fifth signal line 215 in the x-axis direction by a second A distance spaced apart from the 6 signal line 216 may be substantially the same.
  • the sixth opening structure 596 including a pair of first openings 461 and second openings 561 is spaced apart from the sixth signal line 216 in the x-axis direction by a second 7
  • the distance from the signal line 217 may be substantially the same.
  • the seventh opening structure 597 including a pair of first openings 471 and second openings 571 is spaced apart from the seventh signal line 217 in the x-axis direction by a second 8
  • the distance from the signal line 218 may be substantially the same.
  • the eighth opening structure 598 including a pair of first openings 481 and second openings 581 is spaced apart from the eighth signal line 218 in the x-axis direction by a second 9
  • the distance from the signal line 219 may be substantially the same.
  • the first opening structure 591 , the second opening structure 592 , the third opening structure 593 , the fourth opening structure 594 , A fifth opening structure 595 , a sixth opening structure 596 , a seventh opening structure 597 , or an eighth opening structure 598 is located between two signal lines adjacent to each other and closer to one of the two signal lines.
  • a thickness (eg, a height in the z-axis direction) of the first insulating layer 311 may be substantially the same as a thickness of the second insulating layer 312 .
  • the thickness of the first insulating layer 311 and the thickness of the second insulating layer 312 may be different from each other.
  • a conductive layer 506 including a plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 is coupled to the first ground plane 341 in the z-axis direction and
  • the spaced distance from the second ground plane 342 may be substantially the same.
  • the distance that the first surface 311a of FIG. 3 is spaced apart from the first ground plane 341 is substantially the same as the distance that the first surface 311a is spaced apart from the second ground plane 342 can do.
  • the distance the conductive layer 506 is spaced apart from the first ground plane 341 in the z-axis direction may be different from the distance the conductive layer 506 is spaced apart from the second ground plane 342 .
  • the first insulating layer 311 and the second insulating layer 312 may be formed of an integral dielectric and may include the same material.
  • the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 may be located inside the dielectric.
  • FIG. 6 is an enlarged view of a portion in a cross-sectional view of the circuit board 200 shown in FIG. 5 according to an exemplary embodiment.
  • an electromagnetic field (eg, an electric field and a magnetic field) may be formed.
  • An electromagnetic field (electromagnetic wave (or electromagnetic wave)) may form a field between the first ground plane 341 and the second ground plane 342 and travel along the y-axis direction of the circuit board 200 .
  • this type of electromagnetic field or electromagnetic wave may be referred to as a TEM (transverse electromagnetic) mode.
  • a signal line eg, a first signal line 211 , a second signal line 212 , a third signal line 213 , a fourth signal line 214 , a fifth signal line 215 , a sixth signal line 216 .
  • a current relating to a frequency signal is applied to the seventh signal line 217, the eighth signal line 218, or the ninth signal line 219), some of the electromagnetic waves of the current are transmitted to the surface of the signal line and the first ground plane 341.
  • Electromagnetic waves traveling in this way may be referred to as guided waves.
  • the TEM mode may be implemented based on such a guided wave.
  • the plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 , 481 formed in the first ground plane 341 , and/or in the second ground plane 342 .
  • the formed second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 , 581 are formed between the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 . It can reduce electromagnetic interference (EMI) or crosstalk.
  • EMI electromagnetic interference
  • the first opening 411 and/or the second opening 511 may reduce electromagnetic interference or crosstalk between the first signal line 211 and the second signal line 212 .
  • the first opening 421 and/or the second opening 521 may reduce electromagnetic interference or crosstalk between the second signal line 212 and the third signal line 213 .
  • the first opening 431 and/or the second opening 531 may reduce electromagnetic interference or crosstalk between the third signal line 213 and the fourth signal line 214 .
  • the first opening 441 and/or the second opening 541 may reduce electromagnetic interference or crosstalk between the fourth signal line 214 and the fifth signal line 215 .
  • the first opening 451 and/or the second opening 551 may reduce electromagnetic interference or crosstalk between the fifth signal line 215 and the sixth signal line 216 .
  • the first opening 461 and/or the second opening 561 may reduce electromagnetic interference or crosstalk between the sixth signal line 216 and the seventh signal line 217 .
  • the first opening 471 and/or the second opening 571 may reduce electromagnetic interference or crosstalk between the seventh signal line 217 and the eighth signal line 218 .
  • the first opening 481 and/or the second opening 581 may reduce electromagnetic interference or crosstalk between the eighth signal line 218 and the ninth signal line 219 .
  • a plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 , 481 and/or a plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 , 581 are omitted, electromagnetic interference or crosstalk between the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 may occur due to a surface wave. .
  • Electromagnetic waves traveling in this way may be referred to as surface waves.
  • the surface wave is trapped inside the circuit board 200 (eg, the region between the first ground plane 341 and the second ground plane 342 ) and travels, and is coupled with the surroundings (eg, a signal line) to have an electromagnetic effect. (eg electromagnetic interference, or crosstalk).
  • a plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 , 481 and/or a plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 . , 571 , 581 may reduce electromagnetic interference or crosstalk between the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 by changing a boundary condition for an electromagnetic field or electromagnetic wave. .
  • the first ground plane 341 and/or the second ground plane 342 may transmit external electromagnetic noise (eg, electromagnetic noise) to the plurality of signal lines 211 , 212 , 213 , 214 , 215 . , 216, 217, 218, 219) can be reduced.
  • external electromagnetic noise eg, electromagnetic noise
  • the 7 ground plane 347 may form a shielding structure that at least partially surrounds the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 .
  • the third ground plane 343 , the fourth ground plane 344 , or the fifth ground plane 345 is an external electron applied to one surface 200a of the circuit board 200 together with the first ground plane 341 . Miracle noise can be reduced or shielded.
  • the sixth ground plane 346 or the seventh ground plane 347 may reduce or shield external electromagnetic noise applied to the other surface 200b of the circuit board 200 together with the second ground plane 342 . have.
  • the shielding structure may reduce electromagnetic influence of the circuit board 200 on electrical elements around the circuit board 200 .
  • the electromagnetic field or a portion of the electromagnetic wave may include a plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 , 481 , and/or a plurality of second openings 511 , 521 , It may propagate through 531 , 541 , 551 , 561 , 571 , 581 and out of the area between the first ground plane 341 and the second ground plane 342 .
  • This type of electromagnetic wave may be referred to as a leaky wave.
  • such a leakage wave is transmitted to the third ground plane 343 , the fourth ground plane 344 , the fifth ground plane 345 , the sixth ground plane 346 , or the seventh ground plane 347 . It may be difficult to propagate to the outside of the circuit board 200 as it is shielded (or absorbed) by the circuit board 200 .
  • the conductive layer 506 including the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 is positioned adjacent to the edge of the circuit board 200 . It may include an eighth ground plane 504 and/or a ninth ground plane 505 .
  • the eighth ground plane 504 and/or the ninth ground plane 505 includes a first ground plane 341 , a second ground plane 342 , a third ground plane 343 , and a fourth ground plane 344 .
  • the fifth ground plane 345, the sixth ground plane 346, or the seventh ground plane 347 together with the external electromagnetic noise is transmitted through the plurality of signal lines 211, 212, 213, 214, 215, 216, 217 , 218 , and 219 may be reduced, or the electromagnetic influence of the circuit board 200 on electrical elements around the circuit board 200 may be reduced.
  • the first ground plane 341 , the second ground plane 342 , the third ground plane 343 , the fourth ground plane 344 , the fifth ground plane 345 , the sixth ground plane 346 , the seventh ground plane 347 , the eighth ground plane 348 , and the ninth ground plane 349 may be electrically connected through a plurality of conductive vias.
  • the plurality of ground planes 341 , 342 , 343 , 344 , 345 , 346 , 347 , 504 , and 505 and a plurality of conductive vias electrically connecting them may form a ground structure having a corresponding potential.
  • the ground structure is not short-circuited with the plurality of signal lines 211, 212, 213, 214, 215, 216, 217, 218, and 219, so that the plurality of signal lines 211, 212, 213, 214, 215, 216, Signals transmitted through 217, 218, and 219 may be maintained.
  • the ground structure may form a shielding structure that at least partially surrounds the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 .
  • the shielding structure reduces the influence of external electromagnetic noise on the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 , or reduces the effect of the circuit board 200 on the circuit board 200 . ) can reduce the electromagnetic influence on the surrounding electrical elements.
  • the electromagnetic wave (eg, surface wave) reaching the edge of the circuit board 200 may be diffracted and radiated to the outside (eg, end-fire radiation).
  • a radiated wave may be shielded by the shielding structure (eg, the eighth ground plane 504 and the ninth ground plane 505), so that it may not substantially propagate to the outside. Due to this, the influence of the circuit board 200 on electrical elements around the circuit board 200 may be reduced.
  • the circuit board 200 may further include a tenth ground plane disposed on the first insulating layer 311 .
  • the tenth ground plane is between the first signal line 211 and the second signal line 212, between the second signal line 212 and the third signal line 213, between the third signal line 213 and the fourth signal line 214, The fourth signal line 214 and the fifth signal line 215 , the fifth signal line 215 and the sixth signal line 216 , the seventh signal line 217 and the eighth signal line 218 , and/or the eighth signal line 218 . ) and the ninth signal line 219 .
  • the tenth ground plane may be included in the conductive layer 506 including the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 .
  • the tenth ground plane may be positioned between two signal lines adjacent to each other to reduce electromagnetic interference between the two signal lines.
  • a plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 , 481 and/or a plurality of first openings 511 , 521 , 531 , 541 , 551 , 561 . , 571 and 581 may be implemented so as not to substantially affect the impedance of the circuit board 200 .
  • the impedance of the circuit board 200 is substantially the same.
  • an impedance included in the critical range may be formed.
  • the impedance of the circuit board 200 is substantially the same or in a critical range. It is possible to form an included impedance.
  • first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 , 481 and/or a plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 , 581) is formed, power loss and/or transmission loss when a signal having a specified or selected frequency is transmitted through a plurality of signal lines 211, 212, 213, 214, 215, 216, 217, 218, 219 can be reduced, so that the reliability of signal transmission can be secured.
  • a portion formed not to overlap with (211, 212, 213, 214, 215, 216, 217, 218, 219) may be referred to as a plurality of first fill-cuts.
  • the plurality of first fill cuts substantially eliminate the impedance effect of the first ground plane 341 on the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 , while Electromagnetic interference between the signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 can be reduced.
  • the plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 , and 581 when viewed in the z-axis direction, the second ground plane 342 is a plurality of signal lines
  • a portion formed not to overlap with (211, 212, 213, 214, 215, 216, 217, 218, 219) may be referred to as a plurality of second fill cuts.
  • the plurality of second fillcuts substantially eliminate the impedance effect of the second ground plane 342 on the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 . Electromagnetic interference between the signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 and 219 can be reduced.
  • an electrical length (eg, a length expressed as a ratio of wavelengths) of the plurality of first openings 411 , 421 , 431 , 441 , 451 , 461 , 471 , and 481 is substantially in the frequency characteristic of the circuit board 200 .
  • an electrical length (eg, a length represented by a ratio of wavelengths) of the plurality of second openings 511 , 521 , 531 , 541 , 551 , 561 , 571 , and 581 may substantially affect the frequency characteristic of the circuit board 200 .
  • the plurality of second openings 511, 521, 531, 541, 551, Resonance based on the electrical length of 561 , 571 , 581 may occur. These resonances can cause transmission losses (eg signal leakage). In some cases, these resonances may affect other electrical components around the circuit board 200 .
  • a signal of a specified or selected frequency is transmitted through a plurality of signal lines 211, 212, 213, 214, 215, 216, 217, 218, 219, a plurality of first openings 411, A plurality of first openings 411, 421, 431, 441, 451, 461 so that resonance of the specified or selected frequency does not occur based on the electrical length of 421, 431, 441, 451, 461, 471, 481 , 471, 481) can be designed.
  • a signal of a specified or selected frequency is transmitted through a plurality of signal lines 211, 212, 213, 214, 215, 216, 217, 218, 219, a plurality of second openings 511, A plurality of second openings 511, 521, 531, 541, 551, 561 so that resonance of the specified or selected frequency does not occur based on the electrical length of 521, 531, 541, 551, 561, 571, 581 , 571, 581) can be designed.
  • FIG. 7 is a graph illustrating a loss on a frequency distribution of the circuit board 200 of FIG. 5 according to an exemplary embodiment.
  • reference numeral 701 denotes a loss on a frequency distribution for the first case in which the plurality of first openings 400 are implemented as shown in FIG. 4 .
  • Reference numeral 702 denotes a loss in frequency distribution for a case in which the plurality of first openings 400 are extended longer in the y-axis direction compared to the embodiment of FIG. 4 .
  • the second case can form resonance at different frequencies compared to the first case (see reference numerals 702a, 702b, and 702c). Accordingly, the frequency of a signal that can be transmitted through the signal line while reducing power loss and/or transmission loss may not be more varied or limited in the first case than in the second case. In the first case, compared to the second case, it is possible to transmit a signal even in a wide frequency band without loss due to the resonance.
  • a material or shape (eg, thickness or width) of the components of the circuit board 200 to form an impedance (eg, about 50 ohms) corresponding to a specified or selected frequency can be implemented in various ways.
  • the first width W1 of the plurality of first openings 400 extending in the y-axis direction may be about 1 mm or less.
  • a second width W2 of the plurality of first openings 400 extending in the x-axis direction may be about 60 ⁇ m (micrometer) or less.
  • a gap G1 in which the plurality of first openings 400 are arranged in the y-axis direction may be about 100 ⁇ m or less.
  • the interval G2 in which the plurality of first openings 400 are arranged in the x-axis direction may be about 150 ⁇ m to about 200 ⁇ m or less.
  • the shape and size of the plurality of first openings 400 are not limited to the embodiment of FIG. 4 and may vary.
  • the plurality of second openings formed in the second ground plane 342 have the same shape overlapping the first openings 400 of FIG. 4 when viewed in the z-axis direction. can be
  • At least one dielectric included in the circuit board 200 may have, for example, a dielectric constant or a dielectric loss factor to form an impedance corresponding to a specified or selected frequency.
  • the at least one dielectric is, for example, a first insulating layer 311 , a second insulating layer 312 , a third insulating layer 313 , a fourth insulating layer 314 , and a fifth insulating layer 315 . , a sixth insulating layer 316 , a seventh insulating layer 317 , a first non-conductive material 318 , or a second non-conductive material 319 .
  • the first insulating layer 311 and the second insulating layer 312 may have substantially the same dielectric constant.
  • the circuit board 200 connects the plurality of signal lines 211 , 212 , 213 , 214 , 215 , 216 , 217 , 218 , and 219 . It can support high propagation speed through
  • the at least one dielectric material may have high-frequency characteristics (eg, low dielectric constant and low dielectric loss factor).
  • the circuit board 200 of FIG. 2 may be utilized for differential signaling.
  • Differential signaling may refer to a method of electrically transmitting information (or data) using complementary differential signals.
  • the transmitting side or the receiving side selects three signal lines, and the transmitting side selects the first differential signal
  • the second differential signal and the third A differential signal can be generated and transmitted to the receiver through three selected signal lines.
  • the first differential signal, the second differential signal, and the third differential signal may have different levels (or voltages).
  • the first differential signal may be one of a high level, a middle level, and a low level.
  • the second differential signal is one of a high level, a middle level, and a low level, and may have a level different from that of the first differential signal.
  • the third differential signal is one of a high level, a middle level, and a low level, and may have a different level from the first differential signal and the second differential signal.
  • the reception side may compare differential signals transmitted from the transmission side, and obtain (or extract) data based on the comparison value (eg, differential signal processing or differential signal operation).
  • the transmitting side may be at least one of the components included in the electronic device 101 of FIG. 1
  • the receiving side may be at least one of the components included in the electronic device 101 of FIG. 1 . have. For example, referring to FIG.
  • the transmitting side may include a processor 120
  • the receiving side may include a memory 130 , an input device 150 , an audio output device 155 , a display device 160 , and an audio module. 170 , sensor module 176 , interface 177 , haptic module 179 , camera module 180 , power management module 188 , communication module 190 , subscriber identification module 196 , or antenna module (197) may be included.
  • the transmitting side includes the memory 130 , the input device 150 , the sound output device 155 , the display device 160 , the audio module 170 , the sensor module 176 , and the interface.
  • a haptic module 179 a camera module 180 , a power management module 188 , a communication module 190 , a subscriber identification module 196 , or an antenna module 197 , and the receiving side is It may include a processor 120 .
  • the transmitting side or the receiving side selects two signal lines, and the transmitting side receives a first differential signal and a second differential signal for data to be transmitted It can be generated and transmitted to the receiving side through two selected signal lines.
  • the first differential signal and the second differential signal may have a complementary relationship to each other.
  • the first differential signal and the second differential signal may have opposite phases.
  • the first differential signal and the second differential signal may have different levels (or voltages) (eg, high level and low level).
  • the receiving side may compare differential signals received from the transmitting side, and acquire (or extract) data based on the comparison value (eg, differential signal processing or differential signal operation).
  • 8A, 8B, 8C, 8D, and 8E are diagrams for explaining an operation related to differential signaling according to an embodiment.
  • FIG. 8A shows a transmit/receive circuit 800 according to one embodiment.
  • FIG. 8B illustrates the levels of differential signals transmitted through the transmit/receive circuit 800 of FIG. 8A according to an embodiment.
  • the transmit/receive circuit 800 comprises a single-ended field of transmitters 810 , a differential field of receivers 820 , a first A signal line 831 , a second signal line 832 , or a third signal line 833 may be included.
  • transmitters may include a master integrated circuit (IC) (eg, processor 120 of FIG. 1 ), and receivers may be connected to slave ICs (eg, processor 120 of FIG. 1 ) to exchange signals. elements) may be included.
  • the transmitters may include a slave IC (eg, elements connected to the processor 120 of FIG. 1 to exchange signals), and the receivers may include a master IC (eg, the processor 120 of FIG.
  • the single-ended regions 810 of the transmitters may generate an 'A' differential signal (A), a 'B' differential signal (B), and a 'C' differential signal (C) for data to be transmitted.
  • the single-ended region 810 of the transmitters may transmit the 'A' differential signal A to the differential region 820 of the receivers through the first signal line 831 .
  • the single-ended region 810 of the transmitters may transmit the 'B' differential signal B to the differential region 820 of the receivers through the second signal line 832 .
  • the single-ended region 810 of the transmitters may transmit a 'C' differential signal C to the differential region 820 of the receivers through the third signal line 833 .
  • the 'A' differential signal (A) may be referred to as an 'A' single-ended input signal or a transmitter 'A' signal.
  • the 'B' differential signal (B) may also be referred to as a 'B' single-ended input signal, or a transmit-end 'B' signal.
  • the 'C' differential signal (C) may also be referred to as a 'C' single-ended input signal, or a transmitting end 'C' signal.
  • the circuit board 200 includes a first wire group including a first signal line 211 , a second signal line 212 , and a third signal line 213 ( 501, a second wire group 502 including a fourth signal line 214, a fifth signal line 215, and a sixth signal line 216, or a seventh signal line 217, an eighth signal line 218, and a third wire group 503 including a ninth signal line 219 .
  • the circuit board 200 of FIG. 2 may be applied to the transmission/reception circuit 800, and in this case, the first signal line 831, the second signal line 832, and the third signal line 833 of FIG. They may correspond to signal lines included in the first wire group 501 , the second wire group 502 , or the third wire group 503 .
  • the 'A' differential signal (A), the 'B' differential signal (B), and the 'C' signal C may be complementary signals.
  • the 'A' differential signal A may represent one of a high level, a middle level, and a low level.
  • the 'B' differential signal B may represent one of a high level, a middle level, and a low level, and may represent a different level from the 'A' differential signal A.
  • the 'C' differential signal (C) may represent one of a high level, a middle level, and a low level, and may represent a different level from the 'A' differential signal (A) and the 'B' differential signal (B).
  • the differential region 820 of the receivers compares the 'A' differential signal (A), the 'B' differential signal (B), and the 'C' differential signal (C) with each other.
  • a receiving end input signal (or a receiver input signal) may be obtained.
  • the differential region 820 of the receivers may obtain the 'A-B' receiving end input signal A-B regarding the electrical difference between the 'A' differential signal (A) and the 'B' differential signal (B).
  • the differential region 820 of the receivers may obtain a 'B-C' receiving end input signal B-C regarding an electrical difference between the 'B' differential signal (B) and the 'C' differential signal (C).
  • the differential region 820 of the receivers may obtain the 'C-A' receiving end input signal C-A regarding the electrical difference between the 'C' differential signal (C) and the 'A' differential signal (A).
  • FIG. 8C illustrates voltages of 'A' differential signal (A), 'B' differential signal (B), and 'C' differential signal (C) transmitted through the transmission/reception circuit 800 of FIG. 8A according to an embodiment. It is a table about the state of the wire determined based on it. According to an embodiment, the table shown in FIG. 8C may conform to a mobile industry processor interface (MIPI) physical layer (C-Phy) standard.
  • MIPI mobile industry processor interface
  • C-Phy physical layer
  • an 'A' differential signal (A), a 'B' differential signal (B), and a 'C' differential signal (C) are generated in a single-ended region 810 of the transmitters.
  • a voltage eg, signal voltage, wire amplitude
  • voltages of the 'A' differential signal (A), the 'B' differential signal (B), and the 'C' differential signal C may be transitioned between 3 ⁇ 4V, 1 ⁇ 2V, and 1 ⁇ 4V.
  • the voltage of the differential signal A, B, or C is 3 ⁇ 4V, it may be defined that the voltage of the differential signal corresponds to a 'high' signal level (eg, a line signal level).
  • the voltage of the differential signal A, B, or C is 1 ⁇ 2V, it may be defined that the voltage of the differential signal corresponds to a 'middle' signal level.
  • the differential region 820 of the receivers may obtain an 'A-B' receiving end input signal A-B obtained by differentiating a 'B' differential signal (B) from an 'A' differential signal (A).
  • the differential region 820 of the receivers may obtain the 'B-C' receiving end input signal B-C obtained by differentially dividing the 'C' differential signal (C) from the 'B' differential signal (B).
  • the differential region 820 of the receivers may obtain the 'C-A' receiving end input signal C-A obtained by differentially dividing the 'A' differential signal (A) from the 'C' differential signal (C).
  • the voltage (eg receiver differential input voltage, or receiver input voltage) of 'AB' receiver input signal (AB), 'BC' receiver input signal (BC), or 'CA' receiver input signal (CA) is -1 ⁇ 4V, + It can be 1 ⁇ 4V, -1 ⁇ 2V, or +1 ⁇ 2V.
  • the differential region 820 of the receivers may generate a receiving end output signal based on the voltage of the receiving end input signal A-B, B-C, or C-A.
  • the differential region 820 of the receivers is a digital output value (eg, receiver digital output) as the receiving end output signal Rx_AB.
  • a '1' can be created (modulated).
  • the differential region 820 of the receivers may generate (modulate) a digital output value of '0' as the receiving end output signal Rx_AB. .
  • the differential region 820 of the receivers generates (modulates) the digital output value '1' as the receiving end output signal Rx_BC.
  • the differential region 820 of the receivers generates (modulates) a digital output value of '0' as the receiving end output signal Rx_BC.
  • the differential region 820 of the receivers generates (modulates) the digital output value '1' as the receiving end output signal Rx_CA.
  • the differential region 820 of the receivers generates (modulates) a digital output value of '0' as the receiving end output signal Rx_CA.
  • the levels of the 'A' differential signal (A), the 'B' differential signal (B), and the 'C' differential signal (C) six wire states can be defined.
  • the differential region 820 of the receivers is '+x', ' depending on the level (eg, voltage) of the 'A' differential signal (A), 'B' differential signal (B), and 'C' differential signal (C).
  • a wire status name referred to as -x', '+y', '-y', '+z', or '-z' may be determined (or extracted). For example, a high level 'A' differential signal (A), a low level 'B' differential signal (B), and a middle level 'C' differential signal (C) are generated in the single ended region 810 of the transmitters.
  • the wire state name When transmitted to the differential region 820 of the receivers, the wire state name may be defined as '+x'.
  • a low level 'A' differential signal (A), a high level 'B' differential signal (B), and a middle level 'C' differential signal (C) are applied in the single-ended region 810 of the transmitters to the differential region of the receivers.
  • the wire state name may be defined as '-x'.
  • the wire state name may be defined as '+y'.
  • a middle level 'A' differential signal (A), a low level 'B' differential signal (B), and a high level 'C' differential signal (C) are applied in the single-ended region 810 of the transmitters to the differential region of the receivers.
  • the wire state name may be defined as '-y'.
  • a low level of 'A' differential signal (A), a middle level of a 'B' differential signal (B), and a high level of 'C' differential signal (C) are applied in the single-ended region 810 of the transmitters to the differential region of the receivers.
  • the wire state name may be defined as '+z'.
  • a high level 'A' differential signal (A), a middle level 'B' differential signal (B), and a low level 'C' differential signal (C) are applied in the single-ended region 810 of the transmitters to the differential region of the receivers.
  • the wire state name may be defined as '-z'.
  • the differential region 820 of the receivers depends on the level (eg, voltage) of the 'A' differential signal (A), the 'B' differential signal (B), and the 'C' differential signal (C).
  • the differential region 820 of the receivers is the information or Data may be acquired (or extracted).
  • the differential region 820 of the receivers may determine a symbol value according to a condition in which the extracted wire state is changed, and may acquire information or data based on the symbol value (eg, decoding). )).
  • FIG. 8D illustrates voltages (eg, single-ended input voltages) of differential signals (eg, single-ended input signals) transmitted through the transmission/reception circuit 800 of FIG. 8A according to an embodiment.
  • Fig. 8E shows receiving terminal input signals obtained by comparing differential signals transmitted through the transmitting/receiving circuit 800 of Fig. 8A according to an embodiment.
  • the 'A' differential signal A is transmitted through the first signal line 831 and the 'B' differential signal B is transmitted through the second signal line 832 . is transmitted, and when the 'C' differential signal (C) is transmitted through the third signal line 833, the 'A' differential signal (A), the 'B' differential signal (B), and the 'C' differential signal (C) ) can be transitioned to different voltages.
  • the voltage V A of the 'A' differential signal A, the voltage V B of the 'B' differential signal B , and the voltage V C of the 'C' differential signal C are at a first level (e.g.
  • the differential region 820 of the receivers compares the 'A' differential signal (A), the 'B' differential signal (B), and the 'C' differential signal (C) with each other to determine the receiving end input signal (eg : 'AB' receiving end input signal (AB), 'BC' receiving end input signal (BC), and 'CA' receiving end input signal (CA)) can be obtained.
  • the receiving end input signal eg : 'AB' receiving end input signal (AB), 'BC' receiving end input signal (BC), and 'CA' receiving end input signal (CA)
  • the wire state is the voltage (V A ) of the 'A' differential signal (A), the voltage (V B ) of the 'B' differential signal ( B ), and the voltage (V C ) of the 'C' differential signal (C).
  • the differential region 820 of the receivers includes a voltage difference (V AB_diff ) representing an 'AB' receiving end input signal AB, a voltage difference representing a 'BC' receiving end input signal BC (V BC_diff ), and a 'CA' receiving end input
  • a wire state (eg +x, -x, +y, -y, +z, or -z) can be determined based on the voltage difference V CA_diff representing the signal CA.
  • the differential region 820 of the receivers may acquire (or extract) information or data based on the determined wire state.
  • the circuit board 200 of FIG. 2 is connected to the transmission/reception circuit 800 of FIG. 8A for the first signal line 831, the second signal line 832, and the third signal line 833 of FIG. 8A. can be applied.
  • FIG. 9 shows an eye diagram 900 for differential signaling when the circuit board 200 of FIG. 2 is utilized as a transmission line, according to an embodiment.
  • 10 shows, for example, that the circuit board 200 is implemented and transmitted without a plurality of first openings 400 of the first ground plane 341 and a plurality of second openings of the second ground plane 342 .
  • the 'A' differential signal (eg, the 'A' differential signal (A) of FIG. 8B ) is the first signal line 211 of the first wire group 501 of FIG. 5 and the second wire group 502 of FIG. may be transmitted through the fourth signal line 214 of the , and/or the seventh signal line 217 of the third wire group 503 .
  • the 'B' differential signal (eg, the 'B' differential signal (B) in FIG. 8B ) is the second signal line 212 of the first wire group 501 of FIG. 5 and the fifth signal line of the second wire group 502 of FIG. 5 . 215 , and/or through the eighth signal line 218 of the third wire group 503 .
  • the 'C' differential signal (eg, the 'C' differential signal (C) in FIG. 8B ) is the third signal line 213 of the first wire group 501 of FIG. 5 and the sixth signal line of the second wire group 502 of FIG. 5 . 216 , and/or through the ninth signal line 218 of the third wire group 503 .
  • 9 and 10 show the electrical difference between the 'A' differential signal and the 'B' differential signal (eg, the 'AB' receiving end input signal (AB) in FIG. 8C), the electrical difference between the 'B' differential signal and the 'C' differential signal. (eg, 'BC' receiving end input signal (BC) in FIG. 8c), or an electrical difference between the 'C' differential signal and 'A' differential signal (eg, 'CA' receiving end input signal (CA) in FIG. 8c) It could be an eye diagram of voltage.
  • the eye height (EH) of the eye diagram 900 shown in FIG. 9 is greater than the EH of the eye diagram 1000 shown in FIG. 10 .
  • EH may be about 86.57 mV.
  • EH may be about 47.23 mV.
  • the eye width (EW) of the eye diagram shown in FIG. 9 is greater than the EW of the eye diagram shown in FIG. 10 .
  • EW may be about 0.90 UI (unit interval) (or bit period).
  • EW may be about 0.84 UI. Comparing the eye diagram 900 of FIG. 9 and the eye diagram 1000 of FIG.
  • the plurality of first openings 400 and/or the second ground plane 342 formed in the first ground plane 341 are The formed plurality of second openings may increase EH and/or EW.
  • An increase in EH or EW may expand an eye opening to improve transmission performance or transmission characteristics of the circuit board 200 .
  • the increase in EH is a digital output value (eg, '1') as a receiving end output signal (Rx_AB, Rx_BC, or Rx_CA) based on the receiving end input signal (AB, BC, or CA)
  • Rx_AB, Rx_BC, or Rx_CA a digital output value
  • an error in the determination may be reduced.
  • an increase in EH may increase a noise margin.
  • the noise margin may refer to the maximum amount of noise that does not affect the normal operation of an electronic circuit or logic circuit.
  • the expansion of the eye opening based on the plurality of first openings 400 formed in the first ground plane 341 and/or the plurality of second openings formed in the second ground plane 342 is a distortion (eg, : Various parameters of the eye diagram such as the width of the top and bottom of the eye pattern), Sensitivity (eg, sensitivity to timing error through the inclination of the eye pattern), or timing jitter (eg, the part where the rising and falling of the waveform intersect) It is possible to improve the transmission characteristics of
  • FIG. 11 is a cross-sectional view of a circuit board 1100 according to another exemplary embodiment.
  • the circuit board 1100 may be implemented based on a microstrip line.
  • the circuit board 1100 may be, for example, a dielectric including an insulating layer 1110 , a plurality of signal lines 1121 , 1122 , 1123 , or a ground plane 1130 .
  • the insulating layer 1110 may include a first surface 1110a and a second surface 1110b positioned opposite to the first surface 1110a.
  • the plurality of signal lines 1121 , 1122 , and 1123 may be positioned on the first surface 1110a.
  • the ground plane 1130 may be located on the second surface 1110b.
  • the ground plane 1130 may include a plurality of openings 1131 and 1132 .
  • the plurality of openings 1131 and 1131 may not overlap the plurality of signal lines 1121 , 1122 , and 1123 when viewed in the z-axis direction.
  • one opening 1131 may be positioned between the first signal line 1121 and the second signal line 1122 when viewed in the z-axis direction.
  • Another opening 1132 may be located between the second signal line 1122 and the third signal line 1123 when viewed in the z-axis direction.
  • the number of signal lines and the number of openings included in the ground plane 1130 are not limited to the embodiment of FIG. 11 and may vary.
  • first insulating layer 311 eg, insulating layer 1110 of the circuit board 200 according to the embodiment of FIG. 5
  • a plurality of signal lines 211, 212, 213, 214, 215, 216, 217, 218, 219 eg, a plurality of signal lines 1121, 1122, 1123
  • a first ground plane 341 eg: It may be implemented as a layer assembly including the ground plane 1130.
  • the ground plane 1130 may be implemented in a form including periodic slits along the plurality of signal lines 1121 , 1122 , and 1123 like the first ground plane 341 of FIG. 4 .
  • the circuit board 1100 may be used, for example, as a transmission line for transmitting frequency signals (voltage, current).
  • a frequency signal flows through the plurality of signal lines 1121 , 1122 , and 1123 , there may be an electromagnetic field (eg, an electric field and a magnetic field) distributed around the plurality of signal lines 1121 , 1122 , and 1123 .
  • a portion of the electromagnetic field (or electronic board) may travel along free space (eg, air), and the rest may travel along the circuit board 1100 .
  • This type of electromagnetic field or electromagnetic wave can be referred to as a quasi-TEM mode.
  • Electromagnetic waves traveling in this way may be referred to as guided waves.
  • the plurality of openings 1131 and 1132 formed in the ground plane 1130 may reduce electromagnetic interference (EMI) or crosstalk between the plurality of signal lines 1121 , 1122 and 1123 .
  • EMI electromagnetic interference
  • one opening 1131 may reduce electromagnetic interference or crosstalk between the first signal line 1121 and the second signal line 1122 .
  • the other opening 1132 may reduce electromagnetic interference or crosstalk between the second signal line 1122 and the third signal line 1123 .
  • electromagnetic interference or crosstalk between the plurality of signal lines 1121 , 1122 and 1123 may occur due to a surface wave.
  • Some of the electromagnetic waves of the current may travel along the interface or the inside of the insulating layer 1110 due to total reflection at the interfaces between the two media.
  • the surface wave traveling in this way may be trapped inside the circuit board 1110 and travel, and may be combined with a periphery (eg, a signal line) to have an electromagnetic effect.
  • the plurality of openings 1131 and 1132 may reduce electromagnetic interference or crosstalk between the plurality of signal lines 1121 , 1122 and 1123 by changing a boundary condition for an electromagnetic field or electromagnetic wave.
  • the electromagnetic field or a portion of the electromagnetic wave may propagate through the plurality of openings 1131 and 1132 as leaky waves.
  • the circuit board 1100 has various shielding structures (eg, the third ground plane 343 and the fourth ground plane 344 of FIG. 5 ) that prevent the leakage wave from propagating to the outside. ), or a fifth ground plane 345).
  • the circuit board 1100 may include a shielding structure such as the eighth ground plane 504 and/or the ninth ground plane 505 of FIG. 5 .
  • electromagnetic waves eg, surface waves reaching the edge of the circuit board 1100 may be diffracted and radiated to the outside (eg, end-fire radiation). Such a radiation wave may not be substantially propagated to the outside by being shielded by the shielding structure.
  • the openings 1131 and 1132 may be implemented so as not to substantially affect the impedance of the circuit board 1100 .
  • the impedance of the circuit board 1100 may be substantially the same or may form an impedance included in a critical range. Due to this, even if the plurality of openings 1131 and 1132 are formed, power loss and/or transmission loss can be reduced when a signal having a specified or selected frequency is transmitted through the plurality of signal lines 1121, 1122, 1123. Therefore, reliability of signal transmission can be secured.
  • the plurality of openings 1131 and 1132 is a portion formed so that the ground plane 1130 does not overlap the plurality of signal lines 1121 , 1122 , and 1123 when viewed in the z-axis direction. They may be referred to as fillcuts.
  • the plurality of fill cuts reduce electromagnetic interference between the plurality of signal lines 1121 , 1122 , and 1123 while substantially eliminating the impedance effect of the ground plane 1130 on the plurality of signal lines 1121 , 1122 , and 1123 .
  • electrical lengths (eg, a length expressed as a ratio of wavelengths) of the plurality of openings 1131 and 1132 may substantially affect the frequency characteristics of the circuit board 1100 .
  • Resonance based on electrical lengths of the plurality of openings 1131 and 1132 may occur due to an electric field formed by the flow of current through the plurality of signal lines 1121 and 1122 .
  • These resonances can cause transmission losses (eg signal leakage). In some cases, these resonances may affect other electrical components around the circuit board 1100 .
  • the specified or selected frequency of The shape of the plurality of openings 1131 and 1132 may be determined so that resonance does not occur.
  • the circuit board 1100 is not limited to the embodiment of FIG. 11 and may further include an additional insulating layer, an additional signal line, or an additional ground plane.
  • the circuit board 1100 is not limited to the embodiment of FIG. 11 and may be implemented with various multilayer boards based on microstrip lines.
  • the circuit board 1100 may be utilized for differential signaling.
  • the circuit board 1100 may be implemented as a transmission line connecting the single-ended region 810 of the transmitters and the differential region 820 of the receivers in the transmission/reception circuit 800 of FIG. 8A .
  • an electronic device eg, electronic device 101 in FIG. 1
  • includes a first electrical component eg, single-ended region 810 of transmitters in FIG. 8A
  • a second electrical component eg, electronic device 101 in FIG. 8A
  • the electronic device may include a circuit board (eg, the circuit board 200 of FIG. 2 ) that transmits a signal of a specified or selected frequency between the first electrical component and the second electrical component.
  • the circuit board includes a first side (eg, the first side 311a of FIG. 3 ), and a second side opposite the first side (eg, the second side 311b of FIG. 3 ).
  • the circuit board may include a first dielectric layer (eg, the first insulating layer 311 of FIG. 3 ) including:
  • the circuit board includes a first signal line (eg, the first signal line 211 of FIG. 2 or 5) and a second signal line (eg, the second signal line 212 of FIG. 2 or 5) positioned on the first surface can do.
  • the circuit board may include a first ground plane (eg, the first ground plane 341 of FIG. 3, 4, or 5) positioned on the second surface.
  • the first ground plane includes a plurality of first openings (eg, in FIG. 4 of the first opening array 401).
  • the plurality of first openings may be formed on the second surface (eg, the second surface 311b of FIG. 3 ).
  • the first signal line eg, the first signal line 211 of FIG. 2 or 5
  • the second signal line eg, the second signal line 212 of FIG. 2 or 5
  • the plurality of first openings may be periodically formed.
  • the plurality of first openings may include the first signal line (eg, the first signal line 211 of FIG. 2 ) or A first width extending along the second signal line (eg, the second signal line 212 in FIG. 2 ) (eg, the first width W1 in FIG. 4 ), and the first signal line toward the second signal line A second width extending in the direction (eg, the second width W2 of FIG. 4 ) may be included.
  • the first width may be greater than the second width.
  • the plurality of first openings when viewed from above the second surface (eg, the second surface 311b of FIG. 3 ), the plurality of first openings (eg, the first opening array 401 of FIG. 4 ) )) is spaced apart from the first signal line (eg, the first signal line 211 of FIG. 2 or 5), the plurality of first openings are the second signal line (eg, the second signal line ( 212)) and may be the same as the spaced distance.
  • a second dielectric layer (eg, the second dielectric layer 311 of FIG. 3 or 4 ) is stacked on the first dielectric layer (eg, the second dielectric layer 311 of FIG. 3 or 4 ).
  • the insulating layer 312) and a second ground plane (eg, the second ground plane 342 of FIG. 5 ) including a plurality of second openings may be further included.
  • the first signal line (eg, the first signal line 211 of FIG. 5) and the second signal line (eg, the second signal line 212 of FIG. 5) may be positioned between the first dielectric and the second dielectric have.
  • the second ground plane may be positioned in the second dielectric spaced apart from the first dielectric with the second dielectric interposed therebetween.
  • the plurality of second openings may include the first signal line or the second signal line between the first signal line and the second signal line when viewed from above the first surface (eg, the first surface 311a of FIG. 3 ). can be arranged according to
  • the plurality of second openings may include the first signal line (eg, FIG. 2 or 5 ) when viewed from above the first surface (eg, the first surface 311a of FIG. 3 ). of the first signal line 211) and the second signal line (eg, the second signal line 212 of FIG. 2 or 5) may not overlap.
  • the plurality of second openings may be arranged periodically.
  • the plurality of second openings may include the plurality of first openings (eg, FIG. 3 ) when viewed from above the first surface (eg, the first surface 311a of FIG. 3 ). 4 may at least partially overlap with the first opening array 401).
  • the first dielectric (eg, the first insulating layer 311 of FIG. 5 ) and the second dielectric (eg, the first insulating layer 312 of FIG. 5 ) have the same dielectric constant can have
  • the distance that the first surface (eg, the first surface 311a of FIG. 3 ) is spaced apart from the first ground plane (eg, the first ground plane 341 of FIG. 5 ) , the first surface may be the same as a distance spaced apart from the second ground plane (eg, the second ground plane 342 of FIG. 5 ).
  • the plurality of first openings (eg, the first opening array 401 of FIG. 4 ) and the plurality of second openings are electrically connected to a frequency different from the designated or selected frequency.
  • the first electrical element eg, the single-ended region 810 of the transmitters of FIG. 8A
  • the first signal line eg, the first signal line 211 of FIG. 2
  • the second A complementary differential signal may be transmitted to the second electrical element (eg, the differential region 820 of the receivers of FIG. 8A ) through two signal lines (eg, the second signal line 212 of FIG. 2 ).
  • the electronic device includes the first signal line (eg, the first signal line 211 of FIG. 2 ) with the second signal line (eg, the second signal line 212 of FIG. 2 ) interposed therebetween. )) and spaced apart from the first surface (eg, the first surface 311a of FIG. 3 ) may further include a third signal line (eg, the third signal line 213 of FIG. 2 ).
  • the first ground plane eg, the first ground plane 341 of FIG. 4
  • the second signal line may further include a plurality of second openings (eg, the second opening array 402 of FIG. 4 ) arranged along the second signal line or the third signal line between the three signal lines.
  • the plurality of second openings may be formed on the second surface (eg, the second surface 311b of FIG. 3 ).
  • the second signal line eg, the second signal line 212 of FIG. 2
  • the third signal line eg, the second signal line 213 of FIG. 2
  • an electronic device eg, electronic device 101 in FIG. 1
  • includes a first electrical component eg, single-ended region 810 of transmitters in FIG. 8A
  • a second electrical component eg, electronic device 101 in FIG. 8A
  • differential region 820 of receivers in FIG. 8A may include a circuit board (eg, the circuit board 200 of FIG. 2 ) that transmits a signal of a specified or selected frequency between the first electrical component and the second electrical component.
  • the circuit board may include a first ground plane (eg, the first ground plane 341 of FIG. 5 ) including a plurality of first openings.
  • the circuit board may include a second ground plane (eg, the second ground plane 342 of FIG. 5 ) including a plurality of second openings.
  • the circuit board may include a dielectric (eg, the first dielectric 311 and the second dielectric 312 of FIG. 5 ) positioned between the first and second ground planes.
  • the circuit board includes a first signal line (eg, the first signal line 211 in FIG. 5 ) and a second signal line (eg, in FIG. 5 ) positioned inside the dielectric spaced apart from the first and second ground planes. a second signal line 212).
  • the plurality of first openings eg, the first opening array 401 of FIG.
  • the plurality of second openings may be arranged along the first signal line or the second signal line between the first signal line and the second signal line when viewed from above the second ground plane.
  • the plurality of first openings (eg, the first opening array 401 of FIG. 4 ) or the plurality of second openings may be periodically formed.
  • the plurality of first openings may include the first ground plane (eg, the first ground plane 341 of FIG. 5 ). ), when viewed from above, may at least partially overlap the plurality of second openings.
  • the plurality of first openings when viewed from above the first ground plane (eg, the first ground plane 341 of FIG. 5 ), the plurality of first openings (eg, the first opening array of FIG. 4 ) 401) is spaced apart from the first signal line (eg, the first signal line 211 of FIG. 5), the plurality of first openings are the second signal line (eg, the second signal line 212 of FIG. 5) ) and may be the same as the spaced apart distance.
  • the first signal line eg, the first signal line 211 of FIG. 5
  • the plurality of first openings are the second signal line (eg, the second signal line 212 of FIG. 5) ) and may be the same as the spaced apart distance.
  • the plurality of second openings are formed by the first signal line (eg, of FIG. 5 ).
  • a distance spaced apart from the first signal line 211 may be the same as a distance the plurality of second openings are spaced apart from the second signal line (eg, the second signal line 212 of FIG. 5 ).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 실시예에 따르면, 전자 장치는, 제 1 전기적 요소 및 제 2 전기적 요소, 및 상기 제 1 전기적 요소 및 상기 제 2 전기적 요소 사이에서 지정된 또는 선택된 주파수의 신호를 전달하는 회로 기판으로서, 제 1 면, 및 상기 제 1 면과는 반대 편에 위치된 제 2 면을 포함하는 제 1 유전층, 상기 제 1 면에 위치된 제 1 신호선 및 제 2 신호선, 및 상기 제 2 면에 위치된 제 1 그라운드 플레인(ground plane)을 포함하는 회로 기판을 포함하고, 상기 제 1 그라운드 플레인은, 상기 제 2 면의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열된 복수의 제 1 개구부들(opening)을 포함할 수 있다. 이 외에 다양한 실시예들이 가능할 수 있다.

Description

회로 기판 및 이를 포함하는 전자 장치
본 발명의 다양한 실시예들은 회로 기판 및 이를 포함하는 전자 장치에 관한 것이다.
전자 장치는 디지털 기술의 발달과 함께 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 또는 PDA(personal digital assistant)과 같은 다양한 형태로 제공되고 있다. 전자 장치는 이동성(portability) 및 사용자의 접근성(accessibility)을 향상시킬 수 있도록 사용자에 착용할 수 있는 형태로도 개발되고 있다. 전자 장치는 일상 생활에 보편적으로 사용되고 있으며, 이로 인한 컨텐츠 사용이 증가하고 있다. 고속으로 응답하는 전자 부품들이 개발되고 있고 멀티미디어 기술이 발전되고 있는 실정에서, 보다 고속으로 데이터를 오류 없이 전송하기 위한 기술이 요구되고 있다.
전자 장치는 전자 부품들 간의 신호(또는 데이터)를 전송하기 위한 신호선들을 포함하는 PCB(printed circuit board) 또는 FPCB(flexible printed circuit)를 포함할 수 있다. 신호가 전송되는 신호선에는 전류의 흐름으로 인하여 전기장이 형성될 수 있고, 이러한 전기장은 인접하는 다른 신호선으로 전송되는 신호에 노이즈를 가해 전자기 간섭(EMI(electronic magnetic interference)), 또는 크로스토크(crosstalk)를 일으킬 수 있다.
본 발명의 일 실시예는 복수의 신호선들 간의 전자기 간섭을 줄이고, 신호 전달의 신뢰성(예: 신호 무결성(signal integrity))을 확보하기 위한 회로 기판 및 이를 포함하는 전자 장치를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 전자 장치는, 제 1 전기적 요소 및 제 2 전기적 요소, 및 상기 제 1 전기적 요소 및 상기 제 2 전기적 요소 사이에서 지정된 또는 선택된 주파수의 신호를 전달하는 회로 기판으로서, 제 1 면, 및 상기 제 1 면과는 반대 편에 위치된 제 2 면을 포함하는 제 1 유전층, 상기 제 1 면에 위치된 제 1 신호선 및 제 2 신호선, 및 상기 제 2 면에 위치된 제 1 그라운드 플레인(ground plane)을 포함하는 회로 기판을 포함하고, 상기 제 1 그라운드 플레인은, 상기 제 2 면의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열된 복수의 제 1 오프닝들(openings)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 전자 장치는, 제 1 전기적 요소 및 제 2 전기적 요소, 및 상기 제 1 전기적 요소 및 상기 제 2 전기적 요소 사이에서 지정된 또는 선택된 주파수의 신호를 전달하는 회로 기판으로서, 복수의 제 1 오프닝들을 포함하는 제 1 그라운드 플레인, 복수의 제 2 오프닝들을 포함하는 제 2 그라운드 플레인, 상기 제 1 그라운드 플레인 및 상기 제 2 그라운드 플레인 사이에 위치된 유전체, 및 상기 제 1 그라운드 플레인 및 상기 제 2 그라운드 플레인과 이격하여 상기 유전체 내부에 위치된 제 1 신호선 및 제 2 신호선을 포함하는 회로 기판을 포함하고, 상기 복수의 제 1 오프닝들은, 상기 제 1 그라운드 플레인의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열되고, 상기 복수의 제 2 오프닝들은, 상기 제 2 그라운드 플레인의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열될 수 있다.
본 발명의 일 실시예에 따르면, 회로 기판의 그라운드 플레인에 형성된 복수의 오프닝들은 신호선들에 미치는 임피던스 영향을 줄이거나 실질적으로 없게 하면서 신호선들 간의 크로스토크(crosstalk) 또는 전자기 간섭을 줄일 수 있고, 이로 인해 회로 기판에 관한 전송 성능이 향상될 수 있다. 또한, 전송 손실 및/또는 전력 손실을 줄이면서 신호선들을 통해 전송 가능한 신호가 가지는 주파수는, 회로 기판의 그라운드 플레인에 형성된 복수의 오프닝들로 인해 다양해질 수 있다.
그 외에 본 발명의 다양한 실시예들로 인하여 얻을 수 있거나 예측되는 효과에 대해서는 본 발명의 실시예에 대한 상세한 설명에서 직접적으로 또는 암시적으로 개시하도록 한다. 예컨대, 본 발명의 다양한 실시예들에 따라 예측되는 다양한 효과에 대해서는 후술될 상세한 설명 내에서 개시될 것이다.
도 1은 일 실시예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 일 실시예에 따른 회로 기판의 일부에 관한 평면도이다.
도 3은 일 실시예에 따른 도 2의 회로 기판에서 A-A' 라인에 대한 단면도이다.
도 4는 일 실시예에 따른 도 2 또는 3의 제 1 그라운드 플레인에 관한 평면도이다.
도 5는 일 실시예에 따른 도 4의 회로 기판에서 B-B' 라인에 대한 단면도이다.
도 6은 일 실시예에 따라 도 5에 도시된 회로 기판의 단면도에서 일부분을 확대한 도면이다.
도 7은 일 실시예에 따른 도 5의 회로 기판에 대한 주파수 분포 상에서 손실을 나타내는 그래프이다.
도 8a, 8b, 8c, 8d, 및 8e는 일 실시예에 따른 차동 시그널링에 관한 동작을 설명하기 위한 도면들이다.
도 9는, 일 실시예에 따라, 도 2의 회로 기판이 전송 선로로 활용되는 경우 차동 시그널링에 관한 아이 다이어그램을 도시한다.
도 10은, 예를 들어, 제 1 그라운드 플레인의 복수의 제 1 오프닝들 및 제 2 그라운드 플레인의 복수의 제 2 오프닝들 없이 회로 기판이 구현되어 전송 선로 활용되는 경우 차동 시그널링에 관한 아이 다이어그램을 도시한다.
도 11은 다른 실시예에 따른 회로 기판에 대한 단면도이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다.
도 1은 일 실시예에 따른 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 일 실시예에서, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에 따르면, 전자 장치(101)에는, 이 구성 요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성 요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성 요소(예: 하드웨어 또는 소프트웨어 구성 요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성 요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성 요소들 중 적어도 하나의 구성 요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는 전자 장치(101)의 적어도 하나의 구성 요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 예를 들어, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144), 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는 전자 장치(101)의 구성 요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는, 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성 요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치들(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성 요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나","A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성 요소를 다른 해당 구성 요소와 구분하기 위해 사용될 수 있으며, 해당 구성 요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성 요소가 다른(예: 제 2) 구성 요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성 요소가 상기 다른 구성 요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성 요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성 요소들의 각각의 구성 요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성 요소들 중 하나 이상의 구성 요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성 요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성 요소들(예: 모듈 또는 프로그램)은 하나의 구성 요소로 통합될 수 있다. 이런 경우, 통합된 구성 요소는 상기 복수의 구성 요소들 각각의 구성 요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성 요소들 중 해당 구성 요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
전자 장치(101)는, 예를 들어, 구성 요소들을 서로 연결하고, 구성 요소들 간의 통신(예: 제어 메시지 또는 데이터)를 전달하는 회로를 포함하는 버스(bus)를 포함할 수 있다. 일 실시예에 따르면, 버스는 복수의 신호선들을 포함하는 회로 기판을 포함할 수 있다. 버스는, 예를 들어, 인쇄 회로 기판(PCB(printed circuit board)), 또는 연성 인쇄 회로 기판(FPCB(flexible printed circuit board))을 포함할 수 있다.
도 2는 일 실시예에 따른 회로 기판(200)의 일부에 관한 평면도이다. 도 3은 일 실시예에 따른 도 2의 회로 기판(200)에서 A-A' 라인에 대한 단면도이다.
도 2 및 3을 참조하면, 일 실시예에서, 회로 기판(200)은 복수의 절연층들(311, 312, 313, 314, 315, 316, 317), 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219), 복수의 그라운드 플레인들(341, 342, 343, 344, 345, 346, 347), 제 1 비도전 물질(318), 또는 제 2 비도전 물질(319)을 포함할 수 있다. 도 3은 제 1 신호선(211)를 포함하는 단면도를 도시한다. 도시하지 않았으나, 제 2 신호선(212), 제 3 신호선(213), 제 4 신호선(214), 제 5 신호선(215), 또는 제 6 신호선(216)를 포함하는 단면도는 도 3과 실질적으로 동일할 수 있다.
일 실시예에 따르면, 제 6 절연층(316)은 제 7 절연층(317) 및 제 2 절연층(312) 사이에 위치될 수 있다. 제 2 절연층(312)은 제 6 절연층(316) 및 제 1 절연층(311) 사이에 위치될 수 있다. 제 1 절연층(311)은 제 2 절연층(312) 및 제 3 절연층(313) 사이에 위치될 수 있다. 제 3 절연층(313)은 제 1 절연층(311) 및 제 4 절연층(314) 사이에 위치될 수 있다. 제 4 절연층(314)은 제 3 절연층(313) 및 제 5 절연층(315) 사이에 위치될 수 있다. 제 1 그라운드 플레인(341)은 제 1 절연층(311) 및 제 3 절연층(313) 사이에 위치될 수 있다. 제 2 그라운드 플레인(342)은 제 2 절연층(312) 및 제 6 절연층(316) 사이에 위치될 수 있다. 제 3 그라운드 플레인(343)은 제 3 절연층(313) 및 제 4 절연층(314) 사이에 위치될 수 있다. 제 4 그라운드 플레인(344)은 제 4 절연층(314) 및 제 5 절연층(315) 사이에 위치될 수 있다. 제 5 그라운드 플레인(345)은 제 5 절연층(315)을 사이에 두고 제 4 그라운드 플레인(414)과는 반대 편에 위치될 수 있다. 제 6 그라운드 플레인(346)은 제 6 절연층(316) 및 제 7 절연층(317) 사이에 위치될 수 있다. 제 7 그라운드 플레인(347)은 제 7 절연층(317)을 사이에 두고 제 6 그라운드 플레인(346)과는 반대 편에 위치될 수 있다.
회로 기판(200)은, 예를 들어, 전송 선로로 활용될 수 있다. 전송 선로는 주파수 신호(전압, 전류)를 전달하기 위한 구조로서, 전기적 매개 변수(예: 단위 길이당 저항, 인덕턴스, 컨덕턴스, 또는 커패시턴스)에 의한 파동의 전달 작용을 이용하는 도체계일 수 있다. 일 실시예에 따르면, 회로 기판(200)은 도 1의 전자 장치(101)에 배치될 수 있고, 전자 장치(101)의 제 1 전기적 요소 및 제 2 전기적 요소는 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통해 지정된 또는 선택된 주파수의 신호를 전달할 수 있다. 회로 기판(200)은 지정된 또는 선택된 주파수에 대응하는 임피던스(impedance)를 형성할 수 있다. 일 실시예에 따르면, 회로 기판(200)은 제 1 전기적 요소와 연결되는 일단부에서 제 2 전기적 요소와 연결되는 타단부 사이의 모든 구간들에서 실질적으로 동일하거나 임계 범위에 포함된 임피던스를 형성할 수 있다. 회로 기판(200)의 일단부에서 타단부 사이의 모든 구간들 사이의 임피던스 정합은, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218)을 통해 지정된 또는 선택된 주파수를 가지는 신호가 전송될 때, 전력 손실 및/또는 전송 손실을 줄일 수 있다. 회로 기판(200)의 일단부에서 타단부 사이의 모든 구간들 사이의 임피던스 정합으로 인해 신호 무결성이 확보될 수 있다.
일 실시예에 따르면, 회로 기판(200)은 스트립 선로(strip line)(300)(도 3 참조)를 기초로 구현될 수 있다. 예를 들어, 스트립 선로(300)는 도체(예: 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218))가 유전체 기판(예: 제 1 절연층(311) 및 제 2 절연층(312)을 포함하는 절연층) 속에 들어가 있고, 상기 유전체 기판의 위 및 아래에는 그라운드 플레인(예: 제 1 그라운드 플레인(341) 및 제 2 그라운드 플레인(342)))이 부착된 구조일 수 있다. 다양한 실시예에 따르면, 복수의 절연층들(313, 314, 315, 316, 317), 복수의 그라운드 플레인들(343, 344, 345, 346, 347), 또는 제 1 비도전 물질(318), 또는 제 2 비도전 물질(319) 중 적어도 일부는 생략될 수 있다. 다양한 실시예에 따르면, 회로 기판(200)은 도 3의 실시예에 국한되지 않고 추가적인 절연층, 또는 추가적인 그라운드 플레인을 더 포함하여 구현될 수 있다. 다양한 실시예에 따르면, 스트립 선로(300)에 포함된 신호선의 개수는 도 2의 실시예에 국한되지 않고 다양할 수 있다. 다양한 실시예에 따르면, 회로 기판(200)은 도 3의 실시예에 국한되지 않고 스트립 선로(300)를 기초로 하는 다양한 다층 기판으로 구현될 수 있다.
일 실시예에 따르면, 회로 기판(200)은 복수의 도전성 비아들(vias)(미도시)을 포함할 수 있다. 서로 다른 층에 위치된 복수의 그라운드 플레인들(341, 342, 343, 344, 345, 346, 347)은 복수의 도전성 비아들을 통해 전기적으로 연결될 수 있다. 도전성 비아는 서로 다른 층에 위치된 복수의 그라운드 플레인들(341, 342, 343, 344, 345, 346, 347)을 전기적으로 연결하기 위한 접속 도선을 배치할 목적으로 뚫은 도전성 홀(hole)을 포함할 수 있다. 도전성 비아는, 예를 들어, PTH(plated through hole)일 수 있다. 다양한 실시예에 따르면, 복수의 그라운드 플레인들(341, 342, 343, 344, 345, 346, 347) 중 적어도 일부는 LVH(laser via hole), BVH(buried via hole), 또는 Stacked via를 통해 전기적으로 연결될 수도 있다. 복수의 그라운드 플레인들(341, 342, 343, 344, 345, 346, 347) 및 이들을 전기적으로 연결하는 복수의 도전성 비아들은 해당 전위(potential)의 그라운드 구조체를 형성할 수 있다. 그라운드 구조체는 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)과 단락(short)되지 않고, 이로 인해 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통해 전달되는 신호는 유지될 수 있다. 그라운드 구조체는 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 적어도 일부 감싸는 차폐 구조를 형성하여, 외부의 전자기적 노이즈가 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)에 미치는 영향을 줄일 수 있다. 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)에 전류가 흐를 때 전자기장이 발생할 수 있고, 그라운드 구조체는 상기 전자기장이 회로 기판(200) 주변의 전기적 요소에 미칠 수 있는 전자기적 영향을 줄일 수 있다.
일 실시예에 따르면, 회로 기판(200)은 연성 인쇄 회로 기판(FPCB(flexible printed circuit board))으로 구현될 수 있다. 예를 들어, 제 1 절연층(311), 제 2 절연층(312), 제 3 절연층(313), 제 4 절연층(314), 제 5 절연층(315), 제 6 절연층(316), 또는 제 7 절연층(317)은 가요성을 가진 다양한 유전체로 형성될 수 있다. 다양한 실시예에 따르면, 회로 기판(200)은 연성 동박 적층판(FCCL(flexible copper clad laminate))을 기초로 형성될 수 있다. 연성 동박 적층판은 인쇄 회로에 사용되는 적층판으로서 여러 가지 절연 재료 기재(예: 수지(resin))와 결합제를 포함하는 절연층의 한쪽 면 또는 양쪽 면에 동박을 붙인 구조를 포함할 수 있다. 연성 동박 적층판의 절연층은 가요성을 가진 폴리에스테르 필름 또는 폴리이미드 필름과 같은 다양한 유전체로 형성될 수 있다. 회로 기판(200)은, 예를 들어, 연성 동박 적층판을 기초로 하는, 회로 인쇄, 에칭(etching), 및 레지스트(resist) 박리를 포함하는 일련의 흐름을 통해 제조될 수 있다. 다양한 실시예에 따르면, 회로 기판(200)을 형성하기 위한 연성 동박 적층판은 고속의 신호 전송에 대응할 수 있는 재질로 구현될 수 있고, 예를 들어, 고주파용 연성 동박 적층판을 포함할 수 있다. 예를 들어, 연성 동박 적층판에 포함된 절연층의 유전율이 낮을수록, 이러한 연성 동박 적층판을 기초로 구현된 회로 기판(200)은 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통한 높은 전파 속도를 지원할 수 있다.
다양한 실시예에 따르면, 회로 기판(200)은 리지드한 인쇄 회로 기판(rigid printed circuit board)으로 구현될 수 있다. 예를 들어, 회로 기판(200)은 동박 적층판(CCL(flexible copper clad laminate))을 기초로 제조될 수 있다.
제 1 절연층(311)은, 예를 들어, 제 1 면(311a), 및 제 1 면(311a)과는 반대 편에 위치된 제 2 면(311b)을 포함할 수 있다. 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)은 제 1 면(311a)에 위치될 수 있다. 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)은 제 1 절연층(311) 및 제 2 절연층(312) 사이에 위치될 수 있다. 제 1 그라운드 플레인(341)은 제 2 면(311b)에 위치될 수 있다.
일 실시예에 따르면, 제 1 비도전 물질(318)은 제 5 그라운드 플레인(345)을 적어도 일부 커버할 수 있다. 제 5 그라운드 플레인(415)은 제 1 비도전 물질(318)에 의해 외부로 노출되지 않으므로, 그 산화가 방지될 수 있다. 제 1 비도전 물질(318)은 제 5 그라운드 플레인(345)이 회로 기판(200) 주변의 다른 금속체와 단락(short)되지 않게 할 수 있다.
일 실시예에 따르면, 제 2 비도전 물질(319)은 제 7 그라운드 플레인(347)을 적어도 일부 커버할 수 있다. 제 7 그라운드 플레인(347)은 제 2 비도전 물질(319)에 의해 외부로 노출되지 않으므로, 그 산화가 방지될 수 있다. 제 2 비도전 물질(319)은 제 7 그라운드 플레인(347)이 회로 기판(200) 주변의 다른 금속체와 단락되지 않게 할 수 있다. 제 1 비도전 물질(318), 또는 제 2 비도전 물질은 다양한 절연 물질 또는 유전체(dielectric)를 포함할 수 있다.
도 4는 일 실시예에 따른 도 2 또는 3의 제 1 그라운드 플레인(341)에 관한 평면도이다.
도 2 및 4를 참조하면, 일 실시예에서, 제 1 그라운드 플레인(341)은 복수의 제 1 오프닝들(openings)(400)을 포함할 수 있다. z 축 방향으로 볼 때(또는, 도 3의 제 1 면(311a) 또는 제 2 면(311b)의 위에서 볼 때), 복수의 제 1 오프닝들(400)은 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)과 중첩되지 않을 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 1 신호선(211) 및 제 2 신호선(212) 사이에 위치된 제 1 오프닝 어레이(array of openings, 또는 opening array)(401)를 포함할 수 있다. 제 1 오프닝 어레이(401)는, z 축 방향으로 볼 때, 제 1 신호선(211) 및 제 2 신호선(212)과 중첩되지 않는 복수의 제 1 오프닝들(411, 412, 413)을 포함할 수 있다. 도 2 또는 4는 기술 내용을 쉽게 설명하고 실시예의 이해를 돕기 위해 제 1 오프닝 어레이(401)의 일부로서 3 개의 제 1 오프닝들(411, 412, 413)을 도시하였을 뿐, 실시예의 범위를 한정하는 것은 아니다. 이하, 제 1 오프닝 어레이(401)는 복수의 제 1 오프닝들(411, 412, 413)을 기초로 설명할 것이며, 이를 바탕으로 도출되는 모든 변경 또는 변형된 형태가 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다. 후술하겠지만, 제 2 오프닝 어레이(402), 제 3 오프닝 어레이(403), 제 4 오프닝 어레이(404), 제 5 오프닝 어레이(405), 제 6 오프닝 어레이(406), 제 7 오프인 어레이(407), 또는 제 8 오프닝 어레이(408)에 대하여도 이러한 해석이 적용될 수 있다.
기술 내용을 쉽게 설명하고 실시예의 이해를 돕기 위해, x 축 방향을 회로 기판(200)의 가로 방향으로, y 축 방향을 회로 기판(200)의 세로 방향으로 정의한다. 일 실시예에 따르면, 제 1 오프닝 어레이(401)에 포함된 복수의 제 1 오프닝들(411, 412, 413)은 y 축 방향으로 일정한 간격으로 되풀이하여 형성될 수 있다. 예를 들어, 복수의 제 1 오프닝들(411, 412, 413)은 주기적으로 형성될 수 있다. 복수의 제 1 오프닝들(411, 412, 413)은 실질적으로 동일한 형태를 가지며, y 축 방향으로 배열될 수 있다. 예를 들어, 복수의 제 1 오프닝들(411, 412, 413)은 x 축 방향으로 연장된 너비보다 y 축 방향으로 연장된 너비가 더 큰 장방형 또는 슬릿(slit) 형태로 형성될 수 있다. 복수의 제 1 오프닝들(411, 412, 413)은 복수의 제 1 슬릿들(slits)로 지칭될 수 있고, 복수의 제 1 오프닝 어레이(401)는 제 1 슬릿 어레이(array of slits)로 지칭될 수 있다. 도 2 또는 4에서는 제 1 오프닝 어레이(401)에 포함된 복수의 제 1 오프닝들(411, 412, 413)이 y 축 방향으로 배열된 예를 제시하고 있지만, 이에 국한되지 않고 회로 기판(200)은 곡형 또는 꺾인 형태로 연장될 수 있고 이에 따라 복수의 제 1 오프닝들(411, 412, 413)은 회로 기판(200)의 그 연장 방향으로 배열될 수 있다.
어떤 실시예에 따르면(미도시), 제 1 오프닝 어레이(401)에 포함된 복수의 제 1 오프닝들(411, 412, 413) 중 일부는 다른 일부와 서로 다른 형태로 구현될 수 있다.
어떤 실시예에 따르면(미도시), 제 1 오프닝 어레이(401)에 포함된 복수의 제 1 오프닝들(411, 412, 413)이 배열된 간격은 일정하지 않을 수 있다.
다양한 실시예에 따르면(미도시), 제 1 오프닝 어레이(401)에 포함된 적어도 하나의 제 1 오프닝(411, 412, 또는 413)은, z 축 방향으로 볼 때, 도 2 또는 4의 실시예에 따른 직선 형태의 슬릿이 아닌 다양한 다른 형태의 슬릿으로 구현될 수 있다. 예를 들어, 적어도 하나의 제 1 오프닝(411, 412, 또는 413)은, z 축 방향으로 볼 때, 지그재그 형태의 슬릿으로 형성될 수 있다. 다양한 실시예에 따르면, 제 1 오프닝 어레이(401)에 포함된 적어도 하나의 제 1 오프닝(411, 412, 또는 413)은, z 축 방향으로 볼 때, 미앤더 형태로 구현될 수 있다. 미앤더 형태는, 예를 들어, 일련의 구불구불한(sinuous) 커브들(curves), 벤드들(bends), 루프들(loops), 턴들(turns), 또는 와인딩들(windings)을 포함할 수 있다. 예를 들어, 제 1 오프닝 어레이(401)에 포함된 적어도 하나의 제 1 오프닝(411, 412, 또는 413)은, z 축 방향으로 볼 때, 물결 모양의(corrugated) 슬릿으로 형성될 수 있다.
다양한 실시예에 따르면(미도시), 제 1 오프닝 어레이(401)에 포함된 복수의 제 1 오프닝들(411, 412, 413)은, z 축 방향으로 볼 때, 원형, 또는 다양한 다각형으로 구현될 수도 있다. 이 경우, 제 1 오프닝 어레이(401), 또는 복수의 제 1 오프닝들(411, 412, 413)은 그 형태에 상응하는 다양한 다른 용어로 지칭될 수 있다.
제 1 오프닝 어레이(401)는, 예를 들어, x 축 방향으로 제 1 신호선(211)으로부터 제 1 거리로 이격되어 위치될 수 있다. 제 1 오프닝 어레이(401)는, 예를 들어, x 축 방향으로 제 2 신호선(212)으로부터 제 2 거리로 이격되어 위치될 수 있다. 일 실시예에 따르면, 제 1 거리 및 제 2 거리는 실질적으로 동일할 수 있다. 어떤 실시예에 따르면, 제 1 거리 및 제 2 거리는 서로 다르게 구현될 수도 있다.
도 2 및 4를 참조하면, 일 실시예에서, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 2 신호선(212) 및 제 3 신호선(213) 사이에 위치된 제 2 오프닝 어레이(402)를 포함할 수 있다. 제 2 오프닝 어레이(402)는, z 축 방향으로 볼 때, 제 2 신호선(212) 및 제 3 신호선(213)과 중첩되지 않는 복수의 제 1 오프닝들(421, 422, 423)을 포함할 수 있다. 일 실시예에 따르면, 제 2 신호선(212) 및 제 3 신호선(213)에 관한 제 2 오프닝 어레이(402)는 제 1 신호선(211) 및 제 2 신호선(212)에 관한 제 1 오프닝 어레이(401)과 적어도 일부 유사하거나, 실질적으로 동일한 방식으로 형성될 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 3 신호선(213) 및 제 4 신호선(214) 사이에 위치된 제 3 오프닝 어레이(403)를 포함할 수 있다. 제 3 오프닝 어레이(403)는, z 축 방향으로 볼 때, 제 3 신호선(213) 및 제 4 신호선(214)과 중첩되지 않는 복수의 제 1 오프닝들(431, 432, 433)을 포함할 수 있다. 일 실시예에 따르면, 제 3 신호선(213) 및 제 4 신호선(214)에 관한 제 3 오프닝 어레이(403)는 제 1 신호선(211) 및 제 2 신호선(212)에 관한 제 1 오프닝 어레이(401)과 적어도 일부 유사하거나, 실질적으로 동일한 방식으로 형성될 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 4 신호선(214) 및 제 5 신호선(215) 사이에 위치된 제 4 오프닝 어레이(404)를 포함할 수 있다. 제 4 오프닝 어레이(404)는, z 축 방향으로 볼 때, 제 4 신호선(214) 및 제 5 신호선(215)과 중첩되지 않는 복수의 제 1 오프닝들(441, 442, 443)을 포함할 수 있다. 일 실시예에 따르면, 제 4 신호선(214) 및 제 5 신호선(215)에 관한 제 4 오프닝 어레이(404)는 제 1 신호선(211) 및 제 2 신호선(212)에 관한 제 1 오프닝 어레이(401)과 적어도 일부 유사하거나, 실질적으로 동일한 방식으로 형성될 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 5 신호선(215) 및 제 6 신호선(216) 사이에 위치된 제 5 오프닝 어레이(405)를 포함할 수 있다. 제 5 오프닝 어레이(405)는, z 축 방향으로 볼 때, 제 5 신호선(215) 및 제 6 신호선(216)과 중첩되지 않는 복수의 제 1 오프닝들(451, 452, 453)을 포함할 수 있다. 일 실시예에 따르면, 제 5 신호선(215) 및 제 6 신호선(216)에 관한 제 5 오프닝 어레이(405)는 제 1 신호선(211) 및 제 2 신호선(212)에 관한 제 1 오프닝 어레이(401)과 적어도 일부 유사하거나, 실질적으로 동일한 방식으로 형성될 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 6 신호선(216) 및 제 7 신호선(217) 사이에 위치된 제 6 오프닝 어레이(406)를 포함할 수 있다. 제 6 오프닝 어레이(406)는, z 축 방향으로 볼 때, 제 6 신호선(216) 및 제 7 신호선(217)과 중첩되지 않는 복수의 제 1 오프닝들(461, 462, 463)을 포함할 수 있다. 일 실시예에 따르면, 제 6 신호선(216) 및 제 7 신호선(217)에 관한 제 6 오프닝 어레이(406)는 제 1 신호선(211) 및 제 2 신호선(212)에 관한 제 1 오프닝 어레이(401)과 적어도 일부 유사하거나, 실질적으로 동일한 방식으로 형성될 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 7 신호선(217) 및 제 8 신호선(218) 사이에 위치된 제 7 오프닝 어레이(407)를 포함할 수 있다. 제 7 오프닝 어레이(407)는, z 축 방향으로 볼 때, 제 7 신호선(217) 및 제 8 신호선(218)과 중첩되지 않는 복수의 제 1 오프닝들(471, 472, 473)을 포함할 수 있다. 일 실시예에 따르면, 제 7 신호선(217) 및 제 8 신호선(218)에 관한 제 7 오프닝 어레이(407)는 제 1 신호선(211) 및 제 2 신호선(212)에 관한 제 1 오프닝 어레이(401)과 적어도 일부 유사하거나, 실질적으로 동일한 방식으로 형성될 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(400)은, z 축 방향으로 볼 때, 제 8 신호선(218) 및 제 9 신호선(219) 사이에 위치된 제 8 오프닝 어레이(408)를 포함할 수 있다. 제 8 오프닝 어레이(408)는, z 축 방향으로 볼 때, 제 8 신호선(218) 및 제 9 신호선(219)과 중첩되지 않는 복수의 제 1 오프닝들(481, 482, 483)을 포함할 수 있다. 일 실시예에 따르면, 제 8 신호선(218) 및 제 9 신호선(219)에 관한 제 8 오프닝 어레이(408)는 제 1 신호선(211) 및 제 2 신호선(212)에 관한 제 1 오프닝 어레이(401)와 적어도 일부 유사하거나, 실질적으로 동일한 방식으로 형성될 수 있다.
일 실시예에 따르면, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)이 x 축 방향으로 배열된 간극은 일정할 수 있다. 다양한 실시예에 따르면(미도시), 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219) 중 서로 이웃하는 어느 한 쌍의 신호선들이 x 축 방향으로 이격된 간극은, 서로 이웃하는 다른 어느 한 쌍의 신호선들이 x 축 방향으로 이격된 간극과 다를 수 있다.
일 실시예에 따르면, 도 3의 제 2 그라운드 플레인(342)은 복수의 제 2 오프닝들(미도시)을 포함할 수 있다. 제 2 그라운드 플레인(342)에 형성된 복수의 제 2 오프닝들은 도 2 또는 4의 제 1 그라운드 플레인(341)에 형성된 복수의 제 1 오프닝들(400)과 적어도 일부 중첩될 수 있다. 예를 들어, 복수의 제 2 오프닝들은, 제 2 면(311b)의 위에서 볼 때, 복수의 제 1 오프닝들(400)과 실질적으로 동일하게 형성될 수 있다. 일 실시예에 따르면, 제 2 그라운드 플레인(342)은 도 4의 제 1 그라운드 플레인(341)과 실질적으로 동일한 형태로 구현될 수 있고, 이에 대한 상세한 설명은 생략한다. 예를 들어, 복수의 제 1 오프닝들(400)을 포함하는 제 1 그라운드 플레인(341) 및 복수의 제 2 오프닝들을 포함하는 제 2 그라운드 플레인(342)은 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 사이에 두고 서로 대칭적으로 배치될 수 있다.
도 5는 일 실시예에 따른 도 4의 회로 기판(200)에서 B-B' 라인에 대한 단면도이다.
도 5를 참조하면, 일 실시예에서, 회로 기판(200)은 복수의 절연층들(311, 312, 313, 314, 315, 316, 317), 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219), 복수의 그라운드 플레인들(341, 342, 343, 344, 345, 346, 347), 제 1 비도전 물질(318), 제 2 비도전 물질(319), 제 8 그라운드 플레인(504), 또는 제 9 그라운드 플레인(505)을 포함할 수 있다. 도 5의 도면 부호들 중 일부에 대한 중복 설명은 설명은 생략한다.
일 실시예에 따르면, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)은 제 1 절연층(311) 및 제 2 절연층(312) 사이에 위치될 수 있다. 제 1 그라운드 플레인(341)은 제 1 절연층(311) 및 제 3 절연층(313) 사이에 위치될 수 있고, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)을 포함할 수 있다. 제 2 그라운드 플레인(342)은 제 2 절연층(342) 및 제 6 절연층(346) 사이에 위치될 수 있고, 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)을 포함할 수 있다. 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)은, z 축 방향으로 볼 때, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)과 적어도 일부 중첩될 수 있다. 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)은, z 축 방향으로 볼 때, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)와 중첩되지 않을 수 있다.
일 실시예에 따르면, 한 쌍의 제 1 오프닝(411) 및 제 2 오프닝(511)은, z 축 방향으로 볼 때, 제 1 신호선(211) 및 제 2 신호선(212) 사이에서 적어도 일부 중첩될 수 있다. 한 쌍의 제 1 오프닝(421) 및 제 2 오프닝(521)은, z 축 방향으로 볼 때, 제 2 신호선(212) 및 제 3 신호선(213) 사이에서 적어도 일부 중첩될 수 있다. 한 쌍의 제 1 오프닝(431) 및 제 2 오프닝(531)은, z 축 방향으로 볼 때, 제 3 신호선(213) 및 제 4 신호선(214) 사이에서 적어도 일부 중첩될 수 있다. 한 쌍의 제 1 오프닝(441) 및 제 2 오프닝(541)은, z 축 방향으로 볼 때, 제 4 신호선(214) 및 제 5 신호선(215) 사이에서 적어도 일부 중첩될 수 있다. 한 쌍의 제 1 오프닝(451) 및 제 2 오프닝(551)은, z 축 방향으로 볼 때, 제 5 신호선(215) 및 제 6 신호선(216) 사이에서 적어도 일부 중첩될 수 있다. 한 쌍의 제 1 오프닝(461) 및 제 2 오프닝(561)은, z 축 방향으로 볼 때, 제 6 신호선(216) 및 제 7 신호선(217) 사이에서 적어도 일부 중첩될 수 있다. 한 쌍의 제 1 오프닝(471) 및 제 2 오프닝(571)은, z 축 방향으로 볼 때, 제 7 신호선(217) 및 제 8 신호선(218) 사이에서 적어도 일부 중첩될 수 있다. 한 쌍의 제 1 오프닝(481) 및 제 2 오프닝(581)은, z 축 방향으로 볼 때, 제 8 신호선(218) 및 제 9 신호선(219) 사이에서 적어도 일부 중첩될 수 있다.
일 실시예에 따르면, z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(411) 및 제 2 오프닝(511)을 포함하는 제 1 오프닝 구조(591)가 x 축 방향으로 제 1 신호선(211)으로부터 이격된 거리와 제 2 신호선(212)으로부터 이격된 거리는 실질적으로 동일할 수 있다. z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(421) 및 제 2 오프닝(521)을 포함하는 제 2 오프닝 구조(592)가 x 축 방향으로 제 2 신호선(212)으로부터 이격된 거리와 제 3 신호선(213)으로부터 이격된 거리는 실질적으로 동일할 수 있다. z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(431) 및 제 2 오프닝(531)을 포함하는 제 3 오프닝 구조(593)가 x 축 방향으로 제 3 신호선(213)으로부터 이격된 거리와 제 4 신호선(214)으로부터 이격된 거리는 실질적으로 동일할 수 있다. z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(441) 및 제 2 오프닝(541)을 포함하는 제 4 오프닝 구조(594)가 x 축 방향으로 제 4 신호선(214)으로부터 이격된 거리와 제 5 신호선(215)으로부터 이격된 거리는 실질적으로 동일할 수 있다. z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(451) 및 제 2 오프닝(551)을 포함하는 제 5 오프닝 구조(595)가 x 축 방향으로 제 5 신호선(215)으로부터 이격된 거리와 제 6 신호선(216)으로부터 이격된 거리는 실질적으로 동일할 수 있다. z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(461) 및 제 2 오프닝(561)을 포함하는 제 6 오프닝 구조(596)가 x 축 방향으로 제 6 신호선(216)으로부터 이격된 거리와 제 7 신호선(217)으로부터 이격된 거리는 실질적으로 동일할 수 있다. z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(471) 및 제 2 오프닝(571)을 포함하는 제 7 오프닝 구조(597)가 x 축 방향으로 제 7 신호선(217)으로부터 이격된 거리와 제 8 신호선(218)으로부터 이격된 거리는 실질적으로 동일할 수 있다. z 축 방향으로 볼 때, 한 쌍의 제 1 오프닝(481) 및 제 2 오프닝(581)을 포함하는 제 8 오프닝 구조(598)가 x 축 방향으로 제 8 신호선(218)으로부터 이격된 거리와 제 9 신호선(219)으로부터 이격된 거리는 실질적으로 동일할 수 있다.
어떤 실시예에 따르면(미도시), z 축 방향으로 볼 때, 제 1 오프닝 구조(591), 제 2 오프닝 구조(592), 제 3 오프닝 구조(593), 제 4 오프닝 구조(594), 제 5 오프닝 구조(595), 제 6 오프닝 구조(596), 제 7 오프닝 구조(597), 또는 제 8 오프닝 구조(598)는 서로 이웃하는 두 신호선들 사이에서 상기 두 신호선들 중 하나에 더 가까이 위치될 수도 있다.
일 실시예에 따르면, 제 1 절연층(311)의 두께(예: z 축 방향으로의 높이)는 제 2 절연층(312)의 두께와 실질적으로 동일할 수 있다. 어떤 실시예에 따르면(미도시), 제 1 절연층(311)의 두께와 제 2 절연층(312)의 두께는 서로 다를 수 있다.
일 실시예에 따르면, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 포함하는 도전 층(506)이 z 축 방향으로 제 1 그라운드 플레인(341)과 이격된 거리와 제 2 그라운드 플레인(342)과 이격된 거리는 실질적으로 동일할 수 있다. 다양한 실시예에 따르면, 도 3의 제 1 면(311a)이 제 1 그라운드 플레인(341)과 이격된 거리는, 제 1 면(311a)이 제 2 그라운드 플레인(342)과 이격된 거리와 실질적으로 동일할 수 있다. 어떤 실시예에 따르면, 상기 도전 층(506)이 z 축 방향으로 제 1 그라운드 플레인(341)과 이격된 거리와 제 2 그라운드 플레인(342)과 이격된 거리는 서로 다를 수 있다.
다양한 실시예에 따르면(미도시), 제 1 절연층(311) 및 제 2 절연층(312)은 일체의 유전체로 형성될 수 있고, 서로 동일한 물질을 포함할 수 있다. 이 경우, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)은 상기 유전체의 내부에 위치될 수 있다.
도 6은 일 실시예에 따라 도 5에 도시된 회로 기판(200)의 단면도에서 일부분을 확대한 도면이다.
도 5 및 6을 참조하면, 예를 들어, 도 5의 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통해 주파수 신호가 흐를 때 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219) 주변에 분포하는 전자기장(예: 전기장 및 자기장)이 형성될 수 있다. 전자기장(전자파(또는 전자기파))은 제 1 그라운드 플레인(341) 및 제 2 그라운드 플레인(342) 사이에서 그 필드(field)를 형성하고 회로 기판(200)의 y 축 방향으로 따라 진행할 수 있다. 일 실시예에 따르면, 이러한 형태의 전자기장 또는 전자파를 TEM(transverse electromagnetic) 모드라고 할 수 있다. 예를 들어, 신호선(예: 제 1 신호선(211), 제 2 신호선(212), 제 3 신호선(213), 제 4 신호선(214), 제 5 신호선(215), 제 6 신호선(216), 제 7 신호선(217), 제 8 신호선(218), 또는 제 9 신호선(219))에 주파수 신호에 관한 전류가 인가될 때, 전류의 전자파 중 일부는 신호선의 표면 및 제 1 그라운드 플레인(341)의 표면에서 반사되면서 신호선을 따라 진행할 수 있다. 신호선에 주파수 신호에 관한 전류가 인가될 때, 전류의 전파 중 일부는 신호선의 표면 및 제 2 그라운드 플레인(342)의 표면에서 반사되면서 신호선을 따라 진행할 수 있다. 이러한 방식으로 진행하는 전자파는 유도파(guided wave)로 지칭될 수 있다. TEM 모드는 이러한 유도파를 기초로 구현될 수 있다.
일 실시예에 따르면, 제 1 그라운드 플레인(341)에 형성된 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481), 및/또는 제 2 그라운드 플레인(342)에 형성된 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)은 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219) 사이의 전자기 간섭(EMI(electronic magnetic interference)) 또는 크로스토크(crosstalk)를 줄일 수 있다. 예를 들어, 제 1 오프닝(411) 및/또는 제 2 오프닝(511)은 제 1 신호선(211) 및 제 2 신호선(212) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 제 1 오프닝(421) 및/또는 제 2 오프닝(521)은 제 2 신호선(212) 및 제 3 신호선(213) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 제 1 오프닝(431) 및/또는 제 2 오프닝(531)은 제 3 신호선(213) 및 제 4 신호선(214) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 제 1 오프닝(441) 및/또는 제 2 오프닝(541)은 제 4 신호선(214) 및 제 5 신호선(215) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 제 1 오프닝(451) 및/또는 제 2 오프닝(551)은 제 5 신호선(215) 및 제 6 신호선(216) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 제 1 오프닝(461) 및/또는 제 2 오프닝(561)은 제 6 신호선(216) 및 제 7 신호선(217) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 제 1 오프닝(471) 및/또는 제 2 오프닝(571)은 제 7 신호선(217) 및 제 8 신호선(218) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 제 1 오프닝(481) 및/또는 제 2 오프닝(581)은 제 8 신호선(218) 및 제 9 신호선(219) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다.
예를 들어, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481) 및/또는 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)이 생략된 경우, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219) 사이의 전자기 간섭 또는 크로스토크는 표면파(surface wave)에 기인하여 발생할 수 있다. 전류의 전자파 중 일부는 두 매질들 간의 경계면들(601, 602)에서의 전반사로 인해 상기 경계면(601, 602), 또는 제 1 절연층(311) 및/또는 제 2 절연층(312) 내부를 따라 진행할 수 있다. 이러한 방식으로 진행하는 전자파는 표면파로 지칭될 수 있다. 표면파는 회로 기판(200)의 내부(예: 제 1 그라운드 플레인(341) 및 제 2 그라운드 플레인(342) 사이의 영역)에 갇혀 진행하다가 주변(예: 신호선)과 결합되어(coupled) 전자기적인 영향(예: 전자기 간섭, 또는 크로스토크)을 미칠 수 있다. 일 실시예에 따르면, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481) 및/또는 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)은 전자기장 또는 전자파에 대한 경계 조건을 변경하여 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다.
일 실시예에 따르면, 제 1 그라운드 플레인(341) 및/또는 제 2 그라운드 플레인(342)은 외부의 전자기적 노이즈(예: 전자파 노이즈)가 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)에 미치는 영향을 줄일 수 있다. 제 1 그라운드 플레인(341), 제 2 그라운드 플레인(342), 제 3 그라운드 플레인(343), 제 4 그라운드 플레인(344), 제 5 그라운드 플레인(345), 제 6 그라운드 플레인(346), 또는 제 7 그라운드 플레인(347)은 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 적어도 일부 감싸는 차폐 구조를 형성할 수 있다. 제 3 그라운드 플레인(343), 제 4 그라운드 플레인(344), 또는 제 5 그라운드 플레인(345)는 제 1 그라운드 플레인(341)과 함께 회로 기판(200)의 일면(200a) 쪽으로 가해지는 외부의 전자기적 노이즈를 줄이거나 차폐할 수 있다. 제 6 그라운드 플레인(346), 또는 제 7 그라운드 플레인(347)는 제 2 그라운드 플레인(342)과 함께 회로 기판(200)의 타면(200b) 쪽으로 가해지는 외부의 전자기적 노이즈를 줄이거나 차폐할 수 있다. 상기 차폐 구조는, 회로 기판(200)이 회로 기판(200) 주변의 전기적 요소에 미치는 전자기적 영향을 줄일 수 있다.
다양한 실시예에 따르면, 전자기장 또는 전자파의 일부는 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481), 및/또는 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)을 통과하여 제 1 그라운드 플레인(341) 및 제 2 그라운드 플레인(342) 사이의 영역 밖으로 전파될 수 있다. 이러한 형태의 전자파를 누설파(leaky wave)라고 할 수 있다. 일 실시예에 따르면, 이러한 누설파는 제 3 그라운드 플레인(343), 제 4 그라운드 플레인(344), 제 5 그라운드 플레인(345), 제 6 그라운드 플레인(346), 또는 제 7 그라운드 플레인(347)에 의해 차폐(또는 흡수)되어 회로 기판(200)의 외부로 전파되기 어려울 수 있다.
일 실시예에 따르면, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 포함하는 도전 층(506)은 회로 기판(200)의 가장자리와 인접하여 위치된 제 8 그라운드 플레인(504) 및/또는 제 9 그라운드 플레인(505)을 포함할 수 있다. 제 8 그라운드 플레인(504) 및/또는 제 9 그라운드 플레인(505)은, 제 1 그라운드 플레인(341), 제 2 그라운드 플레인(342), 제 3 그라운드 플레인(343), 제 4 그라운드 플레인(344), 제 5 그라운드 플레인(345), 제 6 그라운드 플레인(346), 또는 제 7 그라운드 플레인(347)과 함께 외부의 전자기적 노이즈가 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)에 미치는 영향을 줄이거나, 회로 기판(200)이 회로 기판(200) 주변의 전기적 요소에 미치는 전자기적 영향을 줄일 수 있다.
일 실시예에 따르면, 제 1 그라운드 플레인(341), 제 2 그라운드 플레인(342), 제 3 그라운드 플레인(343), 제 4 그라운드 플레인(344), 제 5 그라운드 플레인(345), 제 6 그라운드 플레인(346), 제 7 그라운드 플레인(347), 제 8 그라운드 플레인(348), 및 제 9 그라운드 플레인(349)은 복수의 도전성 비아들을 통해 전기적으로 연결될 수 있다. 복수의 그라운드 플레인들(341, 342, 343, 344, 345, 346, 347, 504, 505) 및 이들을 전기적으로 연결하는 복수의 도전성 비아들은 해당 전위의 그라운드 구조체를 형성할 수 있다. 그라운드 구조체는 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)과 단락되지 않고, 이로 인해 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통해 전달되는 신호는 유지될 수 있다. 그라운드 구조체는 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 적어도 일부 감싸는 차폐 구조를 형성할 수 있다. 차폐 구조는, 외부의 전자기적 노이즈가 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)에 미치는 영향을 줄이거나, 회로 기판(200)이 회로 기판(200) 주변의 전기적 요소에 미치는 전자기적 영향을 줄일 수 있다.
다양한 실시예에 따르면, 회로 기판(200)의 가장자리에 도달한 전자파(예: 표면파)는 회절되어 외부로 방사될 수 있다(예: 엔드-파이어 방사(end-fire radiation)). 이러한 방사파(radiated wave)는 상기 차폐 구조(예: 제 8 그라운드 플레인(504), 제 9 그라운드 플레인(505))로 인해 차폐 되어 외부로 실질적으로 전파되지 않을 수 있다. 이로 인해 회로 기판(200)이 회로 기판(200) 주변의 전기적 요소에 미치는 영향을 줄일 수 있다.
다양한 실시예에 따르면(미도시), 회로 기판(200)은 제 1 절연층(311)에 배치된 제 10 그라운드 플레인을 더 포함할 수 있다. 제 10 그라운드 플레인은 제 1 신호선(211) 및 제 2 신호선(212) 사이, 제 2 신호선(212) 및 제 3 신호선(213) 사이, 제 3 신호선(213) 및 제 4 신호선(214) 사이, 제 4 신호선(214) 및 제 5 신호선(215), 제 5 신호선(215) 및 제 6 신호선(216), 제 7 신호선(217) 및 제 8 신호선(218), 및/또는 제 8 신호선(218) 및 제 9 신호선(219) 사이에 위치될 수 있다. 예를 들어, 제 10 그라운드 플레인은 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 포함하는 도전 층(506)에 포함될 수 있다. 제 10 그라운드 플레인은 서로 이웃하는 두 신호선들 사이에 위치되어, 상기 두 신호선들 사이의 전자기적 간섭을 줄일 수 있다.
일 실시예에 따르면, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481) 및/또는 복수의 제 1 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)은 회로 기판(200)의 임피던스에 실질적인 영향을 미치지 않도록 구현될 수 있다. 예를 들어, 제 1 그라운드 플레인(341)에 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)이 형성되더라도, 회로 기판(200)의 임피던스는 실질적으로 동일하거나 임계 범위에 포함된 임피던스를 형성할 수 있다. 제 2 그라운드 플레인(342)에 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)이 형성되더라도, 회로 기판(200)의 임피던스는 실질적으로 동일하거나 임계 범위에 포함된 임피던스를 형성할 수 있다. 이로 인해, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481) 및/또는 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)이 형성되더라도, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통해 지정된 또는 선택된 주파수를 가지는 신호가 전송될 때 전력 손실 및/또는 전송 손실을 줄일 수 있어 신호 전달의 신뢰성이 확보될 수 있다.
다양한 실시예에 따르면, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)은, z 축 방향으로 볼 때, 제 1 그라운드 플레인(341)이 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)과 중첩되지 않도록 형성된 부분으로서 복수의 제 1 필컷들(fill-cuts)로 지칭될 수 있다. 복수의 제 1 필컷들은, 제 1 그라운드 플레인(341)이 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)에 미치는 임피던스 영향을 실질적으로 없게 하면서, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219) 사이의 전자기적 간섭을 줄일 수 있다.
다양한 실시예에 따르면, 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)는, z 축 방향으로 볼 때, 제 2 그라운드 플레인(342)이 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)과 중첩되지 않도록 형성된 부분으로서 복수의 제 2 필컷들로 지칭될 수 있다. 복수의 제 2 필컷들은, 제 2 그라운드 플레인(342)이 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)에 미치는 임피던스 영향을 실질적으로 없게 하면서, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219) 사이의 전자기적 간섭을 줄일 수 있다.
예를 들어, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)의 전기적 길이(예: 파장의 비로 나타내는 길이)는 회로 기판(200)의 주파수 특성에 실질적인 영향을 미칠 수 있다. 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통한 전류의 흐름으로 형성된 전기장으로 인해 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)의 전기적 길이를 기초로 하는 공진이 발생할 수 있다. 이러한 공진은 전송 손실(예: 신호의 누설(leakage))을 일으킬 수 있다. 예를 들어, 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)의 전기적 길이(예: 파장의 비로 나타내는 길이)는 회로 기판(200)의 주파수 특성에 실질적인 영향을 미칠 수 있다. 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통한 전류의 흐름으로 형성된 전기장으로 인해 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)의 전기적 길이를 기초로 하는 공진이 발생할 수 있다. 이러한 공진은 전송 손실(예: 신호의 누설)을 일으킬 수 있다. 어떤 경우, 이러한 공진은 회로 기판(200) 주변의 다른 전기적 요소에 영향을 미칠 수도 있다. 일 실시예에 따르면, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통해 지정된 또는 선택된 주파수의 신호가 전송될 때 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)의 전기적 길이를 기초로 상기 지정된 또는 선택된 주파수의 공진이 발생하지 않도록, 복수의 제 1 오프닝들(411, 421, 431, 441, 451, 461, 471, 481)의 형태가 설계될 수 있다. 일 실시예에 따르면, 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통해 지정된 또는 선택된 주파수의 신호가 전송될 때 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)의 전기적 길이를 기초로 상기 지정된 또는 선택된 주파수의 공진이 발생하지 않도록, 복수의 제 2 오프닝들(511, 521, 531, 541, 551, 561, 571, 581)의 형태가 설계될 수 있다.
도 7은 일 실시예에 따른 도 5의 회로 기판(200)에 대한 주파수 분포 상에서 손실(loss)을 나타내는 그래프이다.
도 7을 참조하면, 예를 들어, 도면 부호 701는, 복수의 제 1 오프닝들(400)을 도 4에서 도시된 바와 같이 구현된 제 1 경우에 대한 주파수 분포 상에서 손실을 가리킨다. 도면 부호 702는, 도 4의 실시예에 비해, 복수의 제 1 오프닝들(400)을 y 축 방향으로 더 길게 연장한 경우에 대한 주파수 분포 상에서 손실을 가리킨다. 도면 부호들 701 및 702을 비교하면, 제 2 경우는 제 1 경우와 비교하여 여러 주파수에서 공진을 형성할 수 있다 (도면 부호 702a, 702b, 및 702c 참조). 따라서, 전력 손실 및/또는 전송 손실을 줄이면서 신호선을 통해 전달 가능한 신호의 주파수는, 제 1 경우가 제 2 경우보다 다양하거나 제한적인지 않을 수 있다. 제 1 경우는, 제 2 경우와 비교하여, 넓은 주파수 대역까지도 상기 공진에 의한 손실 없이 신호를 전송할 수 있다.
다양한 실시예에 따르면, 지정된 또는 선택된 주파수에 대응하는 임피던스(예: 약 50 옴(ohm))를 형성하기 위하여, 회로 기판(200)의 구성 요소들에 관한 재질 또는 형태(예: 두께 또는 너비)는 다양하게 구현될 수 있다.
예를 들어, 도 4를 참조하면, 복수의 제 1 오프닝들(400)이 y 축 방향으로 연장된 제 1 너비(W1)는 약 1mm 이하일 수 있다. 복수의 제 1 오프닝들(400)이 x 축 방향으로 연장된 제 2 너비(W2)는 약 60㎛(마이크로미터) 이하일 수 있다. y 축 방향으로 복수의 제 1 오프닝들(400)이 배열된 간격(G1)은 약 100㎛ 이하일 수 있다. x 축 방향으로 복수의 제 1 오프닝들(400)이 배열된 간격(G2)은 약 150㎛ 내지 약 200㎛ 이하일 수 있다. 복수의 제 1 오프닝들(400)의 형태 및 그 사이즈는 도 4의 실시예에 국한되지 않고 다양할 수 있다. 일 실시예에서, 제 2 그라운드 플레인(342)(도 3 참조)에 형성된 복수의 제 2 오프닝들은, z 축 방향으로 볼 때, 도 4의 제 1 오프닝들(400)과 중첩된 동일한 형태로 형성될 수 있다.
회로 기판(200)에 포함된 적어도 하나의 유전체는, 예를 들어, 지정된 또는 선택된 주파수에 대응하는 임피던스를 형성하기 위한 유전율 또는 유전 손실율을 가질 수 있다. 상기 적어도 하나의 유전체는, 예를 들어, 제 1 절연층(311), 제 2 절연층(312), 제 3 절연층(313), 제 4 절연층(314), 제 5 절연층(315), 제 6 절연층(316), 제 7 절연층(317), 제 1 비도전 물질(318), 또는 제 2 비도전 물질(319)을 포함할 수 있다. 일 실시예에 따르면, 제 1 절연층(311) 및 제 2 절연층(312)은 실질적으로 동일한 유전율을 가질 수 있다. 다양한 실시예에 따르면, 상기 적어도 하나의 유전체의 유전율 또는 유전 손실율이 낮을수록, 회로 기판(200)은 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)을 통한 높은 전파 속도를 지원할 수 있다. 예를 들어, 상기 적어도 하나의 유전체는 고주파 특성(예: 저유전율, 저유전손실율)을 가질 수 있다.
일 실시예에 따르면, 도 2의 회로 기판(200)은 차동 시그널링(differential signaling)에 활용될 수 있다. 차동 시그널링은 상보적인 차동 신호들(complementary differential signals)을 이용하여 정보(또는 데이터)를 전기적으로 전송하는 방법을 가리킬 수 있다.
예를 들어, 제 1 송수신 모드에서, 송신측에서 수신측으로 데이터를 전송할 때, 송신측 또는 수신측은 세 개의 신호선들을 선택하고, 송신측은 전송할 데이터에 관한 제 1 차동 신호, 제 2 차동 신호 및 제 3 차동 신호를 생성하여 선택된 세 개의 신호선들을 통하여 수신측으로 전송할 수 있다. 제 1 차동 신호, 제 2 차동 신호, 및 제 3 차동 신호는 서로 다른 레벨(또는, 전압)을 가질 수 있다. 예를 들어, 제 1 차동 신호는 high 레벨, middle 레벨, 및 low 레벨 중 하나일 수 있다. 제 2 차동 신호는 high 레벨, middle 레벨, 및 low 레벨 중 하나이고, 제 1 차동 신호와는 다른 레벨을 가질 수 있다. 제 3 차동 신호는 high 레벨, middle 레벨, 및 low 레벨 중 하나이고, 제 1 차동 신호 및 제 2 차동 신호와는 다른 레벨을 가질 수 있다. 제 1 송수신 모드에서, 수신측은 송신측으로부터 전송된 차동 신호들을 비교하고, 그 비교 값을 기초로 데이터를 획득(또는 추출)할 수 있다 (예: 차동 신호 처리, 또는 차동 신호 연산). 일 실시예에 따르면, 송신측은 도 1에 도시된 전자 장치(101)에 포함된 구성 요소들 중 적어도 하나이고, 수신측은 도 1의 전자 장치(101)에 포함된 구성 요소들 중 적어도 하나일 수 있다. 예를 들어, 도 1을 참조하면, 송신측은 프로세서(120)를 포함할 수 있고, 수신측은 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 다른 예를 들어, 도 1을 참조하면, 송신측은 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있고, 수신측은 프로세서(120)를 포함할 수 있다.
다양한 실시예에 따르면, 제 2 송수신 모드에서, 송신측에서 수신측으로 데이터를 전송할 때, 송신측 또는 수신측은 두 개의 신호선들을 선택하고, 송신측은 전송할 데이터에 관한 제 1 차동 신호 및 제 2 차동 신호를 생성하여 선택된 두 개의 신호선들을 통해 수신측으로 전송할 수 있다. 제 1 차동 신호 및 제 2 차동 신호는 서로 상보적인(complementary) 관계에 있을 수 있다. 예를 들어, 제 1 차동 신호 및 제 2 차동 신호는 서로 반대의 위상을 가질 수 있다. 예를 들어, 제 1 차동 신호 및 제 2 차동 신호는 서로 다른 레벨(또는 전압)(예: high 레벨, low 레벨)을 가질 수 있다. 제 1 송수신 모드에서, 수신측은 송신측으로부터 수신한 차동 신호들을 비교하고, 그 비교 값을 기초로 데이터를 획득(또는 추출)할 수 있다 (예: 차동 신호 처리, 또는 차동 신호 연산).
도 8a, 8b, 8c, 8d, 및 8e는 일 실시예에 따른 차동 시그널링에 관한 동작을 설명하기 위한 도면들이다.
도 8a는 일 실시예에 따른 송수신 회로(800)를 도시한다. 도 8b는 일 실시예에 따른 도 8a의 송수신 회로(800)를 통해 전송되는 차동 신호들의 레벨을 도시한다.
도 8a를 참조하면, 일 실시예에서, 송수신 회로(800)는 트랜스미터들의 싱글 엔디드 영역(single-ended field of transmitters)(810), 리시버들의 차동 영역(differential field of receivers)(820), 제 1 신호선(831), 제 2 신호선(832), 또는 제 3 신호선(833)을 포함할 수 있다. 예를 들어, 트랜스미터들은 마스터 IC(integrated circuit)(예: 도 1의 프로세서(120))를 포함할 수 있고, 리시버들은 슬레이브 IC(예: 도 1의 프로세서(120)와 연결되어 신호를 교환하는 요소들)를 포함할 수 있다. 다른 예를 들어, 트랜스미터들은 슬레이브 IC(예: 도 1의 프로세서(120)와 연결되어 신호를 교환하는 요소들)를 포함할 수 있고, 리시버들은 마스터 IC(예: 도 1의 프로세서(120))를 포함할 수 있다. 트랜스미터들의 싱글 엔디드 영역(810)은 전송할 데이터에 관한 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)를 생성할 수 있다. 트랜스미터들의 싱글 엔디드 영역(810)은 제 1 신호선(831)을 통해 'A' 차동 신호(A)를 리시버들의 차동 영역(820)으로 전송할 수 있다. 트랜스미터들의 싱글 엔디드 영역(810)은 제 2 신호선(832)을 통해 'B' 차동 신호(B)를 리시버들의 차동 영역(820)으로 전송할 수 있다. 트랜스미터들의 싱글 엔디드 영역(810)은 제 3 신호선(833)을 통해 'C' 차동 신호(C)를 리시버들의 차동 영역(820)으로 전송할 수 있다. 'A' 차동 신호(A)는 'A' 싱글 엔디드 입력 신호(single-ended input signal), 또는 송신단 'A' 신호로 지칭될 수도 있다. 'B' 차동 신호(B)는 'B' 싱글 엔디드 입력 신호, 또는 송신단 'B' 신호로 지칭될 수도 있다. 'C' 차동 신호(C)는 'C' 싱글 엔디드 입력 신호, 또는 송신단 'C' 신호로 지칭될 수도 있다.
도 5를 참조하면, 일 실시예에서, 회로 기판(200)은 제 1 신호선(211), 제 2 신호선(212), 및 제 3 신호선(213)을 포함하는 제 1 와이어 그룹(wire group)(501), 제 4 신호선(214), 제 5 신호선(215), 및 제 6 신호선(216)을 포함하는 제 2 와이어 그룹(502), 또는 제 7 신호선(217), 제 8 신호선(218), 및 제 9 신호선(219)를 포함하는 제 3 와이어 그룹(503)을 포함할 수 있다. 도 2의 회로 기판(200)은 송수신 회로(800)에 적용될 수 있고, 이 경우 도 8의 제 1 신호선(831), 제 2 신호선(832), 및 제 3 신호선(833)은 도 5의 제 1 와이어 그룹(501), 제 2 와이어 그룹(502), 또는 제 3 와이어 그룹(503)에 포함된 신호선들에 해당할 수 있다.
도 8a를 참조하면, 일 실시예에서, 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 신호(C)는 서로 상보적인 신호들일 수 있다. 예를 들어, 도 8b를 참조하면, 'A' 차동 신호(A)는 high 레벨, middle 레벨, 및 low 레벨 중 하나를 나타낼 수 있다. 'B' 차동 신호(B)는 high 레벨, middle 레벨, 및 low 레벨 중 하나를 나타낼 수 있고, 'A' 차동 신호(A)와는 다른 레벨을 나타낼 수 있다. 'C' 차동 신호(C)는 high 레벨, middle 레벨, 및 low 레벨 중 하나를 나타낼 수 있고, 'A' 차동 신호(A) 및 'B' 차동 신호(B)와는 다른 레벨을 나타낼 수 있다.
도 8a를 참조하면, 일 실시예에서, 리시버들의 차동 영역(820)은 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)를 서로 비교하여 수신단 입력 신호(또는, 리시버 입력 신호)를 획득할 수 있다. 예를 들어, 리시버들의 차동 영역(820)은 'A' 차동 신호(A) 및 'B' 차동 신호(B) 간의 전기적 차이에 관한 'A-B' 수신단 입력 신호(A-B)를 획득할 수 있다. 리시버들의 차동 영역(820)은 'B' 차동 신호(B) 및 'C' 차동 신호(C) 간의 전기적 차이에 관한 'B-C' 수신단 입력 신호(B-C)를 획득할 수 있다. 리시버들의 차동 영역(820)은 'C' 차동 신호(C) 및 'A' 차동 신호(A) 간의 전기적 차이에 관한 'C-A' 수신단 입력 신호(C-A)를 획득할 수 있다.
도 8c는 일 실시예에 따른 도 8a의 송수신 회로(800)를 통해 전송된 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)의 전압을 기초로 결정되는 와이어 상태에 관한 표이다. 일 실시예에 따르면, 도 8c에 도시된 표는, MIPI(mobile industry processor interface) C-Phy(physical layer) 규격을 따를 수 있다.
도 8a 및 8c를 참조하면, 일 실시예에서, 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)가 트랜스미터들의 싱글 엔디드 영역(810)에서 리시버들의 차동 영역(820)으로 전송될 때, 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)를 나타내는 전압(예: signal voltage, wire amplitude, 또는 single-ended input voltage)은 천이될 수 있다. 일 실시예에 따르면, 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)의 전압은 ¾V, ½V 및 ¼V 사이에서 천이될 수 있다. 차동 신호(A, B, 또는 C)의 전압이 ¾V일 때, 차동 신호의 전압은 'high' 신호 레벨(예: line signal level)에 해당된다고 정의될 수 있다. 차동 신호(A, B, 또는 C)의 전압이 ½V일 때, 차동 신호의 전압은 'middle' 신호 레벨에 해당된다고 정의될 수 있다. 차동 신호(A, B 또는 C)의 전압이 ¼V일 때, 차동 신호의 전압은 'low' 신호 레벨에 해당된다고 정의될 수 있다. 리시버들의 차동 영역(820)은 'A' 차동 신호(A)에서 'B' 차동 신호(B)를 차동한 'A-B' 수신단 입력 신호(A-B)를 획득할 수 있다. 리시버들의 차동 영역(820)은 'B' 차동 신호(B)에서 'C' 차동 신호(C)를 차동한 'B-C' 수신단 입력 신호(B-C)를 획득할 수 있다. 리시버들의 차동 영역(820)은 'C' 차동 신호(C)에서 'A' 차동 신호(A)를 차동한 'C-A' 수신단 입력 신호(C-A)를 획득할 수 있다. 'A-B' 수신단 입력 신호(A-B), 'B-C' 수신단 입력 신호(B-C), 또는 'C-A' 수신단 입력 신호(C-A)의 전압(예: receiver differential input voltage, 또는 수신단 입력 전압)은 -¼V, +¼V, -½V, 또는 +½V일 수 있다. 리시버들의 차동 영역(820)은 수신단 입력 신호(A-B, B-C, 또는 C-A)의 전압을 기초로 수신단 출력 신호를 생성할 수 있다. 예를 들어, 'A-B'수신단 입력 신호(A-B)의 전압이 +V¼이거나 +V½이면, 리시버들의 차동 영역(820)은 수신단 출력 신호(Rx_AB)로서 디지털 출력 값(예: receiver digital output) '1'을 생성(변조)할 수 있다. 'A-B'수신단 입력 신호(A-B)의 전압이 -V¼이거나 -V½이면, 리시버들의 차동 영역(820)은 수신단 출력 신호(Rx_AB)로서 디지털 출력 값 '0'을 생성(변조)할 수 있다. 예를 들어, 'B-C' 수신단 입력 신호(B-C)의 전압이 +V¼이거나 +V½이면, 리시버들의 차동 영역(820)은 수신단 출력 신호(Rx_BC)로서 디지털 출력 값 '1'을 생성(변조)할 수 있다. 'B-C'수신단 입력 신호(B-C)의 전압이 -V¼이거나 -V½이면, 리시버들의 차동 영역(820)은 수신단 출력 신호(Rx_BC)로서 디지털 출력 값 '0'을 생성(변조)할 수 있다. 예를 들어, 'C-A' 수신단 입력 신호(C-A)의 전압이 +V¼이거나 +V½이면, 리시버들의 차동 영역(820)은 수신단 출력 신호(Rx_CA)로서 디지털 출력 값 '1'을 생성(변조)할 수 있다. 'C-A'수신단 입력 신호(C-A)의 전압이 -V¼이거나 -V½이면, 리시버들의 차동 영역(820)은 수신단 출력 신호(Rx_CA)로서 디지털 출력 값 '0'을 생성(변조)할 수 있다. 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)의 레벨에 따라, 6 개의 와이어 상태가 정의될 수 있다. 리시버들의 차동 영역(820)은 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)의 레벨(예: 전압)에 따라 '+x', '-x', '+y', '-y', '+z', 또는 '-z'로 지칭하는 와이어 상태 이름(wire status name)을 결정(또는, 추출)할 수 있다. 예를 들어, high 레벨의 'A' 차동 신호(A), low 레벨의 'B' 차동 신호(B), 및 middle 레벨의 'C' 차동 신호(C)가 트랜스미터들의 싱글 엔디드 영역(810)에서 리시버들의 차동 영역(820)으로 전송되면, 와이어 상태 이름은 '+x'로 정의될 수 있다. low 레벨의 'A' 차동 신호(A), high 레벨의 'B' 차동 신호(B), 및 middle 레벨의 'C' 차동 신호(C)가 트랜스미터들의 싱글 엔디드 영역(810)에서 리시버들의 차동 영역(820)으로 전송되면, 와이어 상태 이름은 '-x'로 정의될 수 있다. middle 레벨의 'A' 차동 신호(A), high 레벨의 'B' 차동 신호(B), 및 low 레벨의 'C' 차동 신호(C)가 트랜스미터들의 싱글 엔디드 영역(810)에서 리시버들의 차동 영역(820)으로 전송되면, 와이어 상태 이름은 '+y'로 정의될 수 있다. middle 레벨의 'A' 차동 신호(A), low 레벨의 'B' 차동 신호(B), 및 high 레벨의 'C' 차동 신호(C)가 트랜스미터들의 싱글 엔디드 영역(810)에서 리시버들의 차동 영역(820)으로 전송되면, 와이어 상태 이름은 '-y'로 정의될 수 있다. low 레벨의 'A' 차동 신호(A), middle 레벨의 'B' 차동 신호(B), 및 high 레벨의 'C' 차동 신호(C)가 트랜스미터들의 싱글 엔디드 영역(810)에서 리시버들의 차동 영역(820)으로 전송되면, 와이어 상태 이름은 '+z'로 정의될 수 있다. high 레벨의 'A' 차동 신호(A), middle 레벨의 'B' 차동 신호(B), 및 low 레벨의 'C' 차동 신호(C)가 트랜스미터들의 싱글 엔디드 영역(810)에서 리시버들의 차동 영역(820)으로 전송되면, 와이어 상태 이름은 '-z'로 정의될 수 있다. 다양한 실시예에 따르면, 리시버들의 차동 영역(820)은 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)의 레벨(예: 전압)에 따라 'HS_+X', 'HS_-X', 'HS_+Y', 'HS_-Y', 'HS_+Z' 및 'HS_-Z'로 지칭하는 high-speed state code name을 결정(또는, 추출)할 수도 있다. 리시버들의 차동 영역(820)은 결정된 와이어 상태 이름(예: '+x', '-x', '+y', '-y', '+z' 또는 '-z')을 기초로 정보 또는 데이터를 획득(또는, 추출)할 수 있다. 예를 들어, 리시버들의 차동 영역(820)은 추출되는 와이어 상태가 변경되는 조건에 따라 심볼(symbol) 값을 결정하고, 심볼 값을 기초로 정보 또는 데이터를 획득할 수 있다 (예: 디코딩(decoding)).
도 8d는 일 실시예에 따른 도 8a의 송수신 회로(800)를 통해 전송되는 차동 신호들(예: 싱글 엔디드 입력 신호들) 각각의 전압(예: 싱글 엔디드 입력 전압(single-ended input voltage)을 도시한다. 도 8e는 일 실시예에 따른 도 8a의 송수신 회로(800)를 통해 전송되는 차동 신호들을 서로 비교하여 획득한 수신단 입력 신호들을 도시한다.
도 8a 및 8d를 참조하면, 일 실시예에서, 제 1 신호선(831)을 통해 'A' 차동 신호(A)가 전송되고, 제 2 신호선(832)을 통해 'B' 차동 신호(B)가 전송되며, 제 3 신호선(833)을 통해 'C' 차동 신호(C)가 전송될 때, 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)는 서로 다른 전압으로 천이될 수 있다. 'A' 차동 신호(A)의 전압(VA), 'B' 차동 신호(B)의 전압(VB), 및 'C' 차동 신호(C)의 전압(VC)은, 제 1 레벨(예: ¾V)(이하, 'high 레벨'), 제 2 레벨(예: ½V)(이하, 'middle 레벨'), 및 제 3 레벨(예: ¼V)(이하, 'low 레벨') 사이에서 천이될 수 있다. 도 8e를 참조하면, 리시버들의 차동 영역(820)은 'A' 차동 신호(A), 'B' 차동 신호(B), 및 'C' 차동 신호(C)를 서로 비교하여 수신단 입력 신호(예: 'A-B' 수신단 입력 신호(A-B), 'B-C' 수신단 입력 신호(B-C), 및 'C-A' 수신단 입력 신호(C-A))를 획득할 수 있다. 와이어 상태는, 'A' 차동 신호(A)의 전압(VA), 'B' 차동 신호(B)의 전압(VB), 및 'C' 차동 신호(C)의 전압(VC)을 기초로 결정될 수 있다. 리시버들의 차동 영역(820)은 'A-B' 수신단 입력 신호(A-B)를 나타내는 전압 차(VAB_diff), 'B-C' 수신단 입력 신호(B-C)를 나타내는 전압 차(VBC_diff), 및 'C-A' 수신단 입력 신호(C-A)를 나타내는 전압 차(VCA_diff)를 기초로 와이어 상태(예: +x, -x, +y, -y, +z, 또는 -z)를 결정할 수 있다. 리시버들의 차동 영역(820)은 결정된 와이어 상태를 기초로 정보 또는 데이터를 획득(또는, 추출)할 수 있다.
일 실시예에 따르면, 도 2의 회로 기판(200)은 도 8a의 제 1 신호선(831), 제 2 신호선(832), 및 제 3 신호선(833)을 위해 도 8a의 송수신 회로(800)에 적용될 수 있다.
도 9는, 일 실시예에 따라, 도 2의 회로 기판(200)이 전송 선로로 활용되는 경우 차동 시그널링에 관한 아이 다이어그램(eye diagram)(900)을 도시한다. 도 10은, 예를 들어, 제 1 그라운드 플레인(341)의 복수의 제 1 오프닝들(400) 및 제 2 그라운드 플레인(342)의 복수의 제 2 오프닝들 없이 회로 기판(200)이 구현되어 전송 선로 활용되는 경우 차동 시그널링에 관한 아이 다이어그램(1000)을 도시한다.
예를 들어, 'A' 차동 신호(예: 도 8b의 'A' 차동 신호(A))는 도 5의 제 1 와이어 그룹(501)의 제 1 신호선(211), 제 2 와이어 그룹(502)의 제 4 신호선(214), 및/또는 제 3 와이어 그룹(503)의 제 7 신호선(217)을 통해 전송될 수 있다. 'B' 차동 신호(예: 도 8b의 'B' 차동 신호(B))는 도 5의 제 1 와이어 그룹(501)의 제 2 신호선(212), 제 2 와이어 그룹(502)의 제 5 신호선(215), 및/또는 제 3 와이어 그룹(503)의 제 8 신호선(218)을 통해 전송될 수 있다. 'C' 차동 신호(예: 도 8b의 'C' 차동 신호(C))는 도 5의 제 1 와이어 그룹(501)의 제 3 신호선(213), 제 2 와이어 그룹(502)의 제 6 신호선(216), 및/또는 제 3 와이어 그룹(503)의 제 9 신호선(218)을 통해 전송될 수 있다. 도 9 및 10은 'A' 차동 신호 및 'B' 차동 신호 간의 전기적 차이(예: 도 8c의 'A-B' 수신단 입력 신호(A-B)), 'B' 차동 신호 및 'C' 차동 신호 간의 전기적 차이(예: 도 8c의 'B-C' 수신단 입력 신호(B-C)), 또는 'C' 차동 신호 및 'A' 차동 신호 간의 전기적 차이(예: 도 8c의 'C-A' 수신단 입력 신호(C-A))를 나타내는 전압에 관한 아이 다이어그램일 수 있다.
일 실시예에 따르면, 도 9에 도시된 아이 다이어그램(900)의 EH(eye height)는 도 10에 도시된 아이 다이어그램(1000)의 EH보다 크다. 도 9를 참조하면, EH는 약 86.57mV일 수 있다. 도 10을 참조하면, EH는 약 47.23mV일 수 있다. 일 실시예에 따르면, 도 9에 도시된 아이 다이어그램의 EW(eye width)는 도 10에 도시된 아이 다이어그램의 EW보다 크다. 도 9를 참조하면, EW는 약 0.90 UI(unit interval)(또는, 비트 주기)일 수 있다. 도 10을 참조하면, EW는 약 0.84 UI일 수 있다. 도 9의 아이 다이어그램(900) 및 도 10의 아이 다이어그램(1000)을 비교하면, 제 1 그라운드 플레인(341)에 형성된 복수의 제 1 오프닝들(400) 및/또는 제 2 그라운드 플레인(342)에 형성된 복수의 제 2 오프닝들은 EH 및/또는 EW를 증가시킬 수 있다. EH 또는 EW의 증가는 아이 오프닝(eye opening)을 확장하여 회로 기판(200)의 전송 성능 또는 전송 특성을 향상시킬 수 있다. 예를 들어, 도 8c를 참조하면, EH의 증가는, 수신단 입력 신호(A-B, B-C, 또는 C-A)를 기초로 수신단 출력 신호(Rx_AB, Rx_BC, 또는 Rx_CA)로서 디지털 출력 값(예: '1' 또는 '0')이 판단될 때, 그 판단의 오류를 줄일 수 있다. 예를 들어, EH의 증가는 노이즈 마진(noise margin)을 높일 수 있다. 노이즈 마진은 전자 회로 또는 논리 회로의 정상적인 작동에 영향을 미치지 않는 노이즈의 최대 크기를 가리킬 수 있다. 이 밖에, 제 1 그라운드 플레인(341)에 형성된 복수의 제 1 오프닝들(400) 및/또는 제 2 그라운드 플레인(342)에 형성된 복수의 제 2 오프닝들을 기초로 하는 아이 오프닝의 확장은 Distortion(예: eye pattern 최상단과 최하단의 폭), Sensitivity(예: eye pattern의 기울기를 통해 timing error에 대한 민감도), 또는 Timing jitter(예: 파형의 오르고 내림이 교차되는 부분)과 같은 아이 다이어그램의 다양한 파라미터들에 관한 전송 특성을 향상시킬 수 있다.
도 11은 다른 실시예에 따른 회로 기판(1100)에 대한 단면도이다.
도 11을 참조하면, 일 실시예에서, 회로 기판(1100)은 마이크로스트립 선로(microstrip line)를 기초로 구현될 수 있다. 회로 기판(1100)은, 예를 들어, 절연층(1110), 복수의 신호선들(1121, 1122, 1123), 또는 그라운드 플레인(1130)을 포함하는 유전체일 수 있다. 절연층(1110)은 제 1 면(1110a), 및 제 1 면(1110a)과는 반대 편에 위치된 제 2 면(1110b)을 포함할 수 있다. 복수의 신호선들(1121, 1122, 1123)은 제 1 면(1110a)에 위치될 수 있다. 그라운드 플레인(1130)은 제 2 면(1110b)에 위치될 수 있다.
일 실시예에 따르면, 그라운드 플레인(1130)은 복수의 오프닝들(1131, 1132)을 포함할 수 있다. 복수의 오프닝들(1131, 1131)은, z 축 방향으로 볼 때, 복수의 신호선들(1121, 1122, 1123)과 중첩되지 않을 수 있다. 예를 들어, 하나의 오프닝(1131)은, z 축 방향으로 볼 때, 제 1 신호선(1121) 및 제 2 신호선(1122) 사이에 위치될 수 있다. 다른 오프닝(1132)은, z 축 방향으로 볼 때, 제 2 신호선(1122) 및 제 3 신호선(1123) 사이에 위치될 수 있다. 신호선의 개수, 및 그라운드 플레인(1130)에 포함된 오프닝의 개수는 도 11의 실시예에 국한되지 않고 다양할 수 있다. 다양한 실시예에 따르면, 도 11의 실시예에 따른 회로 기판(1100)은, 도 5의 실시예에 따른 회로 기판(200)의 제 1 절연층(311)(예: 절연층(1110)), 복수의 신호선들(211, 212, 213, 214, 215, 216, 217, 218, 219)(예: 복수의 신호선들(1121, 1122, 1123)), 및 제 1 그라운드 플레인(341)(예: 그라운드 플레인(1130))을 포함하는 레이어 조립체로 구현될 수 있다. 예를 들어, 그라운드 플레인(1130)은 도 4의 제 1 그라운드 플레인(341)과 같이 복수의 신호선들(1121, 1122, 1123)을 따라 주기적인 슬릿들을 포함하는 형태로 구현될 수 있다.
회로 기판(1100)은, 예를 들어, 주파수 신호(전압, 전류)를 전달하기 위한 전송 선로로 활용될 수 있다. 복수의 신호선들(1121, 1122, 1123)을 통해 주파수 신호가 흐를 때 복수의 신호선들(1121, 1122, 1123) 주변에 분포하는 전자기장(예: 전기장 및 자기장)이 있을 수 있다. 전자기장(또는 전자판)의 일부는 자유 공간(예: 공기)를 따라 진행하고, 나머지는 회로 기판(1100)을 따라 진행할 수 있다. 이러한 형태의 전자기장 또는 전자파를 준 TEM 모드(quasi-TEM 모드)라고 할 수 있다. 예를 들어, 신호선(예: 제 1 신호선(1121), 또는 제 2 신호선(1122))에 주파수 신호에 관한 전류가 인가될 때, 전류의 전자파 중 일부는 신호선의 표면 및 그라운드 플레인(1130)의 표면에서 반사되면서 신호선을 따라 진행할 수 있다. 이러한 방식으로 진행하는 전자파는 유도파(guided wave)라고 할 수 있다.
일 실시예에 따르면, 그라운드 플레인(1130)에 형성된 복수의 오프닝들(1131, 1132)은 복수의 신호선들(1121, 1122, 1123) 사이의 전자기 간섭(EMI) 또는 크로스토크를 줄일 수 있다. 예를 들어, 하나의 오프닝(1131)은 제 1 신호선(1121) 및 제 2 신호선(1122) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다. 예를 들어, 다른 오프닝(1132)은 제 2 신호선(1122) 및 제 3 신호선(1123) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다.
예를 들어, 복수의 오프닝들(1131, 1132)이 생략된 경우, 복수의 신호선들(1121, 1122, 1123) 사이의 전자기 간섭 또는 크로스토크는 표면파에 기인하여 발생할 수 있다. 전류의 전자파 중 일부는 두 매질들 간의 경계면들에서의 전반사로 인해 상기 경계면, 또는 절연층(1110) 내부를 따라 진행할 수 있다. 이러한 방식으로 진행하는 표면파는 회로 기판(1110)의 내부에 갇혀 진행하다가 주변(예: 신호선)과 결합되어 전자기적 영향을 미칠 수 있다. 일 실시예에 따르면, 복수의 오프닝들(1131, 1132)은 전자기장 또는 전자파에 대한 경계 조건을 변경하여 복수의 신호선들(1121, 1122, 1123) 사이의 전자기 간섭 또는 크로스토크를 줄일 수 있다.
예를 들어, 전자기장 또는 전자파의 일부는, 누설파로서, 복수의 오프닝들(1131, 1132)을 통과하여 전파될 수 있다. 다양한 실시예에 따르면(미도시), 회로 기판(1100)은 이러한 누설파가 외부로 전파되지 않게 않도록 하는 다양한 차폐 구조(예: 도 5의 제 3 그라운드 플레인(343), 제 4 그라운드 플레인(344), 또는 제 5 그라운드 플레인(345))를 포함할 수 있다. 다양한 실시예에 따르면(미도시), 회로 기판(1100)은 도 5의 제 8 그라운드 플레인(504) 및/또는 제 9 그라운드 플레인(505)와 같은 차폐 구조를 포함할 수 있다. 예를 들어, 회로 기판(1100)의 가장자리에 도달한 전자파(예: 표면파)는 회절되어 외부로 방사될 수 있다(예: 엔드-파이어 방사). 이러한 방사파는 상기 차폐 구조로 인해 차폐 되어 외부로 실질적으로 전파되지 않을 수 있다.
일 실시예에 따르면, 오프닝들(1131, 1132)은 회로 기판(1100)의 임피던스에 실질적인 영향을 미치지 않도록 구현될 수 있다. 예를 들어, 그라운드 플레인(1130)에 복수의 오프닝들(1131, 1132)이 형성되더라도, 회로 기판(1100)의 임피던스는 실질적으로 동일하거나 임계 범위에 포함된 임피던스를 형성할 수 있다. 이로 인해, 복수의 오프닝들(1131, 1132)이 형성되더라도, 복수의 신호선들(1121, 1122, 1123)을 통해 지정된 또는 선택된 주파수를 가지는 신호가 전송될 때 전력 손실 및/또는 전송 손실을 줄일 수 있어 신호 전달의 신뢰성이 확보될 수 있다.
다양한 실시예에 따르면, 복수의 오프닝들(1131, 1132)은, z 축 방향으로 볼 때, 그라운드 플레인(1130)이 복수의 신호선들(1121, 1122, 1123)과 중첩되지 않도록 형성된 부분으로서 복수의 필컷들로 지칭될 수 있다. 복수의 필컷들은, 그라운드 플레인(1130)이 복수의 신호선들(1121, 1122, 1123)에 미치는 임피던스 영향을 실질적으로 없게 하면서, 복수의 신호선들(1121, 1122, 1123) 사이의 전자기적 간섭을 줄일 수 있다.
예를 들어, 복수의 오프닝들(1131, 1132)의 전기적 길이(예: 파장의 비로 나타내는 길이)는 회로 기판(1100)의 주파수 특성에 실질적인 영향을 미칠 수 있다. 복수의 신호선들(1121, 1122)을 통한 전류의 흐름으로 형성된 전기장을 인해 복수의 오프닝들(1131, 1132)의 전기적 길이를 기초로 하는 공진이 발생할 수 있다. 이러한 공진은 전송 손실(예: 신호의 누설)을 일으킬 수 있다. 어떤 경우, 이러한 공진은 회로 기판(1100) 주변의 다른 전기적 요소에 영향을 미칠 수도 있다. 일 실시예에 따르면, 복수의 신호선들(1121, 1122, 1123)을 통해 지정된 또는 선택된 주파수의 신호가 전송될 때 복수의 오프닝들(1131, 1132)의 전기적 길이를 기초로 상기 지정된 또는 선택된 주파수의 공진이 발생하지 않도록, 복수의 오프닝들(1131, 1132)의 형태가 결정될 수 있다.
다양한 실시예에 따르면, 회로 기판(1100)은 도 11의 실시예에 국한되지 않고 추가적인 절연층, 추가적인 신호선, 또는 추가적인 그라운드 플레인을 더 포함하여 구현될 수 있다. 회로 기판(1100)은 도 11의 실시예에 국한되지 않고 마이크로스트립 선로를 기초로 하는 다양한 다층 기판으로 구현될 수 있다.
다양한 실시예에 따르면, 회로 기판(1100)은 차동 시그널링에 활용될 수 있다. 예를 들어, 회로 기판(1100)은 도 8a의 송수신 회로(800)에서 트랜스미터들의 싱글 엔디드 영역(810) 및 리시버들의 차동 영역(820)을 연결하는 전송 선로로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 전자 장치(예: 도 1의 전자 장치(101))는 제 1 전기적 요소(예: 도 8a의 트랜스미터들의 싱글 엔디드 영역(810)) 및 제 2 전기적 요소(예: 8a의 리시버들의 차동 영역(820))을 포함할 수 있다. 상기 전자 장치는 상기 제 1 전기적 요소 및 상기 제 2 전기적 요소 사이에서 지정된 또는 선택된 주파수의 신호를 전달하는 회로 기판(예: 도 2의 회로 기판(200))을 포함할 수 있다. 상기 회로 기판은, 제 1 면(예: 도 3의 제 1 면(311a)), 및 상기 제 1 면과는 반대 편에 위치된 제 2 면(예: 도 3의 제 2 면(311b))을 포함하는 제 1 유전층(예: 도 3의 제 1 절연층(311))을 포함할 수 있다. 상기 회로 기판은 상기 제 1 면에 위치된 제 1 신호선(예: 도 2 또는 5의 제 1 신호선(211)) 및 제 2 신호선(예: 도 2 또는 5의 제 2 신호선(212))을 포함할 수 있다. 상기 회로 기판은 상기 제 2 면에 위치된 제 1 그라운드 플레인(예: 도 3, 4, 또는 5의 제 1 그라운드 플레인(341))을 포함할 수 있다. 상기 제 1 그라운드 플레인은, 상기 제 2 면의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열된 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))은, 상기 제 2 면(예: 도 3의 제 2 면(311b))의 위에서 볼 때, 상기 제 1 신호선(예: 도 2 또는 5의 제 1 신호선(211)) 및 상기 제 2 신호선(예: 도 2 또는 5의 제 2 신호선(212))과 중첩되지 않을 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))은 주기적으로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 1 오프닝들(예: 도 4의 제 2 오프닝 어레이(401))는, 상기 제 1 신호선(예: 도 2의 제 1 신호선(211)) 또는 상기 제 2 신호선(예: 도 2의 제 2 신호선(212))을 따라 연장된 제 1 너비(예: 도 4의 제 1 너비(W1)), 및 상기 제 1 신호선에서 상기 제 2 신호선으로 향하는 방향으로 연장된 제 2 너비(예: 도 4의 제 2 너비(W2))를 포함할 수 있다. 상기 제 1 너비는 상기 제 2 너비보다 클 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 2 면(예: 도 3의 제 2 면(311b))의 위에서 볼 때, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))이 상기 제 1 신호선(예: 도 2 또는 5의 제 1 신호선(211))과 이격된 거리는, 상기 복수의 제 1 오프닝들이 상기 제 2 신호선(예: 도 2 또는 5의 제 2 신호선(212))과 이격된 거리와 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 전자 장치는, 상기 제 1 유전체(예: 도 3 또는 4의 제 1 절연층(311))에 적층된 제 2 유전체(예: 도 3 또는 4의 제 2 절연층(312)), 및 복수의 제 2 오프닝들을 포함하는 제 2 그라운드 플레인(예: 도 5의 제 2 그라운드 플레인(342))을 더 포함할 수 있다. 상기 제 1 신호선(예: 도 5의 제 1 신호선(211)) 및 상기 제 2 신호선(예: 도 5의 제 2 신호선(212))은 상기 제 1 유전체 및 상기 제 2 유전체 사이에 위치될 수 있다. 상기 제 2 그라운드 플레인은 상기 제 2 유전체를 사이에 두고 상기 제 1 유전체와 이격하여 상기 제 2 유전체에 위치될 수 있다. 상기 복수의 제 2 오프닝들은, 상기 제 1 면(예: 도 3의 제 1 면(311a))의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열될 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 2 오프닝들은, 상기 제 1 면(예: 도 3의 제 1 면(311a))의 위에서 볼 때, 상기 제 1 신호선(예: 도 2 또는 5의 제 1 신호선(211)) 및 상기 제 2 신호선(예: 도 2 또는 5의 제 2 신호선(212))과 중첩되지 않을 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 2 오프닝들은 주기적으로 배열될 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 2 오프닝들은, 상기 제 1 면(예: 도 3의 제 1 면(311a))의 위에서 볼 때, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))과 적어도 일부 중첩될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 1 유전체(예: 도 5의 제 1 절연층(311)) 및 상기 제 2 유전체(예: 도 5의 제 1 절연층(312))은 동일한 유전율을 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 1 면(예: 도 3의 제 1 면(311a))이 상기 제 1 그라운드 플레인(예: 도 5의 제 1 그라운드 플레인(341))과 이격된 거리는, 상기 제 1 면이 상기 제 2 그라운드 플레인(예: 도 5의 제 2 그라운드 플레인(342))과 이격된 거리와 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))및 상기 복수의 제 2 오프닝들은 상기 지정된 또는 선택된 주파수와는 다른 주파수에 관한 전기적 길이를 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 1 전기적 요소(예: 도 8a의 트랜스미터들의 싱글 엔디드 영역(810))는 상기 제 1 신호선(예: 도 2의 제 1 신호선(211)) 및 상기 제 2 신호선(예: 도 2의 제 2 신호선(212))을 통해 상보적인 차동 신호를 상기 제 2 전기적 요소(예: 도 8a의 리시버들의 차동 영역(820))로 전송할 수 있다.
본 발명의 일 실시예에 따르면, 상기 전자 장치는, 상기 제 2 신호선(예: 도 2의 제 2 신호선(212))을 사이에 두고 상기 제 1 신호선(예: 도 2의 제 1 신호선(211))과 이격하여 상기 제 1 면(예: 도 3의 제 1 면(311a))에 위치된 제 3 신호선(예: 도 2의 제 3 신호선(213))을 더 포함할 수 있다. 상기 제 1 그라운드 플레인(예: 도 4의 제 1 그라운드 플레인(341))은, 상기 제 2 면(예: 도 3의 제 2 면(311b))의 위에서 볼 때, 상기 제 2 신호선 및 상기 제 3 신호선 사이에서 상기 제 2 신호선 또는 상기 제 3 신호선을 따라 배열된 복수의 제 2 오프닝들(예: 도 4의 제 2 오프닝 어레이(402))을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수의 제 2 오프닝들(예: 도 4의 제 2 오프닝 어레이(402))는, 상기 제 2 면(예: 도 3의 제 2 면(311b))의 위에서 볼 때, 상기 제 2 신호선(예: 도 2의 제 2 신호선(212)) 및 상기 제 3 신호선(예: 도 2의 제 2 신호선(213))과 중첩되지 않고, 주기적으로 형성될 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(예: 도 1의 전자 장치(101))는 제 1 전기적 요소(예: 도 8a의 트랜스미터들의 싱글 엔디드 영역(810)) 및 제 2 전기적 요소(예: 도 8a의 리시버들의 차동 영역(820))을 포함할 수 있다. 상기 전자 장치는 상기 제 1 전기적 요소 및 상기 제 2 전기적 요소 사이에서 지정된 또는 선택된 주파수의 신호를 전달하는 회로 기판(예: 도 2의 회로 기판(200))을 포함할 수 있다. 상기 회로 기판은 복수의 제 1 오프닝들을 포함하는 제 1 그라운드 플레인(예: 도 5의 제 1 그라운드 플레인(341))을 포함할 수 있다. 상기 회로 기판은 복수의 제 2 오프닝들을 포함하는 제 2 그라운드 플레인(예: 도 5의 제 2 그라운드 플레인(342))을 포함할 수 있다. 상기 회로 기판은 상기 제 1 그라운드 플레인 및 상기 제 2 그라운드 플레인 사이에 위치된 유전체(예: 도 5의 제 1 유전체(311), 제 2 유전체(312))를 포함할 수 있다. 상기 회로 기판은 상기 제 1 그라운드 플레인 및 상기 제 2 그라운드 플레인과 이격하여 상기 유전체 내부에 위치된 제 1 신호선(예: 도 5의 제 1 신호선(211)) 및 제 2 신호선(예: 도 5의 제 2 신호선(212))을 포함할 수 있다. 상기 복수의 제 1 오프닝들은(예: 도 4의 제 1 오프닝 어레이(401))는, 상기 제 1 그라운드 플레인의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열될 수 있다. 상기 복수의 제 2 오프닝들은, 상기 제 2 그라운드 플레인의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열될 수 있다.
본 발명의 다양한 실시예에 따르면, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401)) 또는 상기 복수의 제 2 오프닝들은 주기적으로 형성될 수 있다.
본 발명의 다양한 실시예에 따르면, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))은, 상기 제 1 그라운드 플레인(예: 도 5의 제 1 그라운드 플레인(341))의 위에서 볼 때, 상기 복수의 제 2 오프닝들과 적어도 일부 중첩될 수 있다.
본 발명의 다양한 실시예에 따르면, 상기 제 1 그라운드 플레인(예: 도 5의 제 1 그라운드 플레인(341))의 위에서 볼 때, 상기 복수의 제 1 오프닝들(예: 도 4의 제 1 오프닝 어레이(401))이 상기 제 1 신호선(예: 도 5의 제 1 신호선(211))과 이격된 거리는, 상기 복수의 제 1 오프닝들이 상기 제 2 신호선(예: 도 5의 제 2 신호선(212))과 이격된 거리와 동일할 수 있다.
본 발명의 다양한 실시예에 따르면, 상기 제 2 그라운드 플레인(예: 도 5의 제 2 그라운드 플레인(341))의 위에서 볼 때, 상기 복수의 제 2 오프닝들이 상기 제 1 신호선(예: 도 5의 제 1 신호선(211))과 이격된 거리는, 상기 복수의 제 2 오프닝들이 상기 제 2 신호선(예: 도 5의 제 2 신호선(212))과 이격된 거리와 동일할 수 있다.
본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 실시예에 따른 기술 내용을 쉽게 설명하고 본 발명의 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 다양한 실시예의 범위는 여기에 개시된 실시예들 이외에도 본 발명의 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. 전자 장치에 있어서,
    제 1 전기적 요소 및 제 2 전기적 요소; 및
    상기 제 1 전기적 요소 및 상기 제 2 전기적 요소 사이에서 지정된 또는 선택된 주파수의 신호를 전달하는 회로 기판으로서,
    제 1 면, 및 상기 제 1 면과는 반대 편에 위치된 제 2 면을 포함하는 제 1 유전층;
    상기 제 1 면에 위치된 제 1 신호선 및 제 2 신호선; 및
    상기 제 2 면에 위치된 제 1 그라운드 플레인(ground plane)을 포함하는 회로 기판을 포함하고,
    상기 제 1 그라운드 플레인은,
    상기 제 2 면의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열된 복수의 제 1 오프닝들(opening)을 포함하는 전자 장치.
  2. 제 1 항에 있어서,
    상기 복수의 제 1 오프닝들은 상기 제 2 면의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선과 중첩되지 않는 전자 장치.
  3. 제 1 항에 있어서,
    상기 복수의 제 1 오프닝들은 주기적으로 형성된 전자 장치.
  4. 제 1 항에 있어서,
    상기 복수의 제 1 오프닝들은 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 연장된 제 1 너비, 및 상기 제 1 신호선에서 상기 제 2 신호선으로 향하는 방향으로 연장된 제 2 너비를 포함하고,
    상기 제 1 너비는 상기 제 2 너비보다 큰 전자 장치.
  5. 제 1 항에 있어서,
    상기 제 2 면의 위에서 볼 때, 상기 복수의 제 1 오프닝들이 상기 제 1 신호선과 이격된 거리와 상기 제 2 신호선과 이격된 거리는, 동일한 전자 장치.
  6. 제 1 항에 있어서,
    상기 제 1 유전체에 적층된 제 2 유전체, 및 복수의 제 2 오프닝들을 포함하는 제 2 그라운드 플레인을 더 포함하고,
    상기 제 1 신호선 및 상기 제 2 신호선은 상기 제 1 유전체 및 상기 제 2 유전체 사이에 위치되고,
    상기 제 2 그라운드 플레인은 상기 제 2 유전체를 사이에 두고 상기 제 1 유전체와 이격하여 상기 제 2 유전체에 위치되고,
    상기 복수의 제 2 오프닝들은,
    상기 제 1 면의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선 사이에서 상기 제 1 신호선 또는 상기 제 2 신호선을 따라 배열된 전자 장치.
  7. 제 6 항에 있어서,
    상기 복수의 제 2 오프닝들은,
    상기 제 1 면의 위에서 볼 때, 상기 제 1 신호선 및 상기 제 2 신호선과 중첩되지 않는 전자 장치.
  8. 제 6 항에 있어서,
    상기 복수의 제 2 오프닝들은 주기적으로 배열된 전자 장치.
  9. 제 6 항에 있어서,
    상기 복수의 제 2 오프닝들은,
    상기 제 1 면의 위에서 볼 때, 상기 복수의 제 1 오프닝들과 적어도 일부 중첩된 전자 장치.
  10. 제 6 항에 있어서,
    상기 제 1 유전체 및 상기 제 2 유전체는 동일한 유전율을 가지는 전자 장치.
  11. 제 6 항에 있어서,
    상기 제 1 신호선 또는 상기 제 2 신호선이 상기 제 1 그라운드와 이격된 거리와 상기 제 2 그라운드 플레인과 이격된 거리는 동일한 전자 장치.
  12. 제 6 항에 있어서,
    상기 복수의 제 1 오프닝들 및 상기 복수의 제 2 오프닝들은 상기 지정된 또는 선택된 주파수와는 다른 주파수에 관한 전기적 길이를 가지는 전자 장치.
  13. 제 1 항에 있어서,
    상기 제 1 전기적 요소는 상기 제 1 신호선 및 상기 제 2 신호선을 통해 상보적인 차동 신호(complementary differential signal)를 상기 제 2 전기적 요소로 전송하는 전자 장치.
  14. 제 1 항에 있어서,
    상기 제 2 신호선을 사이에 두고 상기 제 1 신호선과 이격하여 상기 제 1 면에 위치된 제 3 신호선을 더 포함하고,
    상기 제 1 그라운드 플레인은,
    상기 제 2 면의 위에서 볼 때, 상기 제 2 신호선 및 상기 제 3 신호선 사이에서 상기 제 2 신호선 또는 상기 제 3 신호선을 따라 배열된 복수의 제 2 오프닝들을 더 포함하는 전자 장치.
  15. 제 14 항에 있어서,
    상기 복수의 제 2 오프닝들은,
    상기 제 2 면의 위에서 볼 때, 상기 제 2 신호선 및 상기 제 3 신호선과 중첩되지 않고, 주기적으로 형성된 전자 장치.
PCT/KR2021/002743 2020-03-05 2021-03-05 회로 기판 및 이를 포함하는 전자 장치 WO2021177777A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200027858A KR20210112623A (ko) 2020-03-05 2020-03-05 회로 기판 및 이를 포함하는 전자 장치
KR10-2020-0027858 2020-03-05

Publications (1)

Publication Number Publication Date
WO2021177777A1 true WO2021177777A1 (ko) 2021-09-10

Family

ID=77613012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/002743 WO2021177777A1 (ko) 2020-03-05 2021-03-05 회로 기판 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
KR (1) KR20210112623A (ko)
WO (1) WO2021177777A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152768A (ja) * 1991-11-27 1993-06-18 Nec Corp 多層構造基板
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
JP2008091634A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板および電子機器
JP2012227211A (ja) * 2011-04-15 2012-11-15 Olympus Corp 差動信号用配線基板
WO2015005029A1 (ja) * 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152768A (ja) * 1991-11-27 1993-06-18 Nec Corp 多層構造基板
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
JP2008091634A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板および電子機器
JP2012227211A (ja) * 2011-04-15 2012-11-15 Olympus Corp 差動信号用配線基板
WO2015005029A1 (ja) * 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法

Also Published As

Publication number Publication date
KR20210112623A (ko) 2021-09-15

Similar Documents

Publication Publication Date Title
WO2020171477A1 (en) Foldable electronic device including flexible printed circuit board
WO2020040503A1 (en) Printed circuit board including bending portion, and electronic device including the same
WO2020213922A1 (en) Antenna and foldable electronic device including the same
WO2020080722A1 (en) Antenna having single non-conductive portion and electronic device including the same
WO2019160324A1 (en) Electronic device including conductive member electrically coupled to opening of bracket for adjusting resonance generated from the opening
WO2020166812A1 (ko) 안테나, 안테나 주변에 배치되는 도전성 부재를 포함하는 전자 장치
WO2019132448A1 (ko) 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치
WO2021133028A1 (en) Circuit board and electronic device including circuit board
WO2021157870A1 (ko) 전자 장치 및 상기 전자 장치의 제1 인쇄 회로 기판과 제2 인쇄 회로 기판을 연결하는 커넥터
WO2020036383A1 (ko) 플렉서블 접속 부재 및 그를 포함하는 전자 장치
WO2022139376A1 (ko) 코일 안테나를 포함하는 전자 장치
WO2021177777A1 (ko) 회로 기판 및 이를 포함하는 전자 장치
WO2022191535A1 (ko) 안테나를 포함하는 전자 장치
WO2022149828A1 (ko) 회로 기판 및 이를 포함하는 전자 장치
WO2022065953A1 (ko) 인터 포저 및 이를 포함하는 전자 장치
WO2022080862A1 (ko) 인터포저 구조 및 이를 포함하는 전자 장치
WO2021091166A1 (ko) 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2021187764A1 (ko) 그라운드 배선을 포함하는 인쇄회로기판
WO2021010722A1 (en) Electronic device including antenna
WO2024154892A1 (ko) 연성 인쇄 회로 기판을 위한 접지 구조를 포함하는 전자 장치
WO2023163399A1 (ko) 데이터 통신 방법 및 상기 방법을 수행하는 전자 장치
WO2024043664A2 (ko) 가요성 인쇄회로 기판을 포함하는 전자 장치
WO2021261793A1 (ko) 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
WO2022186563A1 (ko) 인터포저를 포함하는 전자 장치
WO2022103092A1 (ko) 인쇄 회로 기판을 포함하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21764199

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21764199

Country of ref document: EP

Kind code of ref document: A1