WO2021160664A1 - Method for producing aluminum gallium nitride (algan) nanostructures - Google Patents

Method for producing aluminum gallium nitride (algan) nanostructures Download PDF

Info

Publication number
WO2021160664A1
WO2021160664A1 PCT/EP2021/053199 EP2021053199W WO2021160664A1 WO 2021160664 A1 WO2021160664 A1 WO 2021160664A1 EP 2021053199 W EP2021053199 W EP 2021053199W WO 2021160664 A1 WO2021160664 A1 WO 2021160664A1
Authority
WO
WIPO (PCT)
Prior art keywords
gai
nanostructures
epitaxial growth
gan
layer
Prior art date
Application number
PCT/EP2021/053199
Other languages
French (fr)
Inventor
Julien Brault
Mohamed AL KHALFIOUI
Jean Massies
Bernard Gil
Original Assignee
Centre National De La Recherche Scientifique
Universite De Montpellier
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National De La Recherche Scientifique, Universite De Montpellier filed Critical Centre National De La Recherche Scientifique
Priority to EP21703472.7A priority Critical patent/EP4104203A1/en
Publication of WO2021160664A1 publication Critical patent/WO2021160664A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles

Definitions

  • AlGaN aluminum gallium nitride
  • the present invention relates to a method of manufacturing three-dimensional (3D) islands of aluminum gallium nitride (AlGaN) of nanometric dimensions, called nanostructures.
  • These nanostructures have two or three directions, the dimensions of which are less than 50 nm, and are typically between 0.1 and 20 nm.
  • They can be quantum dots which have three directions whose dimensions are less than 50 nm, and typically between 0.1 and 20 nm, or even quantum wires which have two directions whose dimensions are less than 50 nm, and typically included between 0.1 and 20 nm.
  • Such nanostructures can be integrated into semiconductor heterostructures based on aluminum gallium nitride (AlGaN), used in various components such as light emitting diodes (LEDs) and laser diodes (LDs) emitting in ultra. -purple (UV).
  • AlGaN aluminum gallium nitride
  • LEDs light emitting diodes
  • LDs laser diodes
  • UVC water and air purification
  • UVB l between 280-320 nm
  • photo-polymerization microelectronics and white light emission
  • UVA l between 320-400 nm
  • the present invention is in the field of the manufacture of semiconductor heterostructures based on aluminum gallium nitride (AlGaN).
  • UV emitters in particular LEDs, and in a much smaller proportion LDs
  • LDs low-density diode
  • the external quantum efficiencies (q ct ) are typically less than 4% for wavelengths less than 350 nm.
  • This efficiency q cxt is the ratio between the number of photons emitted by the LED and the number of electrons injected into the LED. This yield can be determined using the following relation:
  • P 0pt is the power measured at the output of the LED, l the emitted wavelength, h the Planck constant, c the speed of light, e the charge of the electron and I the electric current injected into the LED.
  • This external quantum efficiency (q ct ) is also defined as the product of the injection efficiency (3 ⁇ 4) by the internal quantum efficiency (q mt ) and the extraction efficiency ( eg tract) hm j represents the proportion of electrons traveling through the device which are effectively injected into the active region of the LED (generally made up of quantum wells), q mt defines the ratio between the number of photons emitted from the active region over the number of electrons injected into it and eg tract defines the ratio between the number of photons extracted from the LED on the number of photons created.
  • the drop in q cxt of UV LEDs may be the consequence of a decrease in h ⁇ , and / or q mt and / or q c tract .
  • the internal quantum efficiency can also be designated by IQE (“Internai Quantum Efficiency”). It is generally determined via the more easily measurable photoluminescence (PL) efficiency.
  • the through dislocation densities are generally between a few 10 9 and 10 11 cm 2 , typically for AlGaN heterostructures of thicknesses of the order of 1 ⁇ m carried out by epitaxy on sapphire by molecular beams (MJS) or epitaxy on sapphire in vapor phase with organometallic (EPVOM)).
  • DDs through dislocation densities
  • MFS molecular beams
  • EPVOM organometallic
  • the q mt yields of the quantum wells are at best a few percent for dislocation densities of a few 10 9 cm 2 .
  • the very high dislocation densities cause a drop in the photoluminescence (PL) intensity of quantum wells of several orders of magnitude (by a factor of 100 to 1000) between low temperatures and ambient temperature.
  • the carriers or "excitons" not being confined in the plane of the well, they can diffuse in the growth plane due to spatial confinement according to the direction of growth alone, and are liable to recombine nonradiatively on the dislocations. which are non-radiative recombination centers.
  • the dislocation densities are at best a few 10 9 cm 2 for thicknesses of several ⁇ m, unless one has to resort to complex and therefore expensive growth processes which then make it possible to d achieve dislocation densities between 5.10 and 2.10 2 8 cm 9 cm 2, and to obtain yields r
  • the general problem of the invention is to lead to high internal quantum yields (q mt or IQE), typically greater than 10% whatever the structural properties of the alloys (Al, Ga) N used in the active part of the LED. or LD (or more generally of the component).
  • the inventors sought to implement nanostructures, and more particularly quantum dots (QDs), instead of generally used quantum wells, which make it possible to obtain internal quantum yields q mt greater than 10%, even on layers of low crystalline qualities (typically density of DDs greater than 10 10 cm 2 ) and consequently to dispense with the need to use thick AlN layers (greater than 1 ⁇ m) and / or obtained with complex technological processes or it is good to use very expensive and small-sized AlN substrates.
  • QDs quantum dots
  • the inventors have shown that it is possible to grow GaN nanostructures on an Al x Ga layer.
  • the epitaxial layer of GaN spontaneously passes from a two-dimensional (2D) morphology, i.e. a smooth layer at the atomic scale, to a three-dimensional (3D) morphology and to formation nanoscale (BQ) GaN islands, during an ammonia-free growth interruption (NEE) which is used as a source of nitrogen during the growth of the Al x Ga layer.
  • 2D two-dimensional
  • 3D three-dimensional
  • BQ nanoscale
  • Epitaxial nanostructures are free from cracks and dislocations, even after the LED fabrication steps, which is essential since, as stated above, cracks can cause short circuits and render LEDs unusable, and dislocations are non-radiative recombination centers.
  • these epitaxial nanostructures make it possible to obtain emissions in the blue and in the UVA, but not at wavelengths less than or equal to 320 nm.
  • y N is not as homogeneous as that of GaN nanostructures: they have elongated quantum dots and symmetrical quantum dots.
  • One consequence is that the confinement of the carriers is not as efficient as for GaN, with the corollary of a reduction in the photoluminescence yields.
  • the inventors have developed a process for manufacturing Al y Gai nanostructures. y N on a layer of Al x Gai. x N (with y less than x), comprising at least three steps, which makes it possible to find a more homogeneous form of quantum dots, essentially symmetric quantum dots, and thus to find better photoluminescence yields (therefore better internal quantum yields).
  • the three stages are:
  • the invention aims to overcome the aforementioned drawbacks.
  • Al GaN nanostructures making it possible to obtain emissions in a wide UV spectral range, without degrading the internal quantum yields or even improving them, whatever the conditions. structural properties of the (Al, Ga) N alloys used.
  • the invention aims to lead to a strong improvement in the performance of components, and in particular of LEDs comprising these nanostructures.
  • the invention aims in particular to control the formation of Al GaN nanostructures, in particular their shape homogeneity.
  • the invention aims in particular to have a method of manufacturing nanostructures integrated into the active part of semiconductor heterostructures based on (Al, Ga) N nitrides, emitting in the ultraviolet (l less than or equal to 320 nm), having relatively high external quantum yields, even using substrates with dislocation densities of up to 10 11 cm 2 .
  • nanostructures In order to minimize the influence of dislocations present in the substrate, and therefore reduce the probability that a nanostructure is crossed by a dislocation, it is also desirable to form nanostructures whose lateral dimensions are less than the average distance between two dislocations.
  • the invention aims to have a method of manufacturing AlGaN nanostructures that is simple to implement, in particular on an industrial scale, in particular a manufacturing process that can be implemented in conventional methods of fabricating semiconductor heterostructures.
  • the invention aims in particular to provide a method for manufacturing UV LEDs which will make it possible to reduce the manufacturing cost and thus envisage industrial development on a larger scale.
  • An object of the invention which makes it possible to remedy these drawbacks is a process for manufacturing Al z Gai nanostructures. z N on an Al x Gai layer. x N comprising the following steps:
  • step of alternate epitaxial growth said step of alternate epitaxial growth being carried out at a defined epitaxial temperature and comprising: a sub-step of epitaxial growth of GaN; and an Al y Gai epitaxial growth substep.
  • y N carried out after the epitaxial growth substep of GaN, where y is a number greater than 0 and less than or equal to 1; resulting in the formation of a nanostructured Al z Ga- z N pseudo-alloy resulting from the combination of the epitaxial layers, where z is a number less than y and less than x;
  • an annealing step at an annealing temperature greater than or equal to 800 ° C and / or greater by at least 100 ° C relative to the epitaxy temperature, said annealing step leading to the formation of Al z nanostructures Cheerful. z N.
  • z is a number greater than 0 and less than 1.
  • the annealing temperature is greater than 800 ° C, and even more preferably greater than 800 and less than or equal to 840 ° C.
  • the annealing step makes it possible to control the formation of Al y Gai nanostructures.
  • y N in particular to obtain a majority of symmetric quantum dots, when the nanostructures are quantum dots.
  • An epitaxial growth sub-step makes it possible to form a GaN layer and / or an Al y Gai layer.
  • y N When the whole number y is equal to 1, Al y Gai. y N takes the form of the binary compound AIN and therefore an AlN layer is formed.
  • alternative epitaxial growth is meant the growth by epitaxy by deposition of at least two different materials in at least two layers formed one after the other.
  • at least one material is GaN.
  • the last epitaxial layer is therefore a layer of Al y Gai- y N which can be an AIN layer if y can be equal to 1) in order to protect the GaN layer during the annealing step.
  • the method which is the subject of the invention is based on the formation of nanostructures by alternating epitaxial growth, a method based on the epitaxy by alternation of the GaN and / or Al y Gai- y N and / or AIN compounds for the manufacture of a compound. (designated by the term "pseudo-alloy") Al z Gai. z N constituting the nanostructures.
  • the annealing step makes it possible to control the formation of these Al z Gai nanostructures. zN.
  • the invention makes it possible to avoid the creation of point defects within the Al z Gai nanostructures. z N or at the interface between the Al x Gai layer. x N and Al z Gai nanostructures. z N.
  • the process that is the subject of the invention anticipates and / or compensates for the loss of GaN by intercalating in the process for the growth of Al y Gai nanostructures.
  • y N at least one GaN monolayer. This leads to Al z Gai nanostructures. z N without point defects (or at least of reduced density).
  • the process that is the subject of the invention thus makes it possible to achieve high performance by simplifying the process for manufacturing heterostructures, in particular by simplifying the manufacturing processes with a single epitaxial growth step (which is an alternate epitaxial growth step).
  • the method can include several additional features, described in the following, which can be taken in isolation or in combination with each other, or with each other.
  • the step of alternate epitaxial growth further comprises an epitaxial growth substep of Al y Gai. y N before the epitaxial growth substep of GaN.
  • the step of alternate epitaxial growth comprises several sub-steps of epitaxial growth of GaN.
  • the step of alternate epitaxial growth further comprises at least one sub-step of epitaxial growth of AlN.
  • the AIN layer can be formed between two GaN layers and / or between a GaN layer and an Al y Ga y N layer. This is the case where the number y is less than 1.
  • the alternate epitaxial growth step comprises several sub-steps of AlN epitaxial growth.
  • an AlN epitaxial growth substep can be performed before a GaN epitaxial growth substep, and / or an AlN epitaxial growth substep can be performed after a growth substep.
  • epitaxial of GaN can be performed before a GaN epitaxial growth substep, and / or an AlN epitaxial growth substep can be performed after a growth substep.
  • a GaN layer has a thickness of between 1 and 4 GaN monolayers, preferably between 2 and 4 GaN monolayers, and preferably equal to 2 GaN monolayers.
  • a layer of Al y Gai. y N has a thickness of between 1 and 4 monolayers of Al y Gai. y N, preferably between 2 and 4 monolayers of Al y Gai. y N, and preferably equal to 2 monolayers of Al y Gai. y N.
  • an AIN layer has a thickness of between 1 and 4 AIN monolayers, preferably between 2 and 4 AIN monolayers, and preferably equal to 2 AIN monolayers.
  • monolayer of GaN is meant an atomic plane of Ga linked to an atomic plane of N, and can be seen as a half-structure of the unit cell of the GaN crystalline material.
  • the height of the monolayer corresponds to half of the crystal lattice parameter (c) of GaN, or 0.26 nm for the wurtzite structure (c is equal to 5.185 ⁇ ).
  • monolayer of AIN is meant an atomic plane of Al bonded to an atomic plane of N, and can be seen as a half-unit cell structure of the crystalline material AIN.
  • the height of the monolayer corresponds to half of the crystal lattice parameter (c) of the AIN, or 0.25 nm for the wurtzite structure (c is equal to 4.981 ⁇ ).
  • ⁇ of Al y Gai. y N is understood to mean an atomic plane of Al linked to an atomic plane of Ga and an atomic plane of N, and can be seen as a half-structure of the unit cell of the crystalline material Al y Gai. y N.
  • the height of the monolayer corresponds to half of the crystal lattice parameter (c) of Al y Gai. y N, i.e. between 0.25 nm (AIN) and 0.26 nm (GaN) for a wurtzite structure, the variation as a function of the composition y of the Al GaN alloy following in the first order a Vegard law of the form :
  • the method comprising a plurality of alternating epitaxial growth steps leading to the formation of Al z Gai nanostructures. z N.
  • An alternate epitaxial growth step may include different epitaxial growth substeps compared to another alternate epitaxial growth step.
  • the method comprises a preliminary step of placing under vacuum, said preliminary step of placing under low pressure or under vacuum being carried out before the at least one step of alternating epitaxial growth.
  • the objective of this step is to remove the ammonia gas (NH 3 ) generally used during the formation of the other layers of the heterostructure, described later.
  • NH 3 is removed and is generally replaced by dinitrogen (N2).
  • the at least one step of alternating epitaxial growth is carried out under an atmosphere free of NH 3 .
  • the epitaxy temperature is greater than or equal to 650 ° C, and preferably between 650 ° C and 750 ° C.
  • the annealing step is carried out at low pressure or under vacuum.
  • a second object of the invention is a process for manufacturing heterostructures comprising the following steps:
  • the heterostructure manufacturing process comprises a vacuum step before manufacturing Al z Gai nanostructures. z N.
  • the method of manufacturing heterostructures further comprises a step of:
  • the number x ’ is a number greater than 0 and greater than z but less than 1, and can be equal to the number x.
  • the Al x Gai layer. x N is deposited on a substrate.
  • the substrate can be sapphire, silicon (Si), silicon carbide (SiC), zinc oxide (ZnO), or boron nitride (BN).
  • the substrate can also be a 2D material such as graphene.
  • the method of manufacturing heterostructures further comprises a step of depositing a springboard layer between the Al x Ga layer. x N and the substrate.
  • a springboard layer (in particular if x is less than 1) makes it possible to promote the n-type doping necessary for the manufacture of LEDs, the AIN material being very resistive and the carrier concentrations much lower than in AlGaN (typically at best 10 15 cm 3 for AIN against 10 19 cm 3 for AlGaN).
  • the springboard layer can be made of aluminum nitride (AIN), gallium nitride (GaN) or aluminum and gallium nitride (Al, Ga) N.
  • AIN aluminum nitride
  • GaN gallium nitride
  • Al, Ga aluminum and gallium nitride
  • the invention also relates to an Al z Ga- z N nanostructure obtained by the process for manufacturing nanostructures according to the invention.
  • the invention also relates to a heterostructure of semiconductors based on aluminum and gallium nitride incorporating the Al z Gai- z N nanostructures.
  • G heterostructure has a thickness of the order of 1 ⁇ m, or even less than 1 ⁇ m.
  • G heterostructure is capable of emitting in the visible and in the ultraviolet and has internal quantum yields greater than or equal to 10%.
  • the emission wavelengths of the Al z Gai nanostructures. Z N obtained decreasing with increasing decay times.
  • G heterostructure comprises:
  • G heterostructure further comprises an Al x ' Gai encapsulation layer.
  • the invention also relates to such a heterostructure of semiconductors based on aluminum and gallium nitride incorporating the Al z Gai nanostructures.
  • Z N obtained by the process for manufacturing nanostructures according to the invention.
  • Said heterostructure can comprise the characteristics defined according to the different modes described above.
  • the invention also relates to a light emitting diode or a laser diode incorporating at least one heterostructure according to the invention.
  • FIG.l represents a first embodiment of the method according to the invention, and a heterostructure obtained.
  • FIG.2 shows a second embodiment of the method according to the invention, and a heterostructure obtained.
  • FIG.3 shows a third embodiment of the method according to the invention, and a heterostructure obtained.
  • FIG.4 shows a fourth embodiment of the method according to the invention, and a heterostructure obtained.
  • FIG.5 shows an alternative embodiment of the method according to the invention, and a heterostructure obtained.
  • FIG.6 is a photograph of a heterostructure obtained by a process according to the invention.
  • FIG.8 is a schematic top view of a diode obtained according to the method of the invention.
  • FIG.10 illustrate the operation of the diode obtained, when the parameter y is chosen equal to 0.3 and the width of the diode is fixed at 310 ⁇ m.
  • FIG. 1 IB illustrate the optical properties of nanostructures obtained by a method of the state of the art without alternating growth, with several decay times.
  • [Fg. 11D] illustrate the optical properties of nanostructures obtained by the method according to the invention, with different decay times.
  • FIGS. 1 to 4 illustrate four embodiments of the process for manufacturing Al z Gai nanostructures. z N and show the intermediate and final heterostructures obtained, making it possible in particular to form a light-emitting diode or a laser diode.
  • the CEI buffer layer can itself be deposited on a SUB substrate.
  • a CT stepping stone layer can be provided between the SUB substrate and the CEI buffer layer. This is shown in figure 5.
  • the substrate can be made of sapphire, silicon (Si), silicon carbide (SiC), zinc oxide (ZnO), boron nitride (BN), or even a 2D material such as graphene.
  • the springboard layer can be aluminum nitride (AIN), gallium nitride (GaN) or aluminum gallium nitride (Al, Ga) N.
  • AIN aluminum nitride
  • GaN gallium nitride
  • Al, Ga aluminum gallium nitride
  • the annealing step is performed under vacuum.
  • the alternate epitaxial growth step is usually preceded by a vacuum step.
  • the epitaxy temperature is generally greater than or equal to 650 ° C, and preferably between 650 ° C and 750 ° C, or even between 700 and 750 ° C.
  • the process for manufacturing Al z Gai- z N nanostructures comprises the following steps:
  • a step of alternating epitaxial growth CA carried out at a defined epitaxy temperature and comprising (step a): a first sub-step of epitaxial growth CAI of GaN; thena second sub-step of epitaxial growth CA2 of Al y Gai- y N carried out after the first sub-step of epitaxial growth of GaN, where y is a number greater than 0 and less than or equal to 1; said step of alternating epitaxial growth leading to the formation of a nanostructured Al z Gai- z N pseudo-alloy (BQI intermediate quantum dots) resulting from the combination of the two Al y Gai layers. y N and GaN, where z is a number less than y (step b);
  • an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step c).
  • the GaN layer is epitaxied on a CEI Al x Ga buffer layer.
  • x N where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
  • y is set to a value between 0.1 and 0.5.
  • the z value depends on the amount of material deposited in the two layers CAI, CA2 and the respective compositions of these two layers.
  • a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Gai nanostructures. z N (step d).
  • the number x ' is a number greater than z and less than or equal to 1, and may be equal to the number x.
  • Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
  • z N consists of the following steps:
  • a step of alternating epitaxial growth CA carried out at a defined epitaxial temperature and comprising (step a): a first sub-step of epitaxial growth CA2 ′ of Al y Gai. y N, where y is a number greater than 0 and less than or equal to 1; then a second CAI epitaxial growth sub-step of GaN; then a third CA2 epitaxial growth substep of Al y Gai. y N; said step of alternating epitaxial growth leading to the formation of an Al z Gai pseudo-alloy. z N nanostructured (intermediate quantum dots BQI) resulting from the combination of the three layers, where z is a number less than y (step b),
  • an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step c).
  • the first layer of Al y Gai. y N is epitaxied on a CEI buffer layer in Al x Ga- x N, where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
  • the GaN layer is epitaxied on the first Al y Gai layer. y N.
  • y is set to a value between 0.1 and 0.5.
  • the z-value depends on the amount of material deposited in the three layers CAI, CA2, CA2 ’and the respective compositions of these three layers.
  • a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step d).
  • the number x ' is a number greater than z and less than or equal to 1, and may be equal to the number x.
  • Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
  • MJE Molecular Jet Epitaxy
  • EPV vapor phase epitaxy
  • HVPE hydrides
  • z N consists of the following steps:
  • step a a step of alternating epitaxial growth CA carried out at a defined epitaxial temperature and comprising (step a): an alternation of three sub-steps of epitaxial growths CAI, CA3, CAI 'of GaN (CAI), of AIN (CA3) and GaN (CAI '); then a last CA2 epitaxial growth substep of Al y Gai. y N, where y is a number greater than 0 and less than 1; said step of alternating epitaxial growth leading to the formation of nanostructures having the form of intermediate quantum dots BQI in a pseudo-alloy of Al z Gai- z N resulting from the combination of the four layers, where z is a number less than y (step b);
  • an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step c).
  • the first layer is a GaN layer and it is epitaxied on an IEC Al x Ga buffer layer.
  • x N where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
  • a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step d).
  • the number x ' is a number greater than z and less than or equal to 1, and may be equal to the number x.
  • y is set to a value between 0.1 and 0.5.
  • the z value depends on the amount of material deposited in the four layers CAI, CAL, CA2, CA3 and the respective compositions of these four layers.
  • Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
  • MJE Molecular Jet Epitaxy
  • EPV vapor phase epitaxy
  • HVPE hydrides
  • the process for manufacturing Al z Gai- z N nanostructures comprises the following steps:
  • a step of alternating epitaxial growth CA carried out at a defined epitaxial temperature and comprising (step a): a first sub-step of epitaxial growth CA2 ′ of Al y Gai. y N, where y is a number greater than 0 and less than 1; then an alternation of three sub-steps of epitaxial growths CAI, CA3, CAL of GaN (CAI), of AIN (CA3) and of GaN (CAL); then a last sub-step of CA2 epitaxial growth of Al y Gai- y N; said step of alternating epitaxial growth leading to the formation of a nanostructured Al z Ga- z N pseudo-alloy (BQI intermediate quantum dots) resulting from the combination of the five layers, where z is a number less than y (step b); an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots
  • the last epitaxial growth substep can be in AIN.
  • the first layer of Al y Gai. y N is epitaxied on a CEI buffer layer in Al x Gai. x N, where x is a number greater than z and less than or equal to 1, for example with x equal to 0.7.
  • the first layer of GaN is epitaxied on the first layer of Al y Gai. y N.
  • y is set to a value between 0.1 and 0.5.
  • the z value depends on the amount of material deposited in the five layers CAI, CAL, CA2, CA2 ’, CA3 and the respective compositions of these five layers.
  • a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step d).
  • the number x ' is a number greater than y and less than or equal to 1, and may be equal to the number x.
  • Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
  • MJE Molecular Jet Epitaxy
  • EPV vapor phase epitaxy
  • HVPE hydrides
  • N several (N) stages of alternate epitaxial growth can be provided.
  • the substeps of the alternate epitaxial growth step CA are reiterated a number N of times, where N is an integer greater than or equal to 2. This facilitates the 3D growth and the control of the manufacture of nanostructures (shape, dimensions and composition) made of the Al z Gai pseudo-alloy. z N resulting from the different Al y Gai layers. y N, GaN and / or AIN deposited.
  • FIG. 5 An example of this variant is illustrated in FIG. 5, in which the method comprises:
  • N stages of alternating epitaxial growth CA carried out at a defined epitaxial temperature, each stage of alternating epitaxial growth comprising (stages a and b): a first sub-stage of epitaxial growth CAI of GaN; then a second CA3 epitaxial growth substep of AIN; then a third CA2 epitaxial growth substep of Al y Gai. y N, where y is a number greater than 0 and less than 1; said N stages of alternating epitaxial growth leading to the formation of a nanostructured Al z Gai- z N pseudo-alloy (intermediate quantum dots BQI) resulting from the combination of the 3N layers, where z is a number less than y (stage c) ;
  • an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step d).
  • the GaN layer is deposited on a CEI Al x Ga buffer layer.
  • x N where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
  • a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step e).
  • the number x ' is a number greater than z and less than or equal to 1, and may be equal to the number x.
  • y is set to a value between 0.1 and 0.5.
  • the z value depends on the amount of material deposited in the 3N layers and on the respective compositions of these 3N layers.
  • FIG. 5 illustrates the case where the CEI buffer layer is itself deposited on a substrate SUB.
  • a CT stepping stone layer may be included between the substrate and the CEI buffer layer.
  • the substrate can be sapphire, silicon (Si), silicon carbide (SiC), zinc oxide (ZnO), boron nitride (BN), or a 2D material such as graphene.
  • All of these layers are epitaxied on a plane sapphire substrate (0001), the Al x Ga buffer layer. x N is oriented according to the growth plan (0001) with a composition x equal to 0.7 and the encapsulation layer in Al x Ga. x N deposited on the Al z Ga- z N nanostructures also has a composition x ′ equal to x, ie 0.7.
  • the layer of Al y Gai. y N has a composition y of between 0.1 and 0.5, and a thickness of between 2 and 4 monolayers (ie between 0.5 and 1 nanometers).
  • the GaN layer has a thickness equal to 2 monolayers, that is to say of the order of 0.5 nanometers.
  • the Al z Gai- z N pseudo-alloy results from the deposition of the two GaN / Al y Gai layers. y N and the ratio between the quantity of material deposited for each of the layers and the quantity of total material.
  • the annealing temperature is in the order of 100 ° C higher than that of the epitaxy temperature, and / or between 800 and 840 ° C.
  • the step of alternate epitaxial growth comprises a first sub-step of epitaxial growth CA2 ′ of Al y Gai. y N; then a second CAI epitaxial growth sub-step of GaN; then a third CA2 epitaxial growth substep of Al y Gai. y N.
  • the two layers of Al y Gai. y N have a composition y of between 0.1 and 0.5, and a thickness of between 2 and 4 monolayers (ie between 0.5 and 1 nanometers).
  • the GaN layer between the two Al y Ga y N layers has a thickness equal to 2 monolayers, ie of the order of 0.5 nanometers.
  • the annealing temperature is in the order of 100 ° C higher than that of the epitaxy temperature, and / or between 800 and 840 ° C.
  • the Al z Gai pseudo-alloy. z N results from the deposition of the three Al y Gai layers. y N / GaN / Al y Gai- y N and the ratio between the amount of material deposited for each of the layers and the amount of total material.
  • a third example differs from the previous examples in that the first layer of Al y Gai. y N, with y equal to 0.3, has a thickness of 3 monolayers.
  • the layer of GaN epitaxied on the first layer of Al y Gai. y N has a thickness equal to 2 monolayers, and the second layer of Al y Gai. y N epitaxied on the GaN layer, with y equal to 0.3, has a thickness of 3 monolayers.
  • a fourth example differs from the previous examples in that the first layer of Al y Gai. y N, with y equal to 0.5, has a thickness of 3 monolayers.
  • the layer of GaN epitaxied on the first layer of Al y Gai. y N has a thickness equal to 2 monolayers, and the second layer of Al y Gai. y N epitaxied on the GaN layer, with y equal to 0.5, has a thickness of 3 monolayers.
  • Light emitting diodes can be manufactured by integrating the heterostructures thus obtained.
  • FIG. 8 represents a diode D formed on the substrate SUB, and comprising the springboard layer CT, the buffer layer CEI, the quantum dots BQ, the encapsulation layer CES.
  • the diode D and therefore the substrate SUB as well as the springboard layer CT and the buffer layer CEI have a square shape with a width of between 40 and 810 ⁇ m, for example 310 ⁇ m.
  • the quantum dots BQ and the CES encapsulation layer, formed on the CEI buffer layer have a U-shape, covering the whole of the CEI buffer layer except for a part extending between a central region and one edge of the square shape.
  • FIGS. 9 and 10 illustrate the operation of the diode, when the parameter y is chosen equal to 0.3 and the width of the diode is set at 310 ⁇ m.
  • FIG. 9 represents the electroluminescence spectrum C1 of the diode.
  • Curve C1 has a peak at about 305 nm reaching a light intensity value of about 60 (in arbitrary units).
  • FIG. 9 also presents, by way of comparison, a curve C2 obtained with an identical diode, subjected to the same current density of about 100 A / cm 2 , but for which the parameter y has been set at 0.5. At about 295 nm, curve C2 shows a peak reaching a light intensity value of about 38.
  • FIG. 10 represents a curve C3 of variation of the external quantum efficiency of the diode as a function of the current density applied to the diode.
  • Curve C3 which results from various M1-M7 measurements, exhibits a maximum of approximately 0.05% reached when the current density applied to the diode is approximately 100 A / cm 2 .
  • the decay time defines the time during which the emission intensity of nanostructures decreases after their optical excitation (by laser).
  • the intensity values of PL are in arbitrary units, so they are dependent on the measurement conditions. As the measurements were not taken at the same time, the measurement conditions are not directly comparable. The inventors have, however, observed that the nanostructures obtained have PL intensity values of the same magnitude or even greater than the nanostructures obtained according to the method of the state of the art, without alternating growth.
  • FIGS. 11A and 11B show a small shift in the emission wavelengths of the nanostructures as a function of the decay time at the temperature of 8K, or even a shift towards longer wavelengths for long decay times at the temperature of 8K. temperature of 290K.
  • FIGS. 11C and 11D show that the invention makes it possible to shift emission wavelengths of the nanostructures obtained towards shorter wavelengths, and that these can be shorter for long decay times, possibly go below 280 nm. A variation opposite to that observed in FIGS. 11A and 1BB is therefore observed.
  • the invention thus makes it possible to produce heterostructures comprising active layers based on AlGaN nanostructures, with low thicknesses (of the order of 1 ⁇ m, or even less), even with materials with high dislocation densities (at least. less 10 10 cm 2 or even more than 10 11 cm 2 ). It makes it possible to solve the technical problem of the drop in the internal quantum efficiency, which is in particular due to the high dislocation densities and which greatly limits the performance of optoelectronic devices based on AlGaN (in particular for LEDs and LD).
  • Active layers based on AlGaN nanostructures can be produced on different types of substrates (sapphire, silicon, silicon carbide, zinc oxide, boron nitride, and also 2D materials such as graphene).
  • the invention can also be applied to different crystallographic orientations (growth planes) and crystal structures (wurtzite, cubic).
  • the invention makes it possible to dispense with the use of materials having low defect densities which require either to resort to complex and expensive technological processes, or to use massive substrates of very expensive AIN, small dimensions and not commercially available.
  • the invention thus makes it possible to produce electronic and optoelectronic components by taking advantage of the remarkable properties of AlGaN nanostructures.
  • the invention makes it possible to achieve high internal quantum yields and therefore high performances of these components, and this, by simplifying the process of manufacture of heterostructures and active layers, in particular by reducing the deposited thicknesses and by simplifying the manufacturing processes to a single epitaxial growth step which is an alternate epitaxial growth step for the manufacture of the nanostructures.
  • the invention can be applied to all the substrates used for the manufacture of AlGaN active layers, in particular sapphire and silicon, or even zinc oxide and boron nitride, which offers possibilities of removing the substrate ( by selective withdrawal).
  • the very high selectivity of etching of Si with respect to active nitride layers can allow the production of (micro-) structures (membranes, micro-discs, etc.) suitable for the manufacture of micro-components for electronics. and photonics. For example, it is possible to fabricate micro-disk type structures based on quantum dots.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

The invention relates to a method for producing AlGaN nanostructures (BQ), comprising the following steps: - at least one alternating epitaxial growth (CA) step, the alternating epitaxial growth step being performed at a defined epitaxial temperature and comprising: a substep of epitaxial growth (CA1) of GaN; and a substep of epitaxial growth (CA2) of AlyGa1-yN performed after the substep of epitaxial growth of GaN, y being a number greater than 0 and less than or equal to 1; the at least one step of alternating epitaxial growth leading to the formation of intermediate nanostructures (BQI) made of a pseudo alloy of AlzGa1-z <sb />N resulting from the combination of epitaxied layers, z being a number less than y; - an annealing step at an annealing temperature that is greater than or equal to 800°C or greater than at least 100°C over the epitaxy temperature and leading to the formation of nanostructures (BQ) made of AlzGa1-zN.

Description

Description Description
Titre de l'invention: Procédé de fabrication de nanostructures de nitrure d’aluminium et de gallium (AlGaN) Title of the invention: Manufacturing process of aluminum gallium nitride (AlGaN) nanostructures
Domaine technique de l’invention Technical field of the invention
La présente invention concerne un procédé de fabrication d’îlots tridimensionnels (3D) de nitrure d’aluminium et de gallium (AlGaN) de dimensions nanométriques, appelées nanostructures. Ces nanostructures présentent deux ou trois directions dont les dimensions sont inférieures à 50 nm, et sont typiquement comprises entre 0,1 et 20 nm. Elles peuvent être des boîtes quantiques qui présentent trois directions dont les dimensions sont inférieures à 50 nm, et typiquement comprises entre 0,1 et 20 nm, voire des fils quantiques qui présentent deux directions dont les dimensions sont inférieures à 50 nm, et typiquement comprises entre 0,1 et 20 nm. The present invention relates to a method of manufacturing three-dimensional (3D) islands of aluminum gallium nitride (AlGaN) of nanometric dimensions, called nanostructures. These nanostructures have two or three directions, the dimensions of which are less than 50 nm, and are typically between 0.1 and 20 nm. They can be quantum dots which have three directions whose dimensions are less than 50 nm, and typically between 0.1 and 20 nm, or even quantum wires which have two directions whose dimensions are less than 50 nm, and typically included between 0.1 and 20 nm.
De telles nanostructures peuvent être intégrées dans des hétérostructures de semi- conducteurs à base de nitrure d’aluminium et de gallium (AlGaN), utilisées dans différents composants comme les diodes électroluminescentes (LEDs) et les diodes lasers (LDs) émettant dans l’ultra-violet (UV). Les applications sont très nombreuses, allant de la purification de l’eau et de l’air (UVC : l comprise entre 200-280 nm), la médecine, la dermatologie ou l’agriculture (UVB : l comprise entre 280-320 nm), à la photo-polymérisation, la micro-électronique et l’émission de lumière blanche (UVA : l comprise entre 320-400 nm). Such nanostructures can be integrated into semiconductor heterostructures based on aluminum gallium nitride (AlGaN), used in various components such as light emitting diodes (LEDs) and laser diodes (LDs) emitting in ultra. -purple (UV). The applications are very numerous, ranging from water and air purification (UVC: l between 200-280 nm), medicine, dermatology or agriculture (UVB: l between 280-320 nm ), photo-polymerization, microelectronics and white light emission (UVA: l between 320-400 nm).
Etat de la technique State of the art
La présente invention se situe dans le domaine de la fabrication d’ hétérostructures de semi-conducteurs à base de nitrure d’aluminium et de gallium (AlGaN). The present invention is in the field of the manufacture of semiconductor heterostructures based on aluminum gallium nitride (AlGaN).
Actuellement, il est connu de réaliser des émetteurs UV (en particulier les LEDs, et dans une bien plus faible proportion les LDs) notamment à l’aide d’alliages (Al,Ga)N sous forme de puits quantiques, dont les performances restent faibles. Ainsi, si l’on considère les LED, les rendements quantiques externes (qc t) sont typiquement inférieurs à 4 % pour des longueurs d’onde inférieures à 350 nm. Ce rendement qcxt est le rapport entre le nombre de photons émis par la LED et le nombre d’électrons injectés dans la LED. Ce rendement peut se déterminer à l’aide de la relation suivante : Currently, it is known to produce UV emitters (in particular LEDs, and in a much smaller proportion LDs) in particular using (Al, Ga) N alloys in the form of quantum wells, the performance of which remains. weak. Thus, if we consider LEDs, the external quantum efficiencies (q ct ) are typically less than 4% for wavelengths less than 350 nm. This efficiency q cxt is the ratio between the number of photons emitted by the LED and the number of electrons injected into the LED. This yield can be determined using the following relation:
[Math. 1]
Figure imgf000003_0001
P0pt est la puissance mesurée en sortie de la LED, l la longueur d’onde émise, h la constante de Planck, c la vitesse de la lumière, e la charge de l’électron et I le courant électrique injecté dans la LED. [Math. 1]
Figure imgf000003_0001
P 0pt is the power measured at the output of the LED, l the emitted wavelength, h the Planck constant, c the speed of light, e the charge of the electron and I the electric current injected into the LED.
Ce rendement quantique externe (qc t) se définit également comme le produit du rendement d’injection (¾) par le rendement quantique interne (qmt) et le rendement d’extraction (pextract)· h mj représente la proportion d’électrons parcourant le dispositif qui sont effectivement injectés dans la région active de la LED (en général constituée de puits quantiques), qmt définit le rapport entre le nombre de photons émis de la région active sur le nombre d’électrons injectés dans celle-ci et pextract définit le rapport entre le nombre de photons extraits de la LED sur le nombre de photons créés. Par conséquent, la chute de qcxt des LEDs UV peut être la conséquence d’une diminution de h^, et/ou de qmt et/ou de qc tract. Le rendement quantique interne peut également être désigné par IQE (« Internai Quantum Efficiency » en anglais). Il est généralement déterminé via le rendement de photoluminescence (PL), plus aisément mesurable. This external quantum efficiency (q ct ) is also defined as the product of the injection efficiency (¾) by the internal quantum efficiency (q mt ) and the extraction efficiency ( eg tract) hm j represents the proportion of electrons traveling through the device which are effectively injected into the active region of the LED (generally made up of quantum wells), q mt defines the ratio between the number of photons emitted from the active region over the number of electrons injected into it and eg tract defines the ratio between the number of photons extracted from the LED on the number of photons created. Consequently, the drop in q cxt of UV LEDs may be the consequence of a decrease in h ^, and / or q mt and / or q c tract . The internal quantum efficiency can also be designated by IQE (“Internai Quantum Efficiency”). It is generally determined via the more easily measurable photoluminescence (PL) efficiency.
Or, les propriétés structurales des alliages (Al,Ga)N sont un des principaux facteurs conduisant à de faibles qmt (et par conséquent à de faibles valeurs de qc t) : la fabrication des alliages (Al,Ga)N présente des difficultés (températures de croissance très élevées (1100-1400°C), faible mobilité de surface de l’aluminium) et leur qualité cristalline est généralement très médiocre. Notamment, les densités de dislocations (DDs) traversantes (c’est à dire qui se propagent selon la direction de croissance) sont généralement comprises entre quelques 109 et 1011 cm 2, typiquement pour des hétérostructures AlGaN d’épaisseurs de l’ordre de 1 pm réalisées en épitaxie sur saphir par jets moléculaires (EJM) ou épitaxie sur saphir en phase vapeur aux organo-métalliques (EPVOM)). Ces dislocations sont des centres de recombinaison non radiatifs pour les porteurs injectés dans la zone active et dégradent fortement les propriétés optiques des hétérostructures à base de (Al,Ga)N. However, the structural properties of (Al, Ga) N alloys are one of the main factors leading to low q mt (and consequently to low values of q ct ): the manufacture of (Al, Ga) N alloys presents difficulties (very high growth temperatures (1100-1400 ° C), low surface mobility of aluminum) and their crystalline quality is generally very poor. In particular, the through dislocation densities (DDs) (that is to say which propagate according to the direction of growth) are generally between a few 10 9 and 10 11 cm 2 , typically for AlGaN heterostructures of thicknesses of the order of 1 μm carried out by epitaxy on sapphire by molecular beams (MJS) or epitaxy on sapphire in vapor phase with organometallic (EPVOM)). These dislocations are non-radiative recombination centers for the carriers injected into the active zone and strongly degrade the optical properties of heterostructures based on (Al, Ga) N.
En particulier les rendements qmt des puits quantiques sont au mieux de quelques pourcents pour des densités de dislocations de quelques 109 cm 2. En effet, les densités de dislocations très élevées entraînent une chute de l’intensité de photoluminescence (PL) des puits quantiques de plusieurs ordres de grandeurs (d’un facteur de 100 à 1000) entre les basses températures et la température ambiante. Les porteurs (ou « excitons ») n’étant pas confinés dans le plan du puits, ils peuvent diffuser dans le plan de croissance en raison du confinement spatial selon la seule direction de croissance, et sont susceptibles de se recombiner non radiativement sur les dislocations qui sont des centres de recombinaison non radiatifs. Afin d’obtenir des hétérostructures avec de faibles DDs, il est possible d’utiliser des substrats massifs de GaN ou d’AlN. Cependant, dans le cas des hétérostructures AlGaN, il est quasiment nécessaire d’utiliser en exclusivité des substrats d’AlN. Cette nécessité vient de la contrainte entre les différents matériaux, qui a pour origine le désaccord paramétrique entre le substrat et la couche épitaxiale, qui est négatif dans le cas de la croissance de couches de (Al,Ga)N sur un substrat d’AlN mais qui est positif dans le cas de la croissance de couches de (Al,Ga)N sur un substrat de GaN de sorte qu’une couche d’(Al,Ga)N est épitaxiée en contrainte extensive sur un substrat de GaN. Ceci génère des fissures, qui apparaissent pour des épaisseurs de quelques centaines de nanomètres seulement et dont la densité augmente en fonction de l’épaisseur déposée. La conséquence dans le cas de structures LEDs en (Al,Ga)N sur substrat massif GaN, dont l’épaisseur est typiquement comprise entre 2 et 5 pm, est une très forte densité de fissures. Ces fissures rendent notamment une technologie planaire impossible (technologie de LEDs la plus couramment utilisée) car elles empêchent le passage latéral du courant électrique. En outre, si le métal utilisé pour les contacts électriques est déposé dans les fissures, la zone active des diodes peut être court-circuitée. Ainsi, les fissures peuvent rendre les LEDs inutilisables.In particular, the q mt yields of the quantum wells are at best a few percent for dislocation densities of a few 10 9 cm 2 . Indeed, the very high dislocation densities cause a drop in the photoluminescence (PL) intensity of quantum wells of several orders of magnitude (by a factor of 100 to 1000) between low temperatures and ambient temperature. The carriers (or "excitons") not being confined in the plane of the well, they can diffuse in the growth plane due to spatial confinement according to the direction of growth alone, and are liable to recombine nonradiatively on the dislocations. which are non-radiative recombination centers. In order to obtain heterostructures with low DDs, it is possible to use massive substrates of GaN or AlN. However, in the case of AlGaN heterostructures, it is almost necessary to exclusively use AlN substrates. This need comes from the stress between the different materials, which originates from the parametric mismatch between the substrate and the epitaxial layer, which is negative in the case of the growth of (Al, Ga) N layers on an AlN substrate. but which is positive in the case of the growth of layers of (Al, Ga) N on a GaN substrate such that a layer of (Al, Ga) N is epitaxial in extensive stress on a GaN substrate. This generates cracks, which appear for thicknesses of only a few hundred nanometers and whose density increases as a function of the thickness deposited. The consequence in the case of (Al, Ga) N LED structures on a GaN solid substrate, the thickness of which is typically between 2 and 5 μm, is a very high density of cracks. These cracks in particular make planar technology impossible (the most commonly used LED technology) because they prevent the lateral passage of electric current. Also, if the metal used for the electrical contacts is deposited in the cracks, the active area of the diodes may be short-circuited. Thus, cracks can make LEDs unusable.
Cependant, les substrats d’AlN sont extrêmement chers, de qualité très inégale et de très faible disponibilité. En ce qui concerne les couches d’AlN hétéroépitaxiés, les densités de dislocations sont au mieux de quelques 109 cm 2 pour des épaisseurs de plusieurs pm, à moins d’avoir recours à des procédés de croissance complexes et donc coûteux qui permettent alors d’atteindre des densités de dislocations comprises entre 5.108 cm 2 et 2.109 cm 2, et d’obtenir des rendements r|int de l’ordre de 10 à 40 % nécessaires à la réalisation de composants LEDs.However, AlN substrates are extremely expensive, of very uneven quality and of very low availability. With regard to the heteroepitaxial AlN layers, the dislocation densities are at best a few 10 9 cm 2 for thicknesses of several μm, unless one has to resort to complex and therefore expensive growth processes which then make it possible to d achieve dislocation densities between 5.10 and 2.10 2 8 cm 9 cm 2, and to obtain yields r | i nt of the order of 10 to 40% necessary for achieving LEDs components.
La problématique générale de l’invention est de conduire à des rendements quantiques internes élevés (qmt ou IQE), typiquement supérieurs à 10 % quelles que soient les propriétés structurales des alliages (Al,Ga)N utilisés dans la partie active de la LED ou du LD (ou plus généralement du composant). The general problem of the invention is to lead to high internal quantum yields (q mt or IQE), typically greater than 10% whatever the structural properties of the alloys (Al, Ga) N used in the active part of the LED. or LD (or more generally of the component).
Les inventeurs ont cherché à mettre en œuvre des nanostructures, et plus particulièrement des boîtes quantiques (BQ), au lieu de puits quantiques généralement utilisés, qui permettent d’obtenir des rendements quantiques internes qmt supérieurs à 10 %, même sur des couches de qualités cristallines faibles (typiquement densité de DDs supérieure à 1010 cm 2) et par conséquent de s’affranchir de la nécessité d’utiliser des couches d’AlN épaisses (supérieures à 1 pm) et/ou obtenues avec des procédés technologiques complexes ou bien d’utiliser des substrats d’AlN très onéreux et de petites dimensions. The inventors sought to implement nanostructures, and more particularly quantum dots (QDs), instead of generally used quantum wells, which make it possible to obtain internal quantum yields q mt greater than 10%, even on layers of low crystalline qualities (typically density of DDs greater than 10 10 cm 2 ) and consequently to dispense with the need to use thick AlN layers (greater than 1 μm) and / or obtained with complex technological processes or it is good to use very expensive and small-sized AlN substrates.
En effet, un des principaux intérêts des nanostructures, et notamment des boîtes quantiques, pour les alliages (Al,Ga)N est que les rendements quantiques internes sont nettement supérieurs à ce que Ton peut obtenir avec des puits quantiques en raison de la forte localisation des porteurs (ou « excitons »). En effet, dans le cas d’une boîte quantique, le confinement à l’échelle nanométrique selon les trois directions (3D) favorise la recombinaison radiative des excitons par émission de photons. Ainsi, avec des boîtes quantiques, les rendements de photoluminescence ne baissent que très faiblement (généralement moins d’un facteur 5 en fonction de la température entre 8K et 300K). Indeed, one of the main interests of nanostructures, and in particular quantum dots, for (Al, Ga) N alloys is that the internal quantum yields are clearly superior to what can be obtained with quantum wells due to the strong localization of the carriers (or "excitons"). Indeed, in the case of a quantum dot, confinement at the nanometric scale in the three directions (3D) promotes the radiative recombination of the excitons by emission of photons. Thus, with quantum dots, the photoluminescence yields drop only very slightly (generally less than a factor of 5 depending on the temperature between 8K and 300K).
Les inventeurs ont montré qu’il était possible de faire croître des nanostructures de GaN sur une couche d’ AlxGai.xN pour des concentrations x en aluminium (Al) comprises entre 0,20 et 1, le tout sur substrat de saphir, pour la réalisation de dispositifs LEDs émettant dans l’UVA entre 320 et 400 nm. Au-delà d’une épaisseur critique, la couche épitaxiée de GaN passe spontanément d’une morphologie bidimensionnelle (2D), c’est à dire une couche lisse à l’échelle atomique, à une morphologie tridimensionnelle (3D) et à la formation d’îlots de GaN de tailles nanométriques (BQ), et ce, lors d’une interruption de croissance sans ammoniac (NEE) qui est utilisé comme source d’azote lors de la croissance de la couche d’AlxGai.xN. Les nanostructures épitaxiales sont exemptes de fissures et de dislocations, même après les étapes de fabrication des LEDs, ce qui est essentiel puisque, comme indiqué plus avant, les fissures peuvent entraîner des courts-circuits et rendre les LEDs inutilisables, et les dislocations sont des centres de recombinaison non radiatifs. Cependant, ces nanostructures épitaxiales permettent d’obtenir des émissions dans le bleu et dans l’UVA, mais pas à des longueurs d’ondes inférieures ou égales à 320 nm. The inventors have shown that it is possible to grow GaN nanostructures on an Al x Ga layer. x N for aluminum (Al) concentrations x of between 0.20 and 1, all on a sapphire substrate, for the production of LED devices emitting in UVA between 320 and 400 nm. Beyond a critical thickness, the epitaxial layer of GaN spontaneously passes from a two-dimensional (2D) morphology, i.e. a smooth layer at the atomic scale, to a three-dimensional (3D) morphology and to formation nanoscale (BQ) GaN islands, during an ammonia-free growth interruption (NEE) which is used as a source of nitrogen during the growth of the Al x Ga layer. x N. Epitaxial nanostructures are free from cracks and dislocations, even after the LED fabrication steps, which is essential since, as stated above, cracks can cause short circuits and render LEDs unusable, and dislocations are non-radiative recombination centers. However, these epitaxial nanostructures make it possible to obtain emissions in the blue and in the UVA, but not at wavelengths less than or equal to 320 nm.
Afin d’utiliser pleinement les potentialités des alliages (Al,Ga)N pour la réalisation de dispositifs fonctionnant dans une large gamme spectrale UV, les inventeurs ont cherché à épitaxier des nanostructures de AlyGai.yN sur une couche d’AlxGai.xN (avec y inférieur à x), qui présentent des dimensions plus faibles et des densités plus élevées que dans le cas des nanostructures de GaN, afin d’obtenir une émission dans l’UVB et l’UVC, c'est-à-dire à des longueurs d’onde inférieures à celles obtenues dans le cas des nanostructures de GaN sur une couche d’AlxGai.xN telles que présentées précédemment. Le problème est que la forme des nanostructures d’AlyGai.yN n’est pas aussi homogène que celle des nanostructures de GaN : elles présentent des boîtes quantiques allongées et des boîtes quantiques symétriques. Une conséquence est que le confinement des porteurs n’est pas aussi efficace que pour le GaN, avec pour corollaire une diminution des rendements de photoluminescence. In order to fully use the potentialities of (Al, Ga) N alloys for the production of devices operating in a wide UV spectral range, the inventors have sought to epitaxialize Al y Gai nanostructures. y N on a layer of Al x Gai. x N (with y less than x), which have smaller dimensions and higher densities than in the case of GaN nanostructures, in order to obtain emission in UVB and UVC, that is ie at wavelengths shorter than those obtained in the case of GaN nanostructures on an Al x Ga layer. x N as presented previously. The problem is that the shape of the nanostructures of Al y Gai. y N is not as homogeneous as that of GaN nanostructures: they have elongated quantum dots and symmetrical quantum dots. One consequence is that the confinement of the carriers is not as efficient as for GaN, with the corollary of a reduction in the photoluminescence yields.
Pour répondre à ce problème, les inventeurs ont développé un procédé de fabrication de nanostructures d’AlyGai.yN sur une couche d’AlxGai.xN (avec y inférieur à x), comprenant au moins trois étapes, ce qui permet de retrouver une forme plus homogène de boîtes quantiques, essentiellement des boîtes quantiques symétriques, et ainsi de retrouver des meilleures rendements de photoluminescence (donc de meilleurs rendements quantiques internes). Les trois étapes sont : To respond to this problem, the inventors have developed a process for manufacturing Al y Gai nanostructures. y N on a layer of Al x Gai. x N (with y less than x), comprising at least three steps, which makes it possible to find a more homogeneous form of quantum dots, essentially symmetric quantum dots, and thus to find better photoluminescence yields (therefore better internal quantum yields). The three stages are:
- une étape de mise sous vide (interruption de croissance sous vide), pour supprimer le NEE, préalablement à la croissance des boîtes quantiques ; a stage of placing under vacuum (interruption of growth under vacuum), to eliminate the NEE, prior to the growth of the quantum dots;
- une étape d’épitaxie d’AlyGai.yN à une température comprise entre 700 et 750°C ; - an Al y Gai epitaxy step. y N at a temperature between 700 and 750 ° C;
- une étape de recuit sous vide de la couche épitaxiée d’AlyGai.yN à une température supérieure ou égale à 800°C. - a vacuum annealing step of the epitaxial layer of Al y Gai. y N at a temperature greater than or equal to 800 ° C.
Cette amélioration des rendements de photoluminescence est attribuée aux dimensions latérales réduites des boîtes quantiques qui sont ici essentiellement symétriques (obtenues grâce au recuit à température plus élevée que pour l’épitaxie). Ces faibles dimensions dans les trois directions de l’espace limitent la probabilité de recombinaisons des porteurs avec des défauts non radiatifs situés au voisinage des boîtes quantiques. This improvement in photoluminescence yields is attributed to the reduced lateral dimensions of the quantum dots which are here essentially symmetrical (obtained by annealing at a higher temperature than for epitaxy). These small dimensions in the three directions of space limit the probability of recombinations of carriers with non-radiative defects located in the vicinity of quantum dots.
Il est donc nécessaire de contrôler la formation des nanostructures d’AlyGai.yN et pour cela, il faut avoir recours à un procédé de recuit haute température. Ceci permet in fine d’atteindre des rendements quantiques internes élevés (qmt ou IQE typiquement supérieurs à 10%). Sans un tel recuit, les rendements sont au mieux de l’ordre du pourcent, voire similaires à ceux obtenus dans le cas de puits quantiques. Il est apparu que, malgré cette optimisation du procédé de formation des nanostructures d’AlyGai.yN, les propriétés optiques de celles-ci sont encore dégradées par rapport aux nanostructures de GaN, avec un rendement quantique interne des boîtes quantiques symétriques plus faible. Cette chute du rendement quantique interne des nanostructures d’AlyGai.yN semble liée à la présence de défauts ponctuels au sein des nanostructures ou à l’interface entre la couche d’ AlxGai-xN et les nanostructures d’AlyGai.yN. It is therefore necessary to control the formation of Al y Gai nanostructures. y N and for this, a high temperature annealing process must be used. This ultimately makes it possible to achieve high internal quantum yields (q mt or IQE typically greater than 10%). Without such annealing, the yields are at best of the order of one percent, or even similar to those obtained in the case of quantum wells. It appeared that, despite this optimization of the Al y Gai nanostructure formation process. y N, their optical properties are further degraded compared to GaN nanostructures, with a lower internal quantum efficiency of symmetric quantum dots. This drop in the internal quantum efficiency of Al y Gai nanostructures. y N appears to be related to the presence of defects point within the nanostructures, or at the interface between the layer of Al x vering x N and Al y Gay nanostructures. y N.
L’invention vise à surmonter les inconvénients précités. The invention aims to overcome the aforementioned drawbacks.
Plus particulièrement, elle vise à disposer d’un procédé de fabrication de nanostructures d’ Al GaN permettant d’obtenir des émissions dans une large gamme spectrale UV, et ce, sans dégrader les rendements quantiques internes voire en les améliorant, quelles que soient les propriétés structurales des alliages (Al,Ga)N utilisés. L’invention vise à conduire à une forte amélioration des performances des composants, et en particulier des LEDs comportant ces nanostructures. L’invention vise en particulier à contrôler la formation des nanostructures Al GaN, notamment leur homogénéité en forme. L’invention vise en particulier à disposer d’un procédé de fabrication de nanostructures intégrées dans la partie active d’hétérostructures de semi- conducteurs à base de nitrures (Al,Ga)N, émettant dans l’ultraviolet (l inférieure ou égale à 320 nm), ayant des rendements quantiques externes relativement élevés, même en utilisant des substrats ayant des densités de dislocations pouvant atteindre 1011 cm 2. More particularly, it aims to have a process for manufacturing Al GaN nanostructures making it possible to obtain emissions in a wide UV spectral range, without degrading the internal quantum yields or even improving them, whatever the conditions. structural properties of the (Al, Ga) N alloys used. The invention aims to lead to a strong improvement in the performance of components, and in particular of LEDs comprising these nanostructures. The invention aims in particular to control the formation of Al GaN nanostructures, in particular their shape homogeneity. The invention aims in particular to have a method of manufacturing nanostructures integrated into the active part of semiconductor heterostructures based on (Al, Ga) N nitrides, emitting in the ultraviolet (l less than or equal to 320 nm), having relatively high external quantum yields, even using substrates with dislocation densities of up to 10 11 cm 2 .
Afin de minimiser l’influence des dislocations présentes dans le substrat, et donc réduire la probabilité qu’une nanostructure soit traversée par une dislocation, il est également souhaitable de former des nanostructures dont les dimensions latérales sont inférieures à la distance moyenne entre deux dislocations. In order to minimize the influence of dislocations present in the substrate, and therefore reduce the probability that a nanostructure is crossed by a dislocation, it is also desirable to form nanostructures whose lateral dimensions are less than the average distance between two dislocations.
En outre, de manière avantageuse, l’invention vise à disposer d’un procédé de fabrication de nanostructures d’AlGaN simple à mettre en œuvre, notamment à l’échelle industrielle, en particulier un procédé de fabrication qui puisse être mis en œuvre dans des procédés classiques de fabrication d’hétérostructures de semi- conducteurs. In addition, advantageously, the invention aims to have a method of manufacturing AlGaN nanostructures that is simple to implement, in particular on an industrial scale, in particular a manufacturing process that can be implemented in conventional methods of fabricating semiconductor heterostructures.
L’invention vise en particulier à proposer un procédé de fabrication de LEDs UV qui permettra de réduire le coût de fabrication et ainsi envisager un développement industriel à plus grande échelle. The invention aims in particular to provide a method for manufacturing UV LEDs which will make it possible to reduce the manufacturing cost and thus envisage industrial development on a larger scale.
Exposé de l’invention Disclosure of the invention
Un objet de l’invention permettant de remédier à ces inconvénients est un procédé de fabrication de nanostructures d’AlzGai.zN sur une couche d’AlxGai.xN comprenant les étapes suivantes : An object of the invention which makes it possible to remedy these drawbacks is a process for manufacturing Al z Gai nanostructures. z N on an Al x Gai layer. x N comprising the following steps:
- au moins une étape de croissance épitaxiale alternée, ladite étape de croissance épitaxiale alternée étant réalisée à une température d’épitaxie définie et comprenant :une sous-étape de croissance épitaxiale de GaN ; et une sous-étape de croissance épitaxiale d’AlyGai.yN réalisée après la sous-étape de croissance épitaxiale de GaN, où y est un nombre supérieur à 0 et inférieur ou égal à 1 ; conduisant à la formation d’un pseudo-alliage de AlzGai-zN nanostructuré résultant de la combinaison des couches épitaxiées, où z est un nombre inférieur à y et inférieur à x ; at least one step of alternate epitaxial growth, said step of alternate epitaxial growth being carried out at a defined epitaxial temperature and comprising: a sub-step of epitaxial growth of GaN; and an Al y Gai epitaxial growth substep. y N carried out after the epitaxial growth substep of GaN, where y is a number greater than 0 and less than or equal to 1; resulting in the formation of a nanostructured Al z Ga- z N pseudo-alloy resulting from the combination of the epitaxial layers, where z is a number less than y and less than x;
- une étape de recuit à une température de recuit supérieure ou égale à 800°C et/ou supérieure d’au moins 100°C par rapport à la température d’épitaxie, ladite étape de recuit conduisant à la formation de nanostructures en AlzGai.zN. z est un nombre supérieur à 0 et inférieur à 1. De préférence, la température de recuit est supérieure à 800°C, et encore plus préférentiellement supérieure à 800 et inférieure ou égale à 840°C. an annealing step at an annealing temperature greater than or equal to 800 ° C and / or greater by at least 100 ° C relative to the epitaxy temperature, said annealing step leading to the formation of Al z nanostructures Cheerful. z N. z is a number greater than 0 and less than 1. Preferably, the annealing temperature is greater than 800 ° C, and even more preferably greater than 800 and less than or equal to 840 ° C.
L’étape de recuit permet de contrôler la formation des nanostructures d’AlyGai.yN, en particulier pour obtenir une majorité de boîtes quantiques symétriques, lorsque les nanostructures sont des boîtes quantiques. The annealing step makes it possible to control the formation of Al y Gai nanostructures. y N, in particular to obtain a majority of symmetric quantum dots, when the nanostructures are quantum dots.
Une sous-étape de croissance épitaxiale permet de former une couche de GaN et/ou une couche d’AlyGai.yN. Lorsque le nombre entier y est égal à 1, AlyGai.yN prend la forme du composé binaire AIN et on forme donc une couche d’AlN. An epitaxial growth sub-step makes it possible to form a GaN layer and / or an Al y Gai layer. y N. When the whole number y is equal to 1, Al y Gai. y N takes the form of the binary compound AIN and therefore an AlN layer is formed.
Selon l’invention, par « croissance épitaxiale alternée », on entend la croissance par épitaxie par dépôt d’au moins deux matériaux différents en au moins deux couches formées l’une après l’autre. Selon l’invention, au moins un matériau est du GaN. According to the invention, by "alternate epitaxial growth" is meant the growth by epitaxy by deposition of at least two different materials in at least two layers formed one after the other. According to the invention, at least one material is GaN.
Il est nécessaire de former au moins une couche autre que du GaN comme dernière couche épitaxiée avant l’étape de recuit (la dernière couche épitaxiée est donc une couche d’ AlyGai-yN qui peut être une couche d’ AIN si y peut être égal à 1) afin de protéger la couche de GaN lors de l’étape de recuit. It is necessary to form at least one layer other than GaN as the last epitaxial layer before the annealing step (the last epitaxial layer is therefore a layer of Al y Gai- y N which can be an AIN layer if y can be equal to 1) in order to protect the GaN layer during the annealing step.
Le procédé objet de l’invention est basé sur la formation des nanostructures par croissance épitaxiale alternée, procédé reposant sur l’épitaxie par alternance des composés GaN et/ou AlyGai-yN et/ou AIN pour la fabrication d’un composé (désigné par le terme « pseudo-alliage ») AlzGai.zN constituant les nanostructures. L’étape de recuit permet de contrôler la formation de ces nanostructures d’AlzGai. zN. The method which is the subject of the invention is based on the formation of nanostructures by alternating epitaxial growth, a method based on the epitaxy by alternation of the GaN and / or Al y Gai- y N and / or AIN compounds for the manufacture of a compound. (designated by the term "pseudo-alloy") Al z Gai. z N constituting the nanostructures. The annealing step makes it possible to control the formation of these Al z Gai nanostructures. zN.
L’invention permet d’éviter la création de défauts ponctuels au sein des nanostructures d’AlzGai.zN ou à l’interface entre la couche d’AlxGai.xN et les nanostructures d’AlzGai.zN. The invention makes it possible to avoid the creation of point defects within the Al z Gai nanostructures. z N or at the interface between the Al x Gai layer. x N and Al z Gai nanostructures. z N.
Les inventeurs ont en effet découvert que ces défauts pouvaient trouver une cause dans l’évaporation du GaN qui devient significative aux alentours de 800°C, température pour laquelle la vitesse d’évaporation est de l’ordre de 0,045 nm/s. Or il a été indiqué plus avant que le recuit à cette température est essentiel pour obtenir une forme homogène de boîtes quantiques en AlyGai-yN, et donc de meilleurs rendements de photoluminescence dans le cas des LEDs. Pour donner un ordre de grandeur, en considérant une durée de recuit de l’ordre de 5 minutes, et une température moyenne de 820°C (vitesse d’évaporation de l’ordre de 0,1 nm/s), une épaisseur de GaN de l’ordre de 30nm peut être évaporée. Cependant, les liaisons Al-N étant extrêmement stables dans ces conditions de température et de recuit, seul le GaN se trouve évaporé lors de l’étape de recuit, de sorte que l’AlyGai-yN est modifié en raison de l’évaporation locale du GaN, ce qui peut expliquer la formation de défauts ponctuels au sein du matériau AlyGai.yN et/ou à l’interface entre l’AlyGai-yN et rAlxGai.xN. The inventors have in fact discovered that these defects could find a cause in the evaporation of GaN which becomes significant at around 800 ° C., a temperature for which the rate of evaporation is of the order of 0.045 nm / s. However, it has been indicated further that annealing at this temperature is essential to obtain a homogeneous form of quantum dots in Al y Gai- y N, and therefore better photoluminescence yields in the case of LEDs. To give an order of magnitude, considering an annealing time of the order of 5 minutes, and an average temperature of 820 ° C (evaporation rate of the order of 0.1 nm / s), a thickness of GaN of the order of 30nm can be evaporated. However, since the Al-N bonds are extremely stable under these temperature and annealing conditions, only the GaN is evaporated during the annealing step, so that the Al y Gai- y N is modified due to the 'local evaporation of GaN, which can explain the formation of point defects within the Al y Gai material. y N and / or at the interface between Al y Gai- y N and rAl x Gai. x N.
Le procédé objet de l’invention vient anticiper et/ou compenser la perte de GaN en intercalant dans le procédé de croissance de nanostructures AlyGai.yN au moins une monocouche de GaN. Ceci conduit à des nanostructures d’AlzGai.zN sans les défauts ponctuels (ou du moins de densité réduite). The process that is the subject of the invention anticipates and / or compensates for the loss of GaN by intercalating in the process for the growth of Al y Gai nanostructures. y N at least one GaN monolayer. This leads to Al z Gai nanostructures. z N without point defects (or at least of reduced density).
Le procédé objet de l’invention permet ainsi d’atteindre des performances élevées en simplifiant le procédé de fabrication des hétérostructures, notamment en simplifiant les procédés de fabrication à une seule étape de croissance épitaxiale (qui est une étape de croissance épitaxiale alternée). The process that is the subject of the invention thus makes it possible to achieve high performance by simplifying the process for manufacturing heterostructures, in particular by simplifying the manufacturing processes with a single epitaxial growth step (which is an alternate epitaxial growth step).
Le procédé peut comprendre plusieurs caractéristiques complémentaires, décrites dans ce qui suit, et qui peuvent être prises de manière isolée ou en combinaison l’une avec l’autre, ou les unes avec les autres. The method can include several additional features, described in the following, which can be taken in isolation or in combination with each other, or with each other.
Selon un mode de réalisation, l’étape de croissance épitaxiale alternée comprend en outre une sous-étape de croissance épitaxiale d’AlyGai.yN avant la sous-étape de croissance épitaxiale de GaN. According to one embodiment, the step of alternate epitaxial growth further comprises an epitaxial growth substep of Al y Gai. y N before the epitaxial growth substep of GaN.
Selon un mode de réalisation, l’étape de croissance épitaxiale alternée comprend plusieurs sous-étapes de croissance épitaxiale de GaN. According to one embodiment, the step of alternate epitaxial growth comprises several sub-steps of epitaxial growth of GaN.
Selon un mode de réalisation, l’étape de croissance épitaxiale alternée comprend en outre au moins une sous-étape de croissance épitaxiale d’AlN. La couche AIN peut être formée entre deux couches de GaN et/ou entre une couche de GaN et une couche d’AlyGai-yN. Il s’agit du cas où le nombre y est inférieur à 1. According to one embodiment, the step of alternate epitaxial growth further comprises at least one sub-step of epitaxial growth of AlN. The AIN layer can be formed between two GaN layers and / or between a GaN layer and an Al y Ga y N layer. This is the case where the number y is less than 1.
Selon un mode de réalisation, l’étape de croissance épitaxiale alternée comprend plusieurs sous-étapes de croissance épitaxiale d’AlN. According to one embodiment, the alternate epitaxial growth step comprises several sub-steps of AlN epitaxial growth.
En particulier, une sous-étape de croissance épitaxiale d’AlN peut être réalisée avant une sous-étape de croissance épitaxiale de GaN, et/ou une sous-étape de croissance épitaxiale d’AlN peut être réalisée après une sous-étape de croissance épitaxiale de GaN. En effet s’il y a plusieurs couches d’AlN et de GaN, la combinaison de ces deux variantes est possible (d’où l’expression « et/ou »).In particular, an AlN epitaxial growth substep can be performed before a GaN epitaxial growth substep, and / or an AlN epitaxial growth substep can be performed after a growth substep. epitaxial of GaN. Indeed if there are several layers of AlN and GaN, the combination of these two variants is possible (hence the expression "and / or").
Selon un mode de réalisation, une couche de GaN présente une épaisseur comprise entre 1 et 4 monocouches de GaN, de préférence entre 2 et 4 monocouches de GaN, et de préférence égale à 2 monocouches de GaN. According to one embodiment, a GaN layer has a thickness of between 1 and 4 GaN monolayers, preferably between 2 and 4 GaN monolayers, and preferably equal to 2 GaN monolayers.
Selon un mode de réalisation, une couche d’AlyGai.yN présente une épaisseur comprise entre 1 et 4 monocouches d’AlyGai.yN, de préférence entre 2 et 4 monocouches d’ AlyGai.yN, et de préférence égale à 2 monocouches d’ AlyGai.yN. Selon un mode de réalisation, une couche d’AIN présente une épaisseur comprise entre 1 et 4 monocouches d’AIN, de préférence entre 2 et 4 monocouches d’AIN, et de préférence égale à 2 monocouches d’AIN. According to one embodiment, a layer of Al y Gai. y N has a thickness of between 1 and 4 monolayers of Al y Gai. y N, preferably between 2 and 4 monolayers of Al y Gai. y N, and preferably equal to 2 monolayers of Al y Gai. y N. According to one embodiment, an AIN layer has a thickness of between 1 and 4 AIN monolayers, preferably between 2 and 4 AIN monolayers, and preferably equal to 2 AIN monolayers.
Par « monocouche » de GaN, on entend un plan atomique de Ga lié à un plan atomique de N, et peut être vu comme une demi -structure de la cellule unitaire du matériau cristallin GaN. La hauteur de la monocouche correspond à la moitié du paramètre de maille cristalline (c) du GaN, soit 0,26 nm pour la structure wurtzite (c est égal à 5,185 Â). By “monolayer” of GaN is meant an atomic plane of Ga linked to an atomic plane of N, and can be seen as a half-structure of the unit cell of the GaN crystalline material. The height of the monolayer corresponds to half of the crystal lattice parameter (c) of GaN, or 0.26 nm for the wurtzite structure (c is equal to 5.185 Å).
De même, par « monocouche » d’AIN, on entend un plan atomique d’Al lié à un plan atomique de N, et peut être vu comme une demi -structure de la cellule unitaire du matériau cristallin AIN. La hauteur de la monocouche correspond à la moitié du paramètre de maille cristalline (c) du AIN, soit 0,25 nm pour la structure wurtzite (c est égal à 4,981Â). Likewise, by "monolayer" of AIN is meant an atomic plane of Al bonded to an atomic plane of N, and can be seen as a half-unit cell structure of the crystalline material AIN. The height of the monolayer corresponds to half of the crystal lattice parameter (c) of the AIN, or 0.25 nm for the wurtzite structure (c is equal to 4.981 Å).
Par « monocouche » d’ AlyGai.yN, on entend un plan atomique d’Al lié à un plan atomique de Ga et à un plan atomique de N, et peut être vu comme une demi- structure de la cellule unitaire du matériau cristallin AlyGai.yN. La hauteur de la monocouche correspond à la moitié du paramètre de maille cristalline (c) d’AlyGai.yN, soit entre 0,25 nm (AIN) et 0,26 nm (GaN) pour une structure wurtzite, la variation en fonction de la composition y de l’alliage Al GaN suivant au premier ordre une loi de Vegard de la forme : By "monolayer" of Al y Gai. y N is understood to mean an atomic plane of Al linked to an atomic plane of Ga and an atomic plane of N, and can be seen as a half-structure of the unit cell of the crystalline material Al y Gai. y N. The height of the monolayer corresponds to half of the crystal lattice parameter (c) of Al y Gai. y N, i.e. between 0.25 nm (AIN) and 0.26 nm (GaN) for a wurtzite structure, the variation as a function of the composition y of the Al GaN alloy following in the first order a Vegard law of the form :
[Math.2]
Figure imgf000011_0001
[Math.2]
Figure imgf000011_0001
Selon un mode de réalisation, le procédé comprenant une pluralité d’étapes de croissance épitaxiale alternée conduisant à la formation de nanostructures en AlzGai.zN. Une étape de croissance épitaxiale alternée peut comprendre des sous- étapes de croissance épitaxiale différentes par rapport à une autre étape de croissance épitaxiale alternée. According to one embodiment, the method comprising a plurality of alternating epitaxial growth steps leading to the formation of Al z Gai nanostructures. z N. An alternate epitaxial growth step may include different epitaxial growth substeps compared to another alternate epitaxial growth step.
Selon un mode de réalisation, le procédé comprend une étape préliminaire de mise sous vide, ladite étape préliminaire de mise sous basse pression ou sous vide étant réalisée avant la au moins une étape de croissance épitaxiale alternée. Cette étape a pour objectif de supprimer le gaz ammoniac (NH3) généralement utilisé lors de la formation des autres couches de l’hétérostructure, décrites plus après. Ainsi préalablement à la croissance des nanostructures, le NH3 est supprimé et est généralement remplacé par du diazote (N2). According to one embodiment, the method comprises a preliminary step of placing under vacuum, said preliminary step of placing under low pressure or under vacuum being carried out before the at least one step of alternating epitaxial growth. The objective of this step is to remove the ammonia gas (NH 3 ) generally used during the formation of the other layers of the heterostructure, described later. Thus, prior to the growth of nanostructures, NH 3 is removed and is generally replaced by dinitrogen (N2).
Selon un mode de réalisation avantageux, la au moins une étape de croissance épitaxiale alternée est réalisée sous une atmosphère exempte de NH3. Selon un mode de réalisation avantageux, la température d’épitaxie est supérieure ou égale à 650°C, et de préférence comprise entre 650°C et 750°C. According to an advantageous embodiment, the at least one step of alternating epitaxial growth is carried out under an atmosphere free of NH 3 . According to an advantageous embodiment, the epitaxy temperature is greater than or equal to 650 ° C, and preferably between 650 ° C and 750 ° C.
Selon un mode de réalisation, l’étape de recuit est réalisée à basse pression ou sous vide. According to one embodiment, the annealing step is carried out at low pressure or under vacuum.
Un second objet de l’invention est un procédé de fabrication d’hétérostructures comprenant les étapes suivantes : A second object of the invention is a process for manufacturing heterostructures comprising the following steps:
- la fourniture d’une couche tampon en AlxGai.xN ; - the supply of an Al x Ga buffer layer. x N;
- la fabrication de nanostructures d’AlzGai.zN selon le procédé de fabrication de nanostructures de l’invention ; lesdites nanostructures d’ AlzGai-zN étant formées sur la couche tampon, et x étant un nombre supérieur à y et inférieur à 1. - the manufacture of Al z Gai nanostructures. z N according to the process for manufacturing nanostructures of the invention; said Al z Ga- z N nanostructures being formed on the buffer layer, and x being a number greater than y and less than 1.
De préférence, le procédé de fabrication d’hétérostructures comprend une étape de mise sous vide avant la fabrication de nanostructures d’ AlzGai.zN. Preferably, the heterostructure manufacturing process comprises a vacuum step before manufacturing Al z Gai nanostructures. z N.
Selon un mode de réalisation, le procédé de fabrication d’hétérostructures comprend en outre une étape de : According to one embodiment, the method of manufacturing heterostructures further comprises a step of:
- dépôt d’une couche d’encapsulation en Alx Gai.xN sur les nanostructures d’AlzGai.zN. - deposition of an encapsulation layer in Al x Gai. x N on Al z Gai nanostructures. z N.
Le nombre x’ est un nombre supérieur à 0 et supérieur à z mais inférieur à 1, et peut être égal au nombre x. The number x ’is a number greater than 0 and greater than z but less than 1, and can be equal to the number x.
Selon un mode de réalisation, la couche d’ AlxGai.xN est déposée sur un substrat.According to one embodiment, the Al x Gai layer. x N is deposited on a substrate.
Le substrat peut être en saphir, en silicium (Si), en carbure de silicium (SiC), en oxyde de zinc (ZnO), ou en nitrure de bore (BN). Le substrat peut également être un matériau 2D comme le graphène. The substrate can be sapphire, silicon (Si), silicon carbide (SiC), zinc oxide (ZnO), or boron nitride (BN). The substrate can also be a 2D material such as graphene.
Selon un mode de réalisation, le procédé de fabrication d’hétérostructures comprend en outre une étape de dépôt d’une couche tremplin entre la couche d’ AlxGai.xN et le substrat. According to one embodiment, the method of manufacturing heterostructures further comprises a step of depositing a springboard layer between the Al x Ga layer. x N and the substrate.
L’utilisation d’une couche tremplin (en particulier si x est inférieur à 1) permet de favoriser le dopage de type n nécessaire à la fabrication de LEDs, le matériau AIN étant très résistif et les concentrations de porteurs beaucoup plus faibles que dans AlGaN (typiquement au mieux de 1015 cm 3 pour AIN contre 1019 cm 3 pour AlGaN). The use of a springboard layer (in particular if x is less than 1) makes it possible to promote the n-type doping necessary for the manufacture of LEDs, the AIN material being very resistive and the carrier concentrations much lower than in AlGaN (typically at best 10 15 cm 3 for AIN against 10 19 cm 3 for AlGaN).
La couche tremplin peut être en nitrure d’aluminium (AIN), en nitrure de gallium (GaN) ou en nitrure d’aluminium et de gallium (Al,Ga)N. L’invention concerne également une nanostructure en AlzGai-zN obtenue par le procédé de fabrication de nanostructures selon l’invention. The springboard layer can be made of aluminum nitride (AIN), gallium nitride (GaN) or aluminum and gallium nitride (Al, Ga) N. The invention also relates to an Al z Ga- z N nanostructure obtained by the process for manufacturing nanostructures according to the invention.
L’invention concerne également une hétérostructure de semi-conducteurs à base de nitrure d’aluminium et de gallium intégrant les nanostructures en AlzGai-zN.The invention also relates to a heterostructure of semiconductors based on aluminum and gallium nitride incorporating the Al z Gai- z N nanostructures.
Préférentiellement, G hétérostructure présente une épaisseur de l’ordre de 1 pm, voire inférieure à 1 pm. Preferably, G heterostructure has a thickness of the order of 1 μm, or even less than 1 μm.
Préférentiellement, G hétérostructure est apte à émettre dans le visible et dans l’ultraviolet et présente des rendements quantiques internes supérieurs ou égaux à 10 %. Preferably, G heterostructure is capable of emitting in the visible and in the ultraviolet and has internal quantum yields greater than or equal to 10%.
Avantageusement, les longueurs d’onde d’émission des nanostructures en AlzGai. ZN obtenues diminuant lorsque les temps de déclin augmentent. Advantageously, the emission wavelengths of the Al z Gai nanostructures. Z N obtained decreasing with increasing decay times.
Avantageusement, G hétérostructure comprend : Advantageously, G heterostructure comprises:
- une couche tampon en AlxGai.xN ; - a buffer layer in Al x Gai. x N;
- des nanostructures d’ AlzGai-zN obtenues par le procédé de l’invention ; lesdites nanostructures d’AlzGai.zN étant formées sur la couche d’AlxGai.xN, x étant un nombre supérieur à z et inférieur à 1. z est un nombre supérieur à 0 et inférieur à 1. - Al z Gai- z N nanostructures obtained by the process of the invention; said Al z Gai nanostructures. z N being formed on the Al x Gai layer. x N, x being a number greater than z and less than 1. z is a number greater than 0 and less than 1.
Avantageusement, G hétérostructure comprend en outre d’une couche d’encapsulation en Alx’Gai.x’N sur les nanostructures d’AlzGai.zN, x’ étant un nombre inférieur à 1 et supérieur à z. Advantageously, G heterostructure further comprises an Al x ' Gai encapsulation layer. x ' N on Al z Gai nanostructures. z N, x 'being a number less than 1 and greater than z.
L’invention concerne également une telle hétérostructure de semi-conducteurs à base de nitrure d’aluminium et de gallium intégrant les nanostructures en AlzGai. ZN obtenues par le procédé de fabrication de nanostructures selon l’invention. Ladite hétérostructure peut comprendre les caractéristiques définies selon les différents modes décrits ci-dessus. The invention also relates to such a heterostructure of semiconductors based on aluminum and gallium nitride incorporating the Al z Gai nanostructures. Z N obtained by the process for manufacturing nanostructures according to the invention. Said heterostructure can comprise the characteristics defined according to the different modes described above.
L’invention concerne également une diode électroluminescente ou une diode laser intégrant au moins une hétérostructure selon l’invention. The invention also relates to a light emitting diode or a laser diode incorporating at least one heterostructure according to the invention.
Brève description des figures Brief description of the figures
D’autres caractéristiques et avantages de l’invention apparaîtront à l’aide de la description qui suit, donnée à titre illustratif et non limitatif, faite en regard des figures annexées parmi lesquelles : Other characteristics and advantages of the invention will become apparent from the following description, given by way of illustration and not by way of limitation, given with reference to the appended figures, among which:
[Fig.l] représente un premier mode de réalisation du procédé selon l’invention, et une hétérostructure obtenue. [Fig.2] représente un deuxième mode de réalisation du procédé selon l’invention, et une hétérostructure obtenue. [Fig.l] represents a first embodiment of the method according to the invention, and a heterostructure obtained. [Fig.2] shows a second embodiment of the method according to the invention, and a heterostructure obtained.
[Fig.3] représente un troisième mode de réalisation du procédé selon l’invention, et une hétérostructure obtenue. [Fig.3] shows a third embodiment of the method according to the invention, and a heterostructure obtained.
[Fig.4] représente un quatrième mode de réalisation du procédé selon l’invention, et une hétérostructure obtenue. [Fig.4] shows a fourth embodiment of the method according to the invention, and a heterostructure obtained.
[Fig.5] représente une variante de réalisation du procédé selon l’invention, et une hétérostructure obtenue. [Fig.5] shows an alternative embodiment of the method according to the invention, and a heterostructure obtained.
[Fig.6] est une photographie d’une hétérostructure obtenue par un procédé selon l’invention. [Fig.6] is a photograph of a heterostructure obtained by a process according to the invention.
[Fig.7A] et [Fig.7A] and
[Fig.7B] montrent des résultats obtenus sur F hétérostructure de la figure 5. [Fig.7B] show results obtained on the heterostructure of figure 5.
[Fig.8] est une vue schématique de dessus d’une diode obtenue selon le procédé de l’invention. [Fig.8] is a schematic top view of a diode obtained according to the method of the invention.
[Fig.9] et [Fig.9] and
[Fig.10] illustrent le fonctionnement de la diode obtenue, lorsque le paramètre y est choisi égal à 0,3 et la largeur de la diode est fixée à 310 pm. [Fig.10] illustrate the operation of the diode obtained, when the parameter y is chosen equal to 0.3 and the width of the diode is fixed at 310 μm.
[Fig.11 A] et [Fig.11 A] and
[Fig.1 IB] illustrent les propriétés optique de nanostructures obtenues par un procédé de l’état de la technique sans croissance alternée, avec plusieurs temps de déclin. [Fig. 1 IB] illustrate the optical properties of nanostructures obtained by a method of the state of the art without alternating growth, with several decay times.
[Fig.1 IC] et [Fig.1 IC] and
[Fg. 11D] illustrent les propriétés optique de nanostructures obtenues par le procédé selon l’invention, avec des temps de déclin différents. [Fg. 11D] illustrate the optical properties of nanostructures obtained by the method according to the invention, with different decay times.
Description détaillée de l’invention Detailed description of the invention
Les figures 1 à 4 illustrent quatre modes de réalisation du procédé de fabrication de nanostructures d’AlzGai.zN et montrent les hétérostructures intermédiaires et finales obtenues, permettant de former notamment une diode électroluminescente ou une diode laser. FIGS. 1 to 4 illustrate four embodiments of the process for manufacturing Al z Gai nanostructures. z N and show the intermediate and final heterostructures obtained, making it possible in particular to form a light-emitting diode or a laser diode.
Bien que cela ne soit pas représenté dans les figures 1 à 4, la couche tampon CEI peut elle-même être déposée sur un substrat SUB. En outre, une couche tremplin CT peut être prévue entre le substrat SUB et la couche tampon CEI. Ceci est représenté dans la figure 5. Le substrat peut être en saphir, en silicium (Si), en carbure de silicium (SiC), en oxyde de zinc (ZnO), en nitrure de bore (BN), ou encore en un matériau 2D comme le graphène. Although this is not shown in Figures 1 to 4, the CEI buffer layer can itself be deposited on a SUB substrate. In addition, a CT stepping stone layer can be provided between the SUB substrate and the CEI buffer layer. This is shown in figure 5. The substrate can be made of sapphire, silicon (Si), silicon carbide (SiC), zinc oxide (ZnO), boron nitride (BN), or even a 2D material such as graphene.
La couche tremplin peut être en nitrure d’aluminium (AIN), en nitrure de gallium (GaN) ou en nitrure d’aluminium et de gallium (Al,Ga)N. The springboard layer can be aluminum nitride (AIN), gallium nitride (GaN) or aluminum gallium nitride (Al, Ga) N.
Dans l’ensemble des modes de réalisation présentés, l’étape de recuit est réalisée sous vide. In all of the embodiments presented, the annealing step is performed under vacuum.
En outre, l’étape de croissance épitaxiale alternée est généralement précédée d’une étape de mise sous vide. In addition, the alternate epitaxial growth step is usually preceded by a vacuum step.
La température d’épitaxie est généralement supérieure ou égale à 650°C, et de préférence comprise entre 650°C et 750°C, voire entre 700 et 750°C. The epitaxy temperature is generally greater than or equal to 650 ° C, and preferably between 650 ° C and 750 ° C, or even between 700 and 750 ° C.
Selon un premier mode de réalisation illustré en figure 1, le procédé de fabrication de nanostructures d’ AlzGai-zN comprend les étapes suivantes : According to a first embodiment illustrated in FIG. 1, the process for manufacturing Al z Gai- z N nanostructures comprises the following steps:
- une étape de croissance épitaxiale alternée CA réalisée à une température d’épitaxie définie et comprenant (étape a) :une première sous-étape de croissance épitaxiale CAI de GaN ; puisune seconde sous-étape de croissance épitaxiale CA2 d’ AlyGai-yN réalisé après la première sous-étape de croissance épitaxiale de GaN, où y est un nombre supérieur à 0 et inférieur ou égal à 1 ; ladite étape de croissance épitaxiale alternée conduisant à la formation d’un pseudo-alliage AlzGai-zN nanostructuré (boîtes quantiques intermédiaires BQI) résultant de la combinaison des deux couches en AlyGai.yN et GaN, où z est un nombre inférieur à y (étape b) ; a step of alternating epitaxial growth CA carried out at a defined epitaxy temperature and comprising (step a): a first sub-step of epitaxial growth CAI of GaN; thena second sub-step of epitaxial growth CA2 of Al y Gai- y N carried out after the first sub-step of epitaxial growth of GaN, where y is a number greater than 0 and less than or equal to 1; said step of alternating epitaxial growth leading to the formation of a nanostructured Al z Gai- z N pseudo-alloy (BQI intermediate quantum dots) resulting from the combination of the two Al y Gai layers. y N and GaN, where z is a number less than y (step b);
- une étape de recuit à une température de recuit comprise entre 800 et 840°C ou supérieure d’au moins 100°C par rapport à la température d’épitaxie, ladite étape de recuit formant les boîtes quantiques finales BQ (étape c). - an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step c).
La couche de GaN est épitaxiée sur une couche tampon CEI en AlxGai.xN, où x est un nombre supérieur à y et inférieur ou égal à 1, par exemple avec x égal à 0,7.The GaN layer is epitaxied on a CEI Al x Ga buffer layer. x N, where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
Par exemple, y est fixé à une valeur comprise entre 0,1 et 0,5. For example, y is set to a value between 0.1 and 0.5.
La valeur z dépend de la quantité de matière déposée dans les deux couches CAI, CA2 et des compositions respectives de ces deux couches. The z value depends on the amount of material deposited in the two layers CAI, CA2 and the respective compositions of these two layers.
Après l’étape de recuit, une couche d’encapsulation CES en Alx Gai.xN est déposée sur les nanostructures AlzGai.zN (étape d). Le nombre x’ est un nombre supérieur à z et inférieur ou égal à 1, et peut être égal au nombre x. Chaque croissance épitaxiale peut être une épitaxie par Jet Moléculaire (EJM), ou une épitaxie en phase vapeur (EPV) aux organométalliques (EPVOM) ou aux hydrures (HVPE). After the annealing step, a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Gai nanostructures. z N (step d). The number x 'is a number greater than z and less than or equal to 1, and may be equal to the number x. Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
Selon un deuxième mode de réalisation illustré en figure 2, le procédé de fabrication de nanostructures d’AlzGai.zN comprend les étapes suivantes :According to a second embodiment illustrated in FIG. 2, the process for manufacturing Al z Gai nanostructures. z N consists of the following steps:
- une étape de croissance épitaxiale alternée CA réalisée à une température d’épitaxie définie et comprenant (étape a) :une première sous-étape de croissance épitaxiale CA2’ d’ AlyGai.yN, où y est un nombre supérieur à 0 et inférieur ou égal à 1 ; puis une seconde sous-étape de croissance épitaxiale CAI de GaN ; puisune troisième sous-étape de croissance épitaxiale CA2 d’AlyGai.yN ; ladite étape de croissance épitaxiale alternée conduisant à la formation d’un pseudo-alliage AlzGai.zN nanostructuré (boîtes quantiques intermédiaires BQI) résultant de la combinaison des trois couches, où z est un nombre inférieur à y (étape b) , a step of alternating epitaxial growth CA carried out at a defined epitaxial temperature and comprising (step a): a first sub-step of epitaxial growth CA2 ′ of Al y Gai. y N, where y is a number greater than 0 and less than or equal to 1; then a second CAI epitaxial growth sub-step of GaN; thena third CA2 epitaxial growth substep of Al y Gai. y N; said step of alternating epitaxial growth leading to the formation of an Al z Gai pseudo-alloy. z N nanostructured (intermediate quantum dots BQI) resulting from the combination of the three layers, where z is a number less than y (step b),
- une étape de recuit à une température de recuit comprise entre 800 et 840°C ou supérieure d’au moins 100°C par rapport à la température d’épitaxie, ladite étape de recuit formant les boîtes quantiques finales BQ (étape c). - an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step c).
La première couche d’AlyGai.yN est épitaxiée sur une couche tampon CEI en AlxGai-xN, où x est un nombre supérieur à y et inférieur ou égal à 1, par exemple avec x égal à 0,7. The first layer of Al y Gai. y N is epitaxied on a CEI buffer layer in Al x Ga- x N, where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
La couche de GaN est épitaxiée sur la première couche d’ AlyGai.yN. The GaN layer is epitaxied on the first Al y Gai layer. y N.
Par exemple, y est fixé à une valeur comprise entre 0,1 et 0,5. For example, y is set to a value between 0.1 and 0.5.
La valeur z dépend de la quantité de matière déposée dans les trois couches CAI, CA2, CA2’ et des compositions respectives de ces trois couches. The z-value depends on the amount of material deposited in the three layers CAI, CA2, CA2 ’and the respective compositions of these three layers.
Après l’étape de recuit, une couche d’encapsulation CES en Alx Gai.xN est déposée sur les nanostructures AlzGai-zN (étape d). Le nombre x’ est un nombre supérieur à z et inférieur ou égal à 1, et peut être égal au nombre x. After the annealing step, a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step d). The number x 'is a number greater than z and less than or equal to 1, and may be equal to the number x.
Chaque croissance épitaxiale peut être une épitaxie par Jet Moléculaire (EJM), ou une épitaxie en phase vapeur (EPV) aux organométalliques (EPVOM) ou aux hydrures (HVPE). Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
Selon un troisième mode de réalisation illustré en figure 3, le procédé de fabrication de nanostructures d’ AlzGai.zN comprend les étapes suivantes : According to a third embodiment illustrated in FIG. 3, the process for manufacturing Al z Gai nanostructures. z N consists of the following steps:
- une étape de croissance épitaxiale alternée CA réalisée à une température d’épitaxie définie et comprenant (étape a) : une alternance de trois sous-étapes de croissances épitaxiales CAI, CA3, CAI’ de GaN (CAI), de AIN (CA3) et de GaN (CAI’) ; puis une dernière sous-étape de croissance épitaxiale CA2 d’AlyGai.yN, où y est un nombre supérieur à 0 et inférieur à 1 ; ladite étape de croissance épitaxiale alternée conduisant à la formation de nanostructures ayant la forme de boîtes quantiques intermédiaires BQI en un pseudo-alliage de AlzGai-zN résultant de la combinaison des quatre couches, où z est un nombre inférieur à y (étape b) ; - a step of alternating epitaxial growth CA carried out at a defined epitaxial temperature and comprising (step a): an alternation of three sub-steps of epitaxial growths CAI, CA3, CAI 'of GaN (CAI), of AIN (CA3) and GaN (CAI '); then a last CA2 epitaxial growth substep of Al y Gai. y N, where y is a number greater than 0 and less than 1; said step of alternating epitaxial growth leading to the formation of nanostructures having the form of intermediate quantum dots BQI in a pseudo-alloy of Al z Gai- z N resulting from the combination of the four layers, where z is a number less than y (step b);
- une étape de recuit à une température de recuit comprise entre 800 et 840°C ou supérieure d’au moins 100°C par rapport à la température d’épitaxie, ladite étape de recuit formant les boîtes quantiques finales BQ (étape c). - an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step c).
La première couche est une couche de GaN et elle est épitaxiée sur une couche tampon CEI en AlxGai.xN, où x est un nombre supérieur à y et inférieur ou égal à 1, par exemple avec x égal à 0,7. The first layer is a GaN layer and it is epitaxied on an IEC Al x Ga buffer layer. x N, where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
Après l’étape de recuit, une couche d’encapsulation CES en Alx Gai.xN est déposée sur les nanostructures AlzGai-zN (étape d). Le nombre x’ est un nombre supérieur à z et inférieur ou égal à 1, et peut être égal au nombre x. After the annealing step, a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step d). The number x 'is a number greater than z and less than or equal to 1, and may be equal to the number x.
Par exemple, y est fixé à une valeur comprise entre 0,1 et 0,5. For example, y is set to a value between 0.1 and 0.5.
La valeur z dépend de la quantité de matière déposée dans les quatre couches CAI, CAL, CA2, CA3 et des compositions respectives de ces quatre couches. The z value depends on the amount of material deposited in the four layers CAI, CAL, CA2, CA3 and the respective compositions of these four layers.
Chaque croissance épitaxiale peut être une épitaxie par Jet Moléculaire (EJM), ou une épitaxie en phase vapeur (EPV) aux organométalliques (EPVOM) ou aux hydrures (HVPE). Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
Selon un quatrième mode de réalisation illustré en figure 4, le procédé de fabrication de nanostructures d’ AlzGai-zN comprend les étapes suivantes : According to a fourth embodiment illustrated in FIG. 4, the process for manufacturing Al z Gai- z N nanostructures comprises the following steps:
- une étape de croissance épitaxiale alternée CA réalisée à une température d’épitaxie définie et comprenant (étape a) : une première sous-étape de croissance épitaxiale CA2’ d’AlyGai.yN, où y est un nombre supérieur à 0 et inférieur à 1 ; puis une alternance de trois sous-étapes de croissances épitaxiales CAI, CA3, CAL de GaN (CAI), de AIN (CA3) et de GaN (CAL); puis une dernière sous-étape de croissance épitaxiale CA2 d’ AlyGai-yN; ladite étape de croissance épitaxiale alternée conduisant à la formation d’un pseudo-alliage AlzGai-zN nanostructuré (boîtes quantiques intermédiaires BQI) résultant de la combinaison des cinq couches, où z est un nombre inférieur à y (étape b) ; - une étape de recuit à une température de recuit comprise entre 800 et 840°C ou supérieure d’au moins 100°C par rapport à la température d’épitaxie, ladite étape de recuit formant les boîtes quantiques finales BQ (étape c). a step of alternating epitaxial growth CA carried out at a defined epitaxial temperature and comprising (step a): a first sub-step of epitaxial growth CA2 ′ of Al y Gai. y N, where y is a number greater than 0 and less than 1; then an alternation of three sub-steps of epitaxial growths CAI, CA3, CAL of GaN (CAI), of AIN (CA3) and of GaN (CAL); then a last sub-step of CA2 epitaxial growth of Al y Gai- y N; said step of alternating epitaxial growth leading to the formation of a nanostructured Al z Ga- z N pseudo-alloy (BQI intermediate quantum dots) resulting from the combination of the five layers, where z is a number less than y (step b); an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step c).
Alternativement, la dernière sous-étape de croissance épitaxiale peut être en AIN.Alternatively, the last epitaxial growth substep can be in AIN.
La première couche d’AlyGai.yN est épitaxiée sur une couche tampon CEI en AlxGai.xN, où x est un nombre supérieur à z et inférieur ou égal à 1, par exemple avec x égal à 0,7. The first layer of Al y Gai. y N is epitaxied on a CEI buffer layer in Al x Gai. x N, where x is a number greater than z and less than or equal to 1, for example with x equal to 0.7.
La première couche de GaN est épitaxiée sur la première couche d’AlyGai.yN.The first layer of GaN is epitaxied on the first layer of Al y Gai. y N.
Par exemple, y est fixé à une valeur comprise entre 0,1 et 0,5. For example, y is set to a value between 0.1 and 0.5.
La valeur z dépend de la quantité de matière déposée dans les cinq couches CAI, CAL, CA2, CA2’, CA3 et des compositions respectives de ces cinq couches.The z value depends on the amount of material deposited in the five layers CAI, CAL, CA2, CA2 ’, CA3 and the respective compositions of these five layers.
Après l’étape de recuit, une couche d’encapsulation CES en Alx Gai.xN est déposée sur les nanostructures AlzGai-zN (étape d). Le nombre x’ est un nombre supérieur à y et inférieur ou égal à 1, et peut être égal au nombre x. After the annealing step, a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step d). The number x 'is a number greater than y and less than or equal to 1, and may be equal to the number x.
Chaque croissance épitaxiale peut être une épitaxie par Jet Moléculaire (EJM), ou une épitaxie en phase vapeur (EPV) aux organométalliques (EPVOM) ou aux hydrures (HVPE). Each epitaxial growth can be a Molecular Jet Epitaxy (MJE), or a vapor phase epitaxy (EPV) with organometallics (EPVOM) or with hydrides (HVPE).
D’autres couches de AIN, de GaN et/ou d’AlyGai.yN peut être rajoutées entre les couches décrites ci-dessus (c’est-à-dire d’autres sous-étapes de croissance épitaxiale). Other layers of AIN, GaN and / or Al y Gai. y N can be added between the layers described above (that is to say other epitaxial growth substeps).
Selon une variante de réalisation qui s’applique notamment à l’un quelconque des quatre modes de réalisation décrits ci-dessus, on peut prévoir plusieurs (N) étapes de croissance épitaxiale alternée. En d’autres termes, les sous-étapes de l’étape de croissance épitaxiale alternée CA sont réitérées un nombre N de fois, où N est un nombre entier supérieur ou égal à 2. Cela permet de faciliter la croissance 3D et le contrôle de la fabrication de nanostructures (forme, dimensions et composition) constituée du pseudo-alliage AlzGai.zN résultant des différentes couches AlyGai. yN, GaN et/ou AIN déposées. According to an alternative embodiment which applies in particular to any one of the four embodiments described above, several (N) stages of alternate epitaxial growth can be provided. In other words, the substeps of the alternate epitaxial growth step CA are reiterated a number N of times, where N is an integer greater than or equal to 2. This facilitates the 3D growth and the control of the manufacture of nanostructures (shape, dimensions and composition) made of the Al z Gai pseudo-alloy. z N resulting from the different Al y Gai layers. y N, GaN and / or AIN deposited.
Un exemple de cette variante est illustré en figure 5, dans lequel le procédé comprend : An example of this variant is illustrated in FIG. 5, in which the method comprises:
- N étapes de croissance épitaxiale alternée CA réalisée à une température d’épitaxie définie, chaque étape de croissance épitaxiale alternée comprenant (étapes a et b) : une première sous-étape de croissance épitaxiale CAI de GaN ; puis une seconde sous-étape de croissance épitaxiale CA3 d’AIN ; puis une troisième sous-étape de croissance épitaxiale CA2 d’AlyGai.yN, où y est un nombre supérieur à 0 et inférieur à 1 ; lesdites N étapes de croissance épitaxiale alternée conduisant à la formation d’un pseudo-alliage AlzGai-zN nanostructuré (boîtes quantiques intermédiaires BQI) résultant de la combinaison des 3N couches, où z est un nombre inférieur à y (étape c) ; N stages of alternating epitaxial growth CA carried out at a defined epitaxial temperature, each stage of alternating epitaxial growth comprising (stages a and b): a first sub-stage of epitaxial growth CAI of GaN; then a second CA3 epitaxial growth substep of AIN; then a third CA2 epitaxial growth substep of Al y Gai. y N, where y is a number greater than 0 and less than 1; said N stages of alternating epitaxial growth leading to the formation of a nanostructured Al z Gai- z N pseudo-alloy (intermediate quantum dots BQI) resulting from the combination of the 3N layers, where z is a number less than y (stage c) ;
- une étape de recuit à une température de recuit comprise entre 800 et 840°C ou supérieure d’au moins 100°C par rapport à la température d’épitaxie, ladite étape de recuit formant les boîtes quantiques finales BQ (étape d). - an annealing step at an annealing temperature of between 800 and 840 ° C or at least 100 ° C above the epitaxy temperature, said annealing step forming the final quantum dots BQ (step d).
La couche de GaN est déposée sur une couche tampon CEI en AlxGai.xN, où x est un nombre supérieur à y et inférieur ou égal à 1, par exemple avec x égal à 0,7.The GaN layer is deposited on a CEI Al x Ga buffer layer. x N, where x is a number greater than y and less than or equal to 1, for example with x equal to 0.7.
Après l’étape de recuit, une couche d’encapsulation CES en Alx Gai.xN est déposée sur les nanostructures AlzGai-zN (étape e). Le nombre x’ est un nombre supérieur à z et inférieur ou égal à 1, et peut être égal au nombre x. After the annealing step, a CES encapsulation layer in Al x Gai. x N is deposited on the Al z Ga- z N nanostructures (step e). The number x 'is a number greater than z and less than or equal to 1, and may be equal to the number x.
Par exemple, y est fixé à une valeur comprise entre 0,1 et 0,5. For example, y is set to a value between 0.1 and 0.5.
La valeur z dépend de la quantité de matière déposée dans les 3N couches et des compositions respectives de ces 3N couches. The z value depends on the amount of material deposited in the 3N layers and on the respective compositions of these 3N layers.
En outre, la figure 5 illustre le cas où la couche tampon CEI est elle-même déposée sur un substrat SUB. En outre, une couche tremplin CT peut être comprise entre le substrat et la couche tampon CEI. In addition, FIG. 5 illustrates the case where the CEI buffer layer is itself deposited on a substrate SUB. In addition, a CT stepping stone layer may be included between the substrate and the CEI buffer layer.
Le substrat peut être du saphir, du silicium (Si), du carbure de silicium (SiC), de l’oxyde de zinc (ZnO), du nitrure de bore (BN), ou encore un matériau 2D comme le graphène. The substrate can be sapphire, silicon (Si), silicon carbide (SiC), zinc oxide (ZnO), boron nitride (BN), or a 2D material such as graphene.
La couche tremplin peut être en AIN, GaN ou AlGaN. The springboard layer can be in AIN, GaN or AlGaN.
Cette variante et cet exemple peuvent s’appliquer à tous les autres modes de réalisation. This variant and this example can be applied to all the other embodiments.
Premier exemple de réalisation First example of realization
Selon un premier exemple de réalisation, l’étape de croissance épitaxiale alternée CA comprend une première sous-étape de croissance épitaxiale CAI de GaN ; puis une seconde sous-étape de croissance épitaxiale CA2 d’ AlyGai.yN. According to a first exemplary embodiment, the step of alternating epitaxial growth CA comprises a first sub-step of epitaxial growth CAI of GaN; then a second CA2 epitaxial growth substep of Al y Gai. y N.
Toutes ces couches sont épitaxiées sur un substrat de saphir plan (0001), la couche tampon en AlxGai.xN est orientée selon le plan de croissance (0001) avec une composition x égale à 0,7 et la couche d’encapsulation en Alx Gai.xN déposée sur les nanostructures AlzGai-zN a également une composition x’ égale à x, soit 0,7. En outre, la couche d’AlyGai.yN a une composition y comprise entre 0,1 et 0,5, et une épaisseur comprise entre 2 et 4 monocouches (c’est à dire entre 0,5 et 1 nanomètres). La couche de GaN a une épaisseur égale à 2 monocouches, c’est à dire de l’ordre de 0,5 nanomètres. All of these layers are epitaxied on a plane sapphire substrate (0001), the Al x Ga buffer layer. x N is oriented according to the growth plan (0001) with a composition x equal to 0.7 and the encapsulation layer in Al x Ga. x N deposited on the Al z Ga- z N nanostructures also has a composition x ′ equal to x, ie 0.7. In addition, the layer of Al y Gai. y N has a composition y of between 0.1 and 0.5, and a thickness of between 2 and 4 monolayers (ie between 0.5 and 1 nanometers). The GaN layer has a thickness equal to 2 monolayers, that is to say of the order of 0.5 nanometers.
Le pseudo-alliage AlzGai-zN résulte du dépôt des deux couches GaN/AlyGai.yN et du rapport entre la quantité de matière déposée pour chacune des couches et la quantité de matière totale. The Al z Gai- z N pseudo-alloy results from the deposition of the two GaN / Al y Gai layers. y N and the ratio between the quantity of material deposited for each of the layers and the quantity of total material.
La température de recuit est de l’ordre de 100°C supérieure à celle de la température d’épitaxie, et/ou comprise entre 800 et 840°C. The annealing temperature is in the order of 100 ° C higher than that of the epitaxy temperature, and / or between 800 and 840 ° C.
Second exemple de réalisation Second example of realization
Selon un second exemple de réalisation, l’étape de croissance épitaxiale alternée comprend une première sous-étape de croissance épitaxiale CA2’ d’AlyGai.yN ; puis une seconde sous-étape de croissance épitaxiale CAI de GaN ; puis une troisième sous-étape de croissance épitaxiale CA2 d’AlyGai.yN. According to a second exemplary embodiment, the step of alternate epitaxial growth comprises a first sub-step of epitaxial growth CA2 ′ of Al y Gai. y N; then a second CAI epitaxial growth sub-step of GaN; then a third CA2 epitaxial growth substep of Al y Gai. y N.
Toutes ces couches sont épitaxiées sur un substrat de saphir plan (0001), la couche tampon en AlxGai.xN est orientée selon le plan de croissance (0001) avec une composition x égale à 0,7 et la couche d’encapsulation en Alx Gai.xN déposée sur les nanostructures AlzGai-zN a également une composition x’ égale à x, soit 0,7.All of these layers are epitaxied on a plane sapphire substrate (0001), the Al x Ga buffer layer. x N is oriented according to the growth plan (0001) with a composition x equal to 0.7 and the encapsulation layer in Al x Ga. x N deposited on the Al z Ga- z N nanostructures also has a composition x ′ equal to x, ie 0.7.
En outre, les deux couches d’AlyGai.yN ont une composition y comprise entre 0,1 et 0,5, et une épaisseur comprise entre 2 et 4 monocouches (c’est à dire entre 0,5 et 1 nanomètres). La couche de GaN comprise entre les deux couches d’ AlyGai-yN a une épaisseur égale à 2 monocouches, c’est à dire de l’ordre de 0,5 nanomètres.In addition, the two layers of Al y Gai. y N have a composition y of between 0.1 and 0.5, and a thickness of between 2 and 4 monolayers (ie between 0.5 and 1 nanometers). The GaN layer between the two Al y Ga y N layers has a thickness equal to 2 monolayers, ie of the order of 0.5 nanometers.
La température de recuit est de l’ordre de 100°C supérieure à celle de la température d’épitaxie, et/ou comprise entre 800 et 840°C. The annealing temperature is in the order of 100 ° C higher than that of the epitaxy temperature, and / or between 800 and 840 ° C.
Le pseudo-alliage AlzGai.zN résulte du dépôt des trois couches AlyGai. yN/GaN/AlyGai-yN et du rapport entre la quantité de matière déposée pour chacune des couches et la quantité de matière totale. The Al z Gai pseudo-alloy. z N results from the deposition of the three Al y Gai layers. y N / GaN / Al y Gai- y N and the ratio between the amount of material deposited for each of the layers and the amount of total material.
Avec l’empilement d’une couche de 1 nanomètre d’AlyGai.yN (4 monocouches), où y est égal à 0,2, d’une couche de 0,5 nanomètre de GaN (2 monocouches) et d’une couche de 1 nanomètre d’AlyGai.yN où y est égal à 0,2, on obtient la fabrication d’un pseudo-alliage Alo. xGao.x N d’épaisseur 2,5 nanomètres. With the stacking of a 1 nanometer layer of Al y Gai. y N (4 monolayers), where y is equal to 0.2, a 0.5 nanometer layer of GaN (2 monolayers) and a 1 nanometer layer of Al y Gai. y N where y is equal to 0.2, the production of an Alo pseudo-alloy is obtained . xGao . x N of thickness 2.5 nanometers.
En déposant ces couches sur une couche d’AlxGai.xN, avec x égal à 0,7, les inventeurs ont pu obtenir les nanostructures telles qu’illustrées en figure 6. By depositing these layers on a layer of Al x Gai. x N, with x equal to 0.7, the inventors were able to obtain the nanostructures as illustrated in FIG. 6.
Les propriétés optiques de ces nanostructures ont alors été étudiées, notamment par photoluminescence (PL) en température. Des spectres d’émission de nanostructures AlzGai-zN obtenus à une température de 10K et à une température de 300K sont présentés sur la figure 7A, dans laquelle on observe une très faible diminution de l’intensité de PL, avec un rapport d’intensité de photoluminescence intégrée de 1,6 seulement entre 10K et 300K. Par ailleurs, les mesures présentées en figure 7B confirment le fort confinement des porteurs dans les nanostructures ainsi qu’un fort rendement quantique interne. The optical properties of these nanostructures were then studied, in particular by temperature photoluminescence (PL). Emission spectra of Al z Gai- z N nanostructures obtained at a temperature of 10K and at a temperature of 300K are shown in Figure 7A, in which a very small decrease in PL intensity is observed, with an integrated photoluminescence intensity ratio of only 1.6 between 10K and 300K. Furthermore, the measurements presented in FIG. 7B confirm the strong confinement of the carriers in the nanostructures as well as a strong internal quantum efficiency.
Ces résultats démontrent l’intérêt du procédé de l’invention pour faire croître des nanostructures AlzGai-zN émettant dans l’ultraviolet (entre 230 et 340 nm), et présentant des rendements quantiques internes élevés, pouvant atteindre des valeurs de qmt de l’ordre de 30 % (malgré les densités de dislocations élevées, c'est à dire de plus de 1010 cm 2). These results demonstrate the interest of the process of the invention for growing Al z Ga- z N nanostructures emitting in the ultraviolet (between 230 and 340 nm), and exhibiting high internal quantum yields, which can reach values of q mt of the order of 30% (despite the high dislocation densities, ie more than 10 10 cm 2 ).
Troisième exemple de réalisation Third example of realization
Un troisième exemple se distingue des exemples précédents en ce que la première couche d’ AlyGai.yN, avec y égal à 0,3, présente une épaisseur de 3 monocouches. La couche de GaN épitaxiée sur la première couche d’AlyGai.yN a une épaisseur égale à 2 monocouches, et la seconde couche d’AlyGai.yN épitaxiée sur la couche de GaN, avec y égal à 0,3, présente une épaisseur de 3 monocouches. A third example differs from the previous examples in that the first layer of Al y Gai. y N, with y equal to 0.3, has a thickness of 3 monolayers. The layer of GaN epitaxied on the first layer of Al y Gai. y N has a thickness equal to 2 monolayers, and the second layer of Al y Gai. y N epitaxied on the GaN layer, with y equal to 0.3, has a thickness of 3 monolayers.
Quatrième exemple de réalisation Fourth example of realization
Un quatrième exemple se distingue des exemples précédents en ce que la première couche d’ AlyGai.yN, avec y égal à 0,5, présente une épaisseur de 3 monocouches. La couche de GaN épitaxiée sur la première couche d’AlyGai.yN a une épaisseur égale à 2 monocouches, et la seconde couche d’AlyGai.yN épitaxiée sur la couche de GaN, avec y égal à 0,5, présente une épaisseur de 3 monocouches. A fourth example differs from the previous examples in that the first layer of Al y Gai. y N, with y equal to 0.5, has a thickness of 3 monolayers. The layer of GaN epitaxied on the first layer of Al y Gai. y N has a thickness equal to 2 monolayers, and the second layer of Al y Gai. y N epitaxied on the GaN layer, with y equal to 0.5, has a thickness of 3 monolayers.
Des diodes électroluminescentes peuvent être fabriquées en intégrant les hétérostructures ainsi obtenues. Light emitting diodes can be manufactured by integrating the heterostructures thus obtained.
La figure 8 représente une diode D formée sur le substrat SUB, et comprenant la couche tremplin CT, la couche tampon CEI, les boîtes quantiques BQ, la couche d’encapsulation CES. La diode D et donc le substrat SUB ainsi que la couche tremplin CT et la couche tampon CEI présentent une forme carrée de largeur comprise entre 40 et 810 pm, par exemple 310 pm. Les boîtes quantiques BQ et la couche d’encapsulation CES, formées sur la couche tampon CEI présentent une forme en U, en recouvrant l’ensemble de la couche tampon CEI à l’exception d’une partie s’étendant entre une région centrale et un bord de la forme carrée. La partie de la couche tampon CEI non recouverte par les boîtes quantiques BQ et la couche d’encapsulation CES est recouverte d’une couche conductrice El formant une première électrode de la diode D, et l’ensemble de la couche d’encapsulation CES est recouverte d’une couche conductrice formant une seconde électrode E2 de la diode D. Les figures 9 et 10 illustrent le fonctionnement de la diode, lorsque le paramètre y est choisi égal à 0,3 et la largeur de la diode est fixée à 310 pm. FIG. 8 represents a diode D formed on the substrate SUB, and comprising the springboard layer CT, the buffer layer CEI, the quantum dots BQ, the encapsulation layer CES. The diode D and therefore the substrate SUB as well as the springboard layer CT and the buffer layer CEI have a square shape with a width of between 40 and 810 μm, for example 310 μm. The quantum dots BQ and the CES encapsulation layer, formed on the CEI buffer layer have a U-shape, covering the whole of the CEI buffer layer except for a part extending between a central region and one edge of the square shape. The part of the IEC buffer layer not covered by the quantum dots BQ and the CES encapsulation layer is covered with a conductive layer E1 forming a first electrode of the diode D, and the entire CES encapsulation layer is covered with a conductive layer forming a second electrode E2 of diode D. FIGS. 9 and 10 illustrate the operation of the diode, when the parameter y is chosen equal to 0.3 and the width of the diode is set at 310 μm.
La figure 9 représente le spectre d’électroluminescence Cl de la diode. La courbe Cl présente un pic à environ 305 nm atteignant une valeur d’intensité lumineuse d’environ 60 (en unité arbitraire). La figure 9 présente également, à titre de comparaison, une courbe C2 obtenue avec une diode identique, soumise à une même densité de courant d’environ 100 A/cm2, mais pour laquelle le paramètre y a été fixé à 0,5. A environ 295 nm, la courbe C2 présente un pic atteignant une valeur d’intensité lumineuse d’environ 38. FIG. 9 represents the electroluminescence spectrum C1 of the diode. Curve C1 has a peak at about 305 nm reaching a light intensity value of about 60 (in arbitrary units). FIG. 9 also presents, by way of comparison, a curve C2 obtained with an identical diode, subjected to the same current density of about 100 A / cm 2 , but for which the parameter y has been set at 0.5. At about 295 nm, curve C2 shows a peak reaching a light intensity value of about 38.
La figure 10 représente une courbe C3 de variation du rendement quantique externe de la diode en fonction de la densité de courant appliquée à la diode. La courbe C3 qui résulte de différentes mesures M1-M7, présente un maximum d’environ 0,05 % atteint lorsque la densité de courant appliquée à la diode est à environ 100 A/cm2. A titre de comparaison, une diode comportant des nanostructures obtenues par une croissance continue de AlyGai.yN, avec y = 0,3 atteint un rendement quantique externe maximum de 104 %. Le procédé décrit précédemment permet donc de multiplier le rendement quantique externe par un facteur 100. FIG. 10 represents a curve C3 of variation of the external quantum efficiency of the diode as a function of the current density applied to the diode. Curve C3, which results from various M1-M7 measurements, exhibits a maximum of approximately 0.05% reached when the current density applied to the diode is approximately 100 A / cm 2 . By way of comparison, a diode comprising nanostructures obtained by continuous growth of Al y Gai. y N, with y = 0.3 reaches a maximum external quantum efficiency of 10 4 %. The method described above therefore makes it possible to multiply the external quantum efficiency by a factor of 100.
Les figures 11A et 11B illustrent les propriétés optiques d’une même nanostructure (BQ) en AlzGai.zN obtenue par un procédé de l’état de la technique sans croissance alternée, mesurées à 8K et à 290K, alors que les figuresllC et 11D illustrent les propriétés optiques de deux nanostructures en AlzGai.zN obtenues par le procédé selon l’invention, mesurées à 8K. Dans chaque figure, différentes courbes ont été tracées pour des temps de déclin différents, donnés en nanosecondes. FIGS. 11A and 11B illustrate the optical properties of the same nanostructure (BQ) in Al z Gai. z N obtained by a method of the state of the art without alternating growth, measured at 8K and at 290K, while FIGS. 11C and 11D illustrate the optical properties of two nanostructures in Al z Gai. z N obtained by the method according to the invention, measured at 8K. In each figure, different curves have been drawn for different decay times, given in nanoseconds.
Le temps de déclin définit le temps au cours duquel l’intensité d’émission des nanostructures décroît après leur excitation optique (par laser). The decay time defines the time during which the emission intensity of nanostructures decreases after their optical excitation (by laser).
Concernant les valeurs d’intensité de PL, elles sont en unités arbitraires, donc elles sont dépendantes des conditions de mesure. Les mesures n’ayant pas été effectuées au même moment, les conditions de mesure ne sont pas directement comparables. Les inventeurs ont cependant constaté que les nanostructures obtenues ont des valeurs d’intensité de PL de même grandeur voire supérieures aux nanostructures obtenues selon le procédé de l’état de la technique, sans croissance alternée. Regarding the intensity values of PL, they are in arbitrary units, so they are dependent on the measurement conditions. As the measurements were not taken at the same time, the measurement conditions are not directly comparable. The inventors have, however, observed that the nanostructures obtained have PL intensity values of the same magnitude or even greater than the nanostructures obtained according to the method of the state of the art, without alternating growth.
Les figures 11A et 11B montrent un faible décalage des longueurs d’onde d’émission des nanostructures en fonction du temps de déclin à la température de 8K, voire un décalage vers des longueurs d’onde plus grandes pour des temps de déclin longs à la température de 290K. Les figures 11C et 11D montrent que l’invention permet de décaler des longueurs d’onde d’émission des nanostructures obtenues vers des longueurs d’onde plus courtes, et que celles-ci peuvent être plus courtes pour des temps de déclin longs, pouvant aller en deçà de 280 nm. On observe donc une variation opposée à celle observée dans les figures 11 A et 1 IB. FIGS. 11A and 11B show a small shift in the emission wavelengths of the nanostructures as a function of the decay time at the temperature of 8K, or even a shift towards longer wavelengths for long decay times at the temperature of 8K. temperature of 290K. FIGS. 11C and 11D show that the invention makes it possible to shift emission wavelengths of the nanostructures obtained towards shorter wavelengths, and that these can be shorter for long decay times, possibly go below 280 nm. A variation opposite to that observed in FIGS. 11A and 1BB is therefore observed.
Ces courbes caractéristiques, et en particulier ces variations opposées, permettent de différencier les nanostructures issues du procédé de fabrication selon l’invention des nanostructures issues du procédé de fabrication selon l’état de la technique sans croissance alternée. These characteristic curves, and in particular these opposite variations, make it possible to differentiate the nanostructures resulting from the manufacturing process according to the invention from the nanostructures resulting from the manufacturing process according to the prior art without alternating growth.
De manière générale, les différents modes et variantes présentés peuvent être combinés entre eux. In general, the various modes and variants presented can be combined with one another.
En outre, la présente invention n'est pas limitée aux modes de réalisation précédemment décrits mais s'étend à tout mode de réalisation entrant dans la portée des revendications Furthermore, the present invention is not limited to the embodiments previously described but extends to any embodiment falling within the scope of the claims.
L’invention permet ainsi de réaliser des hétérostructures comprenant des couches actives à base de nanostructures AlGaN, avec des faibles épaisseurs (de l’ordre de 1 pm, voire moins), et ce, même avec des matériaux à fortes densités de dislocations (au moins 1010 cm 2 voire plus de 1011 cm 2). Elle permet de résoudre le problème technique de la chute du rendement quantique interne, qui est notamment due aux fortes densités de dislocation et qui limite fortement les performances des dispositifs optoélectroniques à base d’ AlGaN (en particulier pour les LED et LD). The invention thus makes it possible to produce heterostructures comprising active layers based on AlGaN nanostructures, with low thicknesses (of the order of 1 μm, or even less), even with materials with high dislocation densities (at least. less 10 10 cm 2 or even more than 10 11 cm 2 ). It makes it possible to solve the technical problem of the drop in the internal quantum efficiency, which is in particular due to the high dislocation densities and which greatly limits the performance of optoelectronic devices based on AlGaN (in particular for LEDs and LD).
Les couches actives à base de nanostructures AlGaN peuvent être réalisées sur différents types de substrats (saphir, silicium, carbure de silicium, oxyde de zinc, nitrure de bore, et également matériaux 2D comme le graphène). Active layers based on AlGaN nanostructures can be produced on different types of substrates (sapphire, silicon, silicon carbide, zinc oxide, boron nitride, and also 2D materials such as graphene).
L’invention peut également être appliquée sur différentes orientations cristallographiques (plans de croissance) et structures cristallines (wurtzite, cubique). The invention can also be applied to different crystallographic orientations (growth planes) and crystal structures (wurtzite, cubic).
L’invention permet de s’affranchir de l’utilisation de matériaux présentant de faibles densités de défauts qui nécessitent soit d’avoir recours à des procédés technologiques complexes et coûteux, soit d’utiliser des substrats massifs d’AIN très chers, de petites dimensions et peu disponibles commercialement. The invention makes it possible to dispense with the use of materials having low defect densities which require either to resort to complex and expensive technological processes, or to use massive substrates of very expensive AIN, small dimensions and not commercially available.
L’invention permet ainsi de réaliser des composants électroniques et optoélectroniques en mettant à profit les propriétés remarquables des nanostructures AlGaN. The invention thus makes it possible to produce electronic and optoelectronic components by taking advantage of the remarkable properties of AlGaN nanostructures.
L’invention permet d’atteindre des rendements quantiques internes élevés et donc des performances de ces composants élevées, et ce, en simplifiant le procédé de fabrication des hétérostructures et des couches actives, notamment en réduisant les épaisseurs déposées et en simplifiant les procédés de fabrication à une seule étape de croissance épitaxiale qui est une étape de croissance épitaxiale alternée pour la fabrication des nanostructures. En outre, pour le reste de la structure du composant recherché, on peut mettre en œuvre des procédés de croissance « classiques » d’épitaxie pour la fabrication des autres couches constituant la structure. The invention makes it possible to achieve high internal quantum yields and therefore high performances of these components, and this, by simplifying the process of manufacture of heterostructures and active layers, in particular by reducing the deposited thicknesses and by simplifying the manufacturing processes to a single epitaxial growth step which is an alternate epitaxial growth step for the manufacture of the nanostructures. In addition, for the rest of the structure of the desired component, it is possible to implement “conventional” epitaxy growth methods for the manufacture of the other layers constituting the structure.
En outre, elle met en œuvre des procédés couramment utilisés dans l’industrie opto-électronique et micro-électronique, et ne nécessite pas de développer des dispositifs spécifiques. L’invention peut donc être réalisée à l’échelle industrielle.In addition, it implements methods commonly used in the optoelectronic and microelectronics industry, and does not require the development of specific devices. The invention can therefore be carried out on an industrial scale.
Les applications visées concernent donc les composants de l’industrie micro électronique et opto-électronique, et plus particulièrement les diodes électroluminescentes (LEDs) et lasers (LDs) à base de matériaux (Al,Ga)N émettant dans la gamme de longueurs d’onde UV. The targeted applications therefore relate to components of the microelectronics and optoelectronics industry, and more particularly light-emitting diodes (LEDs) and lasers (LDs) based on (Al, Ga) N materials emitting in the length range of UV wave.
L’invention peut être appliquée sur tous les substrats utilisés pour la fabrication des couches actives AlGaN, en particulier le saphir et le silicium, ou encore l’oxyde de zinc et le nitrure de bore, ce qui offre des possibilités de suppression du substrat (par retrait sélectif). The invention can be applied to all the substrates used for the manufacture of AlGaN active layers, in particular sapphire and silicon, or even zinc oxide and boron nitride, which offers possibilities of removing the substrate ( by selective withdrawal).
Par exemple, la très forte sélectivité de gravure du Si par rapport aux couches actives nitrures peut permettre la réalisation de (micro-) structure s (membranes, micro-disques...) adaptées à la fabrication de micro-composants pour l’électronique et la photonique. Par exemple, il est possible de fabriquer des structures de type micro-disques à base de boîtes quantiques. For example, the very high selectivity of etching of Si with respect to active nitride layers can allow the production of (micro-) structures (membranes, micro-discs, etc.) suitable for the manufacture of micro-components for electronics. and photonics. For example, it is possible to fabricate micro-disk type structures based on quantum dots.
Cela permet aussi d’utiliser des procédures de report des couches nitrures, par exemple selon la technologie « flip-chip » ou la technique d’exfoliation (avec l’utilisation de matériaux en feuillets (ou 2D) tel que le nitrure de bore ou le graphène) et retrait sélectif du substrat sur des matériaux fortement conducteurs pour l’évacuation de la chaleur (fonctionnement des LEDs ou LDs à fortes densités de courant) ou bien pour le dépôt de miroirs de Bragg ou la réalisation de cavité lasers. This also makes it possible to use procedures for transferring nitride layers, for example according to the "flip-chip" technology or the exfoliation technique (with the use of sheet materials (or 2D) such as boron nitride or graphene) and selective removal of the substrate on highly conductive materials for heat removal (operation of LEDs or LDs at high current densities) or for the deposition of Bragg mirrors or the production of laser cavities.

Claims

Revendications Claims
1. Procédé de fabrication de nanostructures (BQ) d’AlGaN comprenant les étapes suivantes : 1. Process for manufacturing AlGaN nanostructures (BQ) comprising the following steps:
- au moins une étape de croissance épitaxiale alternée (CA), ladite étape de croissance épitaxiale alternée étant réalisée à une température d’épitaxie définie et comprenant : une sous-étape de croissance épitaxiale (CAI) de GaN ; et une sous-étape de croissance épitaxiale (CA2) d’AlyGai.yN réalisée après la sous- étape de croissance épitaxiale de GaN, y étant un nombre supérieur à 0 et inférieur ou égal à 1 ; ladite étape de croissance épitaxiale alternée conduisant à la formation de nanostructures intermédiaires (BQI) en un pseudo-alliage de AlzGai.zN résultant de la combinaison des couches épitaxiées en croissance alternée, z étant un nombre inférieur à y ; at least one step of alternate epitaxial growth (CA), said step of alternate epitaxial growth being carried out at a defined epitaxy temperature and comprising: a sub-step of epitaxial growth (CAI) of GaN; and an Al y Gai epitaxial growth substep (CA2). y N carried out after the epitaxial growth sub-step of GaN, y being a number greater than 0 and less than or equal to 1; said step of alternating epitaxial growth leading to the formation of intermediate nanostructures (BQI) in a pseudo-alloy of Al z Gai. z N resulting from the combination of the alternately growing epitaxial layers, z being a number less than y;
- une étape de recuit à une température de recuit supérieure ou égale à 800°C ou supérieure ou égale d’au moins 100°C par rapport à la température d’épitaxie conduisant à la formation de nanostructures (BQ) en AlzGai.zN. - An annealing step at an annealing temperature greater than or equal to 800 ° C or greater than or equal to at least 100 ° C relative to the epitaxy temperature leading to the formation of nanostructures (BQ) in Al z Gai. z N.
2. Procédé de fabrication de nanostructures selon la revendication 1, l’étape de croissance épitaxiale alternée (CA) comprenant en outre une sous-étape de croissance épitaxiale préalable (CA2’) en AlyGai.yN, réalisée avant la sous- étape de croissance épitaxiale (CAI) de GaN. 2. A method of manufacturing nanostructures according to claim 1, the step of alternate epitaxial growth (CA) further comprising a sub-step of prior epitaxial growth (CA2 ') in Al y Gai. y N, carried out before the epitaxial growth sub-step (CAI) of GaN.
3. Procédé de fabrication de nanostructures selon la revendication 1 ou la revendication 2, l’étape de croissance épitaxiale alternée (CA) comprenant plusieurs sous-étapes de croissance épitaxiale alternée (CAI, CAI’) de GaN. 3. A method of manufacturing nanostructures according to claim 1 or claim 2, the alternate epitaxial growth (CA) step comprising several sub-steps of alternate epitaxial growth (CAI, CAI ’) of GaN.
4. Procédé de fabrication de nanostructures selon l’une des revendications précédentes, l’étape de croissance épitaxiale alternée (CA) comprenant en outre une sous-étape de croissance épitaxiale (CA3) d’ AIN. 4. A method of manufacturing nanostructures according to one of the preceding claims, the alternate epitaxial growth (CA) step further comprising an epitaxial growth sub-step (CA3) of AIN.
5. Procédé de fabrication de nanostructures selon la revendication 4, l’étape de croissance épitaxiale alternée (CA) comprenant plusieurs sous-étapes de croissance épitaxiale d’ AIN. 5. A method of manufacturing nanostructures according to claim 4, the alternate epitaxial growth (AC) step comprising several sub-steps of epitaxial growth of AIN.
6. Procédé de fabrication de nanostructures selon l’une des revendications 4 ou 5, une sous-étape de croissance épitaxiale d’AIN étant réalisée avant une sous- étape de croissance épitaxiale de GaN. 6. A method of manufacturing nanostructures according to one of claims 4 or 5, an AIN epitaxial growth sub-step being carried out before a GaN epitaxial growth sub-step.
7. Procédé de fabrication de nanostructures selon l’une des revendications 4 à 6, une sous-étape de croissance épitaxiale d’AIN étant réalisée après une sous- étape de croissance épitaxiale de GaN. 7. A method of manufacturing nanostructures according to one of claims 4 to 6, a sub-step of epitaxial growth of AIN being carried out after a sub-step of epitaxial growth of GaN.
8. Procédé de fabrication de nanostructures selon l’une des revendications précédentes, une couche de GaN présentant une épaisseur comprise entre 1 et 4 monocouches de GaN, de préférence entre 2 et 4 monocouches de GaN, et de préférence égale à 2 monocouches de GaN. 8. A method of manufacturing nanostructures according to one of the preceding claims, a GaN layer having a thickness between 1 and 4 GaN monolayers, preferably between 2 and 4 GaN monolayers, and preferably equal to 2 GaN monolayers. .
9. Procédé de fabrication de nanostructures selon l’une des revendications précédentes, une couche d’AlyGai.yN présentant une épaisseur comprise entre 1 et 4 monocouches d’AlyGai.yN, de préférence entre 2 et 4 monocouches d’ AlyGai.yN, et de préférence égale à 2 monocouches d’ AlyGai.yN. 9. A method of manufacturing nanostructures according to one of the preceding claims, a layer of Al y Gai. y N having a thickness between 1 and 4 monolayers of Al y Gai. y N, preferably between 2 and 4 monolayers of Al y Gai. y N, and preferably equal to 2 monolayers of Al y Gai. y N.
10. Procédé de fabrication de nanostructures selon l’une des revendications 3 à 9, une couche d’AIN présentant une épaisseur comprise entre 1 et 4 monocouches d’AIN, de préférence entre 2 et 4 monocouches d’AIN, et de préférence égale à 2 monocouches d’AIN. 10. A method of manufacturing nanostructures according to one of claims 3 to 9, an AIN layer having a thickness between 1 and 4 AIN monolayers, preferably between 2 and 4 AIN monolayers, and preferably equal. to 2 monolayers of AIN.
11. Procédé de fabrication de nanostructures selon l’une des revendications précédentes comprenant une pluralité (N) d’étapes de croissance épitaxiale alternée conduisant à la formation de nanostructures (BQ) en AlzGai-zN. 11. A method of manufacturing nanostructures according to one of the preceding claims comprising a plurality (N) of alternating epitaxial growth steps leading to the formation of nanostructures (BQ) in Al z Gai- z N.
12. Procédé de fabrication de nanostructures selon l’une quelconque des revendications précédentes, au moins une étape de croissance épitaxiale alternée étant réalisée sous une atmosphère exempte de NEE. 12. A method of manufacturing nanostructures according to any one of the preceding claims, at least one step of alternating epitaxial growth being carried out under an atmosphere free of NEE.
13. Procédé de fabrication de nanostructures selon l’une quelconque des revendications précédentes, la température d’épitaxie étant supérieure ou égale à 650°C, et de préférence comprise entre 650°C et 750°C. 13. A method of manufacturing nanostructures according to any one of the preceding claims, the epitaxy temperature being greater than or equal to 650 ° C, and preferably between 650 ° C and 750 ° C.
14. Procédé de fabrication d’hétérostructures comprenant les étapes suivantes :14. A method of manufacturing heterostructures comprising the following steps:
- la fourniture d’une couche tampon (CEI) en AlxGai.xN ; - the supply of a buffer layer (CEI) in Al x Gai. x N;
- la fabrication de nanostructures (BQ) d’AlzGai.zN selon le procédé de l’une des revendications 1 à 13 ; lesdites nanostructures d’ AlzGai-zN étant formées sur la couche d’AlxGai-xN, et x étant un nombre supérieur à y et inférieur à 1. - the fabrication of Al z Gai nanostructures (BQ). z N according to the process of one of claims 1 to 13; said Al z Ga- z N nanostructures being formed on the Al x Ga- x N layer, and x being a number greater than y and less than 1.
15. Procédé de fabrication d’hétérostructures selon la revendication 14, comprenant en outre une étape de : 15. A method of manufacturing heterostructures according to claim 14, further comprising a step of:
- dépôt d’une couche d’encapsulation (CES) en Alx Gai.xN sur les nanostructures- deposition of an encapsulation layer (CES) in Al x Gai. x N on nanostructures
(BQ) d’AlzGai-zN, x’ étant un nombre inférieur à 1 et supérieur à z. (BQ) Al z Gai- z N, x 'being a number less than 1 and greater than z.
16. Procédé de fabrication d’hétérostructures selon la revendication 14 ou 15, la couche tampon (CEI) en AlxGai.xN étant déposée sur un substrat (SUB). 16. A method of manufacturing heterostructures according to claim 14 or 15, the buffer layer (CEI) of Al x Gai. x N being deposited on a substrate (SUB).
17. Procédé de fabrication d’hétérostructures selon l’une quelconque des revendications 14 à 16, comprenant une étape de dépôt d’une couche tremplin (CT) entre la couche tampon (CEI) en AlxGai.xN et le substrat (SUB). 17. A method of manufacturing heterostructures according to any one of claims 14 to 16, comprising a step of depositing a springboard layer (CT) between the buffer layer (CEI) in Al x Gai. x N and the substrate (SUB).
18. Hétérostructure de semi-conducteurs à base de nitrure d’aluminium et de gallium comprenant des nanostructures (BQ) en AlzGai.zN. 18. Aluminum gallium nitride semiconductor heterostructure comprising Al z Gai nanostructures (BQ). z N.
19. Hétérostructure selon la revendication 18, apte à émettre dans le visible et dans l’ultraviolet et présentant des rendements quantiques internes supérieurs ou égaux à 10 %. 19. A heterostructure according to claim 18, capable of emitting in the visible and in the ultraviolet and exhibiting internal quantum yields greater than or equal to 10%.
20. Hétérostructure selon l’une des revendications 18 ou 19, les longueurs d’onde d’émission des nanostructures en AlzGai-zN obtenues diminuant lorsque les temps de déclin augmentent. 20. The heterostructure according to one of claims 18 or 19, the emission wavelengths of the obtained Al z Gai- z N nanostructures decreasing when the decay times increase.
21. Hétérostructure selon l’une des revendications 18 à 20, comprenant : 21. A heterostructure according to one of claims 18 to 20, comprising:
- une couche tampon (CEI) en AlxGai.xN ; - a buffer layer (CEI) in Al x Gai. x N;
- des nanostructures d’AlzGai.zN obtenues par le procédé de l’une des revendications 1 à 13 ; lesdites nanostructures d’AlzGai.zN étant formées sur la couche d’AlxGai.xN, x étant un nombre supérieur à z et inférieur à 1. - Al z Gai nanostructures. z N obtained by the process of one of claims 1 to 13; said Al z Gai nanostructures. z N being formed on the Al x Gai layer. x N, x being a number greater than z and less than 1.
22. Hétérostructure selon l’une des revendications 18 à 21, comprenant en outre d’une couche d’encapsulation (CES) en Alx Gai.xN sur les nanostructures (BQ) d’ AlzGai.zN, x’ étant un nombre inférieur à 1 et supérieur à z. 22. A heterostructure according to one of claims 18 to 21, further comprising an encapsulation layer (CES) of Al x Gai. x N on the nanostructures (BQ) of Al z Gai. z N, x 'being a number less than 1 and greater than z.
23. Diode électroluminescente ou laser intégrant au moins une hétérostructure choisie selon l’une des revendications 18 à 22. 23. Light-emitting diode or laser incorporating at least one heterostructure chosen according to one of claims 18 to 22.
PCT/EP2021/053199 2020-02-12 2021-02-10 Method for producing aluminum gallium nitride (algan) nanostructures WO2021160664A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP21703472.7A EP4104203A1 (en) 2020-02-12 2021-02-10 Method for producing aluminum gallium nitride (algan) nanostructures

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2001370A FR3107051B1 (en) 2020-02-12 2020-02-12 Process for manufacturing aluminum gallium nitride (AlGaN) nanostructures
FR2001370 2020-02-12

Publications (1)

Publication Number Publication Date
WO2021160664A1 true WO2021160664A1 (en) 2021-08-19

Family

ID=71452357

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/053199 WO2021160664A1 (en) 2020-02-12 2021-02-10 Method for producing aluminum gallium nitride (algan) nanostructures

Country Status (3)

Country Link
EP (1) EP4104203A1 (en)
FR (1) FR3107051B1 (en)
WO (1) WO2021160664A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication
WO2011081474A2 (en) * 2009-12-31 2011-07-07 우리엘에스티 주식회사 Semiconductor light emitting device, and preparation method thereof
US20120223328A1 (en) * 2009-11-04 2012-09-06 Dowa Electronics Materials Co., Ltd. Group iii nitride epitaxial laminate substrate
CN103187498A (en) * 2011-12-29 2013-07-03 比亚迪股份有限公司 Semiconductor structure and forming method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication
US20120223328A1 (en) * 2009-11-04 2012-09-06 Dowa Electronics Materials Co., Ltd. Group iii nitride epitaxial laminate substrate
WO2011081474A2 (en) * 2009-12-31 2011-07-07 우리엘에스티 주식회사 Semiconductor light emitting device, and preparation method thereof
CN103187498A (en) * 2011-12-29 2013-07-03 比亚迪股份有限公司 Semiconductor structure and forming method thereof

Also Published As

Publication number Publication date
FR3107051B1 (en) 2022-10-14
EP4104203A1 (en) 2022-12-21
FR3107051A1 (en) 2021-08-13

Similar Documents

Publication Publication Date Title
US8564014B2 (en) Ultraviolet light emitting AlGaN composition and ultraviolet light emitting device containing same
US8237175B2 (en) Optical devices featuring textured semiconductor layers
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
EP2997598B1 (en) Optoelectronic device and method of manufacturing the same
FR2969995A1 (en) Producing nitride nanostructures e.g. nanowires on side of substrate, by forming base of nanostructures made of wurtzite nitride phase on substrate, and forming upper part of nanostructures made of nitrides having zinc-blende phase on base
CN115244717A (en) Semiconductor structure and method of manufacture
FR3003397A1 (en) Semiconductor structures with active regions including INGAN
EP1952449A2 (en) Optical devices featuring textured semiconductor layers
WO2014184487A1 (en) Optoelectronic device and method for manufacturing same
EP2939276B1 (en) Optoelectronic device having microwires or nanowires
EP3201951B1 (en) Optoelectronic device with three-dimensional semiconductor elements
EP4104203A1 (en) Method for producing aluminum gallium nitride (algan) nanostructures
WO2016083704A1 (en) Optoelectronic device comprising three-dimensional semiconductor elements and method for the production thereof
EP4000107A1 (en) Light-emitting diode and method for manufacturing same
FR3068994A1 (en) PROCESS FOR MAKING A CRYSTALLINE LAYER IN A III-N COMPOUND BY EPITAXIA VAN DER WAALS FROM GRAPHENE
FR3111016A1 (en) Optoelectronic device and manufacturing process
WO2018091502A1 (en) Semiconductor heterostructures with wurtzite-type structure on zno substrate
FR3118303A1 (en) Optoelectronic device and manufacturing method
FR3000611A1 (en) Optoelectronic device, comprises microwires or nanowires having active portions between insulated portions, where the active portions are surrounded by active layers adapted to emit or receive light and have inclined flanks
FR3004585A1 (en)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21703472

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021703472

Country of ref document: EP

Effective date: 20220912