WO2021106033A1 - 歪み補償装置及び歪み補償方法 - Google Patents

歪み補償装置及び歪み補償方法 Download PDF

Info

Publication number
WO2021106033A1
WO2021106033A1 PCT/JP2019/045921 JP2019045921W WO2021106033A1 WO 2021106033 A1 WO2021106033 A1 WO 2021106033A1 JP 2019045921 W JP2019045921 W JP 2019045921W WO 2021106033 A1 WO2021106033 A1 WO 2021106033A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
output
orthogonal
circuit
unit
Prior art date
Application number
PCT/JP2019/045921
Other languages
English (en)
French (fr)
Inventor
安藤　暢彦
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2019/045921 priority Critical patent/WO2021106033A1/ja
Publication of WO2021106033A1 publication Critical patent/WO2021106033A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion

Definitions

  • the present invention relates to a strain compensating device and a strain compensating method.
  • distortion compensation processing is performed on the signal before the signal circuit outputs the circuit output signal to distort the signal.
  • Patent Document 1 describes a first predistorter that compensates for distortion in an amplifier and a second predistator that compensates for distortion in an amplifier and updates the distortion compensation characteristics more frequently than the first predistator.
  • a wireless communication device having a distortion compensator equipped with a distorter is disclosed.
  • the second predistorter in the conventional distortion compensator disclosed in Patent Document 1 sets the weighting coefficient of the polynomial so as to minimize the distortion component contained in the circuit output signal output by the signal circuit in the wireless communication device. As a result, the distortion compensation characteristic is updated and the distortion compensation processing is performed.
  • the second predistorter updates the strain compensating characteristic every one to several times the sampling cycle to perform the strain compensating process. Is. Therefore, every time the second predistator updates the distortion compensation characteristic, a discontinuity occurs in the polynomial used when performing the distortion compensation processing, and as a result, every time the second predistator updates the distortion compensation characteristic. , Discontinuity occurs in the distortion compensation processing in the second predistorter. Therefore, in the conventional wireless communication device disclosed in Patent Document 1, the signal quality of the circuit output signal output by the signal circuit in the wireless communication device deteriorates at the time when the second predistorter updates the distortion compensation characteristic. It ends up.
  • the present invention is for solving the above-mentioned problems, and even if the circuit output signal output by the signal circuit is a burst signal, while reducing the deterioration of the signal quality of the circuit output signal output by the signal circuit.
  • An object of the present invention is to provide a distortion compensation device capable of performing distortion compensation processing.
  • the distortion compensation device of the present invention receives a signal acquisition unit that acquires a digital signal as an input signal and an input signal acquired by the signal acquisition unit, and based on the input signal, a first in-phase signal and a first orthogonal signal.
  • the signal generation unit that generates the first wrapping line signal, the first in-phase signal and the first orthogonal signal generated by the signal generation unit, and the signal based on the first wrapping line signal generated by the signal generation unit.
  • a second in-phase signal which is a first in-phase signal after a certain second envelope signal is input and distortion compensation processing is performed
  • a second orthogonal signal which is a first orthogonal signal after distortion compensation processing is performed.
  • the present invention even if the circuit output signal output by the signal circuit is a burst signal, distortion compensation processing can be performed while reducing the deterioration of the signal quality of the circuit output signal output by the signal circuit.
  • FIG. 1 is a block diagram showing an example of a configuration of a main part of a signal circuit according to the first embodiment to which the distortion compensation device according to the first embodiment and the distortion compensation device according to the first embodiment are applied. is there.
  • FIG. 2 is a block diagram showing an example of a configuration of a main part of a neural network included in the strain compensator according to the first embodiment and the strain compensator according to the first embodiment.
  • FIG. 3 is a block diagram showing another example of the configuration of the main part of the neural network included in the strain compensator according to the first embodiment and the strain compensator according to the first embodiment.
  • FIG. 4 is a block diagram showing another example of the configuration of the main part of the neural network included in the strain compensator according to the first embodiment and the strain compensator according to the first embodiment.
  • FIG. 5A and 5B are diagrams showing an example of the hardware configuration of the strain compensator according to the first embodiment.
  • FIG. 6 is a flowchart showing an example of processing of the strain compensating device according to the first embodiment.
  • FIG. 7 is a block diagram showing an example of the configuration of the main part of the signal circuit according to the second embodiment to which the strain compensator according to the second embodiment and the strain compensator according to the second embodiment are applied. ..
  • FIG. 8 is a flowchart showing an example of processing of the strain compensating device according to the second embodiment.
  • FIG. 1 is a block diagram showing an example of a configuration of a main part of a distortion compensating device 100 according to the first embodiment and a signal circuit 10 according to the first embodiment to which the distortion compensating device 100 is applied.
  • the distortion compensation device 100 receives an input signal which is a digital signal, performs distortion compensation processing on the input signal, and outputs an output signal which is the input signal after the distortion compensation processing.
  • the output signal output by the distortion compensation device 100 is a digital signal.
  • the distortion compensation device 100 includes a signal acquisition unit 110, a signal generation unit 120, a low-pass filter wave unit 130, a neural network 140, a signal synthesis unit 150, and a learning unit 160.
  • the signal circuit 10 performs amplification processing on an analog signal based on the output signal output by the distortion compensation device 100, and outputs the analog signal after the amplification processing.
  • the signal circuit 10 includes a distortion compensator 100.
  • the signal circuit 10 includes, for example, an output signal branching unit 17, a D / A converter 11, an up converter 12, a power amplifier 13, a signal distribution unit 14, a down converter 15, and A /.
  • a D converter 16 is provided.
  • the signal acquisition unit 110 acquires a digital signal as an input signal. Specifically, for example, the signal acquisition unit 110 receives a digital signal output by an external device (not shown), an external circuit (not shown), an element (not shown) included in the signal circuit 10, or the like, and receives the digital signal. Acquired as an input signal.
  • the signal generation unit 120 receives the input signal acquired by the signal acquisition unit 110 and generates a first in-phase signal, a first orthogonal signal, and a first envelope signal based on the input signal.
  • the first in-phase signal, the first orthogonal signal, and the first envelope signal generated by the signal generation unit 120 are the in-phase signal, the orthogonal signal, and the envelope signal of the input signal acquired by the signal acquisition unit 110. is there.
  • the low-pass filter wave unit 130 receives the first envelope signal generated by the signal generation unit 120, performs low-frequency pass-through filter processing on the first envelope signal, and performs a low-pass pass-through filter process on the first envelope signal.
  • the second envelope signal which is an envelope signal, is output.
  • the low-pass filter wave unit 130 is composed of, for example, a digital low-pass filter.
  • the neural network 140 is input with the first in-phase signal and the first orthogonal signal generated by the signal generation unit 120, and the second envelope signal which is a signal based on the first envelope signal generated by the signal generation unit 120. To.
  • the neural network 140 performs distortion compensation processing on the input signal acquired by the signal acquisition unit 110 based on the input first in-phase signal, first orthogonal signal, and second envelope signal.
  • the neural network 140 outputs a second in-phase signal which is the first in-phase signal after the distortion compensation processing and a second orthogonal signal which is the first orthogonal signal after the distortion compensation processing. Details of the neural network 140 will be described later.
  • the signal synthesis unit 150 receives the second in-phase signal and the second orthogonal signal output by the neural network 140, synthesizes the second in-phase signal and the second orthogonal signal, and outputs the combined digital signal as an output signal. Output as.
  • the learning unit 160 learns the neural network 140. The details of the learning unit 160 will be described later.
  • the output signal branching unit 17 receives an output signal, which is a digital signal output by the distortion compensation device 100, and branches into two output signals by duplicating the output signal. Specifically, the output signal branching unit 17 receives an output signal output by the signal combining unit 150 included in the distortion compensating device 100, and branches into two output signals by duplicating the output signal. The output signal branching unit 17 outputs one of the two output signals after branching to the D / A converter 11, and outputs the other of the two output signals after branching to the learning unit 160 included in the distortion compensation device 100.
  • the D / A converter 11 receives one of the two output signals output by the output signal branching unit 17, performs D / A conversion processing on the output signal, and performs the D / A conversion processing on the output signal.
  • the first analog signal which is a signal, is output.
  • the upconverter 12 receives the first analog signal output by the D / A converter 11, performs frequency conversion processing on the first analog signal, and performs frequency conversion processing on the first analog signal, and the second analog which is the first analog signal after the frequency conversion processing. Output a signal.
  • the upconverter 12 receives a first analog signal having a frequency of the first frequency, performs frequency conversion processing on the first analog signal, and has a frequency higher than the first frequency.
  • a second analog signal with two frequencies is output.
  • the power amplifier 13 receives the second analog signal output by the upconverter 12, performs amplification processing on the second analog signal, and outputs the third analog signal which is the second analog signal after the amplification processing.
  • the signal distribution unit 14 receives the third analog signal output by the power amplifier 13, distributes the third analog signal into the fourth analog signal and the fifth analog signal, and distributes the fourth analog signal and the fifth analog. Output a signal.
  • the fourth analog signal output by the signal distribution unit 14 is output as an analog signal output by the signal circuit 10 to an external device (not shown), an external circuit (not shown), or the like via an output terminal (not shown). ..
  • the down converter 15 receives the fifth analog signal output by the signal distribution unit 14, performs frequency conversion processing on the fifth analog signal, and performs frequency conversion processing on the fifth analog signal, and the sixth analog signal which is the fifth analog signal after the frequency conversion processing. Is output. Specifically, for example, the down converter 15 receives a fifth analog signal having a frequency of the second frequency, performs frequency conversion processing on the fifth analog signal, and has a frequency lower than the second frequency. The sixth analog signal of one frequency is output.
  • the A / D converter 16 receives the sixth analog signal output by the down converter 15, performs A / D conversion processing on the sixth analog signal, and uses the sixth analog signal after the A / D conversion processing.
  • a certain digital signal is output as a circuit output signal.
  • the A / D converter 16 outputs the circuit output signal to the learning unit 160 included in the distortion compensation device 100.
  • FIG. 2 is a block diagram showing an example of the configuration of the main parts of the strain compensating device 100 according to the first embodiment and the neural network 140 included in the strain compensating device 100.
  • the neural network 140 includes an input layer 141, one or more intermediate layers 142-1, ..., 142-M (M is an arbitrary natural number), and an output layer 143.
  • the neural network 140 shown in FIG. 2 has one intermediate layer 142-1 as an example.
  • the input layer 141 has N (N is a natural number of 3 or more) neurons 141-1, ..., 141-N.
  • the neural network 140 shown in FIG. 2 has three neurons 141-1, 141-2, 141-3 as an example. Since the neural network 140 receives three signals, which are the first in-phase signal, the first orthogonal signal, and the second envelope signal, the neurons 141-1, ... Of the input layer 141 ... , 141-N, at least three neurons receive one signal corresponding to each of the three signals.
  • the first in-phase signal is input to the neuron 141-1
  • the first orthogonal signal is input to the neuron 141-2
  • the second envelope signal is input to the neuron 141-3. Entered.
  • Each of the intermediate layers 142-1, ..., 142-M has J (J is a natural number of 2 or more) neurons.
  • the number of neurons in each of the intermediate layers 142-1, ..., 142-M may be the same or different.
  • a certain neuron possessed by a certain intermediate layer 142-m (m is a natural number of M or less) will be described as a neuron 142-m-j (j is a natural number of J or less).
  • the neural network 140 shown in FIG. 2 has one intermediate layer 142-1 as an example.
  • the intermediate layer 142-1 shown in FIG. 2 has J neurons 142-1-1, ..., 142-1-J.
  • Each of the neurons 142-1-1, ..., 142-1-J possessed by the intermediate layer 142-1 has three neurons 141-1, 141-2, 141-3 in the input layer 141, respectively.
  • the signal value to be output is input. That is, the signal values of the first in-phase signal, the first orthogonal signal, and the second envelope signal are input to each of the neurons 142-1-1, ..., 142-1-J. ..
  • F ⁇ * ⁇ is an activation function.
  • F ⁇ * ⁇ for example, a sigmoid function, a tanh function, or a ReLU function is used.
  • the output layer 143 has two neurons 143-1,143-2. Each of the neurons 143-1 and 143-2 of the output layer 143 is possessed by the third intermediate layer 142-M of the latter stage among the intermediate layers 142-1, ..., 142-M included in the neural network 140. The signal values output by each of the neurons 142-M-1, ..., 142-MJ are input.
  • each of the neurons 143-1, 143-2 possessed by the output layer 143 is a neuron possessed by the intermediate layer 142-1.
  • the signal values output by each of 142-1-1, ..., 142-1-J are input.
  • the neural network 140 outputs a second in-phase signal which is the first in-phase signal after the distortion compensation processing and a second orthogonal signal which is the first orthogonal signal after the distortion compensation processing. Therefore, of the two neurons 143-1 and 143-2 of the output layer 143, one of the neurons receives the second in-phase signal, which is the first in-phase signal after the distortion compensation processing. The other neuron outputs the second orthogonal signal, which is the first orthogonal signal after the distortion compensation processing.
  • the neuron 143-1 outputs the second in-phase signal, which is the first in-phase signal after the distortion compensation processing
  • the neuron 143-2 performs the distortion compensation. It outputs a second orthogonal signal, which is a first orthogonal signal after processing.
  • G1 ⁇ * ⁇ is an activation function.
  • G1 ⁇ * ⁇ for example, a sigmoid function, a tanh function, a ReLU function, or an identity function is used.
  • G2 ⁇ * ⁇ is an activation function.
  • G2 ⁇ * ⁇ for example, a sigmoid function, a tanh function, a ReLU function, or an identity function is used.
  • the neurons 142-1-1, ..., 142-1-J included in the intermediate layer 142-1 have a stable burst signal from the rising point of the burst signal, for example.
  • the first neuron group composed of one or more neurons that become effective in the first period, which is the period until the end of the first period, from the end of the first period to the end of the period in which the burst signal is stable.
  • a second group of neurons composed of one or more neurons that are effective in a second period, and a second group of neurons that are effective in the third period, which is the period after the end of the second period. Operates as a group of 3 neurons. Therefore, by configuring the neural network 140 as described above, the distortion compensation device 100 can perform distortion compensation processing having different distortion compensation characteristics depending on the section of the burst signal.
  • the strain compensation device 100 performs the strain compensation process between the first period and the second period, or between the second period and the third period, and the like. Since the distortion compensation characteristic in the above changes continuously, even if the input signal input to the distortion compensation device 100 is a burst signal, that is, the circuit output signal output by the signal circuit 10 is a burst signal, the signal is signaled. Distortion compensation processing can be performed while reducing the deterioration of the signal quality of the circuit output signal output by the circuit 10.
  • the distortion compensation device 100 is a circuit output by the signal circuit 10. Even if the output signal is a burst signal, it is possible to perform distortion compensation processing with higher accuracy while reducing the deterioration of the signal quality of the circuit output signal output by the signal circuit 10.
  • the above-mentioned first period, second period, and three periods, which are the third period, are merely examples, and are not limited thereto.
  • the period may be two periods or four or more periods.
  • the start time and end time of the first period, the second period, and the three periods, which are the third period, are merely examples, and are not limited thereto.
  • the start time and end time of each period may be any time in the section of the burst signal.
  • the neurons constituting each of the first neuron group, the second neuron group, or the third neuron group shown in FIG. 2 are only examples and are limited thereto. Not.
  • FIG. 3 is a block diagram showing another example of the configuration of the main part of the strain compensating device 100 according to the first embodiment and the neural network 140 included in the strain compensating device 100.
  • the same blocks as those shown in FIG. 2 are designated by the same reference numerals, and the description thereof will be omitted.
  • the neural network 140 shown in FIG. 3 has a plurality of intermediate layers 142-1, ..., 142-M.
  • the intermediate layer 142-1 shown in FIG. 3 has J neurons 142-1-1, ..., 142-1-J, similarly to the intermediate layer 142-1 shown in FIG.
  • the signal values output by each of the three neurons 141-1, 141-2, 141-3 in the input layer 141 are input to each of the neurons 142-1-1, ..., 142-1-J. To.
  • each of the neurons 142-k-1, ..., 142-k-J possessed by the k-th intermediate layer 142-k shown in FIG. 3 (k is a natural number of 2 or more and M or less) is shown in FIG.
  • the signal values output by each of the neurons 142-k-1-1, ..., 142-k-1-J possessed by the k-1th intermediate layer 142-k-1 shown in the above are input.
  • the number of neurons in each of the intermediate layers 142-1, ..., 142-M may be the same or different.
  • 3 is in the middle of the latter stage among the M intermediate layers 142-1, ..., 142-M included in the neural network 140.
  • the signal values output by each of the neurons 142-M-1, ..., 142-MJ possessed by the layer 142-M are input.
  • H ⁇ * ⁇ is an activation function.
  • H ⁇ * ⁇ for example, a sigmoid function, a tanh function, or a ReLU function is used.
  • the distortion compensation device 100 is a signal circuit even if the circuit output signal output by the signal circuit 10 is a burst signal. It is possible to perform distortion compensation processing with higher accuracy while reducing the deterioration of the signal quality of the circuit output signal output by 10.
  • FIG. 4 is a block diagram showing another example of the configuration of the main part of the strain compensating device 100 according to the first embodiment and the neural network 140 included in the strain compensating device 100.
  • the strain compensator 100 shown in FIG. 4 includes six delay elements 170-1, ..., 170-6 in addition to the configuration of the strain compensator 100 shown in FIG.
  • the input layer 141 included in the neural network 140 shown in FIG. 4 has nine neurons 141-1, ..., 141-9.
  • each of the delay elements 170-1, ..., 170-6 performs delay processing for delaying the input signal by a predetermined time interval, and outputs the signal after the delay processing.
  • the delay elements 170-1, 170-2, 170-3 perform delay processing for delaying the input signal by a predetermined first time interval, and output the signal after the delay processing.
  • the delay elements 170-4, 170-5, 170-6 perform delay processing for delaying the input signal by a predetermined second time interval longer than the first time interval, and delay the signal after the delay processing. Output.
  • the delay element 170-1 receives the first in-phase signal generated by the signal generation unit 120, performs delay processing on the first in-phase signal, and is the first in-phase signal after the delay processing.
  • the first delay in-phase signal is output.
  • the delay element 170-4 receives the first in-phase signal generated by the signal generation unit 120, performs delay processing on the first in-phase signal, and performs delay processing on the first in-phase signal, and the first in-phase signal after the delay processing.
  • the second delay in-phase signal is output.
  • the delay element 170-2 receives the first orthogonal signal generated by the signal generation unit 120, performs delay processing on the first orthogonal signal, and is the first orthogonal signal after the delay processing.
  • the delay element 170-5 receives the first orthogonal signal generated by the signal generation unit 120, performs delay processing on the first orthogonal signal, and is the first orthogonal signal after the delay processing. 2 Outputs a delayed orthogonal signal.
  • the delay element 170-3 receives the second envelope signal, which is a signal based on the first envelope signal generated by the signal generation unit 120, and performs delay processing on the second envelope signal.
  • the first delay envelope signal which is the second envelope signal after the delay processing, is output.
  • the delay element 170-6 receives the second envelope signal, which is a signal based on the first envelope signal generated by the signal generation unit 120, and performs delay processing on the second envelope signal.
  • the second delay envelope signal which is the second envelope signal after the delay processing, is output.
  • the neural network 140 includes a first in-phase signal, a first orthogonal signal, a second envelope signal, a first delay in-phase signal, a second delay in-phase signal, a first delay orthogonal signal, a second delay orthogonal signal, and a first.
  • a 1-delayed envelope signal and 9 signals which are a second delayed-engaged signal, are input.
  • the nine neurons 141-1, ..., 141-9 shown in FIG. 4 of the nine signals, the nine neurons 141-1, ... A signal corresponding to each of, and 141-9 is input. More specifically, for example, for neurons 141-1, 141-2, 141-3, the same as neurons 141-1, 141-2, 141-3 shown in FIG. 2 or FIG.
  • neuron 141-1 The first in-phase signal is input to the neuron 141-2, the first orthogonal signal is input to the neuron 141-2, and the second envelope signal is input to the neuron 141-3. Further, the first delay in-phase signal is input to the neurons 141-4, the first delay orthogonal signal is input to the neurons 141-5, and the first delay envelope signal is input to the neurons 141-6. Will be done. Further, the second delay in-phase signal is input to the neurons 141-7, the second delay orthogonal signal is input to the neurons 141-8, and the second delay envelope signal is input to the neurons 141-9. Will be done.
  • Each of the neurons 142-1-1, ..., 142-1-J of the intermediate layer 142-1 has nine neurons 141-1, ..., 141-9 of the input layer 141, respectively.
  • the signal value output by is input.
  • the circuit output signal output by the signal circuit 10 is a burst signal by increasing the number of neurons 1411, ..., 141-9 included in the input layer 141 included in the neural network 140.
  • the learning unit 160 learns the neural network 140. Specifically, the learning unit 160 acquires the output signal output by the signal synthesis unit 150 and the circuit output signal output by the signal circuit 10 that outputs the circuit output signal based on the output signal, and obtains the output signal and the circuit output signal.
  • the neural network 140 is trained based on the circuit output signal. Specifically, for example, the learning unit 160 acquires the output signal output by the signal synthesis unit 150 via the output signal branching unit 17. Further, the learning unit 160 outputs the circuit output signal output by the signal circuit 10 to the output signal branching unit 17, the D / A converter 11, the up converter 12, the power amplifier 13, the signal distribution unit 14, the down converter 15, and A. Obtained via the / D converter 16.
  • the learning unit 160 uses the output signal output by the signal synthesis unit 150 and the circuit output signal output by the signal circuit 10 as learning signals, and the intermediate layer 142 included in the neural network 140. -1, ..., 142-M, the intermediate layer 142-1, ..., 142-M included in the neural network 140 by learning to update the weight coefficient of each neuron possessed by the output layer 143 and the output layer 143. And the weighting coefficient of each neuron possessed by the output layer 143 is determined.
  • the learning unit 160 outputs each determined weighting coefficient as a learning result to the neural network 140, and reflects the learning result in the neural network 140.
  • the neural network 140 receives the learning result output by the learning unit 160, and performs distortion correction processing based on the weighting coefficient which is the learning result.
  • the learning unit 160 learns the neural network 140 by, for example, supervised learning.
  • the learning unit 160 includes, as predetermined teacher signals, an output signal output by the signal synthesis unit 150, or a plurality of teacher output signals which are signals corresponding to the output signal.
  • a signal set with a circuit output signal output by the signal circuit 10 corresponding to each of the teacher output signals or a teacher circuit output signal which is a signal corresponding to the circuit output signal is provided.
  • the teacher signal included in the learning unit 160 is a signal corresponding to the entire burst signal including all signals from the rising point to the falling point of the burst signal.
  • the teacher signal included in the learning unit 160 is not limited to the signal corresponding to the entire burst signal.
  • the burst signal may be a part of a burst signal including a falling point, or may be a part of a burst signal including neither a rising point nor a falling point of the burst signal.
  • the learning unit 160 for example, has a teacher output in which all or a part of the output signals output by the signal synthesis unit 150 acquired by the learning unit 160 corresponds to the teacher output signal from among a plurality of teacher output signals. Select a signal.
  • the learning unit 160 uses the teacher circuit output signal corresponding to the selected teacher output signal as a teacher, and compares the circuit output signal output by the signal circuit 10 acquired by the learning unit 160 with the teacher circuit output signal. , The neural network 140 is trained.
  • the learning unit 160 reverses the error based on the output signal output by the signal synthesis unit 150, the circuit output signal output by the signal circuit 10, and the teacher signal included in the learning unit 160.
  • the neural network 140 is trained by the propagation method.
  • the method in learning performed by the learning unit 160 is not limited to the error back propagation method, and for example, S.I. By Singal, "TRAINING FEED-FORWARD NETWORKS WITH THE EXTENDED KALMAN ALGORITHM (International Conference on Acoustics, Speech, 198) Kalman Filter 198.
  • the distortion compensation device 100 includes a learning unit 160, and the learning unit 160 learns the neural network 140 so that the signal circuit 10 outputs a circuit even if the circuit output signal output by the signal circuit 10 is a burst signal. It is possible to perform highly accurate distortion compensation processing while reducing the deterioration of the signal quality of the output signal.
  • the learning unit 160 is not an indispensable configuration.
  • each neuron included in the intermediate layer 142-1, ..., 142-M or the output layer 143 included in the neural network 140 included in the strain compensator 100 is predetermined. Based on the weighting coefficient, the output value of the output signal output by each neuron is calculated.
  • the distortion compensation device 100 includes the learning unit 160, the learning unit 160 does not necessarily have a neural network based on all the output signals output by the signal synthesis unit 150 and all the circuit output signals output by the signal circuit 10. There is no need to learn the network 140.
  • the learning unit 160 of the neural network 140 is based on the output signal output by the signal synthesis unit 150 and all the circuit output signals output by the signal circuit 10 at predetermined time intervals. You may study. Further, for example, in this case, the learning unit 160 corresponds to a predetermined ratio from all the output signals output by the acquired signal synthesis unit 150 and all the circuit output signals output by the signal circuit 10. The neural network 140 may be learned based on the output signal and the circuit output signal after the output signal and the circuit output signal are thinned out and thinned out.
  • the strain compensation device 100 has two operations, a learning mode in which the learning unit 160 learns the neural network 140, and a distortion compensation processing mode in which the learning unit 160 performs only the distortion compensation processing without performing the learning.
  • a mode is provided and the strain compensating device 100 is set to operate as a learning mode by an operation input of a user or the like, the strain compensating device 100 learns the neural network 140 by the learning unit 160. Is also good.
  • the learning unit 160 has a storage (not shown) in which the output signal information indicating the output signal output by the signal synthesis unit 150 and the circuit output signal information indicating the circuit output signal output by the signal circuit 10 are stored in advance.
  • the neural network 140 may be learned by acquiring the output signal information and the circuit output signal information from the device and based on the output signal indicated by the output signal information and the circuit output signal indicated by the circuit output signal information. ..
  • FIGS 5A and 5B are diagrams showing an example of the hardware configuration of the strain compensator 100 according to the first embodiment. With reference to the figure, the hardware configuration of the main part of the strain compensating device 100 according to the first embodiment will be described.
  • the distortion compensation device 100 is composed of a computer, which has a processor 501 and a memory 502.
  • the memory 502 stores a program for causing the computer to function as a signal acquisition unit 110, a signal generation unit 120, a low-pass filter wave unit 130, a neural network 140, a signal synthesis unit 150, and a learning unit 160.
  • the processor 501 reads out and executes the program stored in the memory 502, the signal acquisition unit 110, the signal generation unit 120, the low-pass filter wave unit 130, the neural network 140, the signal synthesis unit 150, and the learning unit 160 Function is realized.
  • the strain compensation device 100 may be configured by the processing circuit 503.
  • the functions of the signal acquisition unit 110, the signal generation unit 120, the low-pass filter wave unit 130, the neural network 140, the signal synthesis unit 150, and the learning unit 160 may be realized by the processing circuit 503.
  • the distortion compensation device 100 may be composed of a processor 501, a memory 502, and a processing circuit 503 (not shown). In this case, some of the functions of the signal acquisition unit 110, the signal generation unit 120, the low-pass filter wave unit 130, the neural network 140, the signal synthesis unit 150, and the learning unit 160 are performed by the processor 501 and the memory 502. It may be realized and the remaining functions may be realized by the processing circuit 503.
  • the processor 501 uses, for example, a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), a microprocessor, a microcontroller, or a DSP (Digital Signal Processor).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • microprocessor a microcontroller
  • DSP Digital Signal Processor
  • the memory 502 uses, for example, a semiconductor memory or a magnetic disk. More specifically, the memory 502 includes a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Programmable Read Only Memory), and an EEPROM (Electrically Small Memory). State Drive) or HDD (Hard Disk Drive) or the like is used.
  • RAM Random Access Memory
  • ROM Read Only Memory
  • flash memory a flash memory
  • EPROM Erasable Programmable Read Only Memory
  • EEPROM Electrically Small Memory
  • State Drive or HDD (Hard Disk Drive) or the like is used.
  • the processing circuit 503 includes, for example, an ASIC (Application Specific Integrated Circuit), a PLD (Programmable Logic Device), an FPGA (Field-Programmable Gate Array), an FPGA (Field-Programmable Gate Array), or a System-System (System) System. Is used.
  • ASIC Application Specific Integrated Circuit
  • PLD Programmable Logic Device
  • FPGA Field-Programmable Gate Array
  • FPGA Field-Programmable Gate Array
  • System-System System-System
  • FIG. 6 is a flowchart showing an example of processing of the strain compensating device 100 according to the first embodiment.
  • the strain compensator 100 repeatedly executes, for example, the processing of the flowchart.
  • step ST601 the signal acquisition unit 110 acquires an input signal.
  • step ST602 the signal generation unit 120 generates a first in-phase signal, a first orthogonal signal, and a first envelope signal.
  • step ST603 the low-pass passing filter unit 130 outputs the second envelope signal, which is the first envelope signal after the low-pass passing filtering process.
  • step ST604 the neural network 140 is a second in-phase signal which is the first in-phase signal after the distortion compensation processing, and a first orthogonal signal which is the first orthogonal signal after the distortion compensation processing. 2 Outputs orthogonal signals.
  • step ST605 the signal synthesis unit 150 synthesizes the second in-phase signal and the second orthogonal signal, and outputs the combined digital signal as an output signal.
  • step ST606 the learning unit 160 learns the neural network 140.
  • step ST607 the learning unit 160 outputs the learning result to the neural network 140, and reflects the learning result in the neural network 140.
  • step ST607 the strain compensator 100 ends the processing of the flowchart. After finishing the processing of the flowchart, the strain compensator 100 returns to step ST601 and repeatedly executes the processing of the flowchart.
  • the strain compensating device 100 does not include the learning unit 160, or when the strain compensating device 100 does not perform learning, such as when the learning unit 160 is provided but the learning unit 160 does not perform learning.
  • the processing of step ST606 and step ST607 is omitted.
  • the distortion compensation device 100 receives the signal acquisition unit 110 that acquires a digital signal as an input signal and the input signal acquired by the signal acquisition unit 110, and is based on the input signal.
  • the first in-phase signal, the first orthogonal signal, and the signal generation unit 120 that generates the first envelope signal, the first in-phase signal and the first orthogonal signal generated by the signal generation unit 120, and the signal generation.
  • the second wrapping line signal which is a signal based on the first wrapping line signal generated by the unit 120, is input, and the second in-phase signal, which is the first in-phase signal after the distortion compensation processing is performed, and the distortion compensation processing are performed.
  • a signal synthesizing unit 150 that synthesizes the second orthogonal signal and outputs the synthesized digital signal as an output signal is provided.
  • the distortion compensation device 100 reduces the deterioration of the signal quality of the circuit output signal output by the signal circuit 10 even if the circuit output signal output by the signal circuit 10 is a burst signal. Distortion compensation processing can be performed. Further, with such a configuration, the strain compensating device 100 does not need to update the strain compensating characteristic at predetermined intervals as in the conventional strain compensating device disclosed in Patent Document 1. Therefore, the strain compensating device 100 can reduce the processing load in the strain compensating process as compared with the conventional strain compensating device.
  • the distortion compensating device 100 receives the first envelope signal generated by the signal generation unit 120 in addition to the above-described configuration, and receives the first envelope signal with respect to the first envelope signal.
  • the low-pass filter filter unit 130 is provided to perform low-pass filter wave processing and output the second envelope signal, which is the first envelope signal after the low-pass filter wave processing.
  • the distortion compensation device 100 can more faithfully extract the envelope signal of the input signal such as the burst signal input to the distortion compensation device 100. Therefore, even if the circuit output signal output by the signal circuit 10 is a burst signal, the distortion compensation device 100 reduces distortion of the signal quality of the circuit output signal output by the signal circuit 10 and compensates for distortion with higher accuracy. Processing can be performed.
  • the low frequency passing filter wave section 130 is not an indispensable configuration, and the distortion compensating device 100 does not have to include the low frequency passing filtering filter section 130.
  • the neural network 140 inputs the first envelope signal generated by the signal generation unit 120 as the second envelope signal.
  • the distortion compensation device 100 is a signal circuit that outputs an output signal output by the signal synthesizer 150 and a circuit output signal based on the output signal.
  • a learning unit 160 that learns the neural network 140 based on the circuit output signal output by 10 is provided.
  • the distortion compensation device 100 is output by the signal circuit 10 even if the circuit output signal output by the signal circuit 10 is a burst signal by the learning unit 160 learning the neural network 140. It is possible to perform highly accurate distortion compensation processing while reducing the deterioration of the signal quality of the circuit output signal.
  • the output signal branching portion 17 included in the signal circuit 10 may be provided in the distortion compensating device 100.
  • the function of the output signal branching unit 17 is realized by the processor 501 and the memory 502 in the hardware configuration shown in FIGS. 5A and 5B as an example. It may also be realized by the processing circuit 503.
  • FIG. 7 is a block diagram showing an example of the configuration of the main part of the distortion compensating device 100a according to the second embodiment and the signal circuit 10a to which the distortion compensating device 100a is applied.
  • the output signal branching unit 17 is deleted and the input signal branching unit 18 is added in the signal circuit 10 according to the first embodiment. That is, the signal circuit 10a includes a distortion compensation device 100a, an input signal branching unit 18, a D / A converter 11, an up converter 12, a power amplifier 13, a signal distribution unit 14, a down converter 15, and an A / D converter 16. .. Further, in the strain compensating device 100a, the learning unit 160 included in the strain compensating device 100 according to the first embodiment is changed to the learning unit 160a.
  • the distortion compensation device 100a includes a signal acquisition unit 110, a signal generation unit 120, a low-pass filter wave unit 130, a neural network 140, a signal synthesis unit 150, and a learning unit 160a.
  • the same blocks as those shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
  • the D / A converter 11 included in the signal circuit 10a receives an output signal which is a digital signal output by the distortion compensation device 100, performs D / A conversion processing on the output signal, and after the D / A conversion processing.
  • the first analog signal, which is the output signal is output.
  • the D / A converter 11 included in the signal circuit 10a receives an output signal output by the signal synthesizer 150 included in the distortion compensating device 100a, and performs D / A conversion processing on the output signal.
  • the first analog signal which is the output signal after the D / A conversion process, is output.
  • the input signal branching unit 18 included in the signal circuit 10a receives an input signal which is a digital signal and branches into two input signals by duplicating the input signal.
  • the input signal branching unit 18 receives as an input signal a digital signal output by an external device (not shown), an external circuit (not shown), an element (not shown) included in the signal circuit 10, or the like. By duplicating the input signal, it branches into two input signals.
  • the input signal branching unit 18 outputs one of the two input signals after branching to the signal acquisition unit 110 included in the distortion compensating device 100a, and the learning unit 160a provided in the distortion compensating device 100a with the other of the two input signals after branching. Output to.
  • the signal acquisition unit 110 included in the distortion compensation device 100a acquires one of the two input signals output by the input signal branching unit 18.
  • the learning unit 160a included in the strain compensation device 100a learns the neural network 140.
  • the learning unit 160a learns the neural network 140. Specifically, the learning unit 160a acquires an input signal acquired by the signal acquisition unit 110 and a circuit output signal output by the signal circuit 10a that outputs a circuit output signal based on the output signal output by the signal synthesis unit 150. Then, the neural network 140 is learned based on the input signal and the circuit output signal. Specifically, for example, the learning unit 160a acquires an input signal corresponding to the input signal acquired by the signal acquisition unit 110 via the input signal branching unit 18. Further, the learning unit 160a transmits the circuit output signal output by the signal circuit 10a via the D / A converter 11, the up converter 12, the power amplifier 13, the signal distribution unit 14, the down converter 15, and the A / D converter 16. To get.
  • the learning unit 160a uses the input signal acquired by the signal acquisition unit 110 and the circuit output signal output by the signal circuit 10 as learning signals, and the intermediate layer 142 included in the neural network 140. -1, ..., 142-M, the intermediate layer 142-1, ..., 142-M included in the neural network 140 by learning to update the weight coefficient of each neuron possessed by the output layer 143 and the output layer 143. And the weighting coefficient of each neural that the output layer 143 has is determined.
  • the learning unit 160a outputs each determined weighting coefficient as a learning result to the neural network 140, and reflects the learning result in the neural network 140.
  • the neural network 140 receives the learning result output by the learning unit 160a, and performs distortion correction processing based on the weighting coefficient which is the learning result.
  • the learning unit 160a learns the neural network 140 by, for example, supervised learning.
  • the learning unit 160a includes, as predetermined teacher signals, an input signal acquired by the signal acquisition unit 110, or a plurality of teacher input signals which are signals corresponding to the input signal.
  • a signal set with a circuit output signal output by the signal circuit 10 corresponding to each of the teacher input signals or a teacher circuit output signal which is a signal corresponding to the circuit output signal is provided.
  • the teacher signal included in the learning unit 160a is a signal corresponding to the entire burst signal including all signals from the rising point to the falling point of the burst signal.
  • the teacher signal included in the learning unit 160a is not limited to the signal corresponding to the entire burst signal.
  • the burst signal may be a part of a burst signal including a falling point, or may be a part of a burst signal including neither a rising point nor a falling point of the burst signal.
  • the learning unit 160a is, for example, a teacher input in which all or a part of the input signals acquired by the signal acquisition unit 110 acquired by the learning unit 160a corresponds to the teacher input signal from among a plurality of teacher input signals. Select a signal.
  • the learning unit 160a uses the teacher circuit output signal corresponding to the selected teacher input signal as a teacher, and compares the circuit output signal output by the signal circuit 10 acquired by the learning unit 160a with the teacher circuit output signal. , The neural network 140 is trained.
  • the learning unit 160a for example, by Mohamed Doufana, "A Neural Network based On-Line Adaptive Predistorter for Power Amplifier Amplifier (IEEE 11th Wireless Amplifier”
  • the neural network 140 is trained by a learning method as disclosed.
  • the distortion compensation device 100a includes a learning unit 160a, and the learning unit 160a learns the neural network 140 so that the circuit output signal output by the signal circuit 10a is a burst signal, but the signal circuit 10a outputs the circuit. It is possible to perform highly accurate distortion compensation processing while reducing the deterioration of the signal quality of the output signal.
  • the learning unit 160a is not an indispensable configuration like the learning unit 160 included in the strain compensating device 100 according to the first embodiment.
  • the learning unit 160a is a storage (not shown) in which the input signal information indicating the input signal acquired by the signal acquisition unit 110 and the circuit output signal information indicating the circuit output signal output by the signal circuit 10 are stored in advance.
  • the input signal information and the circuit output signal information may be acquired from the device, and the neural network 140 may be learned based on the input signal indicated by the input signal information and the circuit output signal indicated by the circuit output signal information. ..
  • each function of the signal acquisition unit 110, the signal generation unit 120, the low-pass filter wave unit 130, the neural network 140, the signal synthesis unit 150, and the learning unit 160a included in the distortion compensation device 100a according to the second embodiment. May be realized by the processor 501 and the memory 502 in the hardware configuration shown in FIGS. 5A and 5B in the first embodiment, or may be realized by the processing circuit 503. good.
  • FIG. 8 is a flowchart showing an example of processing of the strain compensating device 100a according to the second embodiment.
  • the strain compensator 100a repeatedly executes, for example, the processing of the flowchart.
  • step ST801 the signal acquisition unit 110 acquires an input signal.
  • step ST802 the signal generation unit 120 generates a first in-phase signal, a first orthogonal signal, and a first envelope signal.
  • step ST803 the low-pass passing filter unit 130 outputs the second envelope signal, which is the first envelope signal after the low-pass passing filtering process.
  • step ST804 the neural network 140 has a second in-phase signal, which is the first in-phase signal after the distortion compensation processing, and a first orthogonal signal, which is the first orthogonal signal after the distortion compensation processing. 2 Outputs orthogonal signals.
  • step ST805 the signal synthesis unit 150 synthesizes the second in-phase signal and the second orthogonal signal, and outputs the combined digital signal as an output signal.
  • step ST806 the learning unit 160a learns the neural network 140.
  • step ST807 the learning unit 160a outputs the learning result to the neural network 140, and reflects the learning result in the neural network 140.
  • step ST807 the strain compensator 100a ends the processing of the flowchart. After finishing the processing of the flowchart, the strain compensator 100a returns to step ST801 and repeatedly executes the processing of the flowchart.
  • the strain compensating device 100a does not include the learning unit 160a, or when the strain compensating device 100a does not perform learning, such as when the learning unit 160a is provided but the learning unit 160a does not perform learning.
  • the processing of step ST806 and step ST807 is omitted.
  • the distortion compensation device 100a receives the signal acquisition unit 110 that acquires a digital signal as an input signal and the input signal acquired by the signal acquisition unit 110, and is based on the input signal.
  • the first in-phase signal, the first orthogonal signal, and the signal generation unit 120 that generates the first envelope signal, the first in-phase signal and the first orthogonal signal generated by the signal generation unit 120, and the signal generation.
  • the second wrapping line signal which is a signal based on the first wrapping line signal generated by the unit 120, is input, and the second in-phase signal, which is the first in-phase signal after the distortion compensation processing is performed, and the distortion compensation processing are performed.
  • a signal synthesizing unit 150 that synthesizes the second orthogonal signal and outputs the synthesized digital signal as an output signal is provided.
  • the distortion compensation device 100a reduces the deterioration of the signal quality of the circuit output signal output by the signal circuit 10a even if the circuit output signal output by the signal circuit 10a is a burst signal. Distortion compensation processing can be performed. Further, with such a configuration, the strain compensating device 100a does not need to update the strain compensating characteristic at predetermined intervals as in the conventional strain compensating device disclosed in Patent Document 1. Therefore, the strain compensating device 100a can reduce the processing load in the strain compensating process as compared with the conventional strain compensating device.
  • the distortion compensating device 100a receives the first envelope signal generated by the signal generation unit 120 in addition to the above-described configuration, and receives the first envelope signal with respect to the first envelope signal.
  • the low-pass filter filter unit 130 is provided to perform low-pass filter wave processing and output the second envelope signal, which is the first envelope signal after the low-pass filter wave processing.
  • the distortion compensation device 100a can more faithfully extract the envelope signal of the input signal such as the burst signal input to the distortion compensation device 100a.
  • the distortion compensation device 100a reduces the deterioration of the signal quality of the circuit output signal output by the signal circuit 10a and provides more accurate distortion compensation. Processing can be performed.
  • the low-pass filter wave section 130 is not an indispensable configuration, and the strain compensation device 100a does not have to include the low-pass pass filter filter section 130.
  • the neural network 140 inputs the first envelope signal generated by the signal generation unit 120 as the second envelope signal.
  • the distortion compensation device 100a has a circuit output based on the input signal acquired by the signal acquisition unit 110 and the output signal output by the signal synthesis unit 150.
  • a learning unit 160a for learning the neural network 140 is provided based on the circuit output signal output by the signal circuit 10a for outputting the signal.
  • the distortion compensation device 100a is output by the signal circuit 10a even if the circuit output signal output by the signal circuit 10a is a burst signal by the learning unit 160a learning the neural network 140. It is possible to perform highly accurate distortion compensation processing while reducing the deterioration of the signal quality of the circuit output signal.
  • the input signal branching portion 18 included in the signal circuit 10a may be provided in the distortion compensating device 100a.
  • the function of the input signal branching unit 18 is realized by the processor 501 and the memory 502 in the hardware configuration shown in FIGS. 5A and 5B in the first embodiment. It may be one, or it may be realized by the processing circuit 503.
  • any combination of embodiments can be freely combined, any component of each embodiment can be modified, or any component can be omitted in each embodiment. ..
  • the distortion compensation device of the present invention can be applied to a signal circuit.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

歪み補償装置（１００，１００ａ）は、デジタル信号を入力信号として取得する信号取得部（１１０）と、信号取得部（１１０）が取得した入力信号を受けて、当該入力信号に基づいて、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する信号生成部（１２０）と、信号生成部（１２０）が生成した第１同相信号及び第１直交信号、並びに、信号生成部（１２０）が生成した第１包絡線信号に基づく信号である第２包絡線信号が入力され、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力するニューラルネットワーク（１４０）と、ニューラルネットワーク（１２０）が出力する第２同相信号及び第２直交信号を受けて、当該第２同相信号及び当該第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する信号合成部（１５０）と、を備えた。

Description

歪み補償装置及び歪み補償方法
　本発明は、歪み補償装置及び歪み補償方法に関する。
　高周波回路等の信号回路には、信号回路が出力する回路出力信号に含まれる歪み成分を低減するために、信号回路が回路出力信号を出力する前の信号に対して歪み補償処理を行い、歪み補償処理後の信号を回路出力信号として出力するものがある。
　例えば、特許文献１には、増幅器における歪みを補償する第１プリディストータと、増幅器における歪みを補償し、かつ、第１プリディストータよりも高い頻度で、歪み補償特性を更新する第２プリディストータを備えた歪み補償装置を有する無線通信機が開示されている。
　特許文献１に開示された従来の歪み補償装置における第２プリディストータは、無線通信機における信号回路が出力する回路出力信号に含まれる歪み成分を最少化するように多項式の重み係数を設定することにより、歪み補償特性を更新して歪み補償処理を行う。
特開２０１８－１６６３２５号
　しかしながら、特許文献１に開示された従来の歪み補償装置は、第２プリディストータが、サンプリング周期の１倍から数倍程度の周期ごとに歪み補償特性を更新して、歪み補償処理を行うものである。そのため、第２プリディストータが歪み補償特性を更新する毎に、歪み補償処理を行う際に用いる多項式に不連続性が生じ、結果として、第２プリディストータが歪み補償特性を更新する毎に、第２プリディストータにおける歪み補償処理に不連続性が生じてしまう。
　したがって、特許文献１に開示された従来の無線通信機では、第２プリディストータが歪み補償特性を更新する時点において、無線通信機における信号回路が出力する回路出力信号の信号品質が劣化してしまう。特に、特許文献１に開示された従来の無線通信機には、無線通信機における信号回路が出力する回路出力信号がバースト信号である場合、バースト信号の立ち上がり時、又は、バースト信号の立ち下がり時等において、回路出力信号の信号品質が劣化してしまうという問題点があった。
　本発明は、上述の問題点を解決するためのものであり、信号回路が出力する回路出力信号がバースト信号であっても、信号回路が出力する回路出力信号の信号品質の劣化を低減しつつ、歪み補償処理を行うことが可能な歪み補償装置を提供することを目的としている。
　本発明の歪み補償装置は、デジタル信号を入力信号として取得する信号取得部と、信号取得部が取得した入力信号を受けて、当該入力信号に基づいて、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する信号生成部と、信号生成部が生成した第１同相信号及び第１直交信号、並びに、信号生成部が生成した第１包絡線信号に基づく信号である第２包絡線信号が入力され、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力するニューラルネットワークと、ニューラルネットワークが出力する第２同相信号及び第２直交信号を受けて、当該第２同相信号及び当該第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する信号合成部と、を備えたものである。
　本発明によれば、信号回路が出力する回路出力信号がバースト信号であっても、信号回路が出力する回路出力信号の信号品質の劣化を低減しつつ、歪み補償処理を行うことができる。
図１は、実施の形態１に係る歪み補償装置、及び、実施の形態１に係る歪み補償装置が適用された、実施の形態１に係る信号回路の要部の構成の一例を示すブロック図である。 図２は、実施の形態１に係る歪み補償装置、及び、実施の形態１に係る歪み補償装置が備えるニューラルネットワークの要部の構成の一例を示すブロック図である。 図３は、実施の形態１に係る歪み補償装置、及び、実施の形態１に係る歪み補償装置が備えるニューラルネットワークの要部の構成の他の一例を示すブロック図である。 図４は、実施の形態１に係る歪み補償装置、及び、実施の形態１に係る歪み補償装置が備えるニューラルネットワークの要部の構成の他の一例を示すブロック図である。 図５Ａ及び図５Ｂは、実施の形態１に係る歪み補償装置のハードウェア構成の一例を示す図である。 図６は、実施の形態１に係る歪み補償装置の処理の一例を示すフローチャートである。 図７は、実施の形態２に係る歪み補償装置、及び、実施の形態２に係る歪み補償装置が適用された実施の形態２に係る信号回路の要部の構成の一例を示すブロック図である。 図８は、実施の形態２に係る歪み補償装置の処理の一例を示すフローチャートである。
　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
実施の形態１．
　図１から図６を参照して、実施の形態１に係る歪み補償装置１００について説明する。
　図１を参照して、実施の形態１に係る歪み補償装置１００、及び、歪み補償装置１００が適用された実施の形態１に係る信号回路１０の要部の構成について説明する。
　図１は、実施の形態１に係る歪み補償装置１００、及び、歪み補償装置１００が適用された実施の形態１に係る信号回路１０の要部の構成の一例を示すブロック図である。
　歪み補償装置１００は、デジタル信号である入力信号を受けて、当該入力信号に対して歪み補償処理を行い、歪み補償処理後の当該入力信号である出力信号を出力する。歪み補償装置１００が出力する出力信号は、デジタル信号である。
　歪み補償装置１００は、信号取得部１１０、信号生成部１２０、低域通過濾波部１３０、ニューラルネットワーク１４０、信号合成部１５０、及び、学習部１６０を備える。
　信号回路１０は、例えば、歪み補償装置１００が出力する出力信号に基づくアナログ信号に増幅処理を行い、増幅処理後のアナログ信号を出力する。
　信号回路１０は、歪み補償装置１００を備える。また、信号回路１０は、歪み補償装置１００に加えて、例えば、出力信号分岐部１７、Ｄ／Ａコンバータ１１、アップコンバータ１２、パワーアンプ１３、信号分配部１４、ダウンコンバータ１５、及び、Ａ／Ｄコンバータ１６を備える。
　信号取得部１１０は、デジタル信号を入力信号として取得する。具体的には、例えば、信号取得部１１０は、不図示の外部装置、不図示の外部回路、又は、信号回路１０が備える不図示の素子等が出力するデジタル信号を受けて、当該デジタル信号を入力信号として取得する。
　信号生成部１２０は、信号取得部１１０が取得した入力信号を受けて、当該入力信号に基づいて、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する。信号生成部１２０が生成する第１同相信号、第１直交信号、及び、第１包絡線信号は、信号取得部１１０が取得した入力信号の同相信号、直交信号、及び、包絡線信号である。
　低域通過濾波部１３０は、信号生成部１２０が生成した第１包絡線信号を受けて、当該第１包絡線信号に対して低域通過濾波処理を行い、低域通過濾波処理後の第１包絡線信号である第２包絡線信号を出力する。低域通過濾波部１３０は、例えば、デジタルローパスフィルタにより構成される。
　ニューラルネットワーク１４０は、信号生成部１２０が生成した第１同相信号及び第１直交信号、並びに、信号生成部１２０が生成した第１包絡線信号に基づく信号である第２包絡線信号が入力される。
　ニューラルネットワーク１４０は、入力された第１同相信号、第１直交信号、及び、第２包絡線信号に基づいて、信号取得部１１０が取得した入力信号に対する歪み補償処理を行う。
　ニューラルネットワーク１４０は、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力する。ニューラルネットワーク１４０の詳細については後述する。
　信号合成部１５０は、ニューラルネットワーク１４０が出力する第２同相信号及び第２直交信号を受けて、当該第２同相信号及び当該第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する。
　学習部１６０は、ニューラルネットワーク１４０の学習を行う。学習部１６０の詳細については後述する。
　出力信号分岐部１７は、歪み補償装置１００が出力するデジタル信号である出力信号を受けて、当該出力信号を複製することにより２つの出力信号に分岐する。具体的には、出力信号分岐部１７は、歪み補償装置１００が備える信号合成部１５０が出力する出力信号を受けて、当該出力信号を複製することにより２つの出力信号に分岐する。
　出力信号分岐部１７は、分岐後の２つの出力信号の一方をＤ／Ａコンバータ１１に出力し、分岐後の２つの出力信号の他方を歪み補償装置１００が備える学習部１６０に出力する。
　Ｄ／Ａコンバータ１１は、出力信号分岐部１７が出力する２つの出力信号のうちの一方を受けて、当該出力信号に対してＤ／Ａ変換処理を行い、Ｄ／Ａ変換処理後の当該出力信号である第１アナログ信号を出力する。
　アップコンバータ１２は、Ｄ／Ａコンバータ１１が出力する第１アナログ信号を受けて、当該第１アナログ信号に対して周波数変換処理を行い、周波数変換処理後の当該第１アナログ信号である第２アナログ信号を出力する。具体的には、例えば、アップコンバータ１２は、周波数が第１周波数である第１アナログ信号を受けて、当該第１アナログ信号に対して周波数変換処理を行い、第１周波数より高い周波数である第２周波数の第２アナログ信号を出力する。
　パワーアンプ１３は、アップコンバータ１２が出力する第２アナログ信号を受けて、当該第２アナログ信号に対して増幅処理を行い、増幅処理後の第２アナログ信号である第３アナログ信号を出力する。
　信号分配部１４は、パワーアンプ１３が出力する第３アナログ信号を受けて、当該第３アナログ信号を第４アナログ信号と第５アナログ信号とに分配し、分配した第４アナログ信号及び第５アナログ信号を出力する。
　信号分配部１４が出力する第４アナログ信号は、信号回路１０が出力するアナログ信号として、不図示の出力端子を介して、不図示の外部装置、又は、不図示の外部回路等に出力される。
　ダウンコンバータ１５は、信号分配部１４が出力する第５アナログ信号を受けて、当該第５アナログ信号に対して周波数変換処理を行い、周波数変換処理後の当該第５アナログ信号である第６アナログ信号を出力する。具体的には、例えば、ダウンコンバータ１５は、周波数が第２周波数である第５アナログ信号を受けて、当該第５アナログ信号に対して周波数変換処理を行い、第２周波数より低い周波数である第１周波数の第６アナログ信号を出力する。
　Ａ／Ｄコンバータ１６は、ダウンコンバータ１５が出力する第６アナログ信号を受けて、当該第６アナログ信号に対してＡ／Ｄ変換処理を行い、Ａ／Ｄ変換処理後の当該第６アナログ信号であるデジタル信号を回路出力信号として出力する。具体的には、例えば、Ａ／Ｄコンバータ１６は、回路出力信号を歪み補償装置１００が備える学習部１６０に出力する。
　図２を参照して、実施の形態１に係る歪み補償装置１００が備えるニューラルネットワーク１４０について説明する。
　図２は、実施の形態１に係る歪み補償装置１００、及び、歪み補償装置１００が備えるニューラルネットワーク１４０の要部の構成の一例を示すブロック図である。なお、図１において、図１に示すブロックと同様のブロックには同一符号を付して説明を省略する。
　ニューラルネットワーク１４０は、入力層１４１、１以上の中間層１４２－１，・・・，１４２－Ｍ（Ｍは任意の自然数）、及び、出力層１４３を備える。
　図２に示すニューラルネットワーク１４０は、一例として、１個の中間層１４２－１を有する。
　入力層１４１は、Ｎ（Ｎは３以上の自然数）個のニューロン１４１－１，・・・，１４１－Ｎを有する。
　図２に示すニューラルネットワーク１４０は、一例として、３個のニューロン１４１－１，１４１－２，１４１－３を有する。
　ニューラルネットワーク１４０は、第１同相信号、第１直交信号、及び、第２包絡線信号である３個の信号が入力されるものであるため、入力層１４１のニューロン１４１－１，・・・，１４１－Ｎのうち、少なくとも３個のニューロンには、当該３個の信号のうち、当該ニューロンのそれぞれに対応する１個の信号が入力される。
　図２に示すニューラルネットワーク１４０は、一例として、ニューロン１４１－１に第１同相信号が入力され、ニューロン１４１－２に第１直交信号が入力され、ニューロン１４１－３に第２包絡線信号が入力される。
　中間層１４２－１，・・・，１４２－Ｍのそれぞれは、Ｊ（Ｊは２以上の自然数）個のニューロンを有する。中間層１４２－１，・・・，１４２－Ｍのそれぞれが有するニューロンの数は、同数であっても、異なる数であっても良い。
　以下、ある中間層１４２－ｍ（ｍはＭ以下の自然数）が有するあるニューロンをニューロン１４２－ｍ－ｊ（ｊはＪ以下の自然数）として記載して説明する。
　上述のとおり、図２に示すニューラルネットワーク１４０は、一例として、１個の中間層１４２－１を有する。図２に示す中間層１４２－１は、Ｊ個のニューロン１４２－１－１，・・・，１４２－１－Ｊを有する。
　中間層１４２－１が有するニューロン１４２－１－１，・・・，１４２－１－Ｊのそれぞれには、入力層１４１における３個のニューロン１４１－１，１４１－２，１４１－３のそれぞれが出力する信号値が入力される。すなわち、ニューロン１４２－１－１，・・・，１４２－１－Ｊのそれぞれには、第１同相信号、第１直交信号、及び、第２包絡線信号のそれぞれの信号値が入力される。
Figure JPOXMLDOC01-appb-I000001

Figure JPOXMLDOC01-appb-I000002

Figure JPOXMLDOC01-appb-I000003
　また、Ｆ｛＊｝は、活性化関数である。活性化関数であるＦ｛＊｝には、例えば、ｓｉｇｍｏｉｄ関数、ｔａｎｈ関数、又は、ＲｅＬＵ関数が使用される。
　出力層１４３は、２個のニューロン１４３－１，１４３－２を有する。
　出力層１４３のニューロン１４３－１，１４３－２のそれぞれは、ニューラルネットワーク１４０が備える中間層１４２－１，・・・，１４２－Ｍのうち、最も後段の第Ｍの中間層１４２－Ｍが有するニューロン１４２－Ｍ－１，・・・，１４２－Ｍ－Ｊのそれぞれが出力する信号値が入力される。
　図２に示すニューラルネットワーク１４０は、１個の中間層１４２－１を有するものであるため、出力層１４３が有するニューロン１４３－１，１４３－２のそれぞれには、中間層１４２－１が有するニューロン１４２－１－１，・・・，１４２－１－Ｊのそれぞれが出力する信号値が入力される。
Figure JPOXMLDOC01-appb-I000004
　ニューラルネットワーク１４０は、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力するものであるため、出力層１４３が有する２個のニューロン１４３－１，ニューロン１４３－２のうち、一方のニューロンは、歪み補償処理を行った後の第１同相信号である第２同相信号を出力し、他方のニューロンは、歪み補償処理を行った後の第１直交信号である第２直交信号を出力する。
　図２に示すニューラルネットワーク１４０は、一例として、ニューロン１４３－１が、歪み補償処理を行った後の第１同相信号である第２同相信号を出力し、ニューロン１４３－２が、歪み補償処理を行った後の第１直交信号である第２直交信号を出力するものである。
Figure JPOXMLDOC01-appb-I000005

Figure JPOXMLDOC01-appb-I000006

Figure JPOXMLDOC01-appb-I000007
　また、Ｇ１｛＊｝は、活性化関数である。活性化関数であるＧ１｛＊｝には、例えば、ｓｉｇｍｏｉｄ関数、ｔａｎｈ関数、ＲｅＬＵ関数、又は、恒等関数が使用される。
Figure JPOXMLDOC01-appb-I000008

Figure JPOXMLDOC01-appb-I000009

Figure JPOXMLDOC01-appb-I000010
　また、Ｇ２｛＊｝は、活性化関数である。活性化関数であるＧ２｛＊｝には、例えば、ｓｉｇｍｏｉｄ関数、ｔａｎｈ関数、ＲｅＬＵ関数、又は、恒等関数が使用される。
　以上のようにニューラルネットワーク１４０を構成することにより、中間層１４２－１が備えるニューロン１４２－１－１，・・・，１４２－１－Ｊは、例えば、バースト信号の立ち上がり時点からバースト信号が安定する時点までの期間である第１期間に有効になる１以上のニューロンにより構成される第１ニューロン群、第１期間の終了時点からバースト信号が安定している期間が終了する時点までの期間である第２期間に有効になる１以上のニューロンにより構成される第２ニューロン群、及び、第２期間の終了時点以降の期間である第３期間に有効になる１以上のニューロンにより構成される第３ニューロン群として動作する。
　したがって、以上のようにニューラルネットワーク１４０を構成することにより、歪み補償装置１００は、バースト信号の区間に応じて異なる歪み補償特性の歪み補償処理を行うことができる。
　また、以上のようにニューラルネットワーク１４０を構成することにより、第１ニューロン群を構成するニューロンの一部又は全部が、第２ニューロン群を構成するニューロンの一部として含まれ、第３ニューロン群を構成するニューロンの一部又は全部が、第２ニューロン群を構成するニューロンの一部として含まれる。
　したがって、以上のようにニューラルネットワーク１４０を構成することにより、歪み補償装置１００は、第１期間と第２期間との間、又は、第２期間と第３期間との間等において、歪み補償処理における歪み補償特性が連続的に変化するため、歪み補償装置１００に入力される入力信号がバースト信号であっても、すなわち、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、歪み補償処理を行うことができる。
　また、ニューラルネットワーク１４０が備える中間層１４２－１が有するニューロン１４２－１－１，・・・，１４２－１－Ｊの数を増やすことにより、歪み補償装置１００は、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、より精度の高い歪み補償処理を行うことができる。
　なお、上述の第１期間、第２期間と、及び、第３期間である３つの期間は、一例に過ぎず、これに限定されるものでない。期間は、２つの期間であっても、４つ以上の期間であっても良い。
　また、第１期間、第２期間と、及び、第３期間である３つの期間のそれぞれの開始時点と終了時点とは、一例に過ぎず、これに限定されるものでない。各期間の開始時点と終了時点とは、バースト信号の区間における任意の時点で良い。
　また、図２に示すニューラルネットワーク１４０において、図２に示す第１ニューロン群、第２ニューロン群、又は、第３ニューロン群のそれぞれを構成するニューロンは、一例に過ぎず、これに限定されるものでない。
　図２に示すニューラルネットワーク１４０は、ニューラルネットワーク１４０が備える中間層１４２－１を有するものであった。ニューラルネットワーク１４０は、ニューラルネットワーク１４０が備える中間層１４２が複数の中間層１４２－１，・・・，１４２－Ｍを有するものであっても良い。
　図３は、実施の形態１に係る歪み補償装置１００、及び、歪み補償装置１００が備えるニューラルネットワーク１４０の要部の構成の他の一例を示すブロック図である。なお、図３において、図２に示すブロックと同様のブロックには同一符号を付して説明を省略する。
　図３に示すニューラルネットワーク１４０は、複数の中間層１４２－１，・・・，１４２－Ｍを有するものである。
　図３に示す中間層１４２－１は、図２に示す中間層１４２－１と同様に、Ｊ個のニューロン１４２－１－１，・・・，１４２－１－Ｊを有する。ニューロン１４２－１－１，・・・，１４２－１－Ｊのそれぞれには、入力層１４１における３個のニューロン１４１－１，１４１－２，１４１－３のそれぞれが出力する信号値が入力される。
　また、図３に示すｋ（ｋは、２以上且つＭ以下の自然数）番目の中間層１４２－ｋが有するニューロン１４２－ｋ－１，・・・，１４２－ｋ－Ｊのそれぞれは、図３に示すｋ－１番目の中間層１４２－ｋ－１が有するニューロン１４２－ｋ－１－１，・・・，１４２－ｋ－１－Ｊのそれぞれが出力する信号値が入力される。なお、上述のとおり、中間層１４２－１，・・・，１４２－Ｍのそれぞれが有するニューロンの数は、同数であっても、異なる数であっても良い。
　また、図３に示す出力層１４３のニューロン１４３－１，１４３－２のそれぞれは、ニューラルネットワーク１４０が備えるＭ個の中間層１４２－１，・・・，１４２－Ｍのうち、最も後段の中間層１４２－Ｍが有するニューロン１４２－Ｍ－１，・・・，１４２－Ｍ－Ｊのそれぞれが出力する信号値が入力される。
Figure JPOXMLDOC01-appb-I000011

Figure JPOXMLDOC01-appb-I000012

Figure JPOXMLDOC01-appb-I000013
　また、Ｈ｛＊｝は、活性化関数である。活性化関数であるＨ｛＊｝には、例えば、ｓｉｇｍｏｉｄ関数、ｔａｎｈ関数、又は、ＲｅＬＵ関数が使用される。
Figure JPOXMLDOC01-appb-I000014

Figure JPOXMLDOC01-appb-I000015

Figure JPOXMLDOC01-appb-I000016

Figure JPOXMLDOC01-appb-I000017

Figure JPOXMLDOC01-appb-I000018

Figure JPOXMLDOC01-appb-I000019
　歪み補償装置１００は、ニューラルネットワーク１４０が備える中間層１４２－１，・・・，１４２－Ｍの数を増やすことにより、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、より精度の高い歪み補償処理を行うことができる。
　図２又は図３に示すニューラルネットワーク１４０は、ニューラルネットワーク１４０が備える入力層１４１が、３個のニューロン１４１－１，１４１－２，１４１－３を有するものであった。ニューラルネットワーク１４０は、上述のように、ニューラルネットワーク１４０が備える入力層１４１が、４個以上のニューロン１４１－１，・・・，１４１－Ｎを有するものであっても良い。
　図４は、実施の形態１に係る歪み補償装置１００、及び、歪み補償装置１００が備えるニューラルネットワーク１４０の要部の構成の他の一例を示すブロック図である。なお、図４において、図２又は図３に示すブロックと同様のブロックには同一符号を付して説明を省略する。
　図４に示す歪み補償装置１００は、図１に示す歪み補償装置１００の構成に加えて、６個の遅延素子１７０－１，・・・，１７０－６を備えたものである。
　また、図４に示すニューラルネットワーク１４０が備える入力層１４１は、９個のニューロン１４１－１，・・・，１４１－９を有する。
　入力層１４１が有する個のニューロン１４１－１，・・・，１４１－９には、第１同相信号、第１直交信号、及び、第２包絡線信号に加えて、第１同相信号、第１直交信号、又は、第２包絡線信号に基づく信号等が入力される。
　遅延素子１７０－１，・・・，１７０－６のそれぞれは、入力された信号を予め定められた時間間隔だけ遅延させる遅延処理を行い、遅延処理後の信号を出力するものである。
　具体的には、例えば、遅延素子１７０－１，１７０－２，１７０－３は、入力された信号を予め定められた第１時間間隔だけ遅延させる遅延処理を行い、遅延処理後の信号を出力する。また、遅延素子１７０－４，１７０－５，１７０－６は、入力された信号を第１時間間隔より長い予め定められた第２時間間隔だけ遅延させる遅延処理を行い、遅延処理後の信号を出力する。
　例えば、遅延素子１７０－１は、信号生成部１２０が生成した第１同相信号を受けて、当該第１同相信号に対して遅延処理を行い、遅延処理後の第１同相信号である第１遅延同相信号を出力する。
　また、例えば、遅延素子１７０－４は、信号生成部１２０が生成した第１同相信号を受けて、当該第１同相信号に対して遅延処理を行い、遅延処理後の第１同相信号である第２遅延同相信号を出力する。
　また、例えば、遅延素子１７０－２は、信号生成部１２０が生成した第１直交信号を受けて、当該第１直交信号に対して遅延処理を行い、遅延処理後の第１直交信号である第１遅延直交信号を出力する。
　また、例えば、遅延素子１７０－５は、信号生成部１２０が生成した第１直交信号を受けて、当該第１直交信号に対して遅延処理を行い、遅延処理後の第１直交信号である第２遅延直交信号を出力する。
　また、例えば、遅延素子１７０－３は、信号生成部１２０が生成した第１包絡線信号に基づく信号である第２包絡線信号を受けて、当該第２包絡線信号に対して遅延処理を行い、遅延処理後の第２包絡線信号である第１遅延包絡線信号を出力する。
　また、例えば、遅延素子１７０－６は、信号生成部１２０が生成した第１包絡線信号に基づく信号である第２包絡線信号を受けて、当該第２包絡線信号に対して遅延処理を行い、遅延処理後の第２包絡線信号である第２遅延包絡線信号を出力する。
　ニューラルネットワーク１４０には、第１同相信号、第１直交信号、第２包絡線信号、第１遅延同相信号、第２遅延同相信号、第１遅延直交信号、第２遅延直交信号、第１遅延包絡線信号、及び、第２遅延包絡線信号である９個の信号が入力される。
　具体的には、例えば、図４に示す９個のニューロン１４１－１，・・・，１４１－９のそれぞれには、当該９個の信号のうち、当該９個のニューロン１４１－１，・・・，１４１－９のそれぞれに対応する１個の信号が入力される。
　より具体的には、例えば、ニューロン１４１－１，１４１－２，１４１－３については、図２又は図３に示すニューロン１４１－１，１４１－２，１４１－３と同様に、ニューロン１４１－１に第１同相信号が入力され、ニューロン１４１－２に第１直交信号が入力され、ニューロン１４１－３に第２包絡線信号が入力される。また、ニューロン１４１－４には、第１遅延同相信号が入力され、ニューロン１４１－５には、第１遅延直交信号が入力され、ニューロン１４１－６には、第１遅延包絡線信号が入力される。また、ニューロン１４１－７には、第２遅延同相信号が入力され、ニューロン１４１－８には、第２遅延直交信号が入力され、ニューロン１４１－９には、第２遅延包絡線信号が入力される。
　中間層１４２－１が有するニューロン１４２－１－１，・・・，１４２－１－Ｊのそれぞれには、入力層１４１が有する９個のニューロン１４１－１，・・・，１４１－９のそれぞれが出力する信号値が入力される。

Figure JPOXMLDOC01-appb-I000020

Figure JPOXMLDOC01-appb-I000021

Figure JPOXMLDOC01-appb-I000022
　歪み補償装置１００は、ニューラルネットワーク１４０が備える入力層１４１が有するニューロン１４１－１，・・・，１４１－９の数を増やすことにより、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、より精度の高い歪み補償処理を行うことができる。
　学習部１６０について説明する。
　学習部１６０は、ニューラルネットワーク１４０の学習を行う。
　具体的には、学習部１６０は、信号合成部１５０が出力する出力信号と、当該出力信号に基づく回路出力信号を出力する信号回路１０が出力する回路出力信号とを取得し、当該出力信号及び当該回路出力信号に基づいて、ニューラルネットワーク１４０の学習を行う。
　具体的には、例えば、学習部１６０は、信号合成部１５０が出力する出力信号を、出力信号分岐部１７を介して取得する。また、学習部１６０は、信号回路１０が出力する回路出力信号を、出力信号分岐部１７、Ｄ／Ａコンバータ１１、アップコンバータ１２、パワーアンプ１３、信号分配部１４、ダウンコンバータ１５、及び、Ａ／Ｄコンバータ１６を介して取得する。
　より具体的には、例えば、学習部１６０は、信号合成部１５０が出力する出力信号と、信号回路１０が出力する回路出力信号とを学習用信号として用いて、ニューラルネットワーク１４０が備える中間層１４２－１，・・・，１４２－Ｍ及び出力層１４３が有する各ニューロンの重み係数を更新するための学習を行うことにより、ニューラルネットワーク１４０が備える中間層１４２－１，・・・，１４２－Ｍ及び出力層１４３が有する各ニューロンの重み係数を決定する。
　学習部１６０は、決定した各重み係数を学習結果としてニューラルネットワーク１４０に出力し、当該学習結果をニューラルネットワーク１４０に反映させる。
　ニューラルネットワーク１４０は、学習部１６０が出力する学習結果を受けて、当該学習結果である重み係数に基づいて、歪み補正処理を行う。
　学習部１６０は、例えば、教師あり学習により、ニューラルネットワーク１４０の学習を行う。具体的には、例えば、学習部１６０は、予め定められた教師用信号として、信号合成部１５０が出力する出力信号、又は、当該出力信号に相当する信号である複数の教師用出力信号と、教師用出力信号のそれぞれに対応する信号回路１０が出力する回路出力信号、又は、当該回路出力信号に相当する信号である教師用回路出力信号との信号組を備える。
　より具体的には、例えば、学習部１６０が備える教師用信号は、バースト信号の立ち上がり時点から立ち下がり時点までの全ての信号を含むバースト信号全体に対応する信号である。
　学習部１６０が備える教師用信号は、バースト信号全体に対応する信号に限るものではなく、例えば、バースト信号のうち、バースト信号の立ち上がり時点を含むバースト信号の一部であっても、バースト信号の立ち下がり時点を含むバースト信号の一部であっても、バースト信号の立ち上がり時点及び立ち下がり時点のいずれも含まないバースト信号の一部であっても良い。
　学習部１６０は、例えば、複数の教師用出力信号のうちから、学習部１６０が取得した信号合成部１５０が出力する出力信号の全体又は一部の信号が教師用出力信号に相当する教師用出力信号を選択する。学習部１６０は、選択した教師用出力信号に対応する教師用回路出力信号を教師として、学習部１６０が取得した信号回路１０が出力する回路出力信号と当該教師用回路出力信号と比較することにより、ニューラルネットワーク１４０の学習を行う。
　より具体的には、例えば、学習部１６０は、信号合成部１５０が出力する出力信号と、信号回路１０が出力する回路出力信号と、学習部１６０が備える教師用信号とに基づいて、誤差逆伝搬法によりニューラルネットワーク１４０の学習を行う。
　学習部１６０が行う学習における方法は、誤差逆伝搬法に限るものではなく、例えば、Ｓ．Ｓｉｎｇｈａｌにより、“ＴＲＡＩＮＩＮＧ　ＦＥＥＤ－ＦＯＲＷＡＲＤ　ＮＥＴＷＯＲＫＳ　ＷＩＴＨ　ＴＨＥ　ＥＸＴＥＮＤＥＤ　ＫＡＬＭＡＮ　ＡＬＧＯＲＩＴＨＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ａｃｏｕｓｔｉｃｓ，　Ｓｐｅｅｃｈ，　ａｎd　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ，　ＩＥＥＥ，　１９８９．）”に開示されているようなカルマンフィルタを用いた方法であっても良い。
　歪み補償装置１００は、学習部１６０を備え、学習部１６０がニューラルネットワーク１４０の学習を行うことにより、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、精度の高い歪み補償処理を行うことができる。
　なお、歪み補償装置１００において、学習部１６０は、必須の構成ではない。歪み補償装置１００が学習部１６０備えるものでない場合、歪み補償装置１００が備えるニューラルネットワーク１４０が備える中間層１４２－１，・・・，１４２－Ｍ又は出力層１４３が有する各ニューロンは、予め決められた重み係数に基づいて、各ニューロンが出力する出力信号の出力値の演算を行う。
　また、歪み補償装置１００が学習部１６０備える場合、学習部１６０は、必ずしも、信号合成部１５０が出力する全ての出力信号と、信号回路１０が出力する全ての回路出力信号とに基づいて、ニューラルネットワーク１４０の学習を行う必要はない。
　例えば、当該場合、学習部１６０は、予め定められた時間間隔毎に、信号合成部１５０が出力する出力信号と、信号回路１０が出力する全ての回路出力信号とに基づいて、ニューラルネットワーク１４０の学習を行っても良い。
　また、例えば、当該場合、学習部１６０は、取得する信号合成部１５０が出力する全ての出力信号、及び、信号回路１０が出力する全ての回路出力信号のうちから、予め決められた割合で当該出力信号及び当該回路出力信号を間引き、間引きを行った後の当該出力信号及び当該回路出力信号に基づいて、ニューラルネットワーク１４０の学習を行っても良い。
　また、例えば、歪み補償装置１００が、学習部１６０がニューラルネットワーク１４０の学習を行う学習モードと、学習部１６０が当該学習を行わずに歪み補償処理のみを行う歪み補償処理モードとの二つの動作モードを備え、ユーザ等の操作入力等により歪み補償装置１００が学習モードとして動作するように設定されている場合に、歪み補償装置１００は、学習部１６０によりニューラルネットワーク１４０の学習を行うようにしても良い。
　また、なお、学習部１６０は、信号合成部１５０が出力する出力信号を示す出力信号情報と、信号回路１０が出力する回路出力信号を示す回路出力信号情報とが予め記憶された不図示の記憶装置から、出力信号情報及び回路出力信号情報を取得し、当該出力信号情報が示す出力信号、及び、当該回路出力信号情報が示す回路出力信号に基づいて、ニューラルネットワーク１４０の学習を行っても良い。
　図５Ａ及び図５Ｂは、実施の形態１に係る歪み補償装置１００のハードウェア構成の一例を示す図である。
　当該図を参照して、実施の形態１に係る歪み補償装置１００の要部のハードウェア構成について説明する。
　図５Ａに示す如く、歪み補償装置１００は、コンピュータにより構成されており、当該コンピュータはプロセッサ５０１及びメモリ５０２を有している。メモリ５０２には、当該コンピュータを、信号取得部１１０、信号生成部１２０、低域通過濾波部１３０、ニューラルネットワーク１４０、信号合成部１５０、及び、学習部１６０として機能させるためのプログラムが記憶されている。メモリ５０２に記憶されているプログラムをプロセッサ５０１が読み出して実行することにより、信号取得部１１０、信号生成部１２０、低域通過濾波部１３０、ニューラルネットワーク１４０、信号合成部１５０、及び、学習部１６０の機能が実現される。
　また、図５Ｂに示す如く、歪み補償装置１００は、処理回路５０３により構成されても良い。この場合、信号取得部１１０、信号生成部１２０、低域通過濾波部１３０、ニューラルネットワーク１４０、信号合成部１５０、及び、学習部１６０の機能が処理回路５０３により実現されても良い。
　また、歪み補償装置１００はプロセッサ５０１、メモリ５０２及び処理回路５０３により構成されても良い（不図示）。この場合、信号取得部１１０、信号生成部１２０、低域通過濾波部１３０、ニューラルネットワーク１４０、信号合成部１５０、及び、学習部１６０の機能のうちの一部の機能がプロセッサ５０１及びメモリ５０２により実現されて、残余の機能が処理回路５０３により実現されるものであっても良い。
　プロセッサ５０１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、マイクロプロセッサ、マイクロコントローラ又はＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）を用いたものである。
　メモリ５０２は、例えば、半導体メモリ又は磁気ディスクを用いたものである。より具体的には、メモリ５０２は、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ－Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）又はＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）などを用いたものである。
　処理回路５０３は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、ＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）又はシステムＬＳＩ（Ｌａｒｇｅ－Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）を用いたものである。
　図６を参照して、実施の形態１に係る歪み補償装置１００の動作について説明する。
　図６は、実施の形態１に係る歪み補償装置１００の処理の一例を示すフローチャートである。歪み補償装置１００は、例えば、当該フローチャートの処理を繰り返し実行する。
　まず、ステップＳＴ６０１にて、信号取得部１１０は、入力信号を取得する。
　次に、ステップＳＴ６０２にて、信号生成部１２０は、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する。
　次に、ステップＳＴ６０３にて、低域通過濾波部１３０は、低域通過濾波処理後の第１包絡線信号である第２包絡線信号を出力する。
　次に、ステップＳＴ６０４にて、ニューラルネットワーク１４０は、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力する。
　次に、ステップＳＴ６０５にて、信号合成部１５０は、第２同相信号及び第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する。
　次に、ステップＳＴ６０６にて、学習部１６０は、ニューラルネットワーク１４０の学習を行う。
　次に、ステップＳＴ６０７にて、学習部１６０は、学習結果をニューラルネットワーク１４０に出力し、当該学習結果をニューラルネットワーク１４０に反映させる。
　ステップＳＴ６０７の後、歪み補償装置１００は、当該フローチャートの処理を終了する。歪み補償装置１００は、当該フローチャートの処理を終了した後、ステップＳＴ６０１に戻り、当該フローチャートの処理を繰り返し実行する。
　なお、歪み補償装置１００が、学習部１６０を備えていない場合、又は、学習部１６０を備えているが学習部１６０により学習を行わない場合等の歪み補償装置１００が学習を行わない場合において、ステップＳＴ６０６及びステップＳＴ６０７の処理は、省略される。
　以上のように、実施の形態１に係る歪み補償装置１００は、デジタル信号を入力信号として取得する信号取得部１１０と、信号取得部１１０が取得した入力信号を受けて、当該入力信号に基づいて、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する信号生成部１２０と、信号生成部１２０が生成した第１同相信号及び第１直交信号、並びに、信号生成部１２０が生成した第１包絡線信号に基づく信号である第２包絡線信号が入力され、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力するニューラルネットワーク１４０と、ニューラルネットワーク１４０が出力する第２同相信号及び第２直交信号を受けて、当該第２同相信号及び当該第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する信号合成部１５０と、を備えた。
　このように構成することにより、歪み補償装置１００は、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、歪み補償処理を行うことができる。
　また、このように構成することにより、歪み補償装置１００は、特許文献１に開示された従来の歪み補償装置のように、所定の周期ごとに歪み補償特性を更新する必要がない。そのため、歪み補償装置１００は、従来の歪み補償装置と比較して、歪み補償処理における処理負荷を低減することができる。
　また、以上のように、実施の形態１に係る歪み補償装置１００は、上述の構成に加えて、信号生成部１２０が生成した第１包絡線信号を受けて、当該第１包絡線信号に対して低域通過濾波処理を行い、低域通過濾波処理後の当該第１包絡線信号である第２包絡線信号を出力する低域通過濾波部１３０を備えた。
　このように構成することにより、歪み補償装置１００は、歪み補償装置１００に入力されるバースト信号等の入力信号の包絡信号を、より忠実に抽出することができる。そのため、歪み補償装置１００は、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、より精度の高い歪み補償処理を行うことができる。
　なお、歪み補償装置１００において、低域通過濾波部１３０は必須の構成ではなく、歪み補償装置１００は、低域通過濾波部１３０を備えるものでなくても良い。歪み補償装置１００が低域通過濾波部１３０を備えていない場合、ニューラルネットワーク１４０は、信号生成部１２０が生成した第１包絡線信号が第２包絡線信号として入力される。
　また、以上のように、実施の形態１に係る歪み補償装置１００は、上述の構成に加えて、信号合成部１５０が出力する出力信号と、当該出力信号に基づく回路出力信号を出力する信号回路１０が出力する回路出力信号とに基づいて、ニューラルネットワーク１４０の学習を行う学習部１６０を備えた。
　このように構成することにより、歪み補償装置１００は、学習部１６０がニューラルネットワーク１４０の学習を行うことにより、信号回路１０が出力する回路出力信号がバースト信号であっても、信号回路１０が出力する回路出力信号の信号品質の劣化を低減しつつ、精度の高い歪み補償処理を行うことができる。
　なお、実施の形態１において、信号回路１０が備える出力信号分岐部１７は、歪み補償装置１００に備えられても良い。歪み補償装置１００が出力信号分岐部１７を備える場合、出力信号分岐部１７の機能は、図５Ａ及び図５Ｂに一例を示したハードウェア構成におけるプロセッサ５０１及びメモリ５０２により実現されるものであっても良く、又は処理回路５０３により実現されるものであっても良い。
実施の形態２．
　図７及び図８を参照して、実施の形態２に係る歪み補償装置１００ａについて説明する。
　図７を参照して、実施の形態２に係る歪み補償装置１００ａ、及び、歪み補償装置１００ａが適用された信号回路１０ａの要部の構成について説明する。
　図７は、実施の形態２に係る歪み補償装置１００ａ、及び、歪み補償装置１００ａが適用された信号回路１０ａの要部の構成の一例を示すブロック図である。
　信号回路１０ａは、実施の形態１に係る信号回路１０において、出力信号分岐部１７が削除され、入力信号分岐部１８が追加されたものである。
　すなわち、信号回路１０ａは、歪み補償装置１００ａ、入力信号分岐部１８、Ｄ／Ａコンバータ１１、アップコンバータ１２、パワーアンプ１３、信号分配部１４、ダウンコンバータ１５、及び、Ａ／Ｄコンバータ１６を備える。
　また、歪み補償装置１００ａは、実施の形態１に係る歪み補償装置１００が備える学習部１６０が学習部１６０ａに変更されたものである。
　すなわち、歪み補償装置１００ａは、信号取得部１１０、信号生成部１２０、低域通過濾波部１３０、ニューラルネットワーク１４０、信号合成部１５０、及び、学習部１６０ａを備える。
　図７において、図１に示すブロックと同様のブロックには同一符号を付して説明を省略する。
　信号回路１０ａが備えるＤ／Ａコンバータ１１は、歪み補償装置１００が出力するデジタル信号である出力信号を受けて、当該出力信号に対してＤ／Ａ変換処理を行い、Ｄ／Ａ変換処理後の当該出力信号である第１アナログ信号を出力する。
　具体的には、信号回路１０ａが備えるＤ／Ａコンバータ１１は、歪み補償装置１００ａが備える信号合成部１５０が出力する出力信号を受けて、当該出力信号に対してＤ／Ａ変換処理を行い、Ｄ／Ａ変換処理後の当該出力信号である第１アナログ信号を出力する。
　信号回路１０ａが備える入力信号分岐部１８は、デジタル信号である入力信号を受けて、当該入力信号を複製することにより２つの入力信号に分岐する。具体的には、例えば、入力信号分岐部１８は、不図示の外部装置、不図示の外部回路、又は、信号回路１０が備える不図示の素子等が出力するデジタル信号を入力信号として受けて、当該入力信号を複製することにより２つの入力信号に分岐する。入力信号分岐部１８は、分岐後の２つの入力信号の一方を歪み補償装置１００ａが備える信号取得部１１０に出力し、分岐後の２つの入力信号の他方を歪み補償装置１００ａが備える学習部１６０ａに出力する。
　歪み補償装置１００ａが備える信号取得部１１０は、入力信号分岐部１８が出力する２つの入力信号のうちの一方の入力信号を取得する。
　歪み補償装置１００ａが備える学習部１６０ａは、ニューラルネットワーク１４０の学習を行う。
　学習部１６０ａは、ニューラルネットワーク１４０の学習を行う。
　具体的には、学習部１６０ａは、信号取得部１１０が取得する入力信号と、信号合成部１５０が出力する出力信号に基づく回路出力信号を出力する信号回路１０ａが出力する回路出力信号とを取得し、当該入力信号及び当該回路出力信号に基づいて、ニューラルネットワーク１４０の学習を行う。
　具体的には、例えば、学習部１６０ａは、信号取得部１１０が取得する入力信号に相当する入力信号を、入力信号分岐部１８を介して取得する。また、学習部１６０ａは、信号回路１０ａが出力する回路出力信号を、Ｄ／Ａコンバータ１１、アップコンバータ１２、パワーアンプ１３、信号分配部１４、ダウンコンバータ１５、及び、Ａ／Ｄコンバータ１６を介して取得する。
　より具体的には、例えば、学習部１６０ａは、信号取得部１１０が取得する入力信号と、信号回路１０が出力する回路出力信号とを学習用信号として用いて、ニューラルネットワーク１４０が備える中間層１４２－１，・・・，１４２－Ｍ及び出力層１４３が有する各ニューロンの重み係数を更新するための学習を行うことにより、ニューラルネットワーク１４０が備える中間層１４２－１，・・・，１４２－Ｍ及び出力層１４３が有する各ニューロンの重み係数を決定する。
　学習部１６０ａは、決定した各重み係数を学習結果としてニューラルネットワーク１４０に出力し、当該学習結果をニューラルネットワーク１４０に反映させる。
　ニューラルネットワーク１４０は、学習部１６０ａが出力する学習結果を受けて、当該学習結果である重み係数に基づいて、歪み補正処理を行う。
　学習部１６０ａは、例えば、教師あり学習により、ニューラルネットワーク１４０の学習を行う。具体的には、例えば、学習部１６０ａは、予め定められた教師用信号として、信号取得部１１０が取得する入力信号、又は、当該入力信号に相当する信号である複数の教師用入力信号と、教師用入力信号のそれぞれに対応する信号回路１０が出力する回路出力信号、又は、当該回路出力信号に相当する信号である教師用回路出力信号との信号組を備える。
　より具体的には、例えば、学習部１６０ａが備える教師用信号は、バースト信号の立ち上がり時点から立ち下がり時点までの全ての信号を含むバースト信号全体に対応する信号である。
　学習部１６０ａが備える教師用信号は、バースト信号全体に対応する信号に限るものではなく、例えば、バースト信号のうち、バースト信号の立ち上がり時点を含むバースト信号の一部であっても、バースト信号の立ち下がり時点を含むバースト信号の一部であっても、バースト信号の立ち上がり時点及び立ち下がり時点のいずれも含まないバースト信号の一部であっても良い。
　学習部１６０ａは、例えば、複数の教師用入力信号のうちから、学習部１６０ａが取得した信号取得部１１０が取得する入力信号の全体又は一部の信号が教師用入力信号に相当する教師用入力信号を選択する。学習部１６０ａは、選択した教師用入力信号に対応する教師用回路出力信号を教師として、学習部１６０ａが取得した信号回路１０が出力する回路出力信号と当該教師用回路出力信号と比較することにより、ニューラルネットワーク１４０の学習を行う。
　より具体的には、例えば、学習部１６０ａは、例えば、Ｍｏｈａｍｅｄ　Ｄｏｕｆａｎａにより“Ａ　Ｎｅｕｒａｌ　Ｎｅｔｗｏｒｋ　ｂａｓｅｄ　Ｏｎ－Ｌｉｎｅ　Ａｄａｐｔｉｖｅ　Ｐｒｅｄｉｓｔｏｒｔｅｒ　ｆｏｒ　Ｐｏｗｅｒ　Ａｍｐｌｉｆｉｅｒ（ＩＥＥＥ　１１ｔｈ　Ａｎｎｕａｌ　Ｗｉｒｅｌｅｓｓ　アンｄ　Ｍｉｃｒｏｗａｖｅ　Ｔｅｃｈｎｏｌｏｇｙ　Ｃｏｎｆｅｒｅｎｃｅ　（ＷＡＭＩＣＯＮ），　２０１０．）”に開示されているような学習方法により、ニューラルネットワーク１４０の学習を行う。
　歪み補償装置１００ａは、学習部１６０ａを備え、学習部１６０ａがニューラルネットワーク１４０の学習を行うことにより、信号回路１０ａが出力する回路出力信号がバースト信号であっても、信号回路１０ａが出力する回路出力信号の信号品質の劣化を低減しつつ、精度の高い歪み補償処理を行うことができる。
　なお、歪み補償装置１００ａにおいて、学習部１６０ａは、実施の形態１に係る歪み補償装置１００が備える学習部１６０と同様に、必須の構成ではない。
　また、なお、学習部１６０ａは、信号取得部１１０が取得する入力信号を示す入力信号情報と、信号回路１０が出力する回路出力信号を示す回路出力信号情報とが予め記憶された不図示の記憶装置から、入力信号情報及び回路出力信号情報を取得し、当該入力信号情報が示す入力信号、及び、当該回路出力信号情報が示す回路出力信号に基づいて、ニューラルネットワーク１４０の学習を行っても良い。
　また、なお、実施の形態２に係る歪み補償装置１００ａが備える信号取得部１１０、信号生成部１２０、低域通過濾波部１３０、ニューラルネットワーク１４０、信号合成部１５０、及び、学習部１６０ａの各機能は、実施の形態１において図５Ａ及び図５Ｂに一例を示したハードウェア構成におけるプロセッサ５０１及びメモリ５０２により実現されるものであっても良く、又は処理回路５０３により実現されるものであっても良い。
　図８を参照して、実施の形態２に係る歪み補償装置１００ａの動作について説明する。
　図８は、実施の形態２に係る歪み補償装置１００ａの処理の一例を示すフローチャートである。歪み補償装置１００ａは、例えば、当該フローチャートの処理を繰り返し実行する。
　まず、ステップＳＴ８０１にて、信号取得部１１０は、入力信号を取得する。
　次に、ステップＳＴ８０２にて、信号生成部１２０は、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する。
　次に、ステップＳＴ８０３にて、低域通過濾波部１３０は、低域通過濾波処理後の第１包絡線信号である第２包絡線信号を出力する。
　次に、ステップＳＴ８０４にて、ニューラルネットワーク１４０は、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力する。
　次に、ステップＳＴ８０５にて、信号合成部１５０は、第２同相信号及び第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する。
　次に、ステップＳＴ８０６にて、学習部１６０ａは、ニューラルネットワーク１４０の学習を行う。
　次に、ステップＳＴ８０７にて、学習部１６０ａは、学習結果をニューラルネットワーク１４０に出力し、当該学習結果をニューラルネットワーク１４０に反映させる。
　ステップＳＴ８０７の後、歪み補償装置１００ａは、当該フローチャートの処理を終了する。歪み補償装置１００ａは、当該フローチャートの処理を終了した後、ステップＳＴ８０１に戻り、当該フローチャートの処理を繰り返し実行する。
　なお、歪み補償装置１００ａが、学習部１６０ａを備えていない場合、又は、学習部１６０ａを備えているが学習部１６０ａにより学習を行わない場合等の歪み補償装置１００ａが学習を行わない場合において、ステップＳＴ８０６及びステップＳＴ８０７の処理は、省略される。
　以上のように、実施の形態２に係る歪み補償装置１００ａは、デジタル信号を入力信号として取得する信号取得部１１０と、信号取得部１１０が取得した入力信号を受けて、当該入力信号に基づいて、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する信号生成部１２０と、信号生成部１２０が生成した第１同相信号及び第１直交信号、並びに、信号生成部１２０が生成した第１包絡線信号に基づく信号である第２包絡線信号が入力され、歪み補償処理を行った後の第１同相信号である第２同相信号と、歪み補償処理を行った後の第１直交信号である第２直交信号とを出力するニューラルネットワーク１４０と、ニューラルネットワーク１４０が出力する第２同相信号及び第２直交信号を受けて、当該第２同相信号及び当該第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する信号合成部１５０と、を備えた。
　このように構成することにより、歪み補償装置１００ａは、信号回路１０ａが出力する回路出力信号がバースト信号であっても、信号回路１０ａが出力する回路出力信号の信号品質の劣化を低減しつつ、歪み補償処理を行うことができる。
　また、このように構成することにより、歪み補償装置１００ａは、特許文献１に開示された従来の歪み補償装置のように、所定の周期ごとに歪み補償特性を更新する必要がない。そのため、歪み補償装置１００ａは、従来の歪み補償装置と比較して、歪み補償処理における処理負荷を低減することができる。
　また、以上のように、実施の形態２に係る歪み補償装置１００ａは、上述の構成に加えて、信号生成部１２０が生成した第１包絡線信号を受けて、当該第１包絡線信号に対して低域通過濾波処理を行い、低域通過濾波処理後の当該第１包絡線信号である第２包絡線信号を出力する低域通過濾波部１３０を備えた。
　このように構成することにより、歪み補償装置１００ａは、歪み補償装置１００ａに入力されるバースト信号等の入力信号の包絡信号を、より忠実に抽出することができる。そのため、歪み補償装置１００ａは、信号回路１０ａが出力する回路出力信号がバースト信号であっても、信号回路１０ａが出力する回路出力信号の信号品質の劣化を低減しつつ、より精度の高い歪み補償処理を行うことができる。
　なお、歪み補償装置１００ａにおいて、低域通過濾波部１３０は必須の構成ではなく、歪み補償装置１００ａは、低域通過濾波部１３０を備えるものでなくても良い。歪み補償装置１００ａが低域通過濾波部１３０を備えていない場合、ニューラルネットワーク１４０は、信号生成部１２０が生成した第１包絡線信号が第２包絡線信号として入力される。
　また、以上のように、実施の形態２に係る歪み補償装置１００ａは、上述の構成に加えて、信号取得部１１０が取得する入力信号と、信号合成部１５０が出力する出力信号に基づく回路出力信号を出力する信号回路１０ａが出力する回路出力信号とに基づいて、ニューラルネットワーク１４０の学習を行う学習部１６０ａとを備えた。
　このように構成することにより、歪み補償装置１００ａは、学習部１６０ａがニューラルネットワーク１４０の学習を行うことにより、信号回路１０ａが出力する回路出力信号がバースト信号であっても、信号回路１０ａが出力する回路出力信号の信号品質の劣化を低減しつつ、精度の高い歪み補償処理を行うことができる。
　なお、実施の形態２において、信号回路１０ａが備える入力信号分岐部１８は、歪み補償装置１００ａに備えられても良い。歪み補償装置１００ａが入力信号分岐部１８を備える場合、入力信号分岐部１８の機能は、実施の形態１において図５Ａ及び図５Ｂに一例を示したハードウェア構成におけるプロセッサ５０１及びメモリ５０２により実現されるものであっても良く、又は処理回路５０３により実現されるものであっても良い。
　なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　本発明の歪み補償装置は、信号回路に適用することができる。
　１０，１０ａ　信号回路、１１　Ｄ／Ａコンバータ、１２　アップコンバータ、１３　パワーアンプ、１４　信号分配部、１５　ダウンコンバータ、１６　Ａ／Ｄコンバータ、１７　出力信号分岐部、１８　入力信号分岐部、１００，１００ａ　歪み補償装置、１１０　信号取得部、１２０　信号生成部、１３０　低域通過濾波部、１４０　ニューラルネットワーク、１４１　入力層、１４２－１，・・・，１４２－ｋ－１，１４２－ｋ，・・・，１４２－Ｍ　中間層、１４３　出力層、１５０　信号合成部、１６０，１６０ａ　学習部、１７０－１，・・・，１７０－６　遅延素子、１４１－１，１４１－２，１４１－３，・・・１４１－Ｎ，１４２－１－１，・・・，１４２－１－ｊ・・・，１４２－１－Ｊ，・・・，１４２－ｍ－ｊ，・・・，１４２－ｋ－１－１，・・・，１４２－ｋ－１－ｊ，・・・，１４２－ｋ－１－Ｊ，１４２－ｋ－１，・・・，１４２－ｋ－ｌ，・・・，１４２－ｋ－Ｊ，１４２－Ｍ－１，・・・，１４２－Ｍ－Ｊ，１４３－１，１４３－２　ニューロン。５０１　プロセッサ、５０２　メモリ、５０３　処理回路。

Claims (5)

  1. 　デジタル信号を入力信号として取得する信号取得部と、
    　前記信号取得部が取得した前記入力信号を受けて、当該入力信号に基づいて、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する信号生成部と、
    　前記信号生成部が生成した前記第１同相信号及び前記第１直交信号、並びに、前記信号生成部が生成した前記第１包絡線信号に基づく信号である第２包絡線信号が入力され、歪み補償処理を行った後の前記第１同相信号である第２同相信号と、歪み補償処理を行った後の前記第１直交信号である第２直交信号とを出力するニューラルネットワークと、
    　前記ニューラルネットワークが出力する前記第２同相信号及び前記第２直交信号を受けて、当該第２同相信号及び当該第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する信号合成部と、
    　を備えたこと
    　を特徴とする歪み補償装置。
  2. 　前記信号生成部が生成した前記第１包絡線信号を受けて、当該第１包絡線信号に対して低域通過濾波処理を行い、低域通過濾波処理後の当該第１包絡線信号である前記第２包絡線信号を出力する低域通過濾波部を備えたこと
    　を特徴とする請求項１記載の歪み補償装置。
  3. 　前記信号合成部が出力する前記出力信号と、当該出力信号に基づく回路出力信号を出力する信号回路が出力する前記回路出力信号とに基づいて、前記ニューラルネットワークの学習を行う学習部を備えたこと
    　を特徴とする請求項１又は請求項２記載の歪み補償装置。
  4. 　前記信号取得部が取得する前記入力信号と、前記信号合成部が出力する前記出力信号に基づく回路出力信号を出力する信号回路が出力する前記回路出力信号とに基づいて、前記ニューラルネットワークの学習を行う学習部を備えたこと
    　を特徴とする請求項１又は請求項２記載の歪み補償装置。
  5. 　信号取得部が、デジタル信号を入力信号として取得する信号取得ステップと、
    　信号生成部が、前記信号取得ステップにより取得された前記入力信号を受けて、当該入力信号に基づいて、第１同相信号、第１直交信号、及び、第１包絡線信号を生成する信号生成ステップと、
    　前記信号生成ステップにより生成された前記第１同相信号及び前記第１直交信号、並びに、前記信号生成ステップにより生成された前記第１包絡線信号に基づく信号である第２包絡線信号が入力され、歪み補償処理を行った後の前記第１同相信号である第２同相信号と、歪み補償処理を行った後の前記第１直交信号である第２直交信号とを出力するニューラルネットワークが、前記第１同相信号、前記第１直交信号、及び、前記第２包絡線信号に基づいて、前記第２同相信号及び前記第２直交信号を出力する信号出力ステップと、
    　信号合成部が、前記信号出力ステップにより出力された前記第２同相信号及び前記第２直交信号を受けて、当該第２同相信号及び当該第２直交信号を合成し、合成後のデジタル信号を出力信号として出力する信号合成ステップと、
    　を備えたこと
    　を特徴とする歪み補償方法。
PCT/JP2019/045921 2019-11-25 2019-11-25 歪み補償装置及び歪み補償方法 WO2021106033A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/045921 WO2021106033A1 (ja) 2019-11-25 2019-11-25 歪み補償装置及び歪み補償方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/045921 WO2021106033A1 (ja) 2019-11-25 2019-11-25 歪み補償装置及び歪み補償方法

Publications (1)

Publication Number Publication Date
WO2021106033A1 true WO2021106033A1 (ja) 2021-06-03

Family

ID=76130151

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/045921 WO2021106033A1 (ja) 2019-11-25 2019-11-25 歪み補償装置及び歪み補償方法

Country Status (1)

Country Link
WO (1) WO2021106033A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157270A1 (ja) * 2022-02-21 2023-08-24 三菱電機株式会社 増幅器および信号分配方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH048019A (ja) * 1990-04-26 1992-01-13 Fujitsu Ltd 復調装置
JPH0837427A (ja) * 1994-07-25 1996-02-06 Nec Corp 非線形特性発生回路
JPH1155132A (ja) * 1997-07-30 1999-02-26 Nec Corp 無線機及び無線通信方法
JP2003520478A (ja) * 2000-01-13 2003-07-02 シーメンス アクチエンゲゼルシヤフト 高周波高電力増幅器を直線化する方法及び装置
JP2005079935A (ja) * 2003-09-01 2005-03-24 Rikogaku Shinkokai 適応プリディストーション型歪補償電力増幅器
US7251293B2 (en) * 2003-06-27 2007-07-31 Andrew Corporation Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
WO2010106752A1 (ja) * 2009-03-19 2010-09-23 パナソニック株式会社 歪補正受信機及び歪補正方法
EP2538553A1 (en) * 2011-06-21 2012-12-26 Alcatel Lucent Apparatus and method for mitigating impairments of a transmit signal
JP2013081108A (ja) * 2011-10-04 2013-05-02 Sumitomo Electric Ind Ltd 増幅装置、デジタル信号処理装置、及び無線通信装置
JP2018133603A (ja) * 2017-02-13 2018-08-23 株式会社日立国際電気 プリディストータ
JP2018148488A (ja) * 2017-03-08 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH048019A (ja) * 1990-04-26 1992-01-13 Fujitsu Ltd 復調装置
JPH0837427A (ja) * 1994-07-25 1996-02-06 Nec Corp 非線形特性発生回路
JPH1155132A (ja) * 1997-07-30 1999-02-26 Nec Corp 無線機及び無線通信方法
JP2003520478A (ja) * 2000-01-13 2003-07-02 シーメンス アクチエンゲゼルシヤフト 高周波高電力増幅器を直線化する方法及び装置
US7251293B2 (en) * 2003-06-27 2007-07-31 Andrew Corporation Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
JP2005079935A (ja) * 2003-09-01 2005-03-24 Rikogaku Shinkokai 適応プリディストーション型歪補償電力増幅器
WO2010106752A1 (ja) * 2009-03-19 2010-09-23 パナソニック株式会社 歪補正受信機及び歪補正方法
EP2538553A1 (en) * 2011-06-21 2012-12-26 Alcatel Lucent Apparatus and method for mitigating impairments of a transmit signal
JP2013081108A (ja) * 2011-10-04 2013-05-02 Sumitomo Electric Ind Ltd 増幅装置、デジタル信号処理装置、及び無線通信装置
JP2018133603A (ja) * 2017-02-13 2018-08-23 株式会社日立国際電気 プリディストータ
JP2018148488A (ja) * 2017-03-08 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157270A1 (ja) * 2022-02-21 2023-08-24 三菱電機株式会社 増幅器および信号分配方法
JP7475564B2 (ja) 2022-02-21 2024-04-26 三菱電機株式会社 増幅器および信号分配方法

Similar Documents

Publication Publication Date Title
Holzmann et al. Echo state networks with filter neurons and a delay&sum readout
JP4857446B2 (ja) アナログデジタル変換システム、アナログデジタル変換方法、及び、コンピュータ読み取り可能な媒体
JP2004209087A (ja) 超音波診断装置
WO2021106033A1 (ja) 歪み補償装置及び歪み補償方法
CN103229237A (zh) 信号处理设备、信号处理方法以及信号处理程序
Kukde et al. Incremental learning based adaptive filter for nonlinear distributed active noise control system
JP2009501958A (ja) オーディオ信号修正
Batista et al. A fully LMS/NLMS adaptive scheme applied to sparse-interpolated Volterra filters with removed boundary effect
CN110889197B (zh) 基于神经网络的自适应前馈式主动降噪方法、计算机可读存储介质、电子设备
GB2281989A (en) Suppressing undesired signal components by use of a split filter
CN109756197A (zh) 一种具有非线性失真补偿的通信***及方法
JP2016052082A (ja) 制御器設計装置、制御器設計方法及びプログラム
WO2021054118A1 (ja) パラメータ決定装置、信号送信装置、パラメータ決定方法、信号送信方法、及び、記録媒体
JP4603464B2 (ja) 中継装置および受信装置
US20230275788A1 (en) Signal transmission apparatus, parameter determination apparatus, signal transmission method, parameter determination method and recording medium
JP7294031B2 (ja) 情報処理装置、情報処理方法、プログラム、予測装置および予測方法
Hong et al. Fast Automatic Circuit Optimization Using Deep Learning
WO2024001233A1 (zh) 数字预失真方案或硬件结构的实现方法、设备和介质
Suetake et al. An RBFN–Wiener hybrid filter using higher order signal statistics
JP2631662B2 (ja) 超音波受波整相回路
JP3920879B2 (ja) 標本化関数発生装置およびデジタル−アナログ変換器
Zhang et al. Nonlinear autoregressive spline neural filter and its application
JP2007052677A (ja) Ｓｏｍニューラルネット学習制御装置
JP7055211B2 (ja) データ処理システムおよびデータ処理方法
CN114665844A (zh) 一种基于改进变步长lmp算法的自干扰抵消方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19954564

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19954564

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP