WO2021105453A1 - Bauteil für ein display und verfahren zur herstellung eines bauteils - Google Patents

Bauteil für ein display und verfahren zur herstellung eines bauteils Download PDF

Info

Publication number
WO2021105453A1
WO2021105453A1 PCT/EP2020/083771 EP2020083771W WO2021105453A1 WO 2021105453 A1 WO2021105453 A1 WO 2021105453A1 EP 2020083771 W EP2020083771 W EP 2020083771W WO 2021105453 A1 WO2021105453 A1 WO 2021105453A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor chips
carrier layer
carrier
component
Prior art date
Application number
PCT/EP2020/083771
Other languages
English (en)
French (fr)
Inventor
Thomas Schwarz
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/636,204 priority Critical patent/US20220293836A1/en
Publication of WO2021105453A1 publication Critical patent/WO2021105453A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • One object is to specify a component, in particular for a display device, which is designed to be compact and easy to assemble and contact. Another object is to specify a safe and inexpensive method for producing a component.
  • the semiconductor chips 2 can be arranged in such a way that they laterally bridge two partial layers 1A and 1B of different electrical polarities in a plan view of the carrier layer 1.
  • Each semiconductor chip 2 can thus be assigned two sub-layers 1A and 1B of different electrical polarities, with the semiconductor chip 2 covering the two sub-layers 1A and 1B belonging to it in a plan view and laterally bridging the intermediate area IS arranged between the two sub-layers 1A and 1B.
  • the semiconductor chip 2 can be mechanically and electrically connected to the two sublayers 1A and 1B associated with it via connecting layers 2S.
  • some or all of the partial layers 1A and 1B of the carrier layer 1 can be freely accessible in regions on the side surfaces of the component 100.
  • some or all of the anodes or all of the cathodes of laterally adjacent pixels can be electrically connected to one another, in particular even after the separation. This is even desirable with regard to the electrical functionality of a cross-matrix circuit and also increases the stability of the carrier layer 1 or of the component 100.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Bauteil (100) mit einem Träger (10) und einer Mehrzahl von Halbleiterchips (2) angegeben, bei dem der Träger eine einlagig ausgeführte und elektrisch leitfähige Trägerschicht (1) aufweist, wobei die Trägerschicht (1) strukturiert ausgebildet ist und eine Mehrzahl von Teilschichten (1A, 1B) aufweist. Die Trägerschicht weist eine Montagefläche (1M) auf, auf der die Halbleiterchips (2) angeordnet sind, wobei die Halbleiterchips (2) von der Trägerschicht (1) mechanisch getragen und mit den Teilschichten (1A, 1B) elektrisch leitend verbunden sind. Der Träger (10) weist eine gemeinsame Elektrode für Halbleiterchips (2) einer Gruppe aus mehreren Halbleiterchips (2) auf, wobei die gemeinsame Elektrode durch eine der Teilschichten (1A, 1B) oder durch mehrere miteinander im elektrischen Kontakt stehende Teilschichten (1A, 1B) der Trägerschicht (1) gebildet ist. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauteils (100) angegeben.

Description

Beschreibung
BAUTEIL FÜR EIN DISPLAY UND VERFAHREN ZUR HERSTELLUNG EINES
BAUTEILS
Es wird ein Bauteil insbesondere für ein Display beziehungsweise für eine Anzeigevorrichtung angegeben. Des Weiteren wird ein Verfahren zur Herstellung eines Bauteils, insbesondere eines hier beschriebenen Bauteils, angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019 218 501.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bauteile, insbesondere LED-Chips, für Anzeigevorrichtungen werden aus Kostengründen immer kleiner gestaltet. Dadurch steigen die Anforderungen zum Beispiel an die Leiterplatten, auf der die LED-Chips montiert und elektrisch kontaktiert sind. Zum Beispiel ist ein zweilagiger oder mehrlagiger Aufbau der Leiterplatte ein Kostentreiber, da ein solcher Aufbau oft nur durch Verwendung von kostenintensiven, additiv hergestellten Leiterbahnen realisierbar ist, und so in der Regel mit einer langen Prozesskette umfassend Laminieren, Bohren, beidseitige Fototechnik, Strukturieren, Galvanisierungs- und Ätzprozesse verbunden ist.
Eine Aufgabe ist es, ein Bauteil insbesondere für eine Anzeigevorrichtung anzugeben, das kompakt ausgestaltet und leicht zu montieren und zu kontaktieren ist. Eine weitere Aufgabe ist es, ein sicheres und kostengünstiges Verfahren zur Herstellung eines Bauteils anzugeben. Diese Aufgaben werden durch ein Bauteil gemäß dem Hauptanspruch sowie durch ein Verfahren zur Herstellung eines Bauteils, insbesondere eines hier beschriebenen Bauteils, gelöst. Weitere Ausgestaltungen des Bauteils oder des Verfahrens zur Herstellung des Bauteils sind Gegenstand der weiteren Ansprüche.
Gemäß zumindest einer Ausführungsform des Bauteils weist dieses einen Träger und eine Mehrzahl von darauf angeordneten Halbleiterchips auf. Die Halbleiterchips sind insbesondere optoelektronische Halbleiterchips, die zum Beispiel zur Erzeugung elektromagnetischer Strahlung etwa im infraroten, sichtbaren oder im ultravioletten Spektralbereich eingerichtet sind. Die Halbleiterchips können Flip-Chips oder Mikro-LEDs sein. Auch ist es möglich, dass die Halbleiterchips trägerlose oder gehäuselose LED-Chips sind.
Mehrere Halbleiterchips, zum Beispiel genau drei oder genau vier Halbleiterchips, können eine Gruppe zur Darstellung eines Bildpunkts, das heißt eines Pixels, bilden. Die Halbleiterchips derselben Gruppe sind insbesondere zur Erzeugung Lichts unterschiedlicher Farben eingerichtet. Zum Beispiel weist die Gruppe zur Darstellung eines Bildpunkts genau drei optoelektronische Halbleiterchips auf, wobei die Gruppe einen rotes Licht emittierenden Halbleiterchip, einen grünes Licht emittierenden Halbleiterchip und einen blaues Licht emittierenden Halbleiterchip umfasst. Eine solche Gruppe bildet einen RGB-Bildpunkt oder RGB-Pixel. Auch ist es möglich, dass die Gruppe zur Darstellung eines Bildpunkts genau vier optoelektronische Halbleiterchips aufweist.
Gemäß zumindest einer Ausführungsform des Bauteils weist der Träger eine Trägerschicht auf. Die Trägerschicht ist insbesondere elektrisch leitfähig ausgeführt. Zum Beispiel ist die Trägerschicht aus einem Metall, insbesondere aus Kupfer oder Nickel oder aus Kupfer-Nickel-Legierung, gebildet. Die Halbleiterchips können mittelbar oder unmittelbar auf der Trägerschicht montiert sein. Insbesondere sind die Halbleiterchips von der Trägerschicht mechanisch getragen. Die Trägerschicht kann eine Mehrzahl von Teilschichten aufweisen, wobei die auf der Trägerschicht angeordneten Halbleiterchips mit den Teilschichten der Trägerschicht elektrisch leitend verbunden sein können.
Die Trägerschicht weist eine vertikale Schichtdicke auf, die bevorzugt zwischen einschließlich 20 gm und 200 pm ist, zum Beispiel zwischen einschließlich 20 pm und 150 pm, zwischen einschließlich 20 pm und 100 pm, zwischen einschließlich 30 pm und 100 pm, zwischen einschließlich 40 pm und 100 pm oder zwischen einschließlich 50 pm und 100 pm. Auch ist es möglich, dass die vertikale Schichtdicke der Trägerschicht etwas kleiner als 20 pm, kleiner als 10 pm oder größer als 200 pm ist. Zum Beispiel ist die vertikale Schichtdicke der Trägerschicht zwischen einschließlich 5 pm und 500 pm, zum Beispiel zwischen einschließlich 10 pm und 400 pm, zwischen einschließlich 10 pm und 300 pm oder zwischen einschließlich 10 pm und 250 pm.
Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu einer Haupterstreckungsfläche des Trägers oder der Trägerschicht gerichtet ist. Unter einer lateralen Richtung wird eine Richtung verstanden, die insbesondere parallel zu der Haupterstreckungsfläche verläuft. Die vertikale Richtung und die laterale Richtung sind orthogonal zueinander. In mindestens einer Ausführungsform eines Bauteils weist dieses einen Träger und eine Mehrzahl von Halbleiterchips auf. Der Träger weist eine elektrisch leitfähige Trägerschicht auf, wobei die Trägerschicht strukturiert ausgebildet ist und eine Mehrzahl von Teilschichten aufweist. Die Trägerschicht weist eine Montagefläche auf, auf der die Halbleiterchips angeordnet sind, wobei die Halbleiterchips von der Trägerschicht mechanisch getragen und mit den Teilschichten elektrisch leitend verbunden sind. Der Träger weist eine gemeinsame Elektrode für Halbleiterchips einer Gruppe aus mehreren der Halbleiterchips auf, wobei die gemeinsame Elektrode durch eine der Teilschichten oder durch mehrere miteinander im elektrischen Kontakt stehende Teilschichten der Trägerschicht gebildet ist. Es ist möglich, dass alle Halbleiterchips derselben Gruppe eine gemeinsame Elektrode teilen.
Die Trägerschicht dient insbesondere als Leiterrahmen des Bauteils. Insbesondere ist die Trägerschicht einlagig ausgeführt. Das Bauteil kann so besonders dünn gestaltet sein. Da die Halbleiterchips teilweise gemeinsame Elektroden aufweisen, lässt sich das Bauteil etwa in Form einer Kreuzmatrixschaltung auf einfache Art und Weise auf einer Leiterplatte montieren und kontaktieren. Die Leiterplatte kann dabei einlagig und nicht notwendigerweise mindestens zweilagig oder mehrlagig ausgeführt sein. Die interne Verbindung von Anoden oder Kathoden verschiedener Halbleiterchips kann den Verzicht von mindestens einer Metallebene der Leiterplatte ermöglichen. Die lateralen Abstände zwischen den Teilschichten der Trägerschicht können ebenfalls gering gehalten werden, zum Beispiel kleiner oder gleich 50 gm, 40 gm, 30 gm oder kleiner als 20 gm, etwa zwischen einschließlich 5 gm und 50 gm. Gemäß zumindest einer Ausführungsform des Bauteils ist die vertikale Schichtdicke der Trägerschicht zwischen einschließlich 20 gm und 200 gm. Eine derartige Trägerschicht ist ausreichend stabil für die Herstellung eines dünnen Trägers beziehungsweise eines dünnen Bauteils. Auch lässt sich eine derartig dünne Trägerschicht besonders gut bearbeiten .
Gemäß zumindest einer Ausführungsform des Bauteils sind die Halbleiterchips zur Erzeugung elektromagnetischer Strahlung eingerichtet. Insbesondere bildet die Gruppe aus denjenigen Halbleiterchips, die die gemeinsame Elektrode teilen, einen Bildpunkt oder mehrere Bildpunkte, insbesondere zwei oder mehrere benachbarte Bildpunkte. Die Bildpunkte sind insbesondere zur Darstellung einer beliebigen Farbe eines Farbspektrums des sichtbaren Lichts eingerichtet. Die Bildpunkte können auch als Pixel bezeichnet werden.
Zum Beispiel weist jeder Bildpunkt mindestens drei Halbleiterchips, insbesondere genau drei oder genau vier Halbleiterchips auf, die zum Beispiel zur Erzeugung elektromagnetischer Strahlung unterschiedlicher Peak- Wellenlängen eingerichtet sind. Die Halbleiterchips können ausschließlich rückseitige Kontakte aufweisen. Zum Beispiel sind die Halbleiterchips als Flip-Chips, etwa als Saphir- Flip-Chips ausgeführt. Auch ist es möglich, dass die Halbleiterchips jeweils ausschließlich vorderseitige Kontakte aufweisen oder einen vorderseitigen Kontakt und einen rückseitigen Kontakt aufweisen.
Gemäß zumindest einer Ausführungsform des Bauteils sind diejenigen Halbleiterchips, die die gemeinsame Elektrode teilen und einen Bildpunkt bilden, jeweils mit einer weiteren einzelnen Teilschicht elektrisch leitend verbunden. So können diese Halbleiterchips jeweils über die Teilschichten individuell ansteuerbar sein.
Gemäß zumindest einer Ausführungsform des Bauteils weist die Gruppe aus den Halbleiterchips mindestens drei Halbleiterchips auf, die jeweils einen Zwischenbereich zwischen zwei benachbarten Teilschichten der Trägerschicht überbrücken. Zum Beispiel bildet eine der zwei benachbarten Teilschichten die gemeinsame Elektrode für die Halbleiterchips derselben Gruppe, insbesondere für alle Halbleiterchips derselben Gruppe.
Gemäß zumindest einer Ausführungsform des Bauteils sind zwei benachbarte Teilschichten der Trägerschicht durch einen Zwischenbereich voneinander lateral beabstandet. Insbesondere sind die zwei benachbarten Teilschichten unterschiedlichen elektrischen Polaritäten des Bauteils zugeordnet. Der Zwischenbereich weist eine laterale Breite auf, die insbesondere höchstens 50 gm ist. Bevorzugt ist die laterale Breite zwischen einschließlich 5 gm und 50 pm oder zwischen einschließlich 10 pm und 50 pm. Zum Beispiel ist einer der Halbleiterchips mit den zwei benachbarten Teilschichten elektrisch leitend verbunden. In Draufsicht kann dieser Halbleiterchip die zwei benachbarten Teilschichten teilweise bedecken und den zugehörigen zwischen den zwei benachbarten Teilschichten befindlichen Zwischenbereich überbrücken.
Gemäß zumindest einer Ausführungsform des Bauteils ist der Zwischenbereich mit einer Isolierungsschicht gefüllt, die zwei benachbarte Teilschichten der Trägerschicht voneinander elektrisch isoliert. Die Isolierungsschicht kann den Zwischenbereich teilweise oder vollständig auffüllen und kann zusätzlich als Lötstoppschicht dienen.
Gemäß zumindest einer Ausführungsform des Bauteils weist die Montagefläche eine Mehrzahl von lateral beabstandeten Teilmontageflächen auf, die durch Oberflächen der Teilschichten gebildet sind. Zum Beispiel befinden sich die Teilmontageflächen im Wesentlichen auf derselben vertikalen Höhe und bilden so eine gedachte ebene Fläche, die die Montagefläche umfasst. Die Montagefläche begrenzt die Trägerschicht somit in einer vertikalen Richtung und beschreibt insbesondere die höchste vertikale Erhebung der Trägerschicht. Die Trägerschicht weist zum Beispiel keine Kavität auf, deren Bodenfläche die Montagefläche bildet, auf der ein oder eine Mehrzahl von Halbleiterchips angeordnet ist. In lateralen Richtungen sind die Halbleiterchips insbesondere nicht von der Trägerschicht umgeben.
Gemäß zumindest einer Ausführungsform des Bauteils ist die Montagefläche mit einem Edelmetall beschichtet. Die Trägerschicht weist eine der Montagefläche abgewandte Rückseite auf, die zumindest teilweise mit dem gleichen Edelmetall beschichtet sein kann. Die Beschichtung auf der Montagefläche, i.e. auf der Vorderseite, oder auf der Rückseite kann als Ätzmaske bei der Herstellung des Bauteils dienen. Das Edelmetall kann Gold, NiAu oder Platin sein. Auch ist es möglich, dass die Beschichtung aus einem anderen Metall gebildet ist, das insbesondere eine niedrigere Ätzrate aufweist als das Material der Trägerschicht.
Gemäß zumindest einer Ausführungsform des Bauteils ist die Montagefläche eben ausgeführt. Entlang der vertikalen Richtung können die Halbleiterchips über die gesamte Trägerschicht hinausragen. Insbesondere weist die Trägerschicht keinen Teilbereich auf, der in Richtung der Halbleiterchips über die ebene Montagefläche hinausragt.
Gemäß zumindest einer Ausführungsform des Bauteils weist der Träger eine Verkapselungsschicht auf, die die Halbleiterchips lateral umschließt. Die Verkapselungsschicht ist insbesondere zusammenhängend ausgebildet und kann so die lateral beabstandeten Teilschichten der Trägerschicht Zusammenhalten. Es ist möglich, dass die Verkapselungsschicht einstückig ausgebildet ist und insbesondere alle Halbleiterchips lateral umschließt. Es ist außerdem möglich, dass die Teilschichten der Trägerschicht erst durch die Verkapselungsschicht miteinander mechanisch verbunden sind.
Gemäß zumindest einer Ausführungsform schließen die Verkapselungsschicht und die Halbleiterchips, entlang der vertikalen Richtung senkrecht zu einer
Haupterstreckungsfläche des Trägers oder der Trägerschicht miteinander bündig ab.
Gemäß zumindest einer Ausführungsform des Bauteils ist die Trägerschicht in Draufsicht auf die Montagefläche von den Halbleiterchips und der Verkapselungsschicht vollständig bedeckt. Die Trägerschicht weist insbesondere keine Bereiche auf, die lateral aus der Verkapselungsschicht herausragen. Insbesondere ist das Bauteil als QFN-Bauteil (Quad Flat No- Lead) ausgeführt. Zum Beispiel weist das Bauteil keine elektrischen Anschlüsse oder keine Pins auf, die seitlich über Verkapselungsschicht hinausragen. Dabei ist es jedoch nicht ausgeschlossen, dass die Teilschichten der Trägerschicht bereichsweise bündig mit Seitenflächen der Verkapselungsschicht abschließen. Die Trägerschicht, die insbesondere als Leiterrahmen ausgeführt ist, ragt somit nicht seitlich aus der Verkapselungsschicht hinaus. Dies erhöht die Kompaktheit des Bauteils und zudem die Packungsdichte der Bauteile etwa auf einer gemeinsamen Leiterplatte einer Anzeigevorrichtung, etwa einer Videowand, da die Bauteile über ihre Rückseiten und/oder über ihre Seitenflächen extern elektrisch kontaktiert werden können.
Gemäß zumindest einer Ausführungsform des Bauteils weisen die Teilschichten rückseitige Oberflächen auf, die der Montagefläche abgewandt sind. Insbesondere sind die rückseitigen Oberflächen bereichsweise gekrümmt ausgebildet. Durch die gekrümmten rückseitigen Oberflächen benachbarter Teilschichten sind insbesondere kavitätsähnliche Öffnungen der Trägerschicht gebildet. Zur Erhöhung der mechanischen Stabilität des Trägers können die Öffnungen mit der Verkapselungsschicht oder mit einer weiteren Verkapselungsschicht aufgefüllt sein. Insbesondere sind die kavitätsähnlichen Öffnungen Teile eines Netzwerkssystems aus Gräben, die die einzelnen Teilschichten der Trägerschicht lateral umschließen, insbesondere vollständig umschließen.
Gemäß zumindest einer Ausführungsform des Bauteils weisen die Teilschichten ebene rückseitige Oberflächen auf, die der Montagefläche abgewandt sind. Die rückseitigen Oberflächen sind insbesondere frei von einer Bedeckung durch die Verkapselungsschicht. Der Träger kann mindestens eine Lotkugel oder eine Kontaktstruktur auf den jeweiligen rückseitigen Oberflächen der Teilschichten der Trägerschicht aufweisen. Abweichend davon ist es möglich, dass die rückseitigen Oberflächen ebenfalls mit einem Material der Verkapselungsschicht bedeckt sind. Gemäß zumindest einer Ausführungsform des Bauteils weisen die Teilschichten rückseitige Oberflächen aufweisen, die der Montagefläche abgewandt sind, wobei die Halbleiterchips von einer vorderseitigen Teilschicht der Verkapselungsschicht lateral umschlossen sind. Auf den insbesondere ebenen rückseitigen Oberflächen sind Kontaktstrukturen gebildet, die von einer rückseitigen Teilschicht der Verkapselungsschicht lateral umschlossen sind. Insbesondere unterscheiden sich die vorderseitige Teilschicht und die rückseitige Teilschicht der Verkapselungsschicht in ihrer Materialzusammensetzung voneinander .
In mindestens einer Ausführungsform einer Anzeigevorrichtung, weist diese mindestens ein hier beschriebenes Bauteil oder eine Mehrzahl von hier beschriebenen Bauteilen auf. Zum Beispiel weist die Anzeigevorrichtung eine Leiterplatte auf, auf der das Bauteil oder die Mehrzahl der Bauteile angeordnet ist. Insbesondere weist die Leiterplatte eine einzige Kontaktierungsebene mit Leiterbahnen auf. Die
Anzeigevorrichtung kann ein Display eines technischen Geräts oder eine Videowand sein.
In mindestens einer Ausführungsform eines Verfahrens zur Herstellung eines Bauteils, das einen Träger und eine Mehrzahl von Halbleiterchips aufweist, wird eine einlagig ausgeführte, elektrisch leitfähige und strukturierte Trägerschicht aus einer Mehrzahl von Teilschichten bereitgestellt. Die Halbleiterchips werden auf einer Montagefläche der strukturierten Trägerschicht befestigt, wobei die Halbleiterchips von der Trägerschicht mechanisch getragen und mit den Teilschichten der Trägerschicht elektrisch leitend verbunden werden. Eine Gruppe aus mehreren der Halbleiterchips weist eine gemeinsame Elektrode Halbleiterchips dieser Gruppe auf, wobei die gemeinsame Elektrode durch eine der Teilschichten oder durch mehrere miteinander im elektrischen Kontakt stehende Teilschichten der Trägerschicht gebildet ist. Es ist möglich, dass mindestens zwei Halbleiterchips oder alle Halbleiterchips der Gruppe die gemeinsame Elektrode teilen. Der Träger wird fertiggestellt, wobei die Trägerschicht als Teil des Trägers ausgebildet ist. Vor und/oder nach der Fertigstellung des Trägers kann eine vertikale Schichtdicke zwischen einschließlich 10 gm und 200 pm sein, zum Beispiel zwischen einschließlich 20 pm und 200 pm, zwischen einschließlich 20 pm und 150 pm, zwischen einschließlich 20 pm und 100 pm, zwischen einschließlich 30 pm und 100 pm, zwischen einschließlich 40 pm und 100 pm oder zwischen einschließlich 50 pm und 100 pm. Auch ist es möglich, dass die vertikale Schichtdicke der Trägerschicht etwas kleiner als 20 pm, kleiner als 10 pm oder größer als 200 pm ist. Vor, während und/oder nach der Fertigstellung des Trägers kann die Trägerschicht dieselbe Schichtdicke aufweisen.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Bereitstellen der Trägerschicht ein Strukturieren der zunächst zusammenhängenden Trägerschicht in die Mehrzahl von Teilschichten. Das Strukturieren der Trägerschicht erfolgt insbesondere in zwei separaten Ätzschritten, wobei die Halbleiterchips nach einem ersten Ätzschritt und vor einem zweiten Ätzschritt auf der Montagefläche befestigt werden. Beim ersten Ätzschritt kann eine erste Grabenstruktur auf einer Vorderseite der Trägerschicht gebildet werden, die sich in die Trägerschicht lediglich hinein erstreckt, sodass die Trägerschicht weiterhin zusammenhängend bleibt. Beim zweiten Ätzschritt kann eine zweite Grabenstruktur auf einer Rückseite der Trägerschicht gebildet werden, die sich bis zu der ersten Grabenstruktur erstreckt, wodurch die Trägerschicht in die Mehrzahl von Teilschichten zertrennt wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die erste Grabenstruktur vor dem zweiten Ätzschritt mit einer Isolierungsschicht aufgefüllt. Die Isolierungsschicht kann beim zweiten Ätzschritt rückseitig freigelegt werden und insbesondere als Ätzstoppschicht dienen.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Bereitstellen der Trägerschicht ein Strukturieren der zunächst zusammenhängenden Trägerschicht in die Mehrzahl von Teilschichten. Das Strukturieren der Trägerschicht kann in zwei separaten Ätzschritten erfolgen, wobei die Halbleiterchips erst nach dem Strukturieren der Trägerschicht in die Mehrzahl von Teilschichten auf der Montagefläche befestigt werden. Beim ersten Ätzschritt wird eine erste Grabenstruktur auf einer Vorderseite der Trägerschicht gebildet, die sich insbesondere lediglich in die Trägerschicht hinein erstreckt. Beim zweiten Ätzschritt wird eine zweite Grabenstruktur auf einer Rückseite der Trägerschicht gebildet, die sich insbesondere bis zu der ersten Grabenstruktur erstreckt, wodurch die Trägerschicht in die Mehrzahl von Teilschichten zertrennt wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die strukturierte Trägerschicht aus den lateral beabstandeten Teilschichten auf einem Hilfsträger bereitgestellt. Insbesondere ist der Hilfsträger eine Klebefolie. Auch ist es möglich, dass der Hilfsträger ein flexibles Substrat ist. Der Hilfsträger kann nach dem Befestigen der Halbleiterchips zur Freilegung der Teilschichten abgetrennt werden. Es werden mehrere Kontaktstrukturen auf die Teilschichten der Trägerschicht aufgebracht, wobei die Kontaktstrukturen Lotkugel, elektrische Kontaktsäulen oder Kontakt-Pins sein können.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Verkapselungsschicht um die Halbleiterchips gebildet.
Die Verkapselungsschicht kann zusammenhängend ausgebildet sein. Insbesondere umschließt die Verkapselungsschicht die Halbleiterchips und die Teilschichten in lateralen Richtungen und kann so die lateral beabstandeten Teilschichten Zusammenhalten. Die Verkapselungsschicht kann eine vorderseitige Teilschicht oberhalb der Montagefläche und eine rückseitige Teilschicht unterhalb der Montagefläche aufweisen. Die vorderseitige Teilschicht und die rückseitige Teilschicht können aus demselben Material oder aus unterschiedlichen Materialien gebildet sein.
Die oben beschriebenen Verfahren sind zur Herstellung eines hier beschriebenen Bauteils besonders geeignet. Die im Zusammenhang mit dem Bauteil beschriebenen Merkmale können daher für die Verfahren herangezogen werden und umgekehrt.
Weitere Ausführungsformen und Weiterbildungen des Bauteils oder des Verfahrens zur Herstellung des Bauteils ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1A bis 8C erläuterten Ausführungsbeispielen. Es zeigen:
Figuren 1A, 1B und IC schematische Darstellungen eines Ausführungsbeispiels eines Bauteils in Draufsicht und in Schnittansichten, Figuren ID, IE, 1F, IG, 1H, II und 1J schematische Darstellungen weiterer Ausführungsbeispiele eines Bauteils in Schnittansichten,
Figuren 2A und 2B schematische Darstellungen weiterer Ausführungsbeispiele eines Bauteils jeweils in Draufsicht,
Figuren 3A, 3B und 3C schematische Darstellungen einiger Vergleichsbeispiele eines Bauteils sowie ein
Vergleichsbeispiel eines Bauteils auf einer Leiterplatte mit elektrischen Leiterbahnen jeweils in Draufsicht,
Figur 4 schematische Darstellung eines Ausführungsbeispiels eines Bauteils mit elektrischen Leiterbahnen in Draufsicht,
Figuren 5A und 5B schematische Darstellungen einiger Verfahrensschritte gemäß einem Ausführungsbeispiel zur Herstellung eines Bauteils,
Figuren 6A, 6B, 6C, 6D, 6E, 6F, 7A, 7B, 7C und 7D schematische Darstellungen weiterer Verfahrensschritte gemäß verschiedenen Ausführungsbeispielen zur Herstellung eines Bauteils, und
Figuren 8A, 8B und 8C schematische Darstellungen einiger Verfahrensschritte gemäß einem weiteren Ausführungsbeispiel zur Herstellung eines Bauteils.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein. Figuren 1A, 1B und IC zeigen ein Ausführungsbeispiel eines Bauteils 100. In der Figur 1A ist das Bauteil 100 in Draufsicht auf seine Rückseite schematisch dargestellt. Figur 1B zeigt das Bauteil 100 entlang einer in der Figur 1A gekennzeichneten Schnittlinie AB. Figur IC zeigt einen vergrößerten Ausschnitt A2 des Bauteils 100, wobei die Position des Ausschnitts A2 in der Figur 1B markiert ist.
Gemäß den Figuren 1A und 1B weist das Bauteil 100 einen Träger 10 und eine Mehrzahl von darauf angeordneten Halbleiterchips 2 auf. Der Träger 10 weist eine Trägerschicht 1 auf, die insbesondere für die mechanische Stabilisierung des Trägers 10 und für die elektrische Kontaktierung der Halbleiterchips 2 eingerichtet ist. Die Trägerschicht 1 bildet insbesondere einen Leiterrahmen des Bauteils 100.
Die Rückseite des Bauteils 100 kann zumindest bereichsweise durch eine Rückseite IR der Trägerschicht 1 gebildet sein.
Die Trägerschicht 1 weist eine der Rückseite IR abgewandte Vorderseite IV auf. Die Vorderseite IV dient insbesondere als Montagefläche IM zur Aufnahme der Halbleiterchips 2.
Gemäß Figur 1B kann der Träger 10 ausschließlich oder hauptsächlich aus einer Trägerschicht 1 gebildet sein. Zum Beispiel können mindestens 50, 60, 70, 80, 90 oder mindestens 95 Gewichts- oder Volumen-% des Trägers 10 auf die Trägerschicht 1 entfallen. Die Trägerschicht 1 weist eine vertikale Schichtdicke D auf, die zum Beispiel zwischen einschließlich 5 gm und 500 gm ist, etwa zwischen einschließlich 10 pm und 200 pm. Abweichend hiervon ist es möglich, dass der Träger 10 neben der Trägerschicht 1 weitere Bestandteile aufweisen, etwa eine Anschlussschicht, eine Verkapselungsschicht, Kontaktstrukturen, metallische Beschichtungen und/oder weitere Verbindungsschichten.
Die Trägerschicht 1 kann als einzige elektrisch leitfähige Stabilisierungsschicht des Trägers 10 ausgeführt sein. Insbesondere weist der Träger 10 keine weitere elektrisch leitfähige Schicht auf, die nicht unmittelbar an die Trägerschicht 1 angrenzt und wesentlich zur mechanischen Stabilisierung des Trägers 10 beiträgt. Abweichend von der Figur 1B ist es jedoch möglich, dass die Träger 10 zumindest eine vorderseitige und/oder eine rückseitige elektrisch leitfähige Beschichtung etwa mittelbar oder unmittelbar auf der Trägerschicht 1 und/oder weitere insbesondere elektrisch isolierende Schichten zur Erhöhung der mechanischen Stabilität des Trägers 10 aufweist.
Wie in den Figuren 1A und 1B schematisch dargestellt weist die Trägerschicht 1 eine Mehrzahl von lateral beabstandeten Teilschichten 1A und 1B auf. Die Teilschichten 1A und 1B können aus dem gleichen Material, zum Beispiel aus Kupfer, Silber, Aluminium oder Nickel, gebildet sein. Die Teilschicht 1A und die weitere Teilschicht 1B können unterschiedlichen elektrischen Polaritäten des Bauteils 100 zugeordnet sein.
Zum Beispiel sind die in den Figuren 1A und 1B dargestellten Teilschichten 1A einer ersten elektrischen Polarität des Bauteils 100 zugeordnet. Die Teilschichten 1B können einer von der ersten elektrischen Polarität verschiedenen zweiten elektrischen Polarität des Bauteils 100 zugeordnet sein. Über Kontaktstellen 1K oder Anschlusspads 1K etwa auf einer Rückseite IR der Trägerschicht 1 können die Teilschichten 1A und 1B extern elektrisch kontaktiert werden. Die Kontaktstellen 1K oder die Anschlusspads 1K können durch freiliegende Oberflächen der Teilschichten 1A und 1B gebildet sein. Alternativ ist es möglich, dass die Kontaktstellen 1K oder die Anschlusspads 1K durch Oberflächen von Kontaktstrukturen gebildet sind, wobei die Kontaktstrukturen mittelbar oder unmittelbar auf der Rückseite IR des Trägerschicht 1 angeordnet sein können. Wie in der Figur 1A schematisch dargestellt können die Teilschichten 1B und 1A jeweils an genau einer Kontaktstelle 1K oder an mehreren Kontaktstellen 1K elektrisch kontaktierbar sein.
Gemäß den Figuren 1A und 1B sind die Teilschichten 1A und 1B der Trägerschicht 1 in lateralen Richtungen voneinander räumlich beabstandet. Die Teilschichten 1A und 1B können voneinander elektrisch isoliert sein. Zwischen den benachbarten Teilschichten 1A und 1B ist jeweils ein Zwischenbereich IS gebildet, der insbesondere in Form eines Spalts ausgeführt ist und dafür sorgt, dass die benachbarten Teilschichten 1A und 1B durch den jeweiligen Zwischenbereich IS voneinander räumlich und elektrisch getrennt sind. Die Zwischenbereiche IS kann ein Netzwerk aus Kanälen bilden, die die jeweiligen Teilschichten 1A und 1B in lateralen Richtungen teilweise oder vollständig umschließen. Der Zwischenbereich IS oder die Mehrzahl der Zwischenbereiche IS kann durch ein Material einer Verkapselungsschicht 3 teilweise oder vollständig auffüllt sein. Insbesondere durch die Verkapselungsschicht 3 werden die Teilschichten 1A und 1B zusammengehalten .
In den Figuren 1A und 1B ist dargestellt, dass die benachbarten Teilschichten 1A und 1B, die insbesondere unterschiedlichen elektrischen Polaritäten des Bauteils 100 zugeordnet sind, durch einen Zwischenbereich IS getrennt ist, wobei der Zwischenbereich IS bereichsweise durch eine Isolierungsschicht 4 gefüllt ist. Insbesondere unterscheiden sich die Isolierungsschicht 4 und die Verkapselungsschicht 3 voneinander in ihrer Materialzusammensetzung. Zum Beispiel ist die Isolierungsschicht 4 aus einem Material gebildet, das ätzresistenter ist als ein Material der Verkapselungsschicht 3. Die Isolierungsschicht 4 kann als Ätzstoppschicht oder als Lötstoppschicht ausgeführt sein. Die Isolierungsschicht 4 kann eine Nitrid- oder eine Oxidschicht sein. Auch ist es möglich, dass die Isolierungsschicht 4 eine organische oder eine silikonhaltige Schicht ist. Die Verkapselungsschicht 3 kann aus einem Vergussmaterial wie Epoxid, Silikon oder Kunstharz gebildet sein.
Gemäß Figur 1B sind lediglich die Zwischenbereiche IS zwischen benachbarten Teilschichten 1A und 1B unterschiedlicher elektrischer Polaritäten von der Isolierungsschicht 4 gefüllt. Die Zwischenbereiche IS zwischen benachbarten Teilschichten 1A oder 1B gleicher elektrischer Polaritäten können frei von der
Isolierungsschicht 4 sein. Solche Zwischenbereiche IS können ausschließlich durch das Material der Verkapselungsschicht 3 aufgefüllt sein.
Das Bauteil 100 weist eine Mehrzahl von Halbleiterchips 2 auf, die auf der Trägerschicht 1 angeordnet und mit dieser elektrisch leitend verbunden sind. Insbesondere sind die Halbleiterchips 2 in Gruppen 2G auf der Trägerschicht 1 angeordnet. Jede der Gruppen 2G kann einen Bildpunkt oder ein Pixel einer Anzeigevorrichtung bilden. Der Bildpunkt ist insbesondere zur Darstellung eines beliebigen Farbpunkts eingerichtet. Zum Beispiel weist die Gruppe 2G, die einen Bildpunkt bildet, genau drei oder genau vier optoelektronische Halbleiterchips 2 auf, die im Betrieb des Bauteils 100 zur Erzeugung elektromagnetischer Strahlungen unterschiedlicher Peak-Wellenlängen eingerichtet sind. Insbesondere sind die Halbleiterchips 2 derselben Gruppe 2G individuell ansteuerbar, sodass eine beliebige Farbe durch Überlagerung der von den Halbleiterchips 2 erzeugten elektromagnetischen Strahlungen dargestellt werden kann.
In Figur 1A ist schematisch dargestellt, dass jede Gruppe 2G genau drei Halbleiterchips 2 aufweist, etwa einen rotes Licht emittierenden, einen grünes Licht emittierenden und einen blaues Licht emittierenden Halbleiterchip 2. In der Figur 1A ist ein Bauteil 100 aus vier solchen Gruppen 2G dargestellt. Das Bauteil 100 kann jedoch eine beliebige Anzahl von solchen Gruppen 2G aufweisen. Zum Beispiel ist die Anzahl der Gruppen 2G zwischen einschließlich 3 und 3000, 5 und 2000, 10 und 1000 oder zwischen 10 und 100.
Gemäß Figur 1A weisen alle Halbleiterchips 2 derselben Gruppe 2G eine gemeinsame Elektrode auf, die durch eine Teilschicht 1A der Trägerschicht 1 gebildet ist. Zum Beispiel ist die gemeinsame Elektrode eine Anode oder eine Kathode. Die Halbleiterchips 2 derselben Gruppe 2G weisen außerdem jeweils eine weitere Elektrode auf, die durch eine der Teilschichten 1B gebildet ist. Über die weiteren Elektroden beziehungsweise über die Teilschichten 1B können die Halbleiterchips 2 einzeln angesteuert werden. Alle Teilschichten 1A können einer ersten elektrischen Polarität des Bauteils 100 zugeordnet sein. Alle Teilschichten 1B können einer zweiten elektrischen Polarität des Bauteils 100 zugeordnet sein. Insbesondere befinden sich alle Teilschichten 1A und 1B auf der derselben vertikalen Ebene. Die elektrische Trennung zwischen den Teilschichten 1A und 1B erfolgt insbesondere durch die räumliche Trennung zwischen den Teilschichten 1A und 1B sowie durch die Verkapselungsschicht 3 und/oder die Isolierungsschicht 4.
Gemäß den Figuren 1A und 1B können die Halbleiterchips 2 derart angeordnet sein, dass sie in Draufsicht auf die Trägerschicht 1 jeweils zwei Teilschichten 1A und 1B unterschiedlicher elektrischer Polaritäten lateral überbrücken. Jedem Halbleiterchip 2 können somit zwei Teilschichten 1A und 1B unterschiedlicher elektrischer Polaritäten zugeordnet sein, wobei der Halbleiterchip 2 in Draufsicht die zwei ihm zugehörigen Teilschichten 1A und 1B bereichsweise bedeckt und den zwischen den zwei Teilschichten 1A und 1B angeordneten Zwischenbereich IS lateral überbrückt. Der Halbleiterchip 2 kann über Verbindungsschichten 2S mit den zwei ihm zugehörigen Teilschichten 1A und 1B mechanisch und elektrisch verbunden sein. In der Figur IC ist schematisch dargestellt, dass ein solcher Halbleiterchip 2 zwei rückseitige Kontakte 2K aufweist, die über die Verbindungsschichten 2S elektrisch und mechanisch mit den Teilschichten 1A und 1B verbunden sind. Zur Reduzierung einer Kurzschlussgefahr kann der Zwischenbereich IS, der in Draufsicht von dem zugehörigen Halbleiterchip 2 bedeckt ist, bereichsweise von der Verkapselungsschicht 3 und bereichsweise von der Isolierungsschicht 4 aufgefüllt sein.
Gemäß Figur 1B ist die Verkapselungsschicht 3 lediglich auf der Vorderseite IV beziehungsweise auf der Montagefläche IM angeordnet. Entlang der vertikalen Richtung kann die Verkapselungsschicht 3 und die Halbleiterchips 2 miteinander bündig abschließen. In lateralen Richtung können die Halbleiterchips 2 von der Verkapselungsschicht 3 umschlossen, insbesondere vollumfänglich umschlossen sein. Die Verkapselungsschicht 3 kann strahlungsundurchlässig ausgeführt sein. Die Halbleiterchips 2 können somit lateral von einem so genannten Black-Framing-Material umgeben sein, sodass aufgrund des hohen Kontrasts ein möglichst homogenes Abstrahlverhalten, insbesondere ein sogenanntes Lambert- Abstrahlverhalten, für alle Halbleiterchips 2 derselben Gruppe und damit eine geringe Farbänderung über den Betrachtungswinkel erzielt wird. Insbesondere ist eine Vorderseite des Halbleiterchips 2, die der Montagefläche IM abgewandt ist, in Draufsicht frei von einer Bedeckung durch die Verkapselungsschicht 3.
Gemäß Figur 1B weist das Bauteil 100 eine Auskoppelschicht 7 auf, die in Draufsicht die Halbleiterchips 2 bedeckt, insbesondere vollständig bedeckt. Zum Beispiel ist die Auskoppelschicht 7 strukturiert ausgeführt und weist lokale Vertiefungen und lokale Erhöhungen auf. Die Auskoppelschicht 7 ist insbesondere strahlungsdurchlässig ausgebildet. Zum Beispiel ist die Auskoppelschicht 7 aus einem Material gebildet, das einen höheren Brechungsindex als Umgebungsluft und einen niedrigeren Brechungsindex als ein Halbleiterkörper des Halbleiterchips 2 aufweist. Durch die Anwesenheit der Auskoppelschicht 7 können Totalreflexionen unterdrückt werden, wodurch die Auskoppeleffizienz des Bauteils 100 erhöht werden kann. Auch die Lichtmischungseffekte werden durch die Anwesenheit der Auskoppelschicht 7 verbessert.
Gemäß den Figuren 1A und 1B sind die Vorderseiten IV der Teilschichten 1A und 1B eben ausgeführt. Bis auf die Zwischenräume IS bilden die Vorderseiten IV die insbesondere eben ausgeführte Montagefläche IM. Die Trägerschicht 1 weist insbesondere keine Bereiche auf, die in Richtung der Halbleiterchips 2 über die Montagefläche IM hinausragen. Die Montagefläche IM ist insbesondere die vorderste Oberfläche der Trägerschicht 1. Wird der Halbleiterchip 2 auf der Montagefläche IM montiert, befindet sich der Halbleiterchip 2 insbesondere vollständig oberhalb der Trägerschicht 1 und ragt somit entlang der vertikalen Richtung über die Trägerschicht 1 hinaus. Zum Beispiel weist die Trägerschicht 1 keine Bereiche auf, die die Halbleiterchips 2 oder die rückseitigen Kontakte 2K der Halbleiterchips in lateralen Richtungen umschließen. Die Montagefläche IM ist nicht durch eine Bodenfläche einer Kavität der Trägerschicht 1 gebildet.
Anders als die Vorderseiten IV sind die Rückseiten IR der Teilschichten 1A oder 1B strukturiert ausgeführt und weisen insbesondere lokale Vertiefungen oder Erhöhungen auf. Die Vertiefungen der Teilschichten 1A oder 1B können kavitätsähnliche Öffnungen 5 der Trägerschicht 1 bilden. Insbesondere sind die kavitätsähnlichen Öffnungen 5 auf der Rückseite der Trägerschicht 1 jeweils einem der Zwischenräume IS auf der Vorderseite der Trägerschicht 1 zugeordnet. Zwischen der Rückseite IR und dem Zwischenraum IS kann die zugehörige Teilschicht 1A oder 1B entlang der vertikalen Richtung zur Montagefläche IM hin einen monoton wachsenden Querschnitt aufweisen. Auch der Zwischenraum IS kann entlang der vertikalen Richtung zur Montagefläche IM hin einen monoton wachsenden Querschnitt aufweisen. Die kavitätsähnliche Öffnung 5 weist insbesondere einen größeren Querschnitt auf als der zugehörige Zwischenraum IS.
Die kavitätsähnliche Öffnung 5 und/oder der Zwischenraum IS weisen/weist Seitenwände auf, die durch Oberflächen unterschiedlicher Teilschichten 1A und/oder 1B gebildet sind. Die Seitenwände der Öffnung 5 oder des Zwischenraums IS sind daher nicht zusammenhängend ausgebildet. Vielmehr sind die Seitenwände der Öffnung 5 oder des Zwischenraums IS aus getrennten Seitenflächen der mindestens zwei, drei oder vier benachbarten Teilschichten 1A oder 1B gebildet. Die Seitenwände der Öffnung 5 oder der Zwischenraum IS sind insbesondere gekrümmt ausgeführt. Zum Beispiel sind die kavitätsähnlichen Öffnungen 5 und/oder die Zwischenräume IS durch Ätzprozesse, insbesondere durch unterschiedliche Prozesse gebildet.
Die kavitätsähnliche Öffnung 5 und der zugehörige Zwischenraum IS können miteinander verbunden sein. Wie in der Figur 1B schematisch dargestellt kann sich die Isolierungsschicht 4 oder die Verkapselungsschicht 3 von dem Zwischenraum IS geringfügig in die zugehörige kavitätsähnliche Öffnung 5 hinein erstrecken. Bis auf diese Ausnahme kann/können die kavitätsähnliche Öffnungen 5 im Wesentlichen frei von einer Bedeckung durch die Isolierungsschicht 4 oder die Verkapselungsschicht 3 sein. Insbesondere sind die Seitenwände der kavitätsähnlichen Öffnung/en 5 frei oder im Wesentlichen frei von einer Bedeckung durch das Material der Isolierungsschicht 4 und/oder der Verkapselungsschicht 3.
Das in der Figur ID dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1B dargestellten Ausführungsbeispiel eines Bauteils 100. Im Gegensatz hierzu sind die kavitätsähnlichen Öffnungen 5 von dem Material der Verkapselungsschicht 3 gefüllt, insbesondere vollständig gefüllt. Die Rückseite IR der Trägerschicht 1 weist Bereiche auf, die von der Verkapselungsschicht 3 nicht bedeckt sind. Diese Bereiche bilden die Kontaktstellen 1K der Teilschichten 1A und 1B.
Gemäß Figur ID befindet sich die Verkapselungsschicht 3 somit sowohl oberhalb als auch unterhalb der Montagefläche IM. Durch eine derartige Gestaltung der Verkapselungsschicht 3, die insbesondere zusammenhängend ausgebildet ist, können die lateral beabstandeten Teilbereiche 1A und 1B besonders stabil miteinander verbunden werden. Insbesondere bis auf die randseitigen Teilschichten 1A und 1B können die innenliegenden Teilschichten 1A und 1B von der Verkapselungsschicht 3 vollumfänglich umschlossen sein. Die randseitigen Teilschichten 1A und 1B können an den Seitenflächen des Bauteils 100 Bereiche aufweisen, die von der Verkapselungsschicht 3 nicht umschlossen sind. Entlang der lateralen Richtung können die randseitigen Teilschichten 1A und 1B mit der Verkapselungsschicht 3 bündig abschließen. An den Seitenflächen des Bauteils 100 können die randseitigen Teilschichten 1A und 1B Vereinzelungsspuren aufweisen. Insbesondere können Teile der randseitigen Teilschichten 1A und 1B bei der Herstellung des Bauteils 100 als Halteelemente oder als Halterahmen dienen.
Das Bauteil 100 gemäß Figur ID kann frei von der Isolierungsschicht 4 sein. Im Unterschied zur Figur 1B können die Zwischenräume IS von der Verkapselungsschicht 3, etwa ausschließlich von der Verkapselungsschicht 3 gefüllt, insbesondere vollständig gefüllt sein. Abweichend hiervon ist es möglich, dass das Bauteil 100 gemäß Figur ID ebenfalls eine Isolierungsschicht 4 aufweist, die zum Beispiel wie in der Figur 1B dargestellt ist.
Das in der Figur IE dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1B dargestellten Ausführungsbeispiel eines Bauteils 100. Im Gegensatz hierzu sind sowohl die Vorderseite IV als auch die Rückseite IR der Trägerschicht 1 eben ausgeführt. Auch kann das Bauelement 100 frei von einer etwa in der Figur 1B dargestellten Isolierungsschicht 4 sein. Gemäß Figur IE ist die Trägerschicht 1 auf seiner Rückseite IR mit einer Anschlussschicht 90 versehen. Die Anschlussschicht 90 ist strukturiert ausgebildet und kann eine Mehrzahl von Teilschichten aufweisen, die mit den Teilschichten 1A und 1B der Trägerschicht 1 korrespondieren.
Auf den Teilschichten der Anschlussschicht 90 sind Kontaktstrukturen 91 gebildet, wobei die Anschlussschicht 90 zwischen der Trägerschicht 1 und den Kontaktstrukturen 91 angeordnet ist. In diesem Fall können die Kontaktstellen 1K durch Oberflächen der Kontaktstrukturen 91 gebildet sein. Die Kontaktstrukturen 91 können in Form von Lotkugeln, Kontaktsäulen, Lötschichten oder in anderen Formen ausgeführt sein. Insbesondere sind die Kontaktstrukturen 91 teilweise oder ausschließlich aus einem Lotmaterial gebildet. In der Figur IE ist keine Auskoppelschicht 7 dargestellt. Es ist jedoch möglich, dass das Bauteil 100 gemäß Figur IC eine Auskoppelschicht 7 etwa gemäß Figur 1B aufweist.
Das in der Figur 1F dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur IE dargestellten Ausführungsbeispiel eines Bauteils 100. Im Gegensatz hierzu weisen die Kontaktstrukturen 91 jeweils einen kugelförmigen Kern 92 auf, der von einem Verbindungsmaterial, insbesondere von einem Lotmaterial umschlossen ist. Das
Verbindungsmaterial ist somit Teil der Kontaktstruktur 91, wobei das Verbindungsmaterial unmittelbar an die Trägerschicht 1 und an den Kern 92 angrenzen kann. Der Kern 92 kann aus einem Metall, etwa aus Kupfer gebildet sein.
Das in der Figur IG dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1F dargestellten Ausführungsbeispiel eines Bauteils 100. Im Gegensatz hierzu weist die Verkapselungsschicht 3 eine vorderseitige Teilschicht 3V und eine rückseitige Teilschicht 3R auf.
Die vorderseitige Teilschicht 3V entspricht im Wesentlichen der zum Beispiel in der Figur 1B beschriebenen Verkapselungsschicht 3. Die rückseitige Teilschicht 3R ist insbesondere unterhalb der Montagefläche IM angeordnet und kann die Kontaktstrukturen 91 bereichsweise vollumfänglich umschließen. Es ist möglich, dass die vorderseitige Teilschicht 3V und die rückseitige Teilschicht 3R aus demselben Material oder aus unterschiedlichen Materialien gebildet sind. Wie in der Figur IG schematisch dargestellt können die Kontaktstrukturen 91 bereichsweise aus der rückseitigen Teilschicht 3R der Verkapselungsschicht 3 herausragen. Diejenigen Bereiche der Kontaktstrukturen 91, die von der rückseitigen Teilschicht 3R nicht bedeckt sind, können die Kontaktstellen 1K der Trägerschicht 1 bilden.
Das in der Figur 1H dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1F dargestellten Ausführungsbeispiel eines Bauteils 100. Im Gegensatz hierzu sind die Halbleiterchips 2 in Draufsicht von der Verkapselungsschicht 3, insbesondere von der vorderseitigen Teilschicht 3V der Verkapselungsschicht 3 vollständig bedeckt. Die vorderseitige Teilschicht 3V ist insbesondere strahlungsdurchlässig ausgeführt.
Das in der Figur II dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1H dargestellten Ausführungsbeispiel eines Bauteils 100. Im Unterschied zu dem Bauteil 100 gemäß Figur 1H, das frei von einer rückseitigen Teilschicht 3R der Verkapselungsschicht 3 ist, weist das Bauteil 100 gemäß Figur II eine rückseitige Teilschicht 3R der Verkapselungsschicht 3 auf. Insbesondere unterscheiden sich die vorderseitige Teilschicht 3V und die rückseitige Teilschicht 3R in der Materialzusammensetzung. Zum Beispiel kann die rückseitige Teilschicht 3R aus einem strahlungsundurchlässigen Material gebildet sein.
Das in der Figur 1J dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1H dargestellten Ausführungsbeispiel eines Bauteils 100. Im Unterschied hierzu sind die Zwischenräume IS insbesondere frei von einer Bedeckung durch die Halbleiterchips 2. Insbesondere sind die Halbleiterchips 2 jeweils vollständig auf einer Teilschicht 1A oder 1B der Trägerschicht 1 angeordnet. Als weiterer Unterschied zur Figur 1H weisen die Halbleiterchips 2 keine rückseitigen Kontakte 2K sondern vorderseitige Kontakte 2K auf, die zum Beispiel über Bonddrähte 2W mit den entsprechenden Teilschichten 1A oder 1B der Trägerschicht 1 elektrisch leitend verbunden sind. Abweichend von der Figur 1J ist es möglich, dass die Halbleiterchips 2 jeweils einen vorderseitigen Kontakt 2K und einen rückseitigen Kontakt 2K aufweisen, wobei die Halbleiterchips 2 jeweils über den rückseitigen Kontakt 2K mit einer der Teilschichten 1A oder 1B und über den vorderseitigen Kontakt 2K sowie etwa über einen Bonddraht 2W mit einer weiteren der Teilschichten 1A oder 1B elektrisch leitend verbunden sind.
In Figur 2A ist ein weiteres Ausführungsbeispiel eines Bauteils 100 schematisch dargestellt. Das in der Figur 2A dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1A dargestellten Ausführungsbeispiel. Im Unterschied hierzu können nicht nur Halbleiterchips 2 derselben Gruppe 2G sondern auch Halbleiterchips 2 benachbarter Gruppen 2G eine gemeinsame Elektrode oder mehrere gemeinsame Elektroden aufweisen.
Im Unterschied zur Figur 1A, bei der drei, insbesondere genau drei benachbarte Halbleiterchips 2 derselben Gruppe 2G eine gemeinsame Elektrode teilen, können gemäß der Figur 2A zwei, insbesondere genau zwei benachbarte Halbleiterchips 2 derselben Gruppe 2G eine gemeinsame Elektrode teilen, die durch eine Teilschicht 1A der Trägerschicht 1 gebildet ist. Während die Halbleiterchips 2 unterschiedlicher Gruppen 2G gemäß Figur 1A keine gemeinsame Elektrode aufweisen, können diese gemäß Figur 2A eine gemeinsame Elektrode teilen. Die gemeinsame Elektrode kann durch zwei voneinander räumlich beabstandete Teilschichten 1B gebildet sein, die durch eine Leiterbahn 11 miteinander elektrisch leitend verbunden sind. Gemäß Figur 2A weist jede Gruppe 2G, die zum Beispiel einen Bildpunkt bildet, genau fünf Kontaktstellen 1K oder fünf Anschlusspads 1K oder genau fünf Teilschichten 1A und 1B auf.
Insbesondere befindet sich die Leiterbahn 11 auf der Rückseite der Trägerschicht 1. Die Leiterbahn 11 kann randseitig angeordnet sein oder verläuft bereichsweise zwischen zwei benachbarten Halbleiterchips 2 derselben Gruppe 2G. In Figur 2A sind vier randseitige Leiterbahnen 11 dargestellt, die die Teilschichten 1B unterschiedlicher Gruppen 2G miteinander elektrisch leitend verbinden. Außerdem sind zwei innere Leiterbahnen 11 dargestellt, die zwischen benachbarten Halbleiterchips 2 derselben Gruppe/n hindurch geführt sind, um die Teilschichten 1B unterschiedlicher Gruppen 2G miteinander elektrisch zu verbinden. Es ist möglich, dass die Leiterbahn 11 als Teil der Trägerschicht 1 ausgeführt ist. Zum Beispiel können die Teilschichten 1A und 1B sowie die Leiterbahn 11 aus dem gleichen Material gebildet sein.
Das in der Figur 2B dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1A dargestellten Ausführungsbeispiel eines Bauteils 100. Analog zur Figur 1A sind jeder Gruppe 2G vier Teilschichten 1A und 1B zugeordnet. Gemäß Figur 2B weist jede Gruppe 2G, die zum Beispiel einen Bildpunkt bildet, genau vier Kontaktstellen 1K oder vier Anschlusspads 1K auf. Die Anschlusspads 1K können in diesem Fall besonders groß ausgestaltet sein. Dadurch können zum Beispiel Messnadeln viel leichter darauf positioniert werden. Außerdem kann ein vergrößerter Abstand zwischen den benachbarten Anschlusspads 1K realisiert werden. Zum Beispiel beträgt ein lateraler Abstand zwischen den benachbarten Anschlusspads 1K mindestens 50 gm, 100 gm oder mindestens 150 gm. Das reduziert das Kurzschlussrisiko und erhöht unter Umständen die Montageausbeute bei der Anwendung der Bauteile 100.
Das in der Figur 2B dargestellte Ausführungsbeispiel unterscheidet sich von dem in der Figur 1A dargestellten Ausführungsbeispiel insbesondere außerdem in der Anordnung der Teilschichten 1A und 1B. Während in der Figur 1A die Teilschichten 1B, die keine gemeinsame Elektrode bilden, auf derselben Seite der Halbleiterchips 2 derselben Gruppe 2G angeordnet sind, befinden sich die Teilschichten 1B gemäß Figur 2B auf unterschiedlichen Seiten Halbleiterchips 2. Analog zur Figur 1A teilen alle drei Halbleiterchips 2 derselben Gruppe 2G eine gemeinsame Elektrode auf, die durch eine Teilschicht 1A der Trägerschicht 1 gebildet ist. In den Figuren 3A und 3B sind Vergleichsbeispiele verschiedener Bauteile schematisch dargestellt, bei den die Halbleiterchips 2 derselben Gruppe 2G oder die Halbleiterchips 2 unterschiedlicher Gruppen 2G keine gemeinsame Elektrode aufweisen.
In Figur 3A ist ein Bauteil mit einem Pixel und in Figur 3B ein Bauteil mit vier Pixeln schematisch dargestellt. Die Anwendung mehrerer solcher Bauteile oder eines solchen Bauteils zur Darstellung einer Mehrzahl von Pixeln erfordert in der Regel einen zweilagigen oder einen mehrlagigen Aufbau einer Leiterplatte, um zum Beispiel eine Kreuzmatrixschaltung zu realisieren. Die Realisierung der Kreuzmatrixschaltung eines solchen Bauteils oder mehrerer solcher Bauteile zur Darstellung einer Mehrzahl von Pixeln ist zum Beispiel in der Figur 3C schematisch dargestellt. Zur elektrischen Kontaktierung der Halbleiterchips 2 sind mindestens zwei übereinander angeordnete Kontaktebenen erforderlich. In der Figur 3C sind Leiterbahnen El auf einer ersten Kontaktebene zum Beispiel zur elektrischen Kontaktierung der Anoden der Halbleiterchips 2 und Leiterbahnen E2 auf einer zweiten Kontaktebene zum Beispiel zur elektrischen Kontaktierung der Kathoden der Halbleiterchips 2 schematisch dargestellt.
Weisen die Halbleiterchips 2 des Bauteils 100 teilweise gemeinsame Anoden und/oder Kathoden auf, ist es möglich, dass eine Kreuzmatrixschaltung bereits durch elektrische Leiterbahnen El in einer gemeinsamen, insbesondere einzigen Kontaktebene realisierbar ist. Dies ist zum Beispiel in der Figur 4 schematisch dargestellt.
Figuren 5A und 5B zeigen einige Verfahrensschritte zur Herstellung eines Bauteils 100 insbesondere gemäß einem der in den Figuren IE, 1F, IG, 1H, II und 1J dargestellten Ausführungsbeispiele .
Gemäß Figur 5A kann die Trägerschicht 1 auf einem Hilfsträger 9 bereitgestellt werden. Die Trägerschicht 1 kann eine ebene Vorderseite IV und eine ebene Rückseite IR aufweisen. Insbesondere weist der Trägerschicht 1 entlang lateraler Richtungen eine konstante Schichtdicke D auf. Insbesondere ist die Schichtdicke D kleiner oder gleich 100 gm, 50 gm, 40 gm oder 30 gm, etwa zwischen einschließlich 10 gm und 100 gm. Die Trägerschicht 1 kann in einem nachfolgenden Verfahrensschritt in eine Mehrzahl von Teilschichten 1A und 1B zerteilt werden, zum Beispiel mittels eines mechanischen Prozesses oder mittels eines Ätzverfahrens.
Alternativ ist es möglich, dass einzelne getrennt Teilschichten 1A und 1B auf den Hilfsträger 9 aufgebracht werden und so die strukturierte Trägerschicht 1 auf dem Hilfsträger 9 bilden. Es ist weiterhin möglich, dass die Trägerschicht 1 durch ein galvanisches Verfahren oder durch Auflaminieren dünner Metallfolien auf dem Hilfsträger 9 gebildet ist. Wird die Trägerschicht 1 nachträglich strukturiert, kann ein Ätzverfahren Anwendung finden.
Der Hilfsträger 9 kann elastisch ausgebildet sein. Es ist möglich, dass der Hilfsträger 9 aus einem Material wie Polyamid, Epoxid, Silikon oder Acrylat gebildet ist. Zum Beispiel ist der Hilfsträger 9 ein flexibles Substrat mit strukturierten dielektrischen Schichten, wobei die dielektrischen Schichten insbesondere entfernbar ausgebildet sind. Zum Beispiel ist der Hilfsträger 9 eine Klebefolie. Es ist möglich, dass der Hilfsträger 9 aus einem starren Körper mit einer darauf angeordneten Klebeschicht gebildet ist. In nachfolgenden Verfahrensschritten können die Halbleiterchips 2 auf der Montagefläche IM der Trägerschicht 1 mechanisch befestigt und elektrisch kontaktiert werden, bevor die Verkapselungsschicht 3 auf die Montagefläche IM und um die Halbleiterchips 2 aufgebracht wird. Die zwischen den Teilbereichen 1A und 1B befindlichen Zwischenräume IS können mit dem Material der Verkapselungsschicht 3 teilweise oder vollständig aufgefüllt werden.
Es werden gemäß Figur 5B Öffnungen 9V durch den Hilfsträger 9 hindurch zur teilweisen Freilegung der Teilschichten 1A und 1B erzeugt, etwa mittels Ätzen, Stanzen oder Lasern. Ist der Hilfsträger 9 ein flexibles Substrat mit strukturierten dielektrischen Schichten, können die Öffnungen 9V durch Entfernen der dielektrischen Schichten gebildet werden. In den Öffnungen 9V können Anschlussschichten 90 und/oder Kontaktstrukturen 91 gebildet werden, die zum Beispiel in den Figuren IE, 1F, IG, 1H, II und 1J schematisch dargestellt sind. Die Kontaktstrukturen 91 zum Beispiel in Form von Lotkugeln mit oder ohne Metallkern, Kontaktsäulen oder Kontaktpins können auf die Rückseite IR der Trägerschicht 1 aufgedruckt, aufgesetzt oder aufgewachsen werden.
In einem weiteren Verfahrensschritt wird der Hilfsträger 9 von dem Bauteil 100 entfernt, insbesondere vollständig entfernt. Gegebenenfalls kann eine rückseitige Teilschicht 3R der Verkapselungsschicht 3 auf der Rückseite IR der Trägerschicht 1 gebildet werden. Durch die rückseitige Teilschicht 3R der Verkapselungsschicht 3 wird das Bauteil 100 versteift. Die Teilschicht 3R kann aus einer Pressmasse gebildet sein. Die Versteifung des Bauteils 100 kann auch auf der Vorderseite durch die vorderseitige Teilschicht 3V der Verkapselungsschicht 3 erfolgen. Die vorderseitige Teilschicht 3V kann durch einen transparenten oder semitransparenten Verguss gegebenenfalls mit Farbstoffen oder Füllstoffen gebildet sein.
Figuren 6A, 6B, 6C, 6D, 6E und 6F zeigen einige
Verfahrensschritte zur Herstellung eines Bauteils 100 gemäß dem etwa in der Figur 1B oder ID dargestellten Ausführungsbeispiel .
Gemäß Figur 6A wird eine insbesondere einlagig ausgeführte elektrische Trägerschicht 1 mit einer vertikalen Schichtdicke D bereitgestellt. Es wird eine Beschichtung 6V auf die Vorderseite IV der Trägerschicht 1 aufgebracht, wobei die Beschichtung 6V eine vorderseitige Maske bilden kann. Eine weitere Beschichtung 6R wird auf die Rückseite IR der Trägerschicht 1 aufgebracht, wobei die Beschichtung 6R eine rückseitige Maske bilden kann. Die Beschichtungen 6V und 6R können aus einem elektrisch leitfähigen Material, etwa aus Gold, Nickel, Gold-Nickel-Legierung oder aus einem elektrisch isolierenden Material, etwa aus einem Fotolack, einem Nitrid oder einem Oxid-Material, gebildet sein. Die Beschichtungen 6V und 6R können nachträglich entfernt werden.
Mit Hilfe der Beschichtung 6V wird eine vorderseitige Grabenstruktur 5V auf der Vorderseite IV Trägerschicht 1 gebildet. Die vorderseitige Maske kann dabei als Ätzmaske dienen. Die vorderseitige Grabenstruktur 5V erstreckt sich lediglich in die Trägerschicht 1 hinein, sodass die Trägerschicht 1 weiterhin zusammenhängend bleibt.
Insbesondere werden die Zwischenräume IS durch die Form der vorderseitigen Grabenstruktur 5V definiert. Gemäß Figur 6B wird die vorderseitige Grabenstruktur 5V bereichsweise mit einem Material der Isolierungsschicht 4 aufgefüllt, insbesondere lediglich in den für die Halbleiterchips 2 vorgesehenen Bereichen. Die
Isolierungsschicht 4 ist aus einem isolierenden Material, zum Beispiel aus Epoxid, gebildet. Das Material der Isolierungsschicht 4 kann in der vorderseitigen Grabenstruktur 5V dosiert, gedruckt oder gejettet werden. Alternativ ist es möglich, dass die Isolierungsschicht 4 durch lokale Oxidierung des Materials der Trägerschicht 1 gebildet wird. Zum Beispiel wird Kupfer oder Nickel als Material der Trägerschicht 1 oxidiert.
Gemäß Figur 6C werden die Halbleiterchips 2 auf der Montagefläche IM mechanisch befestigt und elektrisch kontaktiert. Da die Trägerschicht 1 weiterhin zusammenhängend ausgebildet ist, sind die Halbleiterchips 2 gemäß Figur 6C zwischenzeitlich elektrisch kurzgeschlossen.
Zur Befestigung und elektrischen Kontaktierung der Halbleiterchips 2 kann ein Lötprozess mit kleinen Lotkugeln zum Beispiel mit einem Durchmesser von zirka 2 pm durchgeführt werden. Das Lot kann auf der gesamten Chip- Montagefläche aufgetragen werden, wobei der Halbleiterchip 2 darin platziert wird und das Lot in einem nachfolgenden Verfahrensschritt umgeschmolzen wird. Dabei kann das Lot den Halbleiterchip 2 und die Chip-Montagefläche benetzen, nicht jedoch den isolierten Zwischenbereich IS unterhalb dem Halbleiterchip 2. Alternativ ist auch die Verwendung von ACF oder ACP (Englisch: anisotropic conductive film/ paste) möglich. Dafür ist insbesondere keine Isolierungsschicht 4 in der vorderseitigen Grabenstruktur 5V nötig, da die elektrische Verbindung insbesondere nur auf den planparallelen, deckungsgleichen Flächen vom Halbleiterchip 2 und der Trägerschicht 1 stattfindet. Auch ist es möglich, dass die Halbleiterchips 2 zum Beispiel mittels Mikrodosier- Verfahren über Klebe- oder Sinterverbindungen auf der Trägerschicht 1 befestigt werden.
Gemäß Figur 6D wird die Verkapselungsschicht 3 auf der Vorderseite IV der Trägerschicht 1 gebildet, zum Beispiel mittels eines Molding- oder Casting-Verfahrens, etwa mittels eines folienassistierten Molding-Verfahrens. Gemäß Figur 6E wird die Auskoppelschicht 7 auf die Verkapselungsschicht 3 und auf die Halbleiterchips 2 aufgebracht.
In einem weiteren Verfahrensschritt gemäß Figur 6F wird insbesondere mit Hilfe der rückseitigen Beschichtung 6R eine rückseitige Grabenstruktur 5R auf der Rückseite IR Trägerschicht 1 gebildet. Die durch die Beschichtung IR gebildete Maske kann dabei als Ätzmaske dienen.
Die rückseitige Grabenstruktur 5R erstreckt sich von einer Rückseite der Trägerschicht 1 bis zu der vorderseitigen Grabenstruktur 5V, wodurch die Trägerschicht 1 in eine Mehrzahl von lateral beabstandeten Teilschichten 1A und 1B zertrennt wird. In der rückseitigen Grabenstruktur 5R kann die Isolierungsschicht 4 oder die Verkapselungsschicht 3 bereichsweise freigelegt sein. Abweichend von der Figur 6F ist es möglich, dass eine rückseitige Teilschicht 3R der Verkapselungsschicht 3 nachträglich in die rückseitige Grabenstruktur 5R eingebracht wird.
Gemäß den Figuren 6A bis 6F wird die Trägerschicht 1 sowohl auf der Vorderseite IV als auch vor der Rückseite IR strukturiert, insbesondere geätzt. Insbesondere werden die Halbleiterchips 2 nach der Strukturierung der Vorderseite IV und vor der Strukturierung der Rückseite IR auf die Montagefläche IM aufgebracht.
Figuren 7A, 7B, 7C und 7D zeigen einige alternative Verfahrensschritte zur Herstellung eines Bauteils 100 etwa gemäß Figur ID. Insbesondere wird die beidseitig strukturierte Trägerschicht 1 gemäß Figur 7A auf einem Hilfsträger 9 befestigt, etwa temporär befestigt. Der Hilfsträger 9 kann ein etwa im Zusammenhang mit der Figur 5A beschriebener Hilfsträger 9 sein. Die strukturierte Trägerschicht 1 auf dem Hilfsträger 9 weist bereits eine Mehrzahl von lateral beabstandeten Teilbereichen 1A auf 1B auf, bevor die Halbleiterchips 2 gemäß Figur 7B auf der strukturierten Trägerschicht 1 mechanisch befestigt und elektrisch kontaktiert werden.
Die Halbleiterchips 2 können mit einer Lotpaste, die Epoxid enthalten kann, aufgelötet sein. Es kann eine größere Menge an Lotpaste auf der Montagefläche IM dosiert sein, woraufhin die Halbleiterchips 2 jeweils insbesondere mit den beiden Kontakten 2K in die Paste hineingesetzt werden. Beim Erhitzen schmilzt das Lot, welches die Kontakte 2K benetzt und gleichzeitig die Bereiche zwischen den Kontakten 2K entnetzt, sodass kein Kurzschluss entsteht. Das in der Lotpaste enthaltene Epoxid härtet aus und füllt die Bereiche zwischen den Kontakten 2K, um die mechanische Stabilität der Halbleiterchips 2 auf der Trägerschicht 1 zu erhöhen.
Gemäß Figur 7C wird die Verkapselungsschicht 3 auf die Montagefläche IM und auf den Hilfsträger 9 aufgebracht. Die Verkapselungsschicht 3 weist eine vorderseitige Teilschicht 3V und eine rückseitige Teilschicht 3R auf. Insbesondere sind die Teilschichten 3V und 3R aus dem gleichem Material gebildet und können in einem gemeinsamen Prozess gebildet werden. Das Aufbringen der Verkapselungsschicht 3 erfolgt insbesondere durch einen so genannten Casting-Prozess.
Gemäß Figur 7D wird der Hilfsträger 9 entfernt, insbesondere bevor oder nachdem die Auskoppelschicht 7 auf der Verkapselungsschicht 3 gebildet wird.
Figuren 8A, 8B und 8C zeigen weitere Verfahrensschritte zur Herstellung eines Bauteils 100 beispielsweise gemäß den Figuren 1A und ID insbesondere mit Hilfe einer Haltestruktur 8. Die Haltestruktur 8 weist eine Mehrzahl von Halteelementen 8A und einen Halterahmen 8B etwa in Form von Haltestreifen 8B auf. Die Haltestruktur 8 und die Trägerschicht 1 können aus demselben Material oder aus unterschiedlichen Materialien gebildet sein.
Gemäß Figur 8A sind die Teilschichten 1A und 1B auch nach dem Befestigen der Halbleiterchips 2 auf der Montagefläche IM über die Halteelemente 8A mit dem Halterahmen 8B mechanisch verbunden. Der Halterahmen 8B umschließt die Teilschichten 1A und 1B der Trägerschicht 1 eines Bauteils 100 in lateralen Richtungen, wobei die Halteelemente 8A die Teilschichten 1A und 1B mit dem Halterahmen 8B mechanisch verbinden. Durch die Haltestruktur 8 kann das Ausbilden der vorderseitigen Grabenstruktur 5V und der rückseitigen Grabenstruktur 5R vereinfacht gestaltet werden. Auch die Verkapselungsschicht 3 kann auf beide Seiten der Trägerschicht 1 auf einfache Art und Weise aufgebracht werden. Zum Beispiel wird zunächst eine erste Teilschicht 3V auf die Vorderseite IV der Trägerschicht 1 aufgebracht, wobei etwa nach Umdrehung des Bauteils 100 eine zweite Teilschicht 3R auf die Rückseite IR der Trägerschicht 1 ohne größeren Aufwand aufgebracht werden kann. In Figur 8B ist eine Mehrzahl von solchen Bauteilen 100 dargestellt, die jeweils über die Halteelemente 8A mit dem entsprechenden Halterahmen 8B oder mit den Haltestreifen 8B verbunden sind. Jedes Bauteil 100 kann von einem Halterahmen 8B umgeben sein. Zur Vereinzelung der Bauteile 100 können die Halteelemente 8A entlang der Trennlinien T durchtrennt, etwa durchsägt werden. Insbesondere erst nach der Vereinzelung sind die Teilschichten 1A und 1B der Trägerschicht 1 voneinander elektrisch getrennt.
Figur 8C zeigt ein Bauteil 100 nach der Vereinzelung. Das Bauteil 100 kann Vereinzelungsspuren, etwa Sägespuren, an den Halteelementen 8A aufweisen, die zum Beispiel an den Seitenflächen des Bauteils 100 nachweisbar sind.
Wie in den Figuren 8A und 8B schematisch dargestellt können einige oder alle Teilschichten 1A und 1B der Trägerschicht 1 an den Seitenflächen des Bauteils 100 bereichsweise frei zugänglich sein. In diesem Fall können einige oder alle Anoden oder alle Kathoden seitlich benachbarter Pixel insbesondere auch nach der Vereinzelung miteinander elektrisch verbunden werden. Das ist bezüglich der elektrischen Funktionalität einer Kreuzmatrixschaltung sogar erwünscht und erhöht zudem die Stabilität der Trägerschicht 1 beziehungsweise des Bauteils 100.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
100 Bauteil
10 Träger
1 Trägerschicht
1A Teilschicht der Trägerschicht
1B Teilschicht der Trägerschicht
1K Kontaktstelle, Anschlusspad
IM Montagefläche
IV Vorderseite der Trägerschicht
IR Rückseite der Trägerschicht
IS Zwischenbereich
11 Leiterbahn
2 Halbleiterchip
2G Chipgruppe
2K Kontakt des Halbleiterchips
2W Bonddraht
2S Verbindungsschicht
3 Verkapselungsschicht
3V vorderseitige Teilschicht der Verkapselungsschicht 3R rückseitige Teilschicht der Verkapselungsschicht
4 Isolierungsschicht
5 kavitätsähnliche Öffnung der Trägerschicht
5V vorderseitige Grabenstruktur
5R rückseitige Grabenstruktur
6V Beschichtung/ vorderseitige Maske
6R Beschichtung/ rückseitige Maske
7 Auskoppelschicht 8 Haltestruktur 8A Halteelement 8B Haltestreifen, Halterahmen 9 Hilfsträger/ Klebefolie
9V Öffnung des Hilfsträgers/ der Klebefolie
90 Anschlussschicht
91 Kontaktstruktur, Lotkugel, Kontaktsäule, Lötschicht 92 Kern der Lotkugel
A2 Ausschnitt
D vertikale Schichtdicke der Trägerschicht El Leiterbahn erster Kontaktebene E2 Leiterbahn zweiter Kontaktebene
T Trennlinie

Claims

Patentansprüche
1. Bauteil (100) mit einem Träger (10) und einer Mehrzahl von
Halbleiterchips (2), bei dem
- der Träger (10) eine elektrisch leitfähige Trägerschicht (1) aufweist, wobei die Trägerschicht (1) strukturiert ausgebildet ist und eine Mehrzahl von Teilschichten (1A,
1B) aufweist, die lateral beabstandet sind,
- der Träger (10) eine Verkapselungsschicht (3) aufweist, die die Halbleiterchips (2) lateral umschließt, wobei die Verkapselungsschicht (3) zusammenhängend ausgebildet ist und so die lateral beabstandeten Teilschichten (1A, 1B) der Trägerschicht (1) zusammenhält,
- die Verkapselungsschicht (3) und die Halbleiterchips (2), entlang der vertikalen Richtung senkrecht zu einer Haupterstreckungsfläche des Trägers (10) oder der Trägerschicht (1), miteinander bündig abschließen,
- die Trägerschicht (1) eine Montagefläche (IM) aufweist, auf der die Halbleiterchips (2) angeordnet sind, wobei die Halbleiterchips (2) von der Trägerschicht (1) mechanisch getragen und mit den Teilschichten (1A, 1B) elektrisch leitend verbunden sind, und
- der Träger (10) eine gemeinsame Elektrode für
Halbleiterchips (2) einer Gruppe aus mehreren der Halbleiterchips (2) aufweist, wobei die gemeinsame Elektrode durch eine der Teilschichten (1A, 1B) oder durch mehrere miteinander im elektrischen Kontakt stehende Teilschichten (1A, 1B) der Trägerschicht (1) gebildet ist.
2. Bauteil (100) nach Anspruch 1, bei dem die Trägerschicht (1) eine vertikale Schichtdicke (D) zwischen einschließlich 20 pm und 200 pm aufweist.
3. Bauteil (100) nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (2) zur Erzeugung elektromagnetischer Strahlung eingerichtet sind, wobei die Gruppe aus denjenigen Halbleiterchips (2), die die gemeinsame Elektrode teilen, einen Bildpunkt oder mehrere Bildpunkte bildet.
4. Bauteil (100) nach dem vorhergehenden Anspruch, bei dem diejenigen Halbleiterchips (2), die die gemeinsame Elektrode teilen und einen Bildpunkt bilden, jeweils mit einer weiteren einzelnen Teilschicht (1A, 1B) elektrisch leitend verbunden sind und so über die Teilschichten (1A, 1B) individuell ansteuerbar sind.
5. Bauteil (100) nach einem der vorhergehenden Ansprüche, bei dem die Gruppe aus den Halbleiterchips (2) mindestens drei Halbleiterchips (2) aufweist, die jeweils einen Zwischenbereich (IS) zwischen zwei benachbarten Teilschichten (1A, 1B) der Trägerschicht (1) überbrücken, wobei eine der zwei benachbarten Teilschichten (1A, 1B) die gemeinsame
Elektrode für die Halbleiterchips (2) derselben Gruppe bildet.
6. Bauteil (100) nach einem der Ansprüche 1 bis 4, bei dem zwei benachbarte Teilschichten (1A, 1B) der Trägerschicht (1) durch einen Zwischenbereich (IS) voneinander lateral beabstandet sind, wobei
- die zwei benachbarten Teilschichten (1A, 1B) unterschiedlichen elektrischen Polaritäten des Bauteils (100) zugeordnet sind,
- der Zwischenbereich (IS) eine laterale Breite aufweist, die höchstens 50 pm ist, und - einer der Halbleiterchips (2) mit den zwei benachbarten
Teilschichten (1A, 1B) elektrisch leitend verbunden ist, in Draufsicht die zwei benachbarten Teilschichten (1A, 1B) teilweise bedeckt und den zugehörigen zwischen den zwei benachbarten Teilschichten (1A, 1B) befindlichen
Zwischenbereich (IS) überbrückt.
7. Bauteil (100) nach einem der Ansprüche 5 bis 6, bei dem der Zwischenbereich (IS) mit einer Isolierungsschicht (4) gefüllt ist, die zwei benachbarte Teilschichten (1A, 1B) der Trägerschicht (1) voneinander elektrisch isoliert.
8. Bauteil (100) nach einem der vorhergehenden Ansprüche, bei dem die Montagefläche (IM) eine Mehrzahl von lateral beabstandeten Teilmontageflächen aufweist, die durch Oberflächen der Teilschichten (1A, 1B) gebildet sind.
9. Bauteil (100) nach einem der vorhergehenden Ansprüche, bei dem die Montagefläche (IM) mit einem Edelmetall beschichtet ist, wobei die Trägerschicht (1) eine der Montagefläche (IM) abgewandte Rückseite (IR) aufweist, die zumindest teilweise mit dem gleichen Edelmetall beschichtet ist.
10. Bauteil (100) nach einem der vorhergehenden Ansprüche, bei dem die Montagefläche (IM) eben ausgeführt ist, wobei
- die Halbleiterchips (2) entlang vertikaler Richtung über die gesamte Trägerschicht (1) hinausragen, und
- die Trägerschicht (1) keinen Teilbereich aufweist, der in Richtung der Halbleiterchips über die ebene Montagefläche (IM) hinausragt.
11. Bauteil (100) nach einem der Ansprüche 1 bis 10, bei dem die Teilschichten (1A, 1B) rückseitige Oberflächen aufweisen, die der Montagefläche (IM) abgewandt sind, wobei
- die rückseitigen Oberflächen bereichsweise gekrümmt ausgebildet sind,
- kavitätsähnliche Öffnungen (5, 5R) der Trägerschicht (1) durch die gekrümmten rückseitigen Oberflächen benachbarter Teilschichten (1A, 1B) gebildet sind, und
- zur Erhöhung der mechanischen Stabilität des Trägers (10) die Öffnungen mit der Verkapselungsschicht (3) aufgefüllt sind.
12. Bauteil (100) nach einem der Ansprüche 1 bis 10, bei dem die Teilschichten (1A, 1B) ebene rückseitige Oberflächen aufweisen, die der Montagefläche (IM) abgewandt sind, wobei
- die rückseitigen Oberflächen frei von einer Bedeckung durch die Verkapselungsschicht (3) sind, und
- der Träger (10) auf den jeweiligen rückseitigen
Oberflächen der Teilschichten (1A, 1B) der Trägerschicht
(1) mindestens eine Lotkugel (91) oder eine Kontaktstruktur (91) aufweist.
13. Bauteil (100) nach einem der Ansprüche 1 bis 10, bei dem die Teilschichten (1A, 1B) rückseitige Oberflächen aufweisen, die der Montagefläche (IM) abgewandt sind, wobei
- die Halbleiterchips (2) von einer vorderseitigen Teilschicht (3V) der Verkapselungsschicht (3) lateral umschlossen sind, und
- auf den rückseitigen Oberflächen Kontaktstrukturen (91) gebildet sind, die von einer rückseitigen Teilschicht (3R) der Verkapselungsschicht (3) lateral umschlossen sind, und - sich die vorderseitige Teilschicht (3V) und die rückseitige Teilschicht (3R) der Verkapselungsschicht (3) in ihrer Materialzusammensetzung voneinander unterscheiden.
14. Verfahren zur Herstellung eines Bauteils (100) aufweisend einen Träger (10) und eine Mehrzahl von Halbleiterchips (2) mit folgenden Schritten:
A) Bereitstellen einer einlagig ausgeführten, elektrisch leitfähigen und strukturierten Trägerschicht (1) aus einer Mehrzahl von Teilschichten (1A, 1B), die lateral beabstandet sind;
B) Befestigen der Halbleiterchips (2) auf einer Montagefläche (IM) der strukturierten Trägerschicht, wobei
- die Halbleiterchips (2) von der Trägerschicht (1) mechanisch getragen und mit den Teilschichten (1A, 1B) der Trägerschicht (1) elektrisch leitend verbunden werden, und
- eine Gruppe aus mehreren der Halbleiterchips eine gemeinsame Elektrode für Halbleiterchips (2) dieser Gruppe aufweist, wobei die gemeinsame Elektrode durch eine der Teilschichten (1A, 1B) oder durch mehrere miteinander im elektrischen Kontakt stehende Teilschichten (1A, 1B) der Trägerschicht (1) gebildet ist,
- bei dem eine Verkapselungsschicht (3) um die Halbleiterchips (2) gebildet wird, wobei die Verkapselungsschicht (3) zusammenhängend ausgebildet ist, die Halbleiterchips (2) und die Teilschichten (1A, 1B) lateral umschließt und so die lateral beabstandeten Teilschichten (1A, 1B) zusammenhält, und
- die Verkapselungsschicht (3) und die Halbleiterchips (2), entlang der vertikalen Richtung senkrecht zu einer Haupterstreckungsfläche des Trägers (10) oder der Trägerschicht (1), miteinander bündig abschließt; und
C) Fertigstellen des Trägers (10), wobei die Trägerschicht (1) als Teil des Trägers (10) ausgebildet ist.
15. Verfahren nach Anspruch 14, bei dem das Bereitstellen der Trägerschicht (1) ein
Strukturieren der zunächst zusammenhängenden Trägerschicht
(1) in die Mehrzahl von Teilschichten (1A, 1B) umfasst, wobei
- das Strukturieren der Trägerschicht (1) in zwei separaten Ätzschritten erfolgt und die Halbleiterchips (2) nach einem ersten Ätzschritt und vor einem zweiten Ätzschritt auf der Montagefläche (IM) befestigt werden,
- beim ersten Ätzschritt eine erste Grabenstruktur (5V) auf einer Vorderseite (IV) der Trägerschicht (1) gebildet wird, die sich in die Trägerschicht (1) lediglich hinein erstreckt, sodass die Trägerschicht (1) weiterhin zusammenhängend bleibt, und
- beim zweiten Ätzschritt eine zweite Grabenstruktur (5R) auf einer Rückseite (IR) der Trägerschicht (1) gebildet werden, die sich bis zu der ersten Grabenstruktur (5V) erstreckt, wodurch die Trägerschicht (1) in die Mehrzahl von Teilschichten (1A, 1B) zertrennt wird.
16. Verfahren nach dem vorhergehenden Anspruch, bei dem
- die erste Grabenstruktur (5V) vor dem zweiten Ätzschritt mit einer Isolierungsschicht (4) aufgefüllt wird, und
- die Isolierungsschicht (4) beim zweiten Ätzschritt rückseitig freigelegt wird und als Ätzstoppschicht dient.
17. Verfahren nach Anspruch 14, bei dem das Bereitstellen der Trägerschicht (1) ein
Strukturieren der zunächst zusammenhängenden Trägerschicht
(1) in die Mehrzahl von Teilschichten (1A, 1B) umfasst, wobei
- das Strukturieren der Trägerschicht (1) in zwei separaten
Ätzschritten erfolgt und die Halbleiterchips (2) erst nach dem Strukturieren der Trägerschicht (1) in die Mehrzahl von Teilschichten (1A, 1B) auf der Montagefläche (IM) befestigt werden,
- beim ersten Ätzschritt eine erste Grabenstruktur (5V) auf einer Vorderseite (IV) der Trägerschicht (1) gebildet wird, die sich in die Trägerschicht (1) hinein erstreckt, und
- beim zweiten Ätzschritt eine zweite Grabenstruktur (5R) auf einer Rückseite (IR) der Trägerschicht (1) gebildet wird, die sich bis zu der ersten Grabenstruktur (5V) erstreckt, wodurch die Trägerschicht (1) in die Mehrzahl von Teilschichten (1A, 1B) zertrennt wird.
18. Verfahren nach Anspruch 14, bei dem
- die strukturierte Trägerschicht (1) aus den lateral beabstandeten Teilschichten (1A, 1B) auf einem Hilfsträger
(9) bereitgestellt wird,
- der Hilfsträger (9) nach dem Befestigen der Halbleiterchips (2) zur Freilegung der Teilschichten (1A, 1B) abgetrennt wird, und
- Kontaktstrukturen (91) auf die Teilschichten (1A, 1B) der
Trägerschicht (1) aufgebracht werden, wobei die Kontaktstrukturen (91) Lotkugel, elektrische Kontaktsäulen oder Kontakt-Pins sind.
PCT/EP2020/083771 2019-11-28 2020-11-27 Bauteil für ein display und verfahren zur herstellung eines bauteils WO2021105453A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/636,204 US20220293836A1 (en) 2019-11-28 2020-11-27 Component for a display, and method for producing a component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019218501.0 2019-11-28
DE102019218501.0A DE102019218501A1 (de) 2019-11-28 2019-11-28 Bauteil für ein display und verfahren zur herstellung eines bauteils

Publications (1)

Publication Number Publication Date
WO2021105453A1 true WO2021105453A1 (de) 2021-06-03

Family

ID=73698785

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/083771 WO2021105453A1 (de) 2019-11-28 2020-11-27 Bauteil für ein display und verfahren zur herstellung eines bauteils

Country Status (3)

Country Link
US (1) US20220293836A1 (de)
DE (1) DE102019218501A1 (de)
WO (1) WO2021105453A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023280674A1 (de) * 2021-07-06 2023-01-12 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfarhen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102022102090A1 (de) 2022-01-28 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung
DE102022130878A1 (de) 2022-11-22 2024-05-23 Ams-Osram International Gmbh Verfahren zum herstellen eines elektronischen bauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
EP2963685A1 (de) * 2014-06-27 2016-01-06 Nichia Corporation Lichtemittierende vorrichtung
DE102015214222A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102016101526A1 (de) * 2016-01-28 2017-08-03 Osram Opto Semiconductors Gmbh Herstellung eines Multichip-Bauelements
DE102018111175A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992169A (zh) * 2017-04-27 2017-07-28 山东晶泰星光电科技有限公司 一种倒装rgb‑led封装模组及其显示屏
DE102017128457A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
EP2963685A1 (de) * 2014-06-27 2016-01-06 Nichia Corporation Lichtemittierende vorrichtung
DE102015214222A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102016101526A1 (de) * 2016-01-28 2017-08-03 Osram Opto Semiconductors Gmbh Herstellung eines Multichip-Bauelements
DE102018111175A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023280674A1 (de) * 2021-07-06 2023-01-12 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfarhen

Also Published As

Publication number Publication date
US20220293836A1 (en) 2022-09-15
DE102019218501A1 (de) 2021-06-02

Similar Documents

Publication Publication Date Title
WO2021105453A1 (de) Bauteil für ein display und verfahren zur herstellung eines bauteils
DE112011100376B4 (de) Verfahren zur herstellung einer licht aussendenden vorrichtung
EP2162927B1 (de) Verfahren zur herstellung von optoelektronischen bauelementen
DE102008053489A1 (de) Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102007027378A1 (de) Elektrisch leitfähige Verbindung, elektronisches Bauelement und Verfahren zu deren Herstellung
EP2297780A1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlungsemittierenden halbleiterbauelementen und verfahren zu dessen herstellung
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE112020004228T5 (de) Bilden einer bump-struktur
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
DE102016103552A1 (de) Modul für eine Leuchte
WO2016188702A1 (de) Verfahren zur herstellung eines elektronischen bauelements mit einem trägerelement und elektronisches bauelement mit einem trägerelement
WO2016087360A1 (de) Verfahren zur herstellung von optoelektronischen modulen und anordnung mit einem solchen modul
WO2019141435A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE112018001198B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2017016892A1 (de) Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen
DE112018007215T5 (de) Lichtemittierende Vorrichtung und Verfahren zur Herstellung einer Vielzahl von lichtemittierenden Vorrichtungen
DE102016124525B4 (de) Modul mit Leuchtdiodenchips und Verfahren zum Herstellen eines Moduls mit einer Mehrzahl von Leuchtdiodenchips
DE102016115224A1 (de) Elektronische Vorrichtung
EP2345076A1 (de) Oberflächenmontierbare vorrichtung
DE102015107742A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
WO2020115148A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20819645

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20819645

Country of ref document: EP

Kind code of ref document: A1