WO2021099889A1 - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
WO2021099889A1
WO2021099889A1 PCT/IB2020/060593 IB2020060593W WO2021099889A1 WO 2021099889 A1 WO2021099889 A1 WO 2021099889A1 IB 2020060593 W IB2020060593 W IB 2020060593W WO 2021099889 A1 WO2021099889 A1 WO 2021099889A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
photoelectric conversion
layer
conversion device
electrically connected
Prior art date
Application number
PCT/IB2020/060593
Other languages
English (en)
French (fr)
Inventor
金村卓郎
根来雄介
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to US17/777,384 priority Critical patent/US20220406849A1/en
Priority to JP2021558031A priority patent/JPWO2021099889A1/ja
Publication of WO2021099889A1 publication Critical patent/WO2021099889A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors

Definitions

  • One aspect of the present invention relates to an imaging device.
  • One aspect of the present invention is not limited to the above technical fields.
  • the technical field of one aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition of matter. Therefore, more specifically, the technical fields of one aspect of the present invention disclosed in the present specification include semiconductor devices, display devices, liquid crystal display devices, light emitting devices, lighting devices, power storage devices, storage devices, imaging devices, and the like.
  • the operation method or the manufacturing method thereof can be given as an example.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • Transistors and semiconductor circuits are one aspect of semiconductor devices.
  • the storage device, the display device, the image pickup device, and the electronic device may have a semiconductor device.
  • the image pickup apparatus has a configuration mainly for obtaining visible light information, but infrared light information can also be obtained by devising an optical filter and a photodiode.
  • Patent Document 1 discloses an imaging device in which a sensor for obtaining visible light information and a sensor for obtaining infrared light information are superimposed.
  • Patent Document 2 discloses an image pickup apparatus having an oxide semiconductor and using a transistor having an extremely low off-current in a pixel circuit.
  • the pixels of a solid-state image sensor such as a CMOS image sensor have sub-pixels that separate the incident light into each of the three primary colors of light (red (R), green (G), and blue (B)) to acquire data. It is provided. Color image data can be generated by the sub-pixels.
  • many sub-pixels for acquiring G information having high luminosity factor are arranged. For example, a configuration is used in which one pixel has four sub-pixels in an R, G, G, and B arrangement.
  • Each component of R, G, and B can be separated by using a color filter. Further, if a filter that cuts light having higher energy than infrared light is used, infrared light (IR) information can be obtained. In order to acquire a color image and an infrared light image at the same time, an infrared light sub-pixel is required in addition to the color sub-pixel.
  • the configuration of the sub-pixels is an R / G / G / B / IR array or an R / G / B / IR array. Since the former has five sub-pixels, the total number of pixels is reduced and the resolution is lowered as compared with an image sensor of the same size having an R, G, G, and B arrangement. Further, in the latter case, in the same comparison, the number of pixels does not change, but the function of acquiring the luminance information is reduced.
  • one of the purposes is to provide a highly reliable imaging device.
  • one of the purposes is to provide a new imaging device or the like.
  • one of the purposes is to provide an operation method of the above-mentioned imaging device.
  • one of the purposes is to provide a new semiconductor device or the like.
  • One aspect of the present invention relates to an imaging device having a structure in which a photoelectric conversion device that captures color image data and a photoelectric conversion device that captures an infrared light image overlap.
  • One aspect of the present invention includes a first layer and a second layer, and the first layer includes a first transistor, a second transistor, a third transistor, and a fourth layer. It has a transistor, a fifth transistor, a first photoelectric conversion device, a second photoelectric conversion device, a third photoelectric conversion device, and a fourth photoelectric conversion device, and the second layer has a second layer.
  • the fifth photoelectric conversion device, the first transistor to the fifth transistor have silicon in the channel formation region, and the first photoelectric conversion device to the fourth photoelectric conversion device are in the photoelectric conversion layer.
  • the second photoelectric conversion device has silicon
  • the second photoelectric conversion device has an organic photoconductive film on the photoelectric conversion layer
  • the first transistor is electrically connected to the first photoelectric conversion device
  • the second transistor is It is electrically connected to the second photoelectric conversion device
  • the third transistor is electrically connected to the third photoelectric conversion device
  • the fourth transistor is electrically connected to the fourth photoelectric conversion device.
  • the fifth transistor is electrically connected to the fifth photoelectric conversion device, and the fifth photoelectric conversion device has a region overlapping with each of the first photoelectric conversion device to the fourth photoelectric conversion device. Is.
  • another aspect of the present invention includes a first layer, a second layer, and a third layer, and the third layer is a first layer and a second layer.
  • the first layer includes a first transistor, a second transistor, a third transistor, a fourth transistor, a first photoelectric conversion device, and a second photoelectric conversion device.
  • a third photoelectric conversion device, a fourth photoelectric conversion device, a second layer has a fifth photoelectric conversion device, and a third layer has a fifth transistor.
  • the first transistor to the fourth transistor have silicon in the channel forming region, the fifth transistor has a metal oxide in the channel forming region, and the first photoelectric conversion device to the fourth photoelectric conversion
  • the device has silicon in the photoelectric conversion layer, the fifth photoelectric conversion device has an organic photoconductive film in the photoelectric conversion layer, and the first transistor is electrically connected to the first photoelectric conversion device.
  • the second transistor is electrically connected to the second photoelectric conversion device, the third transistor is electrically connected to the third photoelectric conversion device, and the fourth transistor is the fourth photoelectric conversion. Electrically connected to the device, the fifth transistor is electrically connected to the fifth photoelectric conversion device, and the fifth photoelectric conversion device is each of the first photoelectric conversion device to the fourth photoelectric conversion device. It is an image pickup apparatus having an area overlapping with.
  • the fifth photoelectric conversion device can have a photoelectric conversion layer that generates an electric charge by absorbing infrared light. Further, it is preferable that the photoelectric conversion layer of the fifth photoelectric conversion device has visible light transmission.
  • a fourth layer may be further provided, the fourth layer may be provided between the third layer and the second layer, and the fourth layer may have a color filter.
  • the metal oxide preferably contains In, Zn, and M (M is one or more of Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, or Hf).
  • an imaging device capable of simultaneously acquiring a color image and an infrared light image with high resolution.
  • an imaging device having a high luminance information acquisition function and capable of simultaneously acquiring a color image and an infrared light image.
  • an imaging device that has high sensitivity to infrared light and can acquire a color image and an infrared light image at the same time.
  • a highly reliable imaging device can be provided.
  • a new imaging device or the like can be provided.
  • a new semiconductor device or the like can be provided.
  • FIG. 1 is a diagram illustrating pixels.
  • FIG. 2 is a diagram illustrating pixels.
  • FIG. 3 is a diagram illustrating pixels.
  • FIG. 4 is a diagram illustrating a pixel circuit.
  • 5A and 5B are diagrams illustrating a pixel circuit.
  • FIG. 6 is a diagram illustrating a pixel circuit.
  • 7A and 7B are diagrams for explaining the layout of the pixel circuit.
  • FIG. 8 is a timing chart illustrating the operation of the pixels.
  • FIG. 11 is a block diagram illustrating an imaging device.
  • 12A and 12B are diagrams illustrating a pixel circuit.
  • 13A and 13B are diagrams for explaining the configuration of the photoelectric conversion device.
  • FIG. 14 is a cross-sectional view illustrating the pixels.
  • 15A to 15C are diagrams for explaining Si transistors.
  • 16A to 16D are diagrams illustrating an OS transistor.
  • FIG. 17 is a cross-sectional view illustrating the pixels.
  • FIG. 18 is a cross-sectional view illustrating the pixels.
  • 19A1 to 19A3 and 19B1 to 19B3 are perspective views of a package and a module containing an imaging device.
  • 20A to 20F are diagrams for explaining electronic devices.
  • the element may be composed of a plurality of elements as long as there is no functional inconvenience.
  • a plurality of transistors operating as switches may be connected in series or in parallel.
  • the capacitor may be divided and arranged at a plurality of positions.
  • one conductor may have a plurality of functions such as wiring, electrodes, and terminals, and in the present specification, a plurality of names may be used for the same element. Further, even if the elements are shown to be directly connected on the circuit diagram, the elements may actually be connected via one or a plurality of conductors. , In the present specification, such a configuration is also included in the category of direct connection.
  • One aspect of the present invention is an imaging device having a color imaging function and an infrared light imaging function.
  • the imaging device has a configuration in which a first photoelectric conversion device for performing color imaging and a second photoelectric conversion device for performing infrared light imaging are laminated.
  • the second photoelectric conversion device has a function of absorbing infrared light to generate an electric charge, and transmits light having a wavelength higher than that of infrared light. Further, the first photoelectric conversion device is arranged so as to be superimposed on the second photoelectric conversion device, and has a function of absorbing the light (visible light) transmitted through the second photoelectric conversion device and generating an electric charge.
  • the sub-pixel for color imaging and the sub-pixel for infrared light imaging can be arranged so as to overlap each other, and the color imaging and the infrared light imaging can be performed at the same time without deteriorating the luminance information acquisition function and the resolution. Can be done. Further, it is possible to perform an operation of only color imaging and an operation of only infrared light imaging.
  • FIG. 1 is a perspective view including a cross section of a pixel of an imaging device according to an aspect of the present invention.
  • the pixel has a laminated structure and has a layer 210, a layer 220, a layer 230, a layer 240, and a layer 250.
  • the layer 210 has a pixel circuit (photoelectric conversion device and transistor) and the like.
  • the layer 220 has wiring and the like.
  • the layer 220 may also have a part (transistor or the like) of the pixel circuit.
  • Layer 230 has a color filter or the like corresponding to imaging of visible light.
  • Layer 240 has a part of a pixel circuit (photoelectric conversion device or the like) corresponding to imaging of infrared light.
  • Layer 250 has a microlens array and the like.
  • FIG. 2 is a diagram in which the laminated structure shown in FIG. 1 is separated into each layer.
  • the elements of each layer are not limited to the elements shown in FIG. 2, and other elements may be included.
  • an element such as an insulating layer arranged in the vicinity of the boundary thereof is shown as an element of one layer for convenience, but may be an element of the other layer.
  • the pixel has four sub-pixels corresponding to the imaging of visible light and one sub-pixel corresponding to the imaging of infrared light.
  • the layer 210 is a layer provided with four sub-pixels corresponding to the imaging of visible light, and has photoelectric conversion devices 101R, 101G1, 101G2, 101B, and a circuit 12C.
  • One sub-pixel has any one of the above photoelectric conversion devices and a part of the circuit 12C. Further, the four sub-pixels share another part of the circuit 12C.
  • the photoelectric conversion devices 101R, 101G1, 101G2, and 101B can have the same configuration. Further, by operating in combination with the color filters of the layer 230, which will be described later, it is possible to acquire data for forming a color image.
  • the photoelectric conversion device 101R has a function of acquiring red light component data.
  • the photoelectric conversion devices 101G1 and 101G2 have a function of acquiring green light component data.
  • the photoelectric conversion device 101B has a function of acquiring blue light component data.
  • the photoelectric conversion devices 101R, 101G1, 101G2, and 101B are pn junction type photodiodes provided on the silicon substrate 215.
  • the photodiode is an embedded photodiode, and it is preferable that the photodiode is directly connected to the transistor without wiring. With this configuration, the charge stored in the photodiode can be completely transferred, and noise can be reduced.
  • the circuit 12C has a transistor electrically connected to each of the photoelectric conversion devices 101R, 101G1, 101G2, and 101B.
  • the circuit 12C and each photoelectric conversion device constitute a pixel circuit.
  • the transistor can be provided on the silicon substrate 215. That is, the transistor can be a transistor having silicon in the channel forming region (hereinafter, Si transistor). Details of the circuit 12C and the pixel circuit having each photoelectric conversion device will be described later.
  • the layer 220 is a layer provided with elements of sub-pixels corresponding to wiring and imaging of infrared light, and has a circuit 12IR, a wiring 150C, a wiring 150IR, and an insulating layer 221.
  • the circuit 12IR is electrically connected to the photoelectric conversion device 101IR included in the layer 240 described later, and constitutes one sub-pixel corresponding to the imaging of infrared light.
  • the circuit 12IR has a transistor electrically connected to the photoelectric conversion device 101IR.
  • the circuit 12IR and the photoelectric conversion device 101IR form a pixel circuit.
  • a transistor having a metal oxide in the channel forming region hereinafter, OS transistor
  • the OS transistor can be formed by laminating thin films, and can be formed on the Si device by using a process common to the wiring process and the like. Details of the pixel circuit having the circuit 12IR and the photoelectric conversion device 101IR will be described later.
  • the layer 220 can have a multi-layer structure.
  • the wiring 150C and the wiring 150IR are plural, and are arranged in the insulating layer 221 or on the surface of the insulating layer 221.
  • the wiring 150C is a power supply line, a signal line, an output line, or the like that is electrically connected to the photoelectric conversion devices 101R, 101G1, 101G2, 101B, and the circuit 12C mainly included in the layer 210.
  • the wiring 150IR is a power supply line, a signal line, an output line, etc. that are electrically connected to the photoelectric conversion device 101IR mainly included in the layer 240 and the circuit 12IR.
  • the layer 230 is a layer provided with a color separation layer corresponding to color imaging, and has a color filter 233R, 233G1, 233G2, 233B, a light-shielding layer 232, and an insulating layer 231.
  • the color filter 233R is colored red and is provided in a region overlapping the photoelectric conversion device 101R.
  • the color filter 233G1 is colored green and is provided in a region overlapping the photoelectric conversion device 101G1.
  • the color filter 233G2 is colored green and is provided in an area overlapping the photoelectric conversion device 101G2.
  • the color filter 233B is colored blue and is provided in a region overlapping the photoelectric conversion device 101B.
  • the light-shielding layer 232 is provided at a position overlapping the boundary of each color filter, and can prevent light passing through the color filter from entering adjacent sub-pixels.
  • the insulating layer 231 has functions such as prevention of diffusion of impurities and flattening.
  • the layer 240 is a layer provided with a photoelectric conversion device corresponding to infrared light imaging, and has a photoelectric conversion device 101IR and an insulating layer 241.
  • a photoelectric conversion layer of the photoelectric conversion device 101IR for example, an organic photoconductor can be used.
  • the insulating layer 241 has functions such as prevention of diffusion of impurities and flattening.
  • the photoelectric conversion device 101IR has a property of absorbing infrared light to generate an electric charge. Further, the photoelectric conversion device 101IR has a property of transmitting visible light. Therefore, of the light incident on the pixels, the infrared light component is absorbed by the photoelectric conversion device 101IR, and the visible light component passes through the color filters 233R, 233G1, 233G2, and 233B, respectively, and the photoelectric conversion devices 101R and 101G1. , 101G2, 101B.
  • the sub-pixel corresponding to visible light and the sub-pixel corresponding to infrared light can be laminated. That is, even if the array of four sub-pixels (R, G, G, B) corresponding to color imaging is arranged, the sub-pixels corresponding to infrared light imaging can be superimposed on the array, so that color imaging can be performed.
  • the function of infrared light imaging can be added without degrading the quality.
  • the photoelectric conversion devices 101R, 101G1, 101G2, and 101B have silicon in the photoelectric conversion layer, they also have sensitivity to infrared light. Most infrared light is absorbed by the color filters 233R, 233G1, 233G2, and 233B, but the slightly transmitted infrared light may reduce the quality of the color image.
  • the infrared light is mostly absorbed by the photoelectric conversion device 101IR
  • the amount of infrared light incident on the photoelectric conversion devices 101R, 101G1, 101G2, and 101B can be extremely reduced, and the color can be reduced.
  • the quality of the image can be improved.
  • Layer 250 has a microlens array 252 and an insulating layer 251.
  • the microlens array 252 has a function of efficiently incident light on the photoelectric conversion devices 101R, 101G1, 101G2, 101B by condensing the incident light while avoiding obstacles such as the light shielding layer 232 and the wirings 150C and 150IR. Have.
  • FIG. 3 shows a diagram illustrating an outline of the sizes of the photoelectric conversion devices 101R, 101G1, 101G2, 101B, the color filters 233R, 233G1, 233G2, 233B, and the photoelectric conversion device 101IR.
  • hatching of each element is omitted for clarification.
  • the upper surface size of each of the color filters 233R, 233G1, 233G2, and 233B can be approximately W ⁇ W. Further, the upper surface size of each of the photoelectric conversion devices 101R, 101G1, 101G2, and 101B can be set to a value smaller than W ⁇ W. Further, the upper surface size of the photoelectric conversion device 101IR can be approximately 2W ⁇ 2W.
  • the light receiving area of the photoelectric conversion device 101IR for infrared light imaging can be approximately four times or more the light receiving area of one photoelectric conversion device for color imaging. Therefore, the image pickup apparatus of one aspect of the present invention can perform high-sensitivity infrared light imaging in addition to color imaging capable of acquiring high-quality images.
  • FIG. 4 is a diagram illustrating an example of the pixel 10.
  • the pixel 10 includes a sub-pixel 10R corresponding to red light, a sub-pixel 10G1 corresponding to green light, a sub-pixel 10G2 corresponding to green light, a sub-pixel 10B corresponding to blue light, and a sub-pixel 10IR corresponding to infrared light.
  • a sub-pixel 10R corresponding to red light
  • a sub-pixel 10G1 corresponding to green light
  • a sub-pixel 10G2 corresponding to green light
  • a sub-pixel 10B corresponding to blue light
  • a sub-pixel 10IR corresponding to infrared light.
  • the sub-pixel 10R has a photoelectric conversion device 101R and a transistor 102R.
  • One electrode of the photoelectric conversion device 101R is electrically connected to one of the source and drain of the transistor 102R.
  • the gate of the transistor 102R is electrically connected to the wiring 131R.
  • the sub-pixel 10G1 has a photoelectric conversion device 101G1 and a transistor 102G1.
  • One electrode of the photoelectric conversion device 101G1 is electrically connected to one of the source and drain of the transistor 102G1.
  • the gate of the transistor 102G1 is electrically connected to the wiring 131G1.
  • the sub-pixel 10G2 has a photoelectric conversion device 101G2 and a transistor 102G2.
  • One electrode of the photoelectric conversion device 101G2 is electrically connected to one of the source and drain of the transistor 102G2.
  • the gate of the transistor 102G2 is electrically connected to the wiring 131G2.
  • the sub-pixel 10B includes a photoelectric conversion device 101B and a transistor 102B.
  • One electrode of the photoelectric conversion device 101B is electrically connected to one of the source and drain of the transistor 102B.
  • the gate of the transistor 102B is electrically connected to the wiring 131B.
  • the sub-pixels other than the sub-pixel 10IR further have the circuit 12S as a common element.
  • the circuit 12S includes a transistor 103a, a transistor 104a, a transistor 105a, and a capacitor 108a.
  • the transistor 102R, the transistor 102G1, the transistor 102G2, the transistor 102B, and the circuit 12S are elements of the circuit 12C shown in FIG.
  • One of the source or drain of transistor 103a is the gate of transistor 104a, one electrode of capacitor 108a, the other of source or drain of transistor 102R, the other of source or drain of transistor 102G1, the other of source or drain of transistor 102G2, and It is electrically connected to the other of the source or drain of the transistor 102B.
  • One of the source or drain of the transistor 104a is electrically connected to one of the source or drain of the transistor 105a.
  • node FD1 can function as a charge detection unit.
  • the other electrode of the photoelectric conversion device 101R, 101G1, 101G2, 101B is electrically connected to the wiring 121.
  • the other of the source or drain of the transistor 103a is electrically connected to the wiring 123.
  • the other of the source or drain of the transistor 104a is electrically connected to the wiring 123.
  • the other of the source or drain of the transistor 105a is electrically connected to the wiring 124a.
  • the gate of the transistor 103a is electrically connected to the wiring 132a.
  • the gate of the transistor 105a is electrically connected to the wiring 133a.
  • Wiring 121 and 123 can have a function as a power supply line.
  • the wiring 121 can be a low-potential power supply line
  • the wiring 123 can be a high-potential power supply line.
  • the wirings 131R, 131G1, 131G2, 131B, 132a, 133a can have a function as a signal line for controlling the continuity of each transistor.
  • the wiring 124a can have a function as an output line, and is electrically connected to, for example, a readout circuit having a correlated double sampling circuit (CDS circuit), an A / D conversion circuit, and the like.
  • CDS circuit correlated double sampling circuit
  • the transistors 102R, 102G1, 102G2, and 102B have a function of reading the electric charge from the photoelectric conversion device connected to each of the transistors 102R, 102G1, 102G2, and 102B, and controlling the potential of the node FD1.
  • the transistor 103a has a function of resetting the potential of the node FD1.
  • the transistor 104a functions as an element of the source follower circuit.
  • the transistor 105a has a function of selecting the output of the pixel.
  • the sub-pixels 10R, 10G1, 10G2, and 10B can reduce the number of transistors per sub-pixel and increase the resolution. Since the node FD1 is common to the sub-pixels 10R, 10G1, 10G2, and 10B in the configuration of FIG. 4, it is possible to perform a rolling shutter operation in which the imaging timing is different for each sub-pixel.
  • FIG. 7A shows a perspective view in which the circuits 12C shown in FIGS. 2 and 4 are simply laid out.
  • the transistor provided on the layer 210 is electrically connected to the wiring via a plug.
  • FIG. 7A shows a specific example in which the source or the drain of the transistor 105a provided on the layer 210 is connected to the wiring 124a provided on the layer 220 via the plug 124aP.
  • the plug 131RP electrically connected to the gate of the transistor 102R is electrically connected to the wiring 131R provided on the layer 220.
  • the plug 131G1P electrically connected to the gate of the transistor 102G1 is electrically connected to the wiring 131G1 provided on the layer 220.
  • the plug 131G2P electrically connected to the gate of the transistor 102G2 is electrically connected to the wiring 131G2 provided on the layer 220.
  • the plug 131BP that is electrically connected to the gate of the transistor 102B is electrically connected to the wiring 131B provided on the layer 220.
  • the plug 132aP electrically connected to the gate of the transistor 103a is electrically connected to the wiring 132a provided on the layer 220.
  • the plug 133aP electrically connected to the gate of the transistor 104a is electrically connected to the wiring 133a provided on the layer 220.
  • the plug 123P which is electrically connected to the other of the source or drain of the transistor 104a, is electrically connected to the wiring 123 provided in the layer 220.
  • the sub-pixel 10IR includes a photoelectric conversion device 101IR, a transistor 102IR, a transistor 103b, a transistor 104b, a transistor 105b, and a capacitor 108b.
  • the transistor 102IR, the transistor 103b, the transistor 104b, the transistor 105b, and the capacitor 108b are elements of the circuit 12IR shown in FIG.
  • One electrode of the photoelectric conversion device 101IR is electrically connected to one of the source or drain of the transistor 102IR.
  • the other of the source or drain of the transistor 102IR is electrically connected to one of the source or drain of the transistor 103b, the gate of the transistor 104b, and one electrode of the capacitor 108b.
  • One of the source or drain of the transistor 105b is electrically connected to the other of the source or drain of the transistor 105b.
  • a point where one of the source or drain of the transistor 102IR, one of the source or drain of the transistor 103b, the gate of the transistor 104b, and one electrode of the capacitor 108b are electrically connected is referred to as a node FD2.
  • the node FD2 can function as a charge detection unit.
  • the other electrode of the photoelectric conversion device 101IR is electrically connected to the wiring 121.
  • the other of the source or drain of the transistor 103b is electrically connected to the wiring 123.
  • the other of the source or drain of the transistor 104b is electrically connected to the wiring 123.
  • the other of the source or drain of the transistor 105b is electrically connected to the wiring 124b.
  • the gate of the transistor 102IR is electrically connected to the wiring 131IR.
  • the gate of the transistor 103b is electrically connected to the wiring 132b.
  • the gate of the transistor 105b is electrically connected to the wiring 133b.
  • Wiring 121 and 123 can have a function as a power supply line.
  • the wiring 121 can be a low-potential power supply line
  • the wiring 123 can be a high-potential power supply line.
  • the wirings 131IR, 132b, 133b can have a function as a signal line for controlling the continuity of each transistor.
  • the wiring 124b can have a function as an output line, and is electrically connected to, for example, a readout circuit having a correlated double sampling circuit (CDS circuit), an A / D conversion circuit, and the like.
  • CDS circuit correlated double sampling circuit
  • the transistor 102IR has a function of reading the electric charge from the photoelectric conversion device 101IR and controlling the potential of the node FD2.
  • the transistor 103b has a function of resetting the potential of the node FD2.
  • the transistor 104b functions as an element of the source follower circuit.
  • the transistor 105b has a function of selecting the output of the pixel.
  • FIG. 7B shows a perspective view in which the circuit 12IR shown in FIGS. 2 and 5A is simply laid out.
  • the transistor provided on the layer 220 is electrically connected to the wiring provided on the layer 220. Although not shown, it may be electrically connected to the wiring embedded in the layer 220 via a contact hole or a plug. Further, FIG. 7B shows a specific example in which one of the source and drain of the transistor 102IR provided on the layer 220 is connected to the photoelectric conversion device 101IR provided on the layer 240 via the plug 101IRP.
  • the relationship between the connection between the cathode and the anode of the photoelectric conversion device 101IR may be reversed from that in FIG. 5A.
  • the other side of the source or drain of the transistor 103b may be electrically connected to the wiring 122
  • the wirings 121 and 123 may be the high potential power supply line
  • the wiring 122 may be the low potential power supply line.
  • the connection directions of the respective photoelectric conversion devices may be reversed.
  • the other side of the source or drain of the transistor 103a may be electrically connected to the wiring 122 (see FIG. 5B), the wirings 121 and 123 may be the high-potential power supply line, and the wiring 122 may be the low-potential power supply line.
  • an OS transistor as the transistor included in the sub-pixel 10IR.
  • the OS transistor has a characteristic that the off-current is extremely low.
  • transistors having a low off-current for the transistors 102IR and 103b By using these transistors as OS transistors, it is possible to extremely lengthen the period during which electric charges can be retained at the node FD2, and it is possible to read out image data with little deterioration. That is, it is possible to perform a global shutter operation in which all pixels simultaneously perform an imaging operation.
  • the pixel 10 may be configured to share the circuit 12S with the sub-pixels 10R, 10G1, 10G2, 10B, and 10IR.
  • the sub-pixel 10IR also operates as a rolling shutter.
  • FIG. 8 is a timing chart illustrating an example of the operation of one sub-pixel.
  • the sub-pixel 10R shown in FIG. 3 will be described as an example, but the same applies to the other sub-pixels.
  • the potential for conducting the transistor is "H”
  • the potential for making the transistor non-conducting is "L”.
  • a high potential for example, VDD
  • a low potential for example, VSS
  • the transistors 102G1 and 103a are electrically connected, and the potentials of the cathodes of the node FD1 and the photoelectric conversion device 101R are reset to high potentials.
  • the transistor 102R becomes non-conducting and the charge accumulation starts in the photoelectric conversion device 101R according to the intensity of the emitted light. .. Further, the transistor 103a becomes non-conducting, and the potential of the node FD1 is maintained.
  • the transistor 102R When the potential of the wiring 131R is set to “H” at time T3, the transistor 102R conducts, and the electric charge accumulated in the cathode of the photoelectric conversion device 101R is transferred to the node FD1. At this time, the potential of the node FD1 decreases according to the transferred charge amount.
  • the transistor 105a When the potential of the wiring 133a is set to "H” at time T5, the transistor 105a conducts, the transistor 104a operates according to the potential of the node FD1, and data is output to the wiring 124a. At time T6, the potential of the wiring 133a is set to “L”, and the transistor 105a is made non-conducting.
  • the potential of the wiring 133a is set to “L”, and the transistor 105a is made non-conducting.
  • the circuit 12IR using the OS transistor is provided on the layer 220 in the laminated structure of FIG. 2, an example in which the circuit 12IR using the OS transistor is provided on the layer 220 is shown, but as shown in FIG. 9, the circuit 12IR may be provided on the layer 210. In this case, the circuit 12IR can be formed by using a Si transistor. Further, the layer 220 is provided with the wiring 150, and the OS transistor is not provided.
  • the wiring 150 is a power supply line, a signal line, an output line, or the like connected to the circuit 12C or the circuit 12IR.
  • FIG. 10A is a perspective view in which the circuit 12IR shown in FIG. 9 is simply laid out.
  • the other of the source or drain of the transistor 105b provided on the layer 210 is electrically connected to the wiring 124b provided on the layer 220 via the plug 124bP.
  • One of the source and drain of the transistor 102IR is electrically connected to the photoelectric conversion device 101IR via the plug 101IRP.
  • the plug 132bP electrically connected to the gate of the transistor 103b is electrically connected to the wiring 132b provided on the layer 220.
  • the plug 133bP which is electrically connected to the gate of the transistor 104b, is electrically connected to the wiring 133b provided on the layer 220.
  • the plug 123P2 which is electrically connected to the other of the source or drain of the transistor 104b, is electrically connected to the wiring 123 provided in the layer 220.
  • the circuit 12CIR may be provided on the layer 210 as a configuration different from that of FIGS. 9 and 10A.
  • the circuit 12CIR has a configuration in which a transistor 102IR is added to the configuration of the circuit 12C, and has the circuit configuration shown in FIG.
  • FIG. 10B some elements are shown by broken lines and their reference numerals are omitted for the sake of clarity.
  • FIG. 7A can be referred to for this element.
  • One of the source or drain of transistor 102IR is connected to node FD1 (see FIG. 6).
  • the other of the source or drain of the transistor 102IR is electrically connected to the photoelectric conversion device 101IR via the plug 101IRP.
  • the gate of the transistor 102IR is electrically connected to the wiring 131IR via the plug 131IRP.
  • FIG. 10B has a configuration in which the circuit 12S (see FIG. 6) is shared by five sub-pixels (sub-pixels 10R, 10G1, 10G2, 10B, 10IR), and the area of the entire pixel circuit can be reduced. Therefore, it becomes easy to increase the resolution.
  • all pixel circuits can be configured by using Si transistors. Therefore, the manufacturing process can be simplified. Further, since Si transistors having high mobility can be used for all pixel circuits, high-speed operation of the image pickup apparatus becomes possible.
  • FIG. 11 is a block diagram illustrating an imaging device according to an aspect of the present invention.
  • the imaging device includes a pixel array 21 having pixels 10 arranged in a matrix, a circuit 22 (low driver) having a function of selecting rows of the pixel array 21, and a circuit 23 having a function of reading data from the pixels 10. And a circuit 28 for supplying the power supply potential.
  • the number of wires connecting each element is simplified. Further, the number of circuits 22, 23, and 28 may be plural.
  • the circuit 23 includes a circuit 24 (CDS circuit) for performing correlated double sampling processing on the output data of the pixel 10, and a circuit 25 (A) having a function of converting analog data output from the circuit 24 into digital data. It can have a / D conversion circuit or the like) and a circuit 26 (column driver) or the like having a function of selecting a column for outputting data.
  • CDS circuit circuit 24
  • A circuit 25
  • 26 column driver
  • the OS transistor may be provided with a back gate.
  • FIG. 12A shows a configuration in which the back gate is electrically connected to the front gate, which has the effect of increasing the on-current.
  • a constant potential may be supplied to the back gate.
  • the threshold voltage of the transistor can be controlled.
  • FIGS. 12A and 12B may be mixed in one circuit.
  • a transistor without a back gate may be provided.
  • the photoelectric conversion device 101C shown in FIG. 13A is an example of a structure that can be used for the photoelectric conversion devices 101R, 101G1, 101G2, and 101B included in the layer 210 shown in the first embodiment.
  • the photoelectric conversion device 101C can have a layer 565a and a layer 565b. In some cases, the layer may be referred to as an area.
  • the photoelectric conversion device 101C is a pn junction type photodiode.
  • a p-type semiconductor can be used for the layer 565a and an n-type semiconductor can be used for the layer 565b.
  • an n-type semiconductor may be used for the layer 565a and a p-type semiconductor may be used for the layer 565b.
  • the pn junction type photodiode can be typically formed by using single crystal silicon.
  • the photoelectric conversion device 101IR shown in FIG. 13B is an example of the configuration of the photoelectric conversion device 101IR included in the layer 240 shown in the first embodiment.
  • the photoelectric conversion device 101IR can have a laminated structure of a layer 567a, a layer 567b, a layer 567c, a layer 567d, and a layer 567e.
  • the photoelectric conversion device 101IR has an organic photoconductivity in the photoelectric conversion unit.
  • the layer 567a is a lower electrode
  • the layer 567e is an upper electrode
  • the layers 567b, 567c, and 567d correspond to a photoelectric conversion unit.
  • a conductive layer having high translucency with respect to visible light for the upper electrode and the lower electrode.
  • indium oxide, tin oxide, zinc oxide, indium-tin oxide, gallium-zinc oxide, indium-gallium-zinc oxide, graphene and the like can be used.
  • One of the layers 567b and 567d of the photoelectric conversion unit can be a hole transport layer and the other can be an electron transport layer. Further, the layer 567c can be a photoelectric conversion layer.
  • the hole transport layer for example, molybdenum oxide or the like can be used.
  • the electron transport layer for example, fullerenes such as C 60 and C 70 , or derivatives thereof and the like can be used.
  • an organic semiconductor film that transmits visible light (for example, a wavelength of 350 nm to 750 nm) can be used.
  • the transmittance is 20% or more and 100% or less on average in the visible light region, preferably 50% or more and 100% or less, and more preferably 75% or more and 100% or less.
  • a cyanine dye compound or the like can be used as the photoelectric conversion layer.
  • the cyanine pigment compound has a property of absorbing a large amount of infrared light and a small amount of absorbing visible light.
  • an example in which a photoelectric conversion device having a function of generating an electric charge by absorbing infrared light is provided on the layer 240, but a photoelectric conversion device that generates an electric charge by absorbing ultraviolet light is provided on the layer 240. It may be provided in.
  • the photoelectric conversion layer of the photoelectric conversion device adapted to ultraviolet light for example, silicon carbide, an oxide semiconductor, gallium nitride, or the like having a bandgap larger than that of silicon can be used.
  • the circuit 12IR included in the layer 220 shown in the first embodiment can have an OS transistor.
  • a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used.
  • a typical example is an oxide semiconductor containing indium, and for example, CAAC-OS or CAC-OS, which will be described later, can be used.
  • CAAC-OS is suitable for transistors and the like in which the atoms constituting the crystal are stable and reliability is important. Further, since CAC-OS exhibits high mobility characteristics, it is suitable for a transistor or the like that performs high-speed driving.
  • the OS transistor Since the OS transistor has a large energy gap in the semiconductor layer, it exhibits an extremely low off-current characteristic of several yA / ⁇ m (current value per 1 ⁇ m of channel width). Further, the OS transistor has features different from those of the Si transistor such as impact ionization, avalanche breakdown, and short channel effect, and can form a circuit having high withstand voltage and high reliability. In addition, variations in electrical characteristics due to crystallinity non-uniformity, which is a problem with Si transistors, are unlikely to occur with OS transistors.
  • the semiconductor layer of the OS transistor is, for example, one selected from metals such as indium, zinc and element M (M is aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium or hafnium).
  • the film may be a film represented by an In—M—Zn-based oxide containing a plurality of).
  • the In-M-Zn-based oxide can be formed by, for example, a sputtering method, an ALD (Atomic layer deposition) method, a MOCVD (metric organic chemical vapor deposition) method, or the like.
  • the atomic number ratio of the metal element of the sputtering target preferably satisfies In ⁇ M and Zn ⁇ M.
  • the atomic number ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic number ratio of the metal element contained in the sputtering target.
  • the semiconductor layer an oxide semiconductor having a low carrier density is used.
  • the semiconductor layer has a carrier density of 1 ⁇ 10 17 / cm 3 or less, preferably 1 ⁇ 10 15 / cm 3 or less, more preferably 1 ⁇ 10 13 / cm 3 or less, and more preferably 1 ⁇ 10 11 / cm. 3 or less, more preferably less than 1 ⁇ 10 10 / cm 3, it is possible to use a 1 ⁇ 10 -9 / cm 3 or more oxide semiconductor.
  • oxide semiconductors are referred to as high-purity intrinsic or substantially high-purity intrinsic oxide semiconductors. It can be said that the oxide semiconductor is an oxide semiconductor having a low defect level density and stable characteristics.
  • an oxide semiconductor having an appropriate composition may be used according to the required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, etc.) of the transistor. Further, in order to obtain the required semiconductor characteristics of the transistor, it is preferable that the carrier density, impurity concentration, defect density, atomic number ratio of metal element and oxygen, interatomic distance, density and the like of the semiconductor layer are appropriate. ..
  • the concentration of silicon or carbon in the semiconductor layer is set to 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the semiconductor layer is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the semiconductor layer is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
  • the oxide semiconductor constituting the semiconductor layer when hydrogen is contained in the oxide semiconductor constituting the semiconductor layer, it reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency in the oxide semiconductor. If the channel formation region in the oxide semiconductor contains oxygen deficiency, the transistor may have a normally-on characteristic. In addition, a defect containing hydrogen in an oxygen deficiency may function as a donor and generate electrons as carriers. In addition, a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have a normally-on characteristic.
  • Defects containing hydrogen in oxygen deficiencies can function as donors for oxide semiconductors. However, it is difficult to quantitatively evaluate the defect. Therefore, in oxide semiconductors, the carrier concentration may be evaluated instead of the donor concentration. Therefore, in the present specification and the like, as a parameter of the oxide semiconductor, a carrier concentration assuming a state in which an electric field is not applied may be used instead of the donor concentration. That is, the "carrier concentration" described in the present specification and the like may be paraphrased as the "donor concentration".
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm. It is less than 3, more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the semiconductor layer may have a non-single crystal structure, for example.
  • the non-single crystal structure includes, for example, CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor) having crystals oriented on the c-axis, a polycrystalline structure, a microcrystal structure, or an amorphous structure.
  • CAAC-OS C-Axis Aligned Crystalline Oxide Semiconductor
  • the amorphous structure has the highest defect level density
  • CAAC-OS has the lowest defect level density.
  • An oxide semiconductor film having an amorphous structure has, for example, a disordered atomic arrangement and no crystal component.
  • the oxide film having an amorphous structure has, for example, a completely amorphous structure and has no crystal portion.
  • the semiconductor layer is a mixed film having two or more of an amorphous structure region, a microcrystal structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region.
  • the mixed film may have, for example, a single-layer structure or a laminated structure including any two or more of the above-mentioned regions.
  • CAC Cloud-Organized Complex
  • the CAC-OS is, for example, a composition of a material in which the elements constituting the oxide semiconductor are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or a size close thereto.
  • the oxide semiconductor one or more metal elements are unevenly distributed, and the region having the metal elements is 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or a size in the vicinity thereof.
  • the state of being mixed with is also called a mosaic shape or a patch shape.
  • the oxide semiconductor preferably contains at least indium. In particular, it preferably contains indium and zinc. Also, in addition to them, aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lantern, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium, etc. One or more selected from the above may be included.
  • CAC-OS in In-Ga-Zn oxide is indium oxide (hereinafter, InO X1).
  • InO X1 is a real number greater than 0
  • In X2 Zn Y2 O Z2 (X2, Y2, and Z2 are real numbers greater than 0)
  • gallium oxide (
  • GaO X3 is a real number larger than 0) or gallium zinc oxide (hereinafter, Ga X4 Zn Y4 O Z4 (X4, Y4, and Z4 are real numbers larger than 0)) and the like.
  • the material is separated into a mosaic-like structure, and the mosaic-like InO X1 or In X2 Zn Y2 O Z2 is uniformly distributed in the film (hereinafter, also referred to as cloud-like).
  • CAC-OS is a composite oxide semiconductor having a structure in which a region containing GaO X3 as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are mixed.
  • the atomic number ratio of In to the element M in the first region is larger than the atomic number ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that of region 2.
  • IGZO is a common name, and may refer to one compound consisting of In, Ga, Zn, and O. As a typical example, it is represented by InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (-1 ⁇ x0 ⁇ 1, m0 is an arbitrary number). Crystalline compounds can be mentioned.
  • the crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure.
  • the CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented on the ab plane.
  • CAC-OS relates to the material composition of oxide semiconductors.
  • CAC-OS is a region that is partially observed as nanoparticles containing Ga as a main component and nanoparticles containing In as a main component in a material composition containing In, Ga, Zn, and O.
  • the regions observed in a shape refer to a configuration in which the regions are randomly dispersed in a mosaic shape. Therefore, in CAC-OS, the crystal structure is a secondary element.
  • the CAC-OS does not include a laminated structure of two or more types of films having different compositions. For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing Ga as a main component.
  • CAC-OS has a region observed in the form of nanoparticles containing the metal element as a main component and a nano having In as a main component.
  • the regions observed in the form of particles refer to a configuration in which the regions are randomly dispersed in a mosaic pattern.
  • the CAC-OS can be formed by a sputtering method, for example, under the condition that the substrate is not intentionally heated.
  • a sputtering method one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as the film forming gas.
  • an inert gas typically argon
  • an oxygen gas typically a nitrogen gas
  • a nitrogen gas may be used as the film forming gas.
  • the flow rate ratio of the oxygen gas is preferably 0% or more and less than 30%, preferably 0% or more and 10% or less. ..
  • CAC-OS is characterized by the fact that no clear peak is observed when measured using the ⁇ / 2 ⁇ scan by the Out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, from the X-ray diffraction measurement, it can be seen that the orientation of the measurement region in the ab plane direction and the c-axis direction is not observed.
  • XRD X-ray diffraction
  • CAC-OS has a ring-shaped region having high brightness and a ring-shaped region having high brightness in an electron beam diffraction pattern obtained by irradiating an electron beam having a probe diameter of 1 nm (also referred to as a nanobeam electron beam). Multiple bright spots are observed. Therefore, from the electron diffraction pattern, it can be seen that the crystal structure of CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.
  • GaO X3 is the main component by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX). It can be confirmed that the region and the region containing In X2 Zn Y2 O Z2 or InO X1 as the main component have a structure in which they are unevenly distributed and mixed.
  • EDX energy dispersive X-ray spectroscopy
  • CAC-OS has a structure different from that of the IGZO compound in which metal elements are uniformly distributed, and has properties different from those of the IGZO compound. That is, the CAC-OS is a region in which GaO X3 or the like is the main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is the main component are phase-separated from each other and each element is the main component. Has a mosaic-like structure.
  • the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component is a region having higher conductivity than the region in which GaO X3 or the like is the main component. That is, when the carrier flows through the region where In X2 Zn Y2 O Z2 or InO X1 is the main component, the conductivity as an oxide semiconductor is exhibited. Therefore, a high field effect mobility ( ⁇ ) can be realized by distributing the region containing In X2 Zn Y2 O Z2 or InO X1 as the main component in the oxide semiconductor in a cloud shape.
  • the region in which GaO X3 or the like is the main component is a region having higher insulating property than the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component. That is, since the region containing GaO X3 or the like as the main component is distributed in the oxide semiconductor, the leakage current can be suppressed and a good switching operation can be realized.
  • CAC-OS when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act complementarily to be high. On current (I on ) and high field effect mobility ( ⁇ ) can be achieved.
  • CAC-OS is suitable as a constituent material for various semiconductor devices.
  • the laminated structure of the image pickup apparatus will be described with reference to a cross-sectional view.
  • the elements such as the insulating layer and the conductive layer shown below are examples, and other elements may be included. Alternatively, some of the elements shown below may be omitted.
  • the laminated structure shown below can be formed by repeating a film forming step, a polishing step, and the like, if necessary.
  • FIG. 14 is a cross-sectional view showing a plane in the height direction perpendicularly intersecting the alternate long and short dash line A1-A2 shown in the layer 210 of FIG.
  • the transistors 102R, 103a, 104a, 105a, and the photoelectric conversion device 101R are shown on the layer 210 as the elements of the sub-pixel 10R.
  • the configuration of the sub-pixel 10R will be described below, the configuration of the sub-pixel 10G1, the sub-pixel 10G2, or the sub-pixel 10B is also the same.
  • the transistors 102R, 103a, 104a, 105a shown in the layer 210 of FIG. 14 are Si transistors.
  • the transistor is shown as a planar type having a channel forming region on the silicon substrate 215, but may be a fin type as shown in FIGS. 15A and 15B.
  • 15A is a cross-sectional view in the channel length direction
  • FIG. 15B is a cross-sectional view in the channel width direction at the alternate long and short dash line B1-B2 position shown in FIG. 15A.
  • a transistor having a semiconductor layer 217 of a silicon thin film may be used.
  • the semiconductor layer 217 can be, for example, single crystal silicon (SOI (Silicon on Insulator)) formed on the insulating layer 216 on the silicon substrate 215.
  • SOI Silicon on Insulator
  • the photoelectric conversion device 101R shown in the layer 210 has the configuration of the pn junction type photodiode shown in FIG. 13A, and has a layer 565a (n-type region) and a layer 565b (p-type region, a part of the silicon substrate 215) on the silicon substrate 215. ) Is provided. Further, the photoelectric conversion device 101R is an embedded photodiode, and has a high-concentration p-type impurity layer at the interface with the insulating layer. With this configuration, dark current can be suppressed. Further, by being directly connected to the transistor 102R, it is possible to completely transfer the electric charge by completely depleting, and it is possible to reduce noise.
  • Layer 220 illustrates transistors 102IR, 103b, 104b, 105b of the circuit 12IR as elements of the sub-pixel 10IR.
  • An OS transistor can be used as these transistors.
  • FIG. 16A shows the details of the OS transistor.
  • the OS transistor shown in FIG. 16A is a self-aligned type in which an insulating layer is provided on a laminate of an oxide semiconductor layer and a conductive layer, and an opening reaching the oxide semiconductor layer is provided to form a source electrode 705 and a drain electrode 706. It is the composition of.
  • the OS transistor may have a channel forming region, a source region 703, and a drain region 704 formed in the oxide semiconductor layer, as well as a gate electrode 701 and a gate insulating film 702. At least the gate insulating film 702 and the gate electrode 701 are provided in the opening. An oxide semiconductor layer 707 may be further provided in the opening.
  • the OS transistor may have a self-aligned configuration in which the source region 703 and the drain region 704 are formed in the semiconductor layer using the gate electrode 701 as a mask.
  • FIG. 16C it may be a non-self-aligned top gate type transistor having a region where the source electrode 705 or the drain electrode 706 and the gate electrode 701 overlap.
  • the OS transistor shows a structure having a back gate 535, it may have a structure without a back gate.
  • the back gate 535 may be electrically connected to the front gate of the transistor provided opposite to each other as shown in the cross-sectional view of the transistor in the channel width direction shown in FIG. 16D.
  • FIG. 16D shows a cross section of the transistor C1-C2 of FIG. 16A as an example, but the same applies to transistors having other structures.
  • the back gate 535 may be configured to be able to supply a fixed potential different from that of the front gate.
  • the layer 220 has a laminated structure, and has a multilayer wiring layer in which main wirings connected to each sub-pixel are laminated via an insulating layer. Further, the wirings or the wirings and the transistor are connected via a plug.
  • an inorganic insulating film such as a silicon oxide film or an organic insulating film such as an acrylic resin or a polyimide resin can be used.
  • a silicon nitride film, a silicon oxide film, an aluminum oxide film and the like may be laminated.
  • Conductors that can be used as wiring, electrodes, and plugs for electrical connections between devices include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, and hafnium. , Vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. Etc. may be appropriately selected and used.
  • the conductor is not limited to a single layer, and may be a plurality of layers made of different materials.
  • the insulating layer 225 has a function as a blocking layer.
  • the blocking layer it is preferable to use a film having a function of preventing the diffusion of hydrogen.
  • hydrogen is required to terminate dangling bonds, but hydrogen in the vicinity of the OS transistor becomes one of the factors that generate carriers in the oxide semiconductor layer, which reduces reliability. .. Therefore, it is preferable to provide a hydrogen blocking film between the layer on which the Si device is formed and the layer on which the OS transistor is formed.
  • the blocking film for example, aluminum oxide, aluminum nitride, gallium oxide, gallium oxide, yttrium oxide, yttrium oxide, hafnium oxide, hafnium oxide, yttria-stabilized zirconia (YSZ) and the like can be used.
  • aluminum oxide, aluminum nitride, gallium oxide, gallium oxide, yttrium oxide, yttrium oxide, hafnium oxide, hafnium oxide, yttria-stabilized zirconia (YSZ) and the like can be used.
  • the layer 230 is provided with a light-shielding layer 232 and a color-separating layer.
  • the color filter 233R and the color filter 233G2 are shown as the color separation layer.
  • an opening 242 is provided in a part of the light-shielding layer 232 and the color-separating layer.
  • the light-shielding layer 232 can suppress the inflow of light to adjacent pixels.
  • a metal layer such as aluminum or tungsten can be used for the light-shielding layer 232. Further, the metal layer and the dielectric film may be laminated. The dielectric film has a function as an antireflection film.
  • a color filter can be used as the color separation layer for obtaining an image of visible light.
  • a color image can be obtained by assigning color filters of colors such as R (red), G (green), and B (blue) to the sub-pixels.
  • color filters of colors such as R (red), G (green), and B (blue)
  • R red
  • G green
  • B blue
  • Y yellow
  • C cyan
  • M magenta
  • Layer 240 has a photoelectric conversion device 101IR and an insulating layer 241.
  • FIG. 14 shows a configuration in which the organic photoconductivity shown in FIG. 13B is used for the photoelectric conversion layer as the photoelectric conversion device 101IR.
  • the layer 567a is used as a cathode and the layer 567e is used as an anode.
  • the layer 567a corresponding to the cathode of the photoelectric conversion device 101IR is electrically connected to one of the source and drain of the transistor 102IR included in the layer 220 via a plug 244 penetrating the insulating layer 241 provided in the opening 242.
  • the plug 244 corresponds to the plug 101 IRP shown in FIG. 7B.
  • Layer 250 has a microlens array 252.
  • the light passing through the microlens array 252 is irradiated to the photoelectric conversion device 101R of the layer 210 via the photoelectric conversion device 101IR of the layer 240 and the color filter 233R of the layer 230.
  • the microlens array 252 By providing the microlens array 252, the collected light can be incident on the photoelectric conversion device 101R, so that photoelectric conversion can be performed efficiently.
  • the microlens array 252 is preferably formed of a resin or glass having a high transmittance for light having wavelengths of infrared light and visible light.
  • FIG. 14 shows a laminated structure when the circuit configurations shown in FIGS. 4 and 5A are used, but when the circuit configuration shown in FIG. 6 is used, the laminated structure shown in FIG. 17 can be used.
  • FIG. 18 when the circuit 12IR is provided on the layer 210, the laminated structure shown in FIG. 18 can be used.
  • the right side of FIG. 18 is a cross-sectional view showing a surface in the height direction perpendicularly intersecting the alternate long and short dash line A1-A2 shown in FIG. 9, and the left side is a surface in the height direction perpendicularly intersecting the alternate long and short dash line A3-A4. It is a cross-sectional view.
  • the circuit 12C and the circuit 12IR of the layer 210 can be manufactured by a common process. Further, since the number of layers 220 laminated can be reduced, the manufacturing process can be simplified.
  • FIG. 19A1 is an external perspective view of the upper surface side of the package containing the image sensor chip.
  • the package has a package substrate 410 for fixing the image sensor chip 450 (see FIG. 19A3), a cover glass 420, an adhesive 430 for adhering both, and the like.
  • FIG. 19A2 is an external perspective view of the lower surface side of the package.
  • BGA Ball grid array
  • LGA Land grid array
  • PGA Peripheral array
  • FIG. 19A3 is a perspective view of the package shown by omitting a part of the cover glass 420 and the adhesive 430.
  • An electrode pad 460 is formed on the package substrate 410, and the electrode pad 460 and the bump 440 are electrically connected via a through hole.
  • the electrode pad 460 is electrically connected to the image sensor chip 450 by a wire 470.
  • FIG. 19B1 is an external perspective view of the upper surface side of the camera module in which the image sensor chip is housed in a lens-integrated package.
  • the camera module has a package substrate 411 for fixing the image sensor chip 451 (see FIG. 19B3), a lens cover 421, a lens 435, and the like.
  • an IC chip 490 (see FIG. 19B3) having functions such as a drive circuit for an image pickup device and a signal conversion circuit is also provided between the package substrate 411 and the image sensor chip 451 as a SiP (System in package). It has a configuration.
  • FIG. 19B2 is an external perspective view of the lower surface side of the camera module.
  • the lower surface and the side surface of the package substrate 411 have a QFN (Quad flat no-lead package) configuration in which a land 441 for mounting is provided.
  • the configuration is an example, and QFP (Quad flat package) or the above-mentioned BGA may be provided.
  • FIG. 19B3 is a perspective view of the module shown by omitting a part of the lens cover 421 and the lens 435.
  • the land 441 is electrically connected to the electrode pad 461, and the electrode pad 461 is electrically connected to the image sensor chip 451 or the IC chip 490 by a wire 471.
  • the image sensor chip By housing the image sensor chip in a package having the above-mentioned form, it can be easily mounted on a printed circuit board or the like, and the image sensor chip can be incorporated into various semiconductor devices and electronic devices.
  • Electronic devices that can use the imaging device according to one aspect of the present invention include a display device, a personal computer, an image storage device or image reproduction device provided with a recording medium, a mobile phone, a game machine including a portable type, and a portable data terminal.
  • Electronic book terminals video cameras, cameras such as digital still cameras, goggles type displays (head mount displays), navigation systems, sound reproduction devices (car audio, digital audio players, etc.), copiers, facsimiles, printers, multifunction printers , Automatic cash deposit / payment machines (ATMs), vending machines, etc. Specific examples of these electronic devices are shown in FIGS. 20A to 20F.
  • FIG. 20A is an example of a mobile phone, which includes a housing 981, a display unit 982, an operation button 983, an external connection port 984, a speaker 985, a microphone 986, a camera 987, and the like.
  • the mobile phone includes a touch sensor on the display unit 982. All operations such as making a phone call or inputting characters can be performed by touching the display unit 982 with a finger or a stylus.
  • An imaging device according to an aspect of the present invention and an operation method thereof can be applied to the mobile phone, and an infrared light image can be acquired in addition to a color image.
  • FIG. 20B is a portable data terminal, which includes a housing 911, a display unit 912, a speaker 913, a camera 919, and the like.
  • Information can be input and output by the touch panel function of the display unit 912.
  • characters and the like can be recognized from the image acquired by the camera 919, and the characters can be output as voice by the speaker 913.
  • An image pickup apparatus according to an aspect of the present invention and an operation method thereof can be applied to the portable data terminal, and an infrared light image can be acquired in addition to a color image.
  • FIG. 20C is a surveillance camera, which has a support base 951, a camera unit 952, a protective cover 953, and the like.
  • the camera unit 952 is provided with a rotation mechanism or the like, and by installing it on the ceiling, it is possible to take an image of the entire surroundings.
  • An image pickup apparatus according to an aspect of the present invention and an operation method thereof can be applied to an element for image acquisition in the camera unit, and an infrared light image can be acquired in addition to a color image.
  • the surveillance camera is an idiomatic name and does not limit its use.
  • a device having a function as a surveillance camera is also called a camera or a video camera.
  • FIG. 20D is a video camera, which includes a first housing 971, a second housing 972, a display unit 973, an operation key 974, a lens 975, a connection unit 976, a speaker 977, a microphone 978, and the like.
  • the operation key 974 and the lens 975 are provided in the first housing 971, and the display unit 973 is provided in the second housing 972.
  • An image pickup apparatus according to an aspect of the present invention and an operation method thereof can be applied to the video camera, and an infrared light image can be acquired in addition to a color image.
  • FIG. 20E is a digital camera, which includes a housing 961, a shutter button 962, a microphone 963, a light emitting unit 967, a lens 965, and the like.
  • An image pickup apparatus according to an aspect of the present invention and an operation method thereof can be applied to the digital camera, and an infrared light image can be acquired in addition to a color image.
  • FIG. 20F is a wristwatch-type information terminal, which includes a display unit 932, a housing / wristband 933, a camera 939, and the like.
  • the display unit 932 includes a touch panel for operating the information terminal.
  • the display unit 932 and the housing / wristband 933 have flexibility and are excellent in wearability to the body.
  • An image pickup apparatus according to an aspect of the present invention and an operation method thereof can be applied to the information terminal, and an infrared light image can be acquired in addition to a color image.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

カラー撮像機能および赤外光撮像機能を有する撮像装置を提供する。 第1の光電変換デバイスと、第2の光電変換デバイスが積層された構成を有する撮像装置であり、第2の光電変換デバイスは赤外光を吸収して電荷を発生し、赤外光よりもエネルギーの高い波長の光を透過する。また、第1の光電変換デバイスは、第2の光電変換デバイスと重畳して配置され、第2の光電変換デバイスを透過した光(可視光)を吸収して電荷を発生させる。したがって、カラー撮像用の副画素と赤外光撮像用の副画素を重ねて配置することができ、カラー撮像の解像度を低下させることなく、赤外光撮像機能を付与させることができる。

Description

撮像装置および電子機器
本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
撮像装置では、主に可視光の情報を得るための構成を有するが、光学フィルタおよびフォトダイオードを工夫することで、赤外光の情報も得ることができる。例えば、可視光の情報を得るセンサと赤外光の情報を得るセンサを重畳させた撮像装置が特許文献1に開示されている。
また、基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献2に開示されている。
特開2013−068606号公報 特開2011−119711号公報
CMOSイメージセンサなどの固体撮像デバイスの画素には、入射した光を光の三原色(赤(R)、緑(G)、青(B))の各成分に分離してデータを取得する副画素が設けられている。当該副画素により、カラー画像データを生成することができる。一般には、輝度情報を精度よく得るために、視感度の高いGの情報を取得する副画素が多く配置される。例えば、1個の画素にR・G・G・B配列の4個の副画素を有する構成が用いられている。
R・G・Bの各成分は、カラーフィルタを用いて分離することができる。さらに、赤外光よりエネルギーの高い光をカットするフィルタを用いれば、赤外光(IR)の情報を得ることもできる。カラー画像と赤外光画像を同時に取得するには、カラー用の副画素に加えて、赤外光用の副画素が必要となる。
そのため、副画素の構成をR・G・G・B・IR配列またはR・G・B・IR配列にすることになる。前者は副画素が5個になるため、R・G・G・B配列を有する同一サイズのイメージセンサと比べると、全体の画素数は減少し、解像度が低下する。また、後者では、同様の比較において、画素数は変わらないが、輝度情報を取得する機能は低下してしまう。
したがって、本発明の一態様では、高解像度でカラー画像および赤外光画像を撮像できる撮像装置を提供することを目的の一つとする。または、輝度情報の取得機能が高く、カラー画像および赤外光画像を撮像できる撮像装置を提供することを目的の一つとする。または、赤外光に対する感度が高く、カラー画像および赤外光画像を撮像できる撮像装置を提供することを目的の一つとする。
または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。または、上記撮像装置の動作方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、カラー画像データを撮像する光電変換デバイスと、赤外光画像を撮像する光電変換デバイスが重なる構造を有する撮像装置に関する。
本発明の一態様は、第1の層と、第2の層と、を有し、第1の層は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第1の光電変換デバイスと、第2の光電変換デバイスと、第3の光電変換デバイスと、第4の光電変換デバイスと、を有し、第2の層は、第5の光電変換デバイスを有し、第1のトランジスタ乃至第5のトランジスタは、チャネル形成領域にシリコンを有し、第1の光電変換デバイス乃至第4の光電変換デバイスは、光電変換層にシリコンを有し、第2の光電変換デバイスは、光電変換層に有機光導電膜を有し、第1のトランジスタは、第1の光電変換デバイスと電気的に接続され、第2のトランジスタは、第2の光電変換デバイスと電気的に接続され、第3のトランジスタは、第3の光電変換デバイスと電気的に接続され、第4のトランジスタは、第4の光電変換デバイスと電気的に接続され、第5のトランジスタは、第5の光電変換デバイスと電気的に接続され、第5の光電変換デバイスは、第1の光電変換デバイス乃至第4の光電変換デバイスのそれぞれと重なる領域を有する撮像装置である。
また、本発明の他の一態様は、第1の層と、第2の層と、第3の層と、を有し、第3の層は、第1の層と第2の層との間に設けられ、第1の層は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第1の光電変換デバイスと、第2の光電変換デバイスと、第3の光電変換デバイスと、第4の光電変換デバイスと、を有し、第2の層は、第5の光電変換デバイスを有し、第3の層は、第5のトランジスタを有し、第1のトランジスタ乃至第4のトランジスタは、チャネル形成領域にシリコンを有し、第5のトランジスタは、チャネル形成領域に金属酸化物を有し、第1の光電変換デバイス乃至第4の光電変換デバイスは、光電変換層にシリコンを有し、第5の光電変換デバイスは、光電変換層に有機光導電膜を有し、第1のトランジスタは、第1の光電変換デバイスと電気的に接続され、第2のトランジスタは、第2の光電変換デバイスと電気的に接続され、第3のトランジスタは、第3の光電変換デバイスと電気的に接続され、第4のトランジスタは、第4の光電変換デバイスと電気的に接続され、第5のトランジスタは、第5の光電変換デバイスと電気的に接続され、第5の光電変換デバイスは、第1の光電変換デバイス乃至第4の光電変換デバイスのそれぞれと重なる領域を有する撮像装置である。
第5の光電変換デバイスは、赤外光の吸収によって電荷を発生させる光電変換層を有することができる。また、第5の光電変換デバイスの光電変換層は、可視光の透過性を有することが好ましい。
上記構成において、さらに第4の層を有し、第4の層は、第3の層と第2の層との間に設けられ、第4の層は、カラーフィルタを有することができる。
金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、NdまたはHfの一つまたは複数)と、を有することが好ましい。
本発明の一態様を用いることで、高解像度でカラー画像および赤外光画像を同時に取得できる撮像装置を提供することができる。または、輝度情報の取得機能が高く、カラー画像および赤外光画像を同時に取得できる撮像装置を提供することができる。または、赤外光に対する感度が高く、カラー画像および赤外光画像を同時に取得できる撮像装置を提供することができる。
または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。または、上記撮像装置の動作方法を提供することができる。または、新規な半導体装置などを提供することができる。
図1は、画素を説明する図である。
図2は、画素を説明する図である。
図3は、画素を説明する図である。
図4は、画素の回路を説明する図である。
図5A、図5Bは、画素の回路を説明する図である。
図6は、画素の回路を説明する図である。
図7A、図7Bは、画素回路のレイアウトを説明する図である。
図8は、画素の動作を説明するタイミングチャートである。
図9は、画素を説明する図である。
図10A、図10Bは、画素回路のレイアウトを説明する図である。
図11は、撮像装置を説明するブロック図である。
図12A、図12Bは、画素の回路を説明する図である。
図13A、図13Bは、光電変換デバイスの構成を説明する図である。
図14は、画素を説明する断面図である。
図15A乃至図15Cは、Siトランジスタを説明する図である。
図16A乃至図16Dは、OSトランジスタを説明する図である。
図17は、画素を説明する断面図である。
図18は、画素を説明する断面図である。
図19A1乃至図19A3、図19B1乃至図19B3は、撮像装置を収めたパッケージおよびモジュールの斜視図である。
図20A乃至図20Fは、電子機器を説明する図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分割して複数の位置に配置する場合もある。
また、一つの導電体が、配線、電極および端子のような複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が一つまたは複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。
(実施の形態1)
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様は、カラー撮像機能および赤外光撮像機能を有する撮像装置である。撮像装置は、カラー撮像を行うための第1の光電変換デバイスと、赤外光撮像を行うための第2の光電変換デバイスが積層された構成を有する。
第2の光電変換デバイスは赤外光を吸収して電荷を発生させる機能を有し、赤外光よりもエネルギーの高い波長の光を透過する。また、第1の光電変換デバイスは、第2の光電変換デバイスと重畳して配置され、第2の光電変換デバイスを透過した光(可視光)を吸収して電荷を発生させる機能を有する。
したがって、カラー撮像用の副画素と赤外光撮像用の副画素を重ねて配置することができ、輝度情報の取得機能および解像度を低下させることなく、カラー撮像と赤外光撮像を同時に行うことができる。また、カラー撮像のみの動作、赤外光撮像のみの動作も可能である。
<積層構造>
図1は、本発明の一態様の撮像装置の画素の断面を含む斜視図である。画素は積層構造であり、層210、層220、層230、層240、層250を有する。層210は、画素回路(光電変換デバイスおよびトランジスタ)等を有する。層220は、配線等を有する。また、層220は、画素回路の一部(トランジスタ等)を有することもできる。層230は、可視光の撮像に対応するカラーフィルタ等を有する。層240は、赤外光の撮像に対応する画素回路の一部(光電変換デバイス等)を有する。層250は、マイクロレンズアレイ等を有する。
各層の詳細な構成を、図2を用いて説明する。図2は、図1に示す積層構造を各層に分離した図である。なお、各層が有する要素は図2に示す要素に限定されるものではなく、他の要素が含まれていてもよい。また、2つの層が接する構成において、その境近傍に配置される絶縁層などの要素は、便宜的に一方の層の要素として図示しているが、他方の層の要素であってもよい。
また、以下では、1個の画素の構成について説明する。当該画素は、可視光の撮像に対応する4個の副画素および赤外光の撮像に対応する1個の副画素を有する。
<層210>
層210は、可視光の撮像に対応する4個の副画素が設けられた層であり、光電変換デバイス101R、101G1、101G2、101B、および回路12Cを有する。1個の副画素は、上記光電変換デバイスのいずれか1個と、回路12Cの一部を有する。また、4個の副画素は、回路12Cの他の一部を共有する。
光電変換デバイス101R、101G1、101G2、101Bは、同一の構成とすることができる。また、後述する層230が有するカラーフィルタを組み合わせて動作させることにより、カラー画像を構成するためのデータを取得することができる。
ここで、光電変換デバイス101Rは、赤色の光成分データを取得する機能を有する。光電変換デバイス101G1、101G2は、緑色の光成分データを取得する機能を有する。光電変換デバイス101Bは、青色の光成分データを取得する機能を有する。
光電変換デバイス101R、101G1、101G2、101Bは、シリコン基板215に設けられたpn接合型フォトダイオードである。当該フォトダイオードは埋め込み型フォトダイオードであって、配線を介さずにトランジスタと直接接続する構成とすることが好ましい。当該構成によって、フォトダイオードに蓄積された電荷の完全転送が可能であり、ノイズを削減することができる。
回路12Cは、光電変換デバイス101R、101G1、101G2、101Bのそれぞれと電気的に接続されたトランジスタを有する。回路12Cとそれぞれの光電変換デバイスは、画素回路を構成する。当該トランジスタは、シリコン基板215に設けることができる。すなわち、当該トランジスタは、チャネル形成領域にシリコンを有するトランジスタ(以下、Siトランジスタ)とすることができる。回路12Cおよびそれぞれの光電変換デバイスを有する画素回路の詳細は後述する。
<層220>
層220は、配線および赤外光の撮像に対応する副画素の要素が設けられた層であり、回路12IR、配線150C、配線150IR、および絶縁層221を有する。回路12IRは、後述する層240が有する光電変換デバイス101IRと電気的に接続され、赤外光の撮像に対応する1個の副画素を構成する。
回路12IRは、光電変換デバイス101IRと電気的に接続されたトランジスタを有する。回路12IRと光電変換デバイス101IRは、画素回路を構成する。当該トランジスタには、チャネル形成領域に金属酸化物を有するトランジスタ(以下、OSトランジスタ)を用いることができる。OSトランジスタは、薄膜の積層で形成することができ、配線プロセスなどと共通のプロセスを用いてSiデバイス上に形成することができる。回路12IRおよび光電変換デバイス101IRを有する画素回路の詳細は後述する。
また、層220は、多層構造とすることができる。配線150Cおよび配線150IRは複数であり、絶縁層221中または絶縁層221表面に配置される。なお、配線150Cは、主に層210が有する光電変換デバイス101R、101G1、101G2、101B、および回路12Cなどと電気的に接続する電源線、信号線、出力線などである。また、配線150IRは、主に層240が有する光電変換デバイス101IR、および回路12IRなどと電気的に接続する電源線、信号線、出力線などである。
<層230>
層230は、カラー撮像に対応する色分離層が設けられた層であり、カラーフィルタ233R、233G1、233G2、233B、遮光層232、および絶縁層231を有する。
カラーフィルタ233Rは赤色に着色されており、光電変換デバイス101Rと重なる領域に設けられる。カラーフィルタ233G1は緑色に着色されており、光電変換デバイス101G1と重なる領域に設けられる。カラーフィルタ233G2は緑色に着色されており、光電変換デバイス101G2と重なる領域に設けられる。カラーフィルタ233Bは青色に着色されており、光電変換デバイス101Bと重なる領域に設けられる。
遮光層232は、各カラーフィルタの境と重なる位置に設けられ、カラーフィルタを通る光が隣接する副画素に侵入することを防ぐことができる。絶縁層231は、不純物の拡散防止、平坦化などの機能を有する。
<層240>
層240は、赤外光撮像に対応する光電変換デバイスが設けられた層であり、光電変換デバイス101IR、および絶縁層241を有する。光電変換デバイス101IRの光電変換層には、例えば、有機光導電膜を用いることができる。絶縁層241は、不純物の拡散防止、平坦化などの機能を有する。
光電変換デバイス101IRは、赤外光を吸収して電荷を発生させる特性を有する。また、光電変換デバイス101IRは、可視光を透過させる特性を有する。したがって、画素に入射される光のうち、赤外光の成分は光電変換デバイス101IRで吸収され、可視光の成分は、カラーフィルタ233R、233G1、233G2、233Bのそれぞれを通して、光電変換デバイス101R、101G1、101G2、101Bで吸収される。
したがって、可視光に対応する副画素と赤外光に対応する副画素を積層することができる。つまり、カラー撮像に対応する副画素が4個(R・G・G・B)の配列であっても、その上に赤外光撮像に対応する副画素を重ねることができるため、カラー撮像の品質を低下させることなく赤外光撮像の機能を追加することができる。
また、光電変換デバイス101R、101G1、101G2、101Bは、シリコンを光電変換層に有するため、赤外光にも感度を有する。ほとんどの赤外光は、カラーフィルタ233R、233G1、233G2、233Bで吸収されるが、わずかに透過する赤外光によりカラー画像の品質を低下させることがある。
本発明の一態様では、赤外光が光電変換デバイス101IRでほとんど吸収されるため、光電変換デバイス101R、101G1、101G2、101Bに入射される赤外光の量は極めて少なくすることができ、カラー画像の品質を向上させることができる。
<層250>
層250は、マイクロレンズアレイ252、および絶縁層251を有する。マイクロレンズアレイ252は、入射した光を集光することにより、遮光層232および配線150C、150IRなどの障害物を避けて光電変換デバイス101R、101G1、101G2、101Bに効率よく光を入射させる機能を有する。
<画素サイズ>
図3に光電変換デバイス101R、101G1、101G2、101B、カラーフィルタ233R、233G1、233G2、233B、および光電変換デバイス101IRのサイズの概略を説明する図を示す。なお、図3では、明瞭化のため、各要素のハッチングを省いている。
副画素が正方画素であって、一辺の長さがWであるとき、カラーフィルタ233R、233G1、233G2、233Bのそれぞれの上面サイズは、概略W×Wとすることができる。また、光電変換デバイス101R、101G1、101G2、101Bのそれぞれの上面サイズは、W×Wよりも小さい値とすることができる。また、光電変換デバイス101IRの上面サイズは、概略2W×2Wとすることができる。
つまり、赤外光撮像用の光電変換デバイス101IRの受光面積は、1個のカラー撮像用の光電変換デバイスの受光面積の概略4倍以上にすることができる。したがって、本発明の一態様の撮像装置では、高品質の画像が取得できるカラー撮像に加え、高感度の赤外光撮像を行うことができる。
<画素回路>
図4は、画素10の一例を説明する図である。画素10は、赤色光に対応する副画素10R、緑色光に対応する副画素10G1、緑色光に対応する副画素10G2、青色光に対応する副画素10B、および赤外光に対応する副画素10IRを有する。
副画素10Rは、光電変換デバイス101Rと、トランジスタ102Rを有する。光電変換デバイス101Rの一方の電極は、トランジスタ102Rのソースまたはドレインの一方と電気的に接続される。トランジスタ102Rのゲートは、配線131Rと電気的に接続される。
副画素10G1は、光電変換デバイス101G1と、トランジスタ102G1を有する。光電変換デバイス101G1の一方の電極は、トランジスタ102G1のソースまたはドレインの一方と電気的に接続される。トランジスタ102G1のゲートは、配線131G1と電気的に接続される。
副画素10G2は、光電変換デバイス101G2と、トランジスタ102G2を有する。光電変換デバイス101G2の一方の電極は、トランジスタ102G2のソースまたはドレインの一方と電気的に接続される。トランジスタ102G2のゲートは、配線131G2と電気的に接続される。
副画素10Bは、光電変換デバイス101Bと、トランジスタ102Bを有する。光電変換デバイス101Bの一方の電極は、トランジスタ102Bのソースまたはドレインの一方と電気的に接続される。トランジスタ102Bのゲートは、配線131Bと電気的に接続される。
また、副画素10IR以外の副画素は、さらに回路12Sを共通の要素として有している。回路12Sは、トランジスタ103aと、トランジスタ104aと、トランジスタ105aと、キャパシタ108aを有する。ここで、トランジスタ102R、トランジスタ102G1、トランジスタ102G2、トランジスタ102B、および回路12Sは、図2に示す回路12Cの要素である。
トランジスタ103aのソースまたはドレインの一方は、トランジスタ104aのゲート、キャパシタ108aの一方の電極、トランジスタ102Rのソースまたはドレインの他方、トランジスタ102G1のソースまたはドレインの他方、トランジスタ102G2のソースまたはドレインの他方、およびトランジスタ102Bのソースまたはドレインの他方と電気的に接続される。トランジスタ104aのソースまたはドレインの一方は、トランジスタ105aのソースまたはドレインの一方と電気的に接続される。
ここで、トランジスタ103aのソースまたはドレインの一方と、トランジスタ104aのゲートと、キャパシタ108aの一方の電極と、トランジスタ102Rのソースまたはドレインの他方と、トランジスタ102G1のソースまたはドレインの他方と、トランジスタ102G2のソースまたはドレインの他方と、トランジスタ102Bのソースまたはドレインの他方が電気的に接続される点をノードFD1とする。ノードFD1は、電荷検出部として機能させることができる。
光電変換デバイス101R、101G1、101G2、101Bの他方の電極は、配線121と電気的に接続される。トランジスタ103aのソースまたはドレインの他方は、配線123と電気的に接続される。トランジスタ104aのソースまたはドレインの他方は、配線123と電気的に接続される。トランジスタ105aのソースまたはドレインの他方は、配線124aと電気的に接続される。
トランジスタ103aのゲートは、配線132aと電気的に接続される。トランジスタ105aのゲートは、配線133aと電気的に接続される。
配線121および123は、電源線としての機能を有することができる。図4に示す構成では、配線121は低電位電源線、配線123は高電位電源線とすることができる。
配線131R、131G1、131G2、131B、132a、133aは、各トランジスタの導通を制御する信号線としての機能を有することができる。配線124aは出力線としての機能を有することができ、例えば、相関二重サンプリング回路(CDS回路)、A/D変換回路などを有する読み出し回路と電気的に接続される。
トランジスタ102R、102G1、102G2、102Bは、それぞれに接続される光電変換デバイスから電荷を読み出し、ノードFD1の電位を制御する機能を有する。トランジスタ103aは、ノードFD1の電位をリセットする機能を有する。トランジスタ104aは、ソースフォロア回路の要素として機能する。トランジスタ105aは、画素の出力を選択する機能を有する。
副画素10R、10G1、10G2、10Bは、回路12Sを共有することで、副画素1つあたりのトランジスタ数を少なくすることができ、解像度を高めることができる。図4の構成における、副画素10R、10G1、10G2、10Bでは、ノードFD1が共通であるため、それぞれの副画素で撮像のタイミングが異なるローリングシャッタ動作を行うことができる。
図7Aに、図2および図4に示す回路12Cを簡易的にレイアウト化した斜視図を示す。層210に設けられたトランジスタは、プラグを介して配線と電気的に接続される。図7Aでは、層210に設けられたトランジスタ105aのソースまたはドレインの他方がプラグ124aPを介して、層220に設けられた配線124aに接続される具体例を示している。
また、図7Aには示していないが、トランジスタ102Rのゲートと電気的に接続されるプラグ131RPは、層220に設けられる配線131Rと電気的に接続される。トランジスタ102G1のゲートと電気的に接続されるプラグ131G1Pは、層220に設けられる配線131G1と電気的に接続される。トランジスタ102G2のゲートと電気的に接続されるプラグ131G2Pは、層220に設けられる配線131G2と電気的に接続される。トランジスタ102Bのゲートと電気的に接続されるプラグ131BPは、層220に設けられる配線131Bと電気的に接続される。
また、トランジスタ103aのゲートと電気的に接続されるプラグ132aPは、層220に設けられる配線132aと電気的に接続される。トランジスタ104aのゲートと電気的に接続されるプラグ133aPは、層220に設けられる配線133aと電気的に接続される。トランジスタ104aのソースまたはドレインの他方と電気的に接続されるプラグ123Pは、層220に設けられる配線123と電気的に接続される。
副画素10IRの回路図の一例を図5Aに示す。副画素10IRは、光電変換デバイス101IRと、トランジスタ102IRと、トランジスタ103bと、トランジスタ104bと、トランジスタ105bと、キャパシタ108bを有する。ここで、トランジスタ102IR、トランジスタ103b、トランジスタ104b、トランジスタ105b、およびキャパシタ108bは、図3に示す回路12IRの要素である。
光電変換デバイス101IRの一方の電極は、トランジスタ102IRのソースまたはドレインの一方と電気的に接続される。トランジスタ102IRのソースまたはドレインの他方は、トランジスタ103bのソースまたはドレインの一方、トランジスタ104bのゲート、およびキャパシタ108bの一方の電極と電気的に接続される。トランジスタ105bのソースまたはドレインの一方は、トランジスタ105bのソースまたはドレインの他方と電気的に接続される。
ここで、トランジスタ102IRのソースまたはドレインの一方と、トランジスタ103bのソースまたはドレインの一方と、トランジスタ104bのゲートと、キャパシタ108bの一方の電極が電気的に接続される点をノードFD2とする。ノードFD2は、電荷検出部として機能させることができる。
光電変換デバイス101IRの他方の電極は、配線121と電気的に接続される。トランジスタ103bのソースまたはドレインの他方は、配線123と電気的に接続される。トランジスタ104bのソースまたはドレインの他方は、配線123と電気的に接続される。トランジスタ105bのソースまたはドレインの他方は、配線124bと電気的に接続される。
トランジスタ102IRのゲートは、配線131IRと電気的に接続される。トランジスタ103bのゲートは、配線132bと電気的に接続される。トランジスタ105bのゲートは、配線133bと電気的に接続される。
配線121および123は、電源線としての機能を有することができる。図5Aに示す構成では、配線121は低電位電源線、配線123は高電位電源線とすることができる。
配線131IR、132b、133bは、各トランジスタの導通を制御する信号線としての機能を有することができる。配線124bは出力線としての機能を有することができ、例えば、相関二重サンプリング回路(CDS回路)、A/D変換回路などを有する読み出し回路と電気的に接続される。
トランジスタ102IRは、光電変換デバイス101IRから電荷を読み出し、ノードFD2の電位を制御する機能を有する。トランジスタ103bは、ノードFD2の電位をリセットする機能を有する。トランジスタ104bは、ソースフォロア回路の要素として機能する。トランジスタ105bは、画素の出力を選択する機能を有する。
図7Bに、図2および図5Aに示す回路12IRを簡易的にレイアウト化した斜視図を示す。層220に設けられたトランジスタは、層220に設けられた配線と電気的に接続される。なお、図示はしていないが、コンタクトホールまたはプラグを介して層220に埋め込まれた配線と電気的に接続してもよい。また、図7Bでは、層220に設けられたトランジスタ102IRのソースまたはドレインの一方がプラグ101IRPを介して、層240に設けられた光電変換デバイス101IRに接続される具体例を示している。
副画素10IRの回路は、図5Bに示すように、光電変換デバイス101IRのカソードとアノードの接続の関係を図5Aとは逆にしてもよい。この場合は、トランジスタ103bのソースまたはドレインの他方を配線122に電気的に接続し、配線121、123を高電位電源線、配線122を低電位電源線とすればよい。
なお、同様に図4に示す副画素10R、10G1、10G2、10Bにおいても、それぞれの光電変換デバイスの接続の向きを逆にしてもよい。その場合は、トランジスタ103aのソースまたはドレインの他方を配線122(図5B参照)に電気的に接続し、配線121、123を高電位電源線、配線122を低電位電源線とすればよい。
副画素10IRが有するトランジスタには、OSトランジスタを用いることが好ましい。OSトランジスタは、オフ電流が極めて低い特性を有する。特に、トランジスタ102IR、103bにオフ電流の低いトランジスタを用いることが好ましい。これらのトランジスタをOSトランジスタとすることで、ノードFD2で電荷を保持できる期間を極めて長くすることができ、劣化の少ない画像データを読み出すことができる。すなわち、全画素で撮像動作を同時に行うグローバルシャッタ動作を可能とする。
なお、図6に示すように、画素10は、副画素10R、10G1、10G2、10B、10IRで回路12Sを共有する構成としてもよい。この場合は、副画素10IRもローリングシャッタ動作となる。
図8は、一つの副画素の動作の一例を説明するタイミングチャートである。ここでは、図3に示す副画素10Rを例として説明するが、他の副画素も同様である。なお、以下の説明において、トランジスタを導通させる電位を“H”、トランジスタを非導通にする電位を“L”とする。また、配線123には高電位(例えば、VDD)、配線121には低電位(例えば、VSS)が常時供給されている状態とする。
時刻T1に、配線131Rの電位を“H”、配線132aの電位を“H”とすると、トランジスタ102G1およびトランジスタ103aが導通し、ノードFD1および光電変換デバイス101Rのカソードの電位が高電位にリセットされる。
時刻T2に、配線131Rの電位を“L”、配線132aの電位を“L”とすると、トランジスタ102Rが非導通となり、照射される光の強度に応じて光電変換デバイス101Rに電荷の蓄積が始まる。また、トランジスタ103aが非導通となり、ノードFD1の電位が保持される。
時刻T3に、配線131Rの電位を“H”とすると、トランジスタ102Rが導通し、光電変換デバイス101Rのカソードに蓄積された電荷がノードFD1に転送される。このとき、ノードFD1の電位は、転送された電荷量に従って低下する。
時刻T4に、配線131Rの電位を“L”とすると、トランジスタ102Rが非導通となり、ノードFD1の電位が確定して保持される。
時刻T5に、配線133aの電位を“H”とすると、トランジスタ105aが導通し、ノードFD1の電位に従ってトランジスタ104aが動作し、配線124aにデータが出力される。時刻T6に配線133aの電位を“L”とし、トランジスタ105aを非導通とする。以上が、副画素の撮像動作の説明である。
<積層構造の変形例>
図2の積層構造では、層220にOSトランジスタを用いた回路12IRを設ける例を示したが、図9に示すように、回路12IRを層210に設けてもよい。この場合、回路12IRは、Siトランジスタを用いて形成することができる。また、層220には配線150が設けられ、OSトランジスタは設けられない。なお、配線150は、回路12Cまたは回路12IRと接続する電源線、信号線、出力線などである。
図10Aは、図9に示す回路12IRを簡易的にレイアウト化した斜視図である。なお、回路12IRの回路構成は、図5A、図5Bを参照することができる。
層210に設けられたトランジスタ105bのソースまたはドレインの他方は、プラグ124bPを介して層220に設けられた配線124bと電気的に接続される。トランジスタ102IRのソースまたはドレインの一方は、プラグ101IRPを介して光電変換デバイス101IRと電気的に接続される。
また、図10Aには示していないが、トランジスタ103bのゲートと電気的に接続されるプラグ132bPは、層220に設けられる配線132bと電気的に接続される。トランジスタ104bのゲートと電気的に接続されるプラグ133bPは、層220に設けられる配線133bと電気的に接続される。トランジスタ104bのソースまたはドレインの他方と電気的に接続されるプラグ123P2は、層220に設けられる配線123と電気的に接続される。
図9および図10Aに示す構成では、回路12Cと回路12IRのそれぞれが独立して設けられるため、カラー撮像および赤外光撮像の並列動作が可能である。
また、図9および図10Aとは異なる構成として、図10Bに示すように、層210に回路12CIRを設けてもよい。回路12CIRは、回路12Cの構成にトランジスタ102IRを加えた構成であり、図6に示した回路構成となっている。なお、図10Bでは、図の明瞭化のため、一部の要素を破線で図示し、その符号を省略している。当該要素については、図7Aを参照することができる。
トランジスタ102IRのソースまたはドレインの一方は、ノードFD1(図6参照)と接続される。トランジスタ102IRのソースまたはドレインの他方は、プラグ101IRPを介して光電変換デバイス101IRと電気的に接続される。トランジスタ102IRのゲートは、プラグ131IRPを介して配線131IRと電気的に接続される。
図10Bは、5つの副画素(副画素10R、10G1、10G2、10B、10IR)で回路12S(図6参照)を共有する構成であり、画素回路全体の面積を小さくすることができる。したがって、解像度を高めやすくなる。
以上により、Siトランジスタを用いて、全ての画素回路を構成することができる。したがって、製造工程を簡略化することができる。また、全ての画素回路に移動度の高いSiトランジスタを用いることができるため、撮像装置の高速動作が可能となる。
<撮像装置の構成>
図11は、本発明の一態様の撮像装置を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素10を有する画素アレイ21と、画素アレイ21の行を選択する機能を有する回路22(ロードライバ)と、画素10からデータを読み出す機能を有する回路23と、電源電位を供給する回路28を有する。なお、図11では、それぞれの要素を接続する配線数を簡略化している。また、回路22、23、28は複数であってもよい。
回路23は、画素10の出力データに対して相関二重サンプリング処理を行うための回路24(CDS回路)と、回路24から出力されたアナログデータをデジタルデータに変換する機能を有する回路25(A/D変換回路等)と、データを出力する列を選択する機能を有する回路26(カラムドライバ)などを有することができる。画素10において、回路12Cと回路23は、配線124aを介して電気的に接続される。また、回路12IRと回路23は、配線124bを介して電気的に接続される。
また、本発明の一態様においては、図12A、図12Bに例示するように、OSトランジスタにバックゲートを設けた構成としてもよい。図12Aでは、バックゲートがフロントゲートと電気的に接続された構成を示しており、オン電流を高める効果を有する。または、図12Bに示すようにバックゲートに定電位を供給できる構成としてもよい。当該構成では、トランジスタのしきい値電圧を制御することができる。また、一つの回路内に、図12A、図12Bが混在してもよい。また、バックゲートが設けられないトランジスタが設けられていてもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、本発明の一態様の撮像装置の構造例などについて説明する。
<光電変換デバイス>
図13Aに示す光電変換デバイス101Cは、実施の形態1に示した層210が有する光電変換デバイス101R、101G1、101G2、101Bに用いることのできる構造の一例である。光電変換デバイス101Cは、層565aおよび層565bを有することができる。なお、場合によって、層を領域と言い換えてもよい。
光電変換デバイス101Cはpn接合型フォトダイオードであり、例えば、層565aにp型半導体、層565bにn型半導体を用いることができる。または、層565aにn型半導体、層565bにp型半導体を用いてもよい。
上記pn接合型フォトダイオードは、代表的には単結晶シリコンを用いて形成することができる。
図13Bに示す光電変換デバイス101IRは、実施の形態1に示した層240が有する光電変換デバイス101IRの構成の一例である。光電変換デバイス101IRは、層567aと、層567bと、層567cと、層567dと、層567eとの積層構造とすることができる。
光電変換デバイス101IRは、有機光導電膜を光電変換部に有する。層567aは下部電極、層567eは上部電極であり、層567b、567c、567dは光電変換部に相当する。
上部電極および下部電極には、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム−錫酸化物、ガリウム−亜鉛酸化物、インジウム−ガリウム−亜鉛酸化物、またはグラフェンなどを用いることができる。
光電変換部の層567b、567dのいずれか一方はホール輸送層、他方は電子輸送層とすることができる。また、層567cは光電変換層とすることができる。
ホール輸送層としては、例えば酸化モリブデンなどを用いることができる。電子輸送層としては、例えば、C60、C70などのフラーレン、またはそれらの誘導体などを用いることができる。
光電変換層としては、可視光(例えば、波長350nm乃至750nm)の光を透過する有機半導体膜を用いることができる。透過率は、可視光域の平均で20%以上100%以下、好ましくは、50%以上100%以下、より好ましくは、75%以上100%以下とする。光電変換層としては、例えば、シアニン色素化合物などを用いることができる。シアニン色素化合物は、赤外光の吸収が大きく、可視光の吸収が小さい特性を有している。
なお、実施の形態1では、赤外光の吸収により電荷を発生させる機能を有する光電変換デバイスを層240に設ける例を示したが、紫外光の吸収により電荷を発生させる光電変換デバイスを層240に設けてもよい。紫外光に適応する光電変換デバイスの光電変換層には、例えば、シリコンよりもバンドギャップの大きい炭化シリコン、酸化物半導体、窒化ガリウムなどを用いることができる。
<OSトランジスタ>
実施の形態1に示した層220が有する回路12IRは、OSトランジスタを有することができる。
OSトランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCAAC−OSまたはCAC−OSなどを用いることができる。CAAC−OSは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、CAC−OSは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
OSトランジスタは半導体層のエネルギーギャップが大きいため、数yA/μm(チャネル幅1μmあたりの電流値)という極めて低いオフ電流特性を示す。また、OSトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどSiトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Siトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもOSトランジスタでは生じにくい。
OSトランジスタが有する半導体層は、例えばインジウム、亜鉛および元素M(Mは、アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属から選ばれた一つ、または複数)を含むIn−M−Zn系酸化物で表記される膜とすることができる。In−M−Zn系酸化物は、例えば、スパッタリング法、ALD(Atomic layer deposition)法、またはMOCVD(Metal organic chemical vapor deposition)法などを用いて形成することができる。
In−M−Zn系酸化物をスパッタリング法で成膜する場合、スパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:3、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=10:1:3、等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さらに好ましくは1×1013/cm以下、より好ましくは1×1011/cm以下、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンまたは炭素が含まれると、酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンまたは炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度(二次イオン質量分析法により得られる濃度)を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度(二次イオン質量分析法により得られる濃度)は、5×1018atoms/cm以下にすることが好ましい。
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配向した結晶を有するCAAC−OS(C−Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう)である。
つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。
一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、CAC−OSにおいて、結晶構造は副次的な要素である。
なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
CAC−OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC−OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。
CAC−OSは、X線回折(XRD:X−ray diffraction)測定法のひとつであるOut−of−plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折測定から、測定領域のa−b面方向、およびc軸方向の配向は見られないことが分かる。
また、CAC−OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう)を照射することで得られる電子線回折パターンにおいて、輝度の高いリング状の領域と、該リング状の領域内に複数の輝点が観測される。したがって、電子線回折パターンから、CAC−OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano−crystal)構造を有することがわかる。
また、例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、InX2ZnY2Z2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。
また、CAC−OSを用いた半導体素子は、信頼性が高い。したがって、CAC−OSは、様々な半導体装置の構成材料として適している。
<積層構造>
次に、撮像装置の積層構造について、断面図を用いて説明する。なお、以下に示す絶縁層および導電層などの要素は一例であり、さらに他の要素が含まれていてもよい。または、以下に示す要素の一部が省かれていてもよい。また、以下に示す積層構造は、必要に応じて、成膜工程、研磨工程などを繰り返して形成することができる。
図14は、図2の層210に示す一点鎖線A1−A2と垂直に交わる高さ方向の面を示した断面図である。
ここでは、副画素10Rの要素として、トランジスタ102R、103a、104a、105a、および光電変換デバイス101Rを層210に示している。なお、以下では副画素10Rの構成について説明を行うが、副画素10G1、副画素10G2、または副画素10Bの構成も同様である。
図14の層210に示すトランジスタ102R、103a、104a、105aは、Siトランジスタである。図14では、当該トランジスタをシリコン基板215にチャネル形成領域を有するプレーナー型で示しているが、図15A、図15Bに示すようにフィン型であってもよい。図15Aは、チャネル長方向の断面図、図15Bは、図15Aに示す一点鎖線B1−B2位置のチャネル幅方向の断面図である。
または、図14に示すように、シリコン薄膜の半導体層217を有するトランジスタであってもよい。半導体層217は、例えば、シリコン基板215上の絶縁層216上に形成された単結晶シリコン(SOI(Silicon on Insulator))とすることができる。
層210に示す光電変換デバイス101Rは、図13Aに示すpn接合型フォトダイオードの構成を有し、シリコン基板215に層565a(n型領域)および層565b(p型領域、シリコン基板215の一部)が設けられている。また、光電変換デバイス101Rは埋め込み型フォトダイオードであり、絶縁層との界面に高濃度のp型不純物層を有する。当該構成により、暗電流を抑えることができる。また、トランジスタ102Rと直接接続されていることで、完全空乏化による電荷の完全転送が可能で、ノイズを低減させることができる。
層220には、副画素10IRの要素として、回路12IRのトランジスタ102IR、103b、104b、105bを例示している。これらのトランジスタには、OSトランジスタを用いることができる。
図16AにOSトランジスタの詳細を示す。図16Aに示すOSトランジスタは、酸化物半導体層および導電層の積層上に絶縁層を設け、当該酸化物半導体層に達する開口部を設けることでソース電極705およびドレイン電極706を形成するセルフアライン型の構成である。
OSトランジスタは、酸化物半導体層に形成されるチャネル形成領域、ソース領域703およびドレイン領域704のほか、ゲート電極701、ゲート絶縁膜702を有する構成とすることができる。上記開口部には少なくともゲート絶縁膜702およびゲート電極701が設けられる。当該開口部には、さらに酸化物半導体層707が設けられていてもよい。
OSトランジスタは、図16Bに示すように、ゲート電極701をマスクとして半導体層にソース領域703およびドレイン領域704を形成するセルフアライン型の構成としてもよい。
または、図16Cに示すように、ソース電極705またはドレイン電極706とゲート電極701とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。
OSトランジスタはバックゲート535を有する構造を示しているが、バックゲートを有さない構造であってもよい。バックゲート535は、図16Dに示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートと電気的に接続してもよい。なお、図16Dは図16AのトランジスタのC1−C2の断面を例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート535にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
また、層220は積層構造であり、各副画素と接続される主な配線が絶縁層を介して積層された多層配線層を有する。また、当該配線間または当該配線とトランジスタとは、プラグを介して接続される。
絶縁層としては、例えば、酸化シリコン膜などの無機絶縁膜、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜を用いることができる。また、窒化シリコン膜、酸化シリコン膜、酸化アルミニウム膜などを積層してもよい。
なお、デバイス間の電気的な接続に用いられる配線、電極およびプラグとして用いることのできる導電体には、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を適宜選択して用いればよい。当該導電体は単層に限らず、異なる材料で構成された複数の層であってもよい。
また、Siトランジスタが設けられる層とOSトランジスタが設けられる層との間には、絶縁層225を設けることが好ましい。絶縁層225は、ブロッキング層としての機能を有する。
ブロッキング層としては、水素の拡散を防止する機能を有する膜を用いることが好ましい。Siデバイスにおいて、水素はダングリングボンドを終端するために必要とされるが、OSトランジスタの近傍にある水素は、酸化物半導体層中にキャリアを生成する要因の一つとなり、信頼性を低下させる。したがって、Siデバイスが形成される層とOSトランジスタが形成される層との間には、水素のブロッキング膜が設けられることが好ましい。
当該ブロッキング膜としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いることができる。
層230には、遮光層232および色分離層が設けられる。ここでは、色分離層として、カラーフィルタ233Rおよびカラーフィルタ233G2を示している。また、遮光層232および色分離層の一部には、開口部242が設けられる。
遮光層232は、隣接する画素への光の流入を抑えることができる。遮光層232には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と誘電体膜を積層してもよい。当該誘電体膜は、反射防止膜としての機能を有する。
可視光の画像を得るための色分離層には、カラーフィルタを用いることができる。R(赤)、G(緑)、B(青)、などの色のカラーフィルタを副画素に割り当てることにより、カラー画像を得ることができる。なお、カラーフィルタの色として、Y(黄)、C(シアン)、M(マゼンタ)を用いることもできる。
層240は、光電変換デバイス101IRおよび絶縁層241を有する。図14では、光電変換デバイス101IRとして、図13Bに示す有機光導電膜を光電変換層に用いた構成を示している。なお、ここでは、層567aをカソード、層567eをアノードとする。
光電変換デバイス101IRのカソードに相当する層567aは、開口部242に設けられた絶縁層241を貫通するプラグ244を介して、層220が有するトランジスタ102IRのソースまたはドレインの一方と電気的に接続される。なお、プラグ244は、図7Bに示すプラグ101IRPに相当する。
層250は、マイクロレンズアレイ252を有する。副画素10Rでは、マイクロレンズアレイ252を通る光が層240の光電変換デバイス101IR、および層230のカラーフィルタ233Rを介して層210の光電変換デバイス101Rに照射されるようになる。
マイクロレンズアレイ252を設けることにより、集光した光を光電変換デバイス101Rに入射することができるため、効率よく光電変換を行うことができる。マイクロレンズアレイ252は、赤外光および可視光の波長の光に対して透過率の高い樹脂またはガラスなどで形成することが好ましい。
なお、図14は、図4および図5Aに示す回路構成を用いた場合の積層構造であるが、図6に示す回路構成を用いた場合は、図17に示す積層構造とすることができる。
また、図9および図10に示す構成として、層210に回路12IRを設ける場合は、図18に示す積層構造とすることができる。図18の右側が図9に示す一点鎖線A1−A2と垂直に交わる高さ方向の面を示した断面図であり、左側が一点鎖線A3−A4と垂直に交わる高さ方向の面を示した断面図である。
当該構成では、層210が有する回路12Cおよび回路12IRを共通の工程で作製することができる。また、層220の積層数を少なくすることもできるため、製造工程を簡略化することができる。
<パッケージ、モジュール>
図19A1は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ450(図19A3参照)を固定するパッケージ基板410、カバーガラス420および両者を接着する接着剤430等を有する。
図19A2は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ440としたBGA(Ball grid array)を有する。なお、BGAに限らず、LGA(Land grid array)またはPGA(Pin Grid Array)などを有していてもよい。
図19A3は、カバーガラス420および接着剤430の一部を省いて図示したパッケージの斜視図である。パッケージ基板410上には電極パッド460が形成され、電極パッド460およびバンプ440はスルーホールを介して電気的に接続されている。電極パッド460は、イメージセンサチップ450とワイヤ470によって電気的に接続されている。
また、図19B1は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ451(図19B3参照)を固定するパッケージ基板411、レンズカバー421、およびレンズ435等を有する。また、パッケージ基板411とイメージセンサチップ451の間には撮像装置の駆動回路および信号変換回路などの機能を有するICチップ490(図19B3参照)も設けられており、SiP(System in package)としての構成を有している。
図19B2は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板411の下面および側面には、実装用のランド441が設けられたQFN(Quad flat no−lead package)の構成を有する。なお、当該構成は一例であり、QFP(Quad flat package)または前述したBGAが設けられていてもよい。
図19B3は、レンズカバー421およびレンズ435の一部を省いて図示したモジュールの斜視図である。ランド441は電極パッド461と電気的に接続され、電極パッド461はイメージセンサチップ451またはICチップ490とワイヤ471によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
(実施の形態3)
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図20A乃至図20Fに示す。
図20A携帯電話機の一例であり、筐体981、表示部982、操作ボタン983、外部接続ポート984、スピーカ985、マイク986、カメラ987等を有する。当該携帯電話機は、表示部982にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指またはスタイラスなどで表示部982に触れることで行うことができる。当該携帯電話機に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図20Bは携帯データ端末であり、筐体911、表示部912、スピーカ913、カメラ919等を有する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ919で取得した画像から文字等を認識し、スピーカ913で当該文字を音声出力することができる。当該携帯データ端末に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図20Cは監視カメラであり、支持台951、カメラユニット952、保護カバー953等を有する。カメラユニット952には回転機構などが設けられ、天井に設置することで全周囲の撮像が可能となる。当該カメラユニットにおける画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図20Dはビデオカメラであり、第1筐体971、第2筐体972、表示部973、操作キー974、レンズ975、接続部976、スピーカ977、マイク978等を有する。操作キー974およびレンズ975は第1筐体971に設けられており、表示部973は第2筐体972に設けられている。当該ビデオカメラに本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図20Eはデジタルカメラであり、筐体961、シャッターボタン962、マイク963、発光部967、レンズ965等を有する。当該デジタルカメラに本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図20Fは腕時計型の情報端末であり、表示部932、筐体兼リストバンド933、カメラ939等を有する。表示部932は、情報端末の操作を行うためのタッチパネルを備える。表示部932および筐体兼リストバンド933は可撓性を有し、身体への装着性が優れている。当該情報端末に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
10:画素、10B:副画素、10G1:副画素、10G2:副画素、10IR:副画素、10R:副画素、12C:回路、12CIR:回路、12IR:回路、12S:回路、21:画素アレイ、22:回路、23:回路、24:回路、25:回路、26:回路、28:回路、101B:光電変換デバイス、101C:光電変換デバイス、101G1:光電変換デバイス、101G2:光電変換デバイス、101IR:光電変換デバイス、101IRP:プラグ、101R:光電変換デバイス、102B:トランジスタ、102G1:トランジスタ、102G2:トランジスタ、102IR:トランジスタ、102R:トランジスタ、103a:トランジスタ、103b:トランジスタ、104a:トランジスタ、104b:トランジスタ、105a:トランジスタ、105b:トランジスタ、108a:キャパシタ、108b:キャパシタ、121:配線、122:配線、123:配線、123P:プラグ、123P2:プラグ、124a:配線、124aP:プラグ、124b:配線、124bP:プラグ、131B:配線、131BP:プラグ、131G1:配線、131G1P:プラグ、131G2:配線、131G2P:プラグ、131IR:配線、131IRP:プラグ、131R:配線、131RP:プラグ、132a:配線、132aP:プラグ、132b:配線、132bP:プラグ、133a:配線、133aP:プラグ、133b:配線、133bP:プラグ、150:配線、150C:配線、150IR:配線、210:層、215:シリコン基板、216:絶縁層、217:半導体層、220:層、221:絶縁層、225:絶縁層、230:層、231:絶縁層、232:遮光層、233B:カラーフィルタ、233G1:カラーフィルタ、233G2:カラーフィルタ、233R:カラーフィルタ、240:層、241:絶縁層、244:プラグ、250:層、251:絶縁層、252:マイクロレンズアレイ、410:パッケージ基板、411:パッケージ基板、420:カバーガラス、421:レンズカバー、430:接着剤、435:レンズ、440:バンプ、441:ランド、450:イメージセンサチップ、451:イメージセンサチップ、460:電極パッド、461:電極パッド、470:ワイヤ、471:ワイヤ、490:ICチップ、535:バックゲート、565a:層、565b:層、567a:層、567b:層、567c:層、567d:層、567e:層、701:ゲート電極、702:ゲート絶縁膜、703:ソース領域、704:ドレイン領域、705:ソース電極、706:ドレイン電極、707:酸化物半導体層、911:筐体、912:表示部、913:スピーカ、919:カメラ、932:表示部、933:筐体兼リストバンド、939:カメラ、951:支持台、952:カメラユニット、953:保護カバー、961:筐体、962:シャッターボタン、963:マイク、965:レンズ、967:発光部、971:筐体、972:筐体、973:表示部、974:操作キー、975:レンズ、976:接続部、977:スピーカ、978:マイク、981:筐体、982:表示部、983:操作ボタン、984:外部接続ポート、985:スピーカ、986:マイク、987:カメラ

Claims (7)

  1.  第1の層と、第2の層と、を有し、
     前記第1の層は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第1の光電変換デバイスと、第2の光電変換デバイスと、第3の光電変換デバイスと、第4の光電変換デバイスと、を有し、
     前記第2の層は、第5の光電変換デバイスを有し、
     前記第1のトランジスタ乃至前記第5のトランジスタは、チャネル形成領域にシリコンを有し、
     前記第1の光電変換デバイス乃至前記第4の光電変換デバイスは、光電変換層にシリコンを有し、
     前記第2の光電変換デバイスは、光電変換層に有機光導電膜を有し、
     前記第1のトランジスタは、前記第1の光電変換デバイスと電気的に接続され、
     前記第2のトランジスタは、前記第2の光電変換デバイスと電気的に接続され、
     前記第3のトランジスタは、前記第3の光電変換デバイスと電気的に接続され、
     前記第4のトランジスタは、前記第4の光電変換デバイスと電気的に接続され、
     前記第5のトランジスタは、前記第5の光電変換デバイスと電気的に接続され、
     前記第5の光電変換デバイスは、前記第1の光電変換デバイス乃至前記第4の光電変換デバイスのそれぞれと重なる領域を有する撮像装置。
  2.  第1の層と、第2の層と、第3の層と、を有し、
     前記第3の層は、前記第1の層と前記第2の層との間に設けられ、
     前記第1の層は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第1の光電変換デバイスと、第2の光電変換デバイスと、第3の光電変換デバイスと、第4の光電変換デバイスと、を有し、
     前記第2の層は、第5の光電変換デバイスを有し、
     前記第3の層は、第5のトランジスタを有し、
     前記第1のトランジスタ乃至前記第4のトランジスタは、チャネル形成領域にシリコンを有し、
     前記第5のトランジスタは、チャネル形成領域に金属酸化物を有し、
     前記第1の光電変換デバイス乃至前記第4の光電変換デバイスは、光電変換層にシリコンを有し、
     前記第5の光電変換デバイスは、光電変換層に有機光導電膜を有し、
     前記第1のトランジスタは、前記第1の光電変換デバイスと電気的に接続され、
     前記第2のトランジスタは、前記第2の光電変換デバイスと電気的に接続され、
     前記第3のトランジスタは、前記第3の光電変換デバイスと電気的に接続され、
     前記第4のトランジスタは、前記第4の光電変換デバイスと電気的に接続され、
     前記第5のトランジスタは、前記第5の光電変換デバイスと電気的に接続され、
     前記第5の光電変換デバイスは、前記第1の光電変換デバイス乃至前記第4の光電変換デバイスのそれぞれと重なる領域を有する撮像装置。
  3.  請求項1または2において、
     前記第5の光電変換デバイスは、赤外光の吸収によって電荷を発生させる光電変換層を有する撮像装置。
  4.  請求項1乃至3のいずれか一項において、
     前記有機光導電膜は、可視光の透過性を有する撮像装置。
  5.  請求項1乃至4のいずれか一項において、
     さらに第4の層を有し、
     前記第4の層は、前記第3の層と前記第2の層との間に設けられ、
     前記第4の層は、カラーフィルタを有する撮像装置。
  6.  請求項2乃至5のいずれか一項において、
     前記金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、NdまたはHfの一つまたは複数)と、を有する撮像装置。
  7.  請求項1乃至6のいずれか一項に記載の撮像装置と、表示装置と、を有する電子機器。
PCT/IB2020/060593 2019-11-22 2020-11-11 撮像装置および電子機器 WO2021099889A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/777,384 US20220406849A1 (en) 2019-11-22 2020-11-11 Imaging Device and Electronic Device
JP2021558031A JPWO2021099889A1 (ja) 2019-11-22 2020-11-11

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-210989 2019-11-22
JP2019210989 2019-11-22
JP2019-230309 2019-12-20
JP2019230309 2019-12-20

Publications (1)

Publication Number Publication Date
WO2021099889A1 true WO2021099889A1 (ja) 2021-05-27

Family

ID=75980568

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/060593 WO2021099889A1 (ja) 2019-11-22 2020-11-11 撮像装置および電子機器

Country Status (3)

Country Link
US (1) US20220406849A1 (ja)
JP (1) JPWO2021099889A1 (ja)
WO (1) WO2021099889A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272620A (ja) * 2008-05-09 2009-11-19 Samsung Electronics Co Ltd 積層型イメージセンサー
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2015103157A (ja) * 2013-11-27 2015-06-04 株式会社ニコン 撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102427832B1 (ko) * 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
KR20200091266A (ko) * 2019-01-22 2020-07-30 삼성전자주식회사 광전 소자, 유기 센서 및 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272620A (ja) * 2008-05-09 2009-11-19 Samsung Electronics Co Ltd 積層型イメージセンサー
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2015103157A (ja) * 2013-11-27 2015-06-04 株式会社ニコン 撮像装置

Also Published As

Publication number Publication date
US20220406849A1 (en) 2022-12-22
JPWO2021099889A1 (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
JP7322239B2 (ja) 撮像装置および電子機器
JP2020123975A (ja) 撮像装置
WO2017158478A1 (ja) 撮像装置および電子機器
JP2021027351A (ja) 撮像装置および電子機器
US20230207585A1 (en) Imaging device, operation method thereof, and electronic device
US20240196117A1 (en) Imaging device, operation method thereof, and electronic device
WO2021099889A1 (ja) 撮像装置および電子機器
JP7480137B2 (ja) 撮像装置および電子機器
WO2019243949A1 (ja) 撮像装置の動作方法
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
WO2021048676A1 (ja) 撮像装置および電子機器
JP7336441B2 (ja) 撮像装置および電子機器
WO2018185587A1 (ja) 撮像装置および電子機器
KR20210029726A (ko) 촬상 패널, 촬상 장치
WO2021130590A1 (ja) 撮像装置、および電子機器
US20240222411A1 (en) Imaging device and electronic device
WO2021001719A1 (ja) 撮像装置および電子機器
WO2021165781A1 (ja) 撮像装置、電子機器および移動体
CN112534802B (zh) 摄像装置的工作方法
WO2021028754A1 (ja) 撮像装置、または撮像システム
WO2021053449A1 (ja) 撮像システムおよび電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20890522

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021558031

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20890522

Country of ref document: EP

Kind code of ref document: A1