WO2021084971A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2021084971A1
WO2021084971A1 PCT/JP2020/035649 JP2020035649W WO2021084971A1 WO 2021084971 A1 WO2021084971 A1 WO 2021084971A1 JP 2020035649 W JP2020035649 W JP 2020035649W WO 2021084971 A1 WO2021084971 A1 WO 2021084971A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
shielding film
film
pixel
peripheral circuit
Prior art date
Application number
PCT/JP2020/035649
Other languages
English (en)
French (fr)
Inventor
若林　大介
優子 留河
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2021554177A priority Critical patent/JPWO2021084971A1/ja
Priority to CN202080070971.7A priority patent/CN114514610A/zh
Publication of WO2021084971A1 publication Critical patent/WO2021084971A1/ja
Priority to US17/705,226 priority patent/US20220216259A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • This disclosure relates to an imaging device.
  • the image sensor includes a photodetector that generates an electric signal according to the amount of incident light, and includes a plurality of pixels arranged in one or two dimensions.
  • the laminated image sensor refers to an image sensor having an optical detection element having a structure in which a photoelectric conversion film is laminated on a substrate as pixels. An example thereof is disclosed in Patent Documents 1 to 4.
  • Japanese Patent No. 4729275 Japanese Unexamined Patent Publication No. 2019-0166667 Japanese Unexamined Patent Publication No. 2005-328068 Japanese Patent No. 5735318
  • Patent Document 3 discloses an array of photodetectors having a structure in which a voltage is applied to a transparent electrode via a metal film formed so as to cover a side portion of a layer forming the photodetector.
  • the voltage applied to the transparent electrode may adversely affect the control circuit. That is, in the prior art, there is a problem that the operation of the control circuit becomes unstable.
  • the present disclosure provides an imaging device capable of stabilizing circuit operation.
  • the image pickup apparatus includes a pixel portion and a peripheral circuit portion provided around the pixel portion.
  • the pixel portion includes a photoelectric conversion film, an upper electrode located above the photoelectric conversion film, a lower electrode facing the upper electrode with the photoelectric conversion film sandwiched between them, and the photoelectric conversion film in a plan view. Includes a conductive first light-shielding film that overlaps a portion of the upper surface of the surface and is electrically connected to the upper electrode.
  • the peripheral circuit portion includes a peripheral circuit and a second light-shielding film that overlaps at least a part of the peripheral circuit in a plan view. The first light-shielding film and the second light-shielding film are separated.
  • the circuit operation of the image pickup apparatus can be stabilized.
  • FIG. 1 is a diagram showing a circuit configuration of the image pickup apparatus according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the device structure of the pixels of the image pickup apparatus according to the first embodiment.
  • FIG. 3 is a plan view of the image pickup apparatus according to the first embodiment.
  • FIG. 4 is a cross-sectional view of the image pickup apparatus according to the first embodiment on the IV-IV line of FIG.
  • FIG. 5 is a cross-sectional view of the image pickup apparatus according to the second embodiment.
  • FIG. 6 is a cross-sectional view of the image pickup apparatus according to the third embodiment.
  • FIG. 7 is a cross-sectional view of the image pickup apparatus according to the fourth embodiment.
  • FIG. 8 is a cross-sectional view of the image pickup apparatus according to the fifth embodiment.
  • FIG. 9 is a cross-sectional view of the image pickup apparatus according to the sixth embodiment.
  • the image pickup apparatus includes a pixel portion and a peripheral circuit portion provided around the pixel portion.
  • the pixel portion includes a photoelectric conversion film, an upper electrode located above the photoelectric conversion film, a lower electrode facing the upper electrode with the photoelectric conversion film sandwiched between them, and the photoelectric conversion film in a plan view. Includes a conductive first light-shielding film that overlaps a portion of the upper surface of the surface and is electrically connected to the upper electrode.
  • the peripheral circuit portion includes a peripheral circuit and a second light-shielding film that overlaps at least a part of the peripheral circuit in a plan view. The first light-shielding film and the second light-shielding film are separated.
  • the first light-shielding film used to supply power to the upper electrode and the second light-shielding film included in the peripheral circuit portion are separated, so that even if the potential of the first light-shielding film fluctuates, the second light-shielding film The effect on is sufficiently suppressed. Therefore, the peripheral circuit covered with the second light-shielding film can operate stably regardless of the potential of the first light-shielding film. As described above, according to the image pickup apparatus according to this aspect, the circuit operation can be stabilized.
  • the peripheral circuit portion contains the same material as the photoelectric conversion film, includes a spacer layer that overlaps at least a part of the peripheral circuit in a plan view, and the second light-shielding film is the spacer layer. It may be located above.
  • the distance between the second light-shielding film and the peripheral circuit can be increased, so that even if the second light-shielding film has conductivity and the potential of the second light-shielding film fluctuates due to some influence, the peripheral circuit can be used. The influence can be suppressed. Therefore, the circuit operation of the image pickup apparatus can be stabilized.
  • the thickness of the photoelectric conversion film and the thickness of the spacer layer may be the same.
  • the photoelectric conversion film and the spacer layer can be formed in the same process, so that the manufacturing process can be simplified, such as reducing the number of steps required for manufacturing the image pickup apparatus.
  • simplifying the manufacturing process it is possible to realize a highly reliable imaging device with little manufacturing variation.
  • the peripheral circuit portion may further include an insulating layer located between the second light-shielding film and the spacer layer.
  • the electrical insulation between the second light-shielding film and the spacer layer can be ensured. Even if the potential of the second light-shielding film fluctuates, the influence on the peripheral circuits can be suppressed. Therefore, the circuit operation of the image pickup apparatus can be stabilized.
  • the peripheral circuit may include a sample hold circuit, and the second light-shielding film may overlap the sample hold circuit in a plan view.
  • the peripheral circuit includes a sample hold circuit, and the sample hold circuit may not be arranged between the first light-shielding film and the second light-shielding film in a plan view.
  • the material of the first light-shielding film may be the same as the material of the second light-shielding film.
  • the first light-shielding film and the second light-shielding film may be formed by using the same material.
  • the first light-shielding film and the second light-shielding film can be formed in the same process, so that the manufacturing process can be simplified, such as reducing the number of steps required for manufacturing the image pickup apparatus.
  • simplifying the manufacturing process it is possible to realize a highly reliable imaging device with little manufacturing variation.
  • the second light-shielding film has conductivity, and a constant voltage or a ground voltage may be applied to the second light-shielding film.
  • the potential of the second light-shielding film can be fixed at a predetermined value, so that the peripheral circuit covered with the second light-shielding film can be operated stably.
  • a fluctuating voltage may be applied to the first light-shielding film.
  • the value for fixing the potential of the second light-shielding film can be changed according to the situation, so that the peripheral circuit covered with the second light-shielding film can be operated stably.
  • the thickness of the first light-shielding film and the thickness of the second light-shielding film may be the same.
  • the first light-shielding film and the second light-shielding film can be formed in the same process, so that the manufacturing process can be simplified, such as reducing the number of steps required for manufacturing the image pickup apparatus.
  • simplifying the manufacturing process it is possible to realize a highly reliable imaging device with little manufacturing variation.
  • a transistor may not be arranged between the first light-shielding film and the second light-shielding film.
  • the transistor may overlap with at least one of the first light-shielding film and the second light-shielding film.
  • the pixel portion may further include an insulating layer located between the first light-shielding film and the upper electrode.
  • the insulating layer can be used as a protective layer for the upper electrode.
  • each figure is a schematic view and is not necessarily exactly illustrated. Therefore, for example, the scales and the like do not always match in each figure. Further, in each figure, substantially the same configuration is designated by the same reference numerals, and duplicate description will be omitted or simplified.
  • the terms “upper” and “lower” do not refer to the upward direction (vertically upward) and the downward direction (vertically downward) in absolute spatial recognition, but are based on the stacking order in the stacking configuration. It is used as a term defined by the relative positional relationship with. Also, the terms “upper” and “lower” are used not only when the two components are spaced apart from each other and another component exists between the two components, but also when the two components It also applies when the two components are placed in close contact with each other and touch each other.
  • FIG. 1 is a schematic diagram showing a circuit configuration of the image pickup apparatus 100 according to the present embodiment. As shown in FIG. 1, the image pickup apparatus 100 includes a plurality of pixels 110 and peripheral circuits 120.
  • the plurality of pixels 110 are arranged two-dimensionally on the semiconductor substrate, that is, in the row direction and the column direction to form a pixel region.
  • the plurality of pixels 110 may be arranged in a row. That is, the image pickup apparatus 100 may be a line image sensor.
  • the row direction and the column direction refer to the directions in which the rows and columns extend, respectively. Specifically, the vertical direction is the column direction and the horizontal direction is the row direction.
  • Each pixel 110 includes a light detection unit 10 and a charge detection circuit 25.
  • the photodetector 10 includes a pixel electrode 50, a photoelectric conversion film 51, and a transparent electrode 52. The specific configuration of the photodetector 10 will be described later.
  • the charge detection circuit 25 includes an amplification transistor 11, a reset transistor 12, and an address transistor 13.
  • the image pickup apparatus 100 includes a voltage control element for applying a predetermined voltage to the transparent electrode 52.
  • the voltage control element includes, for example, a voltage control circuit, a voltage generation circuit such as a constant voltage source, and a voltage reference line such as a ground wire.
  • the voltage applied by the voltage control element is called the control voltage.
  • the image pickup apparatus 100 includes a voltage control circuit 30 as a voltage control element.
  • the voltage control circuit 30 may generate a constant control voltage, or may generate a plurality of control voltages having different values. For example, the voltage control circuit 30 may generate a control voltage having two or more different values, or may generate a control voltage that continuously changes within a predetermined range.
  • the voltage control circuit 30 determines the value of the control voltage to be generated based on the command of the operator who operates the image pickup device 100 or the command of another control unit included in the image pickup device 100, and the control voltage of the determined value. To generate.
  • the voltage control circuit 30 is provided outside the photosensitive region as a part of the peripheral circuit 120.
  • the photosensitive area is substantially the same as the pixel area.
  • the voltage control circuit 30 applies a control voltage to the transparent electrodes 52 of the pixels 110 arranged in the row direction via the counter electrode signal line 16. As a result, the voltage control circuit 30 changes the voltage between the pixel electrode 50 and the transparent electrode 52, and switches the spectral sensitivity characteristic in the photodetector 10.
  • the pixel electrode 50 In order to irradiate the photodetector 10 with light and store electrons as signal charges in the pixel electrode 50, the pixel electrode 50 is set to a higher potential than the transparent electrode 52. At this time, since the moving direction of the electrons is opposite to the moving direction of the holes, a current flows from the pixel electrode 50 toward the transparent electrode 52. Further, in order to irradiate the photodetector 10 with light and accumulate holes as signal charges in the pixel electrode 50, the pixel electrode 50 is set to a potential lower than that of the transparent electrode 52. At this time, a current flows from the transparent electrode 52 toward the pixel electrode 50.
  • the pixel electrode 50 is connected to the gate electrode of the amplification transistor 11, and the signal charge collected by the pixel electrode 50 is stored in the charge storage node 24 located between the pixel electrode 50 and the gate electrode of the amplification transistor 11. ..
  • the signal charge is a hole.
  • the signal charge may be an electron.
  • the signal charge accumulated in the charge storage node 24 is applied to the gate electrode of the amplification transistor 11 as a voltage corresponding to the amount of the signal charge.
  • the amplification transistor 11 is included in the charge detection circuit 25 and amplifies the voltage applied to the gate electrode.
  • the address transistor 13 selectively reads the amplified voltage as the signal voltage.
  • the address transistor 13 is also referred to as a row selection transistor.
  • One of the source electrode and the drain electrode of the reset transistor 12 is connected to the pixel electrode 50, and resets the signal charge accumulated in the charge storage node 24. In other words, the reset transistor 12 resets the potentials of the gate electrode and the pixel electrode 50 of the amplification transistor 11.
  • the image pickup apparatus 100 includes a power supply wiring 21, a vertical signal line 17, an address signal line 26, and a reset signal line 27. These wires and signal lines are connected to the pixel 110, respectively.
  • the power supply wiring 21 is connected to one of the source electrode and the drain electrode of the amplification transistor 11.
  • the vertical signal line 17 is connected to the other of the source electrode and the drain electrode of the address transistor 13, that is, the side not connected to the amplification transistor 11.
  • the address signal line 26 is connected to the gate electrode of the address transistor 13.
  • the reset signal line 27 is connected to the gate electrode of the reset transistor 12.
  • the peripheral circuit 120 includes a vertical scanning circuit 15, a horizontal signal reading circuit 20, a plurality of column signal processing circuits 19, a plurality of load circuits 18, a plurality of differential amplifiers 22, and a voltage control circuit 30.
  • the vertical scanning circuit 15 is also referred to as a row scanning circuit.
  • the horizontal signal reading circuit 20 is also referred to as a column scanning circuit.
  • the column signal processing circuit 19 is also referred to as a row signal storage circuit.
  • the differential amplifier 22 is also referred to as a feedback amplifier.
  • the vertical scanning circuit 15 is connected to the address signal line 26 and the reset signal line 27, selects a plurality of pixels 110 arranged in each line in line units, reads out the signal voltage, and resets the potential of the pixel electrode 50. Do.
  • the power supply wiring 21 supplies a predetermined power supply voltage to each pixel 110.
  • the horizontal signal reading circuit 20 is electrically connected to a plurality of column signal processing circuits 19.
  • the column signal processing circuit 19 is electrically connected to the pixels 110 arranged in each row via the vertical signal lines 17 corresponding to each row.
  • the load circuit 18 is electrically connected to each vertical signal line 17.
  • the load circuit 18 and the amplification transistor 11 form a source follower circuit.
  • a plurality of differential amplifiers 22 are provided corresponding to each row.
  • the negative input terminal of the differential amplifier 22 is connected to the corresponding vertical signal line 17. Further, the output terminal of the differential amplifier 22 is connected to the pixel 110 via a feedback line 23 corresponding to each row.
  • the vertical scanning circuit 15 applies a row selection signal for controlling the on / off of the address transistor 13 to the gate electrode of the address transistor 13 by the address signal line 26. As a result, the line to be read is scanned and selected. A signal voltage is read from the pixel 110 in the selected row to the vertical signal line 17. Further, the vertical scanning circuit 15 applies a reset signal for controlling on / off of the reset transistor 12 to the gate electrode of the reset transistor 12 via the reset signal line 27. As a result, the row of the pixel 110 that is the target of the reset operation is selected. The vertical signal line 17 transmits the signal voltage read from the pixel 110 selected by the vertical scanning circuit 15 to the column signal processing circuit 19.
  • the column signal processing circuit 19 performs noise suppression signal processing represented by correlated double sampling, analog-to-digital conversion (AD conversion), and the like.
  • the column signal processing circuit 19 includes a sample hold circuit.
  • the sample hold circuit includes a capacitor, a transistor, and the like.
  • the sample hold circuit samples the signal voltage read through the vertical signal line 17 and temporarily holds it. A digital value corresponding to the held voltage value is read out by the horizontal signal reading circuit 20.
  • the horizontal signal reading circuit 20 sequentially reads signals from the plurality of column signal processing circuits 19 to the horizontal common signal line 28.
  • the differential amplifier 22 is connected to the other of the drain electrode and the source of the reset transistor 12 via the feedback line 23, whichever is not connected to the pixel electrode 50. Therefore, the differential amplifier 22 receives the output value of the address transistor 13 at the negative input terminal when the address transistor 13 and the reset transistor 12 are in a conductive state.
  • the differential amplifier 22 performs a feedback operation so that the gate potential of the amplification transistor 11 becomes a predetermined feedback voltage. At this time, the output voltage value of the differential amplifier 22 is 0V or a positive voltage in the vicinity of 0V.
  • the feedback voltage means the output voltage of the differential amplifier 22.
  • FIG. 2 is a cross-sectional view schematically showing a cross section of the device structure of the pixel 110 of the image pickup apparatus 100 according to the present embodiment.
  • the pixel 110 includes a semiconductor substrate 31, a charge detection circuit 25 (not shown), and a photodetector 10.
  • the semiconductor substrate 31 is, for example, a p-type silicon substrate.
  • the charge detection circuit 25 detects the signal charge captured by the pixel electrode 50 and outputs the signal voltage.
  • the charge detection circuit 25 includes an amplification transistor 11, a reset transistor 12, and an address transistor 13, and is formed on the semiconductor substrate 31.
  • Each of the amplification transistor 11, the reset transistor 12, and the address transistor 13 is an example of an electric element formed on the semiconductor substrate 31.
  • Each of the amplification transistor 11, the reset transistor 12, and the address transistor 13 is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • each of the amplification transistor 11, the reset transistor 12, and the address transistor 13 is an n-channel MOSFET, but may be a p-channel MOSFET.
  • the amplification transistor 11 has n-type impurity regions 41C and 41D, a gate insulating layer 38B, and a gate electrode 39B.
  • the n-type impurity regions 41C and 41D are formed in the semiconductor substrate 31, and each functions as a drain or a source.
  • the gate insulating layer 38B is located on the semiconductor substrate 31.
  • the gate electrode 39B is located on the gate insulating layer 38B.
  • the reset transistor 12 has n-type impurity regions 41A and 41B, a gate insulating layer 38A, and a gate electrode 39A.
  • the n-type impurity regions 41A and 41B are formed in the semiconductor substrate 31, and each functions as a drain or a source.
  • the gate insulating layer 38A is located on the semiconductor substrate 31.
  • the gate electrode 39A is located on the gate insulating layer 38A.
  • the address transistor 13 has n-type impurity regions 41D and 41E, a gate insulating layer 38C, and a gate electrode 39C.
  • the n-type impurity regions 41D and 41E are formed in the semiconductor substrate 31, and each functions as a drain or a source.
  • the gate insulating layer 38C is located on the semiconductor substrate 31.
  • the gate electrode 39C is located on the gate insulating layer 38C.
  • the gate insulating layers 38A, 38B and 38C are formed by using an insulating material.
  • the gate insulating layers 38A, 38B and 38C have a single-layer structure of a silicon oxide film or a silicon nitride film, or a laminated structure thereof.
  • the gate electrodes 39A, 39B and 39C are each formed using a conductive material.
  • the gate electrodes 39A, 39B and 39C are formed using polysilicon that has been imparted with conductivity by adding impurities.
  • the gate electrodes 39A, 39B and 39C may be formed using a metal material such as copper.
  • the n-type impurity regions 41A, 41B, 41C, 41D and 41E are formed by doping the semiconductor substrate 31 with n-type impurities such as phosphorus (P) by ion implantation or the like.
  • n-type impurities such as phosphorus (P) by ion implantation or the like.
  • the n-type impurity region 41D is shared by the amplification transistor 11 and the address transistor 13. As a result, the amplification transistor 11 and the address transistor 13 are connected in series.
  • the n-type impurity region 41D may be separated into two n-type impurity regions.
  • the two n-type impurity regions may be electrically connected via a wiring layer.
  • an element separation region 42 is provided between the adjacent pixels 110 and between the amplification transistor 11 and the reset transistor 12.
  • the element separation region 42 electrically separates adjacent pixels 110. Further, by providing the element separation region 42, leakage of the signal charge accumulated in the charge storage node 24 is suppressed.
  • the element separation region 42 is formed, for example, by doping the semiconductor substrate 31 with a high concentration of p-type impurities.
  • a multilayer wiring structure is provided on the upper surface of the semiconductor substrate 31.
  • the multilayer wiring structure includes a plurality of interlayer insulating layers, one or more wiring layers, one or more plugs, and one or more contact plugs.
  • the interlayer insulating layer 43 is laminated on the upper surface of the semiconductor substrate 31.
  • Contact plugs 45A and 45B, wirings 46A and 46B, and conductive plugs 47A and 47B are embedded in the interlayer insulating layer 43.
  • the interlayer insulating layer 43 is formed by laminating a plurality of insulating layers in order.
  • the upper surface of the interlayer insulating layer 43 is, for example, flat and parallel to the upper surface of the semiconductor substrate 31.
  • the contact plug 45A is connected to the n-type impurity region 41B of the reset transistor 12.
  • the contact plug 45B is connected to the gate electrode 39B of the amplification transistor 11.
  • the wiring 46A connects the contact plug 45A and the contact plug 45B.
  • the n-type impurity region 41B of the reset transistor 12 is electrically connected to the gate electrode 39B of the amplification transistor 11.
  • the wiring 46A is connected to the pixel electrode 50 via the conductive plugs 47A and 47B and the wiring 46B.
  • the n-type impurity region 41B, the gate electrode 39B, the contact plugs 45A and 45B, the wirings 46A and 46B, the conductive plugs 47A and 47B, and the pixel electrode 50 form the charge storage node 24.
  • the light detection unit 10 is provided on the interlayer insulating layer 43.
  • the photodetector 10 includes a transparent electrode 52, a photoelectric conversion film 51, and a pixel electrode 50 located closer to the semiconductor substrate 31 than the transparent electrode 52.
  • the photoelectric conversion film 51 photoelectrically converts the light incident from the transparent electrode 52 side to generate a signal charge according to the intensity of the incident light.
  • the photoelectric conversion film 51 is made of, for example, an organic semiconductor.
  • the photoelectric conversion film 51 may include one or more organic semiconductor layers.
  • the photoelectric conversion film 51 may include a carrier transport layer that transports electrons or holes, a blocking layer that blocks carriers, and the like, in addition to the photoelectric conversion layer that generates hole-electron pairs.
  • organic semiconductor layers organic p-type semiconductors and organic n-type semiconductors made of known materials can be used.
  • the photoelectric conversion film 51 may be, for example, a mixed film of an organic donor molecule and an acceptor molecule, a mixed film of a semiconductor-type carbon nanotube and an acceptor molecule, or a quantum dot-containing film.
  • the photoelectric conversion film 51 may be formed by using an inorganic material such as amorphous silicon.
  • the photoelectric conversion film 51 is sandwiched between the transparent electrode 52 and the pixel electrode 50.
  • the photoelectric conversion film 51 is continuously formed over a plurality of pixels 110.
  • the photoelectric conversion film 51 is formed in a single flat plate shape so as to cover most of the imaging region in a plan view.
  • the photoelectric conversion film 51 may be provided separately for each pixel 110.
  • the transparent electrode 52 is an example of an upper electrode located above the photoelectric conversion film 51.
  • the transparent electrode 52 is formed by using a material that is transparent to the light to be detected and has conductivity.
  • the transparent electrode 52 is formed by using a transparent conductive semiconductor oxide film such as indium tin oxide (ITO), aluminum-added zinc oxide (AZO), and gallium-added zinc oxide (GZO).
  • ITO indium tin oxide
  • AZO aluminum-added zinc oxide
  • GZO gallium-added zinc oxide
  • the transparent electrode 52 may be formed by using another transparent conductive semiconductor, or may be formed by using a metal thin film thin enough to transmit light.
  • the transparent electrode 52 is continuously formed over a plurality of pixels 110. Specifically, the transparent electrode 52 is formed in a single flat plate shape so as to cover most of the imaging region in a plan view. The transparent electrode 52 continuously covers the entire upper surface of the photoelectric conversion film 51.
  • the pixel electrode 50 is an example of a lower electrode facing the upper electrode with a photoelectric conversion film 51 sandwiched between them.
  • the pixel electrode 50 is provided for each pixel 110.
  • the pixel electrode 50 is formed by using, for example, a metal such as aluminum or copper, or a conductive material such as polysilicon that is doped with impurities to impart conductivity.
  • the photodetector 10 includes an insulating layer 53 formed on at least a part of the upper surface of the transparent electrode 52.
  • the light detection unit 10 further includes a protective film 54.
  • the insulating layer 53 is formed so as to cover at least a part of the upper surface of the transparent electrode 52.
  • the protective film 54 is provided above the insulating layer 53.
  • the insulating layer 53 and the protective film 54 are formed by using a material having an insulating property.
  • the insulating layer 53 is formed of silicon oxide, silicon nitride, silicon oxynitride, an organic or inorganic polymer material, or the like.
  • the insulating layer 53 and the protective film 54 are, for example, transparent to light having a wavelength to be detected by the image pickup apparatus 100.
  • the pixel 110 includes a color filter 55 above the transparent electrode 52 of the photodetector 10. Further, the pixel 110 includes a microlens 56 on the color filter 55. The pixel 110 does not have to include the insulating layer 53, the protective film 54, the color filter 55, and the microlens 56.
  • FIG. 3 is a plan view of the image pickup apparatus 100 according to the present embodiment.
  • FIG. 4 is a cross-sectional view of the image pickup apparatus 100 according to the present embodiment on the IV-IV line of FIG.
  • the image pickup apparatus 100 includes a pixel unit 101 and a peripheral circuit unit 102 provided around the pixel unit 101. Further, the image pickup apparatus 100 includes a separation unit 103 that separates the pixel unit 101 and the peripheral circuit unit 102.
  • the protective film 54 is provided so as to cover, for example, the insulating layer 53, the first light-shielding film 81, the second light-shielding film 82, and the insulating layer 70.
  • the color filter 55 and the microlens 56 are provided in the direction directly above the pixel 110, respectively.
  • the color filter 55 and the microlens 56 are not provided in the direction directly above the first light-shielding film 81, and in the separation unit 103 and the peripheral circuit unit 102, respectively.
  • the pixel unit 101 is located in the center of the image pickup apparatus 100 in a plan view, and corresponds to a pixel region in which a plurality of pixels 110 are arranged.
  • the peripheral circuit unit 102 is provided in an annular shape so as to surround the periphery of the pixel unit 101. Therefore, the separation unit 103 is also provided in an annular shape so as to surround the periphery of the pixel unit 101.
  • the separation unit 103 is an annular region located between the pixel unit 101 and the peripheral circuit unit 102.
  • the peripheral circuit unit 102 may be provided only in a part around the pixel unit 101.
  • the peripheral circuit portion 102 may not be provided at a portion along at least one side of the contour of the pixel portion 101.
  • the peripheral circuit unit 102 may be provided in a portion along only one side of the contour of the pixel unit 101.
  • the peripheral circuit unit 102 may be provided along two opposite sides or two adjacent sides of the contour of the pixel unit 101. The same applies to the separation unit 103.
  • the pixel portion 101 includes the first light-shielding film 81.
  • the first light-shielding film 81 realizes two functions of supplying power to the transparent electrode 52 and light-shielding the pixel 110BM.
  • the first light-shielding film 81 has conductivity and is electrically connected to the transparent electrode 52.
  • the first light-shielding film 81 is in contact with the end surface 52A of the transparent electrode 52.
  • the first light-shielding film 81 is electrically connected to an electrode terminal 60 provided so as to be exposed on the upper surface of the interlayer insulating layer 43.
  • the electrode terminal 60 is electrically connected to the counter electrode signal line 16 (see FIG. 1) in the interlayer insulating layer 43.
  • the transparent electrode 52 is electrically connected to the voltage control circuit 30 (see FIG. 1) via the first light-shielding film 81, the electrode terminal 60, and the counter electrode signal line 16. That is, the first light-shielding film 81 constitutes a part of the electrical wiring for applying a predetermined voltage to the transparent electrode 52.
  • a predetermined voltage is applied to the first light-shielding film 81, and the value of the voltage may fluctuate according to the operating state of the image pickup apparatus 100. That is, a fluctuating voltage is applied to the first light-shielding film 81.
  • the fluctuating voltage includes, for example, a first voltage applied at the time of exposure and a second voltage applied at the time of pixel reading.
  • a first voltage and a second voltage are selectively applied to the transparent electrode 52 via the first light-shielding film 81 according to the operating state of the image pickup apparatus 100.
  • the first light-shielding film 81 covers the pixel 110BM which is a part of the plurality of pixels 110 included in the pixel portion 101.
  • the pixel 110BM is the pixel 110 closest to the end of the pixel unit 101, specifically, the peripheral circuit unit 102 or the separation unit 103 among the plurality of pixels 110 included in the pixel unit 101.
  • the pixels 110BM are provided in an annular shape along the contour of the pixel portion 101 in a plan view.
  • the pixel 110BM may be provided only on a part of the end portion of the pixel portion 101.
  • the pixel 110BM may not be provided on at least one side of the contour of the pixel portion 101.
  • the pixel 110BM may be provided in a portion along only one side of the contour of the pixel portion 101.
  • the pixel 110BM may be provided along two opposite sides or two adjacent sides of the contour of the pixel portion 101.
  • the pixel 110BM is a pixel for black correction processing of the image pickup apparatus 100, and is covered with a first light-shielding film 81 so that light does not enter. That is, in a plan view, the entire pixel 110BM is located inside the first light-shielding film 81. Specifically, the first light-shielding film 81 overlaps a part of the upper surface of the photoelectric conversion film 51 in a plan view. More specifically, the first light-shielding film 81 covers the end surface 51A and the upper surface end portion 51B of the photoelectric conversion film 51. The upper surface end portion 51B is a part of the upper surface of the photoelectric conversion film 51 and is a portion including the pixel 110BM in a plan view. The upper surface end portion 51B does not include the pixel 110 in a plan view.
  • the plan view shape of the pixel 110BM matches, for example, the plan view shape of the pixel electrode 50.
  • the first light-shielding film 81 includes an upper surface end portion 53B of the insulating layer 53, an end surface 53A of the insulating layer 53, an end surface 52A of the transparent electrode 52, and a photoelectric conversion film.
  • the end surface 51A of the 51, the electrode terminal 60, and a portion of the upper surface of the interlayer insulating layer 43 in the vicinity of the electrode terminal 60 are in contact with each other and covered.
  • the upper surface end portion 53B of the insulating layer 53 is a portion that includes the pixel 110BM and does not include the pixel 110 in a plan view, similarly to the upper surface end portion 51B of the photoelectric conversion film 51.
  • the first light-shielding film 81 is provided in an annular shape along the outer circumference of the pixel portion 101 in a plan view.
  • the region inside the inner circumference of the first light-shielding film 81 is the photosensitive region. That is, in a plan view, photoelectric conversion is performed by a plurality of pixels 110 arranged inside the inner circumference of the first light-shielding film 81, and imaging is performed based on the generated signal charge.
  • the first light-shielding film 81 may not be provided in the portion where the pixel 110BM is not provided.
  • the first light-shielding film 81 may be provided along the one side. That is, the plan-view shape of the first light-shielding film 81 does not have to be annular, and may be a long rectangle along one side of the contour of the pixel portion 101 or an L-shape along two sides. ..
  • the peripheral circuit unit 102 includes the second light-shielding film 82.
  • the second light-shielding film 82 overlaps at least a part of the peripheral circuit 120 in a plan view. Specifically, the second light-shielding film 82 overlaps the sample hold circuit (not shown in FIG. 4) included in the peripheral circuit 120 in a plan view. Further, the second light-shielding film 82 may overlap with a transistor or a diode included in a circuit other than the sample hold circuit included in the peripheral circuit 120 in a plan view. For example, the second light-shielding film 82 may overlap the entire peripheral circuit 120 in a plan view.
  • the transistor included in the sample hold circuit or the like has an impurity region formed on the semiconductor substrate 31 as a source or drain. Since the impurity region is an n-type impurity region formed on the p-type semiconductor substrate 31, a pn junction is formed at the boundary of the impurity region. Further, the diode included in the sample hold circuit also has a pn junction.
  • the sample hold circuit temporarily holds the signal charge generated by the pixel 110, the image quality of the image generated by the image pickup apparatus 100 is improved by generating a charge other than the signal charge in the sample hold circuit. Can deteriorate.
  • the transistor and the diode are covered with the second light-shielding film 82, so that light can be suppressed from entering the pn junction.
  • the peripheral circuit 120 can be operated stably. Further, since it is possible to suppress the generation of electric charges other than the signal charge by light in the sample hold circuit, it is possible to suppress the deterioration of the image quality.
  • the second light-shielding film 82 is provided in an annular shape along the inner circumference of the peripheral circuit portion 102 in a plan view.
  • the plan-view shape of the second light-shielding film 82 does not have to be annular, and is a long rectangle along one side of the inner circumference of the peripheral circuit portion 102 or an L-shape along two sides. May be good.
  • the first light-shielding film 81 and the second light-shielding film 82 are formed, for example, by using the same material. Therefore, the second light-shielding film 82 has conductivity like the first light-shielding film 81.
  • the first light-shielding film 81 and the second light-shielding film 82 are, for example, a metal film such as titanium (Ti) or molybdenum (Mo), or a metal nitride film such as titanium nitride (TiN) or tantalum nitride (TaN).
  • the peripheral circuit unit 102 further includes an insulating layer 70.
  • the second light-shielding film 82 is provided above the insulating layer 70. Specifically, the second light-shielding film 82 is located above the upper surface of the interlayer insulating layer 43 and at least higher than the lower surface of the photoelectric conversion film 51. In the present embodiment, the second light-shielding film 82 is provided in contact with the upper surface of the insulating layer 70.
  • the insulating layer 70 is an insulating layer located between the second light-shielding film 82 and the interlayer insulating layer 43.
  • the insulating layer 70 overlaps the upper surface of the interlayer insulating layer 43 in a plan view. As a result, even when a part of the wiring structure is exposed on the upper surface of the interlayer insulating layer 43, the exposed part of the wiring structure comes into contact with the second light-shielding film 82 and becomes electrically conductive. It can be suppressed.
  • the insulating layer 70 is formed by using the same material as the insulating layer 53, for example. Therefore, the insulating layer 70 has the same translucency as the insulating layer 53.
  • the insulating layer 70 is a silicon oxide film, a silicon nitride film, or the like.
  • the insulating layer 70 can be formed in the same process as the insulating layer 53. For example, after patterning the photoelectric conversion film 51 and the transparent electrode 52 into a predetermined shape, an insulating film is formed on the entire surface including the upper surface of the transparent electrode 52, and the insulating film and the insulating layer are patterned by photolithography and etching. 70 can be formed at the same time. As a result, the thickness of the insulating layer 70 becomes the same as the thickness of the insulating layer 53.
  • the insulating layer 70 may be formed by using a material having no translucency.
  • the first light-shielding film 81 and the second light-shielding film 82 can be formed in the same process.
  • a conductive light-shielding film is formed so as to cover the upper surfaces of the insulating layer 53 and the insulating layer 70, and patterning is performed by photolithography and etching to perform the first light-shielding.
  • the film 81 and the second light-shielding film 82 can be formed at the same time. As a result, the thickness of the first light-shielding film 81 becomes the same as the thickness of the second light-shielding film 82.
  • the first light-shielding film 81 and the second light-shielding film 82 are separated. That is, the first light-shielding film 81 and the second light-shielding film 82 are not physically connected.
  • a separation portion 103 is included between the first light-shielding film 81 and the second light-shielding film 82 in a plan view.
  • the separation portion 103 is, for example, a region between the outer peripheral end of the first light-shielding film 81 and the insulating layer 70.
  • FIG. 3 shows an example in which the inner peripheral end of the insulating layer 70 and the inner peripheral end of the second light-shielding film 82 coincide with each other for convenience of illustration, but FIG. 4 shows an example.
  • the second light-shielding film 82 is provided on the outer side of the inner peripheral end of the insulating layer 70.
  • the inner peripheral end of the second light-shielding film 82 and the inner peripheral end of the insulating layer 70 may coincide with each other. That is, the separation portion 103 may be a region between the outer peripheral end of the first light-shielding film 81 and the inner peripheral end of the second light-shielding film 82. For example, when the insulating layer 70 is not provided, the separation portion 103 corresponds to a region between the outer peripheral end of the first light-shielding film 81 and the inner peripheral end of the second light-shielding film 82. To do.
  • the fluctuation of the potential of the first light-shielding film 81 has almost no effect on the second light-shielding film 82.
  • the potential of the second light-shielding film 82 is kept constant, so that the influence on the peripheral circuit 120 covered with the second light-shielding film 82 is sufficient. It is suppressed. Therefore, according to the present embodiment, the peripheral circuit 120 can be operated stably regardless of the fluctuation of the potential of the first light-shielding film 81.
  • the separation unit 103 is not provided with a sample hold circuit. That is, in a plan view, the sample hold circuit is not arranged between the first light-shielding film 81 and the second light-shielding film 82.
  • all the sample hold circuits included in the image pickup apparatus 100 are provided in the peripheral circuit unit 102.
  • all the sample hold circuits are arranged in the direction directly below the second light-shielding film 82.
  • At least one of all the sample hold circuits may be included in the pixel unit 101, and may be arranged, for example, in the direction directly below the first light-shielding film 81.
  • no transistor is arranged between the first light-shielding film 81 and the second light-shielding film 82.
  • all the transistors included in the image pickup apparatus 100 are provided in either the pixel unit 101 or the peripheral circuit unit 102.
  • a diode may not be arranged between the first light-shielding film 81 and the second light-shielding film 82.
  • all the diodes included in the image pickup apparatus 100 may be provided in either the pixel unit 101 or the peripheral circuit unit 102.
  • the separation unit 103 is provided with only the wiring 48 included in the interlayer insulating layer 43.
  • the separation unit 103 may be provided with a conductive plug for connecting a plurality of wirings 48 arranged in different layers.
  • the separation unit 103 is not provided with circuit elements other than electrical wiring.
  • the separation unit 103 can be defined as a region in which circuit elements other than electrical wiring are not arranged in a plan view. Further, the separation unit 103 is not provided with an impurity region formed on the semiconductor substrate 31.
  • the separation unit 103 where the light can reach the semiconductor substrate 31, it is possible to suppress the generation of electric charges caused by the light, so that it is possible to suppress the adverse effect on the operation of the peripheral circuit 120. Further, since the separation unit 103 enables the area definition of each of the pixel unit 101 and the peripheral circuit unit 102, the arrangement area of each circuit element becomes clear, and the circuit design can be simplified.
  • FIG. 5 is a cross-sectional view of the image pickup apparatus 100A according to the present embodiment.
  • FIG. 5 shows a cross section corresponding to the IV-IV line of FIG. 3, similarly to FIG.
  • the differences from the first embodiment will be mainly described, and the common points will be omitted or simplified.
  • the contact hole 53H is formed in the insulating layer 53.
  • the contact hole 53H is a through hole that penetrates the insulating layer 53 in order to expose the upper surface of the transparent electrode 52.
  • the contact hole 53H is provided in an annular shape along the contour of the pixel portion 101, for example, in a plan view.
  • the first light-shielding film 81 is provided so as to fill the contact hole 53H. That is, the first light-shielding film 81 is in contact with the end surface 52A of the transparent electrode 52 and the portion exposed to the contact hole 53H. Since the contact area between the first light-shielding film 81 and the transparent electrode 52 increases, the contact resistance between the first light-shielding film 81 and the transparent electrode 52 can be reduced.
  • FIG. 6 is a cross-sectional view of the image pickup apparatus 100B according to the present embodiment.
  • FIG. 6 shows a cross section corresponding to the IV-IV line of FIG. 3, similarly to FIG.
  • the differences from the first embodiment will be mainly described, and the common points will be omitted or simplified.
  • the peripheral circuit portion 102 does not include the insulating layer 70. That is, the second light-shielding film 82 is directly provided on the upper surface of the interlayer insulating layer 43.
  • the lower surface of the second light-shielding film 82 and the lower surface of the first light-shielding film 81 are located at the same height with respect to, for example, the upper surface of the semiconductor substrate 31.
  • the second light-shielding film 82 has the same height and the same thickness as the outer peripheral end of the first light-shielding film 81, that is, the portion covering the electrode terminal 60.
  • the wiring structure in the peripheral circuit portion 102, is not exposed in at least the region of the upper surface of the interlayer insulating layer 43 that comes into contact with the second light-shielding film 82. That is, the insulating property between the upper surface of the interlayer insulating layer 43 and the second light-shielding film 82 is ensured. Therefore, even if a potential is applied to the second light-shielding film 82, the influence on the operation of the peripheral circuit 120 can be sufficiently suppressed.
  • FIG. 7 is a cross-sectional view of the image pickup apparatus 100C according to the present embodiment.
  • FIG. 7 shows a cross section corresponding to the IV-IV line of FIG. 3, similarly to FIG.
  • the differences from the first embodiment will be mainly described, and the common points will be omitted or simplified.
  • the pixel portion 101 and the peripheral circuit portion 102 have the same film configuration on the interlayer insulating layer 43.
  • the peripheral circuit unit 102 further includes a spacer layer 91 and a transparent conductive film 92.
  • the spacer layer 91 contains the same material as the photoelectric conversion film 51, and overlaps at least a part of the peripheral circuit 120 in a plan view.
  • the spacer layer 91 is provided in contact with the upper surface of the interlayer insulating layer 43.
  • the spacer layer 91 has the same structure as the photoelectric conversion film 51.
  • the spacer layer 91 has the same material and thickness as the photoelectric conversion film 51, and is formed by the same process.
  • the photoelectric conversion film 51 is formed, for example, by applying a photoelectric conversion material to the entire upper surface of the interlayer insulating layer 43 and patterning the film. In the first embodiment, the photoelectric conversion material arranged in the peripheral circuit unit 102 is removed, whereas in the present embodiment, the photoelectric conversion material arranged in the peripheral circuit unit 102 is left as it is without being removed.
  • the spacer layer 91 is formed.
  • the transparent conductive film 92 contains the same material as the transparent electrode 52, and overlaps at least a part of the peripheral circuit 120 in a plan view. In the present embodiment, the transparent conductive film 92 is provided in contact with the upper surface of the spacer layer 91.
  • the transparent conductive film 92 has the same configuration as the transparent electrode 52. Specifically, the transparent conductive film 92 has the same material and thickness as the transparent electrode 52, and is formed by the same process.
  • the second light-shielding film 82 is provided above the spacer layer 91.
  • an insulating layer 70 is provided between the second light-shielding film 82 and the spacer layer 91.
  • the insulating layer 70 is provided in contact with the upper surface of the transparent conductive film 92.
  • the height of the upper surface of the insulating layer 70 is equal to the height of the upper surface of the insulating layer 53.
  • the height is a height based on the upper surface of the interlayer insulating layer 43.
  • the total thickness of the photoelectric conversion film 51, the transparent electrode 52, and the insulating layer 53 is equal to the total thickness of the spacer layer 91, the transparent conductive film 92, and the insulating layer 70.
  • the height of the lower surface of the end portion on the inner peripheral side of the first light-shielding film 81 is equal to the height of the lower surface of the second light-shielding film 82.
  • the end portion on the inner peripheral side of the first light-shielding film 81 and the second light-shielding film 82 are formed at the same height and the same thickness t.
  • the structure of the film formed on the upper surface of the interlayer insulating layer 43 is the same for the end portion of the pixel portion 101 and the peripheral circuit portion 102.
  • the photoelectric conversion film 51 and the spacer layer 91, the transparent electrode 52 and the transparent conductive film 92, and the insulating layer 53 and the insulating layer 70 are formed by photolithography and etching after forming the respective films together.
  • the pixel unit 101 and the peripheral circuit unit 102 can be separated from each other.
  • the planar view shapes of the photoelectric conversion film 51, the transparent electrode 52, and the insulating layer 53 can be made the same as each other.
  • the shape of the spacer layer 91, the transparent conductive film 92, and the insulating layer 70 in a plan view can be the same as each other.
  • the first light-shielding film 81 and the second light-shielding film 82 are also formed with a conductive light-shielding film in a batch and then patterned to form the pixel portion 101 and peripheral circuits. It can be separated from the unit 102.
  • FIG. 8 is a cross-sectional view of the image pickup apparatus 100D according to the present embodiment.
  • FIG. 8 shows a cross section corresponding to the IV-IV line of FIG. 3, similarly to FIG.
  • the differences from the first embodiment will be mainly described, and the common points will be omitted or simplified.
  • the structure of the image pickup apparatus 100D is the same as the structure of the image pickup apparatus 100 shown in FIG.
  • a constant voltage is applied to the second light-shielding film 82.
  • the constant voltage is, for example, a negative voltage, but may be a ground voltage (ie, 0V).
  • the potential of the second light-shielding film 82 can be kept constant, so that the second light-shielding film 82 can function as a shield electrode.
  • the second light-shielding film 82 can shield an external electric field or magnetic field that affects the peripheral circuit 120, and can stabilize the operation of the peripheral circuit 120. As a result, a more reliable image pickup apparatus 100D can be realized.
  • FIG. 9 is a cross-sectional view of the image pickup apparatus 100E according to the present embodiment.
  • FIG. 9 shows a cross section corresponding to the IV-IV line of FIG. 3, similarly to FIG.
  • the differences from the first embodiment will be mainly described, and the common points will be omitted or simplified.
  • the structure of the imaging device 100E is the same as the structure of the imaging device 100 shown in FIG.
  • a fluctuating voltage is applied to the second light-shielding film 82.
  • the fluctuating voltage includes, for example, two voltages V1 and V2, as shown in FIG.
  • the two voltages V1 and V2 are switched by the switch SW, and two voltages of different magnitudes are selectively applied to the second light-shielding film 82.
  • the fluctuating voltage may include voltages having three or more different voltage values.
  • a voltage may be applied to the second light-shielding film 82 by an operational amplifier so as to always match the potential of the vertical signal line 17.
  • the second light-shielding film 82 can function as a guard electrode that suppresses fluctuations in the potential of the vertical signal line 17.
  • a more reliable image pickup apparatus 100E can be realized.
  • the contact hole 53H may be provided as in the second embodiment.
  • the peripheral circuit portion 102 may include the spacer layer 91 and the transparent conductive film 92 as in the fourth embodiment.
  • the second light-shielding film 82 does not have to have conductivity. That is, the second light-shielding film 82 may be formed by using a material different from that of the first light-shielding film 81. For example, the second light-shielding film 82 may be formed by using an insulating resin material. The second light-shielding film 82 may contain carbon black. The thickness of the second light-shielding film 82 and the thickness of the first light-shielding film 81 may be different from each other.
  • the first light-shielding film 81 may not be in contact with the end face 51A of the photoelectric conversion film 51, the end face 52A of the transparent electrode 52, and the end face 53A of the insulating layer 53.
  • an insulating member may be provided between each of the end face 51A, the end face 52A, and the end face 53A and the first light-shielding film 81.
  • the insulating layer 53 may be one size smaller than the transparent electrode 52 in a plan view. As a result, the end portion of the upper surface of the transparent electrode 52 is exposed, the contact area with the first light-shielding film 81 can be increased, and the contact resistance can be reduced.
  • the insulating layer 70 and the insulating layer 53 may be formed by using different materials. Further, for example, the thickness of the insulating layer 70 and the thickness of the insulating layer 53 may be different from each other.
  • the spacer layer 91 may be formed by using a material different from that of the photoelectric conversion film 51.
  • the thickness of the spacer layer 91 and the thickness of the photoelectric conversion film 51 may be the same or different.
  • the present disclosure can be used as an imaging device capable of stabilizing circuit operation, and can be used, for example, in a camera or a distance measuring device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一態様に係る撮像装置は、画素部と、画素部の周囲に設けられた周辺回路部と、を備える。画素部は、光電変換膜と、光電変換膜の上方に位置する上部電極と、光電変換膜を間に挟んで上部電極に対向する下部電極と、平面視において、光電変換膜の上面の一部に重なり、上部電極に電気的に接続された導電性の第１遮光膜と、を含む。周辺回路部は、周辺回路と、平面視において、周辺回路の少なくとも一部に重なる第２遮光膜と、を含む。第１遮光膜と第２遮光膜とは、分離されている。

Description

撮像装置
　本開示は、撮像装置に関する。
　イメージセンサは、入射した光量に応じた電気信号を発生させる光検出素子を含み、一次元または二次元に配置された複数の画素を備える。積層型イメージセンサは、イメージセンサのうち、基板上に光電変換膜が積層された構造の光検出素子を画素として持つものを言う。その一例は、特許文献１から４に開示されている。
特許第４７２９２７５号公報 特開２０１９－０１６６６７号公報 特開２００５－３２８０６８号公報 特許第５７３５３１８号公報
　特許文献３には、光検出器を形成する層の側部を覆うように形成された金属膜を介して透明電極に電圧印加を行う構造を有する光検出器のアレイが開示されている。しかしながら、特許文献３に開示された構造では、外周部に制御回路が配置されている場合、透明電極に印加する電圧が制御回路に悪影響を及ぼしうる。つまり、従来技術では、制御回路の動作が不安定になるという問題がある。
　そこで、本開示は、回路動作を安定させることができる撮像装置を提供する。
　本開示の一態様に係る撮像装置は、画素部と、前記画素部の周囲に設けられた周辺回路部と、を備える。前記画素部は、光電変換膜と、前記光電変換膜の上方に位置する上部電極と、前記光電変換膜を間に挟んで前記上部電極に対向する下部電極と、平面視において、前記光電変換膜の上面の一部に重なり、前記上部電極に電気的に接続された導電性の第１遮光膜と、を含む。前記周辺回路部は、周辺回路と、平面視において、前記周辺回路の少なくとも一部に重なる第２遮光膜と、を含む。前記第１遮光膜と前記第２遮光膜とは、分離されている。
　本開示によれば、撮像装置の回路動作を安定させることができる。
図１は、実施の形態１に係る撮像装置の回路構成を示す図である。 図２は、実施の形態１に係る撮像装置の画素のデバイス構造の断面図である。 図３は、実施の形態１に係る撮像装置の平面図である。 図４は、図３のＩＶ－ＩＶ線における実施の形態１に係る撮像装置の断面図である。 図５は、実施の形態２に係る撮像装置の断面図である。 図６は、実施の形態３に係る撮像装置の断面図である。 図７は、実施の形態４に係る撮像装置の断面図である。 図８は、実施の形態５に係る撮像装置の断面図である。 図９は、実施の形態６に係る撮像装置の断面図である。
　（本開示の概要）
　本開示の一態様に係る撮像装置は、画素部と、前記画素部の周囲に設けられた周辺回路部と、を備える。前記画素部は、光電変換膜と、前記光電変換膜の上方に位置する上部電極と、前記光電変換膜を間に挟んで前記上部電極に対向する下部電極と、平面視において、前記光電変換膜の上面の一部に重なり、前記上部電極に電気的に接続された導電性の第１遮光膜と、を含む。前記周辺回路部は、周辺回路と、平面視において、前記周辺回路の少なくとも一部に重なる第２遮光膜と、を含む。前記第１遮光膜と前記第２遮光膜とは、分離されている。
　これにより、上部電極への給電に利用される第１遮光膜と、周辺回路部が含む第２遮光膜とが分離しているので、第１遮光膜の電位が変動したとしても第２遮光膜に与える影響は十分に抑制されている。このため、第２遮光膜に覆われた周辺回路は、第１遮光膜の電位によらずに安定して動作することができる。このように、本態様に係る撮像装置によれば、回路動作を安定させることができる。
　また、例えば、前記周辺回路部は、前記光電変換膜と同一の材料を含み、平面視において、前記周辺回路の少なくとも一部に重なるスペーサ層を含み、前記第２遮光膜は、前記スペーサ層の上方に位置してもよい。
　これにより、第２遮光膜と周辺回路との距離を長くすることができるので、第２遮光膜が導電性を有し、第２遮光膜の電位が何らかの影響で変動したとしても、周辺回路に与える影響を抑制することができる。したがって、撮像装置の回路動作を安定させることができる。
　また、例えば、前記光電変換膜の厚さと前記スペーサ層の厚さとは、同じであってもよい。
　これにより、光電変換膜とスペーサ層とを同じ工程で形成することができるので、撮像装置の製造に必要な工程数を削減するなどの製造プロセスの簡略化を実現することができる。製造プロセスが簡略化されることにより、製造ばらつきが少なく信頼性の高い撮像装置を実現することができる。
　また、例えば、前記周辺回路部は、さらに、前記第２遮光膜と前記スペーサ層との間に位置する絶縁層を含んでもよい。
　これにより、第２遮光膜とスペーサ層との電気的な絶縁性を確保することができる。第２遮光膜の電位が変動したとしても、周辺回路に与える影響を抑制することができる。したがって、撮像装置の回路動作を安定させることができる。
　また、例えば、前記周辺回路は、サンプルホールド回路を含み、前記第２遮光膜は、平面視において、前記サンプルホールド回路に重なってもよい。
　これにより、第２遮光膜によってサンプルホールド回路に光が入射するのを抑制することができるので、サンプルホールド回路に保持される電荷量の変動を抑制することができる。したがって、撮像装置が生成する画像の画質の劣化を抑制することができる。
　また、例えば、前記周辺回路は、サンプルホールド回路を含み、平面視において、前記第１遮光膜と前記第２遮光膜との間には、前記サンプルホールド回路が配置されていなくてもよい。
　これにより、第１遮光膜または第２遮光膜によってサンプルホールド回路に光が入射するのを抑制することができるので、サンプルホールド回路に保持される電荷量の変動を抑制することができる。したがって、撮像装置が生成する画像の画質の劣化を抑制することができる。
　また、例えば、前記第１遮光膜の材料は前記第２遮光膜の材料と同じであってもよい。前記第１遮光膜と前記第２遮光膜とは、同一の材料を用いて形成されていてもよい。
　これにより、第１遮光膜と第２遮光膜とを同じ工程で形成することができるので、撮像装置の製造に必要な工程数を削減するなどの製造プロセスの簡略化を実現することができる。製造プロセスが簡略化されることにより、製造ばらつきが少なく信頼性の高い撮像装置を実現することができる。
　また、例えば、前記第２遮光膜は、導電性を有し、定電圧または接地電圧が前記第２遮光膜に印加されてもよい。
　これにより、第２遮光膜の電位を所定値に固定することができるので、第２遮光膜に覆われた周辺回路を安定して動作させることができる。
　また、例えば、前記第１遮光膜には、変動電圧が印加されてもよい。
　これにより、例えば、状況に応じて第２遮光膜の電位を固定する値を変更することができるので、第２遮光膜に覆われた周辺回路を安定して動作させることができる。
　また、例えば、前記第１遮光膜の厚さと前記第２遮光膜の厚さとは、同じであってもよい。
　これにより、第１遮光膜と第２遮光膜とを同じ工程で形成することができるので、撮像装置の製造に必要な工程数を削減するなどの製造プロセスの簡略化を実現することができる。製造プロセスが簡略化されることにより、製造ばらつきが少なく信頼性の高い撮像装置を実現することができる。
　また、例えば、平面視において、前記第１遮光膜と前記第２遮光膜との間には、トランジスタが配置されていなくてもよい。平面視において、前記トランジスタが、前記第１遮光膜及び前記第２遮光膜の少なくとも一方と重なっていてもよい。
　これにより、第１遮光膜または第２遮光膜によってトランジスタに光が入射するのを抑制することができるので、トランジスタにおいて電荷が生成されるのを抑制することができる。したがって、トランジスタの動作が不安定になるのを抑制することができるので、撮像装置の動作を安定させることができる。
　また、例えば、前記画素部は、さらに、前記第１遮光膜と前記上部電極との間に位置する絶縁層を含んでもよい。
　これにより、絶縁層を上部電極の保護層として用いることができる。
　以下では、実施の形態について、図面を参照しながら具体的に説明する。
　なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。
　また、本明細書において、同一などの要素間の関係性を示す用語、および、矩形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
　また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
　（実施の形態１）
　［撮像装置の回路構成］
　まず、本実施の形態に係る撮像装置の回路構成について、図１を用いて概括的に説明する。
　図１は、本実施の形態に係る撮像装置１００の回路構成を示す模式図である。図１に示されるように、撮像装置１００は、複数の画素１１０と、周辺回路１２０とを備えている。
　複数の画素１１０は、半導体基板に二次元、すなわち行方向および列方向に配列されて、画素領域を形成している。なお、複数の画素１１０は、一列に配列されていてもよい。つまり、撮像装置１００は、ラインイメージセンサであってもよい。本明細書では、行方向および列方向とは、行および列がそれぞれ延びる方向をいう。具体的には、垂直方向が列方向であり、水平方向が行方向である。
　各画素１１０は、光検出部１０と、電荷検出回路２５とを含む。光検出部１０は、画素電極５０、光電変換膜５１および透明電極５２を含む。光検出部１０の具体的な構成は、後で説明する。電荷検出回路２５は、増幅トランジスタ１１と、リセットトランジスタ１２と、アドレストランジスタ１３とを含む。
　撮像装置１００は、透明電極５２に所定の電圧を印加するための電圧制御要素を備える。電圧制御要素は、例えば、電圧制御回路、定電圧源などの電圧発生回路、および、接地線などの電圧基準線を含む。電圧制御要素が印加する電圧を制御電圧と呼ぶ。本実施の形態では、撮像装置１００は、電圧制御要素として電圧制御回路３０を備えている。
　電圧制御回路３０は、一定の制御電圧を発生させてもよく、値の異なる複数の制御電圧を発生させてもよい。例えば、電圧制御回路３０は、２以上の異なる値の制御電圧を発生させてもよく、所定の範囲で連続的に変化する制御電圧を発生させてもよい。電圧制御回路３０は、撮像装置１００を操作する操作者の指令、または、撮像装置１００が備える他の制御部などの指令に基づき、発生させる制御電圧の値を決定し、決定した値の制御電圧を生成する。電圧制御回路３０は、周辺回路１２０の一部として、感光領域外に設けられる。なお、感光領域は、画素領域と実質的に同一である。
　本実施の形態では、図１に示されるように、電圧制御回路３０は、行方向に配列された画素１１０の透明電極５２に、対向電極信号線１６を介して制御電圧を印加する。これにより、電圧制御回路３０は、画素電極５０と透明電極５２との間の電圧を変化させ、光検出部１０における分光感度特性を切り替える。
　光が光検出部１０に照射され、画素電極５０に電子を信号電荷として蓄積するためには、画素電極５０は、透明電極５２よりも高い電位に設定される。このとき、電子の移動方向が正孔の移動方向とは逆であるため、画素電極５０から透明電極５２に向かって電流が流れる。また、光が光検出部１０に照射され、画素電極５０に正孔を信号電荷として蓄積するためには、画素電極５０は、透明電極５２よりも低い電位に設定される。このとき、透明電極５２から画素電極５０に向かって電流が流れる。
　画素電極５０は、増幅トランジスタ１１のゲート電極に接続され、画素電極５０によって集められた信号電荷は、画素電極５０と増幅トランジスタ１１のゲート電極との間に位置する電荷蓄積ノード２４に蓄積される。本実施の形態では、信号電荷は正孔である。あるいは、信号電荷は電子であってもよい。
　電荷蓄積ノード２４に蓄積された信号電荷は、信号電荷の量に応じた電圧として増幅トランジスタ１１のゲート電極に印加される。増幅トランジスタ１１は、電荷検出回路２５に含まれており、ゲート電極に印加された電圧を増幅する。アドレストランジスタ１３は、信号電圧として、増幅された電圧を選択的に読み出す。アドレストランジスタ１３は、行選択トランジスタとも称される。リセットトランジスタ１２は、そのソース電極およびドレイン電極の一方が、画素電極５０に接続されており、電荷蓄積ノード２４に蓄積された信号電荷をリセットする。換言すると、リセットトランジスタ１２は、増幅トランジスタ１１のゲート電極および画素電極５０の電位をリセットする。
　複数の画素１１０において上述した動作を選択的に行うため、撮像装置１００は、電源配線２１と、垂直信号線１７と、アドレス信号線２６と、リセット信号線２７とを含む。これらの配線および信号線は、画素１１０にそれぞれ接続されている。具体的には、電源配線２１は、増幅トランジスタ１１のソース電極およびドレイン電極の一方に接続される。垂直信号線１７は、アドレストランジスタ１３のソース電極およびドレイン電極の他方、すなわち、増幅トランジスタ１１に接続されていない方に接続される。アドレス信号線２６は、アドレストランジスタ１３のゲート電極に接続される。また、リセット信号線２７は、リセットトランジスタ１２のゲート電極に接続される。
　周辺回路１２０は、垂直走査回路１５と、水平信号読出し回路２０と、複数のカラム信号処理回路１９と、複数の負荷回路１８と、複数の差動増幅器２２と、電圧制御回路３０とを含む。垂直走査回路１５は行走査回路とも称される。水平信号読出し回路２０は列走査回路とも称される。カラム信号処理回路１９は行信号蓄積回路とも称される。差動増幅器２２はフィードバックアンプとも称される。
　垂直走査回路１５は、アドレス信号線２６およびリセット信号線２７に接続されており、各行に配置された複数の画素１１０を行単位で選択し、信号電圧の読出しおよび画素電極５０の電位のリセットを行う。電源配線２１は、各画素１１０に所定の電源電圧を供給する。水平信号読出し回路２０は、複数のカラム信号処理回路１９に電気的に接続されている。カラム信号処理回路１９は、各列に対応した垂直信号線１７を介して、各列に配置された画素１１０に電気的に接続されている。負荷回路１８は、各垂直信号線１７に電気的に接続されている。負荷回路１８と増幅トランジスタ１１とは、ソースフォロア回路を形成する。
　複数の差動増幅器２２は、各列に対応して設けられている。差動増幅器２２の負側の入力端子は、対応した垂直信号線１７に接続されている。また、差動増幅器２２の出力端子は、各列に対応したフィードバック線２３を介して画素１１０に接続されている。
　垂直走査回路１５は、アドレス信号線２６によって、アドレストランジスタ１３のオンおよびオフを制御する行選択信号をアドレストランジスタ１３のゲート電極に印加する。これにより、読出し対象の行が走査され、選択される。選択された行の画素１１０から垂直信号線１７に信号電圧が読み出される。また、垂直走査回路１５は、リセット信号線２７を介して、リセットトランジスタ１２のオンおよびオフを制御するリセット信号をリセットトランジスタ１２のゲート電極に印加する。これにより、リセット動作の対象となる画素１１０の行が選択される。垂直信号線１７は、垂直走査回路１５によって選択された画素１１０から読み出された信号電圧をカラム信号処理回路１９へ伝達する。
　カラム信号処理回路１９は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ－デジタル変換（ＡＤ変換）などを行う。具体的には、カラム信号処理回路１９は、サンプルホールド回路を含んでいる。サンプルホールド回路は、コンデンサおよびトランジスタなどを含んでいる。サンプルホールド回路は、垂直信号線１７を介して読み出された信号電圧をサンプリングし、一時的に保持する。保持された電圧値に応じたデジタル値が水平信号読出し回路２０に読み出される。
　水平信号読出し回路２０は、複数のカラム信号処理回路１９から水平共通信号線２８に信号を順次読み出す。
　差動増幅器２２は、フィードバック線２３を介してリセットトランジスタ１２のドレイン電極およびソースの他方であって、画素電極５０に接続されていない方に接続されている。したがって、差動増幅器２２は、アドレストランジスタ１３とリセットトランジスタ１２とが導通状態にあるときに、アドレストランジスタ１３の出力値を負側の入力端子に受ける。増幅トランジスタ１１のゲート電位が所定のフィードバック電圧となるように、差動増幅器２２はフィードバック動作を行う。このとき、差動増幅器２２の出力電圧値は、０Ｖまたは０Ｖ近傍の正電圧である。フィードバック電圧とは、差動増幅器２２の出力電圧を意味する。
　［画素の構成］
　以下では、撮像装置１００の画素１１０の詳細なデバイス構造について、図２を用いて説明する。図２は、本実施の形態に係る撮像装置１００の画素１１０のデバイス構造の断面を模式的に示す断面図である。
　図２に示されるように、画素１１０は、半導体基板３１と、電荷検出回路２５（図示せず）と、光検出部１０とを含む。半導体基板３１は、例えば、ｐ型シリコン基板である。電荷検出回路２５は、画素電極５０によって捕捉された信号電荷を検出し、信号電圧を出力する。電荷検出回路２５は、増幅トランジスタ１１と、リセットトランジスタ１２と、アドレストランジスタ１３とを含み、半導体基板３１に形成されている。
　増幅トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３の各々は、半導体基板３１に形成された電気素子の一例である。増幅トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３の各々は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。具体的には、増幅トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３の各々は、ｎチャネルＭＯＳＦＥＴであるが、ｐチャネルＭＯＳＦＥＴであってもよい。
　増幅トランジスタ１１は、ｎ型不純物領域４１Ｃおよび４１Ｄと、ゲート絶縁層３８Ｂと、ゲート電極３９Ｂとを有する。ｎ型不純物領域４１Ｃおよび４１Ｄは、半導体基板３１内に形成され、それぞれがドレインまたはソースとして機能する。ゲート絶縁層３８Ｂは、半導体基板３１上に位置する。ゲート電極３９Ｂは、ゲート絶縁層３８Ｂ上に位置する。
　リセットトランジスタ１２は、ｎ型不純物領域４１Ａおよび４１Ｂと、ゲート絶縁層３８Ａと、ゲート電極３９Ａとを有する。ｎ型不純物領域４１Ａおよび４１Ｂは、半導体基板３１内に形成され、それぞれがドレインまたはソースとして機能する。ゲート絶縁層３８Ａは、半導体基板３１上に位置する。ゲート電極３９Ａは、ゲート絶縁層３８Ａ上に位置する。
　アドレストランジスタ１３は、ｎ型不純物領域４１Ｄおよび４１Ｅと、ゲート絶縁層３８Ｃと、ゲート電極３９Ｃとを有する。ｎ型不純物領域４１Ｄおよび４１Ｅは、半導体基板３１内に形成され、それぞれがドレインまたはソースとして機能する。ゲート絶縁層３８Ｃは、半導体基板３１上に位置する。ゲート電極３９Ｃは、ゲート絶縁層３８Ｃ上に位置する。
　ゲート絶縁層３８Ａ、３８Ｂおよび３８Ｃは、絶縁性の材料を用いて形成されている。例えば、ゲート絶縁層３８Ａ、３８Ｂおよび３８Ｃは、シリコン酸化膜もしくはシリコン窒化膜の単層構造、または、これらの積層構造を有する。
　ゲート電極３９Ａ、３９Ｂおよび３９Ｃはそれぞれ、導電性の材料を用いて形成されている。例えば、ゲート電極３９Ａ、３９Ｂおよび３９Ｃは、不純物が添加されることで導電性を付与されたポリシリコンを用いて形成されている。あるいは、ゲート電極３９Ａ、３９Ｂおよび３９Ｃは、銅などの金属材料を用いて形成されていてもよい。
　ｎ型不純物領域４１Ａ、４１Ｂ、４１Ｃ、４１Ｄおよび４１Ｅは、例えばリン（Ｐ）などのｎ型不純物が、イオン注入などにより半導体基板３１にドープされることにより形成される。図２に示される例では、ｎ型不純物領域４１Ｄは、増幅トランジスタ１１とアドレストランジスタ１３とで共用されている。これにより、増幅トランジスタ１１とアドレストランジスタ１３とが直列に接続される。なお、ｎ型不純物領域４１Ｄは、２つのｎ型不純物領域に分離されていてもよい。この２つのｎ型不純物領域は、配線層を介して電気的に接続されていてもよい。
　半導体基板３１において、隣接する画素１１０との間および増幅トランジスタ１１とリセットトランジスタ１２との間には素子分離領域４２が設けられている。素子分離領域４２によって隣接する画素１１０間の電気的な分離が行われる。また、素子分離領域４２が設けられることによって、電荷蓄積ノード２４で蓄積される信号電荷のリークが抑制される。素子分離領域４２は、例えば、ｐ型不純物が半導体基板３１に高濃度でドープされることにより形成される。
　半導体基板３１の上面には、多層配線構造が設けられている。多層配線構造は、複数の層間絶縁層、１つ以上の配線層、１つ以上のプラグおよび１つ以上のコンタクトプラグを含んでいる。具体的には、半導体基板３１の上面には、層間絶縁層４３が積層されている。層間絶縁層４３の中には、コンタクトプラグ４５Ａおよび４５Ｂ、配線４６Ａおよび４６Ｂ、ならびに、導電プラグ４７Ａおよび４７Ｂが埋設されている。なお、層間絶縁層４３は、複数の絶縁層が順に積層されることで形成されている。層間絶縁層４３の上面は、例えば、平坦であり、半導体基板３１の上面に平行である。
　コンタクトプラグ４５Ａは、リセットトランジスタ１２のｎ型不純物領域４１Ｂと接続されている。コンタクトプラグ４５Ｂは、増幅トランジスタ１１のゲート電極３９Ｂと接続されている。配線４６Ａは、コンタクトプラグ４５Ａとコンタクトプラグ４５Ｂとを接続している。これにより、リセットトランジスタ１２のｎ型不純物領域４１Ｂが増幅トランジスタ１１のゲート電極３９Ｂと電気的に接続されている。
　また、配線４６Ａは、導電プラグ４７Ａおよび４７Ｂ、ならびに、配線４６Ｂを介して画素電極５０に接続されている。これにより、ｎ型不純物領域４１Ｂ、ゲート電極３９Ｂ、コンタクトプラグ４５Ａおよび４５Ｂ、配線４６Ａおよび４６Ｂ、導電プラグ４７Ａおよび４７Ｂ、ならびに、画素電極５０が電荷蓄積ノード２４を構成する。
　光検出部１０は、層間絶縁層４３上に設けられている。光検出部１０は、透明電極５２と、光電変換膜５１と、透明電極５２より半導体基板３１側に位置する画素電極５０とを含む。
　光電変換膜５１は、透明電極５２側から入射した光を光電変換することで、入射した光の強度に応じた信号電荷を生成する。光電変換膜５１は、例えば、有機半導体によって構成されている。光電変換膜５１は、１または複数の有機半導体層を含んでいてもよい。例えば、光電変換膜５１は、正孔－電子対を生成する光電変換層に加えて、電子または正孔を輸送するキャリア輸送層、および、キャリアをブロックするブロッキング層などを含んでいてもよい。これらの有機半導体層には、公知の材料の有機ｐ型半導体および有機ｎ型半導体を用いることができる。なお、光電変換膜５１は、例えば、有機ドナー分子とアクセプター分子との混合膜、半導体型カーボンナノチューブとアクセプター分子との混合膜、または、量子ドット含有膜などであってもよい。光電変換膜５１は、アモルファスシリコンなどの無機材料を用いて形成されていてもよい。
　光電変換膜５１は、透明電極５２と画素電極５０とによって挟まれている。本実施の形態では、光電変換膜５１は、複数の画素１１０に亘って連続的に形成されている。具体的には、光電変換膜５１は、平面視において、撮像領域の大部分を覆うように一枚の平板状に形成されている。なお、光電変換膜５１は、画素１１０ごとに分離して設けられていてもよい。
　透明電極５２は、光電変換膜５１の上方に位置する上部電極の一例である。透明電極５２は、検出すべき光に対して透明であり、かつ、導電性を有する材料を用いて形成されている。例えば、透明電極５２は、酸化インジウム錫（ＩＴＯ）、アルミニウム添加酸化亜鉛（ＡＺＯ）、ガリウム添加酸化亜鉛（ＧＺＯ）などの透明導電性半導体酸化膜を用いて形成されている。なお、透明電極５２は、他の透明導電性半導体を用いて形成されてもよく、光を透過できる程度に薄い金属薄膜を用いて形成されてもよい。
　透明電極５２は、光電変換膜５１と同様に、複数の画素１１０に亘って連続的に形成されている。具体的には、透明電極５２は、平面視において、撮像領域の大部分を覆うように一枚の平板状に形成されている。透明電極５２は、光電変換膜５１の上面全体を連続的に覆っている。
　画素電極５０は、光電変換膜５１を間に挟んで上部電極に対向する下部電極の一例である。画素電極５０は、画素１１０ごとに設けられている。画素電極５０は、例えば、アルミニウム、銅などの金属、または、不純物がドープされて導電性が付与されたポリシリコンなどの導電性材料を用いて形成されている。
　また、光検出部１０は、透明電極５２の上面の少なくとも一部に形成された絶縁層５３を備える。光検出部１０は、さらに保護膜５４を備える。絶縁層５３は、透明電極５２の上面の少なくとも一部を覆って形成されている。保護膜５４は、絶縁層５３の上方に設けられている。
　絶縁層５３および保護膜５４は、絶縁性を有する材料を用いて形成されている。例えば、絶縁層５３は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、または、有機もしくは無機高分子材料などによって形成される。絶縁層５３および保護膜５４は、例えば、撮像装置１００が検出すべき波長の光に対して透明である。
　図２に示されるように、画素１１０は、光検出部１０の透明電極５２の上方にカラーフィルター５５を備える。さらに、画素１１０は、カラーフィルター５５上にマイクロレンズ５６を備える。なお、画素１１０は、絶縁層５３、保護膜５４、カラーフィルター５５およびマイクロレンズ５６を備えなくてもよい。
　［撮像装置の端部の構造］
　続いて、本実施の形態に係る撮像装置１００の端部の構造について、図３および図４を用いて説明する。
　図３は、本実施の形態に係る撮像装置１００の平面図である。図４は、図３のＩＶ－ＩＶ線における本実施の形態に係る撮像装置１００の断面図である。
　図３および図４に示されるように、撮像装置１００は、画素部１０１と、画素部１０１の周囲に設けられた周辺回路部１０２とを備える。また、撮像装置１００は、画素部１０１と周辺回路部１０２とを分離する分離部１０３とを備える。
　なお、図３および図４では、図２に示される保護膜５４、カラーフィルター５５およびマイクロレンズ５６の図示が省略されている。保護膜５４は、例えば、絶縁層５３、第１遮光膜８１、第２遮光膜８２および絶縁層７０を覆うように設けられている。カラーフィルター５５およびマイクロレンズ５６はそれぞれ、画素１１０の直上方向に設けられている。カラーフィルター５５およびマイクロレンズ５６はそれぞれ、第１遮光膜８１の直上方向、ならびに、分離部１０３および周辺回路部１０２には設けられていない。
　画素部１０１は、平面視において、撮像装置１００の中央に位置し、複数の画素１１０が配置された画素領域に対応している。周辺回路部１０２は、画素部１０１の周囲を囲むように環状に設けられている。このため、分離部１０３も画素部１０１の周囲を囲むように環状に設けられている。分離部１０３は、画素部１０１と周辺回路部１０２との間に位置する環状の領域である。
　なお、周辺回路部１０２は、画素部１０１の周囲の一部のみに設けられていてもよい。例えば、図３に示されるように平面視形状が矩形の画素部１０１の場合、画素部１０１の輪郭の少なくとも一辺に沿った部分には周辺回路部１０２が設けられていなくてもよい。例えば、周辺回路部１０２は、画素部１０１の輪郭の一辺のみに沿った部分に設けられていてもよい。あるいは、周辺回路部１０２は、画素部１０１の輪郭の対向する二辺または隣り合う二辺に沿って設けられていてもよい。分離部１０３についても同様である。
　図３および図４に示されるように、画素部１０１は、第１遮光膜８１を含んでいる。第１遮光膜８１は、透明電極５２に対する給電と、画素１１０ＢＭの遮光との２つの機能を実現している。
　具体的には、第１遮光膜８１は、導電性を有し、透明電極５２と電気的に接続されている。本実施の形態では、図４に示されるように、第１遮光膜８１は、透明電極５２の端面５２Ａに接触している。
　第１遮光膜８１は、層間絶縁層４３の上面に露出するように設けられた電極端子６０に電気的に接続されている。電極端子６０は、対向電極信号線１６（図１参照）に層間絶縁層４３内で電気的に接続されている。これにより、透明電極５２は、第１遮光膜８１、電極端子６０および対向電極信号線１６を介して電圧制御回路３０（図１参照）に電気的に接続されている。つまり、第１遮光膜８１は、透明電極５２に対して所定の電圧を印加するための電気配線の一部を構成している。第１遮光膜８１には、所定の電圧が印加され、撮像装置１００の動作状態に応じて当該電圧の値が変動しうる。つまり、第１遮光膜８１には、変動電圧が印加される。変動電圧は、例えば、露光時に印加される第１電圧と、画素読出し時に印加される第２電圧とを含んでいる。撮像装置１００の動作状態に応じて、第１電圧および第２電圧が選択的に第１遮光膜８１を介して透明電極５２に印加される。
　また、第１遮光膜８１は、画素部１０１に含まれる複数の画素１１０の一部である画素１１０ＢＭを覆っている。画素１１０ＢＭは、画素部１０１に含まれる複数の画素１１０のうち、画素部１０１の端部に最も近い、具体的には、周辺回路部１０２または分離部１０３に最も近い画素１１０である。画素１１０ＢＭは、平面視において、画素部１０１の輪郭に沿って環状に設けられている。あるいは、画素１１０ＢＭは、画素部１０１の端部の一部のみに設けられていてもよい。例えば、画素部１０１の輪郭の少なくとも一辺に沿った部分には画素１１０ＢＭが設けられていなくてもよい。例えば、画素１１０ＢＭは、画素部１０１の輪郭の一辺のみに沿った部分に設けられていてもよい。あるいは、画素１１０ＢＭは、画素部１０１の輪郭の対向する二辺または隣り合う二辺に沿って設けられていてもよい。
　画素１１０ＢＭは、撮像装置１００の黒補正処理用の画素であり、光が入射しないように第１遮光膜８１によって覆われている。つまり、平面視において、画素１１０ＢＭの全体が第１遮光膜８１の内部に位置している。具体的には、第１遮光膜８１は、平面視において、光電変換膜５１の上面の一部に重なっている。より具体的には、第１遮光膜８１は、光電変換膜５１の端面５１Ａおよび上面端部５１Ｂを覆っている。上面端部５１Ｂは、光電変換膜５１の上面の一部であって、平面視において、画素１１０ＢＭを含む部分である。上面端部５１Ｂは、平面視において、画素１１０を含んでいない。画素１１０ＢＭの平面視形状は、例えば、画素電極５０の平面視形状に一致する。
　本実施の形態では、図４に示されるように、第１遮光膜８１は、絶縁層５３の上面端部５３Ｂと、絶縁層５３の端面５３Ａと、透明電極５２の端面５２Ａと、光電変換膜５１の端面５１Ａと、電極端子６０と、層間絶縁層４３の上面の一部であって電極端子６０の近傍部分とを、各々に接触して覆っている。なお、絶縁層５３の上面端部５３Ｂは、光電変換膜５１の上面端部５１Ｂと同様に、平面視において画素１１０ＢＭを含み、画素１１０を含まない部分である。
　図３に示されるように、第１遮光膜８１は、平面視において、画素部１０１の外周に沿って環状に設けられている。第１遮光膜８１の内周より内側の領域が感光領域である。すなわち、平面視において、第１遮光膜８１の内周より内側に配置された複数の画素１１０によって光電変換が行われ、生成された信号電荷に基づいて撮像が行われる。
　なお、画素１１０ＢＭが設けられていない部分には、第１遮光膜８１が設けられていなくてもよい。例えば、画素１１０ＢＭが画素部１０１の一辺に沿った部分のみに設けられている場合、第１遮光膜８１は、当該一辺に沿って設けられていてもよい。つまり、第１遮光膜８１の平面視形状は、環状でなくてもよく、画素部１０１の輪郭の一辺に沿った長尺な矩形、または、二辺に沿ったＬ字状であってもよい。
　図３および図４に示されるように、周辺回路部１０２は、第２遮光膜８２を含んでいる。第２遮光膜８２は、平面視において、周辺回路１２０の少なくとも一部に重なっている。具体的には、第２遮光膜８２は、平面視において、周辺回路１２０に含まれるサンプルホールド回路（図４には示されていない）に重なっている。また、第２遮光膜８２は、平面視において、周辺回路１２０に含まれるサンプルホールド回路以外の回路に含まれるトランジスタまたはダイオードに重なっていてもよい。例えば、第２遮光膜８２は、平面視において、周辺回路１２０の全体に重なっていてもよい。
　サンプルホールド回路などに含まれるトランジスタは、半導体基板３１に形成された不純物領域をソースまたはドレインとして有する。不純物領域は、ｐ型の半導体基板３１に形成されたｎ型の不純物領域であるので、不純物領域の境界にはｐｎ接合が形成されている。また、サンプルホールド回路に含まれるダイオードも同様に、ｐｎ接合を有する。
　仮に、これらのｐｎ接合に光が入射した場合には、入射した光によって電荷が生成され、生成された電荷がリーク電流または電位の変動の原因となりうる。特に、サンプルホールド回路は、画素１１０で生成された信号電荷を一時的に保持するので、サンプルホールド回路内で信号電荷以外の電荷が生成されることにより撮像装置１００で生成される画像の画質が劣化しうる。
　本実施の形態によれば、トランジスタおよびダイオードが第２遮光膜８２によって覆われることにより、ｐｎ接合に光が入射するのを抑制することができる。これにより、周辺回路１２０を安定して動作させることができる。また、サンプルホールド回路内で信号電荷以外の電荷が光によって生成されるのを抑制することができるので、画質の劣化を抑制することができる。
　図３に示されるように、第２遮光膜８２は、平面視において、周辺回路部１０２の内周に沿って環状に設けられている。なお、第２遮光膜８２の平面視形状は、環状でなくてもよく、周辺回路部１０２の内周の一辺に沿った長尺な矩形、または、二辺に沿ったＬ字状であってもよい。
　第１遮光膜８１および第２遮光膜８２は、例えば、同一の材料を用いて形成されている。このため、第２遮光膜８２は、第１遮光膜８１と同様に導電性を有する。第１遮光膜８１および第２遮光膜８２は、例えば、チタン（Ｔｉ）もしくはモリブデン（Ｍｏ）などの金属膜、または、窒化チタン（ＴｉＮ）もしくは窒化タンタル（ＴａＮ）などの金属窒化膜である。
　本実施の形態では、図４に示されるように、周辺回路部１０２は、さらに、絶縁層７０を備える。第２遮光膜８２は、絶縁層７０の上方に設けられている。具体的には、第２遮光膜８２は、層間絶縁層４３の上面より上方であって、少なくとも光電変換膜５１の下面より高い位置に位置している。本実施の形態では、第２遮光膜８２は、絶縁層７０の上面に接触して設けられている。
　絶縁層７０は、第２遮光膜８２と層間絶縁層４３との間に位置する絶縁層である。絶縁層７０は、平面視において、層間絶縁層４３の上面に重なっている。これにより、層間絶縁層４３の上面に配線構造の一部が露出している場合であっても、露出した配線構造の一部が第２遮光膜８２に接触し、電気的に導通するのを抑制することができる。
　絶縁層７０は、例えば、絶縁層５３と同じ材料を用いて形成されている。このため、絶縁層７０は、絶縁層５３と同様に透光性を有する。具体的には、絶縁層７０は、シリコン酸化膜またはシリコン窒化膜などである。絶縁層７０は、絶縁層５３と同じ工程で形成することができる。例えば、光電変換膜５１および透明電極５２を所定形状にパターニングした後、透明電極５２の上面を含む全面に絶縁膜を形成し、フォトリソグラフィーおよびエッチングによってパターニングを行うことで、絶縁層５３および絶縁層７０を同時に形成することができる。これにより、絶縁層７０の厚さは、絶縁層５３の厚さと同じになる。もちろん、絶縁層７０は、透光性を有しない材料を用いて形成されてもよい。
　また、本実施の形態では、第１遮光膜８１および第２遮光膜８２は、同じ工程で形成することができる。例えば、絶縁層５３および絶縁層７０を形成した後、絶縁層５３および絶縁層７０の上面を覆うように導電性の遮光膜を形成し、フォトリソグラフィーおよびエッチングによってパターニングを行うことで、第１遮光膜８１および第２遮光膜８２を同時に形成することができる。これにより、第１遮光膜８１の厚さは、第２遮光膜８２の厚さと同じになる。
　図３および図４に示されるように、第１遮光膜８１と第２遮光膜８２とは、分離している。つまり、第１遮光膜８１と第２遮光膜８２とは、物理的に接続されていない。平面視における第１遮光膜８１と第２遮光膜８２との間に、分離部１０３が含まれている。分離部１０３は、例えば、第１遮光膜８１の外周側の端部と絶縁層７０との間の領域である。なお、図３では図示の都合上、絶縁層７０の内周側の端部と第２遮光膜８２の内周側の端部とが一致している例を示しているが、図４に示されるように、第２遮光膜８２は、絶縁層７０の内周側の端部よりも外側に設けられている。
　あるいは、図３に示されるように、第２遮光膜８２の内周側の端部と絶縁層７０の内周側の端部とは、一致していてもよい。すなわち、分離部１０３は、第１遮光膜８１の外周側の端部と第２遮光膜８２の内周側の端部との間の領域であってもよい。例えば、絶縁層７０が設けられていない場合には、分離部１０３は、第１遮光膜８１の外周側の端部と第２遮光膜８２の内周側の端部との間の領域に相当する。
　第１遮光膜８１と第２遮光膜８２とが分離していることにより、第１遮光膜８１の電位の変動は、第２遮光膜８２には影響をほとんど与えない。言い換えると、第１遮光膜８１の電位が変動したとしても、第２遮光膜８２の電位は一定に保たれているので、第２遮光膜８２に覆われた周辺回路１２０に与える影響も十分に抑制される。したがって、本実施の形態によれば、第１遮光膜８１の電位の変動によらず、周辺回路１２０を安定して動作させることができる。
　本実施の形態では、分離部１０３には、サンプルホールド回路が設けられていない。つまり、平面視において、第１遮光膜８１と第２遮光膜８２との間には、サンプルホールド回路が配置されていない。言い換えると、撮像装置１００が備える全てのサンプルホールド回路は、周辺回路部１０２に設けられている。例えば、全てのサンプルホールド回路は、第２遮光膜８２の直下方向に配置されている。なお、全てのサンプルホールド回路の少なくとも１つは、画素部１０１に含まれていてもよく、例えば、第１遮光膜８１の直下方向に配置されていてもよい。
　また、平面視において、第１遮光膜８１と第２遮光膜８２との間には、トランジスタが配置されていない。言い換えれば、撮像装置１００が備える全てのトランジスタは、画素部１０１、および、周辺回路部１０２のいずれかに設けられている。
　また、平面視において、第１遮光膜８１と第２遮光膜８２との間には、ダイオードが配置されていなくてもよい。言い換えれば、撮像装置１００が備える全てのダイオードは、画素部１０１、および、周辺回路部１０２のいずれかに設けられていてもよい。
　図４に示されるように、分離部１０３には、層間絶縁層４３内に含まれる配線４８のみが設けられている。なお、分離部１０３には、異なる層に配置された複数の配線４８を接続する導電プラグが設けられていてもよい。例えば、分離部１０３には、電気配線以外の回路素子は設けられていない。言い換えれば、分離部１０３は、平面視において、電気配線以外の回路素子が配置されていない領域と定義することができる。また、分離部１０３には、半導体基板３１に形成された不純物領域が設けられていない。
　これにより、光が半導体基板３１まで到達しうる分離部１０３において、光に起因する電荷の生成を抑制することができるので、周辺回路１２０の動作に悪影響を与えるのを抑制することができる。また、分離部１０３によって画素部１０１および周辺回路部１０２の各々のエリア定義が可能になるため、各回路素子の配置領域が明確になり、回路設計の簡略化を図ることができる。
　（実施の形態２）
　続いて、実施の形態２について、図５を用いて説明する。
　図５は、本実施の形態に係る撮像装置１００Ａの断面図である。図５は、図４と同様に、図３のＩＶ－ＩＶ線に相当する断面を表している。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
　図５に示されるように、撮像装置１００Ａでは、絶縁層５３には、コンタクトホール５３Ｈが形成されている。コンタクトホール５３Ｈは、透明電極５２の上面を露出させるために、絶縁層５３を貫通する貫通孔である。コンタクトホール５３Ｈは、例えば、平面視において、画素部１０１の輪郭に沿って環状に設けられている。
　本実施の形態では、第１遮光膜８１は、コンタクトホール５３Ｈを埋めるように設けられている。つまり、第１遮光膜８１は、透明電極５２の端面５２Ａと、コンタクトホール５３Ｈに露出した部分とに接触している。第１遮光膜８１と透明電極５２との接触面積が増えるので、第１遮光膜８１と透明電極５２とのコンタクト抵抗を低減することができる。
　（実施の形態３）
　続いて、実施の形態３について、図６を用いて説明する。
　図６は、本実施の形態に係る撮像装置１００Ｂの断面図である。図６は、図４と同様に、図３のＩＶ－ＩＶ線に相当する断面を示している。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
　図６に示されるように、撮像装置１００Ｂでは、周辺回路部１０２が絶縁層７０を含まない。すなわち、第２遮光膜８２は、層間絶縁層４３の上面に直接設けられている。この場合、第２遮光膜８２の下面と第１遮光膜８１の下面とは、例えば、半導体基板３１の上面を基準にした場合に同じ高さに位置している。第２遮光膜８２は、第１遮光膜８１の外周側の端部、すなわち、電極端子６０を覆う部分と同じ高さで、かつ、同じ厚さである。
　本実施の形態では、周辺回路部１０２において、層間絶縁層４３の上面のうち、少なくとも第２遮光膜８２と接触する領域には、配線構造が露出していない。すなわち、層間絶縁層４３の上面と第２遮光膜８２との絶縁性が確保されている。このため、仮に、第２遮光膜８２に電位が与えられたとしても、周辺回路１２０の動作に与える影響を十分に抑制することができる。
　（実施の形態４）
　続いて、実施の形態４について、図７を用いて説明する。
　図７は、本実施の形態に係る撮像装置１００Ｃの断面図である。図７は、図４と同様に、図３のＩＶ－ＩＶ線に相当する断面を示している。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
　図７に示されるように、撮像装置１００Ｃでは、画素部１０１と周辺回路部１０２とで、層間絶縁層４３上の膜構成が同じになっている。具体的には、周辺回路部１０２は、さらに、スペーサ層９１と、透明導電膜９２とを備える。
　スペーサ層９１は、光電変換膜５１と同一の材料を含み、平面視において、周辺回路１２０の少なくとも一部に重なっている。本実施の形態では、スペーサ層９１は、層間絶縁層４３の上面に接触して設けられている。スペーサ層９１は、光電変換膜５１と同じ構成を有する。具体的には、スペーサ層９１は、光電変換膜５１と材料および厚さが同じであり、同じ工程によって形成される。光電変換膜５１は、例えば、層間絶縁層４３の上面の全面に光電変換材料を塗布し、パターニングすることにより形成される。実施の形態１では、周辺回路部１０２に配置された光電変換材料を取り除くのに対して、本実施の形態では、周辺回路部１０２に配置された光電変換材料を取り除くことなく、そのまま残すことによりスペーサ層９１が形成される。
　透明導電膜９２は、透明電極５２と同一の材料を含み、平面視において、周辺回路１２０の少なくとも一部に重なっている。本実施の形態では、透明導電膜９２は、スペーサ層９１の上面に接触して設けられている。透明導電膜９２は、透明電極５２と同じ構成を有する。具体的には、透明導電膜９２は、透明電極５２と材料および厚さが同じであり、同じ工程によって形成される。
　本実施の形態では、第２遮光膜８２は、スペーサ層９１の上方に設けられている。具体的には、第２遮光膜８２とスペーサ層９１との間に絶縁層７０が設けられている。絶縁層７０は、透明導電膜９２の上面に接触して設けられている。
　図７の長さｈで示されるように、絶縁層７０の上面の高さは、絶縁層５３の上面の高さに等しい。なお、ここでの高さは、層間絶縁層４３の上面を基準とした高さである。言い換えれば、光電変換膜５１、透明電極５２および絶縁層５３の厚さの合計値は、スペーサ層９１、透明導電膜９２および絶縁層７０の厚さの合計値に等しい。
　このため、第１遮光膜８１の内周側の端部の下面の高さと、第２遮光膜８２の下面の高さとも等しくなる。図７に示されるように、第１遮光膜８１の内周側の端部と、第２遮光膜８２とは、同じ高さで、かつ、同じ厚さｔで形成されている。
　このように、層間絶縁層４３の上面に形成された膜の構成は、画素部１０１の端部と周辺回路部１０２とで同じである。これにより、製造方法上のメリットが生じる。具体的には、光電変換膜５１およびスペーサ層９１、透明電極５２および透明導電膜９２、ならびに、絶縁層５３および絶縁層７０は、それぞれの膜を一括して成膜した後に、フォトリソグラフィーとエッチングとを行うことにより、画素部１０１と周辺回路部１０２とで分離をすることができる。これにより、光電変換膜５１、透明電極５２および絶縁層５３の平面視形状を互いに同じにすることができる。また、スペーサ層９１、透明導電膜９２および絶縁層７０の平面視形状を互いに同じにすることができる。
　各膜の分離が行われた後、第１遮光膜８１および第２遮光膜８２についても、導電性の遮光膜を一括して成膜した後に、パターニングを行うことにより、画素部１０１と周辺回路部１０２とで分離をすることができる。
　（実施の形態５）
　続いて、実施の形態５について、図８を用いて説明する。
　図８は、本実施の形態に係る撮像装置１００Ｄの断面図である。図８は、図４と同様に、図３のＩＶ－ＩＶ線に相当する断面を示している。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
　図８に示されるように、撮像装置１００Ｄの構造は、図４に示される撮像装置１００の構造と同じである。本実施の形態では、第２遮光膜８２に定電圧が印加されている。定電圧は、例えば、負の電圧であるが、接地電圧（すなわち、０Ｖ）であってもよい。
　これにより、第２遮光膜８２の電位を一定に保つことができるので、第２遮光膜８２をシールド電極として機能させることができる。具体的には、第２遮光膜８２は、周辺回路１２０に影響する外部からの電場または磁場を遮蔽することができ、周辺回路１２０の動作を安定させることができる。これにより、より信頼性の高い撮像装置１００Ｄを実現することができる。
　（実施の形態６）
　続いて、実施の形態６について、図９を用いて説明する。
　図９は、本実施の形態に係る撮像装置１００Ｅの断面図である。図９は、図４と同様に、図３のＩＶ－ＩＶ線に相当する断面を示している。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
　図９に示されるように、撮像装置１００Ｅの構造は、図４に示される撮像装置１００の構造と同じである。本実施の形態では、第２遮光膜８２に変動電圧が印加されている。変動電圧は、例えば、図９に示されるように、２つの電圧Ｖ１およびＶ２を含む。２つの電圧Ｖ１およびＶ２がスイッチＳＷによって切り替えられて、２つの異なる大きさの電圧が選択的に第２遮光膜８２に印加される。
　なお、変動電圧は、３つ以上の異なる電圧値の電圧を含んでもよい。例えば、第２遮光膜８２に対して、オペアンプによって常に垂直信号線１７の電位と一致するような電圧を第２遮光膜８２に印加してもよい。これにより、垂直信号線１７の電位の変動を抑制するガード電極として第２遮光膜８２を機能させることができる。これにより、より信頼性の高い撮像装置１００Ｅを実現することができる。
　（他の実施の形態）
　以上、１つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
　例えば、実施の形態３から６において、実施の形態２と同様に、コンタクトホール５３Ｈが設けられていてもよい。また、例えば、実施の形態５および６において、実施の形態４と同様に、周辺回路部１０２がスペーサ層９１および透明導電膜９２を含んでもよい。
　また、例えば、第２遮光膜８２は、導電性を有しなくてもよい。つまり、第２遮光膜８２は、第１遮光膜８１とは異なる材料を用いて形成されていてもよい。例えば、第２遮光膜８２は、絶縁性の樹脂材料を用いて形成されていてもよい。第２遮光膜８２は、カーボンブラックを含有していてもよい。第２遮光膜８２の厚さと第１遮光膜８１の厚さとは、互いに異なっていてもよい。
　また、例えば、第１遮光膜８１は、光電変換膜５１の端面５１Ａ、透明電極５２の端面５２Ａおよび絶縁層５３の端面５３Ａに接触していなくてもよい。例えば、端面５１Ａ、端面５２Ａおよび端面５３Ａの各々と第１遮光膜８１との間には、絶縁性の部材が設けられていてもよい。なお、第１遮光膜８１が端面５２Ａに接触しない場合には、実施の形態２で示したように、第１遮光膜８１は、コンタクトホール５３Ｈを介して透明電極５２の上面に接触している。
　また、絶縁層５３は、平面視において、透明電極５２よりも一回り小さくてもよい。これにより、透明電極５２の上面の端部が露出し、第１遮光膜８１との接触面積を大きくすることができ、コンタクト抵抗を低減することができる。
　また、例えば、絶縁層７０と絶縁層５３とは異なる材料を用いて形成されていてもよい。また、例えば、絶縁層７０の厚さと絶縁層５３の厚さとは、互いに異なっていてもよい。
　また、例えば、スペーサ層９１は、光電変換膜５１とは異なる材料を用いて形成されていてもよい。この場合に、スペーサ層９１の厚さと光電変換膜５１の厚さとは同じであってもよく、異なっていてもよい。
　また、上記の各実施の形態は、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
　本開示は、回路動作を安定させることができる撮像装置として利用でき、例えば、カメラまたは測距装置などに利用することができる。
１０　光検出部
１１　増幅トランジスタ
１２　リセットトランジスタ
１３　アドレストランジスタ
１５　垂直走査回路
１６　対向電極信号線
１７　垂直信号線
１８　負荷回路
１９　カラム信号処理回路
２０　水平信号読出し回路
２１　電源配線
２２　差動増幅器
２３　フィードバック線
２４　電荷蓄積ノード
２５　電荷検出回路
２６　アドレス信号線
２７　リセット信号線
２８　水平共通信号線
３０　電圧制御回路
３１　半導体基板
３８Ａ、３８Ｂ、３８Ｃ　ゲート絶縁層
３９Ａ、３９Ｂ、３９Ｃ　ゲート電極
４１Ａ、４１Ｂ、４１Ｃ、４１Ｄ、４１Ｅ　ｎ型不純物領域
４２　素子分離領域
４３　層間絶縁層
４５Ａ、４５Ｂ　コンタクトプラグ
４６Ａ、４６Ｂ、４８　配線
４７Ａ、４７Ｂ　導電プラグ
５０　画素電極
５１　光電変換膜
５１Ａ、５２Ａ、５３Ａ　端面
５１Ｂ、５３Ｂ　上面端部
５２　透明電極
５３　絶縁層
５３Ｈ　コンタクトホール
５４　保護膜
５５　カラーフィルター
５６　マイクロレンズ
６０　電極端子
７０　絶縁層
８１　第１遮光膜
８２　第２遮光膜
９１　スペーサ層
９２　透明導電膜
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ　撮像装置
１０１　画素部
１０２　周辺回路部
１０３　分離部
１１０、１１０ＢＭ　画素
１２０　周辺回路

Claims (12)

  1. 　画素部と、前記画素部の周囲に設けられた周辺回路部と、を備える撮像装置であって、
    　前記画素部は、
    　光電変換膜と、
    　前記光電変換膜の上方に位置する上部電極と、
    　前記光電変換膜を間に挟んで前記上部電極に対向する下部電極と、
    　平面視において、前記光電変換膜の上面の一部に重なり、前記上部電極に電気的に接続された導電性の第１遮光膜と、
    を含み、
    　前記周辺回路部は、
    　周辺回路と、
    　平面視において、前記周辺回路の少なくとも一部に重なる第２遮光膜と、
    を含み、
    　前記第１遮光膜と前記第２遮光膜とは、分離されている
    　撮像装置。
  2. 　前記周辺回路部は、
    　前記光電変換膜と同一の材料を含み、平面視において、前記周辺回路の少なくとも一部に重なるスペーサ層を含み、
    　前記第２遮光膜は、前記スペーサ層の上方に位置している
    　請求項１に記載の撮像装置。
  3. 　前記光電変換膜の厚さと前記スペーサ層の厚さとは、同じである
    　請求項２に記載の撮像装置。
  4. 　前記周辺回路部は、さらに、前記第２遮光膜と前記スペーサ層との間に位置する絶縁層を含む
    　請求項２または３に記載の撮像装置。
  5. 　前記周辺回路は、サンプルホールド回路を含み、
    　前記第２遮光膜は、平面視において、前記サンプルホールド回路に重なる
    　請求項１から４のいずれか１項に記載の撮像装置。
  6. 　前記周辺回路は、サンプルホールド回路を含み、
    　平面視において、前記第１遮光膜と前記第２遮光膜との間には、前記サンプルホールド回路が配置されていない
    　請求項１から４のいずれか１項に記載の撮像装置。
  7. 　前記第１遮光膜の材料は前記第２遮光膜の材料と同じである、
    　請求項１から６のいずれか１項に記載の撮像装置。
  8. 　前記第２遮光膜は導電性を有し、
    　定電圧または接地電圧が前記第２遮光膜に印加される、
    　請求項１から７のいずれか１項に記載の撮像装置。
  9. 　前記第１遮光膜には、変動電圧が印加される
    　請求項１から８のいずれか１項に記載の撮像装置。
  10. 　前記第１遮光膜の厚さと前記第２遮光膜の厚さとは、同じである
    　請求項１から９のいずれか１項に記載の撮像装置。
  11. 　平面視において、前記第１遮光膜と前記第２遮光膜との間には、トランジスタが配置されていない
    　請求項１から１０のいずれか１項に記載の撮像装置。
  12. 　前記画素部は、さらに、前記第１遮光膜と前記上部電極との間に位置する絶縁層を含む
    　請求項１から１１のいずれか１項に記載の撮像装置。
PCT/JP2020/035649 2019-10-28 2020-09-18 撮像装置 WO2021084971A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021554177A JPWO2021084971A1 (ja) 2019-10-28 2020-09-18
CN202080070971.7A CN114514610A (zh) 2019-10-28 2020-09-18 摄像装置
US17/705,226 US20220216259A1 (en) 2019-10-28 2022-03-25 Imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-195650 2019-10-28
JP2019195650 2019-10-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/705,226 Continuation US20220216259A1 (en) 2019-10-28 2022-03-25 Imaging device

Publications (1)

Publication Number Publication Date
WO2021084971A1 true WO2021084971A1 (ja) 2021-05-06

Family

ID=75715128

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/035649 WO2021084971A1 (ja) 2019-10-28 2020-09-18 撮像装置

Country Status (4)

Country Link
US (1) US20220216259A1 (ja)
JP (1) JPWO2021084971A1 (ja)
CN (1) CN114514610A (ja)
WO (1) WO2021084971A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023106026A1 (ja) * 2021-12-08 2023-06-15 パナソニックＩｐマネジメント株式会社 撮像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114197A (ja) * 2010-11-24 2012-06-14 Panasonic Corp 固体撮像装置及びその製造方法
JP2012114838A (ja) * 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
JP2012204449A (ja) * 2011-03-24 2012-10-22 Sony Corp 固体撮像装置および電子機器
WO2014007132A1 (ja) * 2012-07-05 2014-01-09 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2016033980A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 撮像デバイス、撮像装置および撮像システム
WO2017094229A1 (ja) * 2015-12-03 2017-06-08 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019016667A (ja) * 2017-07-05 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114197A (ja) * 2010-11-24 2012-06-14 Panasonic Corp 固体撮像装置及びその製造方法
JP2012114838A (ja) * 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
JP2012204449A (ja) * 2011-03-24 2012-10-22 Sony Corp 固体撮像装置および電子機器
WO2014007132A1 (ja) * 2012-07-05 2014-01-09 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2016033980A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 撮像デバイス、撮像装置および撮像システム
WO2017094229A1 (ja) * 2015-12-03 2017-06-08 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019016667A (ja) * 2017-07-05 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023106026A1 (ja) * 2021-12-08 2023-06-15 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
US20220216259A1 (en) 2022-07-07
CN114514610A (zh) 2022-05-17
JPWO2021084971A1 (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
US11670652B2 (en) Imaging device including a photoelectric converter and a capacitive element having a dielectric film sandwiched between electrodes and a mode switching transistor
JP6785433B2 (ja) 撮像装置
CN107124565B (zh) 摄像装置
JP6390856B2 (ja) 撮像装置
CN106851136B (zh) 摄像设备和摄像***
CN108807434B (zh) 摄像装置及照相机***
JP2019165212A (ja) 撮像装置
US11094734B2 (en) Imaging device
CN111971800A (zh) 具备控制电极、透明电极和将上述控制电极与上述透明电极的侧面电连接的连接层的图像传感器
JP2019165211A (ja) 撮像装置
WO2021084971A1 (ja) 撮像装置
EP2981069B1 (en) Photoelectric conversion apparatus and photoelectric conversion system
WO2020202935A1 (ja) 光電変換装置
WO2020137188A1 (ja) 撮像装置
JP6689936B2 (ja) 撮像装置の製造方法
CN113016071A (zh) 摄像装置
WO2023106026A1 (ja) 撮像装置
JP7050111B2 (ja) 撮像装置
WO2024062746A1 (ja) 撮像装置および処理回路
WO2021235167A1 (ja) 撮像装置
JP2017103429A (ja) 撮像装置、および、撮像システム
CN116491127A (zh) 摄像装置
CN117859206A (zh) 摄像装置
CN118266083A (en) Image pickup apparatus
TW201911553A (zh) 拍攝裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20883623

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021554177

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20883623

Country of ref document: EP

Kind code of ref document: A1