WO2021079412A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2021079412A1
WO2021079412A1 PCT/JP2019/041366 JP2019041366W WO2021079412A1 WO 2021079412 A1 WO2021079412 A1 WO 2021079412A1 JP 2019041366 W JP2019041366 W JP 2019041366W WO 2021079412 A1 WO2021079412 A1 WO 2021079412A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
layer
wiring
film
frame
Prior art date
Application number
PCT/JP2019/041366
Other languages
English (en)
French (fr)
Inventor
達 岡部
家根田　剛士
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2019/041366 priority Critical patent/WO2021079412A1/ja
Priority to CN201980100939.6A priority patent/CN114600556A/zh
Priority to US17/762,321 priority patent/US20220415997A1/en
Publication of WO2021079412A1 publication Critical patent/WO2021079412A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Definitions

  • the present invention relates to a display device.
  • a self-luminous organic EL display device that uses an organic electroluminescence (hereinafter, also referred to as “EL”) element has attracted attention.
  • This organic EL display device includes, for example, a base substrate, a thin film transistor (hereinafter, also referred to as “TFT”) layer provided on the base substrate, and an organic EL element layer provided on the TFT layer. It is provided with a sealing film provided so as to cover the organic EL element layer.
  • the organic EL element layer includes, for example, a plurality of organic EL elements provided in a matrix.
  • the sealing film is a first inorganic sealing film provided so as to cover the organic EL element layer, an organic sealing film provided on the first inorganic sealing film, and a first inorganic sealing film. It is provided with a second inorganic sealing film provided so as to cover the organic sealing film.
  • the organic EL element includes a first electrode provided on the TFT layer, an organic EL layer provided on the first electrode, and a second electrode provided on the organic EL layer.
  • Patent Document 1 has a laminated structure in which inorganic film layers formed by a CVD (chemical vapor deposition) method or the like and organic film layers formed by an inkjet method or the like are alternately arranged, and emits organic light.
  • a display device including a thin film sealing layer covering the element is disclosed.
  • the organic sealing film is formed by the inkjet method as in the display device disclosed in Patent Document 1, the organic sealing is formed in the frame area around the display area in which a plurality of organic EL elements are arranged. It is necessary to provide a blocking wall in a frame shape for blocking the ink serving as a blocking film. Further, in the frame region of the organic EL display device, in order to supply a current to the organic EL element, the first frame is electrically connected to the power supply line constituting the TFT layer and a high power supply voltage (EL VDD) is input. A wiring and a second frame wiring that is electrically connected to the second electrode and receives a low power supply voltage (ELVSS) are provided.
  • EL VDD high power supply voltage
  • EVSS low power supply voltage
  • the present invention has been made in view of this point, and an object of the present invention is to suppress a short circuit between frame wirings.
  • a light emitting element layer in which a plurality of first electrodes, a common edge cover, a plurality of light emitting layers, and a common second electrode are sequentially laminated corresponding to a plurality of constituent subpixels, and the light emitting element layer are covered.
  • the display area is surrounded by a sealing film provided in which a first inorganic sealing film, an organic sealing film, and a second inorganic sealing film are laminated in this order, and a frame area around the display area, and the organic sealing is performed.
  • a first slit provided so as to overlap the peripheral end of the film and formed through the first flattening film and the second flattening film so as to penetrate the first flattening film and the second flattening film.
  • a first blocking wall that is separated from the first flattening film and the second flattening film in the display area, and a first blocking wall that surrounds the first blocking wall in the frame area.
  • a second dam separated from the first blocking wall via a second slit formed in the flattening film and the second flattening film so as to penetrate the first flattening film and the second flattening film.
  • the fourth interlayer insulating film provided between the third wiring layer and the fourth wiring layer is the first in the region where the first frame wiring and the second frame wiring face each other in a plan view. Since it covers at least one end of the first frame wiring and the second frame wiring exposed from the slit on the display area side, a short circuit between the frame wirings can be suppressed.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a display area of the organic EL display device along lines III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a frame region of the organic EL display device along the VI-VI line in FIG.
  • FIG. 12 is a plan view of a modified example 4 of the organic EL display device according to the first embodiment of the present invention, and is a view corresponding to FIG.
  • FIG. 13 is a plan view of a terminal portion in the frame region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 14 is a cross-sectional view of a terminal portion in the frame region of the organic EL display device along the XIV-XIV line in FIG.
  • FIG. 15 is a plan view of a terminal portion in the frame region of the modified example 5 of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 16 is a cross-sectional view of a terminal portion in the frame region of the modified example 5 of the organic EL display device along the XVI-XVI line in FIG.
  • FIG. 17 is a plan view of a terminal portion in a frame region of a modification 6 of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 18 is a cross-sectional view of a terminal portion in the frame region of the modified example 6 of the organic EL display device along the line XVIII-XVIII in FIG.
  • FIG. 19 is a cross-sectional view of a frame region of the organic EL display device according to the second embodiment of the present invention, and is a view corresponding to FIG. FIG.
  • FIG. 20 is a cross-sectional view of a frame region of the organic EL display device according to the second embodiment of the present invention, and is a view corresponding to FIG. 7.
  • FIG. 21 is a cross-sectional view of a frame region of a modified example of the organic EL display device according to the second embodiment of the present invention, and is a diagram corresponding to FIG. 20.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of a display area D of the organic EL display device 50a along the line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of the TFT layer 30 constituting the organic EL display device 50a.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of a display area D of the organic EL display device 50a along the line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of the TFT layer 30 constituting the organic EL display device 50a.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL
  • FIG. 5 is a cross-sectional view of the organic EL layer 33 constituting the organic EL display device 50a.
  • 6 and 7 are cross-sectional views of the frame region F of the organic EL display device 50a along the lines VI-VI and VII-VII in FIG.
  • FIG. 8 is an enlarged plan view of the region A in FIG. 9 to 12 are plan views of deformation examples 1 to 4 of the organic EL display device 50a, and are views corresponding to FIG.
  • FIG. 13 is a plan view of the terminal portion T of the frame region F of the organic EL display device 50a.
  • FIG. 14 is a cross-sectional view of the terminal portion T of the frame region F of the organic EL display device 50a along the XIV-XIV line in FIG.
  • the organic EL display device 50a includes, for example, a display area D provided in a rectangular shape for displaying an image, and a frame area F provided in a rectangular frame shape around the display area D. ing.
  • the rectangular display area D is illustrated, but the rectangular shape includes, for example, a shape having an arc-shaped side, a shape having an arc-shaped corner, and a part of the side.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix in the display area D. Further, in the display area D, as shown in FIG. 2, for example, a sub-pixel P having a red light emitting region Lr for displaying red, and a sub pixel P having a green light emitting region Lg for displaying green, And sub-pixels P having a blue light emitting region Lb for displaying blue are provided so as to be adjacent to each other. In the display area D, for example, one pixel is composed of three adjacent sub-pixels P having a red light emitting region Lr, a green light emitting region Lg, and a blue light emitting region Lb.
  • the terminal portion T is provided so as to extend in one direction (vertical direction in the figure). Further, in the frame area F, as shown in FIG. 1, the display area D and the terminal portion T can be bent (in a U shape) at, for example, 180 ° with the vertical direction in the drawing as the bending axis. The bent portion B is provided so as to extend in one direction (vertical direction in the figure). Further, in the terminal portion T, as will be described later, a plurality of terminals C (see FIG. 13) are arranged along the extending direction of the terminal portion T. Further, in the frame region F, as shown in FIGS.
  • a trench G having a substantially C shape in a plan view is formed on the first flattening film 19a and the second flattening film 22a, which will be described later, as the first flattening film. It is provided so as to penetrate the 19a and the second flattening film 22a.
  • the trench G is provided in a substantially C shape so that the terminal portion T side opens in a plan view.
  • the resin substrate layer 10 is made of, for example, a polyimide resin or the like.
  • the TFT layer 30 includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a provided on the base coat film 11, a plurality of second TFTs 9b (see FIG. 4), and a plurality of TFT layers 30.
  • the third TFT 9c and a plurality of capacitors 9d are provided.
  • the TFT layer 30 includes a first flattening film 19a, a fourth interlayer insulating film 20a, and a first flattening film 19a, which are sequentially provided on each first TFT 9a, each second TFT 9b, each third TFT 9c, and each capacitor 9d. 2 It is provided with a flattening film 22a.
  • the fourth interlayer insulating film 20a, the power supply line 21a, the relay layer 21b (fourth wiring layer), and the second flattening film 22a are sequentially laminated on the resin substrate layer 10.
  • the first wiring layer to the fourth wiring layer are, for example, a metal single layer film such as molybdenum (Mo), titanium (Ti), aluminum (Al), copper (Cu), tungsten (W), or It is formed of a metal laminated film such as Mo (upper layer) / Al (middle layer) / Mo (lower layer), Ti / Al / Ti, Al (upper layer) / Ti (lower layer), Cu / Mo, and Cu / Ti.
  • the first wiring layer and the second wiring layer are preferably formed of the same material as each other, and are formed of, for example, a molybdenum film having a thickness of about 200 nm.
  • the third wiring layer and the fourth wiring layer are preferably formed of the same material, for example, Ti / Al / Ti having a thickness of about 600 nm that can be etched with the same etching solution or etching gas. It is formed by the metal laminated film of.
  • the third wiring layer and the fourth wiring layer are formed thicker than the first wiring layer and the second wiring layer.
  • the laminated structure in which the fourth interlayer insulating film 20a is provided on the first flattening film 19a is illustrated, but the fourth interlayer insulating film 20a includes the source electrodes 18a and 18c, the drain electrode 18b, and the drain electrode 18b. It may be provided between 18d (third wiring layer) and the first flattening film 19a.
  • the fourth interlayer insulating film 20a is arranged on the first flattening film 19a, for example, when the fourth wiring layer is patterned by dry etching, the surface of the first flattening film 19a is etched. Can be suppressed and contamination in the chamber can be suppressed.
  • the fourth interlayer insulating film is the third wiring layer when the fourth wiring layer is patterned. It serves as a protective film.
  • a plurality of gate lines 14d are provided in the display area D so as to extend parallel to each other in the horizontal direction in the drawing.
  • a plurality of light emission control lines 14e are provided in the display area D so as to extend in parallel with each other in the lateral direction in the drawing. As shown in FIG. 2, each light emission control line 14e is provided so as to be adjacent to each gate line 14d.
  • a plurality of source lines 18f are provided in the display area D so as to extend parallel to each other in the vertical direction in the drawing. Further, in the TFT layer 30, as shown in FIG.
  • each sub-pixel P is provided with a first TFT 9a, a second TFT 9b, a third TFT 9c, and a capacitor 9d, respectively.
  • the base coat film 11 is composed of, for example, a single-layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride.
  • the first TFT 9a is electrically connected to the corresponding gate line 14d, source line 18f, and second TFT 9b in each sub-pixel P.
  • the first TFT 9a includes a semiconductor layer 12a, a first interlayer insulating film 13, a gate electrode 14a, a second interlayer insulating film 15, and a third interlayer insulating film 17 which are sequentially provided on the base coat film 11. , And a source electrode 18a and a drain electrode 18b.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11 as shown in FIG. 3, and has a channel region, a source region, and a drain region as described later.
  • the source electrode 18a and the drain electrode 18b are provided on the third interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b pass through the contact holes formed in the laminated film of the gate insulating film 13, the second interlayer insulating film 15, and the third interlayer insulating film 17. It is electrically connected to the source region and the drain region of the semiconductor layer 12a, respectively.
  • the first interlayer insulating film 13, the second interlayer insulating film 15, the third interlayer insulating film 17, and the fourth interlayer insulating film 20a described later are, for example, inorganic insulating films such as silicon nitride, silicon oxide, and silicon oxynitride. It is composed of a single-layer film or a laminated film.
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a, power supply line 21a, and third TFT 9c in each sub-pixel P.
  • the second TFT 9b has substantially the same structure as the first TFT 9a and the third TFT 9c described later.
  • the first interlayer insulating film 13 is provided as a gate insulating film so as to cover the semiconductor layer 12b.
  • the gate electrode 14b is provided on the first interlayer insulating film 13 so as to overlap the channel region of the semiconductor layer 12b.
  • the second interlayer insulating film 15 and the third interlayer insulating film 17 are provided in order so as to cover the gate electrode 14b as shown in FIG.
  • the source electrode 18c and the drain electrode 18d are provided on the third interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG.
  • the source electrode 18c and the drain electrode 18d pass through the contact holes formed in the laminated film of the first interlayer insulating film 13, the second interlayer insulating film 15, and the third interlayer insulating film 17. Therefore, they are electrically connected to the source region and the drain region of the semiconductor layer 12b, respectively.
  • top gate type first TFT 9a, second TFT 9b and third TFT 9c are illustrated, but the first TFT 9a, second TFT 9b and third TFT 9c may be bottom gate type.
  • the capacitor 9d is electrically connected to the corresponding first TFT 9a and the power supply line 21a in each sub-pixel P.
  • the capacitor 9d is provided with a lower conductive layer 14c formed of the same material as the gate electrode 14a and the like, and a second interlayer insulating film provided so as to cover the lower conductive layer 14c. 15 and an upper conductive layer 16a provided on the second interlayer insulating film 15 so as to overlap the lower conductive layer 14c are provided.
  • the upper conductive layer 16a is electrically connected to the power supply line 21a via contact holes (not shown) formed in the third interlayer insulating film 17, the first flattening film 19a, and the fourth interlayer insulating film 20a. ing.
  • the first flattening film 19a, the second flattening film 21a, and the edge cover 32a described later are made of an organic resin material such as a polyimide resin or an acrylic resin.
  • the organic EL element layer 35 is composed of a plurality of organic EL elements arranged in a matrix, and as shown in FIG. 3, a plurality of first electrodes 31a, edge covers 32a, and a plurality of which are sequentially provided on the TFT layer 30.
  • the organic EL layer 33 and the second electrode 34 of the above are provided.
  • the plurality of first electrodes 31a are provided in a matrix on the second flattening film 22a so as to correspond to the plurality of sub-pixels P.
  • the first electrode 31a is formed in the contact hole, the relay layer 21b, and the second flattening film 22a formed in the first flattening film 19a and the fourth interlayer insulating film 20a. It is electrically connected to the drain electrode 18d of each third TFT 9c through the contact hole.
  • the first electrode 31a has a function of injecting holes into the organic EL layer 33.
  • the first electrode 31a is more preferably formed of a material having a large work function in order to improve the hole injection efficiency into the organic EL layer 33.
  • examples of the material constituting the first electrode 31a include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au). , Titanium (Ti), Ruthenium (Ru), Manganese (Mn), Indium (In), Itterbium (Yb), Lithium Fluoride (LiF), Platinum (Pt), Palladium (Pd), Molybdenum (Mo), Iridium ( Examples include metal materials such as Ir) and tin (Sn). Further, the material constituting the first electrode 31a may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2).
  • the material constituting the first electrode 31a is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), or indium zinc oxide (IZO). There may be. Further, the first electrode 31a may be formed by laminating a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 32a is provided in a grid pattern so as to cover the peripheral end of each first electrode 31a so as to be common to the plurality of sub-pixels P.
  • each organic EL layer 33 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection, which are sequentially provided on the first electrode 31a. It has layer 5.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of bringing the energy levels of the first electrode 31a and the organic EL layer 33 closer to each other and improving the hole injection efficiency from the first electrode 31a to the organic EL layer 33.
  • Examples include hydrazone derivatives and stillben derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 31a to the organic EL layer 33.
  • examples of the material constituting the hole transport layer 2 include a porphyrin derivative, an aromatic tertiary amine compound, a styrylamine derivative, polyvinylcarbazole, a poly-p-phenylene vinylene, a polysilane, a triazole derivative, and an oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stillben derivatives, hydride amorphous silicon, Examples thereof include hydride amorphous silicon carbide, zinc sulfide, and zinc selenium.
  • the light emitting layer 3 when a voltage is applied by the first electrode 31a and the second electrode 34, holes and electrons are injected from the first electrode 31a and the second electrode 34, respectively, and the holes and electrons are recombined.
  • the light emitting layer 3 is formed of a material having high luminous efficiency.
  • the material constituting the light emitting layer 3 include a metal oxinoid compound [8-hydroxyquinolin metal complex], a naphthalene derivative, an anthracene derivative, a diphenylethylene derivative, a vinylacetone derivative, a triphenylamine derivative, a butadiene derivative, and a coumarin derivative.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.
  • the material constituting the electron transport layer 4 for example, as an organic compound, an oxadiazole derivative, a triazole derivative, a benzoquinone derivative, a naphthoquinone derivative, an anthraquinone derivative, a tetracyanoanthracinodimethane derivative, a diphenoquinone derivative, and a fluorenone derivative , Cyrol derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 34 and the organic EL layer 33 closer to each other and improving the efficiency of injecting electrons from the second electrode 34 into the organic EL layer 33.
  • the drive voltage of each organic EL element constituting the organic EL element layer 35 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of the material constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride. Examples thereof include inorganic alkaline compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO) and the like.
  • the second electrode 34 is provided so as to cover each organic EL layer 33 and the edge cover 32a so as to be common to the plurality of sub-pixels P. Further, the second electrode 34 has a function of injecting electrons into the organic EL layer 33. Further, the second electrode 34 is more preferably made of a material having a small work function in order to improve the electron injection efficiency into the organic EL layer 33.
  • the material constituting the second electrode 34 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), ytterbium (Y), and sodium (Na).
  • the second electrode 34 is, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), asstatin (At) / oxidized asstatin (AtO 2). ), Lithium (Li) / Aluminum (Al), Lithium (Li) / Calcium (Ca) / Aluminum (Al), Lithium Fluoride (LiF) / Calcium (Ca) / Aluminum (Al), etc. You may.
  • the second electrode 34 may be formed of, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). .. Further, the second electrode 34 may be formed by laminating a plurality of layers made of the above materials. Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). ..
  • the second electrode 34 may be formed by laminating a plurality of layers made of the above materials. Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg)
  • the sealing film 40 is provided so as to cover the second electrode 34, and the first inorganic sealing film 36, the organic sealing film 37, and the second electrode are laminated in this order on the second electrode 34. It is provided with an inorganic sealing film 38, and has a function of protecting each organic EL layer 33 of the organic EL element layer 35 from moisture and oxygen.
  • the first inorganic sealing film 36 and the second inorganic sealing film 38 are composed of, for example, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film.
  • the organic sealing film 37 is made of an organic resin material such as an acrylic resin, an epoxy resin, a silicone resin, a polyurea resin, a parylene resin, a polyimide resin, or a polyamide resin.
  • the organic EL display device 50a has a frame around the first blocking wall Wa and the first blocking wall Wa provided in a frame shape on the outside of the trench G in the frame region F. It is provided with a second damming wall Wb provided in a shape.
  • the first damming wall Wa is formed into the same layer by the lower resin layer 22b formed of the same material as the second flattening film 22a and the same material as the edge cover 32a. It includes a formed upper resin layer 32b. Further, as shown in FIGS. 6 and 7, the first damming wall Wa penetrates the first flattening film 19a and the second flattening film 22a through the first flattening film 19a and the second flattening film 22a. It is provided so as to be separated from the first flattening film 19a and the second flattening film 22a of the display region D through the first slit Sa formed in a frame shape as described above.
  • the first blocking wall Wa is provided so as to overlap the peripheral end of the organic sealing film 37 of the sealing film 40 so as to suppress the spread of ink that becomes the organic sealing film 37 of the sealing film 40. It is configured in.
  • the second damming wall Wb is made of the same material as the first flattening film 19a, the lower resin layer 19b formed in the same layer as the first flattening film 19a, and the same material as the second flattening film 22a. It includes a middle layer resin layer 22c formed in the same layer and an upper layer resin layer 32c formed in the same layer with the same material as the edge cover 32a. Further, as shown in FIGS. 6 and 7, the second damming wall Wb is first flattened on the first flattening film 19a (lower layer resin layer 19b) and the second flattening film 22a (middle layer resin layer 22c).
  • a frame-shaped second slit Sb is formed so as to penetrate the film 19a (lower layer resin layer 19b) and the second flattening film 22a (middle layer resin layer 22c) so as to be separated from the first blocking wall Wa. It is provided.
  • the organic EL display device 50a is provided as the third wiring layer in the frame area F, extends widely at the opening portion of the trench G, and the display area D side is inside the trench G.
  • a first frame wiring 18h that extends linearly and has both ends on the opposite side of the display area D extending to the terminal portion T is provided.
  • the first frame wiring 18h is electrically connected to the power supply line 21a on the display area D side of the frame area F, and is configured so that a high power supply voltage (EL VDD) is input at the terminal portion T.
  • EL VDD high power supply voltage
  • the organic EL display device 50a is provided in the frame region F on the outside of the trench G in a substantially C shape as the third wiring layer, and both ends of the organic EL display device 50a extend to the terminal portion T.
  • the wiring 18i is provided.
  • the second frame wiring 18i is electrically connected to the second electrode 34 via the first conductive layer 31b formed in the trench G, and has a low power supply voltage at the terminal portion T. (ELVSS) is configured to be input.
  • the first conductive layer 31b is formed in the same layer as the first electrode 31a with the same material, and overlaps with the second frame wiring 18i via the first slit Sa in the frame region F. It is provided so as to electrically connect the second frame wiring 18i and the second electrode 34.
  • the fourth interlayer insulating film 20a (hatched portion in the drawing) is as shown in FIG. , It is provided so as to cover the end portion of the second frame wiring 18i exposed from the first slit Sa and the first frame wiring 18h.
  • the fourth interlayer insulating film 20a that covers the end of the second frame wiring 18i exposed from the first slit Sa and the first frame wiring 18h is illustrated, but the fourth interlayer insulating film 20a is illustrated. May be the following fourth interlayer insulating film 20aa (Modified Example 1), 20ab (Modified Example 2), 20ac (Modified Example 3), 20ad (Modified Example 4), and the like. That is, in the region where the first frame wiring 18h and the second frame wiring 18i face each other in a plan view, the fourth interlayer insulating film 20a is the first frame wiring 18h and the second frame wiring 18i exposed from the first slit Sa. If it is provided so as to cover at least one end on the display area D side, short-circuiting of the first frame wiring 18h and the second frame wiring 18i can be suppressed.
  • the fourth interlayer insulating film 20aa covers all of the first frame wiring 18h exposed from the first slit Sa in the region where the first frame wiring 18h and the second frame wiring 18i face each other in a plan view. It is provided so as to cover.
  • the fourth interlayer insulating film 20ab has the first frame wiring 18h and the first frame wiring 18h exposed from the first slit Sa in the region where the first frame wiring 18h and the second frame wiring 18i face each other in a plan view. 2 It is provided so as to cover the end portion of the frame wiring 18i on the display area D side.
  • a distance (double arrow portion in the figure) between the first frame wiring 18h and the second frame wiring 18i is gained in the lower side wall of the first slit Sa. Therefore, it is possible to suppress a short circuit between the first frame wiring 18h and the second frame wiring 18i.
  • the fourth interlayer insulating film 20ac displays the first frame wiring 18h exposed from the first slit Sa in the region where the first frame wiring 18h and the second frame wiring 18i face each other in a plan view. It is provided so as to cover the end portion on the region D side.
  • the distance between the first frame wiring 18h and the second frame wiring 18i (double arrow portion in the figure) is increased in the lower side wall of the first slit Sa. Therefore, it is possible to suppress a short circuit between the first frame wiring 18h and the second frame wiring 18i.
  • the first flattening film 19a underneath the second flattening film 22a is not covered with the fourth interlayer insulating films 20aa, 20ab, 20ac and 20ad, and the first flattening is performed. It is possible to efficiently degas when forming the film 19a.
  • the first frame wiring 18h and the second frame wiring 18i exposed from the first slit Sa are provided so as to cover at least one end on the display area D side.
  • the fourth interlayer insulating film 20a is illustrated, the fourth interlayer insulating film 20a is provided so as to cover all of the first frame wiring 18h exposed from the second slit Sb, or is exposed from the second slit Sb. It may be provided so as to cover the end portion of the frame wiring 18i opposite to the display area D.
  • the fourth interlayer insulating film 20a is exposed not only from at least one end of the first frame wiring 18h and the second frame wiring 18i exposed from the first slit Sa on the display area D side, but also from the second slit Sb. It may be provided so as to cover at least one end of the first frame wiring 18h and the second frame wiring 18i on the opposite side to the display area D.
  • the second flattening film covering the first flattening film 19a is covered. It may be formed on the 22a, and of the second flattening film 22a covering the first flattening film 19a, it is formed on the flattening film that exposes the end portion of the second frame wiring 18i and the first frame wiring 18h. There is.
  • the organic EL display device 50a includes a plurality of terminals C arranged in two rows in the extending direction of the terminal portion T in the terminal portion T of the frame region F.
  • the terminal C is provided as the third wiring layer, and the gate wire 14d, the light emission control line 14e, the source wire 18f, the first frame wiring 18h, the second frame wiring 18i, etc.
  • a first terminal electrode 18t electrically connected to the first terminal electrode 18t and a second terminal electrode 21t provided as the fourth wiring layer and electrically connected to the first terminal electrode 18t are provided.
  • a terminal second opening Mtb that exposes the contact portion of the first terminal electrode 21t is formed on the second flattening film 22d provided on the second terminal electrode 21t.
  • the second flattening film 22d is formed in the same layer as the second flattening film 22a in the display region D with the same material.
  • the fourth interlayer insulating film 20a provided between the first flattening film 19c and the second flattening film 22d has terminals so as to overlap with the second terminal electrode 21t.
  • a third opening Mtc is formed.
  • the peripheral edge of the terminal third opening Mtc is arranged outside the peripheral edge of the terminal first opening Mta and the peripheral edge of the terminal second opening Mtb.
  • the second terminal electrode 21t is in contact with the first terminal electrode 18t via the terminal first opening Mta, and is also referred to as an anisotropic conductive film (hereinafter referred to as “ACF””. It is electrically connected to the counter electrode 61 of the flexible printed circuit board (hereinafter also referred to as “FPC”) 65 via the (referred to as) 70.
  • the FPC 65 includes a flexible circuit board main body 60 and a counter electrode 61 provided on the surface of the FPC main body 60.
  • the peripheral edge of the terminal third opening Mtc is arranged outside the peripheral edge of the terminal first opening Mta and the peripheral edge of the terminal second opening Mtb.
  • the organic EL display devices 50aa modification example 5
  • 50ab modification example 6
  • FIG. 15 is a plan view of the terminal portion T of the organic EL display device 50aa, which is a modification 5 of the organic EL display device 50a.
  • FIG. 16 is a cross-sectional view of the terminal portion T of the organic EL display device 50aa along the XVI-XVI line in FIG. Further, FIG.
  • FIG. 17 is a plan view of the terminal portion T of the organic EL display device 50ab, which is a modification 6 of the organic EL display device 50a. Further, FIG. 18 is a cross-sectional view of the terminal portion T of the organic EL display device 50ab along the line XVIII-XVIII in FIG.
  • the terminal C is attached to the first terminal electrode 18ta corresponding to the first terminal electrode 18t described above and the second terminal electrode 21t described above. It is provided with a corresponding second terminal electrode 21ta.
  • the first flattening film 19ca provided on the first terminal electrode 18ta has a terminal first opening Mta that exposes the contact portion of the first terminal electrode 18ta. It is formed.
  • the first flattening film 19ca is formed in the same layer as the first flattening film 19a in the display region D with the same material.
  • the fourth interlayer insulating film 20ae provided between the first flattening film 19ca and the second flattening film 22da has the terminal first opening Mta and the terminal first opening Mta in a plan view.
  • the terminal third opening Mtc is formed so as to include the terminal second opening Mtb.
  • the second terminal electrode 21ta is in contact with the first terminal electrode 18ta via the terminal first opening Mta and is electrically connected to the counter electrode 61 of the FPC 65 via the ACF 70. ing. Further, as shown in FIG. 15, the second terminal electrode 21ta is provided so as to include the terminal third opening Mtc and its peripheral edge in a plan view.
  • the film thickness of the ACF 70 can be made thinner than that of the organic EL display device 50a, and contact defects can be suppressed, so that the yield of the mounting process can be improved.
  • the terminal C is attached to the first terminal electrode 18tb corresponding to the first terminal electrode 18t described above and the second terminal electrode 21t described above. It is provided with a corresponding second terminal electrode 21tb.
  • the first flattening film 19cc provided on the first terminal electrode 18tb has a terminal first opening Mta that exposes the contact portion of the first terminal electrode 18ta. It is formed.
  • the first flattening film 19cc is formed in the same layer as the first flattening film 19a in the display region D with the same material.
  • the second flattening film 22da provided on the second terminal electrode 21ta is formed with a terminal second opening Mtb that exposes the contact portion of the first terminal electrode 21ta.
  • the terminal second opening Mtb is provided outside the terminal first opening Mta so as not to overlap the terminal first opening Mta in a plan view.
  • the first terminal electrode 18tb has substantially the same configuration as the above-mentioned first terminal electrode 18t, and is provided so as to overlap the terminal second opening Mtb in a plan view as shown in FIGS. 17 and 18. ing.
  • the fourth interlayer insulating film 20ae provided between the first flattening film 19ca and the second flattening film 22da has the terminal first opening Mta and the terminal first opening Mta in a plan view.
  • the terminal third opening Mtc is formed so as to include the terminal second opening Mtb.
  • the film thickness of the ACF 70 can be made thinner than that of the organic EL display device 50a, and contact defects can be suppressed, so that the yield of the mounting process can be improved.
  • each terminal C has a relatively thick first terminal electrode 18tb of the third wiring layer and a relatively thick second terminal electrode 21tb of the fourth wiring layer laminated. Therefore, the rigidity is ensured even after the glass substrate is peeled from the resin substrate layer 10, and the yield of the mounting process can be improved.
  • a gate signal is input to the first TFT 9a via the gate line 14d, so that the first TFT 9a is turned on and the gate of the second TFT 9b is passed through the source line 18f.
  • a predetermined voltage corresponding to the source signal is written to the electrode 14b and the capacitor 9d and the light emission control signal is input to the third TFT 9c via the light emission control line 14e, the third TFT 9c is turned on and the gate voltage of the second TFT 9b is turned on.
  • the current corresponding to the above is supplied from the power supply line 21a to the organic EL layer 33, the light emitting layer 3 of the organic EL layer 33 emits light, and the image is displayed.
  • the gate voltage of the second TFT 9b is held by the capacitor 9d, so that the light emitting layer 3 emits light until the gate signal of the next frame is input. It is maintained at each sub-pixel P.
  • the method for manufacturing the organic EL display device 50a of the present embodiment includes a TFT layer forming step, an organic EL element layer forming step, a sealing film forming step, and a mounting step.
  • ⁇ TFT layer forming process> For example, on the surface of the resin substrate layer 10 formed on the glass substrate, a base coat film 11, the first TFT 9a, the second TFT 9b, the third TFT 9c, the capacitor 9d, the first flattening film 19a, and the fourth interlayer insulation are used by using a well-known method.
  • the TFT layer 30 is formed by forming the film 20a, the power supply line 21a, the second flattening film 22a, and the like.
  • the first electrode 31a, the edge cover 32a, and the organic EL layer 33 are used by a well-known method.
  • the hole transport layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5), and the second electrode 34 are formed to form the organic EL element layer 35.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is used on the surface of the substrate on which the organic EL element layer 35 formed in the organic EL element layer forming step is formed. Is formed into a film by the plasma CVD method to form the first inorganic sealing film 36.
  • an organic resin material such as an acrylic resin is formed on the surface of the substrate on which the first inorganic film 36 is formed by, for example, an inkjet method to form the organic sealing film 37.
  • the glass substrate is irradiated from the glass substrate side of the resin substrate layer 10 to irradiate the glass substrate from the lower surface of the resin substrate layer 10.
  • a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the protective sheet attached to the surface of the sealing film 40 in the sealing film forming step is partially removed by, for example, irradiating the protective sheet with a laser beam, and each terminal C of the terminal portion T is removed. To expose.
  • the FPC 65 is mounted on the terminal portion T by pressing the FPC 65 with a crimping tool.
  • the fourth interlayer insulating film 20a provided between the first flattening film 19a and the power supply line 21a is the first frame in a plan view.
  • the end portion of the second frame wiring 18i exposed from the first slit Sa and the second slit Sb and the first frame wiring 18h are covered. Therefore, even if a metal film serving as the first electrode 31a remains between the first frame wiring 18h and the second frame wiring 18i at the lower part of each side wall of the first slit Sa and the second slit Sb, it is the first in a plan view.
  • each terminal C of the terminal portion T has a relatively thick first terminal electrode 18t of the third wiring layer and a relatively thick second terminal electrode of the fourth wiring layer. Since the 21t is laminated, the rigidity is ensured even after the glass substrate is peeled from the resin substrate layer 10, and the yield of the mounting process can be improved.
  • FIGS. 19 and 20 are cross-sectional views of the frame region F of the organic EL display device 50b of the present embodiment, and are views corresponding to FIGS. 6 and 7 described in the first embodiment.
  • FIG. 21 is a cross-sectional view of the frame region F of the organic EL display device 50ba, which is a modification of the organic EL display device 50b, and is a view corresponding to FIG. 20.
  • the same parts as those in FIGS. 1 to 18 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device 50b includes a resin substrate layer 10, a TFT layer 30 provided on the resin substrate layer 10, and a light emitting element on the TFT layer 30. It is provided with an organic EL element layer 35 provided as a surface, and a sealing film 40 provided so as to cover the organic EL element layer 35.
  • the organic EL display device 50b has a first damming wall Wa provided in a frame shape on the outside of the trench G in the frame region F and a first dam. It is provided with a second damming wall Wb provided in a frame shape around the stop wall Wa.
  • the organic EL display device 50b is a first frame wiring 18h mainly provided in an open portion of the trench G in the frame region F, and the trench G.
  • a second frame wiring 18i provided on the outside in a substantially C shape is provided.
  • a second conductive layer 21c formed in the same layer as the power supply line 21a is provided on the second frame wiring 18i.
  • the second conductive layer 21c is provided as the fourth wiring layer in the first slit Sa and the second slit Sb.
  • the second conductive layer 21c is in contact with the first conductive layer 31b and the second frame wiring 18i.
  • the fourth interlayer insulating film 20b corresponding to the fourth interlayer insulating film 20a of the first embodiment is on the display area D side in the second frame wiring 18i exposed from the first slit Sa.
  • the fourth interlayer insulating film 20b is provided with a first opening Ma for exposing the second frame wiring 18i, and the second conductive layer 21c is exposed from the first opening Ma. It is provided so as to cover all of the second frame wiring 18h.
  • the third conductive layer 21d is provided so as to cover all of the first frame wiring 18h exposed from the second opening Mb, so that the third conductive layer 21d is in contact with the first frame wiring 18h. ..
  • the first flattening film 19a is provided with a third opening Mc that exposes the first frame wiring 18h between the first slit Sa and the display area D.
  • a fourth conductive layer 21e is provided as the fourth wiring layer. As shown in FIG. 20, the fourth conductive layer 21e is provided so as to cover all of the first frame wiring 18h exposed from the third opening Mc.
  • the organic EL display device 50b in which the third conductive layer 21d is provided so as to overlap the first blocking wall Wa is illustrated, but as shown in FIG. 21, other than the third conductive layer 21d.
  • the organic EL display device 50ba may be provided with a third conductive layer 21da so as to overlap the second blocking wall Wb.
  • the first blocking wall Wa and the second blocking wall Wb have similar cross-sectional structures to each other, and the second blocking wall Wb is the same as the second flattening film 22a.
  • the lower layer resin layer 22ba formed in the same layer by the material and the upper layer resin layer 32c formed in the same layer by the same material as the edge cover 32a are provided.
  • the fourth interlayer insulating film 20ba corresponding to the fourth interlayer insulating film 20b has a second opening Mba that overlaps with the second blocking wall Wb and exposes the first frame wiring 18h. It is provided.
  • the organic EL display device 50b of the present embodiment forms the second conductive layer 21c and the third conductive layer 21d when the power supply line 21a is formed in the manufacturing method of the organic EL display device 50a of the first embodiment. By doing so, it can be manufactured.
  • the fourth interlayer insulating film 20b provided between the first flattening film 19a and the power supply line 21a is the first frame in a plan view.
  • the first frame wiring 18h exposed from the first slit Sa and the second slit Sb is covered. Therefore, even if a metal film serving as the first electrode 31a remains between the first frame wiring 18h and the second frame wiring 18i at the lower part of each side wall of the first slit Sa and the second slit Sb, it is the first in a plan view.
  • the first frame wiring 18h and the second frame wiring 18i face each other, the first frame wiring 18h and the second frame wiring 18i are covered with the fourth interlayer insulating film 20b, so that the first frame wiring 18h and the second frame wiring 18h and the second frame wiring 18i It is possible to suppress a short circuit of the frame wiring 18i.
  • the third conductive layer 21d and the fourth conductive layer 21e are laminated on the first frame wiring 18h, and the second conductive layer 21c is formed on the second frame wiring 18i. Since they are laminated, the wiring resistance of the first frame wiring 18h and the second frame wiring 18i can be reduced.
  • an organic EL layer having a five-layer laminated structure of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer has been exemplified. It may have a three-layer laminated structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer.
  • an organic EL display device in which the electrode of the TFT connected to the first electrode is used as the drain electrode is illustrated, but in the present invention, the electrode of the TFT connected to the first electrode is used as the source electrode. It can also be applied to an organic EL display device to be called.
  • the organic EL display device has been described as an example of the display device, but the present invention can be applied to a display device including a plurality of light emitting elements driven by an electric current.
  • the present invention can be applied to a display device provided with a QLED (Quantum-dot light emission diode) which is a light emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emission diode
  • the present invention is useful for flexible display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

ＴＦＴ層では、半導体層、第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第１平坦化膜、第４配線層及び第２平坦化膜が順に積層され、第３配線層と第４配線層との間に第４層間絶縁膜（２０ａ）が設けられ、第４層間絶縁膜（２０ａ）は、第３配線層の第１額縁配線（１８ｈ）及び第２額縁配線（１８ｉ）とが平面視で対向する領域において、第１平坦化膜及び第２平坦化膜（２２ａ）に形成された第１スリット（Ｓａ）から露出する第１額縁配線（１８ｈ）及び第２額縁配線（１８ｉ）の少なくとも一方の表示領域側の端部を覆うように設けられている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置は、例えば、ベース基板と、ベース基板上に設けられた薄膜トランジスタ（thin film transistor、以下、「ＴＦＴ」とも称する）層と、ＴＦＴ層上に設けられた有機ＥＬ素子層と、有機ＥＬ素子層を覆うように設けられた封止膜とを備えている。ここで、有機ＥＬ素子層は、例えば、マトリクス状に設けられた複数の有機ＥＬ素子を備えている。また、封止膜は、有機ＥＬ素子層を覆うように設けられた第１無機封止膜と、第１無機封止膜上に設けられた有機封止膜と、第１無機封止膜上に有機封止膜を覆うように設けられた第２無機封止膜とを備えている。なお、有機ＥＬ素子は、ＴＦＴ層上に設けられた第１電極と、第１電極上に設けられた有機ＥＬ層と、有機ＥＬ層上に設けられた第２電極とを備えている。
　例えば、特許文献１には、ＣＶＤ（chemical vapor deposition）法等により形成された無機膜層と、インクジェット法等により形成された有機膜層とが交互に配置された積層構造を有し、有機発光素子を覆う薄膜封止層を備えた表示装置が開示されている。
特開２０１４－８６４１５号公報
　ところで、上記特許文献１に開示された表示装置のように、有機封止膜をインクジェット法により形成する場合には、複数の有機ＥＬ素子が配置された表示領域の周囲の額縁領域に、有機封止膜となるインクを堰き止めるための堰き止め壁を枠状に設ける必要がある。また、有機ＥＬ表示装置の額縁領域には、有機ＥＬ素子に電流を供給するために、ＴＦＴ層を構成する電源線に電気的に接続され、高電源電圧（ＥＬＶＤＤ）が入力される第１額縁配線、及び第２電極に電気的に接続され、低電源電圧（ＥＬＶＳＳ）が入力される第２額縁配線が設けられている。これらの第１額縁配線及び第２額縁配線は、表示領域の周囲から互いに隣り合った状態で堰き止め壁を横切って額縁領域の端部の端子部に到達するように設けられている。ここで、第１額縁配線及び第２額縁配線上に平坦化膜が設けられ、平坦化膜上に第１電極が設けられ、上記堰き止め壁が平坦化膜と同一層に同一材料により形成されている場合には、堰き止め壁の側壁下部において、第１電極となる金属膜をパターンニングするためのレジストパターンが厚く形成されてしまう。そうなると、第１額縁配線及び第２額縁配線の間に不要な金属膜が残存してしまうので、第１額縁配線及び第２額縁配線が短絡するおそれがある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、額縁配線間の短絡を抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられ、半導体層、第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第１平坦化膜、第４配線層及び第２平坦化膜が順に積層された薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられ、表示領域を構成する複数のサブ画素に対応して複数の第１電極、共通のエッジカバー、複数の発光層、及び共通の第２電極が順に積層された発光素子層と、上記発光素子層を覆うように設けられ、第１無機封止膜、有機封止膜及び第２無機封止膜が順に積層された封止膜と、上記表示領域の周囲の額縁領域に該表示領域を囲み、上記有機封止膜の周端部に重なるように設けられ、上記第１平坦化膜及び上記第２平坦化膜に該第１平坦化膜及び該第２平坦化膜を貫通するように形成された第１スリットを介して上記表示領域の上記第１平坦化膜及び上記第２平坦化膜と離間する第１堰き止め壁と、上記額縁領域に上記第１堰き止め壁を囲むように設けられ、上記第１平坦化膜及び上記第２平坦化膜に該第１平坦化膜及び該第２平坦化膜を貫通するように形成された第２スリットを介して上記第１堰き止め壁と離間する第２堰き止め壁と、上記表示領域に上記第４配線層として設けられ、薄膜トランジスタを介して上記各第１電極に電気的に接続された電源線と、上記額縁領域に上記第３配線層として設けられ、上記電源線に電気的に接続された第１額縁配線と、上記額縁領域に上記第３配線層として設けられ、上記第２電極に電気的に接続された第２額縁配線と、上記額縁領域に上記第１電極と同一材料により同一層に設けられ、上記第１スリットを介して上記第２額縁配線と重なり、該第２額縁配線及び上記第２電極を電気的に接続する第１導電層とを備えた表示装置であって、上記第３配線層と上記第４配線層との間には、第４層間絶縁膜が設けられ、上記第４層間絶縁膜は、平面視で上記第１額縁配線と上記第２額縁配線とが対向する領域において、上記第１スリットから露出する上記第１額縁配線及び上記第２額縁配線の少なくとも一方の上記表示領域側の端部を覆うように設けられていることを特徴とする。
　本発明によれば、第３配線層と第４配線層との間に設けられた第４層間絶縁膜が、平面視で第１額縁配線と第２額縁配線との対向する領域において、第１スリットから露出する第１額縁配線及び第２額縁配線の少なくとも一方の表示領域側の端部を覆っているので、額縁配線間の短絡を抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、図１中のIII－III線に沿った有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。 図６は、図１中のVI－VI線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図７は、図１中のVII－VII線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図８は、図１中の領域Ａを拡大した平面図である。 図９は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例１の平面図であり、図８に相当する図である。 図１０は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例２の平面図であり、図８に相当する図である。 図１１は、図１０は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例３の平面図であり、図８に相当する図である。 図１２は、図１０は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例４の平面図であり、図８に相当する図である。 図１３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の額縁領域における端子部の平面図である。 図１４は、図１３中のXIV－XIV線に沿った有機ＥＬ表示装置の額縁領域における端子部の断面図である。 図１５は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例５の額縁領域における端子部の平面図である。 図１６は、図１５中のXVI－XVI線に沿った有機ＥＬ表示装置の変形例５の額縁領域における端子部の断面図である。 図１７は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例６の額縁領域における端子部の平面図である。 図１８は、図１７中のXVIII－XVIII線に沿った有機ＥＬ表示装置の変形例６の額縁領域における端子部の断面図である。 図１９は、本発明の第２の実施形態に係る有機ＥＬ表示装置の額縁領域の断面図であり、図６に相当する図である。 図２０は、本発明の第２の実施形態に係る有機ＥＬ表示装置の額縁領域の断面図であり、図７に相当する図である。 図２１は、本発明の第２の実施形態に係る有機ＥＬ表示装置の変形例の額縁領域の断面図であり、図２０に相当する図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１８は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機ＥＬ素子層を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図である。また、図３は、図１中のIII－III線に沿った有機ＥＬ表示装置５０ａの表示領域Ｄの断面図である。また、図４は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層３０の等価回路図である。また、図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層３３の断面図である。また、図６及び図７は、図１中のVI－VI線及びVII－VII線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの断面図である。図８は、図１中の領域Ａを拡大した平面図である。また、図９～図１２は、有機ＥＬ表示装置５０ａの変形例１～変形例４の平面図であり、図８に相当する図である。また、図１３は、有機ＥＬ表示装置５０ａの額縁領域Ｆの端子部Ｔの平面図である。また、図１４は、図１３中のXIV－XIV線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの端子部Ｔの断面図である。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に矩形枠状に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれている。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中右端部には、端子部Ｔが一方向（図中縦方向）に延びるように設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中縦方向を折り曲げの軸として、例えば、１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中縦方向）に延びるように設けられている。また、端子部Ｔには、後述するように、端子部Ｔの延びる方向に沿って複数の端子Ｃ（図１３参照）が配列されている。また、額縁領域Ｆにおいて、後述する第１平坦化膜１９ａ及び第２平坦化膜２２ａには、図１及び図６に示すように、平面視で略Ｃ状のトレンチＧが第１平坦化膜１９ａ及び第２平坦化膜２２ａを貫通するように設けられている。ここで、トレンチＧは、図１に示すように、平面視で端子部Ｔ側が開口するように略Ｃ字状に設けられている。
　有機ＥＬ表示装置５０ａは、図３に示すように、ベース基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に発光素子層として設けられた有機ＥＬ素子層３５と、有機ＥＬ素子層３０上に設けられた封止膜４０とを備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層３０は、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ（図４参照）、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄとを備えている。また、ＴＦＴ層３０は、図３に示すように、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に順に設けられた第１平坦化膜１９ａ、第４層間絶縁膜２０ａ及び第２平坦化膜２２ａとを備えている。
　ＴＦＴ層３０では、図３に示すように、半導体層１２ａ及び１２ｂと、第１層間絶縁膜１３と、ゲート電極１４ａ及び１４ｂ並びに下部導電層１４ｃ（第１配線層）と、第２層間絶縁膜１５と、上部導電層１６ａ（第２配線層）と、第３層間絶縁膜１７と、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ（第３配線層）と、第１平坦化膜１９ａと、第４層間絶縁膜２０ａと、電源線２１ａ及び中継層２１ｂ（第４配線層）と、第２平坦化膜２２ａとが樹脂基板層１０上に順に積層されている。ここで、上記第１配線層～上記第４配線層は、例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）等の金属単層膜、又はＭｏ（上層）／Ａｌ（中層）／Ｍｏ（下層）、Ｔｉ／Ａｌ／Ｔｉ、Ａｌ（上層）／Ｔｉ（下層）、Ｃｕ／Ｍｏ、Ｃｕ／Ｔｉ等の金属積層膜により形成されている。また、上記第１配線層及び上記第２配線層は、互いに同じ材料に形成されていることが好ましく、例えば、厚さ２００ｎｍ程度のモリブデン膜等により形成されている。また、上記第３配線層及び上記第４配線層は、互いに同じ材料に形成されていることが好ましく、例えば、同じエッチング液やエッチングガスでエッチング可能な厚さ６００ｎｍ程度のＴｉ／Ａｌ／Ｔｉ等の金属積層膜により形成されている。なお、上記第３配線層及び上記第４配線層は、上記第１配線層及び上記第２配線層よりも厚く形成されている。
　なお、本実施形態では、第４層間絶縁膜２０ａが第１平坦化膜１９ａ上に設けられた積層構造を例示したが、第４層間絶縁膜２０ａは、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ（第３配線層）と第１平坦化膜１９ａとの間に設けられていてもよい。ここで、第４層間絶縁膜２０ａが第１平坦化膜１９ａ上に配置される場合には、例えば、第４配線層をドライエッチングでパターニングする際に、第１平坦化膜１９ａの表面のエッチングが抑制され、チャンバー内の汚染を抑制することができる。また、第３配線層と第１平坦化膜１９ａとの間に第４層間絶縁膜が配置される場合には、第４配線層をパターニングする際に第４層間絶縁膜が第３配線層の保護膜となる。
　ＴＦＴ層３０では、表示領域Ｄにおいて、図２及び図４に示すように、図中横方向に互いに平行に延びるように複数のゲート線１４ｄが設けられている。また、ＴＦＴ層３０では、表示領域Ｄにおいて、図２及び図４に示すように、図中横方向に互いに平行に延びるように複数の発光制御線１４ｅが設けられている。なお、各発光制御線１４ｅは、図２に示すように、各ゲート線１４ｄと隣り合うように設けられている。また、ＴＦＴ層３０では、表示領域Ｄにおいて、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。また、ＴＦＴ層３０では、表示領域Ｄにおいて、図１に示すように、電源線２１ａが格子状に設けられている。また、ＴＦＴ層３０では、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ及びキャパシタ９ｄがそれぞれ設けられている。
　ベースコート膜１１は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４ｄ、ソース線１８ｆ及び第２ＴＦＴ９ｂに電気的に接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、第１層間絶縁膜１３、ゲート電極１４ａ、第２層間絶縁膜１５、第３層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、図３に示すように、ベースコート膜１１上に島状に設けられ、後述するように、チャネル領域、ソース領域及びドレイン領域を有している。また、半導体層１２ａ及び後述する半導体層１２ｂは、例えば、低温ポリシリコン膜やＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体膜等により形成されている。また、第１層間絶縁膜１３は、図３に示すように、半導体層１２ａを覆うようにゲート絶縁膜として設けられている。また、ゲート電極１４ａは、図３に示すように、第１層間絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第２層間絶縁膜１５及び第３層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第３層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第２層間絶縁膜１５及び第３層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ電気的に接続されている。なお、第１層間絶縁膜１３、第２層間絶縁膜１５、第３層間絶縁膜１７及び後述する第４層間絶縁膜２０ａは、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ、電源線２１ａ及び第３ＴＦＴ９ｃに電気的に接続されている。なお、第２ＴＦＴ９ｂは、第１ＴＦＴ９ａ及び後述する第３ＴＦＴ９ｃと実質的に同じ構造を有している。
　第３ＴＦＴ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第２ＴＦＴ９ａ、電源線２１ａ及び発光制御線１４ｅに電気的に接続されている。また、第３ＴＦＴ９ｃは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、第１層間絶縁膜１３、ゲート電極１４ｂ、第２層間絶縁膜１５、第３層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、図３に示すように、ベースコート膜１１上に島状に設けられ、半導体層１２ａと同様に、チャネル領域、ソース領域及びドレイン領域を有している。また、第１層間絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うようにゲート絶縁膜として設けられている。また、ゲート電極１４ｂは、図３に示すように、第１層間絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第２層間絶縁膜１５及び第３層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第３層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第１層間絶縁膜１３、第２層間絶縁膜１５及び第３層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを例示したが、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃは、ボトムゲート型であってもよい。
　キャパシタ９ｄは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線２１ａに電気的に接続されている。ここで、キャパシタ９ｄは、図３に示すように、ゲート電極１４ａ等と同一層に同一材料により形成された下部導電層１４ｃと、下部導電層１４ｃを覆うように設けられた第２層間絶縁膜１５と、第２層間絶縁膜１５上に下部導電層１４ｃと重なるように設けられた上部導電層１６ａとを備えている。なお、上部導電層１６ａは、第３層間絶縁膜１７、第１平坦化膜１９ａ及び第４層間絶縁膜２０ａに形成されたコンタクトホール（不図示）を介して電源線２１ａに電気的に接続されている。
　第１平坦化膜１９ａ、第２平坦化膜２１ａ及び後述するエッジカバー３２ａは、例えば、ポリイミド樹脂やアクリル樹脂等の有機樹脂材料により構成されている。
　有機ＥＬ素子層３５は、マトリクス状に配列された複数の有機ＥＬ素子により構成され、図３に示すように、ＴＦＴ層３０上に順に設けられた複数の第１電極３１ａ、エッジカバー３２ａ、複数の有機ＥＬ層３３及び第２電極３４を備えている。
　複数の第１電極３１ａは、図３に示すように、複数のサブ画素Ｐに対応するように、第２平坦化膜２２ａ上にマトリクス状に設けられている。ここで、第１電極３１ａは、図３に示すように、第１平坦化膜１９ａ及び第４層間絶縁膜２０ａに形成されたコンタクトホール、中継層２１ｂ、及び第２平坦化膜２２ａに形成されたコンタクトホールを介して、各第３ＴＦＴ９ｃのドレイン電極１８ｄに電気的に接続されている。また、第１電極３１ａは、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１ａは、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１ａを構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１ａを構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１ａを構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１ａは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー３２ａは、図３に示すように、複数のサブ画素Ｐに共通するように、各第１電極３１ａの周端部を覆うように格子状に設けられている。
　複数の有機ＥＬ層３３は、図３に示すように、各第１電極３１ａ上に配置され、複数のサブ画素Ｐに対応するように、マトリクス状に設けられている。ここで、各有機ＥＬ層３３は、図５に示すように、第１電極３１ａ上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１ａと有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１ａから有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１ａから有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１ａ及び第２電極３４による電圧印加の際に、第１電極３１ａ及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子層３５を構成する各有機ＥＬ素子の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図３に示すように、複数のサブ画素Ｐに共通するように、各有機ＥＬ層３３及びエッジカバー３２ａを覆うように設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜４０は、図３に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜３６、有機封止膜３７及び第２無機封止膜３８を備え、有機ＥＬ素子層３５の各有機ＥＬ層３３を水分や酸素から保護する機能を有している。ここで、第１無機封止膜３６及び第２無機封止膜３８は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。また、有機封止膜３７は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に枠状に設けられた第１堰き止め壁Ｗａと、第１堰き止め壁Ｗａの周囲に枠状に設けられた第２堰き止め壁Ｗｂとを備えている。
　第１堰き止め壁Ｗａは、図６及び図７に示すように、第２平坦化膜２２ａと同一材料により同一層に形成された下層樹脂層２２ｂと、エッジカバー３２ａと同一材料により同一層に形成された上層樹脂層３２ｂとを備えている。また、第１堰き止め壁Ｗａは、図６及び図７に示すように、第１平坦化膜１９ａ及び第２平坦化膜２２ａに第１平坦化膜１９ａ及び第２平坦化膜２２ａを貫通するように枠状に形成された第１スリットＳａを介して表示領域Ｄの第１平坦化膜１９ａ及び第２平坦化膜２２ａと離間するように設けられている。なお、第１堰き止め壁Ｗａは、封止膜４０の有機封止膜３７の周端部に重なるように設けられ、封止膜４０の有機封止膜３７となるインクの拡がりを抑制するように構成されている。
　第２堰き止め壁Ｗｂは、図６及び図７に示すように、第１平坦化膜１９ａと同一材料により同一層に形成された下層樹脂層１９ｂと、第２平坦化膜２２ａと同一材料により同一層に形成された中層樹脂層２２ｃと、エッジカバー３２ａと同一材料により同一層に形成された上層樹脂層３２ｃとを備えている。また、第２堰き止め壁Ｗｂは、図６及び図７に示すように、第１平坦化膜１９ａ（下層樹脂層１９ｂ）及び第２平坦化膜２２ａ（中層樹脂層２２ｃ）に第１平坦化膜１９ａ（下層樹脂層１９ｂ）及び第２平坦化膜２２ａ（中層樹脂層２２ｃ）を貫通するように枠状に形成された第２スリットＳｂを介して第１堰き止め壁Ｗａと離間するように設けられている。
　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、上記第３配線層として設けられ、トレンチＧの開口した部分で幅広に延び、表示領域Ｄ側がトレンチＧの内側に線状に延び、表示領域Ｄの反対側の両端部が端子部Ｔに延びる第１額縁配線１８ｈを備えている。ここで、第１額縁配線１８ｈは、額縁領域Ｆの表示領域Ｄ側で電源線２１ａに電気的に接続され、端子部Ｔで高電源電圧（ＥＬＶＤＤ）が入力されるように構成されている。
　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に上記第３配線層として略Ｃ状に設けられ、両端部が端子部Ｔに延びる第２額縁配線１８ｉを備えている。ここで、第２額縁配線１８ｉは、図６に示すように、トレンチＧに形成された第１導電層３１ｂを介して、第２電極３４に電気的に接続され、端子部Ｔで低電源電圧（ＥＬＶＳＳ）が入力されるように構成されている。なお、第１導電層３１ｂは、図６に示すように、第１電極３１ａと同一材料により同一層に形成され、額縁領域Ｆにおいて、第１スリットＳａを介して第２額縁配線１８ｉと重なり、第２額縁配線１８ｉ及び第２電極３４を電気的に接続するように設けられている。
　平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとが対向する領域（図１中の領域Ａ参照）において、第４層間絶縁膜２０ａ（図中ハッチング部）は、図８に示すように、第１スリットＳａから露出する第２額縁配線１８ｉの端部及び第１額縁配線１８ｈを覆うように設けられている。
　なお、本実施形態では、第１スリットＳａから露出する第２額縁配線１８ｉの端部、及び第１額縁配線１８ｈの全てを覆う第４層間絶縁膜２０ａを例示したが、第４層間絶縁膜２０ａは、以下の第４層間絶縁膜２０ａａ（変形例１）、２０ａｂ（変形例２）、２０ａｃ（変形例３）及び２０ａｄ（変形例４）等であってもよい。すなわち、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとが対向する領域において、第４層間絶縁膜２０ａは、第１スリットＳａから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの少なくとも一方の表示領域Ｄ側の端部を覆うように設けられていれば、第１額縁配線１８ｈ及び第２額縁配線１８ｉの短絡を抑制することができる。
　（変形例１）
　第４層間絶縁膜２０ａａは、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとが対向する領域において、図９に示すように、第１スリットＳａから露出する第１額縁配線１８ｈの全てを覆うように設けられている。
　（変形例２）
　第４層間絶縁膜２０ａｂは、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとが対向する領域において、図１０に示すように、第１スリットＳａから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの表示領域Ｄ側の端部を覆うように設けられている。ここで、第４層間絶縁膜２０ａｂでは、図１０に示すように、第１スリットＳａの側壁下部において、第１額縁配線１８ｈ及び第２額縁配線１８ｉの間隔（図中の両矢印部）を稼ぐことができるので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの短絡を抑制することができる。
　（変形例３）
　第４層間絶縁膜２０ａｃは、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとが対向する領域において、図１１に示すように、第１スリットＳａから露出する第１額縁配線１８ｈの表示領域Ｄ側の端部を覆うように設けられている。ここで、第４層間絶縁膜２０ａｃでは、図１１に示すように、第１スリットＳａの側壁下部において、第１額縁配線１８ｈ及び第２額縁配線１８ｉの間隔（図中の両矢印部）を稼ぐことができるので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの短絡を抑制することができる。
　（変形例４）
　第４層間絶縁膜２０ａｄは、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとが対向する領域において、図１２に示すように、第１スリットＳａから露出する第２額縁配線１８ｉの表示領域Ｄ側の端部を覆うように設けられている。ここで、第４層間絶縁膜２０ａｄでは、図１２に示すように、第１スリットＳａの側壁下部において、第１額縁配線１８ｈ及び第２額縁配線１８ｉの間隔（図中の両矢印部）を稼ぐことができるので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの短絡を抑制することができる。
　変形例１～変形例４によれば、第２平坦化膜２２ａの下層の第１平坦化膜１９ａが第４層間絶縁膜２０ａａ、２０ａｂ、２０ａｃ及び２０ａｄで覆われていないで、第１平坦化膜１９ａを形成する際のガス抜きを効率的に行うことができる。
　また、本実施形態及び上記変形例１～４では、第１スリットＳａから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの少なくとも一方の表示領域Ｄ側の端部を覆うように設けられた第４層間絶縁膜２０ａを例示したが、第４層間絶縁膜２０ａは、第２スリットＳｂから露出する第１額縁配線１８ｈの全てを覆うように設けられたり、第２スリットＳｂから露出する第２額縁配線１８ｉにおける表示領域Ｄと反対側の端部を覆うように設けられたりしてよい。すなわち、第４層間絶縁膜２０ａは、第１スリットＳａから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの少なくとも一方の表示領域Ｄ側の端部だけでなく、第２スリットＳｂから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの少なくとも一方の表示領域Ｄと反対側の端部をも覆うように設けられていればよい。ここで、第１スリットＳａ及び第２スリットＳｂは、第１平坦化膜１９ａ及び第２平坦化膜２２ａの積層膜に形成されていても、第１平坦化膜１９ａを覆う第２平坦化膜２２ａに形成されていてもよく、第１平坦化膜１９ａを覆う第２平坦化膜２２ａのうち、第２額縁配線１８ｉの端部及び第１額縁配線１８ｈを露出させる平坦化膜に形成されている。
　また、有機ＥＬ表示装置５０ａは、図１３に示すように、額縁領域Ｆの端子部Ｔにおいて、端子部Ｔの延びる方向に２列に配列された複数の端子Ｃを備えている。
　端子Ｃは、図１３及び図１４に示すように、上記第３配線層として設けられて上述したゲート線１４ｄ、発光制御線１４ｅ、ソース線１８ｆ、第１額縁配線１８ｈ、第２額縁配線１８ｉ等に電気的に接続された第１端子電極１８ｔと、上記第４配線層として設けられて第１端子電極１８ｔに電気的に接続された第２端子電極２１ｔとを備えている。
　ここで、第１端子電極１８ｔ上に設けられた第１平坦化膜１９ｃには、図１３及び図１４に示すように、第１端子電極１８ｔのコンタクト部を露出させる端子第１開口部Ｍｔａが形成されている。なお、第１平坦化膜１９ｃは、表示領域Ｄの第１平坦化膜１９ａと同一材料により同一層に形成されている。
　また、第２端子電極２１ｔ上に設けられた第２平坦化膜２２ｄには、図１３及び図１４に示すように、第１端子電極２１ｔのコンタクト部を露出させる端子第２開口部Ｍｔｂが形成されている。なお、第２平坦化膜２２ｄは、表示領域Ｄの第２平坦化膜２２ａと同一材料により同一層に形成されている。
　また、第１平坦化膜１９ｃ及び第２平坦化膜２２ｄの間に設けられた第４層間絶縁膜２０ａには、図１３及び図１４に示すように、第２端子電極２１ｔと重なるように端子第３開口部Ｍｔｃが形成されている。なお、端子第３開口部Ｍｔｃの周縁は、図１３及び図１４に示すように、端子第１開口部Ｍｔａの周縁、及び端子第２開口部Ｍｔｂの周縁よりも外側に配置されている。
　第２端子電極２１ｔは、図１４に示すように、端子第１開口部Ｍｔａを介して第１端子電極１８ｔに接触していると共に、異方性導電膜（anisotropic conductive film、以下「ＡＣＦ」とも称する）７０を介して、フレキシブルプリント基板（flexible printed circuits、以下「ＦＰＣ」とも称する）６５の対向電極６１に電気的に接続されている。なお、ＦＰＣ６５は、図１４に示すように、可撓性を有する回路基板本体６０と、ＦＰＣ本体６０の表面に設けられた対向電極６１とを備えている。
　なお、本実施形態では、端子部Ｔにおいて、端子第３開口部Ｍｔｃの周縁が端子第１開口部Ｍｔａの周縁、及び端子第２開口部Ｍｔｂの周縁よりも外側に配置された有機ＥＬ表示装置５０ａを例示したが、以下に示すような有機ＥＬ表示装置５０ａａ（変形例５）及び５０ａｂ（変形例６）であってもよい。ここで、図１５は、有機ＥＬ表示装置５０ａの変形例５である有機ＥＬ表示装置５０ａａの端子部Ｔの平面図である。また、図１６は、図１５中のXVI－XVI線に沿った有機ＥＬ表示装置５０ａａの端子部Ｔの断面図である。また、図１７は、有機ＥＬ表示装置５０ａの変形例６である有機ＥＬ表示装置５０ａｂの端子部Ｔの平面図である。また、図１８は、図１７中のXVIII－XVIII線に沿った有機ＥＬ表示装置５０ａｂの端子部Ｔの断面図である。
　（変形例５）
　有機ＥＬ表示装置５０ａａの端部Ｔにおいて、端子Ｃは、図１５及び図１６に示すように、上述した第１端子電極１８ｔに相当する第１端子電極１８ｔａと、上述した第２端子電極２１ｔに相当する第２端子電極２１ｔａとを備えている。
　ここで、第１端子電極１８ｔａ上に設けられた第１平坦化膜１９ｃａには、図１５及び図１６に示すように、第１端子電極１８ｔａのコンタクト部を露出させる端子第１開口部Ｍｔａが形成されている。なお、第１平坦化膜１９ｃａは、表示領域Ｄの第１平坦化膜１９ａと同一材料により同一層に形成されている。
　また、第２端子電極２１ｔａ上に設けられた第２平坦化膜２２ｄａには、図１５及び図１６に示すように、第１端子電極２１ｔａのコンタクト部を露出させる端子第２開口部Ｍｔｂが形成されている。なお、第２平坦化膜２２ｄａは、表示領域Ｄの第２平坦化膜２２ａと同一材料により同一層に形成されている。また、端子第２開口部Ｍｔｂは、図１５及び図１６に示すように、平面視で端子第１開口部Ｍｔａと重ならないように、端子第１開口部Ｍｔａの外側に設けられている。
　また、第１平坦化膜１９ｃａ及び第２平坦化膜２２ｄａの間に設けられた第４層間絶縁膜２０ａｅには、図１５及び図１６に示すように、平面視で端子第１開口部Ｍｔａ及び端子第２開口部Ｍｔｂを含むように端子第３開口部Ｍｔｃが形成されている。
　第２端子電極２１ｔａは、図１６に示すように、端子第１開口部Ｍｔａを介して第１端子電極１８ｔａに接触していると共に、ＡＣＦ７０を介してＦＰＣ６５の対向電極６１に電気的に接続されている。また、第２端子電極２１ｔａは、図１５に示すように、平面視で端子第３開口部Ｍｔｃ及びその周縁を含むように設けられている。
　上記構成の有機ＥＬ表示装置５０ａａによれば、有機ＥＬ表示装置５０ａよりもＡＣＦ７０の膜厚を薄くなって、コンタクト不良を抑制することができるので、実装工程の歩留まりを向上させることができる。
　（変形例６）
　有機ＥＬ表示装置５０ａｂの端部Ｔにおいて、端子Ｃは、図１７及び図１８に示すように、上述した第１端子電極１８ｔに相当する第１端子電極１８ｔｂと、上述した第２端子電極２１ｔに相当する第２端子電極２１ｔｂとを備えている。
　ここで、第１端子電極１８ｔｂ上に設けられた第１平坦化膜１９ｃｂには、図１７及び図１８に示すように、第１端子電極１８ｔａのコンタクト部を露出させる端子第１開口部Ｍｔａが形成されている。なお、第１平坦化膜１９ｃｂは、表示領域Ｄの第１平坦化膜１９ａと同一材料により同一層に形成されている。
　また、第２端子電極２１ｔａ上に設けられた第２平坦化膜２２ｄａには、図１７及び図１８に示すように、第１端子電極２１ｔａのコンタクト部を露出させる端子第２開口部Ｍｔｂが形成されている。また、端子第２開口部Ｍｔｂは、図１７及び図１８に示すように、平面視で端子第１開口部Ｍｔａと重ならないように、端子第１開口部Ｍｔａの外側に設けられている。また、第１端子電極１８ｔｂは、上述した第１端子電極１８ｔと実質的に同じ構成であり、図１７及び図１８に示すように、平面視で端子第２開口部Ｍｔｂと重なるように設けられている。
　また、第１平坦化膜１９ｃａ及び第２平坦化膜２２ｄａの間に設けられた第４層間絶縁膜２０ａｅには、図１７及び図１８に示すように、平面視で端子第１開口部Ｍｔａ及び端子第２開口部Ｍｔｂを含むように端子第３開口部Ｍｔｃが形成されている。
　第２端子電極２１ｔｂは、図１８に示すように、端子第１開口部Ｍｔａを介して第１端子電極１８ｔｂに接触していると共に、ＡＣＦ７０を介してＦＰＣ６５の対向電極６１に電気的に接続されている。また、第２端子電極２１ｔｂは、図１７に示すように、平面視で端子第３開口部Ｍｔｃ及びその周縁を含むように設けられている。
　上記構成の有機ＥＬ表示装置５０ａｂによれば、有機ＥＬ表示装置５０ａよりもＡＣＦ７０の膜厚を薄くなって、コンタクト不良を抑制することができるので、実装工程の歩留まりを向上させることができる。さらに、上記構成の有機ＥＬ表示装置５０ａｂによれば、各端子Ｃが、比較的厚い第３配線層の第１端子電極１８ｔｂと比較的厚い第４配線層の第２端子電極２１ｔｂとを積層してなるので、樹脂基板層１０からガラス基板を剥離した後も剛性が確保され、実装工程の歩留まりを向上させることができる。
　上述した有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、ゲート線１４ｄを介して第１ＴＦＴ９ａにゲート信号が入力されることにより、第１ＴＦＴ９ａがオン状態となり、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１４ｂ及びキャパシタ９ｄにソース信号に対応する所定の電圧が書き込まれて、発光制御線１４ｅを介して第３ＴＦＴ９ｃに発光制御信号が入力されたときに第３ＴＦＴ９ｃがオン状態となり、第２ＴＦＴ９ｂのゲート電圧に応じた電流が電源線２１ａから有機ＥＬ層３３に供給されることにより、有機ＥＬ層３３の発光層３が発光して、画像表示が行われる。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｄによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が各サブ画素Ｐで維持される。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置５０ａの製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程、封止膜形成工程及び実装工程を備える。
　＜ＴＦＴ層形成工程＞
　例えば、ガラス基板上に形成した樹脂基板層１０の表面に、周知の方法を用いて、ベースコート膜１１、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ、キャパシタ９ｄ、第１平坦化膜１９ａ、第４層間絶縁膜２０ａ、電源線２１ａ及び第２平坦化膜２２ａ等を形成することにより、ＴＦＴ層３０を形成する。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０の第２平坦化膜２２ａ上に、周知の方法を用いて、第１電極３１ａ、エッジカバー３２ａ、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）、第２電極３４を形成して、有機ＥＬ素子層３５を形成する。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層３５が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜３６を形成する。
　続いて、第１無機膜３６が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜３７を形成する。
　その後、有機膜３７が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜３８を形成することにより、封止膜４０を形成する。
　そして、封止膜４０が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層１０の下面に保護シート（不図示）を貼付する。
　＜実装工程＞
　まず、上記封止膜形成工程で封止膜４０の表面に貼付された保護シートに、例えば、レーザー光を照射することにより、保護シートを部分的に除去して、端子部Ｔの各端子Ｃを露出させる。
　その後、端子部Ｔの各端子Ｃ上にＡＣＦ７０を仮固定する。
　さらに、端子部Ｔの各端子ＣとＦＰＣ６５の対向電極６１とがＡＣＦ７０を介して重なり合うように位置合わせした後に、圧着ツールによって、ＦＰＣ６５を押圧することにより、端子部ＴにＦＰＣ６５を実装する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、第１平坦化膜１９ａと電源線２１ａとの層間に設けられた第４層間絶縁膜２０ａが、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとの対向する領域において、第１スリットＳａと第２スリットＳｂとから露出する第２額縁配線１８ｉの端部及び第１額縁配線１８ｈを覆っている。そのため、仮に、第１スリットＳａ及び第２スリットＳｂの各側壁下部に第１電極３１ａとなる金属膜が第１額縁配線１８ｈ及び第２額縁配線１８ｉの間に残存しても、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとの対向する領域では、第１額縁配線１８ｈ及び第２額縁配線１８ｉが第４層間絶縁膜２０ａに覆われているので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの短絡を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、端子部Ｔの各端子Ｃが、比較的厚い第３配線層の第１端子電極１８ｔと比較的厚い第４配線層の第２端子電極２１ｔとを積層してなるので、樹脂基板層１０からガラス基板を剥離した後も剛性が確保され、実装工程の歩留まりを向上させることができる。
　《第２の実施形態》
　図１９～図２１は、本発明に係る表示装置の第２の実施形態を示している。ここで、図１９及び図２０は、本実施形態の有機ＥＬ表示装置５０ｂの額縁領域Ｆの断面図であり、上記第１の実施形態で説明した図６及び図７に相当する図である。また、図２１は、有機ＥＬ表示装置５０ｂの変形例である有機ＥＬ表示装置５０ｂａの額縁領域Ｆの断面図であり、図２０に相当する図である。なお、以下の各実施形態において、図１～図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、第１額縁配線１８ｈ及び第２額縁配線１８ｉに他の金属膜が積層されていない有機ＥＬ表示装置５０ａを例示したが、本実施形態では、第１額縁配線１８ｈ及び第２額縁配線１８ｉに他の金属膜が積層された有機ＥＬ表示装置５０ｂを例示する。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、矩形状に設けられた表示領域Ｄと、表示領域Ｄの周囲に枠状に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に発光素子として設けられた有機ＥＬ素子層３５と、有機ＥＬ素子層３５を覆うように設けられた封止膜４０とを備えている。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、額縁領域Ｆにおいて、トレンチＧの外側に枠状に設けられた第１堰き止め壁Ｗａと、第１堰き止め壁Ｗａの周囲に枠状に設けられた第２堰き止め壁Ｗｂとを備えている。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、額縁領域Ｆにおいて、トレンチＧの開口した部分に主に設けられた第１額縁配線１８ｈと、トレンチＧの外側に略Ｃ状に設けられた第２額縁配線１８ｉを備えている。
　第２額縁配線１８ｉ上には、図１９に示すように、電源線２１ａと同一材料により同一層に形成された第２導電層２１ｃが設けられている。ここで、第２導電層２１ｃは、図１９に示すように、第１スリットＳａ及び第２スリットＳｂにおいて、上記第４配線層として設けられている。また、第２導電層２１ｃは、図１９に示すように、第１導電層３１ｂ及び第２額縁配線１８ｉに接触している。また、上記第１の実施形態の第４層間絶縁膜２０ａに相当する第４層間絶縁膜２０ｂは、図１９に示すように、第１スリットＳａから露出する第２額縁配線１８ｉにおける表示領域Ｄ側の端部を覆うと共に、第２スリットＳｂから露出する第２額縁配線１８ｉにおける表示領域Ｄと反対側の端部を覆うように設けられている。また、第４層間絶縁膜２０ｂには、図１９に示すように、第２額縁配線１８ｉを露出させる第１開口部Ｍａが設けられ、第２導電層２１ｃは、第１開口部Ｍａから露出する第２額縁配線１８ｈの全てを覆うように設けられている。
　第１額縁配線１８ｈ上には、図２０に示すように、電源線２１ａと同一材料により同一層に形成された第３導電層２１ｄ及び第４導電層２１ｅが設けられている。ここで、第３導電層２１ｄは、図１６に示すように、第１堰き止め壁Ｗａと重なるように、上記第４配線層として設けられている。また、第４層間絶縁膜２０ｂは、図２０に示すように、第１スリットＳａ及び第２スリットＳｂから露出する第１額縁配線１８ｈの全てを覆うように設けられている。また、第４層間絶縁膜２０ｂには、図２０に示すように、第１堰き止め壁Ｗａに重なって第１額縁配線１８ｈを露出させる第２開口部Ｍｂが設けられている。そして、第３導電層２１ｄは、図２０に示すように、第２開口部Ｍｂから露出する第１額縁配線１８ｈの全てを覆うように設けられることにより、第１額縁配線１８ｈに接触している。また、第１平坦化膜１９ａには、第１スリットＳａと表示領域Ｄとの間において、第１額縁配線１８ｈを露出させる第３開口部Ｍｃが設けられている。そして、第３開口部Ｍｃにおいて、図２０に示すように、上記第４配線層として第４導電層２１ｅが設けられている。なお、第４導電層２１ｅは、図２０に示すように、第３開口部Ｍｃから露出する第１額縁配線１８ｈの全てを覆うように設けられている。
　上述した有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを介して有機ＥＬ層３３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　なお、本実施形態では、第１堰き止め壁Ｗａに重なるように第３導電層２１ｄが設けられた有機ＥＬ表示装置５０ｂを例示したが、図２１に示すように、第３導電層２１ｄの他に、第２堰き止め壁Ｗｂに重なるように第３導電層２１ｄａが設けられた有機ＥＬ表示装置５０ｂａであってもよい。ここで、有機ＥＬ表示装置５０ｂａでは、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂが互いに同じような断面構造を有し、第２堰き止め壁Ｗｂは、第２平坦化膜２２ａと同一材料により同一層に形成された下層樹脂層２２ｂａと、エッジカバー３２ａと同一材料により同一層に形成された上層樹脂層３２ｃとを備えている。また、第４層間絶縁膜２０ｂに相当する第４層間絶縁膜２０ｂａには、図２１に示すように、第２堰き止め壁Ｗｂに重なって第１額縁配線１８ｈを露出させる第２開口部Ｍｂａが設けられている。
　本実施形態の有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａの製造方法において、電源線２１ａを形成する際に、第２導電層２１ｃ及び第３導電層２１ｄを形成することにより、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｂによれば、第１平坦化膜１９ａと電源線２１ａとの層間に設けられた第４層間絶縁膜２０ｂが、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとの対向する領域において、第１スリットＳａ及び第２スリットＳｂから露出する第１額縁配線１８ｈを覆っている。そのため、仮に、第１スリットＳａ及び第２スリットＳｂの各側壁下部に第１電極３１ａとなる金属膜が第１額縁配線１８ｈ及び第２額縁配線１８ｉの間に残存しても、平面視で第１額縁配線１８ｈと第２額縁配線１８ｉとの対向する領域では、第１額縁配線１８ｈ及び第２額縁配線１８ｉが第４層間絶縁膜２０ｂに覆われているので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの短絡を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、第１額縁配線１８ｈ上に第３導電層２１ｄ及び第４導電層２１ｅが積層され、第２額縁配線１８ｉ上に第２導電層２１ｃが積層されているので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの配線抵抗を低くすることができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｃ　　　　端子
Ｄ　　　　表示領域
Ｆ　　　　額縁領域
Ｍａ　　　第１開口部
Ｍｂ　　　第２開口部
Ｍｃ　　　第３開口部
Ｍｔａ　　端子第１開口部
Ｍｔｂ　　端子第２開口部
Ｍｔｃ　　端子第２開口部
Ｐ　　　　サブ画素
Ｓａ　　　第１スリット
Ｓｂ　　　第２スリット
Ｔ　　　　端子部
Ｗａ　　　第１堰き止め壁
Ｗｂ　　　第２堰き止め壁
９ｂ，９ｃ　　　　　ＴＦＴ
１０　　　樹脂基板層（ベース基板）
１２ａ，１２ｂ　　　半導体層
１３　　　第１層間絶縁膜
１４ｃ　　下部導電層（第１配線層）
１４ｄ　　ゲート線（第１配線層）
１４ｅ　　発光制御線（第１配線層）
１５　　　第２層間絶縁膜
１６ａ　　上部導電層（第２配線層）
１７　　　第３層間絶縁膜
１８ｆ　　ソース線（第３配線層）
１８ｈ　　第１額縁配線（第３配線層）
１８ｉ　　第２額縁配線（第３配線層）
１８ｔ，１８ｔａ，１８ｔｂ　　第１端子電極
１９ａ，１９ｃ，１９ｃａ，１９ｃｂ　　第１平坦化膜
２０ａ，２０ａａ，２０ａｂ，２０ａｃ，２０ａｄ，２０ａｅ，２０ｂ　　第４層間絶縁膜
２１ａ　　電源線（第４配線層）
２１ｔ，２１ｔａ，２１ｔｂ　　第２端子電極
２１ｃ　　第２導電層（第４配線層）
２１ｄ　　第３導電層（第４配線層）
２１ｅ　　第４導電層（第４配線層）
２２ａ，２２ｄ，２２ｄａ　　第２平坦化膜
３０　　　ＴＦＴ層
３１ａ　　第１電極
３１ｂ　　第１導電層
３２ａ　　エッジカバー
３３　　　有機ＥＬ層（発光層）
３４　　　第２電極
３５　　　有機ＥＬ素子層
３６　　　第１無機封止膜
３７　　　有機封止膜
３８　　　第２無機封止膜
４０　　　封止膜
５０ａ，５０ａａ，５０ａｂ，５０ｂ　　有機ＥＬ表示装置
６１　　　対向電極
６５　　　フレキシブルプリント基板
７０　　　異方性導電膜

Claims (20)

  1. 　ベース基板と、
    　上記ベース基板上に設けられ、半導体層、第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第１平坦化膜、第４配線層及び第２平坦化膜が順に積層された薄膜トランジスタ層と、
    　上記薄膜トランジスタ層上に設けられ、表示領域を構成する複数のサブ画素に対応して複数の第１電極、共通のエッジカバー、複数の発光層、及び共通の第２電極が順に積層された発光素子層と、
    　上記発光素子層を覆うように設けられ、第１無機封止膜、有機封止膜及び第２無機封止膜が順に積層された封止膜と、
    　上記表示領域の周囲の額縁領域に該表示領域を囲み、上記有機封止膜の周端部に重なるように設けられ、上記第１平坦化膜及び上記第２平坦化膜に該第１平坦化膜及び該第２平坦化膜を貫通するように形成された第１スリットを介して上記表示領域の上記第１平坦化膜及び上記第２平坦化膜と離間する第１堰き止め壁と、
    　上記額縁領域に上記第１堰き止め壁を囲むように設けられ、上記第１平坦化膜及び上記第２平坦化膜に該第１平坦化膜及び該第２平坦化膜を貫通するように形成された第２スリットを介して上記第１堰き止め壁と離間する第２堰き止め壁と、
    　上記表示領域に上記第４配線層として設けられ、薄膜トランジスタを介して上記各第１電極に電気的に接続された電源線と、
    　上記額縁領域に上記第３配線層として設けられ、上記電源線に電気的に接続された第１額縁配線と、
    　上記額縁領域に上記第３配線層として設けられ、上記第２電極に電気的に接続された第２額縁配線と、
    　上記額縁領域に上記第１電極と同一材料により同一層に設けられ、上記第１スリットを介して上記第２額縁配線と重なり、該第２額縁配線及び上記第２電極を電気的に接続する第１導電層とを備えた表示装置であって、
    　上記第３配線層と上記第４配線層との間には、第４層間絶縁膜が設けられ、
    　上記第４層間絶縁膜は、平面視で上記第１額縁配線と上記第２額縁配線とが対向する領域において、上記第１スリットから露出する上記第１額縁配線及び上記第２額縁配線の少なくとも一方の上記表示領域側の端部を覆うように設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記第４層間絶縁膜は、上記第１スリットから露出する上記第１額縁配線の全てを覆うように設けられていることを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記第４層間絶縁膜は、上記第２スリットから露出する上記第１額縁配線の全てを覆うように設けられていることを特徴とする表示装置。
  4. 　請求項１に記載された表示装置において、
    　上記第４層間絶縁膜は、上記第１スリットから露出する上記第２額縁配線における上記表示領域側の端部を覆うように設けられていることを特徴とする表示装置。
  5. 　請求項１又は４に記載された表示装置において、
    　上記第４層間絶縁膜は、上記第２スリットから露出する上記第２額縁配線における上記表示領域と反対側の端部を覆うように設けられていることを特徴とする表示装置。
  6. 　請求項１～５の何れか１つに記載された表示装置において、
    　上記第４層間絶縁膜は、上記第１平坦化膜上に設けられていることを特徴とする表示装置。
  7. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記第１スリットにおいて、上記第１導電層は、上記第２額縁配線に接触していることを特徴とする表示装置。
  8. 　請求項１に記載された表示装置において、
    　上記第１スリットにおいて、上記第４配線層として第２導電層が設けられ、
    　上記第２導電層は、上記第１導電層及び上記第２額縁配線に接触していることを特徴とする表示装置。
  9. 　請求項８に記載された表示装置において、
    　上記第４層間絶縁膜は、上記第１スリットから露出する上記第２額縁配線における上記表示領域側の端部を覆うと共に、上記第２スリットから露出する上記第２額縁配線における上記表示領域と反対側の端部を覆うように設けられていることを特徴とする表示装置。
  10. 　請求項９に記載された表示装置において、
    　上記第４層間絶縁膜には、上記第２額縁配線を露出させる第１開口部が設けられ、
    　上記第２導電層は、上記第１開口部から露出する上記第２額縁配線の全てを覆うように設けられていることを特徴とする表示装置。
  11. 　請求項１に記載された表示装置において、
    　上記第１堰き止め壁と重なるように上記第４配線層として第３導電層が設けられ、
    上記第３導電層は、上記第１額縁配線に接触していることを特徴とする表示装置。
  12. 　請求項１１に記載された表示装置において、
    　上記第４層間絶縁膜は、上記第１スリット及び上記第２スリットから露出する上記第１額縁配線の全てを覆うように設けられていることを特徴とする表示装置。
  13. 　請求項１１に記載された表示装置において、
    　上記第４層間絶縁膜には、上記第１堰き止め壁に重なって上記第１額縁配線を露出させる第２開口部が設けられ、
    　上記第３導電層は、上記第２開口部から露出する上記第１額縁配線の全てを覆うように設けられていることを特徴とする表示装置。
  14. 　請求項１に記載された表示装置において、
    　上記第１平坦化膜には、上記第１スリットと上記表示領域との間において、上記第１額縁配線を露出させる第３開口部が設けられ、
    　上記第３開口部において、上記第４配線層として第４導電層が設けられ、
    　上記第４導電層は、上記第３開口部から露出する上記第１額縁配線の全てを覆うように設けられていることを特徴とする表示装置。
  15. 　請求項１～１４の何れか１つに記載された表示装置において、
    　上記額縁領域の端部には、複数の端子が配列された端子部が設けられ、
    　上記各端子は、上記第３配線層として設けられた第１端子電極と、上記第４配線層として設けられた第２端子電極とを備え、
    　上記第１平坦化膜には、上記第１端子電極を露出させる端子第１開口部が設けられ、
    　上記第２端子電極は、上記端子第１開口部を介して上記第１端子電極に接触し、
    　上記第２平坦化膜には、上記第２端子電極を露出させる端子第２開口部が設けられていることを特徴とする表示装置。
  16. 　請求項１５に記載された表示装置において、
    　上記第２端子電極は、上記端子第２開口部を介して、フレキシブルプリント基板の対向電極に電気的に接続されていることを特徴とする表示装置。
  17. 　請求項１６に記載された表示装置において、
    　上記第４層間絶縁膜には、上記第２端子電極と重なるように端子第３開口部が設けられ、
    　上記端子第３開口部の周縁は、上記端子第１開口部の周縁、及び上記端子第２開口部の周縁よりも外側に配置されていることを特徴とする表示装置。
  18. 　請求項１６に記載された表示装置において、
    　上記端子第２開口部は、平面視で上記端子第１開口部の外側に設けられていることを特徴とする表示装置。
  19. 　請求項１８に記載された表示装置において、
    　上記第１端子電極は、平面視で上記端子第２開口部と重なるように設けられていることを特徴とする表示装置。
  20. 　請求項１～１９の何れか１つに記載された表示装置において、
    　上記各発光層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置。
PCT/JP2019/041366 2019-10-21 2019-10-21 表示装置 WO2021079412A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2019/041366 WO2021079412A1 (ja) 2019-10-21 2019-10-21 表示装置
CN201980100939.6A CN114600556A (zh) 2019-10-21 2019-10-21 显示装置
US17/762,321 US20220415997A1 (en) 2019-10-21 2019-10-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/041366 WO2021079412A1 (ja) 2019-10-21 2019-10-21 表示装置

Publications (1)

Publication Number Publication Date
WO2021079412A1 true WO2021079412A1 (ja) 2021-04-29

Family

ID=75620597

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/041366 WO2021079412A1 (ja) 2019-10-21 2019-10-21 表示装置

Country Status (3)

Country Link
US (1) US20220415997A1 (ja)
CN (1) CN114600556A (ja)
WO (1) WO2021079412A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023079595A1 (ja) * 2021-11-02 2023-05-11 シャープディスプレイテクノロジー株式会社 表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187121A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示装置
KR20220004857A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302707A (ja) * 2004-03-16 2005-10-27 Semiconductor Energy Lab Co Ltd 発光装置
WO2010038514A1 (ja) * 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
US20160365398A1 (en) * 2015-06-12 2016-12-15 Samsung Display Co., Ltd. Display device
WO2018142739A1 (ja) * 2017-02-01 2018-08-09 株式会社ジャパンディスプレイ 表示装置
WO2018179168A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置
US20190157607A1 (en) * 2017-11-23 2019-05-23 Lg Display Co., Ltd. Organic light emitting display device
WO2019156024A1 (ja) * 2018-02-06 2019-08-15 株式会社ジャパンディスプレイ 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302707A (ja) * 2004-03-16 2005-10-27 Semiconductor Energy Lab Co Ltd 発光装置
WO2010038514A1 (ja) * 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
US20160365398A1 (en) * 2015-06-12 2016-12-15 Samsung Display Co., Ltd. Display device
WO2018142739A1 (ja) * 2017-02-01 2018-08-09 株式会社ジャパンディスプレイ 表示装置
WO2018179168A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置
US20190157607A1 (en) * 2017-11-23 2019-05-23 Lg Display Co., Ltd. Organic light emitting display device
WO2019156024A1 (ja) * 2018-02-06 2019-08-15 株式会社ジャパンディスプレイ 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023079595A1 (ja) * 2021-11-02 2023-05-11 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
US20220415997A1 (en) 2022-12-29
CN114600556A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
WO2020026417A1 (ja) 表示装置及びその製造方法
CN112823568B (zh) 显示装置
WO2020174612A1 (ja) 表示装置
WO2020044439A1 (ja) 表示装置
WO2021079412A1 (ja) 表示装置
CN111819614B (zh) 显示装置
WO2021161465A1 (ja) 表示装置
WO2019163045A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2019224917A1 (ja) 表示装置
WO2020017014A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2019187121A1 (ja) 表示装置
WO2022018799A1 (ja) 表示装置
WO2019186702A1 (ja) 表示装置
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2021176508A1 (ja) 表示装置
WO2022113333A1 (ja) 表示装置
WO2020194427A1 (ja) 表示装置及びその製造方法
WO2020008588A1 (ja) 表示装置及びその製造方法
WO2022064562A1 (ja) 表示装置
WO2022018846A1 (ja) 表示装置
WO2021171422A1 (ja) 表示装置及びその製造方法
WO2022269756A1 (ja) 表示装置
WO2023073781A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19950198

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19950198

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP