WO2019186819A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2019186819A1
WO2019186819A1 PCT/JP2018/012939 JP2018012939W WO2019186819A1 WO 2019186819 A1 WO2019186819 A1 WO 2019186819A1 JP 2018012939 W JP2018012939 W JP 2018012939W WO 2019186819 A1 WO2019186819 A1 WO 2019186819A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display device
opening
wiring
organic
Prior art date
Application number
PCT/JP2018/012939
Other languages
English (en)
French (fr)
Inventor
達 岡部
遼佑 郡司
市川　伸治
広司 有賀
信介 齋田
博己 谷山
浩治 神村
芳浩 仲田
康治 谷村
義博 小原
彬 井上
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/012939 priority Critical patent/WO2019186819A1/ja
Priority to US17/042,883 priority patent/US11508792B2/en
Publication of WO2019186819A1 publication Critical patent/WO2019186819A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a display device and a manufacturing method thereof.
  • Patent Document 1 does not include a plurality of trenches that penetrate a first buffer layer that covers a first wiring, a second buffer layer that covers a second wiring, and an intermediate insulating film that covers a gate element.
  • a flexible organic light emitting diode display device disposed in a bent region of the display region is disclosed.
  • the present invention has been made in view of the above points, and an object of the present invention is to suppress damage of the light emitting element to bending in the display area.
  • a display device includes a resin substrate, a TFT layer provided on the resin substrate, and a light emitting element provided on the TFT layer and constituting a display region.
  • the TFT layer includes a plurality of inorganic insulating films provided on the resin substrate, a plurality of semiconductor layers provided between the plurality of inorganic insulating films, each constituting a TFT, A plurality of first wirings provided between the plurality of inorganic insulating films and extending parallel to each other in the display region; and provided between the plurality of inorganic insulating films closer to the light emitting element than the first wirings,
  • the display region includes a plurality of second wires extending in parallel to each other in a direction intersecting the first wires, and a planarization film provided on the light emitting element side of the second wires.
  • a chucking stopper layer is formed, and an opening is formed in the inorganic insulating film closer to the light emitting element than the etching stopper layer so as to penetrate the inorganic insulating film and expose the upper surface of the etching stopper layer.
  • the planarizing film is provided so as to fill the opening.
  • an etching stopper layer is provided between a plurality of inorganic insulating films constituting the TFT layer, and an opening is formed in the inorganic insulating film closer to the light emitting element than the etching stopper layer. Since the planarization film is provided so as to fill the opening, damage to the light-emitting element due to bending in the display region can be suppressed.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is an equivalent circuit diagram showing a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a plan view of the main part of the display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of the main part of the display area of the organic EL display device taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view of the main part of the display area of the organic EL display device taken along line VIII-VIII in FIG.
  • FIG. 9 is a plan view of an essential part of a display area of a modification of the organic EL display device according to the first embodiment of the present invention, and corresponds to FIG.
  • FIG. 10 is a cross-sectional view of an essential part of a display region of a modification of the organic EL display device taken along line XX in FIG. FIG.
  • FIG. 11 is a plan view of an essential part of the display area of the organic EL display device according to the second embodiment of the present invention, and corresponds to FIG.
  • FIG. 12 is a cross-sectional view of the main part of the display area of the organic EL display device taken along line XII-XII in FIG.
  • FIG. 13 is a plan view of an essential part of a display area of a modification of the organic EL display device according to the second embodiment of the present invention, and corresponds to FIG.
  • FIG. 14 is a cross-sectional view of an essential part of a display region of a modification of the organic EL display device taken along line XIV-XIV in FIG.
  • FIG. 15 is a cross-sectional view of an essential part of a display region of a modification of the organic EL display device taken along line XV-XV in FIG.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • 2 and 3 are a plan view and a cross-sectional view of the display region D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram showing the TFT layer 20a constituting the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view showing the organic EL layer 23 constituting the organic EL display device 50a.
  • FIG. 6 is a plan view of a main part of the display area D of the organic EL display device 50a.
  • 7 and 8 are cross-sectional views of the main part of the display region D of the organic EL display device 50a taken along lines VII-VII and VIII-VIII in FIG.
  • FIG. 9 is a principal part top view of the display area D of the organic electroluminescence display 50b which is a modification of the organic electroluminescence display 50a, and is a figure equivalent to FIG.
  • FIG. 10 is a cross-sectional view of the main part of the display region D of the organic EL display device 50b taken along line XX in FIG. 6 and 9, the power supply line 18g (adjacent to the source line 18f) to be described later is omitted.
  • the organic EL display device 50 a includes, for example, a display area D for displaying an image provided in a rectangular shape and a frame area F provided around the display area D.
  • a plurality of sub-pixels P are arranged in a matrix.
  • the sub-pixel P having a red light-emitting area Lr for displaying red the sub-pixel P having a green light-emitting area Lg for displaying green
  • the sub-pixels P having the blue light emitting region Lb for performing the display are provided so as to be adjacent to each other.
  • one pixel is constituted by three adjacent sub-pixels P each having a red light emitting area Lr, a green light emitting area Lg, and a blue light emitting area Lb.
  • the organic EL display device 50a includes a resin substrate layer 10 provided as a resin substrate, a TFT (thin film-transistor) layer 20a provided on the resin substrate layer 10, and a TFT layer 20a. And an organic EL element 30 provided as a light emitting element constituting the display region D.
  • the resin substrate layer 10 is made of, for example, a polyimide resin.
  • the TFT layer 20a includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b, and a plurality of capacitors 9c provided on the base coat film 11.
  • a flattening film 19 is provided on each first TFT 9a, each second TFT 9b, and each capacitor 9c.
  • a plurality of gate lines 12 are provided as first wirings so as to extend in parallel in the horizontal direction in the drawings.
  • a plurality of source lines 18f are provided as second wirings so as to extend in parallel to each other in the vertical direction in the drawing.
  • a plurality of power supply lines 18g are provided so as to extend in parallel to each other in the vertical direction in the drawing. Each power supply line 18g is provided adjacent to each source line 18f.
  • a first TFT 9a, a second TFT 9b, and a capacitor 9c are provided in each sub-pixel P.
  • the base coat film 11 is composed of, for example, a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, silicon oxynitride or the like.
  • the first TFT 9a is connected to the corresponding gate line 12 and source line 18f in each sub-pixel P.
  • the first TFT 9a includes a gate electrode 12a, a gate insulating film 13, a semiconductor layer 14a, a first interlayer insulating film 15, a second interlayer insulating film 17, A source electrode 18a and a drain electrode 18b are provided.
  • the gate electrode 12a is provided in an island shape on the base coat film 11, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the gate electrode 12a. Further, as shown in FIG.
  • the semiconductor layer 14a is provided on the gate insulating film 13 so as to overlap with the gate electrode 12a, a channel region overlapping with the gate electrode 12a, and a source region disposed so as to sandwich the channel region And a drain region. Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the channel region of the semiconductor layer 14a. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG.
  • the source electrode 18a and the drain electrode 18b are connected to the source of the semiconductor layer 14a through the contact holes formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17, respectively.
  • the region and the drain region are connected to each other.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are composed of a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride, for example. .
  • the second TFT 9b is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the first TFT 9b includes a gate electrode 12b, a gate insulating film 13, a semiconductor layer 14b, a first interlayer insulating film 15, a second interlayer insulating film 17, and a gate electrode 12b provided in this order on the base coat film 11.
  • a source electrode 18c and a drain electrode 18d are provided.
  • the gate electrode 12b is provided in an island shape on the base coat film 11, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the gate electrode 12b. Further, as shown in FIG.
  • the semiconductor layer 14b is provided on the gate insulating film 13 so as to overlap with the gate electrode 12b, a channel region overlapping with the gate electrode 12b, and a source region disposed so as to sandwich the channel region. And a drain region. Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the channel region of the semiconductor layer 14b. The source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG. As shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected to the source of the semiconductor layer 14b through the contact holes formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17, respectively.
  • the region and the drain region are connected to each other.
  • the bottom gate type first TFT 9a and the second TFT 9b are illustrated, but the first TFT 9a and the second TFT 9b may be top gate type TFTs.
  • the capacitor 9c is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the capacitor 9c includes a lower conductive layer 12c formed of the same material in the same layer as the gate electrode 12a and the like, and a gate insulating film 13 provided in order so as to cover the lower conductive layer 12c. And a first interlayer insulating film 15 and an upper conductive layer 16 provided on the first interlayer insulating film 15 so as to overlap the lower conductive layer 12c.
  • the upper conductive layer 16 is electrically connected to the power supply line 18g.
  • the planarizing film 19 is made of, for example, an organic resin material such as polyimide resin.
  • the organic EL element 30 includes a plurality of first electrodes 21, an edge cover 22, a plurality of organic EL layers 23, a second electrode 24, and a sealing film 28 that are sequentially provided on the planarizing film 19. It has.
  • the plurality of first electrodes 21 are provided in a matrix on the planarizing film 19 so as to correspond to the plurality of subpixels P. Further, as shown in FIG. 3, the first electrode 21 is connected to the drain electrode 18d of each second TFT 9b through a contact hole formed in the planarizing film 19.
  • the first electrode 21 has a function of injecting holes into the organic EL layer 23.
  • the first electrode 21 is more preferably formed of a material having a high work function in order to improve the efficiency of hole injection into the organic EL layer 23.
  • examples of the material constituting the first electrode 21 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the material constituting the first electrode 21 may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2 ). Furthermore, the material constituting the first electrode 21 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. There may be.
  • the first electrode 21 may be formed by stacking a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 22 is provided in a lattice shape so as to cover the peripheral portion of each first electrode 21.
  • the material constituting the edge cover 22 include organic films such as polyimide resin, acrylic resin, polysiloxane resin, and novolac resin.
  • each organic EL layer 23 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection provided on the first electrode 21 in order.
  • Layer 5 is provided.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of improving the efficiency of hole injection from the first electrode 21 to the organic EL layer 23 by bringing the energy levels of the first electrode 21 and the organic EL layer 23 closer to each other.
  • a material constituting the hole injection layer for example, a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, a fluorenone derivative, Examples include hydrazone derivatives and stilbene derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 21 to the organic EL layer 23.
  • examples of the material constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, Examples include hydrogenated amorphous silicon carbide, zinc sulfide, and zinc selenide.
  • the light emitting layer 3 when voltage is applied by the first electrode 21 and the second electrode 24, holes and electrons are injected from the first electrode 21 and the second electrode 24, respectively, and the holes and electrons are recombined. It is an area.
  • the light emitting layer 3 is formed of a material having high light emission efficiency. Examples of the material constituting the light emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complexes], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, and coumarin derivatives.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.
  • examples of the material constituting the electron transport layer 4 include organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , Silole derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy level of the second electrode 24 and the organic EL layer 23 closer to each other and improving the efficiency of injecting electrons from the second electrode 24 to the organic EL layer 23. With this function, The drive voltage of the organic EL element 30 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • a material constituting the electron injection layer 5 for example, lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), barium fluoride.
  • Inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like can be given.
  • the second electrode 24 is provided so as to cover each organic EL layer 23 and the edge cover 22.
  • the second electrode 24 has a function of injecting electrons into the organic EL layer 23.
  • the second electrode 24 is more preferably composed of a material having a small work function in order to improve the efficiency of electron injection into the organic EL layer 23.
  • examples of the material forming the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the second electrode 24 is formed of, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), astatine (At) / oxidized astatine (AtO 2).
  • the second electrode 24 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. .
  • the second electrode 24 may be formed by laminating a plurality of layers made of the above materials.
  • Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • (Na) / potassium (K) lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), lithium fluoride (LiF) / calcium (Ca) / aluminum (Al) Etc.
  • the sealing film 28 includes a first inorganic film 25 provided so as to cover the second electrode 24, an organic film 26 provided on the first inorganic film 25, and the organic film 26. And a second inorganic film 27 provided so as to cover it, and has a function of protecting the organic EL layer 23 from moisture, oxygen, and the like.
  • the first inorganic film 25 and the second inorganic film 27 are, for example, silicon nitride (SiO 2 ), aluminum oxide (Al 2 O 3 ), silicon nitride (Si 3 N 4 ) such as silicon nitride (Si 3 N 4 ).
  • the organic film 26 is made of an organic material such as acrylic resin, polyurea resin, parylene resin, polyimide resin, or polyamide resin.
  • a gate line 12 and a conductive layer 12d are provided as an etching stopper layer between the base coat film 11 and the gate insulating film 13. It has been. Furthermore, in the organic EL display device 50a, as shown in FIGS. 6 and 7, in the display region D, the gate insulating film 13 and the first interlayer insulating film 15 on the organic EL element 30 side of the gate line 12 and the conductive layer 12d.
  • openings Ag and As are formed in the second interlayer insulating film 17 so as to penetrate the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 and expose the upper surfaces of the gate line 12 and the conductive layer 12d.
  • the openings Ag and As are provided in an island shape between the light emitting regions Lr, Lr, and Lg of a pair of adjacent sub-pixels P as shown in FIG.
  • a planarizing film 19 is provided in the openings Ag and As so as to fill the openings Ag and As.
  • a source line 18f is provided between the opening As and the planarizing film 19, as shown in FIGS. Since the source line 18f and the conductive layer 12d are electrically connected via the opening As, the wiring resistance of each source line 18f can be reduced.
  • another power line formed of the same material in the same layer as the gate line 12 or the upper conductive layer 16 is provided between the adjacent gate lines 12.
  • the opening As is arranged so as not to overlap with the other power supply lines (not shown).
  • the power supply line 18g is provided between the adjacent source lines 18f, and the opening Ag is arranged so as not to overlap the power supply line 18g. (Not shown).
  • the organic EL display device 50a in which the planarization film 19 is directly provided in the opening Ag is illustrated.
  • the organic EL display device 50b may be provided with a metal layer 18h.
  • the gate line 12 and the opening exposed from the opening Ag are provided in an island shape so as to cover the peripheral end of the portion Ag.
  • the metal layer 18h is formed of the same material in the same layer as the source line 18f. Further, since each gate line 12 and the metal layer 18h are electrically connected via the opening Ag, the wiring resistance of each gate line 12 can be lowered.
  • the organic EL display device 50a in which the gate line 12 and the conductive layer 12d are provided as the etching stopper layer is illustrated, but the etching stopper layer is made of the same material in the same layer as the upper conductive layer 16, for example. It may be a formed conductive layer.
  • a gate signal is input to the first TFT 9a via the gate line 12, thereby turning on the first TFT 9a, and the gate electrode of the second TFT 9b via the source line 18f.
  • a predetermined voltage corresponding to the source signal is written to 12b and the capacitor 9c, and a current from the power supply line 18g defined based on the gate voltage of the second TFT 9b is supplied to the organic EL layer 23.
  • the light emitting layer 3 emits light and is configured to display an image. In the organic EL display device 50a, even when the first TFT 9a is turned off, the gate voltage of the second TFT 9b is held by the capacitor 9c. Therefore, the light emitting layer 3 emits light until the gate signal of the next frame is input. Maintained.
  • the manufacturing method of the organic EL display device 50a of the present embodiment includes a TFT layer forming process including an opening forming process and a planarizing film forming process, and an organic EL element forming process.
  • ⁇ TFT layer formation process For example, an inorganic insulating film (thickness of about 50 nm) such as silicon nitride is formed on the resin substrate layer 10 formed on the glass substrate by, for example, plasma CVD (Chemical Vapor Deposition), and the base coat film 11 is formed. Form.
  • an inorganic insulating film thickness of about 50 nm
  • plasma CVD Chemical Vapor Deposition
  • a metal film such as a titanium film is formed on the entire substrate on which the base coat film 11 is formed by sputtering, for example, photolithography treatment and etching are performed on the metal film.
  • a metal film thickness of about 300 nm
  • photolithography treatment and etching are performed on the metal film.
  • an inorganic insulating film such as a silicon nitride film is formed on the entire substrate on which the gate lines 12 and the like are formed by a plasma CVD method to form the gate insulating film 13.
  • an intrinsic amorphous silicon film thickness of about 50 nm
  • it is polycrystallized by annealing such as laser light irradiation.
  • a polysilicon film is formed, and semiconductor layers 14a and 14b are formed by performing a photolithography process, an etching process, and a resist peeling process on the polysilicon film.
  • the manufacturing method in which the semiconductor layers 14a and 14b are formed of a polysilicon film is exemplified.
  • an In—Ga—Zn—O-based oxide semiconductor film such as InGaZnO 4
  • an amorphous silicon film etc.
  • the semiconductor layers 14a and 14b may be formed by the above.
  • an inorganic insulating film such as a silicon nitride film is formed on the entire substrate on which the semiconductor layers 14a and 14b are formed, for example, by plasma CVD, and the first interlayer insulating film 15 is formed.
  • a metal film such as a titanium film is formed on the entire substrate on which the first interlayer insulating film 15 has been formed, for example, by sputtering, and then photolithography treatment is performed on the metal film.
  • the upper conductive layer 16 is formed by performing an etching process and a resist stripping process, and the capacitor 9c is formed.
  • an inorganic insulating film such as a silicon nitride film is formed on the entire substrate on which the upper conductive layer 16 has been formed, for example, by plasma CVD, thereby forming the second interlayer insulating film 17. .
  • openings Ag and As are formed by appropriately performing a photolithography process, an etching process, and a resist stripping process on the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 (see FIG. Opening forming step).
  • the photolithography process is performed on the metal film.
  • a metal film thickness of about 300 nm
  • the source electrodes 18a and 18c, the drain electrodes 18b and 18d, the source line 18f, the power supply line 18g, the metal layer 18h are formed, and the first TFT 9a and the second TFT 9b are formed.
  • the planarizing film 19 is formed and the TFT layer 20a is formed (planarizing film forming step).
  • a first inorganic film 25 such as a silicon nitride film by a plasma CVD method so as to cover the second electrode 24
  • an organic film 26 is formed on the first inorganic film 25 by an inkjet method
  • a second inorganic film 27 such as a silicon nitride film is formed on the organic film 26 by a plasma CVD method, thereby forming a sealing film 28 and forming an organic EL element 30.
  • the glass substrate is peeled from the lower surface of the resin substrate layer 10 by irradiating laser light from the glass substrate side of the resin substrate layer 10 on which the organic EL element 30 is formed.
  • the organic EL display device 50a of this embodiment can be manufactured.
  • the gate line 12 and the conductive layer 12d are provided between the base coat film 11 and the gate insulating film 13 as an etching stopper layer. It is provided as.
  • the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 closer to the organic EL element 30 than the gate line 12 and the wiring layer 12d are formed in the opening forming step. Openings Ag and As are formed through the first interlayer insulating film 15 and the second interlayer insulating film 17 to expose the upper surfaces of the gate line 12 and the conductive layer 12d.
  • a planarization film 19 is provided in the openings Ag and As so as to fill the openings Ag and As in the planarization film forming step.
  • the organic EL display device 50a and the manufacturing method thereof of the present embodiment since the base coat film 11 is provided on the entire upper surface of the resin substrate layer 10, moisture or the like from the resin substrate layer 10 to the organic EL element 30 is obtained. Intrusion can be suppressed.
  • FIG. 11 is a plan view of a main part of the display area D of the organic EL display device 50c of the present embodiment, and corresponds to FIG.
  • FIG. 12 is a cross-sectional view of the main part of the display region D of the organic EL display device 50c taken along line XII-XII in FIG.
  • FIG. 13 is a plan view of an essential part of a display area D of an organic EL display device 50d which is a modification of the organic EL display device 50c, and corresponds to FIG.
  • FIGS. 14 and 15 are cross-sectional views of the main part of the display region D of the organic EL display device 50d along the XIV-XIV line and the XV-XV line in FIG.
  • the power supply line 18g adjacent to the source line 18f is omitted.
  • the same parts as those in FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the organic EL display device 50a in which the gate line 12 and the conductive layer 12d are provided as the etching stopper layer is illustrated.
  • An EL display device 50c is illustrated.
  • the organic EL display device 50c is, for example, a display area D that displays an image provided in a rectangular shape, and a frame provided around the display area D. And region F.
  • the organic EL display device 50c includes a resin substrate layer 10, a TFT layer 20c provided on the resin substrate layer 10, and an organic EL element 30 provided on the TFT layer 20c. Yes.
  • the TFT layer 20c includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a provided on the base coat film 11, and a plurality of second TFTs 9b. And a plurality of capacitors 9c, and a planarizing film 19 provided on each first TFT 9a, each second TFT 9b, and each capacitor 9c.
  • a plurality of gate lines 12 are provided as first wirings so as to extend in parallel with each other.
  • a plurality of source lines 18f are provided as second wirings so as to extend in parallel with each other. Further, in the TFT layer 20c, as in the TFT layer 20a of the first embodiment, each power supply line 18g is provided adjacent to each source line 18f. In the TFT layer 20c, the first TFT 9a, the second TFT 9b, and the capacitor 9c are provided in each subpixel P, as in the TFT layer 20a of the first embodiment.
  • a semiconductor layer 14c is provided as an etching stopper layer between the gate insulating film 13 and the first interlayer insulating film 15.
  • the semiconductor layer 14c is formed of the same material in the same layer as the semiconductor layers 14a and 14b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 closer to the organic EL element 30 than the semiconductor layer 14c are provided in the display region D in the first interlayer.
  • An opening Ah is formed through the insulating film 15 and the second interlayer insulating film 17 to expose the upper surface of the semiconductor layer 14c.
  • the opening Ah is provided in an island shape between the light emitting regions Lr, Lr, and Lg of a pair of adjacent subpixels P. Further, as shown in FIG. 12, a planarizing film 19 is provided in the opening Ah so as to fill the opening Ah.
  • another power supply line formed of the same material in the same layer as the gate line 12 or the upper conductive layer 16 is provided between the adjacent gate lines 12.
  • the opening Ah is arranged so as not to overlap with the other power lines (not shown).
  • the power supply line 18g is provided between the adjacent source lines 18f, and the opening Ah is arranged so as not to overlap the power supply line 18g. (Not shown).
  • the organic EL display device 50c in which the semiconductor layer 14c is provided between the light emitting regions Lr, Lg, and Lb and the gate line 12 and the source 18f is illustrated, but as shown in FIGS.
  • the organic EL display device 50d may be provided with the semiconductor layers 14dg and 14ds so as to overlap the gate line 12 and the source 18f.
  • the semiconductor layers 14dg and 14ds are used as etching stopper layers so as to overlap the gate lines 12 and the source lines 18f. Is provided.
  • the semiconductor layers 14dg and 14ds are formed of the same material in the same layer as the semiconductor layers 14a and 14b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 closer to the organic EL element 30 than 14dg and 14ds are connected to the first interlayer insulating film 17.
  • Openings Ahg and Ahs are formed through the insulating film 15 and the second interlayer insulating film 17 to expose the upper surfaces of the semiconductor layers 14dg and 14ds. Then, as shown in FIGS. 14 and 15, a planarizing film 19 is provided in the openings Ahg and Ahs so as to fill the openings Ahg and Ahs.
  • the semiconductor layers 14dg and 14ds are made of, for example, a low-temperature polysilicon film, they are made conductive by ion doping or the like and have conductivity.
  • the semiconductor layers 14dg and 14ds are made of, for example, an oxide semiconductor film
  • the semiconductor layers 14dg and 14ds are made conductive by hydrogen plasma treatment, helium plasma treatment, or the like, and have conductivity.
  • a source line 18f is provided between the opening Ahs and the planarizing film 19, as shown in FIG.
  • the semiconductor layer 14ds is provided so as to overlap with the source lines 18f, and the source lines 18f and the semiconductor layer 14ds are electrically connected through the openings Ahs. Therefore, the wiring resistance of each source line 18f can be reduced.
  • the organic EL display device 50c described above is flexible, like the organic EL display device 50a of the first embodiment, and in each subpixel P, the organic EL layer 23 is interposed via the first TFT 9a and the second TFT 9b.
  • the light emitting layer 3 is configured to emit an image by appropriately emitting light.
  • the semiconductor layers 14a and 14b are formed without forming the conductive layer 12d when forming the gate lines 12 and the like in the TFT layer forming step described in the first embodiment. It can be manufactured by forming the semiconductor layer 14c at the time of formation and forming the opening Ah instead of forming the openings Ag and As.
  • the semiconductor layer 14c is provided as the etching stopper layer between the gate insulating film 13 and the first interlayer insulating film 15 in the display region D. .
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 closer to the organic EL element 30 than the semiconductor layer 14c penetrate the first interlayer insulating film 15 and the second interlayer insulating film 17 in the opening forming step.
  • an opening Ah that exposes the upper surface of the semiconductor layer 14c is formed.
  • the planarizing film 19 is provided in the opening Ah so as to fill the opening Ah in the planarization film forming step.
  • the organic EL display device 50c and the manufacturing method thereof of the present embodiment since the base coat film 11 is provided on the entire upper surface of the resin substrate layer 10, moisture or the like from the resin substrate layer 10 to the organic EL element 30 is obtained. Intrusion can be suppressed.
  • an organic EL layer having a five-layer structure of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer has been exemplified.
  • a three-layer structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer may be employed.
  • the organic EL display device using the first electrode as an anode and the second electrode as a cathode has been exemplified.
  • the present invention reverses the stacked structure of the organic EL layers and uses the first electrode as a cathode.
  • the present invention can also be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device including the element substrate using the TFT electrode connected to the first electrode as the drain electrode is illustrated.
  • the present invention is not limited to the TFT connected to the first electrode.
  • the present invention can also be applied to an organic EL display device including an element substrate whose electrode is called a source electrode.
  • the organic EL display device is described as an example of the display device.
  • the present invention can be applied to a display device including a plurality of light emitting elements driven by current.
  • the present invention can be applied to a display device including a QLED (Quantum-dot light emitting diode) that is a light-emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.
  • First interlayer insulating film (inorganic insulating film) 17

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

表示領域において、複数の無機絶縁膜の間にエッチングストッパー層（１２，１２ｄ）が設けられ、エッチングストッパー層（１２，１２ｄ）よりも発光素子側の無機絶縁膜にエッチングストッパー層（１２，１２ｄ）の上面を露出させる開口部（Ａｇ，Ａｓ）が形成され、開口部（Ａｇ，Ａｓ）には、開口部（Ａｇ，Ａｓ）を埋めるように平坦化膜が設けられている。

Description

表示装置及びその製造方法
　本発明は、表示装置及びその製造方法に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機ＥＬ（electroluminescence）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、可撓性を有する樹脂基板上に有機ＥＬ素子等を形成したフレキシブルな有機ＥＬ表示装置が提案されている。
　例えば、特許文献１には、第１の配線を覆う第１のバッファ層と、第２の配線を覆う第２のバッファ層と、ゲート要素を覆う中間絶縁膜とを貫通する複数のトレンチが非表示領域の折り曲げ領域に配置されたフレキシブル有機発光ダイオード表示装置が開示されている。
特開２０１７－１２０７７５号公報
　ところで、上記特許文献１に開示された有機発光ダイオード表示装置では、表示領域の周囲の非表示領域に設けられた折り曲げ領域において、撓みストレスを分散して、素子の損傷を抑制することができるものの、表示領域での折り曲げについては考慮されていないので、発光素子が損傷するおそれがある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、表示領域での折り曲げに対する発光素子の損傷を抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、樹脂基板と、上記樹脂基板上に設けられたＴＦＴ層と、上記ＴＦＴ層上に設けられ、表示領域を構成する発光素子とを備えた表示装置であって、上記ＴＦＴ層は、上記樹脂基板上に設けられた複数の無機絶縁膜と、上記複数の無機絶縁膜の間に設けられ、ＴＦＴをそれぞれ構成する複数の半導体層と、上記複数の無機絶縁膜の間に設けられ、上記表示領域に互いに平行に延びる複数の第１配線と、上記第１配線よりも上記発光素子側の上記複数の無機絶縁膜の間に設けられ、上記表示領域に上記各第１配線と交差する方向に互いに平行に延びる複数の第２配線と、上記第２配線の上記発光素子側に設けられた平坦化膜とを備え、上記表示領域において、上記複数の無機絶縁膜の間にエッチングストッパー層が設けられ、上記エッチングストッパー層よりも上記発光素子側の無機絶縁膜に該無機絶縁膜を貫通して該エッチングストッパー層の上面を露出させる開口部が形成され、上記開口部には、該開口部を埋めるように上記平坦化膜が設けられていることを特徴とする。
　本発明によれば、表示領域において、ＴＦＴ層を構成する複数の無機絶縁膜の間にエッチングストッパー層が設けられ、エッチングストッパー層よりも発光素子側の無機絶縁膜に開口部が形成され、その開口部を埋めるように平坦化膜が設けられているので、表示領域での折り曲げに対する発光素子の損傷を抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層を示す等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層を示す断面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の要部平面図である。 図７は、図６中のVII－VII線に沿った有機ＥＬ表示装置の表示領域の要部断面図である。 図８は、図６中のVIII－VIII線に沿った有機ＥＬ表示装置の表示領域の要部断面図である。 図９は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例の表示領域の要部平面図であり、図６に相当する図である。 図１０は、図９中のX－X線に沿った有機ＥＬ表示装置の変形例の表示領域の要部断面図である。 図１１は、本発明の第２の実施形態に係る有機ＥＬ表示装置の表示領域の要部平面図であり、図６に相当する図である。 図１２は、図１１中のXII－XII線に沿った有機ＥＬ表示装置の表示領域の要部断面図である。 図１３は、本発明の第２の実施形態に係る有機ＥＬ表示装置の変形例の表示領域の要部平面図であり、図６に相当する図である。 図１４は、図１３中のXIV－XIV線に沿った有機ＥＬ表示装置の変形例の表示領域の要部断面図である。 図１５は、図１３中のXV－XV線に沿った有機ＥＬ表示装置の変形例の表示領域の要部断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１０は、本発明に係る表示装置及びその製造方法の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２及び図３は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図及び断面図である。また、図４は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層２０ａを示す等価回路図である。また、図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層２３を示す断面図である。また、図６は、有機ＥＬ表示装置５０ａの表示領域Ｄの要部平面図である。また、図７及び図８は、図６中のVII－VII線及びVIII－VIII線に沿った有機ＥＬ表示装置５０ａの表示領域Ｄの要部断面図である。また、図９は、有機ＥＬ表示装置５０ａの変形例である有機ＥＬ表示装置５０ｂの表示領域Ｄの要部平面図であり、図６に相当する図である。また、図１０は、図９中のX－X線に沿った有機ＥＬ表示装置５０ｂの表示領域Ｄの要部断面図である。なお、図６及び図９の平面図では、後述する（ソース線１８ｆに隣り合う）電源線１８ｇが省略されている。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。ここで、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　有機ＥＬ表示装置５０ａは、図３に示すように、樹脂基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ（thin film transistor）層２０ａと、ＴＦＴ層２０ａ上に表示領域Ｄを構成する発光素子として設けられた有機ＥＬ素子３０とを備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層２０ａは、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ及び複数のキャパシタ９ｃと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ及び各キャパシタ９ｃ上に設けられた平坦化膜１９とを備えている。ここで、ＴＦＴ層２０ａでは、図２及び図４に示すように、図中横方向に互いに平行に延びるように複数のゲート線１２が第１配線として設けられている。また、ＴＦＴ層２０ａでは、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数のソース線１８ｆが第２配線として設けられている。また、ＴＦＴ層２０ａでは、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数の電源線１８ｇが設けられている。なお、各電源線１８ｇは、各ソース線１８ｆと隣り合うように設けられている。また、ＴＦＴ層２０ａでは、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及びキャパシタ９ｃがそれぞれ設けられている。
　ベースコート膜１１は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１２及びソース線１８ｆに接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられたゲート電極１２ａ、ゲート絶縁膜１３、半導体層１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、ゲート電極１２ａは、図３に示すように、ベースコート膜１１上に島状に設けられている。また、ゲート絶縁膜１３は、図３に示すように、ゲート電極１２ａを覆うように設けられている。また、半導体層１４ａは、図３に示すように、ゲート絶縁膜１３上にゲート電極１２ａと重なるように設けられ、ゲート電極１２ａと重なるチャネル領域と、そのチャネル領域を挟んで配置されたソース領域及びドレイン領域とを有している。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、半導体層１４ａのチャネル領域を覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１４ａのソース領域及びドレイン領域にそれぞれ接続されている。なお、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに接続されている。また、第１ＴＦＴ９ｂは、図３に示すように、ベースコート膜１１上に順に設けられたゲート電極１２ｂ、ゲート絶縁膜１３、半導体層１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、ゲート電極１２ｂは、図３に示すように、ベースコート膜１１上に島状に設けられている。また、ゲート絶縁膜１３は、図３に示すように、ゲート電極１２ｂを覆うように設けられている。また、半導体層１４ｂは、図３に示すように、ゲート絶縁膜１３上にゲート電極１２ｂと重なるように設けられ、ゲート電極１２ｂと重なるチャネル領域と、そのチャネル領域を挟んで配置されたソース領域及びドレイン領域とを有している。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、半導体層１４ｂのチャネル領域を覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１４ｂのソース領域及びドレイン領域にそれぞれ接続されている。
　なお、本実施形態では、ボトムゲート型の第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを例示したが、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂは、トップゲート型のＴＦＴであってもよい。
　キャパシタ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに接続されている。ここで、キャパシタ９ｃは、図３に示すように、ゲート電極１２ａ等と同一層に同一材料により形成された下部導電層１２ｃと、下部導電層１２ｃを覆うように順に設けられたゲート絶縁膜１３及び第１層間絶縁膜１５と、第１層間絶縁膜１５上に下部導電層１２ｃと重なるように設けられた上部導電層１６とを備えている。なお、上部導電層１６は、電源線１８ｇに電気的に接続されている。
　平坦化膜１９は、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
　有機ＥＬ素子３０は、図３に示すように、平坦化膜１９上に順に設けられた複数の第１電極２１、エッジカバー２２、複数の有機ＥＬ層２３、第２電極２４及び封止膜２８を備えている。
　複数の第１電極２１は、図３に示すように、複数のサブ画素Ｐに対応するように、平坦化膜１９上にマトリクス状に設けられている。また、第１電極２１は、図３に示すように、平坦化膜１９に形成されたコンタクトホールを介して、各第２ＴＦＴ９ｂのドレイン電極１８ｄに接続されている。また、第１電極２１は、有機ＥＬ層２３にホール（正孔）を注入する機能を有している。また、第１電極２１は、有機ＥＬ層２３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極２１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極２１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極２１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極２１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー２２は、図３に示すように、各第１電極２１の周縁部を覆うように格子状に設けられている。ここで、エッジカバー２２を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等の有機膜が挙げられる。
　複数の有機ＥＬ層２３は、図３に示すように、各第１電極２１上に配置され、複数のサブ画素に対応するように、マトリクス状に設けられている。ここで、各有機ＥＬ層２３は、図５に示すように、第１電極２１上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極２１と有機ＥＬ層２３とのエネルギーレベルを近づけ、第１電極２１から有機ＥＬ層２３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極２１から有機ＥＬ層２３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極２１及び第２電極２４による電圧印加の際に、第１電極２１及び第２電極２４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極２４と有機ＥＬ層２３とのエネルギーレベルを近づけ、第２電極２４から有機ＥＬ層２３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３０の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極２４は、図３に示すように、各有機ＥＬ層２３及びエッジカバー２２を覆うように設けられている。また、第２電極２４は、有機ＥＬ層２３に電子を注入する機能を有している。また、第２電極２４は、有機ＥＬ層２３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極２４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極２４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極２４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極２４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜２８は、図３に示すように、第２電極２４を覆うように設けられた第１無機膜２５と、第１無機膜２５上に設けられた有機膜２６と、有機膜２６を覆うように設けられた第２無機膜２７とを備え、有機ＥＬ層２３を水分や酸素等から保護する機能を有している。ここで、第１無機膜２５及び第２無機膜２７は、例えば、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、四窒化三ケイ素（Ｓｉ３Ｎ４）のような窒化シリコン（ＳｉＮｘ（ｘは正数））、炭窒化ケイ素（ＳｉＣＮ）等の無機材料により構成されている。また、有機膜２６は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機材料により構成されている。
　有機ＥＬ表示装置５０ａのＴＦＴ層２０ａでは、図６～図８に示すように、表示領域Ｄにおいて、ベースコート膜１１及びゲート絶縁膜１３の間にエッチングストッパー層としてゲート線１２及び導電層１２ｄが設けられている。さらに、有機ＥＬ表示装置５０ａでは、図６及び図７に示すように、表示領域Ｄにおいて、ゲート線１２及び導電層１２ｄよりも有機ＥＬ素子３０側のゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７にゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７を貫通してゲート線１２及び導電層１２ｄの上面を露出させる開口部Ａｇ及びＡｓが形成されている。ここで、開口部Ａｇ及びＡｓは、図６に示すように、隣り合う一対のサブ画素Ｐの発光領域Ｌｒ、Ｌｒ及びＬｇの間に島状に設けられている。また、開口部Ａｇ及びＡｓには、図７及び図８に示すように、開口部Ａｇ及びＡｓを埋めるように平坦化膜１９が設けられている。さらに、開口部Ａｓと平坦化膜１９との間には、図６及び図７に示すように、ソース線１８ｆが設けられている。そして、ソース線１８ｆと導電層１２ｄとは、開口部Ａｓを介して電気的に接続されているので、各ソース線１８ｆの配線抵抗を低くすることができる。
　なお、本実施形態の有機ＥＬ表示装置５０ａでは、隣り合うゲート線１２同士の間に、ゲート線１２又は上部導電層１６と同一層に同一材料により形成された他の電源線が設けられており、開口部Ａｓは、上記他の電源線と重ならないように、配置されている（不図示）。また、本実施形態の有機ＥＬ表示装置５０ａでは、隣り合うソース線１８ｆ同士の間に、電源線１８ｇが設けられており、開口部Ａｇは、その電源線１８ｇと重ならないように、配置されている（不図示）。
　また、本実施形態では、開口部Ａｇに平坦化膜１９が直接設けられた有機ＥＬ表示装置５０ａを例示したが、図９及び図１０に示すように、開口部Ａｇ及び平坦化膜１９の間に金属層１８ｈが設けられた有機ＥＬ表示装置５０ｂであってもよい。
　具体的に、有機ＥＬ表示装置５０ｂを構成するＴＦＴ層２０ｂでは、図９及び図１０に示すように、開口部Ａｇ及び平坦化膜１９の間に、開口部Ａｇから露出したゲート線１２及び開口部Ａｇの周端部を覆うように、金属層１８ｈが島状に設けられている。ここで、金属層１８ｈは、ソース線１８ｆと同一層に同一材料により形成されている。また、各ゲート線１２と金属層１８ｈとは、開口部Ａｇを介して電気的に接続されているので、各ゲート線１２の配線抵抗を低くすることができる。
　また、本実施形態では、エッチングストッパー層としてゲート線１２及び導電層１２ｄが設けられた有機ＥＬ表示装置５０ａを例示したが、エッチングストッパー層は、例えば、上部導電層１６と同一層に同一材料により形成された導電層であってもよい。
　上述した有機ＥＬ表示装置５０ａは、各サブ画素Ｐにおいて、ゲート線１２を介して第１ＴＦＴ９ａにゲート信号を入力することにより、第１ＴＦＴ９ａをオン状態にし、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１２ｂ及びキャパシタ９ｃにソース信号に対応する所定の電圧を書き込み、第２ＴＦＴ９ｂのゲート電圧に基づいて規定された電源線１８ｇからの電流が有機ＥＬ層２３に供給されることにより、有機ＥＬ層２３の発光層３が発光して、画像表示を行うように構成されている。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｃによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が維持される。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置５０ａの製造方法は、開口部形成工程及び平坦化膜形成工程を含むＴＦＴ層形成工程と、有機ＥＬ素子形成工程とを備える。
　＜ＴＦＴ層形成工程＞
　例えば、ガラス基板上に形成した樹脂基板層１０上に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン等の無機絶縁膜（厚さ５０ｎｍ程度）を成膜して、ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板全体に、スパッタリング法により、例えば、チタン膜等の金属膜（厚さ３００ｎｍ程度）を成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ゲート線１２、ゲート電極１２ａ及び１２ｂ、下部導電層１２ｃ並びに導電層１２ｄを形成する。
　そして、ゲート線１２等が形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜等の無機絶縁膜（厚さ１００ｎｍ程度）を成膜して、ゲート絶縁膜１３を形成する。
　さらに、ゲート絶縁膜１３が形成された基板全体に、例えば、プラズマＣＶＤ法により、真性アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜した後に、レーザー光の照射等のアニール処理により多結晶化してポリシリコン膜を形成し、そのポリシリコン膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、半導体層１４ａ及び１４ｂを形成する。なお、本実施形態では、半導体層１４ａ及び１４ｂをポリシリコン膜により形成する製造方法を例示したが、例えば、ＩｎＧａＺｎＯ4等のＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体膜やアモルファスシリコン膜等により半導体層１４ａ及び１４ｂを形成してもよい。
　続いて、半導体層１４ａ及び１４ｂが形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜等の無機絶縁膜（厚さ３００ｎｍ程度）を成膜して、第１層間絶縁膜１５を形成する。
　その後、第１層間絶縁膜１５が形成された基板全体に、例えば、スパッタリング法により、チタン膜等の金属膜（厚さ３００ｎｍ程度）を成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、上部導電層１６を形成して、キャパシタ９ｃを形成する。
　さらに、上部導電層１６が形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜等の無機絶縁膜（厚さ３００ｎｍ程度）を成膜して、第２層間絶縁膜１７を形成する。その後、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を適宜行うことにより、開口部Ａｇ及びＡｓを形成する（開口部形成工程）。
　続いて、開口部Ａｇ及びＡｓが形成された基板全体に、例えば、スパッタリング法により、チタン膜等の金属膜（厚さ３００ｎｍ程度）を成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ソース電極１８ａ及び１８ｃ、ドレイン電極１８ｂ及び１８ｄ、ソース線１８ｆ、電源線１８ｇ、金属層１８ｈを形成して、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂ等を形成する。
　さらに、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂ等が形成された基板全体に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、平坦化膜１９を形成して、ＴＦＴ層２０ａを形成する（平坦化膜形成工程）。
　＜有機ＥＬ素子形成工程＞
　まず、上記ＴＦＴ層形成工程で形成されたＴＦＴ層２０ａ上に、周知の方法を用いて、第１電極２１、エッジカバー２２、有機ＥＬ層２３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）、第２電極２４を形成する。
　続いて、第２電極２４を覆うように、例えば、プラズマＣＶＤ法により窒化シリコン膜等の第１無機膜２５を形成した後に、第１無機膜２５上にインクジェット法により有機膜２６を形成し、さらに、有機膜２６上にプラズマＣＶＤ法により窒化シリコン膜等の第２無機膜２７を形成することにより、封止膜２８を形成して、有機ＥＬ素子３０を形成する。
　最後に、有機ＥＬ素子３０が形成された樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させる。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａ及びその製造方法によれば、表示領域Ｄにおいて、ベースコート膜１１及びゲート絶縁膜１３の間にゲート線１２及び導電層１２ｄがエッチングストッパー層として設けられている。そして、ゲート線１２及び配線層１２ｄよりも有機ＥＬ素子３０側のゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７には、開口部形成工程において、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７を貫通してゲート線１２及び導電層１２ｄの上面を露出させる開口部Ａｇ及びＡｓが形成される。さらに、開口部Ａｇ及びＡｓには、平坦化膜形成工程において、開口部Ａｇ及びＡｓを埋めるように平坦化膜１９が設けられる。これにより、有機ＥＬ表示装置５０ａを表示領域Ｄで折り曲げた際のゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の膜破断が抑制されるので、表示領域Ｄでの折り曲げに対する有機ＥＬ素子３０の損傷を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａ及びその製造方法によれば、ベースコート膜１１が樹脂基板層１０の上面全体に設けられているので、樹脂基板層１０から有機ＥＬ素子３０への水分等の侵入を抑制することができる。
　《第２の実施形態》
　図１１～図１５は、本発明に係る表示装置及びその製造方法の第２の実施形態を示している。ここで、図１１は、本実施形態の有機ＥＬ表示装置５０ｃの表示領域Ｄの要部平面図であり、図６に相当する図である。また、図１２は、図１１中のXII－XII線に沿った有機ＥＬ表示装置５０ｃの表示領域Ｄの要部断面図である。また、図１３は、有機ＥＬ表示装置５０ｃの変形例である有機ＥＬ表示装置５０ｄの表示領域Ｄの要部平面図であり、図６に相当する図である。また、図１４及び図１５は、図１３中のXIV－XIV線及びXV－XV線に沿った有機ＥＬ表示装置５０ｄの表示領域Ｄの要部断面図である。なお、図１１及び図１３の平面図では、ソース線１８ｆに隣り合う電源線１８ｇが省略されている。また、以下の各実施形態において、図１～図１０と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、エッチングストッパー層としてゲート線１２及び導電層１２ｄが設けられた有機ＥＬ表示装置５０ａを例示したが、本実施形態では、エッチングストッパー層として半導体層１４ｃが設けられた有機ＥＬ表示装置５０ｃを例示する。
　有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｃは、図１２に示すように、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層２０ｃと、ＴＦＴ層２０ｃ上に設けられた有機ＥＬ素子３０とを備えている。
　ＴＦＴ層２０ｃは、上記第１の実施形態のＴＦＴ層２０ａと同様に、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ及び複数のキャパシタ９ｃと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ及び各キャパシタ９ｃ上に設けられた平坦化膜１９とを備えている。ここで、ＴＦＴ層２０ｃでは、上記第１の実施形態のＴＦＴ層２０ａと同様に、互いに平行に延びるように複数のゲート線１２が第１配線として設けられている。また、ＴＦＴ層２０ｃでは、上記第１の実施形態のＴＦＴ層２０ａと同様に、互いに平行に延びるように複数のソース線１８ｆが第２配線として設けられている。また、ＴＦＴ層２０ｃでは、上記第１の実施形態のＴＦＴ層２０ａと同様に、各ソース線１８ｆと隣り合って、各電源線１８ｇが設けられている。また、ＴＦＴ層２０ｃでは、上記第１の実施形態のＴＦＴ層２０ａと同様に、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及びキャパシタ９ｃがそれぞれ設けられている。
　また、ＴＦＴ層２０ｃでは、図１１及び図１２に示すように、表示領域Ｄにおいて、ゲート絶縁膜１３及び第１層間絶縁膜１５の間にエッチングストッパー層として半導体層１４ｃが設けられている。ここで、半導体層１４ｃは、半導体層１４ａ及び１４ｂと同一層に同一材料により形成されている。さらに、ＴＦＴ層２０ｃでは、図１１及び図１２に示すように、表示領域Ｄにおいて、半導体層１４ｃよりも有機ＥＬ素子３０側の第１層間絶縁膜１５及び第２層間絶縁膜１７に第１層間絶縁膜１５及び第２層間絶縁膜１７を貫通して半導体層１４ｃの上面を露出させる開口部Ａｈが形成されている。ここで、開口部Ａｈは、図１１に示すように、隣り合う一対のサブ画素Ｐの発光領域Ｌｒ、Ｌｒ及びＬｇの間に島状に設けられている。また、開口部Ａｈには、図１２に示すように、開口部Ａｈを埋めるように平坦化膜１９が設けられている。
　なお、本実施形態の有機ＥＬ表示装置５０ｃでは、隣り合うゲート線１２同士の間に、ゲート線１２又は上部導電層１６と同一層に同一材料により形成された他の電源線が設けられており、開口部Ａｈは、上記他の電源線と重ならないように、配置されている（不図示）。また、本実施形態の有機ＥＬ表示装置５０ｃでは、隣り合うソース線１８ｆ同士の間に、電源線１８ｇが設けられており、開口部Ａｈは、その電源線１８ｇと重ならないように、配置されている（不図示）。
　また、本実施形態では、発光領域Ｌｒ、Ｌｇ及びＬｂとゲート線１２及びソース１８ｆとの間に半導体層１４ｃが設けられた有機ＥＬ表示装置５０ｃを例示したが、図１３～図１５に示すように、ゲート線１２及びソース１８ｆと重なるように半導体層１４ｄｇ及び１４ｄｓが設けられた有機ＥＬ表示装置５０ｄであってもよい。
　具体的に、有機ＥＬ表示装置５０ｄを構成するＴＦＴ層２０ｄでは、図１３～図１５に示すように、各ゲート線１２及び各ソース線１８ｆと重なるように半導体層１４ｄｇ及び１４ｄｓがエッチングストッパー層として設けられている。ここで、半導体層１４ｄｇ及び１４ｄｓは、半導体層１４ａ及び１４ｂと同一層に同一材料により形成されている。また、ＴＦＴ層２０ｄでは、図１３～図１５に示すように、表示領域Ｄにおいて、１４ｄｇ及び１４ｄｓよりも有機ＥＬ素子３０側の第１層間絶縁膜１５及び第２層間絶縁膜１７に第１層間絶縁膜１５及び第２層間絶縁膜１７を貫通して半導体層１４ｄｇ及び１４ｄｓの上面を露出させる開口部Ａｈｇ及びＡｈｓが形成されている。そして、開口部Ａｈｇ及びＡｈｓには、図１４及び図１５に示すように、開口部Ａｈｇ及びＡｈｓを埋めるように平坦化膜１９が設けられている。ここで、半導体層１４ｄｇ及び１４ｄｓは、例えば、低温ポリシリコン膜により構成されていれば、イオンドーピング等により導体化されて、導電性を有している。また、半導体層１４ｄｇ及び１４ｄｓは、例えば、酸化物半導体膜により構成されていれば、水素プラズマ処理やヘリウムプラズマ処理等により導体化されて、導電性を有している。また、開口部Ａｈｓと平坦化膜１９との間には、図１４に示すように、ソース線１８ｆが設けられている。さらに、半導体層１４ｄｓは、図１３及び図１４に示すように、各ソース線１８ｆと重なるように設けられ、各ソース線１８ｆと半導体層１４ｄｓとは、開口部Ａｈｓを介して電気的に接続されているので、各ソース線１８ｆの配線抵抗を低くすることができる。
　上述した有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを介して有機ＥＬ層２３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｃは、上記第１の実施形態で説明したＴＦＴ層形成工程において、ゲート線１２等を形成する際に導電層１２ｄを形成せずに、半導体層１４ａ及び１４ｂを形成する際に半導体層１４ｃを形成し、開口部Ａｇ及びＡｓを形成する代わりに、開口部Ａｈを形成することにより、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｃによれば、表示領域Ｄにおいて、ゲート絶縁膜１３及び第１層間絶縁膜１５の間に半導体層１４ｃがエッチングストッパー層として設けられている。そして、半導体層１４ｃよりも有機ＥＬ素子３０側の第１層間絶縁膜１５及び第２層間絶縁膜１７には、開口部形成工程において、第１層間絶縁膜１５及び第２層間絶縁膜１７を貫通して半導体層１４ｃの上面を露出させる開口部Ａｈが形成される。さらに、開口部Ａｈには、平坦化膜形成工程において、開口部Ａｈを埋めるように平坦化膜１９が設けられる。これにより、有機ＥＬ表示装置５０ｃを表示領域Ｄで折り曲げた際の第１層間絶縁膜１５及び第２層間絶縁膜１７の膜破断が抑制されるので、表示領域Ｄでの折り曲げに対する有機ＥＬ素子３０の損傷を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃ及びその製造方法によれば、ベースコート膜１１が樹脂基板層１０の上面全体に設けられているので、樹脂基板層１０から有機ＥＬ素子３０への水分等の侵入を抑制することができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした素子基板を備えた有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ素子基板を備えた有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ａｇ，Ａｈ，Ａｈｇ，Ａｈｓ，Ａｓ　　開口部
Ｄ　　　　　表示領域
Ｌｒ　　　　赤色発光領域
Ｌｇ　　　　緑色発光領域
Ｌｂ　　　　青色発光領域
Ｐ　　　　　サブ画素
９ａ　　　　第１ＴＦＴ
９ｂ　　　　第２ＴＦＴ
１０　　　　樹脂基板層
１１　　　　ベースコート膜（無機絶縁膜）
１２　　　　ゲート線（第１配線、エッチングストッパー層）
１２ｄ　　　導電層（エッチングストッパー層）
１３　　　　ゲート絶縁膜（無機絶縁膜）
１４ａ，１４ｂ　　半導体層
１４ｃ，１４ｄｇ，１４ｄｓ　　半導体層（エッチングストッパー層）
１５　　　　第１層間絶縁膜（無機絶縁膜）
１７　　　　第２層間絶縁膜（無機絶縁膜）
１８ｆ　　　ソース線（第２配線）
１８ｈ　　　金属層
１９　　　　平坦化膜
２０ａ～２０ｄ　　ＴＦＴ層
３０　　　　有機ＥＬ素子（発光素子）
５０ａ～５０ｄ　　有機ＥＬ表示装置

Claims (12)

  1. 　樹脂基板と、
    　上記樹脂基板上に設けられたＴＦＴ層と、
    　上記ＴＦＴ層上に設けられ、表示領域を構成する発光素子とを備えた表示装置であって、
    　上記ＴＦＴ層は、上記樹脂基板上に設けられた複数の無機絶縁膜と、上記複数の無機絶縁膜の間に設けられ、ＴＦＴをそれぞれ構成する複数の半導体層と、上記複数の無機絶縁膜の間に設けられ、上記表示領域に互いに平行に延びる複数の第１配線と、上記第１配線よりも上記発光素子側の上記複数の無機絶縁膜の間に設けられ、上記表示領域に上記各第１配線と交差する方向に互いに平行に延びる複数の第２配線と、上記第２配線の上記発光素子側に設けられた平坦化膜とを備え、
    　上記表示領域において、上記複数の無機絶縁膜の間にエッチングストッパー層が設けられ、上記エッチングストッパー層よりも上記発光素子側の無機絶縁膜に該無機絶縁膜を貫通して該エッチングストッパー層の上面を露出させる開口部が形成され、
    　上記開口部には、該開口部を埋めるように上記平坦化膜が設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記表示領域には、複数のサブ画素がマトリクス状に配列され、
    　上記複数のサブ画素は、発光領域を有し、
    　上記開口部は、上記複数のサブ画素における隣り合う一対のサブ画素の上記発光領域の間に島状に形成されていることを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記開口部と上記平坦化膜との間には、上記開口部から露出したエッチングストッパー層及び該開口部の周端部を覆うように金属層が設けられていることを特徴とする表示装置。
  4. 　請求項１又は２に記載された表示装置において、
    　上記開口部は、上記第１配線と重なるように形成され、
    　上記エッチングストッパー層は、上記第１配線により構成されていることを特徴とする表示装置。
  5. 　請求項４に記載された表示装置において、
    　上記開口部と上記平坦化膜との間には、上記開口部から露出したエッチングストッパー層及び該開口部の周端部を覆うように、上記第２配線と同一材料により同一層に形成された金属層が島状に設けられ、
    　上記第１配線と上記金属層とは、上記開口部を介して電気的に接続されていることを特徴とする表示装置。
  6. 　請求項１又は２に記載された表示装置において、
    　上記開口部は、上記第２配線と重なるように形成され、
    　上記エッチングストッパー層は、上記第１配線と同一材料により同一層に形成された導電層により構成され、
    　上記第２配線と上記導電層とは、上記開口部を介して電気的に接続されていることを特徴とする表示装置。
  7. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記エッチングストッパー層は、上記半導体層と同一材料により同一層に形成された他の半導体層により構成されていることを特徴とする表示装置。
  8. 　請求項７に記載された表示装置において、
    　上記他の半導体層は、導電性を有していると共に、上記第２配線と重なるように設けられ、
    　上記第２配線と上記他の半導体層とは、上記開口部を介して電気的に接続されていることを特徴とする表示装置。
  9. 　請求項１～８の何れか１つに記載された表示装置において、
    　上記第１配線は、ゲート線であり、
    　上記第２配線は、ソース線であることを特徴とする表示装置。
  10. 　請求項１～９の何れか１つに記載された表示装置において、
    　上記発光素子は、有機ＥＬ素子であることを特徴とする表示装置。
  11. 　樹脂基板上にＴＦＴ層を形成するＴＦＴ層形成工程と、
    　上記ＴＦＴ層上に表示領域を構成する発光素子を形成する発光素子形成工程とを備える表示装置の製造方法であって、
    　上記ＴＦＴ層は、上記樹脂基板上に設けられた複数の無機絶縁膜と、上記複数の無機絶縁膜の間に設けられ、ＴＦＴをそれぞれ構成する複数の半導体層と、上記複数の無機絶縁膜の間に設けられ、上記表示領域に互いに平行に延びる複数の第１配線と、上記第１配線よりも上記発光素子側の上記複数の無機絶縁膜の間に設けられ、上記表示領域に上記各第１配線と交差する方向に互いに平行に延びる複数の第２配線と、上記第２配線の上記発光素子側に設けられた平坦化膜とを備え、
    　上記表示領域において、上記複数の無機絶縁膜の間にエッチングストッパー層が設けられており、
    　上記ＴＦＴ層形成工程は、上記エッチングストッパー層よりも上記発光素子側の無機絶縁膜に該無機絶縁膜を貫通するようにエッチングして該エッチングストッパー層の上面を露出させる開口部を形成する開口部形成工程と、上記開口部を埋めるように上記平坦化膜を形成する平坦化膜形成工程とを備えることを特徴とする表示装置の製造方法。
  12. 　請求項１１に記載された表示装置の製造方法において、
    　上記発光素子は、有機ＥＬ素子であることを特徴とする表示装置の製造方法。
PCT/JP2018/012939 2018-03-28 2018-03-28 表示装置及びその製造方法 WO2019186819A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2018/012939 WO2019186819A1 (ja) 2018-03-28 2018-03-28 表示装置及びその製造方法
US17/042,883 US11508792B2 (en) 2018-03-28 2018-03-28 Display device and method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012939 WO2019186819A1 (ja) 2018-03-28 2018-03-28 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2019186819A1 true WO2019186819A1 (ja) 2019-10-03

Family

ID=68058655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/012939 WO2019186819A1 (ja) 2018-03-28 2018-03-28 表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US11508792B2 (ja)
WO (1) WO2019186819A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740309B (zh) * 2018-09-21 2022-09-06 夏普株式会社 显示装置
KR20210032614A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 표시 장치
US20220310957A1 (en) * 2020-10-28 2022-09-29 Boe Technology Group Co., Ltd. Light-emitting substrate and method for manufacturing the same, and light-emitting apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232300A (ja) * 2013-05-28 2014-12-11 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置及びその製造方法
US20170069701A1 (en) * 2015-04-16 2017-03-09 Boe Technology Group Co., Ltd. Flexible substrate, method for manufacturing flexible substrate, and display device
JP2017116904A (ja) * 2015-12-21 2017-06-29 株式会社ジャパンディスプレイ 表示装置
JP2018044985A (ja) * 2016-09-12 2018-03-22 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR20160000096A (ko) * 2014-06-23 2016-01-04 삼성디스플레이 주식회사 표시 장치
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
KR102378361B1 (ko) * 2015-04-15 2022-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법
KR102414110B1 (ko) * 2015-09-07 2022-06-29 삼성디스플레이 주식회사 디스플레이 장치
US9837475B2 (en) 2015-12-21 2017-12-05 Japan Display Inc. Display device
KR102400022B1 (ko) 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232300A (ja) * 2013-05-28 2014-12-11 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置及びその製造方法
US20170069701A1 (en) * 2015-04-16 2017-03-09 Boe Technology Group Co., Ltd. Flexible substrate, method for manufacturing flexible substrate, and display device
JP2017116904A (ja) * 2015-12-21 2017-06-29 株式会社ジャパンディスプレイ 表示装置
JP2018044985A (ja) * 2016-09-12 2018-03-22 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US11508792B2 (en) 2022-11-22
US20210050395A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
WO2019130480A1 (ja) 表示装置及びその製造方法
US11957015B2 (en) Display device
WO2020174612A1 (ja) 表示装置
US11508797B2 (en) Display device including island-shaped inorganic films
WO2019171581A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2019186819A1 (ja) 表示装置及びその製造方法
US11985876B2 (en) Display device
US20220130929A1 (en) Display device
WO2019187121A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2019186702A1 (ja) 表示装置
WO2019167270A1 (ja) 表示装置及びその製造方法
CN115176299B (zh) 显示装置
US20220344423A1 (en) Display device and method for manufacturing same
WO2020008588A1 (ja) 表示装置及びその製造方法
WO2019142261A1 (ja) 表示装置及びその製造方法
WO2023007582A1 (ja) 表示装置
WO2023073781A1 (ja) 表示装置
WO2023162094A1 (ja) 表示装置
WO2022201461A1 (ja) 表示装置及びその製造方法
US20240164151A1 (en) Display device
WO2023007549A1 (ja) 表示装置の製造方法
WO2024127450A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18911359

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18911359

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP